JP5761215B2 - ゲート駆動回路 - Google Patents

Description

本発明は、トランジスタのゲート駆動回路に関する。

ブリッジ回路を構成する上アームトランジスタと下アームトランジスタのいずれ一方が短絡故障した場合において、故障していない他方のトランジスタがオンすると、それらトランジスタに短絡電流が流れて二次的な故障が生じるおそれがある。これは、負荷接続用の出力端子が電源線に短絡した場合、負荷であるモータの巻線が短絡故障した場合などにおいても同様である。

そこで、トランジスタがＩＧＢＴの場合、オン指令が与えられると、しきい値電圧を僅かに超えるゲート電圧を印加して活性領域でオン動作させ、その時の検出電流に基づいて短絡故障の有無を検出する技術がある。そして、短絡故障がないと判定した後、十分に高いゲート電圧を印加して飽和領域でオン動作させる（特許文献１参照）。

上記構成において、ゲート電圧が高過ぎてＩＧＢＴのゲート耐圧ＶGESを超えると、ＩＧＢＴの故障や寿命の低下が生じる。そこで、従来のゲート駆動回路では、そのゲートにクランプ回路を接続することにより、過渡的なゲート電圧の上昇からＩＧＢＴを保護することが行われていた。上記クランプ回路は、ゲート電圧を所定電圧にクランプ（制限）するものである。

特開２００９−０７１９５６号公報

短絡等による過電流状態からの保護（短絡保護）においては、次のような点に注意が必要である。すなわち、過電流状態から電流を抑制して遮断する際、短絡電流が流れる電流経路のＬ成分と短絡電流の変化率（ｄｉ／ｄｔ）とに応じたサージ（＝−Ｌ×（ｄｉ／ｄｔ））が発生する。そのサージがＩＧＢＴの耐圧を超える場合、ＩＧＢＴが破壊に至る可能性がある。そこで、過電流状態から電流を抑制して遮断する際には、短絡電流が急峻に変化しないように遮断し、サージがＩＧＢＴの耐圧を超えないようにする必要がある。

また、上述した短絡故障などの異常時には、ＩＧＢＴのコレクタ電圧が変化する。そのため、ＩＧＢＴのコレクタ・ゲート間の寄生容量（ミラー容量）を通じてゲート容量に電荷が注入され（ミラー電流が流れ）、ゲート電圧が上昇する。そうすると、ＩＧＢＴのオン状態が一層深くなり（ＩＧＢＴのオン抵抗が一層小さい状態となり）、コレクタ電流（短絡電流）が増加する。そのため、前述したクランプ回路などを通じてミラー電流を引き抜く経路が必要となる。

しかし、上述したような故障が生じた際に短絡電流が流れる電流経路は、故障の種類に応じて異なる経路となる。そして、それら各電流経路のＬ成分は、それぞれ異なる場合がある。そうすると、故障の種類に応じて、短絡電流の変化率が異なり、短絡電流が過電流状態であると判定する判定値に達するまでに要する時間も異なってくる。

このようなことから、上記した従来の技術では、以下のような問題が生じる。すなわち、電流経路のＬ成分が比較的大きい場合、短絡故障が生じても、一定時間後には、未だ過電流に到達せずに正常状態であると誤判定される。そして、その後、ゲート電圧の制限が解除されて十分に高いゲート電圧が印加された状態において、ようやく過電流に達する。そうすると、ミラー電流を引き抜く経路がなく、ゲート電圧が一層上昇するため、短絡電流の増加、ＩＧＢＴの遮断の遅延などが生じる。そうすると、最悪の場合、トランジスタが破壊してしまうという事態に至る可能性がある。

また、このようにゲート電圧が高い状態において過電流であると判定された場合に、その過電流状態を解消するべく、ゲート電圧を制限して急峻に低下させようとすると、ＩＧＢＴのコレクタ電流が急激に制限される。そうすると、コレクタ電流が非常に高い変化率でもって低下し、高いサージ電圧が発生してしまう。このような問題を回避するため、ＩＧＢＴのオン期間においてクランプ回路を常時動作させることも考えられる。しかしながら、そうすると、クランプ回路を通じて電流を流す期間がむやみに長くなり、消費電流の増大に繋がる。

本発明は上記事情に鑑みてなされたものであり、その目的は、消費電流の増加を抑制しつつ、オン期間の全体において短絡保護を行うことができるゲート駆動回路を提供することにある。

請求項１に記載のゲート駆動回路は、駆動電圧生成回路、ゲートオン駆動回路およびゲート電圧制限回路を備えている。駆動電圧生成回路は、トランジスタをオン駆動するための駆動電圧を生成する。ゲートオン駆動回路は、オン指令が入力されると駆動電圧生成回路の出力端子からトランジスタのゲート端子に至る電圧供給経路を導通させ、オフ指令が入力されると上記電圧供給経路を遮断する。

ゲート電圧制限回路は、オン指令が入力されると、少なくともトランジスタに故障判定基準値を超える電流が流れるか否かの判定が終了するまでの第１期間、トランジスタのゲート電圧を、トランジスタへの印加電圧にかかわらずトランジスタに流れる電流が最大許容電流以下になるように決められた第１制限電圧以下に制限する。ゲート電圧制限回路は、第１期間の後の第２期間、トランジスタへの印加電圧にかかわらずトランジスタのゲート電圧を第１制限電圧より高い第２制限電圧以下に制限する。

駆動電圧生成回路は、第２期間にあっては、トランジスタのゲート耐圧およびトランジスタの飽和領域でのオン動作時における損失に基づいて決定される第２設定値の駆動電圧を生成する。そして、ゲート電圧制限回路における第２制限電圧は、駆動電圧の第２設定値よりも所定値だけ高い値に設定される。

このような構成によれば、本トランジスタとともにブリッジ回路を構成する他のトランジスタ、負荷接続用の出力端子、負荷などに短絡故障が生じた場合、トランジスタに流れる電流を最大許容電流以下に制限しながら短絡故障の有無を判定することができる。また、短絡故障が発生した場合、ミラー電流に伴うゲート電圧の上昇は、ゲート電圧制限回路の制限動作により、第１期間では第１制限電圧以下に制限され、第２期間では第２制限電圧以下に制限される。従って、短絡電流の流れる経路のＬ成分の値にかかわらず、ミラー電流によるゲート電圧の上昇を抑え、その結果、短絡電流の増加を抑えることができる。

また、第２期間において、駆動電圧生成回路は、第２設定値の駆動電圧を生成する。そのため、通常動作時、第２期間におけるゲート電圧は最大でも第２設定値となる。一方、ゲート電圧制限回路は、第２期間にあっては、トランジスタのゲート電圧を、第２設定値よりも所定値だけ高い値の第２制限電圧以下に制限する。従って、少なくとも、通常動作時の第２期間中は、ゲート電圧制限回路が制限動作を行うことはない。このようなことから、本手段によれば、トランジスタのオン期間においてゲート電圧制限回路を常時動作させる構成に比べ、消費電流の増加を抑制しつつ、オン期間全体において短絡保護を行うことができるという効果が得られる。

さらに、駆動電圧生成回路は、第１期間にあっては、トランジスタの閾値電圧より高く且つ第２設定値より低い第１設定値の駆動電圧を生成する。そして、第１制限電圧は、駆動電圧の第１設定値よりも所定値だけ高い値に設定される。このような構成によれば、通常動作時、第１期間におけるゲート電圧は最大でも第１設定値となる。一方、ゲート電圧制限回路は、第１期間にあっては、トランジスタのゲート電圧を、第１設定値よりも所定値だけ高い値の第１制限電圧以下に制限する。従って、本手段によれば、通常動作時、ゲート電圧制限回路が制限動作を行うことはない。このようなことから、本手段によれば、消費電流の増加を抑制するという点において一層顕著な効果が得られる。

第１の実施形態を示すもので、インバータ装置の構成図 ゲート駆動回路の構成図 通常時における各部の信号および電圧を示す図 上下アーム短絡時の短絡経路の一例を示す図 出力短絡時の短絡経路の一例を示す図 出力地絡時の短絡経路の一例を示す図 短絡故障時における各部の信号、電圧および電流を示す図（その１） 短絡故障時における各部の信号、電圧および電流を示す図（その２） 第２の実施形態を示す図２相当図 第３の実施形態を示す図２相当図 第４の実施形態を示す図２相当図

以下、ゲート駆動回路の複数の実施形態について図面を参照して説明する。なお、各実施形態において実質的に同一の構成には同一の符号を付して説明を省略する。
（第１の実施形態）
以下、本発明の第１の実施形態について図１〜図８を参照して説明する。
図１に示すインバータ装置１は、車載バッテリから電源線２、３を介してバッテリ電圧ＶBATの供給を受け、マイコンなどから構成される制御部（図２に符号４を付して示す）からフォトカプラを介して与えられるＰＷＭ制御信号Ｄup、Ｄvp、Ｄwp、Ｄun、Ｄvn、Ｄwnに従ってブラシレスＤＣモータ５に交流電圧を出力する。

電源線２、３間には、上アームのＩＧＢＴ６up、６vp、６wpと下アームのＩＧＢＴ６un、６vn、６wnとが三相ブリッジ接続されている。ＩＧＢＴ６up〜６wnには還流用ダイオードが並列に接続されている。ＩＧＢＴ６up〜６wnは、それぞれ電流センス用のIGBTを含んで個別のモジュールとして構成されている。ＩＧＢＴ６up〜６wnは、それぞれ個別のＩＣとして構成されたゲート駆動回路７up〜７wnにより駆動される。

上アームのゲート駆動回路７up、７vp、７wpには、それぞれ出力ノードｎｕ、ｎｖ、ｎｗを基準電位とする電源線８ｕ、８ｖ、８ｗを介して電源電圧ＶDu、ＶDv、ＶDwが供給されている。また、下アームのゲート駆動回路７un、７vn、７wnには、グランドを基準電位とする電源線８を介して電源電圧ＶＤが供給されている。ゲート駆動回路７up〜７wnは、同一構成である。そのため、それらを一般化してゲート駆動回路７とし、同様にＩＧＢＴ６up〜６wnをＩＧＢＴ６（トランジスタに相当）とし、ＰＷＭ制御信号Ｄup〜Ｄwnを制御信号Ｄとして以下に詳述する。

図２に示すように、ゲート駆動回路７は、ゲート電圧生成回路１１（駆動電圧生成回路に相当）、ゲートオン駆動回路１２、ゲートオフ駆動回路１３、ゲート電圧制限回路１４および過電流判定回路１５を備えている。ＩＣの端子Ｐ１は制御信号Ｄの入力端子であり、端子Ｐ２はゲート電圧ＶＧの出力端子である。制御信号ＤがＨレベルのときは、ゲート駆動回路７にオフ指令が与えられた状態である。また、制御信号ＤがＬレベルのときは、ゲート駆動回路７にオン指令が与えられた状態である。また、ＩＣの端子Ｐ３およびＰ４は、それぞれ電圧切替信号Ｓａおよび異常判定信号Ｓｂの入力端子であり、端子Ｐ５は過電流判定信号Ｓｃの出力端子である（各信号についてはいずれも後述する）。

ゲート電圧生成回路１１は、入力端子Ｐｉを通じて入力される電源電圧ＶＤを所望の電圧に降圧し、出力端子Ｐｏを通じて出力するシリーズレギュレータ形式の電源回路である。ゲート電圧生成回路１１の出力端子Ｐｏから出力される電圧は、ＩＧＢＴ６をオン駆動するための駆動電圧ＶＯＭとなる。

また、ゲート電圧生成回路１１は、制御部４から与えられる電圧切替信号Ｓａのレベルに応じて、出力する駆動電圧ＶＯＭの値を切り替える機能を有している。具体的には、ゲート電圧生成回路１１は、電圧切替信号ＳａがＨレベルのときに駆動電圧ＶＯＭの値を第１設定値ＶＯＭ１に切り替える。また、ゲート電圧生成回路１１は、電圧切替信号ＳａがＬレベルのときに駆動電圧ＶＯＭの値を第２設定値ＶＯＭ２に切り替える。

第２設定値ＶＯＭ２は、ＩＧＢＴ６のゲート耐圧およびフルオン（飽和領域でのオン動作）時における損失に基づいて決定される。具体的には、第２設定値ＶＯＭ２は、ＩＧＢＴ６のゲート酸化膜の信頼性を低下させないという条件と、ＩＧＢＴ６のフルオン時における損失を所望する値以下に抑えることができるという条件とを満たす値に設定されている。また、第１設定値ＶＯＭ１は、ＩＧＢＴ６の閾値電圧およびミラー電圧より高い値であり、且つ、第２設定値ＶＯＭ２よりも小さい値である。つまり、第１設定値ＶＯＭ１は、ＩＧＢＴ６を活性領域でオン動作させることができる範囲の値に設定されている。

ゲート電圧生成回路１１は、トランジスタ１６、基準電圧生成部１７、１８、切替スイッチ１９、ＯＰアンプ２０および電圧検出回路２１を備えている。トランジスタ１６は、ＮＰＮ形のバイポーラトランジスタであり、入力端子Ｐｉおよび出力端子Ｐｏの間に接続されている。基準電圧生成部１７、１８は、例えばバンドギャップリファレンス回路などから構成されている。

基準電圧生成部１７は、駆動電圧ＶＯＭの第１の目標値である第１設定値ＶＯＭ１を指令するための第１基準電圧Ｖｒ１を生成する。基準電圧生成部１８は、駆動電圧ＶＯＭの第２の目標値である第２設定値ＶＯＭ２を指令するための第２基準電圧Ｖｒ２を生成する。基準電圧生成部１７から出力される第１基準電圧Ｖｒ１は、切替スイッチ１９の一方の切替端子に与えられる。基準電圧生成部１８から出力される第２基準電圧Ｖｒ２は、切替スイッチ１９の他方の切替端子に与えられる。切替スイッチ１９の共通端子は、ＯＰアンプ２０の非反転入力端子に接続されている。

切替スイッチ１９は、制御部４から与えられる電圧切替信号Ｓａのレベルに応じて切り替えられる。具体的には、切替スイッチ１９は、電圧切替信号ＳａがＨレベルであるとき、一方の切替端子および共通端子の間を導通するように切り替えられる。これにより、第１基準電圧Ｖｒ１がＯＰアンプ２０の非反転入力端子に与えられる。また、切替スイッチ１９は、電圧切替信号ＳａがＬレベルであるとき、他方の切替端子および共通端子の間を導通するように切り替えられる。これにより、第２基準電圧Ｖｒ２がＯＰアンプ２０の非反転入力端子に与えられる。

電圧検出回路２１は、抵抗Ｒ１およびＲ２の直列回路により構成されている。その直列回路は、出力端子Ｐｏとグランドとの間に接続されている。抵抗Ｒ１およびＲ２の共通接続点Ｎ１の電圧、つまり駆動電圧ＶＯＭを抵抗Ｒ１および抵抗Ｒ２により分圧して得られる検出電圧Ｖｄは、ＯＰアンプ２０の反転入力端子に与えられている。抵抗Ｒ１およびＲ２の抵抗比（分圧比）は、駆動電圧ＶＯＭが第１設定値ＶＯＭ１のときに検出電圧Ｖｄが第１基準電圧Ｖｒ１に一致するとともに、駆動電圧ＶＯＭが第２設定値ＶＯＭ２のときに検出電圧Ｖｄが第２基準電圧Ｖｒ２に一致するような値に設定されている。ＯＰアンプ２０は、与えられた検出電圧Ｖｄと第１基準電圧Ｖｒ１または第２基準電圧Ｖｒ２との差に応じた誤差増幅信号をトランジスタ１６のベースに出力する。その誤差増幅信号により、トランジスタ１６の駆動が制御される。

ゲートオン駆動回路１２は、定電流源２２およびスイッチ２３を備えている。定電流源２２およびスイッチ２３は、ゲート電圧生成回路１１の出力端子ＰｏおよびＩＧＢＴ６のゲートの間に直列に接続されている。定電流源２２は、出力端子ＰｏからＩＧＢＴ６のゲートに向けて一定の電流Ｉａを出力する。スイッチ２３の開閉（オン／オフ）は、制御部４から与えられる制御信号Ｄに応じて制御される。具体的には、スイッチ２３は、制御信号ＤがＨレベルのときにオフされるとともに、制御信号ＤがＬレベルであるときにオンされる。

上記構成により、ゲートオン駆動回路１２は、制御信号ＤがＬレベルであるとき（オン指令が入力されたとき）、ゲート電圧生成回路１１の出力端子ＰｏからＩＧＢＴ６のゲート端子に至る電圧供給経路を導通させる。これにより、定電流源２２が出力する一定の電流Ｉａによりゲート容量が充電されてゲート電圧ＶＧが上昇し、ＩＧＢＴ６がターンオンされる。つまり、本実施形態のゲート駆動回路７は、ターンオンする際、ＩＧＢＴ６のゲートを定電流駆動する。このとき、ＩＧＢＴ６のゲート電圧ＶＧは、駆動電圧ＶＯＭに達するまで上昇する。また、ゲートオン駆動回路１２は、制御信号ＤがＨレベルであるとき（オフ指令が入力されたとき）、上記電圧供給経路を遮断する。

ゲートオフ駆動回路１３は、通常時オフ回路２４、異常時オフ回路２５およびＮＯＴ回路２６を備えている。通常時オフ回路２４は、トランジスタ２７、抵抗２８およびＡＮＤ回路２９を備えている。トランジスタ２７は、Ｎチャネル型のＭＯＳトランジスタであり、そのドレインは抵抗２８を介してＩＧＢＴ６のゲートに接続され、そのソースはグランドに接続されている。トランジスタ２７のゲートには、ＡＮＤ回路２９の出力信号が与えられる。ＡＮＤ回路２９の一方の入力端子には制御信号Ｄが与えられる。ＡＮＤ回路２９の他方の入力端子には、異常判定信号Ｓｂが与えられる。

異常時オフ回路２５は、トランジスタ３０、抵抗３１およびＡＮＤ回路３２を備えている。トランジスタ３０は、Ｎチャネル型のＭＯＳトランジスタであり、そのドレインは抵抗３１を介してＩＧＢＴ６のゲートに接続され、そのソースはグランドに接続されている。トランジスタ３０のゲートには、ＡＮＤ回路３２の出力信号が与えられる。ＡＮＤ回路３２の一方の入力端子には制御信号Ｄが与えられる。ＡＮＤ回路３２の他方の入力端子には、ＮＯＴ回路２６を通じて反転された異常判定信号Ｓｂが与えられる。異常時オフ回路２５の抵抗３１の抵抗値は、通常時オフ回路２４の抵抗２８の抵抗値に比べ、高い値に設定されている。

異常判定信号Ｓｂは、制御部４から与えられる信号であり、ＩＧＢＴ６に過電流が流れる異常が発生しているか否かに応じてレベルが変化する。具体的には、異常判定信号Ｓｂは、通常時、つまり異常が発生していないときにＨレベルとなり、異常時、つまり異常が発生しているときにＬレベルとなる。

上記構成によれば、制御信号ＤがＨレベルであり且つ異常判定信号ＳｂがＨレベルであるとき、つまり通常時にオフ指令が入力されたとき、ＩＧＢＴ６のゲートから通常時オフ回路２４を通じてグランド（＝ＩＧＢＴ６のエミッタ）へと至る通電経路（第１経路に相当）が形成される。これにより、比較的小さい抵抗値の抵抗２８により定まる時定数でもってゲート容量が放電される。従って、通常時にオフ指令が入力されると、ゲート電圧ＶＧが比較的急峻に低下し、ＩＧＢＴ６が急峻にターンオフされる。

また、制御信号ＤがＨレベルであり且つ異常判定信号ＳｂがＬレベルであるとき、つまり異常時にオフ指令が入力されたとき、ＩＧＢＴ６のゲートから異常時オフ回路２５を通じてグランド（＝ＩＧＢＴ６のエミッタ）へと至る通電経路（第２経路に相当）が形成される。これにより、比較的高い抵抗値の抵抗３１により定まる時定数でもってゲート容量が放電される。従って、異常時にオフ指令が入力されると、ゲート電圧ＶＧが比較的緩やかに低下し、ＩＧＢＴ６が緩やかにターンオフされる。

ゲート電圧制限回路１４は、クランプ回路基準電圧生成部３３（制限電圧生成回路に相当）およびゲートクランプ回路３４を備えている。クランプ回路基準電圧生成部３３は、駆動電圧ＶＯＭを基準とした定電圧回路により構成される。クランプ回路基準電圧生成部３３は、駆動電圧ＶＯＭに定電圧回路の電圧Ｖαを加えた基準電圧Ｖｒｃ（＝ＶＯＭ＋Ｖα）を生成し、ゲートクランプ回路３４に供給する。このように生成される基準電圧Ｖｒｃの電圧値は、駆動電圧ＶＯＭの電圧値に追従して変化する。具体的には、基準電圧Ｖｒｃは、駆動電圧ＶＯＭが第１設定値ＶＯＭ１であるとき、第１設定値ＶＯＭ１に電圧Ｖαを加えた電圧値となる。また、基準電圧Ｖｒｃは、駆動電圧ＶＯＭが第２設定値ＶＯＭ２であるとき、第２設定値ＶＯＭ２に電圧Ｖαを加えた電圧値となる。

ゲートクランプ回路３４は、トランジスタ３５（電圧制限用トランジスタに相当）およびＯＰアンプ３６（電圧制限動作制御回路に相当）を備えている。トランジスタ３５は、Ｎチャネル型のＭＯＳトランジスタであり、そのドレインはＩＧＢＴ６のゲートに接続され、そのソースはグランドに接続されている。トランジスタ３５のゲートには、ＯＰアンプ３６の出力信号が与えられる。ＯＰアンプ３６の非反転入力端子は、ＩＧＢＴ６のゲート（トランジスタ３５のドレイン）に接続されている。ＯＰアンプ３６の反転入力端子には、基準電圧Ｖｒｃが与えられる。

上記構成によれば、ＯＰアンプ３６は、ＩＧＢＴ６のゲート電圧ＶＧが基準電圧Ｖｒｃを上回るとトランジスタ３５をオンするとともに、ゲート電圧ＶＧが基準電圧Ｖｒｃを下回るとトランジスタ３５をオフする。すなわち、上記構成によれば、ＯＰアンプ３６の誤差増幅動作によりトランジスタ３５の駆動が制御され、ＩＧＢＴ６への印加電圧にかかわらず、ＩＧＢＴ６のゲート電圧ＶＧが所定の制限電圧以下に制限（クランプ）される。

上記制限電圧は、クランプ回路基準電圧生成部３３から与えられる基準電圧Ｖｒｃに応じて２段階に切り替えられる。つまり、基準電圧Ｖｒｃが第１設定値ＶＯＭ１に電圧Ｖαを加えた電圧値であるとき、制限電圧は、第１制限電圧ＶＣＬ１（＝ＶＯＭ１＋Ｖα）となる。また、基準電圧Ｖｒｃが第２設定値ＶＯＭ２に電圧Ｖαを加えた電圧値であるとき、制限電圧は、第２制限電圧ＶＣＬ２（＝ＶＯＭ２＋Ｖα）となる。

第１制限電圧ＶＣＬ１は、駆動電圧ＶＯＭの第１設定値ＶＯＭ１より電圧Ｖαだけ高い値であり、ＩＧＢＴ６に流れる電流が最大許容電流以下になるような値に設定される。なお、最大許容電流は、ＩＧＢＴ６に固有の電流であり、故障が生じることなくＩＧＢＴ６に流し得る最大電流である。第２制限電圧ＶＣＬ２は、駆動電圧ＶＯＭの第２設定値ＶＯＭ２より電圧Ｖαだけ高い値であり、第１制限電圧ＶＣＬ２より高い値に設定される。

駆動電圧ＶＯＭの第１設定値ＶＯＭ１と第１制限電圧ＶＣＬ１との差および駆動電圧ＶＯＭの第２設定値ＶＯＭ２と第２制限電圧ＶＣＬ２との差、つまり電圧Ｖαの値は、小さいほうが望ましい。なぜなら、電圧Ｖαが小さいほどＩＧＢＴ６のゲート電圧ＶＧが低い値でクランプされるため、短絡電流などの過電流をより低く抑えることができるからである。ただし、電圧Ｖα、前述した駆動電圧ＶＯＭの第１設定値ＶＯＭ１および第２設定値ＶＯＭ２は、製品毎における各構成部品などのばらつきを考慮し、公差を設ける必要がある。

従って、駆動電圧ＶＯＭの第１設定値ＶＯＭ１および第２設定値ＶＯＭ２と、電圧Ｖαとは、上述した公差を考慮した上で、第１制限電圧ＶＣＬ１および第１設定値ＶＯＭ１の関係と、第２制限電圧ＶＣＬ２および第２設定値ＶＯＭ２の関係とが、それぞれ下記（１）式および（２）式の条件を確実に満たしつつ、極力小さい値に設定すればよい。
ＶＯＭ１＜ＶＣＬ１ …（１）
ＶＯＭ２＜ＶＣＬ２ …（２）

過電流判定回路１５は、ＩＧＢＴ６に故障判定基準値を超える電流が流れているか否かを判定し、その判定結果を表す過電流判定信号Ｓｃを制御部４に出力する。過電流判定信号Ｓｃは、ＩＧＢＴ６に故障判定基準値を超える電流が流れていないときにＬレベルとなる。また、過電流判定信号Ｓｃは、ＩＧＢＴ６に故障判定基準値を超える電流が流れているときにＨレベルとなる。

過電流判定回路１５は、抵抗３７、コンパレータ３８および基準電圧生成部３９を備えている。抵抗３７は、ＩＧＢＴ６の電流センス用のエミッタおよびグランドの間に接続されている。抵抗３７および上記エミッタの相互接続点の電圧、つまり、電流センス用のエミッタに流れる電流が抵抗３７に流れることにより生じる電圧（グランドを基準とした電圧）は、コンパレータ３８の非反転入力端子に与えられる。

基準電圧生成部３９は、グランドを基準電位とした基準電圧Ｖｒｉを生成する定電圧回路により構成されている。基準電圧生成部３９が生成する基準電圧Ｖｒｉは、コンパレータ３８の反転入力端子に与えられる。コンパレータ３８の出力信号は、過電流検出信号Ｓｃとして制御部４に与えられる。

続いて、通常時におけるゲート駆動回路７の動作について、図３を参照しながら説明する。図３には、制御信号Ｄ、電源電圧ＶＤ、駆動電圧ＶＯＭおよびゲート電圧ＶＧの波形が実線にて示されている。また、図３には、ゲートクランプ回路３４のクランプ動作における制限電圧ＶＣＬが破線にて示されている。

制御信号ＤがＨレベル（オフ指令）からＬレベル（オン指令）に転じると、ゲートオン駆動回路１２のスイッチ２３がオンし、ゲート容量の充電が開始されてゲート電圧ＶＧが上昇し始める。なお、オン指令が与えられた時点（時刻ｔ１）から実際にゲート電圧ＶＧが上昇を開始する時点（時刻ｔ２）までの間には、スイッチ２３の動作などによる遅延時間が存在する。その後、ゲート電圧ＶＧがＩＧＢＴ６の閾値電圧に達するとＩＧＢＴ６がターンオンする。ターンオン時には、ゲート電圧ＶＧがミラー電圧に維持されるミラー期間（時刻ｔ３〜ｔ４）が存在する。ミラー期間（ミラー領域）の終了後、ゲート電圧ＶＧは再び上昇を開始する。

オン駆動開始直後の第１期間Ｔ１（時刻ｔ１〜ｔ５）は、本ＩＧＢＴ６（例えばＩＧＢＴ６un）とともにブリッジ回路を構成する他方アームのＩＧＢＴ６（例えばＩＧＢＴ６up）、出力ノードｎｘ（ｘ：ｕ、ｖ、ｗ）、ブラシレスＤＣモータ５の巻線などに短絡故障が生じた場合、ＩＧＢＴ６に流れる電流を当該素子の最大許容電流以下に制限しながら（短絡保護）短絡故障の有無を判定するのに必要な期間である。

制御部４は、過電流判定回路１５から与えられる過電流判定信号Ｓｃに基づいて短絡故障の判定を行う。すなわち、制御部４は、ＩＧＢＴ６に流れるコレクタ電流が故障判定基準値を超えるか否かの判定を行う。故障判定基準値は、上述した短絡故障が生じていないときにＩＧＢＴ６に流れる最大電流よりも大きく、短絡故障が生じているときにＩＧＢＴ６に流れる電流（最大許容電流以下）よりも小さい電流の範囲内の値に設定されている。制御部４は、コレクタ電流が故障判定基準値を超えていると判定すると、制御信号ＤをＨレベルにするとともに異常判定信号ＳｂをＨレベルにする。これにより、ゲートオフ駆動回路１３の異常時オフ回路２５のトランジスタ３０がオンし、ＩＧＢＴ６が緩やかにターンオフされる。

第１期間Ｔ１において、ゲート電圧生成回路１１は、第１設定値ＶＯＭ１の駆動電圧ＶＯＭを出力する状態になっている。従って、第１期間Ｔ１において、ＩＧＢＴ６は、活性領域でオン動作することになる。第１期間Ｔ１において、ゲート電圧ＶＧは、第１設定値ＶＯＭ１に至るまで上昇する。

また、駆動電圧ＶＯＭが第１設定値ＶＯＭ１に設定されたことに伴い、ゲートクランプ回路３４のクランプ動作における制限電圧ＶＣＬは、第１制限電圧ＶＣＬ１となる。従って、第１期間Ｔ１において、短絡故障などが原因で過大な短絡電流が流れる状態（過電流状態）になった場合であっても、ゲート電圧ＶＧが第１制限電圧ＶＣＬ１以下に制限されるため、その短絡電流（コレクタ電流）のピーク値が抑制される。

第２期間Ｔ２（時刻ｔ５以降）は、第１期間Ｔ１が終了し且つ短絡故障がないと判定された場合に開始される。第２期間Ｔ２では、損失を低減するため、ＩＧＢＴ６を飽和領域でオンさせるのに十分なゲート電圧ＶＧを必要とする。しかし、ＩＧＢＴ６にゲート耐圧ＶGESを超えるゲート電圧ＶＧを印加すると故障の原因となる。そこで、第２期間Ｔ２が開始されると、ゲート電圧生成回路１１は、第２設定値ＶＯＭ２の駆動電圧ＶＯＭを出力する状態に切り替えられる。従って、第２期間Ｔ２において、ゲート電圧ＶＧは、第２設定値ＶＯＭ２に至るまで上昇し、ＩＧＢＴ６は、飽和領域でオン動作することになる。

また、駆動電圧ＶＯＭが第２設定値ＶＯＭ２に設定されたことに伴い、ゲートクランプ回路３４のクランプ動作における制限電圧ＶＣＬは、第２制限電圧ＶＣＬ２となる。従って、第２期間Ｔ２において、短絡故障などが原因で過大な短絡電流が流れる状態（過電流状態）になった場合であっても、ゲート電圧ＶＧが第２制限電圧ＶＣＬ２以下に制限されるため、その短絡電流（コレクタ電流）のピーク値が抑制される。

図３には示していないが、制御信号ＤがＬレベル（オン指令）からＨレベル（オフ指令）に転じると、ゲートオフ駆動回路１３の通常時オフ回路２４のトランジスタ２７がオンし、ＩＧＢＴ６が急峻にターンオフされる。

上記構成において、第１期間Ｔ１の終了時点、つまり第１期間Ｔ１から第２期間Ｔ２への切替タイミングは、駆動対象となるＩＧＢＴ６に固有の値（閾値電圧の値、ミラー期間の長さなど）などを考慮して決定する必要がある。上記切替タイミングは、以下の２つの方法により設定することができる。第１の方法としては、制御信号ＤがＬレベルに転じた時点（時刻ｔ１）から一定時間経過後の時点を上記切替タイミングとして設定する方法である。また、第２の方法としては、ゲート電圧ＶＧを検出する電圧検出回路を別途設け、その検出値が所定の判定値（オフ時の電圧（＝０Ｖ）より高い値）に達した時点から一定時間経過後の時点を上記切替タイミングとして設定する方法である。

第１の方法によれば、ゲート電圧ＶＧを検出する電圧検出回路を別途設ける必要がないため、回路構成を簡素化することができるというメリットがある。ただし、第１の方法では、オン指令が与えられた時点（時刻ｔ１）から実際にゲート電圧ＶＧが上昇を開始する時点（時刻ｔ２）までの遅延を考慮して上記一定時間を設定する必要がある。一方、第２の方法によれば、オン指令が与えられた時点から実際にゲート電圧ＶＧが上昇を開始するまでの遅延を考慮する必要がないため、切替タイミングを精度よく最適に設定することができるというメリットがある。ただし、第２の方法では、ゲート電圧ＶＧを検出する電圧検出回路を別途設ける必要がある。

続いて、短絡故障が発生した場合の短絡経路の違いについて図４〜図６を参照しながら説明する。図４は、上下アーム短絡時の短絡電流の経路（短絡経路）の一例を示している。この場合、ＩＧＢＴ６unが短絡状態になった上で、ＩＧＢＴ６upがオンすることにより、図４に矢印で示す経路で短絡電流が流れる。ＩＧＢＴ６unが短絡状態になる原因としては、ＩＧＢＴ６unのトランジスタまたは還流用ダイオードの故障、ゲート駆動回路７（例えば制御部４）の故障、ノイズによる誤動作などが考えられる。

図５は、出力短絡時の短絡電流の経路の一例を示している。この場合、出力ノードｎｕおよびｎｖ間またはブラシレスＤＣモータ５のＵ相巻き線およびＶ相巻線間に短絡故障が生じた上で、ＩＧＢＴ６up、６vnがオンすることにより、図５に矢印で示す経路で短絡電流が流れる。上記短絡故障が生じる原因としては、モータ巻線の絶縁破壊、人為的なミスなどが考えられる。

図６は、出力地絡時の短絡電流の経路の一例を示している。この場合、出力ノードｎｕまたはブラシレスＤＣモータ５のＵ相巻線に地絡故障が生じた上で、ＩＧＢＴ６upがオンすることにより、図６に矢印で示す経路で短絡電流が流れる。上記短絡故障が生じる原因としては、図５に示した出力短絡時と同様の原因が考えられる。

このように、短絡故障が生じた際に短絡電流が流れる電流経路は、故障の種類に応じて互いに異なる経路となる。そして、それら各電流経路のＬ成分は、それぞれ異なることになる。以下、短絡経路のＬ成分が互いに異なる２つのパターンの短絡故障が発生した場合におけるゲート駆動回路７の動作を説明する。

まず、短絡故障が発生した場合であって、その短絡経路のＬ成分が比較的小さい場合におけるゲート駆動回路７の動作について、図７を参照しながら説明する。図７には、制御信号Ｄ、電源電圧ＶＤ、駆動電圧ＶＯＭ、ゲート電圧ＶＧ、ＩＧＢＴ６のコレクタ電流およびコレクタ電圧の波形が実線にて示されている。また、図７には、ゲートクランプ回路３４のクランプ動作における制限電圧ＶＣＬが破線にて示されている。

この場合、短絡経路のＬ成分が小さいため、ＩＧＢＴ６のコレクタ電流が急峻に上昇する。そのため、第１期間Ｔ１においてコレクタ電流が故障判定基準値を超える。そうすると、制御部４により短絡故障が検出されてＩＧＢＴ６が緩やかにターンオフされることになる。しかし、上記短絡故障検出を行うための回路などの動作に伴う遅延により、実際にターンオフが開始されるまでの間に短絡電流のピーク値を抑制できない可能性がある。

さらに、この場合、ＩＧＢＴ６のコレクタ電圧の変化に伴い、ゲート容量に電荷が注入される（ミラー電流が流れる）。そのため、ゲート電圧ＶＧが、第１設定値ＶＯＭ１の駆動電圧ＶＯＭを超えて上昇する。そうすると、ＩＧＢＴ６のオン状態が一層深くなり、コレクタ電流がさらに増加するおそれがある。しかし、本実施形態では、第１期間Ｔ１において、ゲートクランプ回路３４のクランプ動作により、ゲート電圧ＶＧが第１制限電圧ＶＣＬ１以下に制限される。そのため、第１期間Ｔ１において、短絡故障が検出されてからＩＧＢＴ６が実際にターンオフされるまでの間、ミラー電流によるゲート電圧ＶＧの持ち上がりが抑制され、その結果、短絡電流のピーク値が低く抑えられる。

続いて、短絡故障が発生した場合であって、その短絡経路のＬ成分が比較的大きい場合におけるゲート駆動回路７の動作について、図８を参照しながら説明する。図８には、制御信号Ｄ、電源電圧ＶＤ、駆動電圧ＶＯＭ、ゲート電圧ＶＧ、ＩＧＢＴ６のコレクタ電流およびコレクタ電圧の波形が実線にて示されている。また、図８には、ゲートクランプ回路３４のクランプ動作における制限電圧ＶＣＬが破線にて示されている。

この場合、短絡経路のＬ成分が大きいため、ＩＧＢＴ６のコレクタ電流が緩やかに上昇する。そのため、コレクタ電流は、第１期間Ｔ１では故障判定基準値を超えずに、第２期間Ｔ２において故障判定基準値を超える。そうすると、第２期間Ｔ２において制御部４により短絡故障が検出されて、ＩＧＢＴ６が緩やかにターンオフされることになる。しかし、上記短絡故障検出を行うための回路などの動作に伴う遅延により、実際にターンオフが開始されるまでの間に短絡電流のピーク値を抑制できない可能性がある。

さらに、この場合、ＩＧＢＴ６のコレクタ電圧の変化に伴い、ゲート容量に電荷が注入される（ミラー電流が流れる）。そのため、ゲート電圧ＶＧが、第２設定値ＶＯＭ２の駆動電圧ＶＯＭを超えて上昇する。そうすると、ＩＧＢＴ６のオン状態が一層深くなり、コレクタ電流がさらに増加するおそれがある。しかし、本実施形態では、第２期間Ｔ２において、ゲートクランプ回路３４のクランプ動作により、ゲート電圧ＶＧが第２制限電圧ＶＣＬ２以下に制限される。そのため、第２期間Ｔ２において、短絡故障が検出されてからＩＧＢＴ６が実際にターンオフされるまでの間、ミラー電流によるゲート電圧ＶＧの持ち上がりが抑制され、その結果、短絡電流のピーク値が低く抑えられる。

以上説明したように、本実施形態のゲート駆動回路７によれば、短絡故障が発生した場合、ミラー電流に伴うゲート電圧ＶＧの上昇は、ゲートクランプ回路３４のクランプ動作により、第１期間Ｔ１では第１制限電圧ＶＣＬ１以下に制限され、第２期間Ｔ２では第２制限電圧ＶＣＬ２以下に制限される。従って、短絡電流が流れる経路のＬ成分の値にかかわらず、ミラー電流によるゲート電圧ＶＧの上昇を抑え、その結果、短絡電流のピーク値を低く抑えることができる。また、短絡故障などの異常時には、ゲートオフ駆動回路１３の異常時オフ回路２５のトランジスタ３０がオンされることにより、比較的高い抵抗値の抵抗３１により定まる時定数でもってゲート容量が放電される。これにより、ＩＧＢＴ６は、コレクタ電流（短絡電流）の変化率（ｄｉ／ｄｔ）が低く抑えられた状態で緩やかにターンオフされるため、ＩＧＢＴ６の耐圧を超えるサージが発生することがなくなる。

ゲート電圧生成回路１１は、第１期間Ｔ１にあっては第１設定値ＶＯＭ１の駆動電圧ＶＯＭを生成する。そのため、通常動作時、第１期間Ｔ１におけるゲート電圧ＶＧは、最大でも第１設定値ＶＯＭ１となる。一方、ゲートクランプ回路３４は、第１期間Ｔ１にあっては、ＩＧＢＴ６のゲート電圧ＶＧが、第１設定値ＶＯＭ１よりも電圧Ｖαだけ高い値の第１制限電圧ＶＣＬ１を上回る場合に、ゲート電圧ＶＧを第１制限電圧ＶＣＬ１以下に制限するクランプ動作を行う。

また、ゲート電圧生成回路１１は、第２期間Ｔ２にあっては第２設定値ＶＯＭ２の駆動電圧ＶＯＭを生成する。そのため、通常動作時、第２期間Ｔ２におけるゲート電圧ＶＧは、最大でも第２設定値ＶＯＭ２となる。一方、ゲートクランプ回路３４は、第２期間Ｔ２にあっては、ＩＧＢＴ６のゲート電圧ＶＧが、第２設定値ＶＯＭ２よりも電圧Ｖαだけ高い値の第２制限電圧ＶＣＬ２を上回る場合に、ゲート電圧ＶＧを第２制限電圧ＶＣＬ２以下に制限するクランプ動作を行う。

従って、通常動作時、ゲートクランプ回路３４は、第１期間Ｔ１および第２期間Ｔ２のいずれの期間においてもクランプ動作を行うことはない。言い換えれば、ゲートクランプ回路３４は、短絡故障などが生じた異常時にだけクランプ動作を行う。このようなことから、本実施形態によれば、ＩＧＢＴ６のオン期間にゲートクランプ回路３４を常時動作させる構成に比べ、消費電流の増加を抑制しつつ、オン期間全体において短絡保護を行うことができるという効果が得られる。

（第２の実施形態）
以下、本発明の第２の実施形態について図９を参照して説明する。
図９に示すように、本実施形態のゲート駆動回路４１は、第１の実施形態のゲート駆動回路７に対し、ゲート電圧生成回路１１に代えてゲート電圧生成回路４２を備えている点が異なる。

ゲート電圧生成回路４２は、トランジスタ１６、ＯＰアンプ２０、基準電圧生成部４３および電圧検出回路４４を備えている。基準電圧生成部４３は、駆動電圧ＶＯＭの目標値を指令するための基準電圧Ｖｒを生成する。基準電圧生成部４３から出力される基準電圧Ｖｒは、ＯＰアンプ２０の非反転入力端子に与えられる。

電圧検出回路４４は、抵抗Ｒ４１、Ｒ４２、Ｒ４３の直列回路およびスイッチ４５により構成されている。上記直列回路は、出力端子Ｐｏとグランドとの間に接続されている。抵抗Ｒ４１およびＲ４２の共通接続点Ｎ４１の電圧はＯＰアンプ２０の反転入力端子に与えられている。スイッチ４５は、抵抗Ｒ４２およびＲ４３の共通接続点Ｎ４２およびグランドの間に接続されている。

スイッチ４５は、制御部４から与えられる電圧切替信号Ｓａのレベルに応じて切り替えられる。具体的には、スイッチ４５は、電圧切替信号ＳａがＨレベルであるときにオフされる。これにより、抵抗Ｒ４１と、抵抗Ｒ４２およびＲ４３の直列合成抵抗とにより駆動電圧ＶＯＭを分圧して得られる検出電圧ＶｄがＯＰアンプ２０の反転入力端子に与えられる。また、スイッチ４５は、電圧切替信号ＳａがＬレベルであるときにオンされる。これにより、抵抗Ｒ４１と抵抗Ｒ４２とにより駆動電圧ＶＯＭを分圧して得られる検出電圧ＶｄがＯＰアンプ２０の反転入力端子に与えられる。

抵抗Ｒ４１〜Ｒ４３の抵抗比（分圧比）は、スイッチ４５がオフであり且つ駆動電圧ＶＯＭが第１設定値ＶＯＭ１のときに検出電圧Ｖｄが基準電圧Ｖｒに一致するとともに、スイッチ４５がオンであり且つ駆動電圧ＶＯＭが第２設定値ＶＯＭ２のときに検出電圧Ｖｄが基準電圧Ｖｒに一致するような値に設定されている。

第１の実施形態のゲート電圧生成回路１１は、シリーズレギュレータ形式の電源回路における基準電圧を２段階に切り替えることにより、駆動電圧ＶＯＭを第１設定値ＶＯＭ１または第２設定値ＶＯＭ２に切り替える構成であった。これに対し、本実施形態のゲート電圧生成回路４２は、シリーズレギュレータ形式の電源回路における検出電圧（帰還電圧）のゲインを２段階に切り替えることにより、駆動電圧ＶＯＭを第１設定値ＶＯＭ１または第２設定値ＶＯＭ２に切り替える構成となっている。従って、このような本実施形態の構成によっても、第１の実施形態と同様の作用および効果が得られる。

（第３の実施形態）
以下、本発明の第３の実施形態について図１０を参照して説明する。
図１０に示すように、本実施形態のゲート駆動回路５１は、第１の実施形態のゲート駆動回路７に対し、ゲートオン駆動回路１２に代えてゲートオン駆動回路５２を備えている点が異なる。

ゲートオン駆動回路５２は、トランジスタ５３、抵抗５４およびバッファ回路５５を備えている。トランジスタ５３は、Ｐチャネル型のＭＯＳトランジスタであり、そのソースはゲート電圧生成回路１１の出力端子Ｐｏに接続され、そのドレインは抵抗５４を介してＩＧＢＴ６のゲートに接続されている。トランジスタ５３のゲートには、バッファ回路５５を通じて制御信号Ｄが与えられる。トランジスタ５３は、制御信号ＤがＨレベルであるときにオフされるとともに、制御信号ＤがＬレベルであるときにオンされる。

上記構成により、ゲートオン駆動回路５２は、制御信号ＤがＬレベルであるとき（オン指令が入力されたとき）、出力端子ＰｏからＩＧＢＴ６のゲートに至る電圧供給経路を導通させる。これにより、駆動電圧ＶＯＭ、ゲート電圧ＶＧおよび抵抗５４の抵抗値により定まる電流によりゲート容量が充電されてゲート電圧ＶＧが上昇し、ＩＧＢＴ６がターンオンされる。つまり、本実施形態のゲート駆動回路５１は、ターンオンする際、ＩＧＢＴ６のゲートを定電圧駆動する。従って、このような本実施形態の構成によっても、第１の実施形態と同様の作用および効果が得られる。

（第４の実施形態）
以下、本発明の第４の実施形態について図１１を参照して説明する。
図１１に示すように、本実施形態のゲート駆動回路６１は、第１の実施形態のゲート駆動回路７に対し、ゲート電圧生成回路１１に代えてゲート電圧生成回路６２を備えている点と、ゲート電圧制限回路１４に代えてゲート電圧制限回路６３を備えている点とが異なる。

ゲート電圧生成回路６２は、第２設定値ＶＯＭ２の駆動電圧ＶＯＭを出力する構成であって、出力する駆動電圧ＶＯＭの値を切り替える機能を有していない。ゲート電圧生成回路６２は、トランジスタ１６、基準電圧生成部１８、ＯＰアンプ２０および電圧検出回路２１を備えている。基準電圧生成部１８は、駆動電圧ＶＯＭの目標値である第２設定値ＶＯＭ２を指令するための第２基準電圧Ｖｒ２を生成する。基準電圧生成部１８から出力される第２基準電圧Ｖｒ２は、ＯＰアンプ２０の非反転入力端子に与えられる。電圧検出回路２１の抵抗Ｒ１およびＲ２の抵抗比（分圧比）は、駆動電圧ＶＯＭが第２設定値ＶＯＭ２のときに検出電圧Ｖｄが第２基準電圧Ｖｒ２に一致するような値に設定されている。

ゲート電圧制限回路６３は、ゲートクランプ回路３４およびクランプ回路基準電圧生成部６４（制限電圧生成回路に相当）を備えている。クランプ回路基準電圧生成部６４は、定電圧回路６５、６６および切替スイッチ６７により構成される。定電圧回路６５は、駆動電圧ＶＯＭを基準とした電圧Ｖβを発生する。定電圧回路６５の高電位側端子には駆動電圧ＶＯＭが与えられる。定電圧回路６５の低電位側端子の電圧は、切替スイッチ６７の一方の切替端子に与えられる。

定電圧回路６６は、駆動電圧ＶＯＭを基準とした電圧Ｖαを発生する。定電圧回路６６の低電位側端子には駆動電圧ＶＯＭが与えられる。定電圧回路６６の高電位側端子の電圧は、切替スイッチ６７の他方の切替端子に与えられる。切替スイッチ６７の共通端子は、基準電圧Ｖｒｃの出力端子としてゲートクランプ回路３４のＯＰアンプ３６の反転入力端子に接続されている。

切替スイッチ６７は、制御部４から与えられる電圧切替信号Ｓａのレベルに応じて切り替えられる。具体的には、切替スイッチ６７は、電圧切替信号ＳａがＨレベルであるとき、一方の切替端子および共通端子の間を導通するように切り替えられる。これにより、駆動電圧ＶＯＭから電圧Ｖβだけ低下した基準電圧ＶｒｃがＯＰアンプ３６の反転入力端子に与えられる。本実施形態では、このときの基準電圧Ｖｒｃ（＝ＶＯＭ２−Ｖβ）が、第１の実施形態における第１制限電圧ＶＣＬ１に一致するように、定電圧回路６５が発生する電圧Ｖβの値が設定されている。

また、切替スイッチ６７は、電圧切替信号ＳａがＬレベルであるとき、他方の切替端子および共通端子の間を導通するように切り替えられる。これにより、駆動電圧ＶＯＭに電圧Ｖαを加えた基準電圧ＶｒｃがＯＰアンプ３６の反転入力端子に与えられる。このような構成によっても、ゲートクランプ回路３４によるクランプ動作における各制限電圧（第１制限電圧ＶＣＬ１および第２制限電圧ＶＣＬ２）は、第１の実施形態と同様の値となる。従って、本実施形態の構成によっても第１の実施形態と同様の作用および効果が得られる。

ただし、上記構成において、ゲート電圧生成回路６２は、駆動電圧ＶＯＭの値を切り替える機能を有しておらず、常に第２設定値ＶＯＭ２の駆動電圧ＶＯＭを生成する。つまり、駆動電圧ＶＯＭの値は、第１期間Ｔ１および第２期間Ｔ２を通じて、第２設定値ＶＯＭ２となる。そのため、通常動作時であっても、ミラー期間の終了後（時刻ｔ４）から第１期間Ｔ１の終了時点（時刻ｔ５）までの間において、ゲート電圧ＶＧが第１制限電圧ＶＣＬ１を超えて上昇しようとする。

従って、通常動作時、第１期間Ｔ１の終盤においてゲートクランプ回路３４によるクランプ動作が行われることになる。つまり、通常動作時であっても、第１期間Ｔ１ではゲートクランプ回路３４のクランプ動作によりゲート電圧ＶＧの制限が行われる。このように、本実施形態の構成は、第１の実施形態に対し、通常動作時の上記期間（時刻ｔ４〜ｔ５）においてゲートクランプ回路３４が動作する分だけ消費電流の低減効果が少なくなるものの、第１期間Ｔ１においてゲート電圧ＶＧを高い精度で制限することができる。

（その他の実施形態）
なお、本発明は上記し且つ図面に記載した各実施形態に限定されるものではなく、次のような変形または拡張が可能である。
ゲート駆動回路の駆動対象としては、ＩＧＢＴに限らずともよく、例えばＭＯＳトランジスタなど、電圧駆動型半導体素子（トランジスタ）であればよい。
ゲート電圧生成回路１１、４２、６２は、図２、図９、図１１に示した構成に限らずともよく、同様の機能を発揮するものであれば、他の回路構成であってもよい。例えば、ゲート電圧生成回路１１、４２、６２は、シリーズレギュレータ形式の電源回路であったが、これに代えて、スイッチングレギュレータ形式の電源回路であってもよい。トランジスタ１６については、ＰＮＰ形のバイポーラトランジスタ、ＭＯＳトランジスタなどに変更することが可能である。ゲートオン駆動回路５２は、図１０に示した構成に限らずともよく、同様の機能を発揮するものであれば、他の回路構成であってもよい。例えば、トランジスタ５３については、Ｎチャネル型のＭＯＳトランジスタ、バイポーラトランジスタなどに変更することが可能である。

ゲートクランプ回路３４は、図２、図９、図１０、図１１に示した構成に限らずともよく、同様の機能を発揮するものであれば、他の回路構成であってもよい。例えば、トランジスタ３５については、ＮＰＮ形のバイポーラトランジスタに変更することが可能である。ゲートオフ駆動回路１３は、図２、図９、図１０、図１１に示した構成に限らずともよく、同様の機能を発揮するものであれば、他の回路構成であってもよい。例えば、トランジスタ２７、３０については、ＮＰＮ形のバイポーラトランジスタに変更することができる。過電流判定回路１５は、図２、図９、図１０、図１１に示した構成に限らずともよく、同様の機能を発揮するものであれば、他の回路構成であってもよい。

図面中、６、６up〜６wnはＩＧＢＴ（トランジスタ）、７、７up〜７wn、４１、５１、６１はゲート駆動回路、１１、４２、６２はゲート電圧生成回路（駆動電圧生成回路）、１２、５２はゲートオン駆動回路、１３はゲートオフ駆動回路、１４、６３はゲート電圧制限回路、３３、６４はクランプ回路基準電圧生成部（制限電圧生成回路）、３５はトランジスタ（電圧制限用トランジスタ）、３６はＯＰアンプ（電圧制限動作制御回路）を示す。

Claims (9)

1. トランジスタ（６、６up〜６wn）をオン駆動するための駆動電圧を生成する駆動電圧生成回路（１１、４２）と、
   オン指令が入力されると前記駆動電圧生成回路（１１、４２）の出力端子から前記トランジスタ（６、６up〜６wn）のゲート端子に至る電圧供給経路を導通させ、オフ指令が入力されると前記電圧供給経路を遮断するゲートオン駆動回路（１２、５２）と、
   前記オン指令が入力されると、少なくとも前記トランジスタ（６、６up〜６wn）に故障判定基準値を超える電流が流れるか否かの判定が終了するまでの第１期間、前記トランジスタ（６、６up〜６wn）のゲート電圧を、前記トランジスタ（６、６up〜６wn）への印加電圧にかかわらず前記トランジスタ（６、６up〜６wn）に流れる電流が最大許容電流以下になるように決められた第１制限電圧以下に制限し、その後の第２期間、前記トランジスタ（６、６up〜６wn）への印加電圧にかかわらず前記トランジスタ（６、６up〜６wn）のゲート電圧を前記第１制限電圧より高い第２制限電圧以下に制限するゲート電圧制限回路（１４）と、
   を備え、
   前記駆動電圧生成回路（１１、４２）は、前記第２期間にあっては、前記トランジスタ（６、６up〜６wn）のゲート耐圧および前記トランジスタ（６、６up〜６wn）の飽和領域でのオン動作時における損失に基づいて決定される第２設定値の駆動電圧を生成し、
   前記第２制限電圧は、前記駆動電圧の第２設定値よりも所定値だけ高い値に設定され、
   前記駆動電圧生成回路（１１、４２）は、前記第１期間にあっては、前記トランジスタ（６、６up〜６wn）の閾値電圧より高く且つ前記第２設定値より低い第１設定値の駆動電圧を生成し、
   前記第１制限電圧は、前記駆動電圧の第１設定値よりも所定値だけ高い値に設定されることを特徴とするゲート駆動回路。
2. 前記ゲート電圧制限回路（１４）は、
   前記トランジスタのゲートおよびグランド線の間に接続された電圧制限用トランジスタ（３５）と、
   前記駆動電圧を基準とした定電圧回路により構成され、前記第２制限電圧を生成する制限電圧生成回路（３３）と、
   前記制限電圧生成回路（３３）の出力電圧および前記トランジスタ（６、６up〜６wn）のゲート電圧を比較し、前記ゲート電圧が前記制限電圧生成回路（３３）の出力電圧以上のときに前記電圧制限用トランジスタ（３５）をオンする電圧制限動作制御回路（３６）と、
   を備えていることを特徴とする請求項１に記載のゲート駆動回路。
3. トランジスタ（６、６up〜６wn）をオン駆動するための駆動電圧を生成する駆動電圧生成回路（１１、４２）と、
   オン指令が入力されると前記駆動電圧生成回路（１１、４２）の出力端子から前記トランジスタ（６、６up〜６wn）のゲート端子に至る電圧供給経路を導通させ、オフ指令が入力されると前記電圧供給経路を遮断するゲートオン駆動回路（１２、５２）と、
   前記オン指令が入力されると、少なくとも前記トランジスタ（６、６up〜６wn）に故障判定基準値を超える電流が流れるか否かの判定が終了するまでの第１期間、前記トランジスタ（６、６up〜６wn）のゲート電圧を、前記トランジスタ（６、６up〜６wn）への印加電圧にかかわらず前記トランジスタ（６、６up〜６wn）に流れる電流が最大許容電流以下になるように決められた第１制限電圧以下に制限し、その後の第２期間、前記トランジスタ（６、６up〜６wn）への印加電圧にかかわらず前記トランジスタ（６、６up〜６wn）のゲート電圧を前記第１制限電圧より高い第２制限電圧以下に制限するゲート電圧制限回路（１４）と、
   を備え、
   前記駆動電圧生成回路（１１、４２）は、前記第２期間にあっては、前記トランジスタ（６、６up〜６wn）のゲート耐圧および前記トランジスタ（６、６up〜６wn）の飽和領域でのオン動作時における損失に基づいて決定される第２設定値の駆動電圧を生成し、
   前記第２制限電圧は、前記駆動電圧の第２設定値よりも所定値だけ高い値に設定され、
   前記ゲート電圧制限回路（１４）は、
   前記トランジスタのゲートおよびグランド線の間に接続された電圧制限用トランジスタ（３５）と、
   前記駆動電圧を基準とした定電圧回路により構成され、前記第２制限電圧を生成する制限電圧生成回路（３３）と、
   前記制限電圧生成回路（３３）の出力電圧および前記トランジスタ（６、６up〜６wn）のゲート電圧を比較し、前記ゲート電圧が前記制限電圧生成回路（３３）の出力電圧以上のときに前記電圧制限用トランジスタ（３５）をオンする電圧制限動作制御回路（３６）と、
   を備えていることを特徴とするゲート駆動回路。
4. 前記ゲート電圧制限回路（１４）は、
   前記トランジスタのゲートおよびグランド線の間に接続された電圧制限用トランジスタ（３５）と、
   前記駆動電圧を基準とした定電圧回路により構成され、前記第１制限電圧および前記第２制限電圧を生成する制限電圧生成回路（３３）と、
   前記制限電圧生成回路（３３）の出力電圧および前記トランジスタ（６、６up〜６wn）のゲート電圧を比較し、前記ゲート電圧が前記制限電圧生成回路（３３）の出力電圧以上のときに前記電圧制限用トランジスタ（３５）をオンする電圧制限動作制御回路（３６）と、
   を備えていることを特徴とする請求項１に記載のゲート駆動回路。
5. トランジスタ（６、６up〜６wn）をオン駆動するための駆動電圧を生成する駆動電圧生成回路（６２）と、
   オン指令が入力されると前記駆動電圧生成回路（６２）の出力端子から前記トランジスタ（６、６up〜６wn）のゲート端子に至る電圧供給経路を導通させ、オフ指令が入力されると前記電圧供給経路を遮断するゲートオン駆動回路（１２）と、
   前記オン指令が入力されると、少なくとも前記トランジスタ（６、６up〜６wn）に故障判定基準値を超える電流が流れるか否かの判定が終了するまでの第１期間、前記トランジスタ（６、６up〜６wn）のゲート電圧を、前記トランジスタ（６、６up〜６wn）への印加電圧にかかわらず前記トランジスタ（６、６up〜６wn）に流れる電流が最大許容電流以下になるように決められた第１制限電圧以下に制限し、その後の第２期間、前記トランジスタ（６、６up〜６wn）への印加電圧にかかわらず前記トランジスタ（６、６up〜６wn）のゲート電圧を前記第１制限電圧より高い第２制限電圧以下に制限するゲート電圧制限回路（６３）と、
   を備え、
   前記駆動電圧生成回路（６２）は、前記第２期間にあっては、前記トランジスタ（６、６up〜６wn）のゲート耐圧および前記トランジスタ（６、６up〜６wn）の飽和領域でのオン動作時における損失に基づいて決定される第２設定値の駆動電圧を生成し、
   前記第２制限電圧は、前記駆動電圧の第２設定値よりも所定値だけ高い値に設定され、
   前記駆動電圧生成回路（６２）は、
   前記第１期間および前記第２期間のいずれにおいても、前記第２設定値の駆動電圧を生成することを特徴とするゲート駆動回路。
6. 前記駆動電圧生成回路（１１）は、
   レギュレータ形式の電源回路により構成されており、その基準電圧を２段階に切り替えることにより、前記駆動電圧を前記第１設定値または前記第２設定値に切り替えることを特徴とする請求項１記載のゲート駆動回路。
7. 前記駆動電圧生成回路（４２）は、
   レギュレータ形式の電源回路により構成されており、その帰還電圧のゲインを２段階に切り替えることにより、前記駆動電圧を前記第１設定値または前記第２設定値に切り替えることを特徴とする請求項１記載のゲート駆動回路。
8. オフ指令が入力されると前記トランジスタ（６、６up〜６wn）のゲート容量を放電するゲートオフ駆動回路（１３）を備え、
   前記ゲートオフ駆動回路（１３）は、
   通常時にオフ指令が入力された場合、第１経路を介してゲート容量を放電し、
   前記トランジスタ（６、６up〜６wn）に故障判定基準値を超える電流が流れていると判定されている時にオフ指令が入力された場合、前記第１経路より抵抗値の高い第２経路を介してゲート容量を放電することを特徴とする請求項１から７のいずれか一項に記載のゲート駆動回路。
9. トランジスタ（６、６up〜６wn）をオン駆動するための駆動電圧を生成する駆動電圧生成回路（１１、４２、６２）と、
   オン指令が入力されると前記駆動電圧生成回路（１１、４２、６２）の出力端子から前記トランジスタ（６、６up〜６wn）のゲート端子に至る電圧供給経路を導通させ、オフ指令が入力されると前記電圧供給経路を遮断するゲートオン駆動回路（１２、５２）と、
   前記オン指令が入力されると、少なくとも前記トランジスタ（６、６up〜６wn）に故障判定基準値を超える電流が流れるか否かの判定が終了するまでの第１期間、前記トランジスタ（６、６up〜６wn）のゲート電圧を、前記トランジスタ（６、６up〜６wn）への印加電圧にかかわらず前記トランジスタ（６、６up〜６wn）に流れる電流が最大許容電流以下になるように決められた第１制限電圧以下に制限し、その後の第２期間、前記トランジスタ（６、６up〜６wn）への印加電圧にかかわらず前記トランジスタ（６、６up〜６wn）のゲート電圧を前記第１制限電圧より高い第２制限電圧以下に制限するゲート電圧制限回路（１４、６３）と、
   を備え、
   前記駆動電圧生成回路（１１、４２、６２）は、前記第２期間にあっては、前記トランジスタ（６、６up〜６wn）のゲート耐圧および前記トランジスタ（６、６up〜６wn）の飽和領域でのオン動作時における損失に基づいて決定される第２設定値の駆動電圧を生成し、
   前記第２制限電圧は、前記駆動電圧の第２設定値よりも所定値だけ高い値に設定され、
   オフ指令が入力されると前記トランジスタ（６、６up〜６wn）のゲート容量を放電するゲートオフ駆動回路（１３）を備え、
   前記ゲートオフ駆動回路（１３）は、
   通常時にオフ指令が入力された場合、第１経路を介してゲート容量を放電し、
   前記トランジスタ（６、６up〜６wn）に故障判定基準値を超える電流が流れていると判定されている時にオフ指令が入力された場合、前記第１経路より抵抗値の高い第２経路を介してゲート容量を放電することを特徴とするゲート駆動回路。

Images