JP2009087293A - 安定化電源回路 - Google Patents
安定化電源回路 Download PDFInfo
- Publication number
- JP2009087293A JP2009087293A JP2007259665A JP2007259665A JP2009087293A JP 2009087293 A JP2009087293 A JP 2009087293A JP 2007259665 A JP2007259665 A JP 2007259665A JP 2007259665 A JP2007259665 A JP 2007259665A JP 2009087293 A JP2009087293 A JP 2009087293A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- reference voltage
- feedback
- feedback resistor
- differential amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
【課題】出力電圧に関わらず、出力電圧を安定して生成する安定化電源回路を提供する。
【解決手段】本発明に係る安定化電源回路10は、第1参照電圧Vref1を生成する第1参照電圧生成部11と、第2参照電圧Vref2を生成する第2参照電圧生成部12と、第1参照電圧Vref1及び第2参照電圧Vref2のいずれか一方と、フィードバック電圧Vfedとの電圧差に基づいた電圧を出力する差動増幅器13と、第1参照電圧Vref1に対応する前記フィードバック電圧Vfed1を生成して差動増幅器13に与える第1帰還抵抗部14と、第2参照電圧Vref2に対応するフィードバック電圧Vfed2を生成して差動増幅器13に与える第2帰還抵抗部15と、を有するものである。
【選択図】図1
【解決手段】本発明に係る安定化電源回路10は、第1参照電圧Vref1を生成する第1参照電圧生成部11と、第2参照電圧Vref2を生成する第2参照電圧生成部12と、第1参照電圧Vref1及び第2参照電圧Vref2のいずれか一方と、フィードバック電圧Vfedとの電圧差に基づいた電圧を出力する差動増幅器13と、第1参照電圧Vref1に対応する前記フィードバック電圧Vfed1を生成して差動増幅器13に与える第1帰還抵抗部14と、第2参照電圧Vref2に対応するフィードバック電圧Vfed2を生成して差動増幅器13に与える第2帰還抵抗部15と、を有するものである。
【選択図】図1
Description
本発明は、電源電圧の出力を所定の電圧値に保持し、出力電圧値が切替え可能な安定化電源回路に関する。
従来より、負荷に供給する電圧を生成する安定化電源回路が知られている。図3は、安定化電源回路の基本回路を示す図である。図3に示すように、安定化電源回路50は、出力トランジスタ56、帰還抵抗部54、参照電圧生成部52、差動増幅器53を備えている。出力トランジスタ56は、生成電圧の供給先である負荷(図示せず)に対して直列に接続される。出力トランジスタ56のゲート電極に与えられる電圧によって、供給する電圧が決定される。帰還抵抗部54は、出力電圧VOUTと接地GNDとの間の電圧を所定の抵抗比によって分割し、この分割された電圧をフィードバック電圧Vfedとして差動増幅器53の反転入力端子に与える。参照電圧生成部52は、参照電圧Vrefを出力することで生成電圧の電圧値を設定している。
差動増幅器53は、反転入力端子(−)に帰還抵抗部54よりフィードバック電圧Vfedが入力され、非反転入力端子(+)に参照電圧生成部52から参照電圧Vrefが入力される。差動増幅器53は、反転入力端子から入力されるフィードバック電圧Vfedと、非反転入力端子から入力される参照電圧Vrefを比較増幅し、出力端子に出力する。差増増幅器53の出力端子は、出力トランジスタ56のゲート電極に接続されている。出力トランジスタ56は、例えば、PチャネルMOSトランジスタからなり、ソースが入力端子INに、ドレインが出力端子OUTに接続されている。帰還抵抗部54は、出力端子OUTと接地GNDとの間に接続されている。帰還抵抗部54は、直列接続された分割抵抗Ra、Rbを有している。帰還抵抗部54は、抵抗Ra、Rbによって分割されるフィードバック電圧Vfedを、差動増幅器53の反転入力端子に与えている。
安定化電源回路50の出力端子OUTからの出力電圧VOUTは、参照電圧Vrefと抵抗の抵抗値Ra、Rbとで決定され、次式で表される。なお、抵抗Ra、抵抗Rbの抵抗値についてもRa、Rbとして示す。
(式1) VOUT≒Vref(1+Rb/Ra)
安定化電源回路50において、参照電圧Vrefと出力電圧VOUTの電圧差が小さい場合には、差動増幅器53と帰還抵抗部54とで構成される負帰還増幅器が発振しやすくなる。そのため、参照電圧Vrefと出力電圧VOUTの電圧差が小さい場合には、帰還抵抗部54の抵抗比によって設定されるゲインG(増幅率)≒1/β(帰還率)=1+Rb/Raを小さくしておく必要がある。
(式1) VOUT≒Vref(1+Rb/Ra)
安定化電源回路50において、参照電圧Vrefと出力電圧VOUTの電圧差が小さい場合には、差動増幅器53と帰還抵抗部54とで構成される負帰還増幅器が発振しやすくなる。そのため、参照電圧Vrefと出力電圧VOUTの電圧差が小さい場合には、帰還抵抗部54の抵抗比によって設定されるゲインG(増幅率)≒1/β(帰還率)=1+Rb/Raを小さくしておく必要がある。
図4は、特許文献1に示された回路の構成を示す図である。図4に示す回路は、参照電圧生成部32、差動増幅器33、出力トランジスタ36を備えている。特許文献1に記載された回路は、1つの参照電圧生成部32に対し、帰還部として、出力端子OUTと接地間にスイッチSW32によって選択接続される2つの帰還抵抗部(第1帰還抵抗部34、第2帰還抵抗部35)が設けられている。第1帰還抵抗部34は、直列接続された抵抗R10〜R13と、抵抗R12、R13をそれぞれショートさせるNチャネルMOSトランジスタTr12、13を有している。同様に、第2帰還抵抗部35は、直列接続された抵抗R10'〜R13'と、抵抗R12'、R13'をそれぞれショートさせるNチャネルMOSトランジスタTr12'、13'を有している。このように、第1帰還抵抗部34と第2帰還抵抗部35を出力端子OUTに選択的に接続可能とし、第1帰還抵抗部34によって設定されるゲインGと第2帰還抵抗部35によって設定されるゲインGを異なる値に設定することができる。
図5は、特許文献2に記載された回路の構成を示す図である。この回路は、第1参照電圧生成部41、第2参照電圧生成部42、差動増幅器43、帰還抵抗部としての帰還抵抗部44、及び出力トランジスタ46を備えて構成されている。帰還抵抗部44は、直列接続された複数の抵抗R40〜R45を有し、抵抗R40〜R45のそれぞれに並列接続されるNチャネルMOSトランジスタTr42〜45を有している。このように、第1参照電圧生成部41及び第2参照電圧生成部42を設け、異なる値の参照電圧Vref1、Vref2を生成することで、参照電圧を切り替えて出力電圧VOUTを変化させることができる。
特開2006−191359号公報
特開平10−289023号公報
しかしながら、特許文献1に記載された回路では、出力電圧VOUTの可変範囲によらず参照電圧Vrefが一定であるため、大きな出力電圧VOUTを得ようとした場合、分割抵抗の抵抗分割を大きな割合にしてゲインを大きくする必要がある。そのため、参照電圧Vrefと出力電圧VOUTの電圧差が大きい場合には、ゲインに伴って参照電圧Vrefに含まれるノイズも増幅される。この結果、特許文献1に記載された回路では、ノイズレベルがゲインに比例して悪化するという問題点を有していた。
一方、特許文献2に記載された回路では、複数の参照電圧Vrefに対し、帰還抵抗部44が1つであるため、出力電圧VOUTを切り替えるために参照電圧Vrefを切り替えると、フィードバック電圧Vfedも追従して変化する。具体的には、参照電圧Vrefを、例えば、0.5Vの第1参照電圧Vref1から、1.0Vの第2参照電圧Vref2に切り替えると、帰還抵抗部である帰還抵抗部44に流れる電流値が2倍に変化する。逆に、参照電圧Vrefを、1.0Vの第2参照電圧Vref2から0.5Vの第1参照電圧Vref1に切り替えると、帰還抵抗部44に流れる電流値が1/2倍に変化する。
これにより、帰還抵抗部44から出力されるフィードバック電圧Vfed値が変動し、差動増幅器43の発振安定度が低下するという問題点を有する。ここで、定電圧を供給するレギュレータでは、接続される負荷に大電流を流す場合の高負荷の場合と、外部負荷に小電流を流す低負荷の場合において発振安定度が低下する。前述したような帰還抵抗部44を流れる電流の変化は、特に負荷に小電流を流す場合の低負荷の場合に影響を与え、発振安定度を低下させるという問題点を有する。
また、特許文献2に記載された回路では、帰還抵抗部44に流れる電流が変化するため、複数の参照電圧Vrefに対するフィードバック電圧Vfedを考慮して抵抗42〜R45を制御しなければならない。そのため、NチャネルMOSトランジスタTr42〜45の制御が煩雑となるという問題も有している。
本発明に係る安定化電源回路の一態様は、第1参照電圧を生成する第1参照電圧生成部と、第2参照電圧を生成する第2参照電圧生成部と、前記第1参照電圧及び前記第2参照電圧のいずれか一方と、フィードバック電圧との電圧差に基づいた電圧を出力する差動増幅器と、前記第1参照電圧に対応する前記フィードバック電圧を生成して前記差動増幅器に与える第1帰還抵抗部と、前記第2参照電圧に対応する前記フィードバック電圧を生成して前記差動増幅器に与える第2帰還抵抗部と、を有するものである。
このように、参照電圧に応じたフィードバック電圧を差動増幅器に与えることで、出力電圧の変動に応じてフィードバック電圧が変動せず、安定化電源回路の安定化を図ることができる。
本発明に係る安定化電源回路によれば、出力電圧の大きさに依らず安定して出力電圧を生成することができる。
以下、添付した図面を参照して、本発明の実施の形態に係る安定化電源回路について説明する。
図1は、本発明の実施の形態に係る安定化電源回路10の一構成例を示す回路図である。この安定化電源回路10は、予め設定された複数の定電圧を生成して外部の電気回路等に供給するものである。図1に示すように、安定化電源回路10は、参照電圧Vrefを変更して出力電圧VOUTを設定する安定化電源回路10であって、参照電圧Vrefとして第1参照電圧Vref1を生成する第1参照電圧生成部11と、参照電圧Vrefとして第2参照電圧Vref2を生成する第2参照電圧生成部12と、参照電圧Vrefとフィードバック電圧Vfedとの電圧差を増幅して出力電圧を生成する差動増幅器13と、第1参照電圧Vref1に対応するフィードバック電圧Vfed1を生成して差動増幅器に与える第1帰還抵抗部14と、第2参照電圧Vref2に対応するフィードバック電圧Vfed2を生成して差動増幅器13に与える第2帰還抵抗部15と、を有している。また、安定化電源回路10は、PチャネルMOSトランジスタによって構成される出力トランジスタ16を備えている。
差動増幅器13は、非反転入力端子(+)に参照電圧Vrefが入力され、反転入力端子(−)に帰還抵抗部からのフィードバック電圧Vfedが入力される。第1参照電圧生成部11は、スイッチSW3を介して非反転入力端子に接続され、第2参照電圧生成部12は、スイッチSW3を介して非反転入力端子に接続されている。すなわち、スイッチSW3を切り替えることで、差動増幅器13には、参照電圧Vrefとして、第1参照電圧Vref1又は第2参照電圧Vref2が入力される。第1参照電圧Vref1は、例えば、0.5Vに設定され、第2参照電圧Vref2は、1.0Vに設定されている。差動増幅器13の出力端子は、出力トランジスタ16のゲート電極に接続されている。
差動増幅器13は、非反転入力端子と反転入力端子との間の電圧差を増幅して、出力トランジスタ16のゲート電極に出力する。すなわち、差動増幅器13は、非反転入力端子と反転入力端子との間の電圧差に基づいて、出力トランジスタ16の駆動能力を制御するよう構成されている。出力トランジスタ16は、一方が入力端子INに接続され、他方が出力端子OUTに接続されている。出力トランジスタ16が図1のように、PチャネルMOSトランジスタによって構成されている場合には、ドレインが出力端子OUTに接続され、ソースが入力端子INに接続される。
第1帰還抵抗部14は、第1参照電圧生成部11によって生成される第1参照電圧Vref1に対応する第1フィードバック電圧Vfed1を生成するよう構成されている。また、第2帰還抵抗部15は、第2参照電圧生成部12によって生成される第2参照電圧Vref2に対応する第2フィードバック電圧Vfed2を生成するよう構成されている。この帰還抵抗部と参照電圧生成部との対応は、スイッチSW1〜SW3によって制御されている。スイッチSW3は、第1参照電圧生成部11又は第2参照電圧生成部12を選択的に差動増幅器13の非反転入力端子に接続する。スイッチSW1、2は、第1帰還抵抗部14又は第2帰還抵抗部15を選択的に電流回路に接続する。すべてのスイッチSW1〜3を連動して動作させ、参照電圧に対応する帰還抵抗部が差動増幅器13の反転入力端子に接続させるよう制御する。すなわち、スイッチSW3によって第1参照電圧生成部11が差動増幅器13の非反転入力端子に接続される場合には、スイッチSW1、2によって第1帰還抵抗部14が差動増幅器13の反転入力端子に接続される。また、スイッチSW3によって第2参照電圧生成部12が差動増幅器13の非反転入力端子に接続される場合には、スイッチSW1、2によって第2帰還抵抗部15が差動増幅器13の反転入力端子に接続される。このように、第1参照電圧生成部11から第1参照電圧Vref1が差動増幅器13に出力される場合には、第1帰還抵抗部14から第1フィードバック電圧Vfed1が差動増幅器13に与えられるよう制御する。また、第2参照電圧生成部12から第2参照電圧Vref2が差動増幅器13に出力される場合には、第2帰還抵抗部15から第2フィードバック電圧Vref2が差動増幅器13に与えられるよう制御する。
第1帰還抵抗部14は、出力端子OUTと接地GNDとの間に接続されている。第1帰還抵抗部14は、直列接続された複数の抵抗R0〜R3を備えて構成されている。接地とノードn1との間には抵抗R0が接続されている。また、ノードn1と出力端子OUTとの間には抵抗R1〜R3が接続されている。抵抗R2と抵抗R3には、それぞれの抵抗をショートさせるスイッチとなるNチャネルMOSトランジスタTr2、Tr3がそれぞれ並列に接続されている。NチャネルMOSトランジスタTr2のソースには、抵抗R2の一端が接続され、ドレインには抵抗R2の他端が接続されている。NチャネルMOSトランジスタTr3のソースには抵抗R3の一端が接続され、ドレインには抵抗R3の他端が接続されている。第1帰還抵抗部14は、スイッチSW2を介して出力端子OUTに接続されている。
第1帰還抵抗部14は、抵抗R0と、抵抗R1〜R3の合成抵抗との抵抗比に基づき出力端子OUTから出力される出力電圧を分圧する。この分圧された電圧は、第1フィードバック電圧Vfed1としてノードn1から出力される。抵抗R0と、抵抗R1〜R3の合成抵抗との抵抗比は、NチャネルMOSトランジスタTr2、Tr3を任意にON/OFFさせることにより変化させることができる。これにより、第1帰還抵抗部14によって決定される差動増幅器13のゲインを制御することができる。
同様に、第2帰還抵抗部15は、出力端子OUTと接地GNDとの間に接続されている。第2帰還抵抗部15は、直列接続された複数の抵抗R0'〜R3'を備えて構成されている。接地とノードn2との間には、抵抗R0'が接続され、ノードn2と出力端子OUTとの間には抵抗R0'〜R3'が接続されている。抵抗R2'と抵抗R3'には、それぞれの抵抗をショートさせるスイッチとなるNチャネルMOSトランジスタTr2'、Tr3'が並列に接続されている。NチャネルMOSトランジスタTr2'のソースには抵抗R2'の一端が接続され、ドレインには抵抗R2'の他端が接続されている。NチャネルMOSトランジスタTr3'のソースには抵抗R3'の一端が接続され、ドレインには抵抗R3'の他端が接続されている。第2帰還抵抗部15は、スイッチSW2を介して出力端子OUTに接続されている。
第2帰還抵抗部15は、抵抗R0'と、抵抗R1'〜R3'の合成抵抗との抵抗比に基づき出力端子OUTから出力される出力電圧VOUTを分圧する。分圧された電圧は、第2フィードバック電圧Vfed2としてノードn2から出力される。抵抗R0'と、抵抗R1'〜R3'の合成抵抗との抵抗比は、NチャネルMOSトランジスタTr2'、Tr3'を任意にON/OFFさせることにより変更可能である。これにより、第2帰還抵抗部15は、差動増幅器13のゲインGを任意に設定することができる。第1帰還抵抗部14に設けられたノードn1と、第2帰還抵抗部15に設けられたノードn2は、スイッチSW1を介して差動増幅器13の反転入力端子に接続されている。
次に、このように構成された安定化電源回路10の動作について説明する。図2は、本発明の実施形態に係る安定化電源回路10の定電圧の設定方法を示す図である。ここでは、出力電圧の電圧範囲を1.0〜3.5Vとし、500mVステップで調整可能とする場合を考える。この場合には、第1帰還抵抗部14の抵抗R0〜R3の抵抗値をすべて5kΩに設定し、第2帰還抵抗部15の抵抗R0'を10kΩ、抵抗R1'を15kΩ、抵抗R2'、R3'を5kΩとして設定すればよい。参照電圧Vrefとして第1参照電圧Vref1が入力される場合には、第1帰還抵抗部14が有効となる。また、参照電圧Vrefとして第2参照電圧Vref2が入力される場合には、第2帰還抵抗部15が有効となる。
はじめに、生成電圧を1.0〜2.0Vに設定する場合には、SW1〜3によって第1参照電圧生成部11及び第1帰還抵抗部14を差動増幅器13に接続し、第2参照電圧生成部12及び第2帰還抵抗部15を差動増幅器13から切り離す。すなわち、参照電圧Vrefとして第1参照電圧Vref1が設定され、フィードバック電圧として第1フィードバック電圧Vfed1が設定される。Aに示すように、定電圧として1.0Vを生成する場合には、抵抗R2、R3に対応するNチャネルMOSトランジスタTr2、Tr3をONにする。これにより、R2、R3の抵抗値は0となるため、ゲイン(R0+R1+R2+R3)/R0は、2となる。これにより、出力電圧VOUTは、0.5V(第1参照電圧Vref1)×2(倍)=1Vとなる。Bに示すように、定電圧として1.5Vを生成する場合には、抵抗3に接続されたNチャネルMOSトランジスタTr3をONにする、これにより、抵抗R3の抵抗値は0となるため、ゲイン(R0+R1+R2+R3)/R0は、3となる。これにより、出力電圧VOUTは、0.5V(第1参照電圧Vref1)×3=1.5Vとなる。同様に、Cに示すように、定電圧として2.0Vを生成する場合には、NチャネルMOSトランジスタTr2、3をOFFとし、抵抗R1〜R3をすべて有効にする。これにより、ゲイン(R0+R1+R2+R3)/R0は、4となり、出力電圧VOUTは2.0Vとなる。
続いて、生成電圧を2.5V〜3.5Vに設定する場合には、SW1〜3によって第2参照電圧生成部12及び第2帰還抵抗部15を差動増幅器13に接続し、第1参照電圧生成部11及び第1帰還抵抗部14を差動増幅器13から切り離す。すなわち、参照電圧Vrefとして第2参照電圧Vref2が設定され、フィードバック電圧として第2フィードバック電圧Vfed2が設定される。Dに示すように、定電圧として2.5Vに設定する場合には、抵抗R2'、R3'に対応するNチャネルMOSトランジスタTr2'、Tr3'をONにする。これにより、抵抗R2'、R3'がショートされ、抵抗R2'、R3'の両端の電圧差が0となる。これにより、ゲイン(R0'+R1'+R2'+R3')/R0'は、2.5となる。これにより、出力電圧VOUTは、2.5Vとなる。Eに示すように、定電圧として3.0に設定する場合には、抵抗R3'に対応するNチャネルMOSトランジスタTr3'をONにする。これにより、ゲイン(R0'+R1'+R2'+R3')/R0'は3.0となり、出力電圧VOUTは3.0Vに設定される。Fに示すように、定電圧として3.5Vに設定する場合には、抵抗R2'、R3'に対応するNチャネルMOSトランジスタTr2'、Tr3'をOFFにする。これにより、抵抗R1'〜R3'がすべて有効となり、ゲイン(R0'+R1'+R2'+R3')/R0'は3.5となる。これにより、出力電圧VOUTは3.5Vに設定される。
以上のように、所望の出力電圧VOUTに対して、第1、2参照電圧生成部、及び第1、2帰還抵抗部を選択して差動増幅器13に接続する。そして第1帰還抵抗部14又は第2帰還抵抗部15のNチャネルMOSトランジスタTr2、Tr3、Tr2'、Tr3'を所望の電圧値に応じてON/OFFさせることで、所望の出力電圧VOUTを得る。
このように構成された安定化電源回路10では、第1参照電圧Vref1、第2参照電圧Vref2に対して、それぞれに対応する帰還抵抗部が設けられているため、参照電圧Vrefに対応した大きさのフィードバック電圧Vfedを生成することができる。これにより、参照電圧Vrefの大きさに関わらず、帰還抵抗部14、15に流れる電流を大きく変化させないよう構成することができる。換言すれば、フィードバック電圧Vfedの大きさを、参照電圧Vrefに対して一定範囲に収めることができる。この結果、差動増幅器13の発振動作を出力電圧の範囲において安定化させることができる。
また、フィードバック電圧Vfedが大きく変動しないため、NチャネルMOSトランジスタTr2、Tr3、Tr2'、Tr3を順にON/OFFさせれば、容易に出力電圧VOUTの調整をすることができる。
また、フィードバック電圧Vfedが大きく変動しないため、NチャネルMOSトランジスタTr2、Tr3、Tr2'、Tr3を順にON/OFFさせれば、容易に出力電圧VOUTの調整をすることができる。
また、複数の参照電圧生成部11、12を設け、参照電圧Vrefに応じて帰還抵抗部14、15を切り替えるよう構成することで、それぞれの帰還抵抗部によって設定されるゲインGを低減させることができる。従来の安定化電源回路では、参照電圧が0.5Vであり、出力電圧範囲を1.0〜3.5Vとする場合には、1つの帰還抵抗部によってゲインが1〜7の範囲を有するよう構成しなければならない。そのため、従来の安定化電源回路において最大出力3.5Vを得る場合にあっては、参照電圧Vrefに含まれるノイズがゲインGである7倍に増幅されることになる。これに対し、本実施形態に係る安定化電源回路10は、最大出力3.5Vを得るためには、1.0Vの第2参照電圧生成部12を用いることで、第2帰還抵抗部15のゲインを3とすることができる(図2参照)。これによって、大きな出力を生成する場合にあっても、参照電圧Vrefに含まれるノイズの影響を低減させることができる。
なお、説明では、電圧範囲を1.0〜3.5Vとし、500mVステップで調整可能とする場合について説明したが、要求される電圧範囲についてそれぞれの抵抗R0〜R3、R0'〜R3'の抵抗値を設定すればよい。
また、本実施形態では、参照電圧及び帰還抵抗部をそれぞれ2つずつ設けるよう構成したが、参照電圧及び帰還抵抗部は任意の数だけ設けることができる。この場合、参照電圧に対応する帰還抵抗部をそれぞれ設ければよい。
尚、本発明は、上記した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。
10 安定化電源回路
11 第1参照電圧生成部
12 第2参照電圧生成部
13 差動増幅器
14 第1帰還抵抗部
15 第2帰還抵抗部
16 出力トランジスタ
Vfed フィードバック電圧
Vfed1 第1フィードバック電圧
Vfed2 第2フィードバック電圧
IN 入力端子
n1 ノード
n2 ノード
IN 入力端子
OUT 出力端子
R0〜R3 抵抗
R0'〜R3' 抵抗
Vref 参照電圧
Vref1 第1参照電圧
Vref2 第2参照電圧
SW1〜SW3 スイッチ
Tr2、Tr3、Tr2'、Tr3' NチャネルMOSトランジスタ
VOUT 出力電圧
VIN 入力電圧
11 第1参照電圧生成部
12 第2参照電圧生成部
13 差動増幅器
14 第1帰還抵抗部
15 第2帰還抵抗部
16 出力トランジスタ
Vfed フィードバック電圧
Vfed1 第1フィードバック電圧
Vfed2 第2フィードバック電圧
IN 入力端子
n1 ノード
n2 ノード
IN 入力端子
OUT 出力端子
R0〜R3 抵抗
R0'〜R3' 抵抗
Vref 参照電圧
Vref1 第1参照電圧
Vref2 第2参照電圧
SW1〜SW3 スイッチ
Tr2、Tr3、Tr2'、Tr3' NチャネルMOSトランジスタ
VOUT 出力電圧
VIN 入力電圧
Claims (5)
- 第1参照電圧を生成する第1参照電圧生成部と、
第2参照電圧を生成する第2参照電圧生成部と、
前記第1参照電圧及び前記第2参照電圧のいずれか一方と、フィードバック電圧との電圧差に基づいた電圧を出力する差動増幅器と、
前記第1参照電圧に対応する前記フィードバック電圧を生成して前記差動増幅器に与える第1帰還抵抗部と、
前記第2参照電圧に対応する前記フィードバック電圧を生成して前記差動増幅器に与える第2帰還抵抗部と、を有する
安定化電源回路。 - 前記第1帰還抵抗部及び前記第2帰還抵抗部は、ほぼ同じ電流が流れるよう構成される
請求項1記載の安定化電源回路。 - 前記第1帰還抵抗部及び前記第2帰還抵抗部は、
直列接続された複数の抵抗と、
複数の前記抵抗のうち任意の抵抗と並列接続されるスイッチと、を有する
請求項1又は2記載の安定化電源回路。 - 前記差動増幅器から出力される電圧が制御電極に与えられ、当該安定化電源回路の出力電圧を設定するトランジスタを更に有する
請求項1乃至3のうちいずれか1項に記載の安定化電源回路。 - 前記第1帰還抵抗部の複数の前記抵抗は、同じ抵抗値を有し、
前記第2帰還抵抗部の複数の前記抵抗は、異なる抵抗値を有する
請求項1乃至4のうちいずれか1項に記載の安定化電源装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007259665A JP2009087293A (ja) | 2007-10-03 | 2007-10-03 | 安定化電源回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007259665A JP2009087293A (ja) | 2007-10-03 | 2007-10-03 | 安定化電源回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009087293A true JP2009087293A (ja) | 2009-04-23 |
Family
ID=40660595
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007259665A Pending JP2009087293A (ja) | 2007-10-03 | 2007-10-03 | 安定化電源回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009087293A (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011039578A (ja) * | 2009-08-06 | 2011-02-24 | Minebea Co Ltd | 電源装置 |
JP2011238103A (ja) * | 2010-05-12 | 2011-11-24 | Renesas Electronics Corp | 電源回路 |
JP2013131173A (ja) * | 2011-12-22 | 2013-07-04 | Fujitsu Semiconductor Ltd | 降圧型電源回路 |
CN103226370A (zh) * | 2012-01-31 | 2013-07-31 | 精工电子有限公司 | 电压调节器 |
JP2014140270A (ja) * | 2013-01-21 | 2014-07-31 | Denso Corp | ゲート駆動回路 |
JP2015079307A (ja) * | 2013-10-15 | 2015-04-23 | セイコーインスツル株式会社 | ボルテージレギュレータ |
CN104679084A (zh) * | 2013-11-27 | 2015-06-03 | 展讯通信(上海)有限公司 | 电压校准电路及低压差线性稳压*** |
WO2016202185A1 (en) | 2015-06-15 | 2016-12-22 | Micron Technology, Inc. | Apparatuses and methods for providing reference voltages |
JP2021002638A (ja) * | 2019-06-18 | 2021-01-07 | 富士電機株式会社 | 半導体装置およびその試験方法 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5381931A (en) * | 1976-12-27 | 1978-07-19 | Fujitsu Ltd | Integrated circuit for variable output type stabilization power source |
JPS5785110A (en) * | 1980-11-18 | 1982-05-27 | Oki Electric Ind Co Ltd | Dc stabilized power supply circuit |
JPS62109462U (ja) * | 1985-12-26 | 1987-07-13 | ||
JP2000066744A (ja) * | 1998-08-17 | 2000-03-03 | Nec Corp | レギュレータ内蔵半導体装置 |
JP2002170391A (ja) * | 2000-11-29 | 2002-06-14 | Nec Microsystems Ltd | 不揮発性メモリの基準電圧発生回路 |
JP2003005845A (ja) * | 2001-06-21 | 2003-01-08 | Nec Microsystems Ltd | 電圧レギュレータ |
JP2003338550A (ja) * | 2002-05-20 | 2003-11-28 | Nec Micro Systems Ltd | 半導体基準電圧発生回路 |
JP2006191359A (ja) * | 2005-01-06 | 2006-07-20 | Nec Electronics Corp | 電圧供給回路、マイクユニットおよびマイクユニットの感度調整方法 |
-
2007
- 2007-10-03 JP JP2007259665A patent/JP2009087293A/ja active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5381931A (en) * | 1976-12-27 | 1978-07-19 | Fujitsu Ltd | Integrated circuit for variable output type stabilization power source |
JPS5785110A (en) * | 1980-11-18 | 1982-05-27 | Oki Electric Ind Co Ltd | Dc stabilized power supply circuit |
JPS62109462U (ja) * | 1985-12-26 | 1987-07-13 | ||
JP2000066744A (ja) * | 1998-08-17 | 2000-03-03 | Nec Corp | レギュレータ内蔵半導体装置 |
JP2002170391A (ja) * | 2000-11-29 | 2002-06-14 | Nec Microsystems Ltd | 不揮発性メモリの基準電圧発生回路 |
JP2003005845A (ja) * | 2001-06-21 | 2003-01-08 | Nec Microsystems Ltd | 電圧レギュレータ |
JP2003338550A (ja) * | 2002-05-20 | 2003-11-28 | Nec Micro Systems Ltd | 半導体基準電圧発生回路 |
JP2006191359A (ja) * | 2005-01-06 | 2006-07-20 | Nec Electronics Corp | 電圧供給回路、マイクユニットおよびマイクユニットの感度調整方法 |
Cited By (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011039578A (ja) * | 2009-08-06 | 2011-02-24 | Minebea Co Ltd | 電源装置 |
JP2011238103A (ja) * | 2010-05-12 | 2011-11-24 | Renesas Electronics Corp | 電源回路 |
JP2013131173A (ja) * | 2011-12-22 | 2013-07-04 | Fujitsu Semiconductor Ltd | 降圧型電源回路 |
US8890503B2 (en) | 2011-12-22 | 2014-11-18 | Fujitsu Semiconductor Limited | Step-down power supply circuit |
CN103226370B (zh) * | 2012-01-31 | 2016-06-15 | 精工半导体有限公司 | 电压调节器 |
CN103226370A (zh) * | 2012-01-31 | 2013-07-31 | 精工电子有限公司 | 电压调节器 |
KR20130088800A (ko) * | 2012-01-31 | 2013-08-08 | 세이코 인스트루 가부시키가이샤 | 전압 조정기 |
KR102007630B1 (ko) * | 2012-01-31 | 2019-08-06 | 에이블릭 가부시키가이샤 | 전압 조정기 |
JP2014140270A (ja) * | 2013-01-21 | 2014-07-31 | Denso Corp | ゲート駆動回路 |
US9059709B2 (en) | 2013-01-21 | 2015-06-16 | Denso Corporation | Gate drive circuit for transistor |
JP2015079307A (ja) * | 2013-10-15 | 2015-04-23 | セイコーインスツル株式会社 | ボルテージレギュレータ |
CN104679084A (zh) * | 2013-11-27 | 2015-06-03 | 展讯通信(上海)有限公司 | 电压校准电路及低压差线性稳压*** |
CN104679084B (zh) * | 2013-11-27 | 2016-01-27 | 展讯通信(上海)有限公司 | 电压校准电路及低压差线性稳压*** |
WO2016202185A1 (en) | 2015-06-15 | 2016-12-22 | Micron Technology, Inc. | Apparatuses and methods for providing reference voltages |
EP3308467A4 (en) * | 2015-06-15 | 2019-01-23 | Micron Technology, INC. | DEVICES AND METHOD FOR PROVIDING REFERENCE VOLTAGES |
US11119523B2 (en) | 2015-06-15 | 2021-09-14 | Micron Technology, Inc. | Apparatuses and methods for providing reference voltages |
US11150681B2 (en) | 2015-06-15 | 2021-10-19 | Micron Technology, Inc. | Apparatuses and methods for providing reference voltages |
JP2021002638A (ja) * | 2019-06-18 | 2021-01-07 | 富士電機株式会社 | 半導体装置およびその試験方法 |
JP7419769B2 (ja) | 2019-06-18 | 2024-01-23 | 富士電機株式会社 | 半導体装置およびその試験方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2009087293A (ja) | 安定化電源回路 | |
JP5008472B2 (ja) | ボルテージレギュレータ | |
US7750738B2 (en) | Process, voltage and temperature control for high-speed, low-power fixed and variable gain amplifiers based on MOSFET resistors | |
CN108885474B (zh) | 调节器电路 | |
JP4628176B2 (ja) | 電源装置および電子機器 | |
JP5490549B2 (ja) | 半導体集積回路およびそれを用いた差動増幅器およびバッファアンプ | |
JP2006191359A (ja) | 電圧供給回路、マイクユニットおよびマイクユニットの感度調整方法 | |
JP2017126259A (ja) | 電源装置 | |
JP2006313412A (ja) | 電流駆動回路 | |
JP5160317B2 (ja) | ボルテージレギュレータ | |
JP3953009B2 (ja) | トランスコンダクタンス調整回路 | |
KR20090048327A (ko) | 볼티지 레귤레이터 | |
JP2008270732A (ja) | 半導体装置 | |
JP2007233657A (ja) | 増幅器とそれを用いた降圧レギュレータ及び演算増幅器 | |
KR102207264B1 (ko) | 기준 전압 발생기 | |
JP2010003115A (ja) | 定電流回路 | |
JP5666694B2 (ja) | 負荷電流検出回路 | |
US20080265863A1 (en) | Reference current circuit for adjusting its output current at a low power-supply voltage | |
JP2010246287A (ja) | 電流制御回路 | |
JP2010108419A (ja) | 基準電圧発生回路およびそれを用いたレギュレータ | |
JP2008027141A (ja) | 定電圧回路 | |
JP2008072234A (ja) | ドライバ回路 | |
JP2008218911A (ja) | 発光ダイオード駆動回路 | |
JP4584677B2 (ja) | 電力供給回路、半導体装置 | |
JP2009230373A (ja) | 定電流回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100512 |
|
A977 | Report on retrieval |
Effective date: 20120309 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120321 |
|
A02 | Decision of refusal |
Effective date: 20120807 Free format text: JAPANESE INTERMEDIATE CODE: A02 |