JP5760923B2 - 固体撮像装置の製造方法 - Google Patents
固体撮像装置の製造方法 Download PDFInfo
- Publication number
- JP5760923B2 JP5760923B2 JP2011220310A JP2011220310A JP5760923B2 JP 5760923 B2 JP5760923 B2 JP 5760923B2 JP 2011220310 A JP2011220310 A JP 2011220310A JP 2011220310 A JP2011220310 A JP 2011220310A JP 5760923 B2 JP5760923 B2 JP 5760923B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- insulating layer
- imaging device
- state imaging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
本技術は、固体撮像装置の製造方法に関し、特には半導体基板の受光面とは逆の表面側に駆動回路が設けられた固体撮像装置の製造方法に関する。
固体撮像装置においては、入射光に対する光電変換効率や感度の向上を図ることを目的とし、半導体基板の表面側に駆動回路を形成し裏面側を受光面とする、いわゆる裏面照射型の構造が提案されている。またさらに、光電変換部が形成された半導体基板とは別に、駆動回路を形成した回路基板を用意し、半導体基板における受光面と反対側の面に、回路基板を貼り合わせた３次元構造も提案されている。
以上のような裏面照射型の固体撮像装置における受光面側の構成は、次のようである。光電変換部が配列された画素領域の周辺部には、半導体基板を貫通する貫通ヴィアが設けられている。この貫通ヴィアは、受光面の反対側に設けられた配線や回路基板に接続されている。また受光面側の上部は絶縁膜で覆われ、この絶縁膜上に接続用配線や電極パッドなどのパッド配線が設けられている。このパッド配線は、絶縁膜に形成された接続孔を介して貫通ヴィアに接続されており、ワイヤーボンディングにて外部配線と接続される。
さらに受光面側においてパッド配線を覆う絶縁膜が設けられ、この上部に各光電変換部に対応してカラーフィルタおよびオンチップレンズが設けられている。またパッド配線を覆う絶縁膜には、パッド配線を露出する開口が設けられている（以上、下記特許文献１参照）。
しかしながらこのような構成の裏面照射型の固体撮像装置においては、受光面の上方に複数層の絶縁膜を介してパッド配線およびオンチップレンズが配置されるため、受光面からオンチップレンズまでの距離が大きく、光電変換部においての受光特性を劣化させる要因となる。
そこで本技術は、受光面側にパッド配線を設けた裏面照射型の固体撮像装置において、絶縁膜の薄膜化を図ることにより光電変換部での受光特性の向上を図ることが可能な裏面照射型の固体撮像装置を提供することを目的とする。また本技術は、このような構成の固体撮像装置の製造方法およびこの固体撮像装置を用いた電子機器を提供することを目的とする。
このような目的を達成するための本技術の固体撮像装置は、光電変換部が配列形成された画素領域を有するセンサ基板を備え、このセンサ基板において光電変換部に対する受光面とは逆の表面側に、駆動回路が設けられている。また画素領域の外側の周辺領域には、センサ基板における受光面側から駆動回路に達する貫通ビアが設けられている。さらに、周辺領域の受光面側には、貫通ビア上に直接積層されたパッド配線が設けられている。
このような構成の固体撮像装置は、光電変換部を設けたセンサ基板において、駆動回路が形成された表面側と反対側の面を受光面とした裏面照射型であり、貫通ビア上にパッド配線が直接積層されている。これにより、貫通ビアを覆う絶縁層上にパッド配線を設け、接続孔を介して貫通ビアとパッド配線とを接続する構成と比較して、受光面上を覆う絶縁膜の積層数が削減された構成となり、この上部に形成されるオンチップレンズと受光面との距離を小さくすることができる。
また本技術は、上述した固体撮像装置の製造方法でもあり、次の手順が行われる。先ず、センサ基板に設定された画素領域に光電変換部を配列形成する。また、センサ基板において光電変換部に対する受光面とは逆の表面側に駆動回路を形成する。さらに、画素領域の外側の周辺領域に、センサ基板における受光面側から駆動回路に達する貫通ビアを形成する。その後、周辺領域における受光面側に、貫通ビア上に直接積層されたパッド配線を形成する。
また本技術は、上述した固体撮像装置を備えた電子機器でもあり、光電変換部に入射光を導く光学系をさらに備えている。
以上のような本技術によれば、受光面側にパッド配線を設けた裏面照射型の固体撮像装置において、貫通ビア上にパッド配線を直接積層させたことにより、受光面上の絶縁膜の積層数を削減することができる。この結果、この上部に形成されるオンチップレンズと受光面との距離を小さくでき、光電変換部においての受光特性の向上を図ることが可能になる。
以下、本技術の実施の形態を、図面に基づいて次に示す順に説明する。
１．実施形態の固体撮像装置の概略構成例
２．第１実施形態（キャビティ構造を有し貫通ビア上に直接パッド配線を設けた例）
３．第２実施形態（キャビティ構造を有し埋込配線部分と貫通ビア部分とを一体に形成した貫通ビア上に、直接パッド配線を設けた例）
４．第３実施形態（埋込配線部分と貫通ビア部分とを一体に形成した貫通ビア上に、直接パッド配線を設けた例）
５．電子機器（固体撮像装置を用いた電子機器の例）
尚、各実施形態において共通の構成要素には同一の符号を付し、重複する説明は省略する。
１．実施形態の固体撮像装置の概略構成例
２．第１実施形態（キャビティ構造を有し貫通ビア上に直接パッド配線を設けた例）
３．第２実施形態（キャビティ構造を有し埋込配線部分と貫通ビア部分とを一体に形成した貫通ビア上に、直接パッド配線を設けた例）
４．第３実施形態（埋込配線部分と貫通ビア部分とを一体に形成した貫通ビア上に、直接パッド配線を設けた例）
５．電子機器（固体撮像装置を用いた電子機器の例）
尚、各実施形態において共通の構成要素には同一の符号を付し、重複する説明は省略する。
≪１．実施形態の固体撮像装置の概略構成例≫
図１に、本技術が適用される裏面照射型の固体撮像装置の一例として、三次元構造の固体撮像装置の概略構成を示す。この図に示す固体撮像装置１は、光電変換部が配列形成されたセンサ基板２と、このセンサ基板２に対して積層させた状態で貼り合わされた回路基板９とを備えている。
図１に、本技術が適用される裏面照射型の固体撮像装置の一例として、三次元構造の固体撮像装置の概略構成を示す。この図に示す固体撮像装置１は、光電変換部が配列形成されたセンサ基板２と、このセンサ基板２に対して積層させた状態で貼り合わされた回路基板９とを備えている。
センサ基板２は、一方の面を受光面Ａとし、光電変換部を含む複数の画素３が受光面Ａに対して２次元的に配列された画素領域４を備えている。画素領域４には、複数の画素駆動線５が行方向に配線され、複数の垂直信号線６が列方向に配線されており、１つの画素３が１本の画素駆動線５と１本の垂直信号線６とに接続される状態で配置されている。これらの各画素３には、光電変換部と、電荷蓄積部と、複数のトランジスタ（いわゆるＭＯＳトランジスタ）および容量素子等で構成された画素回路とが設けられている。尚、画素回路の一部は、受光面Ａとは反対側の表面側に設けられている。また複数の画素で画素回路の一部を共有していても良い。
またセンサ基板２は、画素領域４の外側に周辺領域７を備えている。この周辺領域７には、パッド配線８が設けられている。このパッド配線８は、必要に応じてセンサ基板２に設けられた画素駆動線５、垂直信号線６、および画素回路、さらには回路基板９に設けられた駆動回路に接続されている。
回路基板９は、センサ基板２側に向かう一面側に、センサ基板２に設けられた各画素３を駆動するための垂直駆動回路１０、カラム信号処理回路１１、水平駆動回路１２、およびシステム制御回路１３などの駆動回路を備えている。これらの駆動回路は、センサ基板２側のパッド配線８に接続されている。尚、センサ基板２の表面側に設けられた画素回路も、駆動回路の一部である。
≪２．第１実施形態≫
＜固体撮像装置の構成＞
（キャビティ構造を有し貫通ビア上に直接パッド配線を設けた例）
図２は、第１実施形態の固体撮像装置１-1の構成を示す要部断面図であり、図１における画素領域４と周辺領域７との境界付近の断面図である。以下、この要部断面図に基づいて第１実施形態の固体撮像装置１-1の構成を説明する。
＜固体撮像装置の構成＞
（キャビティ構造を有し貫通ビア上に直接パッド配線を設けた例）
図２は、第１実施形態の固体撮像装置１-1の構成を示す要部断面図であり、図１における画素領域４と周辺領域７との境界付近の断面図である。以下、この要部断面図に基づいて第１実施形態の固体撮像装置１-1の構成を説明する。
図２に示す第１実施形態の固体撮像装置１-1は、上述したようにセンサ基板２と回路基板９とを積層させた状態で貼り合わせた３次元構造の固体撮像装置である。センサ基板２の表面側、すなわち回路基板９側に向かう面上には、配線層２ａと、配線層２ａを覆う保護膜２ｂとが設けられている。一方、回路基板９の表面側、すなわちセンサ基板２側に向かう面上には、配線層９ａと、配線層９ａを覆う保護膜９ｂとが設けられている。また回路基板９の裏面側には、保護膜９ｃが設けられている。これらのセンサ基板２と回路基板９とは、保護膜２ｂと保護膜９ｂとの間で貼り合わせられている。
またセンサ基板２における回路基板９と反対側の面、すなわち受光面Ａ上には、段差構造を有する絶縁層１４が設けられ、この絶縁層１４からセンサ基板２を貫通する状態で貫通ビア２３が設けられている。さらに絶縁層１４上には、パッド配線８および遮光膜１６が設けられ、これらを覆う状態で透明保護膜１７、カラーフィルタ１８、およびオンチップレンズ１９がこの順に積層されている。本第１実施形態においては、貫通ビア２３上にパッド配線８が直接積層されているところが特徴的である。
次に、センサ基板２側の各層、および回路基板９側の各層の構成、段差構造を有する絶縁層１４、貫通ビア２３、パッド配線８、遮光膜１６、透明保護膜１７、カラーフィルタ１８、およびオンチップレンズ１９の構成をこの順に説明する。
［センサ基板２］
センサ基板２は、例えば単結晶シリコンからなる半導体基板を薄膜化したものである。このセンサ基板２における画素領域４には、受光面Ａに沿って複数の光電変換部２０が配列形成されている。各光電変換部２０は、例えばｎ型拡散層とｐ型拡散層との積層構造で構成されている。尚、光電変換部２０は画素毎に設けられており、図面においては１画素分の断面を図示している。
センサ基板２は、例えば単結晶シリコンからなる半導体基板を薄膜化したものである。このセンサ基板２における画素領域４には、受光面Ａに沿って複数の光電変換部２０が配列形成されている。各光電変換部２０は、例えばｎ型拡散層とｐ型拡散層との積層構造で構成されている。尚、光電変換部２０は画素毎に設けられており、図面においては１画素分の断面を図示している。
またセンサ基板２において受光面Ａとは逆の表面側には、ｎ＋型不純物層からなるフローティングディフュージョンＦＤ、トランジスタＴｒのソース／ドレイン２１、さらにはここでの図示を省略した他の不純物層、および素子分離２２などが設けられている。さらにセンサ基板２において、画素領域４の外側の周辺領域７には、以降に説明する貫通ビア２３が設けられている。
[配線層２ａ（センサ基板２側）］
センサ基板２の表面上に設けられた配線層２ａは、センサ基板２との界面側に、ここでの図示を省略したゲート絶縁膜を介して転送ゲートＴＧおよびトランジスタＴｒのゲート電極２５、さらにはここでの図示を省略した他の電極を有している。またこれらの転送ゲートＴＧおよびゲート電極２５は、層間絶縁膜２６で覆われており、この層間絶縁膜２６に設けられた溝パターン内には、例えば銅（Ｃｕ）を用いた埋込配線２７が多層配線として設けられている。これらの埋込配線２７は、ビアによって相互に接続され、また一部がソース／ドレイン２１、転送ゲートＴＧ、さらにはゲート電極２５に接続された構成となっている。また、埋込配線２７には、センサ基板２に設けられた貫通ビア２３も接続され、トランジスタＴｒおよび埋込配線２７等によって画素回路が構成されている。
センサ基板２の表面上に設けられた配線層２ａは、センサ基板２との界面側に、ここでの図示を省略したゲート絶縁膜を介して転送ゲートＴＧおよびトランジスタＴｒのゲート電極２５、さらにはここでの図示を省略した他の電極を有している。またこれらの転送ゲートＴＧおよびゲート電極２５は、層間絶縁膜２６で覆われており、この層間絶縁膜２６に設けられた溝パターン内には、例えば銅（Ｃｕ）を用いた埋込配線２７が多層配線として設けられている。これらの埋込配線２７は、ビアによって相互に接続され、また一部がソース／ドレイン２１、転送ゲートＴＧ、さらにはゲート電極２５に接続された構成となっている。また、埋込配線２７には、センサ基板２に設けられた貫通ビア２３も接続され、トランジスタＴｒおよび埋込配線２７等によって画素回路が構成されている。
以上のような埋込配線２７が形成された層間絶縁膜２６上に、絶縁性の保護膜２ｂが設けられ、この保護膜２ｂ表面においてセンサ基板２が回路基板９に貼り合わせられている。
［回路基板９］
回路基板９は、例えば単結晶シリコンからなる半導体基板を薄膜化したものである。この回路基板９において、センサ基板２側に向かう表面層には、トランジスタＴｒのソース／ドレイン３１、さらにはここでの図示を省略した不純物層、および素子分離３２などが設けられている。
回路基板９は、例えば単結晶シリコンからなる半導体基板を薄膜化したものである。この回路基板９において、センサ基板２側に向かう表面層には、トランジスタＴｒのソース／ドレイン３１、さらにはここでの図示を省略した不純物層、および素子分離３２などが設けられている。
さらに回路基板９には、これを貫通する貫通ビア３３が設けられている。この貫通ビア３３は、回路基板９を貫通して形成された接続孔内に、分離絶縁膜３４を介して埋め込まれた導電性材料によって構成されている。
[配線層９ａ（回路基板９側）］
回路基板９の表面上に設けられた配線層９ａは、回路基板９との界面側に、ここでの図示を省略したゲート絶縁膜を介して設けられたゲート電極３５、さらにはここでの図示を省略した他の電極を有している。これらのゲート電極３５および他の電極は、層間絶縁膜３６で覆われており、この層間絶縁膜３６に設けられた溝パターン内にはたとえば銅（Ｃｕ）を用いた埋込配線３７が多層配線として設けられている。これらの埋込配線３７は、ビアによって相互に接続され、また一部がソース／ドレイン３１やゲート電極３５に接続された構成となっている。また、埋込配線３７には、回路基板９に設けられた貫通ビア３３も接続され、トランジスタＴｒおよび埋込配線３７等によって駆動回路が構成されている。
回路基板９の表面上に設けられた配線層９ａは、回路基板９との界面側に、ここでの図示を省略したゲート絶縁膜を介して設けられたゲート電極３５、さらにはここでの図示を省略した他の電極を有している。これらのゲート電極３５および他の電極は、層間絶縁膜３６で覆われており、この層間絶縁膜３６に設けられた溝パターン内にはたとえば銅（Ｃｕ）を用いた埋込配線３７が多層配線として設けられている。これらの埋込配線３７は、ビアによって相互に接続され、また一部がソース／ドレイン３１やゲート電極３５に接続された構成となっている。また、埋込配線３７には、回路基板９に設けられた貫通ビア３３も接続され、トランジスタＴｒおよび埋込配線３７等によって駆動回路が構成されている。
以上のような埋込配線３７が形成された層間絶縁膜３６上に、絶縁性の保護膜９ｂが設けられ、この保護膜９ｂ表面において回路基板９がセンサ基板２に貼り合わせられている。また、回路基板９において、配線層９ａが設けられた表面側とは逆の裏面側には、回路基板９を覆う保護膜９ｃが設けられ、この保護膜９ｃには貫通ビア３３を露出させるパッド開口３３ａが設けられている。
［絶縁層１４］
絶縁層１４は、センサ基板２の受光面Ａ上に設けられている。この絶縁層１４は、画素領域４の膜厚が周辺領域７の膜厚よりも薄い段差構造を有しているところが特徴的である。このような絶縁層１４は、例えば異なる絶縁材料を用いた積層膜として構成され、ここでは一例として受光面Ａ側から順に反射防止膜１４-1、界面準位抑制膜１４-2、エッチングストップ膜１４-3、上層絶縁膜１４-4の４層構造である。
絶縁層１４は、センサ基板２の受光面Ａ上に設けられている。この絶縁層１４は、画素領域４の膜厚が周辺領域７の膜厚よりも薄い段差構造を有しているところが特徴的である。このような絶縁層１４は、例えば異なる絶縁材料を用いた積層膜として構成され、ここでは一例として受光面Ａ側から順に反射防止膜１４-1、界面準位抑制膜１４-2、エッチングストップ膜１４-3、上層絶縁膜１４-4の４層構造である。
反射防止膜１４-1は、例えば酸化ハフニウム（ＨｆＯ２）、酸化タンタル（Ｔａ２Ｏ５）、または窒化シリコンなど、酸化シリコンよりも高屈折率の絶縁性材料を用いて構成される。界面準位抑制膜１４-2は、例えば酸化シリコン（ＳｉＯ２）を用いて構成される。エッチングストップ膜１４-3は、上層の上層絶縁膜１４-4を構成する材料に対してエッチング選択比が低く抑えられる材料が用いられ、例えば窒化シリコン（ＳｉＮ）を用いて構成される。上層絶縁膜１４-4は、例えば酸化シリコン（ＳｉＯ２）を用いて構成される。
以上のような４層構造の絶縁層１４は、画素領域４においては、上層部分の上層絶縁膜１４-4およびエッチングストップ膜１４-3が除去され、反射防止膜１４-1と界面準位抑制膜１４-2との２層構造に薄型化された段差構造に形成されている。
［貫通ビア２３］
貫通ビア２３は、画素領域４の外側の周辺領域７において、絶縁層１４からセンサ基板２を貫通し、配線層２ａの埋込配線２７や、配線層９ａの埋込配線３７に達する状態でそれぞれ設けられている。これらの貫通ビア２３は、絶縁層１４およびセンサ基板２を貫通して形成された接続孔内に、分離絶縁膜２４を介して銅（Ｃｕ）のような導電性材料を埋め込んで構成されている。
貫通ビア２３は、画素領域４の外側の周辺領域７において、絶縁層１４からセンサ基板２を貫通し、配線層２ａの埋込配線２７や、配線層９ａの埋込配線３７に達する状態でそれぞれ設けられている。これらの貫通ビア２３は、絶縁層１４およびセンサ基板２を貫通して形成された接続孔内に、分離絶縁膜２４を介して銅（Ｃｕ）のような導電性材料を埋め込んで構成されている。
［パッド配線８］
パッド配線８は、受光面Ａ側の周辺領域７において、絶縁層１４の段差上部に形成され、絶縁層１４に埋め込まれた貫通ビア２３上に、直接積層されているところが特徴的である。このようなパッド配線８は、例えば複数の貫通ビア２３間を接続するための配線部分や、この配線部分に接続された電極パッド部分と備えている。このようなパッド配線８は、センサ基板２に設けられたトランジスタＴｒや他の素子、さらには埋込配線２７と重ねて配置され、いわゆるカップ構造を構成している。これにより、センサ基板２および回路基板９、配線層２ａおよび配線層９ａにおける素子のレイアウトの自由度が確保されている。
パッド配線８は、受光面Ａ側の周辺領域７において、絶縁層１４の段差上部に形成され、絶縁層１４に埋め込まれた貫通ビア２３上に、直接積層されているところが特徴的である。このようなパッド配線８は、例えば複数の貫通ビア２３間を接続するための配線部分や、この配線部分に接続された電極パッド部分と備えている。このようなパッド配線８は、センサ基板２に設けられたトランジスタＴｒや他の素子、さらには埋込配線２７と重ねて配置され、いわゆるカップ構造を構成している。これにより、センサ基板２および回路基板９、配線層２ａおよび配線層９ａにおける素子のレイアウトの自由度が確保されている。
以上のようなパッド配線８は、例えばタンタル（Ｔａ）や窒化タンタル（ＴａＮ）等、貫通ビア２３を構成する銅（Ｃｕ）に対して拡散防止機能を有するバリアメタル膜８-1と、この上部のアルミニウム−銅（ＡｌＣｕ）合金膜８-2との積層構造で構成されている。このような積層構造のパッド配線８は、例えば窒化シリコンからなる保護絶縁膜１５で覆われている。
またパッド配線８は、このパッド配線８を覆って設けられた保護絶縁膜１５や、以降に説明する透明保護膜１７およびオンチップレンズ膜１９ａに形成されたパッド開口８ａの底部を構成している。つまり、パッド開口８ａの底部には、パッド配線８が露出された構成となっている。
［遮光膜１６］
遮光膜１６は、受光面Ａ側における画素領域４において、絶縁層１４の段差下部、つまり、絶縁層１４において積層構造の下層部分を構成する界面準位抑制膜１４-2の上部に設けられている。このような遮光膜１６は、各光電変換部２０に対応する複数の受光開口１６ａを備えている。
遮光膜１６は、受光面Ａ側における画素領域４において、絶縁層１４の段差下部、つまり、絶縁層１４において積層構造の下層部分を構成する界面準位抑制膜１４-2の上部に設けられている。このような遮光膜１６は、各光電変換部２０に対応する複数の受光開口１６ａを備えている。
このような遮光膜１６は、アルミニウム（Ａｌ）やタングステン（Ｗ）のような遮光性に優れた導電性材料を用いて構成され、絶縁層１４に設けた開口１４ａにおいてセンサ基板２に対して接地された状態で設けられている。
［透明保護膜１７］
透明保護膜１７は、パッド配線８および遮光膜１６を覆う状態で設けられている。この透明保護膜１７は、例えばアクリル樹脂などを用いて構成されている。
透明保護膜１７は、パッド配線８および遮光膜１６を覆う状態で設けられている。この透明保護膜１７は、例えばアクリル樹脂などを用いて構成されている。
［カラーフィルタ１８］
カラーフィルタ１８は、各光電変換部２０に対応して設けられ、各光電変換部２０に対応する各色で構成されている。各色のカラーフィルタ１８の配列が限定されることはない。
カラーフィルタ１８は、各光電変換部２０に対応して設けられ、各光電変換部２０に対応する各色で構成されている。各色のカラーフィルタ１８の配列が限定されることはない。
［オンチップレンズ１９］
オンチップレンズ１９は、各光電変換部２０に対応して設けられ、各光電変換部２０に入射光が集光されるように構成されている。
オンチップレンズ１９は、各光電変換部２０に対応して設けられ、各光電変換部２０に入射光が集光されるように構成されている。
＜固体撮像装置の製造方法＞
次に、上述した構成の固体撮像装置１-1の製造方法を図３〜図６の断面工程図に基づいて説明する。
次に、上述した構成の固体撮像装置１-1の製造方法を図３〜図６の断面工程図に基づいて説明する。
［図３Ａ］
先ず図３Ａに示すように、センサ基板２における画素領域４に、複数の光電変換部２０を配列形成すると共に、センサ基板２にフローティングディフュージョンＦＤ、ソース／ドレイン２１、他の不純物層、および素子分離２２を形成する。次に、センサ基板２の表面上に転送ゲートＴＧおよびゲート電極２５を形成し、さらに層間絶縁膜２６と共に埋込配線２７を形成して配線層２ａを設け、この配線層２ａの上部を保護膜２ｂで覆う。一方、回路基板９に、ソース／ドレイン３１他の不純物層や素子分離３２を形成する。次に、回路基板９の表面上にゲート電極３５を形成し、さらに層間絶縁膜３６と共に埋込配線３７を形成して配線層９ａを設け、また配線層９ａから回路基板９にかけてビア３３を形成し、配線層９ａの上部を保護膜９ｂで覆う。
先ず図３Ａに示すように、センサ基板２における画素領域４に、複数の光電変換部２０を配列形成すると共に、センサ基板２にフローティングディフュージョンＦＤ、ソース／ドレイン２１、他の不純物層、および素子分離２２を形成する。次に、センサ基板２の表面上に転送ゲートＴＧおよびゲート電極２５を形成し、さらに層間絶縁膜２６と共に埋込配線２７を形成して配線層２ａを設け、この配線層２ａの上部を保護膜２ｂで覆う。一方、回路基板９に、ソース／ドレイン３１他の不純物層や素子分離３２を形成する。次に、回路基板９の表面上にゲート電極３５を形成し、さらに層間絶縁膜３６と共に埋込配線３７を形成して配線層９ａを設け、また配線層９ａから回路基板９にかけてビア３３を形成し、配線層９ａの上部を保護膜９ｂで覆う。
以上の後、センサ基板２と回路基板９とを、保護膜２ｂと保護膜９ｂとの間で貼り合わせる。貼り合わせの終了後には、必要に応じてセンサ基板２の受光面Ａ側を薄膜化する。以上までの工程は、特に手順が限定されることはなく、通常の貼り合わせ技術を適用して行うことができる。
［図３Ｂ］
次に図３Ｂに示すように、センサ基板２の受光面Ａ上に、反射防止膜１４-1、界面準位抑制膜１４-2、エッチングストップ膜１４-3、および上層絶縁膜１４-4をこの順に積層成膜し、４層構造の絶縁層１４を形成する。反射防止膜１４-1は、例えば酸化ハフニウム（ＨｆＯ２）からなり、原子層蒸着法によって膜厚１０ｎｍ〜３００ｎｍ（例えば６０ｎｍ）で成膜される。界面準位抑制膜１４-2は、例えば酸化シリコン（ＳｉＯ２）からなり、Ｐ−ＣＶＤ（plasma-chemical vapor deposition）法によって膜厚２００ｎｍで成膜される。エッチングストップ膜１４-3は、例えば窒化シリコン（ＳｉＮ）からなり、Ｐ−ＣＶＤ法によって膜厚３６０ｎｍで成膜される。上層絶縁膜１４-4は、例えば酸化シリコン（ＳｉＯ２）からなり、Ｐ−ＣＶＤ法によって膜厚２００ｎｍで成膜される。
次に図３Ｂに示すように、センサ基板２の受光面Ａ上に、反射防止膜１４-1、界面準位抑制膜１４-2、エッチングストップ膜１４-3、および上層絶縁膜１４-4をこの順に積層成膜し、４層構造の絶縁層１４を形成する。反射防止膜１４-1は、例えば酸化ハフニウム（ＨｆＯ２）からなり、原子層蒸着法によって膜厚１０ｎｍ〜３００ｎｍ（例えば６０ｎｍ）で成膜される。界面準位抑制膜１４-2は、例えば酸化シリコン（ＳｉＯ２）からなり、Ｐ−ＣＶＤ（plasma-chemical vapor deposition）法によって膜厚２００ｎｍで成膜される。エッチングストップ膜１４-3は、例えば窒化シリコン（ＳｉＮ）からなり、Ｐ−ＣＶＤ法によって膜厚３６０ｎｍで成膜される。上層絶縁膜１４-4は、例えば酸化シリコン（ＳｉＯ２）からなり、Ｐ−ＣＶＤ法によって膜厚２００ｎｍで成膜される。
［図４Ａ］
その後、図４Ａに示すように、センサ基板２の周辺領域７において、絶縁層１４およびセンサ基板２を貫通する各接続孔２３ａを形成する。これらの各接続孔２３ａは、センサ基板２の表面側に設けられた配線層２ａの埋込配線２７または配線層９ａの埋込配線３７の上部に達する各深さで形成されれば良く、底部に埋込配線２７および埋込配線３７を露出させなくても良い。この際、接続孔２３ａの深さ毎に、ここでの図示を省略した複数のレジストパターンを形成し、これらのレジストパターンをマスクにしてセンサ基板２および層間絶縁膜２６に対して複数回のエッチングを行う。各エッチングの終了後には各レジストパターンを除去する。
その後、図４Ａに示すように、センサ基板２の周辺領域７において、絶縁層１４およびセンサ基板２を貫通する各接続孔２３ａを形成する。これらの各接続孔２３ａは、センサ基板２の表面側に設けられた配線層２ａの埋込配線２７または配線層９ａの埋込配線３７の上部に達する各深さで形成されれば良く、底部に埋込配線２７および埋込配線３７を露出させなくても良い。この際、接続孔２３ａの深さ毎に、ここでの図示を省略した複数のレジストパターンを形成し、これらのレジストパターンをマスクにしてセンサ基板２および層間絶縁膜２６に対して複数回のエッチングを行う。各エッチングの終了後には各レジストパターンを除去する。
［図４Ｂ］
次いで図４Ｂに示すように、接続孔２３ａの内壁を覆う状態で、絶縁層１４上に分離絶縁膜２４を成膜する。ここでは例えば２層構造の分離絶縁膜２４を形成することとし、先ずｐ−ＣＶＤ法によって膜厚７０ｎｍの窒化シリコン膜２４-1を成膜し、次いでｐ−ＣＶＤ法によって膜厚９００ｎｍの酸化シリコン膜２４-2を成膜する。尚、分離絶縁膜２４は、積層構造に限定されることはなく、例えば酸化シリコン膜または窒化シリコン膜の単層構造であっても良い。
次いで図４Ｂに示すように、接続孔２３ａの内壁を覆う状態で、絶縁層１４上に分離絶縁膜２４を成膜する。ここでは例えば２層構造の分離絶縁膜２４を形成することとし、先ずｐ−ＣＶＤ法によって膜厚７０ｎｍの窒化シリコン膜２４-1を成膜し、次いでｐ−ＣＶＤ法によって膜厚９００ｎｍの酸化シリコン膜２４-2を成膜する。尚、分離絶縁膜２４は、積層構造に限定されることはなく、例えば酸化シリコン膜または窒化シリコン膜の単層構造であっても良い。
［図４Ｃ］
その後、図４Ｃに示すように、異方性の高いエッチング条件により分離絶縁膜２４をエッチング除去することにより、接続孔２３ａの底部の分離絶縁膜２４を除去する。引き続き、異方性の高いエッチング条件により接続孔２３ａの底部の層間絶縁膜２６、保護膜２ｂ、および保護膜９ｂをエッチング除去し、接続孔２３ａを掘り進める。これにより、各接続孔２３ａの底部に埋込配線２７または埋込配線３７を露出させる。
その後、図４Ｃに示すように、異方性の高いエッチング条件により分離絶縁膜２４をエッチング除去することにより、接続孔２３ａの底部の分離絶縁膜２４を除去する。引き続き、異方性の高いエッチング条件により接続孔２３ａの底部の層間絶縁膜２６、保護膜２ｂ、および保護膜９ｂをエッチング除去し、接続孔２３ａを掘り進める。これにより、各接続孔２３ａの底部に埋込配線２７または埋込配線３７を露出させる。
［図５Ａ］
次に、図５Ａに示すように、接続孔２３ａを導電性材料で埋め込むことにより、センサ基板２を貫通する接続孔２３ａ内に貫通ビア２３を形成する。ここでは先ず、接続孔２３ａ内を埋め込む状態で、絶縁層１４上に導電性材料膜［例えば銅（Ｃｕ）膜］を成膜し、次に化学的機械研磨（ＣＭＰ）法によって絶縁層１４上の導電性材料膜を研磨除去する。これにより、接続孔２３ａ内のみに導電性材料膜を残し、センサ基板２の受光面Ａ側における周辺領域７に、貫通ビア２３を形成する。
次に、図５Ａに示すように、接続孔２３ａを導電性材料で埋め込むことにより、センサ基板２を貫通する接続孔２３ａ内に貫通ビア２３を形成する。ここでは先ず、接続孔２３ａ内を埋め込む状態で、絶縁層１４上に導電性材料膜［例えば銅（Ｃｕ）膜］を成膜し、次に化学的機械研磨（ＣＭＰ）法によって絶縁層１４上の導電性材料膜を研磨除去する。これにより、接続孔２３ａ内のみに導電性材料膜を残し、センサ基板２の受光面Ａ側における周辺領域７に、貫通ビア２３を形成する。
［図５Ｂ］
次いで図５Ｂに示すように、センサ基板２における周辺領域７に、パッド配線８を形成する。この際、先ずタンタル（Ｔａ）や窒化タンタル（ＴａＮ）等からなるバリアメタル膜８-1を成膜し、次にＡｌＣｕ合金膜８-2を積層成膜する。次に、ここでの図示を省略したレジストパターンをマスクにしてＡｌＣｕ合金膜８-2およびバリアメタル膜８-1をパターンエッチングする。これにより、周辺領域７において、貫通ビア２３上に直接積層されたパッド配線８を形成する。このパッド配線８は、貫通ビア２３間を接続するための配線部分およびこの配線部分に接続された電極パッド部分とで構成される。このようなパッド配線８は、センサ基板２に設けられたトランジスタＴｒや他の素子、さらには埋込配線２７と重ねて形成され、いわゆるカップ構造を構成する。
次いで図５Ｂに示すように、センサ基板２における周辺領域７に、パッド配線８を形成する。この際、先ずタンタル（Ｔａ）や窒化タンタル（ＴａＮ）等からなるバリアメタル膜８-1を成膜し、次にＡｌＣｕ合金膜８-2を積層成膜する。次に、ここでの図示を省略したレジストパターンをマスクにしてＡｌＣｕ合金膜８-2およびバリアメタル膜８-1をパターンエッチングする。これにより、周辺領域７において、貫通ビア２３上に直接積層されたパッド配線８を形成する。このパッド配線８は、貫通ビア２３間を接続するための配線部分およびこの配線部分に接続された電極パッド部分とで構成される。このようなパッド配線８は、センサ基板２に設けられたトランジスタＴｒや他の素子、さらには埋込配線２７と重ねて形成され、いわゆるカップ構造を構成する。
以上の後には、このパッド配線８を覆う状態で、絶縁層１４上に保護絶縁膜１５を成膜する。
［図５Ｃ］
その後、図５Ｃに示すように、絶縁層１４において画素領域４に対応する部分を、周辺領域７に対して選択的に薄膜化し、これにより絶縁層１４に段差構造を形成する。この際、ここでの図示を省略したレジストパターンをマスクにして、窒化シリコン（ＳｉＮ）からなる保護絶縁膜１５をエッチングし、次いでエッチング条件を変更して酸化シリコン（ＳｉＯ２）からなる上層絶縁膜１４-4をエッチングする。この際、下層の窒化シリコン（ＳｉＮ）からなるエッチングストップ膜１４-3でエッチングをストップさせる。その後、さらに条件を変えてエッチングストップ膜１４-3をエッチングする。
その後、図５Ｃに示すように、絶縁層１４において画素領域４に対応する部分を、周辺領域７に対して選択的に薄膜化し、これにより絶縁層１４に段差構造を形成する。この際、ここでの図示を省略したレジストパターンをマスクにして、窒化シリコン（ＳｉＮ）からなる保護絶縁膜１５をエッチングし、次いでエッチング条件を変更して酸化シリコン（ＳｉＯ２）からなる上層絶縁膜１４-4をエッチングする。この際、下層の窒化シリコン（ＳｉＮ）からなるエッチングストップ膜１４-3でエッチングをストップさせる。その後、さらに条件を変えてエッチングストップ膜１４-3をエッチングする。
以上により、受光面Ａ上の絶縁層１４は、画素領域４の膜厚が周辺領域７の膜厚よりも薄い段差構造であって、画素領域４上において薄膜化したキャビティ構造となる。このような状態において、画素領域４には、反射防止膜１４-1と界面準位抑制膜１４-2のみが残される。一方、周辺領域７には、４層構造の絶縁層１４がそのまま残される。
尚、絶縁層１４における薄膜部分は、パッド配線８に影響のない範囲でできるだけ広範囲に設定されて良く、これによって絶縁層１４の段差形状が、以降に形成する透明保護膜の塗布ムラを悪化させることによって光電変換部２０への光入射に影響を及ぼすことを防止する。
［図６Ａ］
次に、図６Ａに示すように、絶縁層１４の段差下部に、センサ基板２を露出させる開口１４ａを形成する。この際、ここでの図示を省略したレジストパターンをマスクにして、界面準位抑制膜１４-2と反射防止膜１４-1をエッチングする。尚、この開口１４ａは、光電変換部２０の上方を避けた位置に形成される。
次に、図６Ａに示すように、絶縁層１４の段差下部に、センサ基板２を露出させる開口１４ａを形成する。この際、ここでの図示を省略したレジストパターンをマスクにして、界面準位抑制膜１４-2と反射防止膜１４-1をエッチングする。尚、この開口１４ａは、光電変換部２０の上方を避けた位置に形成される。
次に、絶縁層１４の段差下部に、開口１４ａを介してセンサ基板２に接地された遮光膜１６をパターン形成する。この遮光膜１６は、光電変換部２０に対応する受光開口１６ａを有している。ここでは先ず、スパッタ成膜法によって、絶縁層１４上にアルミニウム（Ａｌ）やタングステン（Ｗ）のような遮光性を有する導電性材料膜を成膜する。その後、ここでの図示を省略したレジストパターンをマスクにして導電性材料膜をパターンエッチングすることにより、絶縁層１４の段差下部（すなわち画素領域４）を広く覆うと共に、各光電変換部２０に対応する受光開口１６ａを有し、センサ基板２に接地された遮光膜１６を形成する。
このような遮光膜１６は、絶縁層１４の段差上部で除去され、段差下部を広く覆う形状で良い。これにより、絶縁層１４の段差を広い範囲で軽減する。
［図６Ｂ］
次いで図６Ｂに示すように、パッド配線８および遮光膜１６を覆う状態で光透過性を有する材料からなる透明保護膜１７を成膜する。透明保護膜１７の成膜は、スピンコート法のような塗布法によって行う。次に、透明保護膜１７上に、光電変換部２０に対応する各色のカラーフィルタ１８を形成し、さらにこの上部に光電変換部２０に対応するオンチップレンズ１９を備えたオンチップレンズ膜１９ａを形成する。
次いで図６Ｂに示すように、パッド配線８および遮光膜１６を覆う状態で光透過性を有する材料からなる透明保護膜１７を成膜する。透明保護膜１７の成膜は、スピンコート法のような塗布法によって行う。次に、透明保護膜１７上に、光電変換部２０に対応する各色のカラーフィルタ１８を形成し、さらにこの上部に光電変換部２０に対応するオンチップレンズ１９を備えたオンチップレンズ膜１９ａを形成する。
［図２］
以上の後には先の図２に示したように、周辺領域７にパッド配線８を露出するパッド開口８ａを形成する。この際、ここでの図示を省略したレジストパターンをマスクにしてオンチップレンズ膜１９ａを、透明保護膜１７、および保護絶縁膜１５をパターンエッチングすることにより、パッド配線８を露出させたパッド開口８ａを形成する。
以上の後には先の図２に示したように、周辺領域７にパッド配線８を露出するパッド開口８ａを形成する。この際、ここでの図示を省略したレジストパターンをマスクにしてオンチップレンズ膜１９ａを、透明保護膜１７、および保護絶縁膜１５をパターンエッチングすることにより、パッド配線８を露出させたパッド開口８ａを形成する。
また回路基板９の露出面を研磨することで回路基板９を薄膜化し、ビア３３を露出させて貫通ビア３３とする。その後、貫通ビア３３を覆う状態で回路基板９上に保護膜９ｃを成膜し、貫通ビア３３を露出するパッド開口３３ａを形成することにより、固体撮像装置１-1を完成させる。
＜第１実施形態の効果＞
以上説明した構成の固体撮像装置１-1は、駆動回路が形成された表面側と反対側の面を受光面Ａとした裏面照射型であり、受光面Ａの上方において、センサ基板２を貫通して設けた貫通ビア２３にパッド配線８を直接積層させた構成である。これにより、貫通ビア２３上に拡散防止絶縁膜を介してパッド配線８を設け、接続孔を介してこれらを接続させた構成と比較して、拡散防止絶縁膜が省略された構成となり、製造工程数を削減することが可能になると共に、周辺領域７を含む受光面Ａ上に積層される絶縁膜を削減することが可能になる。この際、拡散防止絶縁膜を設けることなく、パッド配線８の最下層にバリアメタル膜８-1を設けたことにより、貫通ビア２３を構成する銅（Ｃｕ）の拡散を防止することができる。
以上説明した構成の固体撮像装置１-1は、駆動回路が形成された表面側と反対側の面を受光面Ａとした裏面照射型であり、受光面Ａの上方において、センサ基板２を貫通して設けた貫通ビア２３にパッド配線８を直接積層させた構成である。これにより、貫通ビア２３上に拡散防止絶縁膜を介してパッド配線８を設け、接続孔を介してこれらを接続させた構成と比較して、拡散防止絶縁膜が省略された構成となり、製造工程数を削減することが可能になると共に、周辺領域７を含む受光面Ａ上に積層される絶縁膜を削減することが可能になる。この際、拡散防止絶縁膜を設けることなく、パッド配線８の最下層にバリアメタル膜８-1を設けたことにより、貫通ビア２３を構成する銅（Ｃｕ）の拡散を防止することができる。
また本第１実施形態の固体撮像装置１-1は、受光面Ａ上には、周辺領域７に対して画素領域４で膜厚が薄い段差構造の絶縁層１４を設け、この上部にオンチップレンズ１９を設けている。これにより、周辺領域７においては、パッド配線８の絶縁に必要な絶縁層１４の膜厚が確保され、一方、画素領域４においては絶縁層１４を薄膜化してこの上部のオンチップレンズ１９と受光面Ａとの距離を小さくすることができる。
しかもこの段差構造においては、上述した通り、周辺領域７を含む受光面Ａ上に形成する絶縁膜の積層数が削減されていることから、パッド配線８の絶縁に必要な絶縁層１４の膜厚を確保しつつも、絶縁層１４における段差上部の高さを低くすることができる。これにより、パッド配線８を含む段差構造を覆う透明保護膜１７の薄膜化が可能になり、この透明保護膜１７の上部に形成されるオンチップレンズ１９と受光面Ａとの距離を小さくすることが可能になる。
この結果、光電変換部２０に対する入射光の減衰や、斜め光入射の場合の隣接画素への光の漏れ込みによる混色の悪化などの光学特性を改善することが可能となる。
また特に第1実施形態の製造方法では、図５Ｃを用いて説明したように、絶縁層１４に段差構造を形成する場合に、エッチングストップ膜１４-3でエッチングをストップさせた後に、条件を変えてエッチングストップ膜１４-3をエッチングする手順としている。これにより、画素領域４の受光面Ａ上に、制御性良好に反射防止膜１４-1と界面準位抑制膜１４-2とを残すことができる。この結果、安定した受光特性および暗電流防止効果を得ることが可能になる。また、受光面Ａをエッチングダメージに晒すことなく良好に保つことも可能である。
尚、上述した第１実施形態の固体撮像装置１-1では、図２に示したようにパッド配線８と遮光膜１６とが、それぞれ異なる層からなる構成を説明した。しかしながら、本第1実施形態の固体撮像装置１-1は、パッド配線８と遮光膜１６とが同一層からなる構成であっても良い。この場合、図５Ｂを用いて説明したパッド配線８の形成工程で、同時に遮光膜１６を形成すれば良く、保護絶縁膜１５の形成を省略することができる。これにより、製造工程数の削減と、受光面Ａ上における絶縁膜の積層数をさらに削減することが可能になる。
≪第２実施形態≫
＜固体撮像装置の構成＞
（キャビティ構造を有し埋込配線部分と貫通ビア部分とを一体に形成した貫通ビア上に、直接パッド配線を設けた例）
図７は、第２実施形態の固体撮像装置１-2の構成を示す要部断面図であり、図１における画素領域４と周辺領域７との境界付近の断面図である。以下、この要部断面図に基づいて第２実施形態の固体撮像装置１-2の構成を説明する。
＜固体撮像装置の構成＞
（キャビティ構造を有し埋込配線部分と貫通ビア部分とを一体に形成した貫通ビア上に、直接パッド配線を設けた例）
図７は、第２実施形態の固体撮像装置１-2の構成を示す要部断面図であり、図１における画素領域４と周辺領域７との境界付近の断面図である。以下、この要部断面図に基づいて第２実施形態の固体撮像装置１-2の構成を説明する。
図７に示す第２実施形態の固体撮像装置１-2が、図２を用いて説明した第１実施形態の固体撮像装置と異なるところは、貫通ビア４１が、埋込配線部分４３と、この埋込配線部分４３と一体に形成された貫通ビア部分４５とで構成されているところにあり、他の構成は第１実施形態と同様である。
すなわち貫通ビア４１を構成する埋込配線部分４３は、４層構造の絶縁層１４からセンサ基板２にかけて形成された配線溝４３ａ内に、分離絶縁膜２４を介して銅（Ｃｕ）のような導電性材料を埋め込んで構成されている。尚、埋込配線部分４３は、図示したように絶縁層１４からセンサ基板２にまで達する深さで埋め込まれていることに限定されず、絶縁層１４の厚さの範囲内のみに埋め込まれていても良い。
また、貫通ビア４１を構成する貫通ビア部分４５は、配線溝４３ａの底部からセンサ基板を貫通して設けられた複数の接続孔４５ａ内に、分離絶縁膜２４を介して銅（Ｃｕ）のような導電性材料を埋め込んで構成されている。それぞれの接続孔４５ａ内に設けられた各貫通ビア部分４５は、埋込配線部分４３によって相互に接続された状態となっている。またこれらの貫通ビア部分４５のそれぞれは、配線層２ａの埋込配線２７や、配線層９ａの埋込配線３７に達する状態でそれぞれ設けられている。
本第２実施形態においては、以上のように構成された貫通ビア４１上に、パッド配線８が直接積層されているところが特徴的である。
＜固体撮像装置の製造方法＞
次に、上述した構成の固体撮像装置１-2の製造方法を図８〜図１０の断面工程図に基づいて説明する。
次に、上述した構成の固体撮像装置１-2の製造方法を図８〜図１０の断面工程図に基づいて説明する。
［図８Ａ］
先ず図８Ａに示すように、センサ基板２と回路基板とを貼り合わせ、必要に応じてセンサ基板２の受光面Ａ側を薄膜化するまでを、第１実施形態で図３Ａを用いて説明したと同様に行う。その後、センサ基板２の受光面Ａ上に、反射防止膜１４-1、界面準位抑制膜１４-2、エッチングストップ膜１４-3、上層絶縁膜１４-4の４層構造で絶縁層１４を成膜する。
先ず図８Ａに示すように、センサ基板２と回路基板とを貼り合わせ、必要に応じてセンサ基板２の受光面Ａ側を薄膜化するまでを、第１実施形態で図３Ａを用いて説明したと同様に行う。その後、センサ基板２の受光面Ａ上に、反射防止膜１４-1、界面準位抑制膜１４-2、エッチングストップ膜１４-3、上層絶縁膜１４-4の４層構造で絶縁層１４を成膜する。
次いで、センサ基板２の周辺領域７において、絶縁層１４からセンサ基板２の受光面Ａ側の表面層にかけて、配線溝４３ａを形成する。この際、ここでの図示を省略したレジストパターンをマスクにして、絶縁層１４からセンサ基板２の表面層をエッチングする。エッチングの終了後にはレジストパターンを除去する。
［図８Ｂ］
次に図８Ｂに示すように、配線溝４３ａの底部に、必要に応じた深さの各接続孔４５ａを形成する。これらの各接続孔４５ａは、第１実施形態と同様であり、センサ基板２の表面側に設けられた埋込配線２７または埋込配線３７の上部に達する各深さで形成される。その後は、第１実施形態において図４Ｂ，図４Ｃ，図５Ａを用いて説明した手順と同様の手順を行う。
次に図８Ｂに示すように、配線溝４３ａの底部に、必要に応じた深さの各接続孔４５ａを形成する。これらの各接続孔４５ａは、第１実施形態と同様であり、センサ基板２の表面側に設けられた埋込配線２７または埋込配線３７の上部に達する各深さで形成される。その後は、第１実施形態において図４Ｂ，図４Ｃ，図５Ａを用いて説明した手順と同様の手順を行う。
［図９Ａ］
これにより図９Ａに示すように、配線溝４３ａおよび接続孔４５ａの内壁に、積層構造の分離絶縁膜２４を形成し、これらの内部を銅（Ｃｕ）で一体に埋め込むと共に埋込配線２７または埋込配線３７に接続された貫通ビア４１を形成する。この貫通ビア４１は、配線溝４３ａに埋め込まれた埋込配線部分４３と、接続孔４５ａに埋め込まれた貫通ビア部分４５とで構成されたものとなる。
これにより図９Ａに示すように、配線溝４３ａおよび接続孔４５ａの内壁に、積層構造の分離絶縁膜２４を形成し、これらの内部を銅（Ｃｕ）で一体に埋め込むと共に埋込配線２７または埋込配線３７に接続された貫通ビア４１を形成する。この貫通ビア４１は、配線溝４３ａに埋め込まれた埋込配線部分４３と、接続孔４５ａに埋め込まれた貫通ビア部分４５とで構成されたものとなる。
また以上の後は、以降の図９Ｂ〜に示す工程を、第１実施形態において図５Ｂ〜を用いて説明した工程と同様に行う。
［図９Ｂ］
すなわち先ず、図９Ｂに示すように、センサ基板２における周辺領域７に、パッド配線８を形成する。この際、先ずタンタル（Ｔａ）や窒化タンタル（ＴａＮ）等からなるバリアメタル膜８-1を成膜し、次にＡｌＣｕ合金膜８-2を積層成膜する。次に、ここでの図示を省略したレジストパターンをマスクにしてＡｌＣｕ合金膜８-2およびバリアメタル膜８-1をパターンエッチングする。これにより、周辺領域７において、貫通ビア４１上に直接積層されたパッド配線８を形成する。このようなパッド配線８は、センサ基板２に設けられたトランジスタＴｒや他の素子、さらには埋込配線２７と重ねて形成され、いわゆるカップ構造を構成する。これにより、センサ基板２および回路基板９、配線層２ａおよび配線層９ａにおける素子のレイアウトの自由度を確保する。
すなわち先ず、図９Ｂに示すように、センサ基板２における周辺領域７に、パッド配線８を形成する。この際、先ずタンタル（Ｔａ）や窒化タンタル（ＴａＮ）等からなるバリアメタル膜８-1を成膜し、次にＡｌＣｕ合金膜８-2を積層成膜する。次に、ここでの図示を省略したレジストパターンをマスクにしてＡｌＣｕ合金膜８-2およびバリアメタル膜８-1をパターンエッチングする。これにより、周辺領域７において、貫通ビア４１上に直接積層されたパッド配線８を形成する。このようなパッド配線８は、センサ基板２に設けられたトランジスタＴｒや他の素子、さらには埋込配線２７と重ねて形成され、いわゆるカップ構造を構成する。これにより、センサ基板２および回路基板９、配線層２ａおよび配線層９ａにおける素子のレイアウトの自由度を確保する。
以上の後には、このパッド配線８を覆う状態で、絶縁層１４上に保護絶縁膜１５を成膜する。
［図９Ｃ］
その後、図９Ｃに示すように、絶縁層１４において画素領域４に対応する部分を、周辺領域７に対して選択的に薄膜化し、これにより絶縁層１４に段差構造を形成する。この際、ここでの図示を省略したレジストパターンをマスクにして、窒化シリコン（ＳｉＮ）からなる保護絶縁膜１５をエッチングし、次いでエッチング条件を変更して酸化シリコン（ＳｉＯ２）からなる上層絶縁膜１４-4をエッチングする。この際、下層の窒化シリコン（ＳｉＮ）からなるエッチングストップ膜１４-3でエッチングをストップさせる。その後、さらに条件を変えてエッチングストップ膜１４-3をエッチングする。
その後、図９Ｃに示すように、絶縁層１４において画素領域４に対応する部分を、周辺領域７に対して選択的に薄膜化し、これにより絶縁層１４に段差構造を形成する。この際、ここでの図示を省略したレジストパターンをマスクにして、窒化シリコン（ＳｉＮ）からなる保護絶縁膜１５をエッチングし、次いでエッチング条件を変更して酸化シリコン（ＳｉＯ２）からなる上層絶縁膜１４-4をエッチングする。この際、下層の窒化シリコン（ＳｉＮ）からなるエッチングストップ膜１４-3でエッチングをストップさせる。その後、さらに条件を変えてエッチングストップ膜１４-3をエッチングする。
以上により、受光面Ａ上の絶縁層１４は、画素領域４の膜厚が周辺領域７の膜厚よりも薄い段差構造であって、画素領域４上において薄膜化したキャビティ構造となる。このような状態において、画素領域４には、反射防止膜１４-1と界面準位抑制膜１４-2のみが残される。一方、周辺領域７には、４層構造の絶縁層１４がそのまま残される。
尚、絶縁層１４における薄膜部分は、パッド配線８に影響のない範囲でできるだけ広範囲に設定されて良く、これによって絶縁層１４の段差形状が、以降に形成する透明保護膜の塗布ムラを悪化させることによって光電変換部２０への光入射に影響を及ぼすことを防止する。
［図１０Ａ］
次に、図１０Ａに示すように、絶縁層１４の段差下部に、センサ基板２を露出させる開口１４ａを形成する。この際、ここでの図示を省略したレジストパターンをマスクにして、界面準位抑制膜１４-2と反射防止膜１４-1をエッチングする。尚、この開口１４ａは、光電変換部２０の上方を避けた位置に形成される。
次に、図１０Ａに示すように、絶縁層１４の段差下部に、センサ基板２を露出させる開口１４ａを形成する。この際、ここでの図示を省略したレジストパターンをマスクにして、界面準位抑制膜１４-2と反射防止膜１４-1をエッチングする。尚、この開口１４ａは、光電変換部２０の上方を避けた位置に形成される。
次に、絶縁層１４の段差下部に、開口１４ａを介してセンサ基板２に接地された遮光膜１６をパターン形成する。この遮光膜１６は、光電変換部２０に対応する受光開口１６ａを有している。ここでは先ず、スパッタ成膜法によって、絶縁層１４上にアルミニウム（Ａｌ）やタングステン（Ｗ）のような遮光性を有する導電性材料膜を成膜する。その後、ここでの図示を省略したレジストパターンをマスクにして導電性材料膜をパターンエッチングすることにより、絶縁層１４の段差下部を広く覆うと共に、各光電変換部２０に対応する受光開口１６ａを有し、センサ基板２に接地された遮光膜１６を形成する。
このような遮光膜１６は、絶縁層１４の段差上部で除去され、段差下部すなわち画素領域４を広く覆う形状で良い。これにより、絶縁層１４の段差を広い範囲で軽減する。
［図１０Ｂ］
次いで図１０Ｂに示すように、パッド配線８および遮光膜１６を覆う状態で光透過性を有する材料からなる透明保護膜１７を成膜する。透明保護膜１７の成膜は、スピンコート法のような塗布法によって行う。次に、透明保護膜１７上に、光電変換部２０に対応する各色のカラーフィルタ１８を形成し、さらにこの上部に光電変換部２０に対応するオンチップレンズ１９を備えたオンチップレンズ膜１９ａを形成する。
次いで図１０Ｂに示すように、パッド配線８および遮光膜１６を覆う状態で光透過性を有する材料からなる透明保護膜１７を成膜する。透明保護膜１７の成膜は、スピンコート法のような塗布法によって行う。次に、透明保護膜１７上に、光電変換部２０に対応する各色のカラーフィルタ１８を形成し、さらにこの上部に光電変換部２０に対応するオンチップレンズ１９を備えたオンチップレンズ膜１９ａを形成する。
［図７］
以上の後には先の図７に示したように、周辺領域７にパッド配線８を露出するパッド開口８ａを形成する。この際、ここでの図示を省略したレジストパターンをマスクにしてオンチップレンズ膜１９ａ、透明保護膜１７、および保護絶縁膜１５をパターンエッチングすることにより、パッド配線８を露出させたパッド開口８ａを形成する。
以上の後には先の図７に示したように、周辺領域７にパッド配線８を露出するパッド開口８ａを形成する。この際、ここでの図示を省略したレジストパターンをマスクにしてオンチップレンズ膜１９ａ、透明保護膜１７、および保護絶縁膜１５をパターンエッチングすることにより、パッド配線８を露出させたパッド開口８ａを形成する。
また回路基板９の露出面を研磨することで回路基板９を薄膜化し、ビア３３を露出させて貫通ビア３３とする。その後、貫通ビア３３を覆う状態で回路基板９上に保護膜９ｃを成膜し、貫通ビア３３を露出するパッド開口３３ａを形成することにより、固体撮像装置１-2を完成させる。
＜第２実施形態の効果＞
以上説明した第２実施形態の固体撮像装置１-2は、第１実施形態の固体撮像装置と同様に、駆動回路が形成された表面側と反対側の面を受光面Ａとした裏面照射型であり、受光面Ａの上方において、センサ基板２を貫通して設けた貫通ビア４１にパッド配線８を直接積層させた構成である。また、受光面Ａ上には、周辺領域７に対して画素領域４で膜厚が薄い段差構造の絶縁層１４を設け、この上部にオンチップレンズ１９を設けている。
以上説明した第２実施形態の固体撮像装置１-2は、第１実施形態の固体撮像装置と同様に、駆動回路が形成された表面側と反対側の面を受光面Ａとした裏面照射型であり、受光面Ａの上方において、センサ基板２を貫通して設けた貫通ビア４１にパッド配線８を直接積層させた構成である。また、受光面Ａ上には、周辺領域７に対して画素領域４で膜厚が薄い段差構造の絶縁層１４を設け、この上部にオンチップレンズ１９を設けている。
このため第1実施形態と同様に、製造工程数の削減が可能になる。また透明保護膜１７の上部に形成されるオンチップレンズ１９と受光面Ａとの距離を小さくすることが可能になり、光電変換部２０に対する入射光の減衰や、斜め光入射の場合の隣接画素への光の漏れ込みによる混色の悪化などの光学特性を改善することが可能となる。
また特に本第２実施形態の固体撮像装置１-2では、埋込配線部分４３と貫通ビア部分４５を一体に形成した貫通ビア４１を設け、この上部にパッド配線８を積層した構成である。このため、パッド配線８が、貫通ビア４１の埋込配線部分４３で裏打ちされて部分的に厚膜化され、機械的強度を高めることが可能である。この結果、パッド配線８の下部に形成されたトランジスタＴｒなどの素子に対して、パッド配線８に対するボンディングの影響を低減することが可能である。
また本第２実施形態の製造方法においても、図９Ｃを用いて説明したように、絶縁層１４に段差構造を形成する場合に、エッチングストップ膜１４-3でエッチングをストップさせた後に、条件を変えてエッチングストップ膜１４-3をエッチングする手順としている。これにより、第１実施形態と同様に、画素領域４の受光面Ａ上に、制御性良好に反射防止膜１４-1と界面準位抑制膜１４-2とを残すことができ、受光面Ａをエッチングダメージに晒すことなく安定した受光特性および暗電流防止効果を得ることが可能になる。
さらに本第２実施形態の１-2であっても、第1実施形態と同様にパッド配線８と遮光膜１６とを同一層からなる構成として良く、これにより製造工程数の削減と、受光面Ａ上における絶縁膜の積層数をさらに削減することが可能である。
≪第３実施形態≫
＜固体撮像装置の構成＞
（埋込配線部分と貫通ビア部分とを一体に形成した貫通ビア上に、直接パッド配線を設けた例）
図１１は、第３実施形態の固体撮像装置１-3の構成を示す要部断面図であり、図１における画素領域４と周辺領域７との境界付近の断面図である。以下、この要部断面図に基づいて第３実施形態の固体撮像装置１-3の構成を説明する。
＜固体撮像装置の構成＞
（埋込配線部分と貫通ビア部分とを一体に形成した貫通ビア上に、直接パッド配線を設けた例）
図１１は、第３実施形態の固体撮像装置１-3の構成を示す要部断面図であり、図１における画素領域４と周辺領域７との境界付近の断面図である。以下、この要部断面図に基づいて第３実施形態の固体撮像装置１-3の構成を説明する。
図１１に示す第３実施形態の固体撮像装置１-3が、図２を用いて説明した第１実施形態の固体撮像装置と異なるところは、貫通ビア４１が埋込配線部分４３と貫通ビア部分４５とで構成されており、また絶縁層１４’に段差構造が設けられていないところにある。またこれにともない、絶縁層１４’が２層構造で構成されているところにある。その他の構成は第１実施形態と同様である。
すなわち、センサ基板２における受光面Ａ上には、２層構造の絶縁層１４’を介して遮光膜１６が設けられ、この上部に上層絶縁膜５１が設けられている。さらに上層絶縁膜５１からセンサ基板２を貫通する状態で貫通ビア４１が設けられ、この貫通ビア４１上に直接積層された状態でパッド配線８が設けられているところが特徴的である。また上層絶縁膜５１上には、これらを覆う状態で透明保護膜１７、カラーフィルタ１８、およびオンチップレンズ１９がこの順に積層されている。以下、本第３実施形態に特徴的な絶縁層１４’、遮光膜１６、上層絶縁膜５１、貫通ビア４１、およびパッド配線８の構成を説明する。
［絶縁層１４’］
絶縁層１４’は、画素領域４および周辺領域７を含む受光面Ａ上の全面に設けられており、受光面Ａ側から順に反射防止膜１４-1、界面準位抑制膜１４-2を積層させた２層構造である。このうち反射防止膜１４-1は、例えば酸化ハフニウム（ＨｆＯ２）、酸化タンタル（Ｔａ２Ｏ５）、または窒化シリコンなど、酸化シリコンよりも高屈折率の絶縁性材料を用いて構成される。界面準位抑制膜１４-2は、例えば酸化シリコン（ＳｉＯ２）を用いて構成される。
絶縁層１４’は、画素領域４および周辺領域７を含む受光面Ａ上の全面に設けられており、受光面Ａ側から順に反射防止膜１４-1、界面準位抑制膜１４-2を積層させた２層構造である。このうち反射防止膜１４-1は、例えば酸化ハフニウム（ＨｆＯ２）、酸化タンタル（Ｔａ２Ｏ５）、または窒化シリコンなど、酸化シリコンよりも高屈折率の絶縁性材料を用いて構成される。界面準位抑制膜１４-2は、例えば酸化シリコン（ＳｉＯ２）を用いて構成される。
［遮光膜１６］
遮光膜１６は、受光面Ａ側における画素領域４において、絶縁層１４’の上部、つまり界面準位抑制膜１４-2の上部に設けられている。このような遮光膜１６は、各光電変換部２０に対応する複数の受光開口１６ａを備えている。また、アルミニウム（Ａｌ）やタングステン（Ｗ）のような遮光性に優れた導電性材料を用いて構成され、絶縁層１４’に設けた開口１４ａ’においてセンサ基板２に対して接地された状態で設けられている。
遮光膜１６は、受光面Ａ側における画素領域４において、絶縁層１４’の上部、つまり界面準位抑制膜１４-2の上部に設けられている。このような遮光膜１６は、各光電変換部２０に対応する複数の受光開口１６ａを備えている。また、アルミニウム（Ａｌ）やタングステン（Ｗ）のような遮光性に優れた導電性材料を用いて構成され、絶縁層１４’に設けた開口１４ａ’においてセンサ基板２に対して接地された状態で設けられている。
［上層絶縁膜５１］
上層絶縁膜５１は、遮光膜１６を覆う状態で、画素領域４および周辺領域7を含む受光面Ａ上の全面に設けられている。このような上層絶縁膜５１は、例えば酸化シリコン（ＳｉＯ２）を用いて構成される。
上層絶縁膜５１は、遮光膜１６を覆う状態で、画素領域４および周辺領域7を含む受光面Ａ上の全面に設けられている。このような上層絶縁膜５１は、例えば酸化シリコン（ＳｉＯ２）を用いて構成される。
［貫通ビア４１］
貫通ビア４１は、第２実施形態と同様のものであり、埋込配線部分４３と、この埋込配線部分４３と一体に形成された貫通ビア部分４５とで構成されており、各貫通ビア部分４５が埋込配線部分４３によって相互に接続された状態となっている。尚、埋込配線部分４３は、図示したように上層絶縁膜５１からセンサ基板２にまで達する深さで埋め込まれていることに限定されず、上層絶縁膜５１まで、または絶縁層１４’までの厚さの範囲内のみに埋め込まれていても良い。
貫通ビア４１は、第２実施形態と同様のものであり、埋込配線部分４３と、この埋込配線部分４３と一体に形成された貫通ビア部分４５とで構成されており、各貫通ビア部分４５が埋込配線部分４３によって相互に接続された状態となっている。尚、埋込配線部分４３は、図示したように上層絶縁膜５１からセンサ基板２にまで達する深さで埋め込まれていることに限定されず、上層絶縁膜５１まで、または絶縁層１４’までの厚さの範囲内のみに埋め込まれていても良い。
［パッド配線８］
パッド配線８は、受光面Ａ側における周辺領域７において、上層絶縁膜５１上部に形成され、この上層絶縁膜５１に埋め込まれた貫通ビア４１上に、直接積層されているところが特徴的である。このようなパッド配線８は、例えば複数の貫通ビア４１間を接続するための配線部分や、この配線部分に接続された電極パッド部分と備えている。またパッド配線８は、センサ基板２に設けられたトランジスタＴｒや他の素子、さらには埋込配線２７と重ねて配置され、いわゆるカップ構造を構成している。これにより、センサ基板２および回路基板９、配線層２ａおよび配線層９ａにおける素子のレイアウトの自由度を確保した構成となっている。
パッド配線８は、受光面Ａ側における周辺領域７において、上層絶縁膜５１上部に形成され、この上層絶縁膜５１に埋め込まれた貫通ビア４１上に、直接積層されているところが特徴的である。このようなパッド配線８は、例えば複数の貫通ビア４１間を接続するための配線部分や、この配線部分に接続された電極パッド部分と備えている。またパッド配線８は、センサ基板２に設けられたトランジスタＴｒや他の素子、さらには埋込配線２７と重ねて配置され、いわゆるカップ構造を構成している。これにより、センサ基板２および回路基板９、配線層２ａおよび配線層９ａにおける素子のレイアウトの自由度を確保した構成となっている。
以上のようなパッド配線８よりも上層の構成は、透明保護膜１７、カラーフィルタ１８、およびオンチップレンズ１９を備えたオンチップレンズ膜１９ａがこの順に積層され、これらに設けたパッド開口８ａの底部にパッド配線８が露出している。
＜固体撮像装置の製造方法＞
次に、上述した構成の固体撮像装置１-3の製造方法を図１２〜図１３の断面工程図に基づいて説明する。
次に、上述した構成の固体撮像装置１-3の製造方法を図１２〜図１３の断面工程図に基づいて説明する。
［図１２Ａ］
先ず図１２Ａに示すように、センサ基板２と回路基板とを貼り合わせ、必要に応じてセンサ基板２の受光面Ａ側を薄膜化するまでを、第１実施形態で図３Ａを用いて説明したと同様に行う。その後、センサ基板２の受光面Ａ上に、反射防止膜１４-1、界面準位抑制膜１４-2の２層構造で絶縁層１４’を成膜する。
先ず図１２Ａに示すように、センサ基板２と回路基板とを貼り合わせ、必要に応じてセンサ基板２の受光面Ａ側を薄膜化するまでを、第１実施形態で図３Ａを用いて説明したと同様に行う。その後、センサ基板２の受光面Ａ上に、反射防止膜１４-1、界面準位抑制膜１４-2の２層構造で絶縁層１４’を成膜する。
［図１２Ｂ］
次に、図１２Ｂ示すように、おける画素領域４における絶縁層１４’部分に、センサ基板２を露出させる開口１４ａ’を形成する。この際、ここでの図示を省略したレジストパターンをマスクにして、界面準位抑制膜１４-2と反射防止膜１４-1をエッチングする。尚、この開口１４ａ’は、光電変換部２０の上方を避けた位置に形成される。
次に、図１２Ｂ示すように、おける画素領域４における絶縁層１４’部分に、センサ基板２を露出させる開口１４ａ’を形成する。この際、ここでの図示を省略したレジストパターンをマスクにして、界面準位抑制膜１４-2と反射防止膜１４-1をエッチングする。尚、この開口１４ａ’は、光電変換部２０の上方を避けた位置に形成される。
次に、絶縁層１４’上に、開口１４ａ’を介してセンサ基板２に接地された遮光膜１６をパターン形成する。この遮光膜１６は、光電変換部２０に対応する受光開口１６ａを有している。ここでは先ず、スパッタ成膜法によって、絶縁層１４’上にアルミニウム（Ａｌ）やタングステン（Ｗ）のような遮光性を有する導電性材料膜を成膜する。その後、ここでの図示を省略したレジストパターンをマスクにして導電性材料膜をパターンエッチングすることにより、各光電変換部２０に対応する受光開口１６ａを有し、センサ基板２に接地された遮光膜１６を形成する。
［図１２Ｃ］
次いで図１２Ｃに示すように、遮光膜１６を覆う状態で、絶縁層１４’の上部に上層絶縁膜５１を成膜する。その後、センサ基板２の周辺領域７において、上層絶縁膜５１からセンサ基板２の受光面Ａ側の表面層にかけて、配線溝４３ａを形成する。この際、ここでの図示を省略したレジストパターンをマスクにして、上層絶縁膜５１からセンサ基板２の表面層をエッチングする。エッチングの終了後にはレジストパターンを除去する。
次いで図１２Ｃに示すように、遮光膜１６を覆う状態で、絶縁層１４’の上部に上層絶縁膜５１を成膜する。その後、センサ基板２の周辺領域７において、上層絶縁膜５１からセンサ基板２の受光面Ａ側の表面層にかけて、配線溝４３ａを形成する。この際、ここでの図示を省略したレジストパターンをマスクにして、上層絶縁膜５１からセンサ基板２の表面層をエッチングする。エッチングの終了後にはレジストパターンを除去する。
［図１３Ａ］
次いで図１３Ａに示すように、配線溝４３ａの底部に、必要に応じた深さの各接続孔４５ａを形成する。これらの各接続孔４５ａは、第１実施形態と同様であり、センサ基板２の表面側に設けられた埋込配線２７または埋込配線３７の上部に達する各深さで形成される。その後は、第１実施形態において図４Ｂ，図４Ｃ，図５Ａを用いて説明した手順と同様の手順を行う。
次いで図１３Ａに示すように、配線溝４３ａの底部に、必要に応じた深さの各接続孔４５ａを形成する。これらの各接続孔４５ａは、第１実施形態と同様であり、センサ基板２の表面側に設けられた埋込配線２７または埋込配線３７の上部に達する各深さで形成される。その後は、第１実施形態において図４Ｂ，図４Ｃ，図５Ａを用いて説明した手順と同様の手順を行う。
［図１３Ｂ］
これにより図１３Ｂに示すように、配線溝４３ａおよび接続孔４５ａの内壁に、積層構造の分離絶縁膜２４を形成し、これらの内部を銅（Ｃｕ）で一体に埋め込むと共に埋込配線２７または埋込配線３７に接続された貫通ビア４１を形成する。この貫通ビア４１は、配線溝４３ａに埋め込まれた埋込配線部分４３と、接続孔４５ａに埋め込まれた貫通ビア部分４５とで構成されたものとなる。
これにより図１３Ｂに示すように、配線溝４３ａおよび接続孔４５ａの内壁に、積層構造の分離絶縁膜２４を形成し、これらの内部を銅（Ｃｕ）で一体に埋め込むと共に埋込配線２７または埋込配線３７に接続された貫通ビア４１を形成する。この貫通ビア４１は、配線溝４３ａに埋め込まれた埋込配線部分４３と、接続孔４５ａに埋め込まれた貫通ビア部分４５とで構成されたものとなる。
［図１３Ｃ］
次いで、図１３Ｃに示すように、センサ基板２における周辺領域７に、パッド配線８を形成する。この際、先ずタンタル（Ｔａ）や窒化タンタル（ＴａＮ）等からなるバリアメタル膜８-1を成膜し、次にＡｌＣｕ合金膜８-2を積層成膜する。次に、ここでの図示を省略したレジストパターンをマスクにしてＡｌＣｕ合金膜８-2およびバリアメタル膜８-1をパターンエッチングする。これにより、周辺領域７において、貫通ビア４１上に直接積層されたパッド配線８を形成する。このようなパッド配線８は、センサ基板２に設けられたトランジスタＴｒや他の素子、さらには埋込配線２７と重ねて形成され、いわゆるカップ構造を構成する。
次いで、図１３Ｃに示すように、センサ基板２における周辺領域７に、パッド配線８を形成する。この際、先ずタンタル（Ｔａ）や窒化タンタル（ＴａＮ）等からなるバリアメタル膜８-1を成膜し、次にＡｌＣｕ合金膜８-2を積層成膜する。次に、ここでの図示を省略したレジストパターンをマスクにしてＡｌＣｕ合金膜８-2およびバリアメタル膜８-1をパターンエッチングする。これにより、周辺領域７において、貫通ビア４１上に直接積層されたパッド配線８を形成する。このようなパッド配線８は、センサ基板２に設けられたトランジスタＴｒや他の素子、さらには埋込配線２７と重ねて形成され、いわゆるカップ構造を構成する。
以上の後には、パッド配線８および遮光膜１６を覆う状態で、光透過性を有する材料からなる透明保護膜１７を成膜する。透明保護膜１７の成膜は、スピンコート法のような塗布法によって行う。次に、透明保護膜１７上に、光電変換部２０に対応する各色のカラーフィルタ１８を形成し、さらにこの上部に光電変換部２０に対応するオンチップレンズ１９を備えたオンチップレンズ膜１９ａを形成する。
［図１１］
以上の後には先の図１１に示したように、周辺領域７にパッド配線８を露出するパッド開口８ａを形成する。この際、ここでの図示を省略したレジストパターンをマスクにしてオンチップレンズ膜１９ａおよび透明保護膜１７をパターンエッチングすることにより、パッド配線８を露出させたパッド開口８ａを形成する。
以上の後には先の図１１に示したように、周辺領域７にパッド配線８を露出するパッド開口８ａを形成する。この際、ここでの図示を省略したレジストパターンをマスクにしてオンチップレンズ膜１９ａおよび透明保護膜１７をパターンエッチングすることにより、パッド配線８を露出させたパッド開口８ａを形成する。
また回路基板９の露出面を研磨することで回路基板９を薄膜化し、ビア３３を露出させて貫通ビア３３とする。その後、貫通ビア３３を覆う状態で回路基板９上に保護膜９ｃを成膜し、貫通ビア３３を露出するパッド開口３３ａを形成することにより、固体撮像装置１-2を完成させる。
＜第３実施形態の効果＞
以上説明した第３実施形態の固体撮像装置１-3は、第１実施形態の固体撮像装置と同様に、駆動回路が形成された表面側と反対側の面を受光面Ａとした裏面照射型であり、受光面Ａの上方において、センサ基板２を貫通して設けた貫通ビア４１にパッド配線８を直接積層させた構成である。これにより、貫通ビア４１上に拡散防止絶縁膜を介してパッド配線８を設け、接続孔を介してこれらを接続させた構成と比較して、拡散防止絶縁膜が省略された構成となり、周辺領域７を含む受光面Ａ上に積層される絶縁膜を削減することが可能になる。また製造工程数を削減することが可能になる。この際、拡散防止絶縁膜を設けることなく、パッド配線８の最下層にバリアメタル膜８-1を設けたことにより、貫通ビア４１を構成する銅（Ｃｕ）の拡散を防止することができる。
以上説明した第３実施形態の固体撮像装置１-3は、第１実施形態の固体撮像装置と同様に、駆動回路が形成された表面側と反対側の面を受光面Ａとした裏面照射型であり、受光面Ａの上方において、センサ基板２を貫通して設けた貫通ビア４１にパッド配線８を直接積層させた構成である。これにより、貫通ビア４１上に拡散防止絶縁膜を介してパッド配線８を設け、接続孔を介してこれらを接続させた構成と比較して、拡散防止絶縁膜が省略された構成となり、周辺領域７を含む受光面Ａ上に積層される絶縁膜を削減することが可能になる。また製造工程数を削減することが可能になる。この際、拡散防止絶縁膜を設けることなく、パッド配線８の最下層にバリアメタル膜８-1を設けたことにより、貫通ビア４１を構成する銅（Ｃｕ）の拡散を防止することができる。
この結果、画素領域４においては、オンチップレンズ１９と受光面Ａとの距離を小さくすることができ、光電変換部２０に対する入射光の減衰や、斜め光入射の場合の隣接画素への光の漏れ込みによる混色の悪化などの光学特性を改善することが可能となる。
また特に本第３実施形態の固体撮像装置１-3は、第２実施形態と同様に埋込配線部分４３と貫通ビア部分４５を一体に形成した貫通ビア４１を設け、この上部にパッド配線８を積層した構成である。このため第２実施形態と同様に、パッド配線８が貫通ビア４１の埋込配線部分４３で厚膜化され、機械的強度を高めることが可能である。この結果、パッド配線８の下部に形成されたトランジスタＴｒなどの素子に対して、パッド配線８に対するボンディングの影響を低減することが可能である。
以上説明した第1実施形態〜第３実施形態の各実施形態においては、受光面Ａの上方に遮光膜１６を設けた構成を説明した。しかしながら本技術は、遮光膜１６を設けない構成にも適用可能であり、同様の効果を得ることが可能である。
また上述した第１実施形態〜第３実施形態においては、裏面照射型の固体撮像装置の一例として三次元構造の固体撮像装置に本技術を適用した構成を説明した。しかしながら本技術は、三次元構造に限定されることなく裏面照射型の固体撮像装置に広く適用可能である。また段差構造を有する絶縁層は、各実施形態で説明した積層構造に限定されることはなく、配線の形成および受光特性の向上に適する様々な積層構造を適用することができる。
≪５．固体撮像装置を用いた電子機器の一例≫
上述の実施形態で説明した本技術に係る固体撮像装置は、例えばデジタルカメラやビデオカメラ等のカメラシステム、さらには撮像機能を有する携帯電話、あるいは撮像機能を備えた他の機器などの電子機器に適用することができる。
上述の実施形態で説明した本技術に係る固体撮像装置は、例えばデジタルカメラやビデオカメラ等のカメラシステム、さらには撮像機能を有する携帯電話、あるいは撮像機能を備えた他の機器などの電子機器に適用することができる。
図１４は、本技術に係る電子機器の一例として、固体撮像装置を用いたカメラの構成図を示す。本実施形態例に係るカメラは、静止画像又は動画撮影可能なビデオカメラを例としたものである。このカメラ９０は、固体撮像装置９１と、固体撮像装置９１の受光センサ部に入射光を導く光学系９３と、シャッタ装置９４と、固体撮像装置９１を駆動する駆動回路９５と、固体撮像装置９１の出力信号を処理する信号処理回路９６とを有する。
固体撮像装置９１は、上述した各実施形態で説明した構成の固体撮像装置が適用される。光学系（光学レンズ）９３は、被写体からの像光（入射光）を固体撮像装置９１の撮像面上に結像させる。これにより、固体撮像装置９１内に、一定期間信号電荷が蓄積される。このような光学系９３は、複数の光学レンズから構成された光学レンズ系としても良い。シャッタ装置９４は、固体撮像装置９１への光照射期間及び遮光期間を制御する。駆動回路９５は、固体撮像装置９１及びシャッタ装置９４に駆動信号を供給し、供給した駆動信号（タイミング信号）により、固体撮像装置９１の信号処理回路９６への信号出力動作の制御、およびシャッタ装置９４のシャッタ動作を制御する。すなわち、駆動回路９５は、駆動信号（タイミング信号）の供給により、固体撮像装置９１から信号処理回路９６への信号転送動作を行う。信号処理回路９６は、固体撮像装置９１から転送された信号に対して、各種の信号処理を行う。信号処理が行われた映像信号は、メモリなどの記憶媒体に記憶され、或いは、モニタに出力される。
以上説明した本実施形態に係る電子機器によれば、上述した第1実施形態〜第３実施形態で説明した何れかの受光特性の良好な固体撮像装置を用いたことにより、撮像機能を有する電子機器における高精彩な撮像な撮像や小型化を達成することが可能になる。
尚、本技術は以下のような構成も取ることができる。
（１）
光電変換部が配列形成された画素領域を有するセンサ基板と、
前記センサ基板において前記光電変換部に対する受光面とは逆の表面側に設けられた駆動回路と、
前記画素領域の外側の周辺領域において、前記センサ基板における前記受光面側から前記駆動回路に達して設けられた貫通ビアと、
前記周辺領域の前記受光面側において、前記貫通ビア上に直接積層されたパッド配線とを備えた
固体撮像装置。
光電変換部が配列形成された画素領域を有するセンサ基板と、
前記センサ基板において前記光電変換部に対する受光面とは逆の表面側に設けられた駆動回路と、
前記画素領域の外側の周辺領域において、前記センサ基板における前記受光面側から前記駆動回路に達して設けられた貫通ビアと、
前記周辺領域の前記受光面側において、前記貫通ビア上に直接積層されたパッド配線とを備えた
固体撮像装置。
（２）
前記パッド配線を覆って前記受光面上に設けられた保護膜と、
前記保護膜上に設けられたオンチップレンズと、
前記パッド配線を露出する状態で前記保護膜に設けられたパッド開口とを備えた
（１）に記載の固体撮像装置。
前記パッド配線を覆って前記受光面上に設けられた保護膜と、
前記保護膜上に設けられたオンチップレンズと、
前記パッド配線を露出する状態で前記保護膜に設けられたパッド開口とを備えた
（１）に記載の固体撮像装置。
（３）
前記センサ基板の表面側において前記パッド配線と重なる位置には、素子が配置されている
（１）または（２）に記載の固体撮像装置。
前記センサ基板の表面側において前記パッド配線と重なる位置には、素子が配置されている
（１）または（２）に記載の固体撮像装置。
（４）
前記貫通ビアは、前記センサ基板の受光面側に設けられた埋込配線部分と当該埋込配線部分と一体に形成された貫通ビア部分とを備え、
前記パッド配線は、前記埋込配線部分上に直接積層されている
（１）〜（３）の何れかに記載の固体撮像装置。
前記貫通ビアは、前記センサ基板の受光面側に設けられた埋込配線部分と当該埋込配線部分と一体に形成された貫通ビア部分とを備え、
前記パッド配線は、前記埋込配線部分上に直接積層されている
（１）〜（３）の何れかに記載の固体撮像装置。
（５）
前記埋込配線部分は、前記センサ基板の受光面側に埋め込まれている
（４）記載の固体撮像装置。
前記埋込配線部分は、前記センサ基板の受光面側に埋め込まれている
（４）記載の固体撮像装置。
（６）
前記画素領域における前記受光面上には、絶縁層を介して前記光電変換部に対応した受光開口を有する遮光膜が設けられて、
前記パッド配線は、前記遮光膜と同一層で構成されている
（１）〜（５）の何れかに記載の固体撮像装置。
前記画素領域における前記受光面上には、絶縁層を介して前記光電変換部に対応した受光開口を有する遮光膜が設けられて、
前記パッド配線は、前記遮光膜と同一層で構成されている
（１）〜（５）の何れかに記載の固体撮像装置。
（７）
前記受光面上には、前記画素領域の膜厚が当該画素領域の外側に設けられた周辺領域の膜厚よりも薄い段差構造を有する絶縁層が設けられ、
前記絶縁層における段差上部には、前記パッド配線が設けられ、
前記絶縁層における段差下部には、前記光電変換部に対応した受光開口を有する遮光膜が設けられた
（１）〜（５）の何れかに記載の固体撮像装置。
前記受光面上には、前記画素領域の膜厚が当該画素領域の外側に設けられた周辺領域の膜厚よりも薄い段差構造を有する絶縁層が設けられ、
前記絶縁層における段差上部には、前記パッド配線が設けられ、
前記絶縁層における段差下部には、前記光電変換部に対応した受光開口を有する遮光膜が設けられた
（１）〜（５）の何れかに記載の固体撮像装置。
（８）
前記絶縁層は、異なる材料を用いて構成された積層構造であり、
前記画素領域においては、前記絶縁層において積層構造の上層部分を構成する膜が除去されている
（７）記載の固体撮像装置。
前記絶縁層は、異なる材料を用いて構成された積層構造であり、
前記画素領域においては、前記絶縁層において積層構造の上層部分を構成する膜が除去されている
（７）記載の固体撮像装置。
（９）
前記センサ基板の表面側には、前記駆動回路を有する回路基板が貼り合わせられた
（１）〜（８）の何れかに記載の固体撮像装置。
前記センサ基板の表面側には、前記駆動回路を有する回路基板が貼り合わせられた
（１）〜（８）の何れかに記載の固体撮像装置。
（１０）
センサ基板に設定された画素領域に光電変換部を配列形成することと、
前記センサ基板において前記光電変換部に対する受光面とは逆の表面側に駆動回路を形成することと、
前記画素領域の外側の周辺領域に、前記センサ基板における前記受光面側から前記駆動回路に達する貫通ビアを形成することと、
前記周辺領域における前記受光面側に、前記貫通ビア上に直接積層されたパッド配線を形成することとを行う
固体撮像装置の製造方法。
センサ基板に設定された画素領域に光電変換部を配列形成することと、
前記センサ基板において前記光電変換部に対する受光面とは逆の表面側に駆動回路を形成することと、
前記画素領域の外側の周辺領域に、前記センサ基板における前記受光面側から前記駆動回路に達する貫通ビアを形成することと、
前記周辺領域における前記受光面側に、前記貫通ビア上に直接積層されたパッド配線を形成することとを行う
固体撮像装置の製造方法。
（１１）
前記貫通ビアを形成する際には、
前記センサ基板の受光面側に、配線溝と、当該配線溝の底部から当該センサ基板を貫通して前記駆動回路にまで延設された接続孔とを形成した後、当該配線溝と接続孔とを同時に埋め込むことにより、埋込配線部分と貫通ビア部分とで構成された貫通ビアを形成する
（１０）記載の固体撮像装置の製造方法。
前記貫通ビアを形成する際には、
前記センサ基板の受光面側に、配線溝と、当該配線溝の底部から当該センサ基板を貫通して前記駆動回路にまで延設された接続孔とを形成した後、当該配線溝と接続孔とを同時に埋め込むことにより、埋込配線部分と貫通ビア部分とで構成された貫通ビアを形成する
（１０）記載の固体撮像装置の製造方法。
（１２）
前記パッド配線を形成する際には、
前記光電変換部に対応した受光開口を有する遮光膜を、前記パッド配線と同一層で前記画素領域に形成する
（１０）または（１１）に記載の固体撮像装置の製造方法。
前記パッド配線を形成する際には、
前記光電変換部に対応した受光開口を有する遮光膜を、前記パッド配線と同一層で前記画素領域に形成する
（１０）または（１１）に記載の固体撮像装置の製造方法。
（１３）
前記貫通ビアを形成する前に、前記受光面上に絶縁層を成膜し、
次いで前記絶縁層および前記センサ基板を貫通する貫通ビアを形成した後、
前記絶縁層において前記画素領域に対応する部分を前記周辺領域に対して選択的に薄膜化することにより当該絶縁層に段差構造を形成することと、
前記絶縁層における段差上部に、前記貫通ビア上に直接積層されたパッド配線を形成することと、
前記絶縁層における段差下部に、前記光電変換部に対応した受光開口を有する遮光膜を形成することとを行う
（１０）〜（１２）の何れかに記載の固体撮像装置の製造方法。
前記貫通ビアを形成する前に、前記受光面上に絶縁層を成膜し、
次いで前記絶縁層および前記センサ基板を貫通する貫通ビアを形成した後、
前記絶縁層において前記画素領域に対応する部分を前記周辺領域に対して選択的に薄膜化することにより当該絶縁層に段差構造を形成することと、
前記絶縁層における段差上部に、前記貫通ビア上に直接積層されたパッド配線を形成することと、
前記絶縁層における段差下部に、前記光電変換部に対応した受光開口を有する遮光膜を形成することとを行う
（１０）〜（１２）の何れかに記載の固体撮像装置の製造方法。
（１４）
前記絶縁層を成膜する際には、異なる材料を用いて構成された積層構造として当該絶縁層を成膜し、
前記絶縁層に段差構造を形成する際には、当該絶縁層において積層構造の上層部分を構成する膜を、下層部分を構成する膜に対して選択的に除去する
（１３）記載の固体撮像装置の製造方法。
前記絶縁層を成膜する際には、異なる材料を用いて構成された積層構造として当該絶縁層を成膜し、
前記絶縁層に段差構造を形成する際には、当該絶縁層において積層構造の上層部分を構成する膜を、下層部分を構成する膜に対して選択的に除去する
（１３）記載の固体撮像装置の製造方法。
（１５）
光電変換部が配列形成された画素領域を有するセンサ基板と、
前記センサ基板において前記光電変換部に対する受光面とは逆の表面側に設けられた駆動回路と、
前記画素領域の外側の周辺領域において、前記センサ基板における前記受光面側から前記駆動回路に達して設けられた貫通ビアと、
前記周辺領域の前記受光面側において、前記貫通ビア上に直接積層されたパッド配線と、
前記光電変換部に入射光を導く光学系を備えた
電子機器。
光電変換部が配列形成された画素領域を有するセンサ基板と、
前記センサ基板において前記光電変換部に対する受光面とは逆の表面側に設けられた駆動回路と、
前記画素領域の外側の周辺領域において、前記センサ基板における前記受光面側から前記駆動回路に達して設けられた貫通ビアと、
前記周辺領域の前記受光面側において、前記貫通ビア上に直接積層されたパッド配線と、
前記光電変換部に入射光を導く光学系を備えた
電子機器。
１-1，１-2，１-3…固体撮像装置、２…センサ基板、４…画素領域、７…周辺領域、８…パッド配線、８ａ…パッド開口、９…回路基板、１０〜１３…駆動回路、１４…絶縁層（段差を有する）、１４’…絶縁層、１５…保護絶縁膜（保護膜）、１６…遮光膜、１６ａ…受光開口、１７…透明保護膜（保護膜）、１９…オンチップレンズ、２０…光電変換部、２３，４１…貫通ビア、４３…埋込配線部分、４５…貫通ビア部分、９０…電子機器、９３…光学系、Ａ…受光面、Ｔｒ…素子
Claims (4)
- センサ基板に設定された画素領域に光電変換部を配列形成することと、
前記センサ基板において前記光電変換部に対する受光面とは逆の表面側に駆動回路を形成することと、
前記画素領域の外側の周辺領域に、前記センサ基板における前記受光面側から前記駆動回路に達する貫通ビアを形成することと、
前記周辺領域における前記受光面側に、前記貫通ビア上に直接積層されたパッド配線を形成することとを行う固体撮像装置の製造方法であって、
前記貫通ビアを形成する前に、前記受光面上に絶縁層を成膜し、
次いで前記絶縁層および前記センサ基板を貫通する貫通ビアを形成した後、
前記絶縁層において前記画素領域に対応する部分を前記周辺領域に対して選択的に薄膜化することにより当該絶縁層に段差構造を形成することと、
前記絶縁層における段差上部に、前記貫通ビア上に直接積層されたパッド配線を形成することと、
前記絶縁層における段差下部に、前記光電変換部に対応した受光開口を有する遮光膜を形成することとを行う
固体撮像装置の製造方法。 - 前記貫通ビアを形成する際には、
前記センサ基板の受光面側に、配線溝と、当該配線溝の底部から当該センサ基板を貫通して前記駆動回路にまで延設された接続孔とを形成した後、当該配線溝と接続孔とを同時に埋め込むことにより、埋込配線部分と貫通ビア部分とで構成された貫通ビアを形成する
請求項１記載の固体撮像装置の製造方法。 - 前記パッド配線を形成する際には、
前記光電変換部に対応した受光開口を有する遮光膜を、前記パッド配線と同一層で前記画素領域に形成する
請求項１または２記載の固体撮像装置の製造方法。 - 前記絶縁層を成膜する際には、異なる材料を用いて構成された積層構造として当該絶縁層を成膜し、
前記絶縁層に段差構造を形成する際には、当該絶縁層において積層構造の上層部分を構成する膜を、下層部分を構成する膜に対して選択的に除去する
請求項１〜３の何れかに記載の固体撮像装置の製造方法。
Priority Applications (14)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011220310A JP5760923B2 (ja) | 2011-10-04 | 2011-10-04 | 固体撮像装置の製造方法 |
| TW101133370A TWI577001B (zh) | 2011-10-04 | 2012-09-12 | 固體攝像裝置、固體攝像裝置之製造方法及電子機器 |
| CN201610686559.3A CN106169493B (zh) | 2011-10-04 | 2012-09-27 | 固态图像拾取单元和电子设备 |
| EP12838953.3A EP2747139B1 (en) | 2011-10-04 | 2012-09-27 | Semiconductor image pickup device, method for making semiconductor image pickup device, and electronic device |
| PCT/JP2012/074945 WO2013051462A1 (ja) | 2011-10-04 | 2012-09-27 | 固体撮像装置、固体撮像装置の製造方法、および電子機器 |
| DE202012013576.7U DE202012013576U1 (de) | 2011-10-04 | 2012-09-27 | Festkörper-Bildaufnahmeeinheit und elektronische Vorrichtung |
| KR1020147006318A KR102051155B1 (ko) | 2011-10-04 | 2012-09-27 | 고체 촬상 장치, 고체 촬상 장치의 제조 방법 및 전자 기기 |
| EP19177082.5A EP3561873B1 (en) | 2011-10-04 | 2012-09-27 | Solid-state image pickup unit, method of manufacturing solid-state image pickup unit, and electronic apparatus |
| CN201280045395.6A CN103797579B (zh) | 2011-10-04 | 2012-09-27 | 固态图像拾取单元、制造固态图像拾取单元的方法和电子设备 |
| US14/346,607 US9184205B2 (en) | 2011-10-04 | 2012-09-27 | Solid-state image pickup unit, method of manufacturing solid-state image pickup unit, and electronic apparatus |
| US14/871,345 US9374511B2 (en) | 2011-10-04 | 2015-09-30 | Solid-state image pickup unit, method of manufacturing solid-state image pickup unit, and electronic apparatus |
| US15/087,729 US9576998B2 (en) | 2011-10-04 | 2016-03-31 | Solid-state image pickup unit, method of manufacturing solid-state image pickup unit, and electronic apparatus |
| US15/411,470 US10312281B2 (en) | 2011-10-04 | 2017-01-20 | Solid-state image pickup unit, method of manufacturing solid-state image pickup unit, and electronic apparatus |
| US16/413,045 US11329091B2 (en) | 2011-10-04 | 2019-05-15 | Solid-state image pickup unit, method of manufacturing solid-state image pickup unit, and electronic apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011220310A JP5760923B2 (ja) | 2011-10-04 | 2011-10-04 | 固体撮像装置の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015077492A Division JP5994887B2 (ja) | 2015-04-06 | 2015-04-06 | 固体撮像装置、固体撮像装置の製造方法、および電子機器 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2013080838A JP2013080838A (ja) | 2013-05-02 |
| JP2013080838A5 JP2013080838A5 (ja) | 2014-11-13 |
| JP5760923B2 true JP5760923B2 (ja) | 2015-08-12 |
Family
ID=48526995
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011220310A Expired - Fee Related JP5760923B2 (ja) | 2011-10-04 | 2011-10-04 | 固体撮像装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5760923B2 (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5421475B2 (ja) | 2012-07-04 | 2014-02-19 | 誠 雫石 | 撮像素子、半導体集積回路及び撮像装置 |
| JP5424371B1 (ja) | 2013-05-08 | 2014-02-26 | 誠 雫石 | 固体撮像素子及び撮像装置 |
| KR102047920B1 (ko) * | 2013-09-11 | 2019-11-25 | 삼성디스플레이 주식회사 | 표시 장치용 패널 및 그 제조 방법 |
| TWI706550B (zh) | 2013-11-06 | 2020-10-01 | 日商新力股份有限公司 | 固體攝像裝置及其製造方法、及電子機器 |
| KR102177702B1 (ko) | 2014-02-03 | 2020-11-11 | 삼성전자주식회사 | 비아 플러그를 갖는 비아 구조체 및 반도체 소자 |
| JP2015170702A (ja) * | 2014-03-06 | 2015-09-28 | ソニー株式会社 | 固体撮像装置およびその製造方法、並びに電子機器 |
| JP2016146376A (ja) * | 2015-02-06 | 2016-08-12 | ルネサスエレクトロニクス株式会社 | 撮像装置およびその製造方法 |
| TWI692859B (zh) * | 2015-05-15 | 2020-05-01 | 日商新力股份有限公司 | 固體攝像裝置及其製造方法、以及電子機器 |
| JP2017168531A (ja) * | 2016-03-14 | 2017-09-21 | 株式会社リコー | 固体撮像装置及び固体撮像装置の製造方法 |
| JP2019040893A (ja) | 2017-08-22 | 2019-03-14 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像装置およびその製造方法、並びに電子機器 |
| JP2017216480A (ja) * | 2017-09-01 | 2017-12-07 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| WO2019092938A1 (ja) * | 2017-11-13 | 2019-05-16 | オリンパス株式会社 | 半導体基板、半導体基板積層体および内視鏡 |
| US10950178B2 (en) * | 2018-02-20 | 2021-03-16 | Emagin Corporation | Microdisplay with reduced pixel size and method of forming same |
| WO2021199680A1 (ja) * | 2020-03-31 | 2021-10-07 | ソニーセミコンダクタソリューションズ株式会社 | 受光素子および電子機器 |
| KR20210122525A (ko) * | 2020-04-01 | 2021-10-12 | 에스케이하이닉스 주식회사 | 이미지 센서 장치 |
| KR20210137677A (ko) * | 2020-05-11 | 2021-11-18 | 에스케이하이닉스 주식회사 | 이미지 센서 장치 |
| CN115715409A (zh) * | 2020-06-18 | 2023-02-24 | 索尼半导体解决方案公司 | 显示设备、制造显示设备的方法和电子设备 |
| JP2023022718A (ja) * | 2021-08-03 | 2023-02-15 | ソニーセミコンダクタソリューションズ株式会社 | 撮像装置及びその製造方法、電子機器 |
| WO2024024450A1 (ja) * | 2022-07-26 | 2024-02-01 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置及びその製造方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1168074A (ja) * | 1997-08-13 | 1999-03-09 | Sony Corp | 固体撮像素子 |
| JP4979154B2 (ja) * | 2000-06-07 | 2012-07-18 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP2003209235A (ja) * | 2002-01-16 | 2003-07-25 | Sony Corp | 固体撮像素子及びその製造方法 |
| JP2006261638A (ja) * | 2005-02-21 | 2006-09-28 | Sony Corp | 固体撮像装置および固体撮像装置の駆動方法 |
| JP5268618B2 (ja) * | 2008-12-18 | 2013-08-21 | 株式会社東芝 | 半導体装置 |
| JP5985136B2 (ja) * | 2009-03-19 | 2016-09-06 | ソニー株式会社 | 半導体装置とその製造方法、及び電子機器 |
| JP5442394B2 (ja) * | 2009-10-29 | 2014-03-12 | ソニー株式会社 | 固体撮像装置とその製造方法、及び電子機器 |
| JP2010199602A (ja) * | 2010-04-16 | 2010-09-09 | Sony Corp | 固体撮像素子及びその製造方法 |
-
2011
- 2011-10-04 JP JP2011220310A patent/JP5760923B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2013080838A (ja) | 2013-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5760923B2 (ja) | 固体撮像装置の製造方法 | |
| US11329091B2 (en) | Solid-state image pickup unit, method of manufacturing solid-state image pickup unit, and electronic apparatus | |
| JP5489705B2 (ja) | 固体撮像装置および撮像システム | |
| JP4944399B2 (ja) | 固体撮像装置 | |
| TWI445167B (zh) | 固態成像器件，其製造方法及電子裝置 | |
| JP4972924B2 (ja) | 固体撮像装置およびその製造方法、並びにカメラ | |
| JP2013219319A (ja) | 半導体装置、半導体装置の製造方法、半導体ウエハ、及び、電子機器 | |
| JP2013214616A (ja) | 固体撮像装置、固体撮像装置の製造方法及び電子機器 | |
| JP5948783B2 (ja) | 固体撮像装置、および電子機器 | |
| KR20160130210A (ko) | 고체 촬상 장치 및 그 제조 방법 및 전자 기기 | |
| JP5987275B2 (ja) | 固体撮像装置、固体撮像装置の製造方法、および電子機器 | |
| JP6083572B2 (ja) | 固体撮像装置及びその製造方法 | |
| JP5298617B2 (ja) | 固体撮像装置とその製造方法、及び電子機器 | |
| JP2009283482A (ja) | 固体撮像装置 | |
| JP2011049503A (ja) | 光電変換装置、撮像システム、及び光電変換装置の製造方法 | |
| JP5994887B2 (ja) | 固体撮像装置、固体撮像装置の製造方法、および電子機器 | |
| JP2013089871A (ja) | 固体撮像素子ウエハ、固体撮像素子の製造方法、および固体撮像素子 | |
| JP2010062437A (ja) | 固体撮像装置およびその製造方法 | |
| US20240162263A1 (en) | Imaging device | |
| JP5425138B2 (ja) | 固体撮像装置の製造方法 | |
| KR20060077071A (ko) | 씨모스 이미지 센서 및 그의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140929 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140929 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150203 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150406 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150512 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150525 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 5760923 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |