JP2015170702A - 固体撮像装置およびその製造方法、並びに電子機器 - Google Patents

固体撮像装置およびその製造方法、並びに電子機器 Download PDF

Info

Publication number
JP2015170702A
JP2015170702A JP2014044037A JP2014044037A JP2015170702A JP 2015170702 A JP2015170702 A JP 2015170702A JP 2014044037 A JP2014044037 A JP 2014044037A JP 2014044037 A JP2014044037 A JP 2014044037A JP 2015170702 A JP2015170702 A JP 2015170702A
Authority
JP
Japan
Prior art keywords
substrate
connection unit
corner
color filter
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014044037A
Other languages
English (en)
Inventor
佳明 桝田
Yoshiaki Masuda
佳明 桝田
恭平 水田
Kyohei Mizuta
恭平 水田
井上　啓司
Keiji Inoue
啓司 井上
明 篠崎
Akira Shinozaki
明 篠崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2014044037A priority Critical patent/JP2015170702A/ja
Priority to TW104102423A priority patent/TWI646674B/zh
Priority to US15/121,961 priority patent/US10651229B2/en
Priority to KR1020167016382A priority patent/KR102383180B1/ko
Priority to CN201580011344.5A priority patent/CN106062955B/zh
Priority to PCT/JP2015/055141 priority patent/WO2015133324A1/ja
Publication of JP2015170702A publication Critical patent/JP2015170702A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B5/00—Optical elements other than lenses
    • G02B5/20—Filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14806—Structural or functional details thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/10—Cameras or camera modules comprising electronic image sensors; Control thereof for generating image signals from different wavelengths
    • H04N23/12—Cameras or camera modules comprising electronic image sensors; Control thereof for generating image signals from different wavelengths with one sensor only
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/10—Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming different wavelengths into image signals
    • H04N25/11—Arrangement of colour filter arrays [CFA]; Filter mosaics
    • H04N25/13—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements
    • H04N25/134—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements based on three different wavelength filter elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Optical Filters (AREA)
  • Color Television Image Signal Generators (AREA)

Abstract

【課題】カラーフィルタの塗布ムラを低減することができるようにするものである。【解決手段】センサ基板上には、カラーフィルタと複数の接続ユニット領域が形成される。複数の接続ユニット領域のうちの少なくとも１つの接続ユニット領域は、他の接続ユニット領域と所定の間隔だけ離れるように配置される。本開示は、例えば、積層構造の裏面照射型のCMOSイメージセンサ、積層構造の表面照射型のCMOSイメージセンサ、CCDイメージセンサ等に適用することができる。【選択図】図１

Description

本開示は、固体撮像装置およびその製造方法、並びに電子機器に関し、特に、カラーフィルタの塗布ムラを低減することができるようにした固体撮像装置およびその製造方法、並びに電子機器に関する。
近年、光電変換部が形成されるセンサ基板とは別に、駆動回路が形成される回路基板を用意し、センサ基板における受光面と反対側の面に回路基板を貼り合わせた、積層構造の裏面照射型のCMOS（Complementary Metal-Oxide Semiconductor）イメージセンサがある（例えば、特許文献１参照）。
このようなCMOSイメージセンサでは、センサ基板の配線層の面と、回路基板の配線層の面とを接続することで、積層構造を構成する。また、センサ基板と回路基板とを電気的に接続するための接続部が設けられる。接続部では、センサ基板の半導体層を貫通し、センサ基板の配線層に接続する貫通ビアと、センサ基板を貫通し、回路基板の配線層に接続する貫通ビアとが、センサ基板の半導体層の受光面側の上部に形成された配線部によって接続される。センサ基板の半導体層の受光面側にはまた、各画素に対応するカラーフィルタとオンチップレンズが設けられる。
ここで、カラーフィルタと光電変換部の間の距離は短い方が感度や混色特性が良い。また、回路配線やアライメントマークの制約、センサ基板の応力の緩和等のために、半導体層の受光面側の厚み（センサ基板に垂直な方向の長さ）は薄い方が良い。従って、配線部の周囲の領域の厚みは、配線部に比べて薄くなっており、配線部は、半導体層の受光面側に段差を形成する。その結果、配線部の形成後にカラーフィルタが塗布される際、カラーフィルタの塗布ムラが発生する。
また、表面照射型のCMOSイメージセンサやCCD(Charge Coupled Device)イメージセンサ等の固体撮像装置においても、半導体基板上の画素が形成される領域の周囲に、その領域より厚みがある配線部が形成される場合、その配線部の段差により、カラーフィルタの塗布ムラが発生する。
特開２０１３−２１４６１６号公報
以上のように配線部の段差によりカラーフィルタに塗布ムラが発生すると、固体撮像装置の歩留まりが低下する。
本開示は、このような状況に鑑みてなされたものであり、カラーフィルタの塗布ムラを低減することができるようにするものである。
本開示の第１の側面の固体撮像装置は、基板上に形成されるカラーフィルタと、前記基板上に形成される複数の第１の段差部とを備え、前記複数の第１の段差部のうちの少なくとも１つの第１の段差部は、他の第１の段差部と第１の間隔だけ離れるように配置されるように構成された固体撮像装置である。
本開示の第１の側面においては、基板上に形成されるカラーフィルタと、前記基板上に形成される複数の第１の段差部とが備えられ、前記複数の第１の段差部のうちの少なくとも１つの第１の段差部は、他の第１の段差部と第１の間隔だけ離れるように配置される。
本開示の第２の側面の製造方法は、基板上に形成されるカラーフィルタと、前記基板上に形成される複数の第１の段差部とを備え、前記複数の第１の段差部のうちの少なくとも１つの第１の段差部は、他の第１の段差部と第１の間隔だけ離れるように配置される
ように構成された固体撮像装置を形成する固体撮像装置の製造方法である。
本開示の第２の側面においては、基板上に形成されるカラーフィルタと、前記基板上に形成される複数の第１の段差部とを備え、前記複数の第１の段差部のうちの少なくとも１つの第１の段差部は、他の第１の段差部と第１の間隔だけ離れるように配置されるように構成された固体撮像装置が形成される。
本開示の第３の電子機器は、基板上に形成されるカラーフィルタと、前記基板上に形成される複数の第１の段差部とを備え、前記複数の第１の段差部のうちの少なくとも１つの第１の段差部は、他の第１の段差部と第１の間隔だけ離れるように配置されるように構成された電子機器である。
本開示の第３の側面においては、基板上に形成されるカラーフィルタと、前記基板上に形成される複数の第１の段差部とが備えられ、前記複数の第１の段差部のうちの少なくとも１つの第１の段差部は、他の第１の段差部と第１の間隔だけ離れるように配置される。
本開示の第４の側面の固体撮像装置は、基板上に形成されるカラーフィルタと、前記基板上に四角柱を形成する複数の第１の段差部とを備え、所定の前記第１の段差部は、前記所定の第１の段差部の角のうちの第１の位置に最も近い角、他の第１の段差部の前記第１の位置に最も近い角と同一の辺上の角、および前記第１の位置が、一直線上に並び、かつ、前記所定の第１の段差部の角のうちの前記第１の位置に最も近い角と同一の辺上の角、他の第１の段差部の前記第１の位置から最も近い角、および前記第１の位置が、一直線上に並ぶように、配置されるように構成された固体撮像装置である。
本開示の第４の側面においては、基板上に形成されるカラーフィルタと、前記基板上に四角柱を形成する複数の第１の段差部とが備えられ、所定の前記第１の段差部は、前記所定の第１の段差部の角のうちの第１の位置に最も近い角、他の第１の段差部の前記第１の位置に最も近い角と同一の辺上の角、および前記第１の位置が、一直線上に並び、かつ、前記所定の第１の段差部の角のうちの前記第１の位置に最も近い角と同一の辺上の角、他の第１の段差部の前記第１の位置から最も近い角、および前記第１の位置が、一直線上に並ぶように、配置される。
本開示の第５の側面の固体撮像装置は、基板上に形成されるカラーフィルタと、前記基板上に前記カラーフィルタを囲うようにリング状の立体を形成する段差部とを備える固体撮像装置である。
本開示の第５の側面においては、基板上に形成されるカラーフィルタと、前記基板上に前記カラーフィルタを囲うようにリング状の立体を形成する段差部とが備えられる。
本開示の第１乃至第５の側面によれば、塗布ムラを低減することができる。また、本開示の第１乃至第５の側面によれば、カラーフィルタの塗布ムラを低減することができる。
なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。
本開示を適用した固体撮像装置としてのCMOSイメージセンサの第１実施の形態の概略構成例を示す図である。 接続ユニット領域９の構成例を示す図である。 接続部の構成例を示す図である。 図１のCMOSイメージセンサの一部の断面図である。 接続ユニット領域による平坦化膜の段差を説明する断面図である。 CMOSイメージセンサの製造方法を説明する図である。 CMOSイメージセンサの製造方法を説明する図である。 CMOSイメージセンサの製造方法を説明する図である。 CMOSイメージセンサの製造方法を説明する図である。 接続ユニット領域内の接続部の他の配置例を示す図である。 接続ユニット領域内の接続部の他の配置例を示す図である。 接続ユニット領域内の接続部の他の配置例を示す図である。 接続ユニット領域の他の配置例を示す図である。 接続ユニット領域の他の配置例を示す図である。 接続ユニット領域の他の配置例を示す図である。 本開示を適用したCMOSイメージセンサの第２実施の形態のセンサ基板の構成例を示す図である。 接続ユニット領域の位置関係を説明する図である。 接続ユニット領域の他の例を説明する図である。 接続ユニット領域のさらに他の例を説明する図である。 カラーフィルタの流入方向が３０度の右上方向である場合のセンサ基板の構成例を示す図である。 カラーフィルタの流入方向が３０度の右上方向である場合のセンサ基板の他の構成例を示す図である。 カラーフィルタの流入方向が３０度の右上方向である場合のセンサ基板のさらに他の構成例を示す図である。 カラーフィルタの流入方向としての４５度の右上方向、１３５度の左上方向、２２５度の左下方向、および３１５度の右下方向に対応するセンサ基板の構成例を示す図である。 カラーフィルタの流入方向としての４５度の右上方向、１３５度の左上方向、２２５度の左下方向、および３１５度の右下方向に対応するセンサ基板の他の構成例を示す図である。 カラーフィルタの流入方向としての４５度の右上方向、１３５度の左上方向、２２５度の左下方向、および３１５度の右下方向に対応するセンサ基板のさらに他の構成例を示す図である。 カラーフィルタに配置されるセンサ基板の例を示す図である。 本開示を適用したCMOSイメージセンサの第３実施の形態のセンサ基板の構成例を示す図である。 図２７の接続ユニット領域の構成例を示す図である。 接続ユニット領域の流入口側の角が多い場合のセンサ基板の構成の一例を示す図である。 接続ユニット領域の他の例を示す図である。 接続ユニット領域の他の例を示す図である。 接続ユニット領域の他の例を示す図である。 接続ユニット領域の他の例を示す図である。 本開示を適用した固体撮像装置としてのCCDイメージセンサの一実施の形態の構成例を示す概略図である。 配線部によるカラーフィルタの塗布ムラを説明する図である。 配線部の間隔が０である場合のセンサ基板を説明する図である。 本開示を適用した電子機器としての撮像装置の構成例を示すブロック図である。
以下、本開示の前提および本開示を実施するための形態（以下、実施の形態という）について説明する。なお、説明は以下の順序で行う。
１．第１実施の形態：積層構造の裏面照射型のCMOSイメージセンサ（図１乃至図１５）
２．第２実施の形態：積層構造の裏面照射型のCMOSイメージセンサ（図１６乃至図２６）
３．第３実施の形態：積層構造の裏面照射型のCMOSイメージセンサ（図２７乃至図３３）
４．第４実施の形態：CCDイメージセンサ（図３４乃至図３６）
５．第５実施の形態：撮像装置（図３７）
＜第１実施の形態＞
（CMOSイメージセンサの第１実施の形態の構成例）
図１は、本開示を適用した固体撮像装置としてのCMOSイメージセンサの第１実施の形態の概略構成例を示す図である。
図１のCMOSイメージセンサ１は、光電変換部が形成されるセンサ基板２の受光面Ｓと反対側の面に、駆動回路が形成される回路基板３が貼り合わされることにより構成される積層構造の裏面照射型の固体撮像装置である。
センサ基板２は、中央の画素領域４と、画素領域４の外側に位置する周辺領域５とにより構成される。画素領域４は、入射光の光量に応じた電荷量の電荷を発生して内部に蓄積する光電変換部を有する画素６が行列状に２次元配置される領域である。画素領域４にはまた、複数の画素駆動線７が行方向に配線され、複数の垂直信号線８が列方向に配線される。各画素６は、光電変換部、電荷蓄積部、複数のMOSFET（Metal-Oxide-Semiconductor Field-Effect Transistor）、容量素子等により構成され、画素駆動線７と垂直信号線８に接続される。
周辺領域５には、画素領域４の周囲に沿って、センサ基板２上に四角柱を形成する複数の接続ユニット領域９が段差部として配置される。接続ユニット領域９は、センサ基板２に設けられた画素６、画素駆動線７、および垂直信号線８と、回路基板３に設けられた駆動回路とを接続する接続部（後述する）を複数有している。一方向に並ぶ接続ユニット領域９のそれぞれは、他の接続ユニット領域９と所定の間隔ｄ１だけ離れるように配置される。間隔ｄ１は、その間隔ｄ１だけ離れた接続ユニット領域９の並ぶ方向の接続ユニット領域９の長さｅ以上である。
回路基板３は、センサ基板２側に、センサ基板２に設けられた各画素６を駆動するための垂直駆動回路１０、カラム信号処理回路１１、水平駆動回路１２、およびシステム制御回路１３などの駆動回路を備えている。これらの駆動回路は、接続ユニット領域９の接続部により、センサ基板２の所望の配線に接続されている。
垂直駆動回路１０は、例えばシフトレジスタやアドレスデコーダなどによって構成され、センサ基板２に設けられた各画素６を行単位で駆動する。垂直駆動回路１０の各行に対応した図示せぬ出力端には、画素駆動線７の一端が接続されている。垂直駆動回路１０の具体的な構成について図示は省略するが、垂直駆動回路１０は、読み出し走査系および掃き出し走査系の２つの走査系を有する構成となっている。
読み出し走査系は、各画素６からの画素信号を行単位で順に読み出すように、各行を順に選択し、選択行の画素駆動線７と接続する出力端から選択パルス等を出力する。
掃き出し走査系は、光電変換素子から不要な電荷を掃き出す(リセットする)ために、読み出し系の走査よりもシャッタスピードの時間分だけ先行して、各行の画素駆動線７と接続する出力端から制御パルスを出力する。この掃き出し走査系による走査により、いわゆる電子シャッタ動作が行ごとに順に行われる。ここで、電子シャッタ動作とは、光電変換素子の電荷を捨てて、新たに露光を開始する（電荷の蓄積を開始する）動作のことをいう。
垂直駆動回路１０の読み出し走査系によって選択された行の各画素から出力される受光量に応じた画素信号は、垂直信号線８の各々を通してカラム信号処理回路１１に供給される。
カラム信号処理回路１１は、画素６の列ごとに信号処理回路を有する。カラム信号処理回路１１の各信号処理回路は、選択行の各画素から垂直信号線８を通して出力される画素信号に対して、CDS(Correlated Double Sampling)（相関二重サンプリング）処理等のノイズ除去処理、A/D変換処理等の信号処理を行う。CDS処理により、リセットノイズやアンプトランジスタの閾値ばらつき等の画素固有の固定パターンノイズが除去される。カラム信号処理回路１１は、信号処理後の画素信号を一時的に保持する。
水平駆動回路１２は、シフトレジスタやアドレスデコーダなどによって構成され、カラム信号処理回路１１の信号処理回路を順番に選択する。この水平駆動回路１２による選択走査により、カラム信号処理回路１１の各信号処理回路で信号処理された画素信号が順番に出力端子Voutから出力される。
システム制御回路１３は、各種のタイミング信号を生成するタイミングジェネレータ等によって構成され、タイミングジェネレータで生成された各種のタイミング信号を基に垂直駆動回路１０、カラム信号処理回路１１、および水平駆動回路１２を制御する。
なお、本実施形態では、垂直駆動回路１０、カラム信号処理回路１１、水平駆動回路１２を回路基板３側に設ける構成としたが、これらの回路を、センサ基板２側に設け、回路基板３側には、システム制御回路１３のみを設ける構成としてもよい。即ち、回路基板３側にどの回路を形成するかについては種々の選択が可能である。
（接続ユニット領域の構成例）
図２は、接続ユニット領域９の構成例を示す、接続ユニット領域９を受光面Ｓ側から見た図である。
図２の接続ユニット領域９には、接続ユニット領域９の並ぶ方向と垂直な方向に間隔ｄ１より小さい間隔（図２の例では略０）だけ離れ、長手方向が接続ユニット領域９の並ぶ方向と垂直な方向となるように、接続部９ａが配置される。一方、接続ユニット領域９の並ぶ方向には、１つの接続部９ａのみが配置される。接続ユニット領域９の接続部９ａの周囲には、周辺部９ｂが形成される。
（接続部の構成例）
図３は、接続部９ａの構成例を示す、接続部９ａを受光面Ｓ側から見た図である。
図３の接続部９ａは、センサ基板２の配線層と接続する電極１９ａ、回路基板３の配線層と接続する貫通電極１９ｂ、および、電極１９ａと貫通電極１９ｂを接続する配線部１９ｃにより構成される。
(CMOSイメージセンサの断面)
図４は、図１のCMOSイメージセンサ１の一部の断面図である。
図４に示すように、CMOSイメージセンサ１では、センサ基板２と、センサ基板２の受光面Ｓとは反対の面に貼り合わされた回路基板３とが、接続部９ａにより電気的に接続される。
センサ基板２は、半導体層２ａおよび配線層２ｂを備える。半導体層２ａは、例えば単結晶シリコンからなる半導体基板を薄膜化したものである。半導体層２ａの画素領域４には、受光面Ｓに沿って各画素６に対応する光電変換部２０が２次元アレイ状に配列形成される。各光電変換部２０は、例えばｎ型拡散層とｐ型拡散層を積層することにより構成される。なお、図４では、１画素分の光電変換部の断面のみを図示している。
半導体層２ａの受光面Ｓと反対の面には、ｎ＋型不純物層からなるフローティングディフュージョン領域ＦＤ、画素トランジスタＴｒのソース／ドレイン領域２１、および、各画素６を分離する素子分離部２２が形成される。また、半導体層２ａの接続ユニット領域９には、接続部９ａを構成する電極１９ａと貫通電極１９ｂが形成される。
配線層２ｂは、半導体層２ａの受光面Ｓと反対の面にゲート絶縁膜（図示せず）を介して設けられた画素トランジスタＴｒのゲート電極２３と、ゲート電極２３上層に層間絶縁膜２４を介して積層された複数層（図４では３層）の配線２５とを備える。配線２５は、例えば銅（Ｃｕ）で形成される。配線２５間および配線２５と画素トランジスタＴｒとの間は、必要に応じて、ビア２５ａを介して接続される。各画素６の光電変換部２０に蓄積された信号電荷は、画素トランジスタＴｒと配線２５を介して読み出される。
また、配線層２ｂの半導体層２ａと接する面と反対の面には、最上層の配線２５（最も半導体層２ａから遠い配線２５）を被覆する絶縁性の保護膜５１が設けられる。この保護膜５１の表面が、センサ基板２と回路基板３の貼り合わせ面となる。
回路基板３は、半導体層３ａおよび配線層３ｂを備える。半導体層３ａは、例えば単結晶シリコンからなる半導体基板を薄膜化したものである。半導体層３ａのセンサ基板２側には、トランジスタＴｒのソース／ドレイン領域３１、素子分離部３２等が形成される。
配線層３ｂは、半導体層３ａと接する面にゲート絶縁膜（図示せず）を介して設けられたトランジスタＴｒのゲート電極３５と、ゲート電極３５上層に層間絶縁膜３６を介して積層された複数層（図４では３層）の配線３７とを備える。配線３７は、例えば銅（Ｃｕ）で形成される。配線３７間および配線３７とトランジスタＴｒとの間は、必要に応じて、ビア３７ａを介して接続される。配線層３ｂに設けられたトランジスタＴｒおよび配線３７によって、駆動回路が構成される。また、接続ユニット領域９の配線層３ｂには、貫通電極１９ｂが接続される。
また、配線層３ｂの半導体層３ａと接する面と反対の面には、最上層の配線３７（最も半導体層３ａから遠い配線３７）を被覆する絶縁性の保護膜５２が設けられる。この保護膜５２の表面が、センサ基板２と回路基板３の貼り合わせ面となる。
接続部９ａの電極１９ａは、半導体層２ａの受光面Ｓから半導体層２ａを貫通し、配線層２ｂの最下層の配線２５（最も半導体層２ａに近い配線２５）に接続するように形成される。具体的には、電極１９ａは、半導体層２ａの受光面Ｓから配線層２ｂの最下層の配線２５が露出するように設けられた接続孔２６内に分離絶縁膜２７およびバリアメタル膜２８を介して埋め込まれた導電性材料によって形成される。電極１９ａは、配線層２ｂの最下層の配線２５と配線部１９ｃを電気的に接続する。
貫通電極１９ｂは、半導体層２ａの受光面Ｓから半導体層２ａおよび配線層２ｂを貫通し、配線層３ｂの最上層の配線３７（最も半導体層３ａから遠い配線３７）に接続するように、電極１９ａの近隣に形成される。具体的には、貫通電極１９ｂは、半導体層２ａの受光面Ｓから配線層３ｂの最上層の配線３７が露出するように設けられた接続孔２９内に分離絶縁膜２７およびバリアメタル膜２８を介して埋め込まれた導電性材料によって形成される。貫通電極１９ｂは、配線層３ｂの最上層の配線３７と配線部１９ｃを電気的に接続する。
配線部１９ｃは、半導体層２ａの上に導電性材料によって形成される。配線部１９ｃは、電極１９ａと貫通電極１９ｂとを電気的に接続し、これにより、センサ基板２と回路基板３を電気的に接続する。
電極１９ａ、貫通電極１９ｂ、および配線部１９ｃを構成する導電性材料としては銅（Ｃｕ）、アルミニウム（Ａｌ）、タングステン（Ｗ）等を用いることができるが、ここでは、銅（Ｃｕ）を用いるものとする。
周辺部９ｂは、半導体層２ａの受光面Ｓ上に形成され、接続部９ａが埋め込まれた絶縁層である。また、周辺部９ｂは、膜厚が接続ユニット領域９から画素領域４にかけて徐々に薄くなるようになっている。即ち、周辺部９ｂの側面は、いわゆるテーパー状の傾斜面となっている。周辺部９ｂは、センサ基板２の受光面Ｓ側から順に、反射防止膜４０、界面準位抑制膜４１、エッチングストップ膜４２、上層絶縁膜４３、キャップ膜４４が積層された５層の絶縁膜よりなる。
反射防止膜４０は、酸化ハフニウム（ＨｆＯ２）、酸化タンタル（Ｔａ２Ｏ５）、窒化シリコンなどの酸化シリコンよりも高屈折率の絶縁材料で形成される。界面準位抑制膜４１は、例えば酸化シリコン（ＳｉＯ２）で形成される。エッチングストップ膜４２は、窒化シリコン（ＳｉＮ）などの上層絶縁膜４３よりエッチング選択比が低い材料で形成される。上層絶縁膜４３は、例えば酸化シリコン（ＳｉＯ２）で形成される。キャップ膜４４は、炭窒化シリコン（ＳｉＣＮ）、窒化シリコン（ＳｉＮ）などで形成される。
なお、周辺部９ｂの反射防止膜４０と界面準位抑制膜４１は、画素領域４の半導体層２ａの受光面Ｓ上にまで延びている。即ち、周辺領域５の絶縁層は５層であるが、画素領域４の絶縁層は２層であり、段差が生じる。
遮光膜４５は、画素領域４の界面準位抑制膜４１の上部に形成される。遮光膜４５は、各画素６の光電変換部２０の領域に設けられた複数の受光開口４５ａを備え、隣接する画素６間を遮光する。
遮光膜４５は、タングステン（Ｗ）、アルミニウム（Ａｌ）、Ｔｉ（チタン）、ＴｉＮ（窒化チタン）、Ｃｕ（銅）、Ｔａ（タンタル）などの遮光性に優れた導電性材料や、それらの積層膜を用いて形成される。
平坦化膜４６は、周辺領域５と画素領域４を平坦化するために、遮光膜４５および周辺部９ｂの上部を覆う状態で設けられる。これにより、周辺領域５と画素領域４の間の段差が小さくなる。平坦化膜４６は、アクリル樹脂などを用いて形成される。
カラーフィルタ４７は、平坦化膜４６上部において、各画素６の光電変換部２０に対応して形成される。カラーフィルタ４７は、例えば、Ｒ（赤色），Ｇ（緑色）、Ｂ（青色）の光を選択的に透過するフィルタ層により形成される。カラーフィルタ４７の色の配列は、例えばベイヤー配列にすることができる。カラーフィルタ４７は、Ｒ，Ｇ、またはＢの光を透過させ、半導体層２ａ内の光電変換部２０に入射させる。
なお、ここでは、カラーフィルタ４７を透過する光の色がＲ，Ｇ、またはＢのいずれかであるものとするが、シアン、黄色、マゼンダなどの他の色であってもよい。
オンチップレンズ４８は、各画素６のカラーフィルタ４７の上部に形成される。オンチップレンズ４８は、入射した光を集光し、カラーフィルタ４７を介して光電変換部２０に入射させる。
（平坦化膜の段差の説明）
図５は、接続ユニット領域９による平坦化膜４６の段差を説明する断面図である。
接続ユニット領域が、間隔ｄ１より小さい間隔(ここでは０)で配置される場合、図５Ａに示すように、各接続ユニット領域が連続し、接続ユニット領域の並ぶ方向に延びる１つの接続ユニット領域６１が形成される。即ち、接続ユニット領域６１の上部の面積が比較的大きくなる。従って、図５Ａに示すように、接続ユニット領域６１の上部を覆う状態で形成される平坦化膜６２が、接続ユニット領域９による段差を転写し、平坦化膜６２の段差ｈ１は、比較的大きい。
これに対して、CMOSイメージセンサ１では、接続ユニット領域９が間隔ｄ１だけ離れて配置されるので、各接続ユニット領域９が連続せず、各接続ユニット領域９の上部の面積は比較的小さくなる。従って、図５Ｂに示すように、接続ユニット領域９の上部を覆う状態で形成される平坦化膜４６は、接続ユニット領域６１による段差を緩和させ、平坦化膜４６の段差ｈ２は、段差ｈ１より小さくなる。
（CMOSイメージセンサの製造方法）
図６乃至図９は、CMOSイメージセンサ１の製造方法を説明する図である。
まず、図６Ａに示すように、半導体層２ａが用意される。半導体層２ａの画素領域４の表面（受光面Ｓと反対側の面）側からイオン注入が行われることにより、複数の光電変換部２０が形成される。また、半導体層２ａの所望の領域の表面側からイオン注入が行われることにより、フローティングディフュージョン領域ＦＤ、ソース／ドレイン領域２１、および素子分離部２２が形成される。
次に、半導体層２ａの表面上に、図示せぬゲート絶縁膜を介してゲート電極２３が形成され、そのゲート電極２３上部に層間絶縁膜２４を介して複数層（図６Ａでは３層）の配線２５が形成される。また、層間絶縁膜２４に縦孔が形成され、その縦孔に導電性材料が埋め込まれることにより、ビア２５ａが形成される。その後、層間絶縁膜２４上部に保護膜５１が形成される。
一方、半導体層２ａとは別に、半導体層３ａが用意される。半導体層３ａの一方の表面側からイオン注入が行われることにより、その表面上に、ソース／ドレイン領域３１および素子分離部３２が形成される。
次に、半導体層３ａの一方の表面上に、図示せぬゲート絶縁膜を介してゲート電極３５が形成され、そのゲート電極３５上部に層間絶縁膜３６を介して複数層（図６Ａでは３層）の配線３７が形成される。また、層間絶縁膜３６に縦孔が形成され、その縦孔に導電性材料が埋め込まれることにより、ビア３７ａが形成される。その後、層間絶縁膜３６上部に保護膜５２が形成される。
そして、センサ基板２の保護膜５１が形成された面と、回路基板３の保護膜５２が形成された面とが向かい合わされ、センサ基板２と回路基板３とが貼り合わせられる。貼り合わせ後、必要に応じて、半導体層２ａの受光面Ｓ側（裏面側）が薄膜化される。
次に、図６Ｂに示すように、半導体層２ａの受光面Ｓ上に、反射防止膜４０、界面準位抑制膜４１、エッチングストップ膜４２、および上層絶縁膜４３が順に積層成膜される。反射防止膜４０としては、例えば、原子層蒸着法によって、膜厚１０ｎｍ乃至３００ｎｍ（例えば６０ｎｍ）の酸化ハフニウムが成膜される。界面準位抑制膜４１としては、例えばＰ−ＣＶＤ（Plasma-Chemical Vapor Deposition）法によって、膜厚２００ｎｍのＳｉＯ２が成膜される。エッチングストップ膜４２としては、例えばＰ−ＣＶＤ法によって膜厚５０乃至２００ｎｍの窒化シリコン（ＳｉＮ）が成膜される。上層絶縁膜４３としては、例えばＰ−ＣＶＤ法によって膜厚２００ｎｍの酸化シリコンが成膜される。
次に、図６Ｃに示すように、接続ユニット領域９において、例えば、レジストパターンをマスクにしたエッジングにより、上層絶縁膜４３から配線層２ｂの最下層（最も半導体層２ａに近い層）の配線２５に達しない深さで接続孔２６が形成される。また、接続ユニット領域９において、例えば、レジストパターンをマスクにしたエッジングにより、上層絶縁膜４３から配線層２ｂの最上層（最も半導体層２ａから遠い層）の配線２５に達しない深さで接続孔２９が形成される。
次に、図７Ａに示すように、例えば、レジストパターンをマスクにしたエッジングにより、上層絶縁膜４３の接続孔２６および接続孔２９を含む領域に、エッチングストップ膜４２に達しない深さで、接続孔１９ｄが形成される。
次に、図７Ｂに示すように、接続孔２６、接続孔２９、および接続孔１９ｄの内壁を覆うように分離絶縁膜２７が成膜される。分離絶縁膜２７としては、例えばＰ−ＣＶＤ法によって膜厚１００乃至１０００ｎｍの酸化シリコンが形成される。分離絶縁膜２７により、接続孔２６に形成される電極１９ａ、および、接続孔２９に形成される貫通電極１９ｂと、半導体層２ａとの間が電気的に分離される。
次に、図７Ｃに示すように、異方性の高いエッチング条件により、分離絶縁膜２７をエッチング除去することにより、接続孔２６および接続孔２９の底部の分離絶縁膜２７が除去される。引き続き、異方性の高いエッチング条件により、接続孔２６および接続孔２９のそれぞれの底部が掘り進められる。これにより、接続孔２６の底部に配線層２ｂの最下層の配線２５が露出され、接続孔２９の底部に配線層３ｂの最上層の配線３７が露出される。
次に、図８Ａに示すように、接続孔２６、接続孔２９、および接続孔１９ｄの内壁を覆うように、バリアメタル膜２８が成膜される。バリアメタル膜２８としては、例えばＰＶＤ法によって膜厚５乃至１００ｎｍの窒化タンタル（ＴａＮ）が形成される。続いて、バリアメタル膜２８上に銅（Ｃｕ）からなる導電材料がめっき法によって形成される。これにより、接続孔２６、接続孔２９、および接続孔１９ｄには銅（Ｃｕ）が埋め込まれる。
次に、図８Ｂに示すように、ＣＭＰ（Chemical Mechanical Polishing）法を用いて導電材料層が研磨され、上層絶縁膜４３が露出するまで表面が平坦化される。これにより、電極１９ａ、貫通電極１９ｂ、および、これらを電気的に接続する配線部１９ｃが形成される。即ち、いわゆるデュアルダマシン法によって接続部９ａが形成される。
次に、上層絶縁膜４３表面にキャップ膜４４が形成される。キャップ膜４４としては、例えばＰ−ＣＶＤ法によって膜厚５乃至１００ｎｍの窒化シリコン（ＳｉＮ）が形成される。
次に、図９Ａに示すように、周辺部９ｂの画素領域４に対応する部分が、接続ユニット領域９に対して選択的に薄膜化される。具体的には、まず、周辺部９ｂ上部全面にレジスト材料層が形成され、画素領域４に相当する領域に開口が形成され、ポストベイク処理により開口側の端部がリフローされることにより、周辺部９ｂ上部にレジストパターン６３が形成される。
そして、このレジストパターン６３をマスクにして画素領域４上部の周辺部９ｂが所定の深さまでエッチング除去される。このエッチング工程では、周辺部９ｂが接続ユニット領域９から画素領域４にかけて徐々に薄くなるように随時エッチング条件を変更しながら、キャップ膜４４、上層絶縁膜４３がエッチングされ、下層のエッチングストップ膜４２でエッチングがストップされる。
このように、CMOSイメージセンサ１では、エッチングストップ膜４２が形成されるので、上層絶縁膜４３のエッチングで起こり得るエッチングばらつきをエッチングストップ膜４２の表面で一度リセットすることができる。これにより、画素領域４上層の界面準位抑制膜４１の表面を平坦に保つことができる。
上層絶縁膜４３のエッチングの終了後、さらに、周辺部９ｂが接続ユニット領域９から画素領域４にかけて徐々に薄くなるようにエッチング条件を変更してエッチングストップ膜４２がエッチングされ、界面準位抑制膜４１が露出した時点でエッチングが終了する。以上により、画素領域４の上面では、反射防止膜４０と界面準位抑制膜４１のみが残り、接続ユニット領域９では、５層構造の周辺部９ｂがそのまま残る。また、周辺部９ｂの側面は、テーパー状の傾斜面となる。
次に、図９Ｂに示すように、図示せぬレジストパターンをマスクにして、画素領域４の所定の位置において界面準位抑制膜４１と反射防止膜４０がエッチングされ、半導体層２ａを露出させる開口４５ｂが形成される。なお、この開口４５ｂは光電変換部２０の直上領域を避けた位置に形成される。
次に、スパッタ成膜法により、画素領域４の界面準位抑制膜４１上に例えばタングステンからなる導電性材料膜を成膜することにより、遮光膜４５が形成される。その後、図示せぬレジストパターンをマスクにして導電性材料膜がパターンエッチングされることにより、各光電変換部２０に対応する受光開口４５ａが形成される。
次に、図９Ｃに示すように、スピンコート法のような塗布法によって、遮光膜４５および周辺部９ｂの上部を覆う状態で、光透過性を有する材料からなる平坦化膜４６が成膜される。次に、スピンコート法のような塗布法によって、接続ユニット領域９の外側から、平坦化膜４６上に光電変換部２０に対応する各色のカラーフィルタ４７が流入され、塗布される。
このとき、図５で説明したように、平坦化膜４６の段差ｈ２は、平坦化膜６２の段差ｈ１より小さいため、平坦化膜４６の段差ｈ２によるカラーフィルタ４７の塗布ムラは、平坦化膜６２の段差ｈ１による塗布ムラに比べて低減される。また、周辺部９ｂの側面がテーパー状の傾斜面となっているので、カラーフィルタ４７が段差ｈ２を乗り越える際の段差ｈ２へのカラーフィルタ４７の流体圧力の集中が抑制され、塗布ムラが低減される。
カラーフィルタ４７の塗布後、カラーフィルタ４７の上部には光電変換部２０に対応するオンチップレンズ４８が形成される。以上のようにして、CMOSイメージセンサ１が製造される。
以上のように、CMOSイメージセンサ１は、接続ユニット領域９が、他の接続ユニット領域９と間隔ｄ１だけ離れるように配置される。従って、接続ユニット領域９による平坦化膜４６の段差が緩和され、カラーフィルタ４７の塗布ムラ（掃きムラ）が低減される。その結果、歩留りが向上する。
（接続部の他の配置例）
図１０乃至図１２は、接続ユニット領域９内の接続部９ａの他の配置例を示す図である。
図２の例では、接続ユニット領域９内の接続部９ａは、長手方向が接続ユニット領域９の並ぶ方向と垂直な方向となるように配置されたが、図１０に示すように、長手方向が接続ユニット領域９の並ぶ方向となるように配置されてもよい。
また、図２の例では、接続ユニット領域９には、接続ユニット領域９の並ぶ方向に１つの接続部９ａのみが配置されたが、図１１に示すように、２以上（図１１の例では２）の接続部９ａが配置されるようにしてもよい。この場合、１つの接続部９ａのみが配置される場合に比べて、接続ユニット領域９の上部の面積が大きくなるため、平坦化膜６２の段差が大きくなり、カラーフィルタ４７の塗布ムラの低減効果は小さくなる。しかしながら、接続ユニット領域９の設置に必要な領域の面積は小さくなるため、CMOSイメージセンサ１のチップサイズを小さくすることができる。
接続ユニット領域９内の接続部９ａの長手方向が接続ユニット領域９の並ぶ方向となる場合においても同様に、図１２に示すように、接続ユニット領域９が並ぶ方向に２以上（図１２の例では２）の接続部９ａを配置させることもできる。
（接続ユニット領域の他の配置例）
図１３乃至図１５は、接続ユニット領域９の他の配置例を示す図である。
図１の例では、接続ユニット領域９が画素領域４の周囲に沿って配置されたが、図１３に示すように、センサ基板２の図中水平方向（横方向）に所定の間隔ｄ１で配置されるようにしてもよい。なお、図１３において、図示は省略するが、画素領域４には、図１の場合と同様に、画素６、画素駆動線７、および垂直信号線８が配置される。このことは、後述する図１４乃至図２７、図２９乃至図３４、および図３６においても同様である。
また、図１４に示すように、接続ユニット領域９は、センサ基板２の図中垂直方向（縦方向）に所定の間隔ｄ１で配置されるようにしてもよい。さらに、図１５に示すように、周辺領域５には、接続ユニット領域９だけでなく、画素領域４の周囲に沿って間隔０で配置されることにより画素領域４の各辺の方向に延びる接続ユニット領域７１も設けられるようにしてもよい。
なお、上述した説明では、全ての接続ユニット領域９が、他の接続ユニット領域９と所定の間隔ｄ１だけ離れるように配置されたが、少なくとも１つの接続ユニット領域９が他の接続ユニット領域９と所定の間隔ｄ１だけ離れるように配置されればよい。少なくとも１つの接続ユニット領域９が他の接続ユニット領域９と所定の間隔ｄ１だけ離れていれば、全ての接続ユニット領域が間隔ｄ１より小さい間隔で配置される場合に比べて、平坦化膜４６の段差が小さくなり、カラーフィルタ４７の塗布ムラが低減する。
＜第２実施の形態＞
（CMOSイメージセンサの第２実施の形態のセンサ基板の構成例）
本開示を適用したCMOSイメージセンサの第２実施の形態の構成は、センサ基板２を除いて、図１のCMOSイメージセンサ１と同様である。従って、以下では、センサ基板２についてのみ説明する。
図１６は、本開示を適用したCMOSイメージセンサの第２実施の形態のセンサ基板の構成例を示す図である。
図１６に示す構成のうち、図１の構成と同じ構成には同じ符号を付してある。重複する説明については適宜省略する。
図１６のセンサ基板２の構成は、接続ユニット領域９の代わりに接続ユニット領域９１乃至９５が設けられる点が、図１の構成と異なる。
図１６のセンサ基板２の周辺領域５には、センサ基板２上に四角柱を形成する４つの接続ユニット領域９１乃至９４のそれぞれが、画素領域４の周囲に沿って形成される。接続ユニット領域９１乃至９４のカラーフィルタ４７の流入口Ｉ側には、接続ユニット領域９５が形成される。流入口Ｉの位置は、例えば、センサ基板２を形成するシリコンウェハの中心である。
図１７は、接続ユニット領域９２、９３、および９５の位置関係を説明する図である。
図１７の例では、流入口Ｉは接続ユニット領域９２および９３の左下に位置し、カラーフィルタ４７は、流入口Ｉから４５度の右上方向へ流入されるものとする。
接続ユニット領域９５の流入口Ｉに最も近い角Ｃ３は、角Ｃ３付近、他の接続ユニット領域９２の流入口Ｉから最も近い角Ｃ１３と同一の辺上の角Ｃ１４、および流入口Ｉが一直線上に並び、かつ、角Ｃ３付近、他の接続ユニット領域９３の流入口Ｉから最も近い角Ｃ２３と同一の辺上の角Ｃ２１、および流入口Ｉが一直線上に並ぶように配置される。また、接続ユニット領域９５の角Ｃ３と同一の辺上の角Ｃ１は、角Ｃ１、他の接続ユニット領域９２の流入口Ｉから最も近い角Ｃ１３、および流入口Ｉが一直線上に並ぶように配置される。
さらに、接続ユニット領域９５の角Ｃ３と同一の辺上の角Ｃ４は、角Ｃ４、他の接続ユニット領域９３の流入口Ｉから最も近い角Ｃ２３、および流入口Ｉが、一直線上に並ぶように配置される。
以上のようにして接続ユニット領域９２、９３、および９５が配置されることにより、カラーフィルタ４７の塗布ムラは低減される。
即ち、カラーフィルタ４７が、流入口Ｉから接続ユニット領域９１乃至９５が配置されたセンサ基板２上に注入されるとき、接続ユニット領域９２の流入口Ｉから最も近い角Ｃ１３の流体圧力に比べて、角Ｃ１３と同一の辺上の角Ｃ１１およびＣ１４の流体圧力は低くなる。同様に、接続ユニット領域９３の流入口Ｉから最も近い角Ｃ２３の流体圧力に比べて、角Ｃ２３と同一の辺上の角Ｃ２１およびＣ２４の流体圧力は低くなる。従って、この流体圧力の差分によって、接続ユニット領域９２および９３より内側（流入口Ｉと反対側）に存在する画素領域４のカラーフィルタ４７には塗布ムラが発生する。
しかしながら、図１６のセンサ基板２では、接続ユニット領域９５の流入口Ｉから最も近い角Ｃ３に比べて流体圧力が低い角Ｃ１、接続ユニット領域９２の流入口Ｉから最も近く流体圧力が高い角Ｃ１３、および流入口Ｉが一直線上に並ぶ。また、接続ユニット領域９５の流入口Ｉから最も近く流体圧力が高い角Ｃ３付近、接続ユニット領域９２の流入口Ｉから最も近い角Ｃ１３に比べて流体圧力が低い角Ｃ１４、および流入口Ｉが一直線に並ぶ。
さらに、接続ユニット領域９５の流入口Ｉから最も近い角Ｃ３に比べて流体圧力が低い角Ｃ４、接続ユニット領域９３の流入口Ｉから最も近く流体圧力が高い角Ｃ２３、および流入口Ｉが一直線上に並ぶ。また、接続ユニット領域９５の流入口Ｉから最も近く流体圧力が高い角Ｃ３付近、接続ユニット領域９３の流入口Ｉから最も近い角Ｃ２３に比べて流体圧力が低い角Ｃ２１、および流入口Ｉが一直線に並ぶ。
従って、流入口Ｉ、角Ｃ１、および角Ｃ１３を結ぶ直線の方向、流入口Ｉ、角Ｃ３付近、および角Ｃ１４を結ぶ直線の方向、流入口Ｉ、角Ｃ４、および角Ｃ２３を結ぶ直線の方向、並びに流入口Ｉ、角Ｃ３付近、および角Ｃ２１を結ぶ直線の方向の流体圧力は同一となる。その結果、カラーフィルタ４７の局所的な流体圧力の差分が緩和され、カラーフィルタ４７の塗布ムラが低減される。
なお、流入口Ｉと角Ｃ１乃至Ｃ４，Ｃ１３，Ｃ１４，Ｃ２１、およびＣ２３の位置関係は、接続ユニット領域９２、９３、および９５の位置およびサイズを調整することにより制御することができる。
図１６の例では、接続ユニット領域９５は、接続ユニット領域９１乃至９４より流入口Ｉに近い側に設けられたが、図１８に示すように、接続ユニット領域９１乃至９４より流入口Ｉから遠い側に設けられるようにしてもよい。この場合の流入口Ｉと角Ｃ１乃至Ｃ４，Ｃ１３，Ｃ１４，Ｃ２１、およびＣ２３の位置関係は、図１７の場合と同様である。従って、カラーフィルタ４７の塗布ムラは低減される。
また、図１６の例では、接続ユニット領域９１乃至９４のうちの流入口Ｉに近い角Ｃ１３，Ｃ１４，Ｃ２１、およびＣ２３の流体圧力の差分を緩和させたが、全ての接続ユニット領域の流入口Ｉに最も近い角、および、その角と同一の辺上にある２つの角の流体圧力の差分を緩和するようにしてもよい。
この場合、図１９に示すように、複数の接続ユニット領域１１１のそれぞれが、流入口Ｉに最も近い角Ｃ４３付近、他の接続ユニット領域１１１の流入口Ｉに最も近い角Ｃ４３と同一の辺上の角Ｃ４１または角Ｃ４４、および流入口Ｉが、一直線上に並ぶように配置される。これにより、各接続ユニット領域１１１における、流入口Ｉ、その接続ユニット領域１１１の角Ｃ４３、および他の接続ユニット領域１１１の角Ｃ４１または角Ｃ４４を結ぶ直線の方向の流体圧力が同一となる。その結果、カラーフィルタ４７の塗布ムラは低減される。
また、図１６乃至図１９では、カラーフィルタ４７の流入方向が４５度の右上方向であったが、カラーフィルタ４７の流入方向は、これに限定されず、任意の方向とすることができる。
（カラーフィルタの流入方向の他の例）
図２０乃至図２２は、カラーフィルタ４７の流入方向が３０度の右上方向である場合のセンサ基板２の構成例を示す図である。
なお、図２０乃至図２２において、図１６および図１７と同一のものには同一の符号を付してあり、説明は繰り返しになるので、適宜省略する。
図１６の場合のように接続ユニット領域９５が、接続ユニット領域９１乃至９４より流入口Ｉに近い側に設けられる場合、接続ユニット領域９２，９３、および９５の位置関係は、図２０に示すようになる。
また、図１８の場合のように接続ユニット領域９５が、接続ユニット領域９１乃至９４より流入口Ｉから遠い側に設けられる場合、接続ユニット領域９２，９３、および９５の位置関係は、図２１に示すようになる。
さらに、図１９の場合のように全ての接続ユニット領域の流入口Ｉに最も近い角、および、その角と同一の辺上にある２つの角の流体圧力の差分を緩和する場合、センサ基板２上に設けられる接続ユニット領域１１１は、図２２に示すようになる。
以上のように、カラーフィルタ４７の流入方向に対応して接続ユニット領域を設けることにより、カラーフィルタ４７の流入方向がどのような方向であっても、カラーフィルタ４７の塗布ムラを低減することができる。その結果、シリコンウェハ上に、シリコンウェハの中心に対して様々な角度で複数のセンサ基板２を形成し、シリコンウェハの中心からカラーフィルタ４７を流入する場合であっても、各センサ基板２においてカラーフィルタ４７の塗布ムラを低減することができる。
なお、センサ基板２に対応するカラーフィルタ４７の流入方向は、複数であってもよい。即ち、複数の流入方向のいずれの流入方向でカラーフィルタ４７が流入された場合であっても、角の流体圧力の差分を緩和し、カラーフィルタ４７の塗布ムラを低減するように、接続ユニット領域を設けることも可能である。
（複数のカラーフィルタの流入方向に対応するセンサ基板の例）
図２３乃至図２５は、カラーフィルタ４７の流入方向としての４５度の右上方向、１３５度の左上方向、２２５度の左下方向、および３１５度の右下方向に対応するセンサ基板２の構成例を示す図である。
なお、図２３乃至図２５において、図１６と同一のものには同一の符号を付してあり、説明は繰り返しになるので、適宜省略する。
図１７の場合のように流体圧力緩和用の接続ユニット領域が、接続ユニット領域９１乃至９４よりカラーフィルタ４７の流入口の位置に近い側に設けられる場合、接続ユニット領域は、図２３に示すようになる。
即ち、図２３に示すように、カラーフィルタ４７の流入方向としての４５度の右上方向に対応して、図１７の場合と同様に、接続ユニット領域９５が設けられる。また、カラーフィルタ４７の流入方向が３１５度の右下方向である場合の流入口Ｉ１に対して、接続ユニット領域１３１が設けられる。さらに、カラーフィルタ４７の流入方向が２２５度の左下方向である場合の流入口Ｉ２に対して、接続ユニット領域１３２が設けられる。また、カラーフィルタ４７の流入方向が１３５度の左上方向である場合の流入口Ｉ３に対して、接続ユニット領域１３３が設けられる。
なお、流入口Ｉ１、並びに、接続ユニット領域９１、９２、および１３１の角の位置の関係は、流入口Ｉ、並びに、接続ユニット領域９２、９３、および９５の角の位置の関係と同様であるので、説明は省略する。流入口Ｉ２、並びに、接続ユニット領域９１，９４、および１３２の角の位置の関係と、流入口Ｉ３、並びに、接続ユニット領域９３，９４、および１３３の角の位置の関係についても同様である。
図１８の場合のように流体圧力緩和用の接続ユニット領域が、接続ユニット領域９１乃至９４よりカラーフィルタ４７の流入口の位置から遠い側に設けられる場合、接続ユニット領域９１乃至９５および１３１乃至１３３は、図２４に示すようになる。
また、図１９の場合のように流入口に対応する全ての接続ユニット領域の流入口に最も近い角、および、その角と同一の辺上にある２つの角の流体圧力の差分を緩和する場合、接続ユニット領域は、図２５に示すようになる。
即ち、図２５に示すように、カラーフィルタ４７の流入方向としての４５度の右上方向に対応して、図１９の場合と同様に、複数の接続ユニット領域１１１が設けられる。また、カラーフィルタ４７の流入方向が３１５度の右下方向である場合の流入口Ｉ１に対して、複数の接続ユニット領域１５１が設けられる。さらに、カラーフィルタ４７の流入方向が２２５度の左下方向である場合の流入口Ｉ２に対して、複数の接続ユニット領域１５２が設けられる。また、カラーフィルタ４７の流入方向が１３５度の左上方向である場合の流入口Ｉ３に対して、複数の接続ユニット領域１５３が設けられる。
なお、流入口Ｉ１と接続ユニット領域１５１の角の位置の関係は、流入口Ｉと接続ユニット領域１１１の角の位置の関係と同様であるので、説明は省略する。流入口Ｉ２と接続ユニット領域１５２の角の位置の関係、および、流入口Ｉ３と接続ユニット領域１５３の角の位置の関係についても同様である。
以上のように、図２３乃至図２５のセンサ基板２には、カラーフィルタ４７の流入方向としての４５度の右上方向、１３５度の左上方向、２２５度の左下方向、および３１５度の右下方向に対応する接続ユニット領域が設けられる。従って、図２６に示すように、カラーフィルタ４７が流入されるシリコンウェハ１７０の中心Ｏに対して、４５度、１３５度、２２５度、および３１５度の位置に形成するセンサ基板２を、同一の図２３乃至図２５のセンサ基板２（図２６の例では図２３のセンサ基板２）にすることができる。
なお、第２実施の形態では、流体圧力の差分を緩和するために接続ユニット領域が形成されたが、接続ユニット領域ではなく、四角柱状のダミーがセンサ基板２上に形成されるようにしてもよい。
＜第３実施の形態＞
（CMOSイメージセンサの第３実施の形態のセンサ基板の構成例）
本開示を適用したCMOSイメージセンサの第３実施の形態の構成は、センサ基板２を除いて、図１のCMOSイメージセンサ１と同様である。従って、以下では、センサ基板２についてのみ説明する。
図２７は、本開示を適用したCMOSイメージセンサの第３実施の形態のセンサ基板の構成例を示す図である。
図２７に示す構成のうち、図１の構成と同じ構成には同じ符号を付してある。重複する説明については適宜省略する。
図２７のセンサ基板２の構成は、複数の接続ユニット領域９の代わりに１つの接続ユニット領域１９１が設けられる点が、図１の構成と異なる。
図２７のセンサ基板２の周辺領域５には、画素領域４の周囲を囲うように１つの接続ユニット領域１９１が設けられる。即ち、接続ユニット領域１９１は、センサ基板２上に画素領域４を囲うようにリング状の立体を形成する。
（接続ユニット領域の構成例）
図２８は、図２７の接続ユニット領域１９１の構成例を示す図である。
図２８の接続ユニット領域１９１には、一方向に長手方向が並ぶように接続部９ａが配置され、接続部９ａの周囲には周辺部１９１ｂが形成される。接続ユニット領域１９１では、接続部９ａの間隔が広い場合であっても、その接続部９ａどうしは別の接続ユニット領域に分けられず、周辺部１９１ｂにより接続される。即ち、図２７のセンサ基板２では、接続部９ａの配置によらず、周辺部１９１ｂが延伸され、１つの接続ユニット領域１９１が形成される。
これにより、センサ基板２に設けられる接続ユニット領域の流入口Ｉ側の角は少なくなり、その角の流体圧力の差分により発生するカラーフィルタ４７の塗布ムラが低減される。
これに対して、図２９に示すように、接続ユニット領域１９１が、画素領域４の各辺に対応して４つの接続ユニット領域２０１乃至２０４に分割され、水平方向の辺に対応して分割された接続ユニット領域２０１および２０３が、水平ラインの接続部９ａごとに分けられるとともに、各水平ラインの接続部９ａのうちの間隔が広い接続部９ａどうしが分けられる場合、流入口Ｉ側の角が多くなる。
即ち、接続ユニット領域１９１の代わりに、接続ユニット領域２０１ａ乃至２０１ｅ、２０２、２０３ａ乃至２０３ｅ、および２０４が設けられると、流入口Ｉ側の角が多くなる。従って、その角の流体圧力の差分により発生するカラーフィルタ４７の塗布ムラが多くなる。
なお、接続ユニット領域１９１は、図２７の形状および配置に限定されない。例えば、図３０に示すように、接続ユニット領域１９１は、画素領域４の周囲の外側を囲うように配置されてもよいし、図３１に示すように、センサ基板２上に丸いリング状の立体を形成するようにしてもよい。
さらに、図３２に示すように、接続ユニット領域１９１は、画素領域４の周囲に沿って辺ごとに配置され、水平方向の辺に対応する接続ユニット領域１９１は、垂直方向に２つに分割されるようにしてもよい。また、図３３に示すように、接続ユニット領域１９１は、画素領域４の周囲に沿って辺ごとに配置されるようにしてもよい。
＜第４実施の形態＞
（CCDイメージセンサの一実施の形態の構成例）
図３４は、本開示を適用した固体撮像装置としてのCCDイメージセンサの一実施の形態の構成例を示す概略図である。
図３４に示すように、CCDイメージセンサ２１０は半導体基板２１１により形成され、半導体基板２１１は、中央の画素領域２１２と画素領域２１２の外側に位置する周辺領域２１３とにより構成される。画素領域２１２は、光電変換部を有する画素が行列状に２次元配置される領域であり、各画素の半導体基板２１１上には、CMOSイメージセンサ１と同様にカラーフィルタが形成される。
周辺領域２１３には、各種の配線からなる２つの配線部２１４のそれぞれが、段差部として、半導体基板２１１上に画素領域２１２の周囲を囲うようにリング状の立体を形成する。配線部２１４どうしは、所定の間隔ｄ２だけ離れるように配置される。間隔ｄ２は、その間隔ｄ２だけ離れた配線部２１４の並ぶ方向の配線部２１４の長さ以上である。
（配線部によるカラーフィルタの塗布ムラの説明）
図３５は、配線部２１４によるカラーフィルタの塗布ムラを説明する図である。
CCDイメージセンサ２１０では、配線部２１４が間隔ｄ２だけ離れて配置され、配線部２１４の上部の面積が比較的小さい。従って、図３５に示すように、配線部２１４の外側から流入されるカラーフィルタの配線部２１４による段差ｈ３は、比較的小さい。
これに対して、図３６Ａに示すように、配線部２１４が間隔ｄ２より小さい間隔０で配置されることにより半導体基板２３１上の周辺領域２３３に画素領域２３２を囲うように１つの配線部２３４が形成される半導体基板２３０では、配線部２３４の上部の面積が比較的大きくなる。従って、図３６Ｂに示すように、配線部２３４の外側から流入されるカラーフィルタの配線部２３４による段差ｈ４は、段差ｈ３に比べて大きい。
以上のように、CCDイメージセンサ２１０では、配線部２１４が間隔ｄ２だけ離れて配置されるので、カラーフィルタの配線部２１４による段差ｈ３が、段差ｈ４に比べて小さくなり、カラーフィルタの塗布ムラを低減することができる。
なお、配線部(メタル)の体積によって抵抗が決定される。また、２つの配線部２１４と１つの配線部２３４は、間隔だけが異なり、体積は同一である。従って、１つの配線部２１４の代わりに２つの配線部２３４を形成することによる伝搬遅延は発生しない。
＜第５実施の形態＞
（電子機器の一実施の形態の構成例）
図３７は、本開示を適用した電子機器としての撮像装置の構成例を示すブロック図である。
図３７の撮像装置１０００は、ビデオカメラやデジタルスチルカメラ等である。撮像装置１０００は、レンズ群１００１、固体撮像素子１００２、ＤＳＰ回路１００３、フレームメモリ１００４、表示部１００５、記録部１００６、操作部１００７、および電源部１００８からなる。ＤＳＰ回路１００３、フレームメモリ１００４、表示部１００５、記録部１００６、操作部１００７、および電源部１００８は、バスライン１００９を介して相互に接続されている。
レンズ群１００１は、被写体からの入射光（像光）を取り込んで固体撮像素子１００２の撮像面上に結像する。固体撮像素子１００２は、上述したCMOSイメージセンサ１またはCCDイメージセンサ２１０からなる。固体撮像素子１００２は、レンズ群１００１によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号としてＤＳＰ回路１００３に供給する。
ＤＳＰ回路１００３は、固体撮像素子１００２から供給される画素信号に対して所定の画像処理を行い、画像処理後の画像信号をフレーム単位でフレームメモリ１００４に供給し、一時的に記憶させる。
表示部１００５は、例えば、液晶パネルや有機ＥＬ(Electro Luminescence)パネル等のパネル型表示装置からなり、フレームメモリ１００４に一時的に記憶されたフレーム単位の画素信号に基づいて、画像を表示する。
記録部１００６は、ＤＶＤ(Digital Versatile Disk)、フラッシュメモリ等からなり、フレームメモリ１００４に一時的に記憶されたフレーム単位の画素信号を読み出し、記録する。
操作部１００７は、ユーザによる操作の下に、撮像装置１０００が持つ様々な機能について操作指令を発する。電源部１００８は、電源を、ＤＳＰ回路１００３、フレームメモリ１００４、表示部１００５、記録部１００６、および操作部１００７に対して適宜供給する。
本技術を適用する電子機器は、画像取込部（光電変換部）に固体撮像装置を用いる電子機器であればよく、撮像装置１０００のほか、撮像機能を有する携帯端末装置、画像読取部に固体撮像装置を用いる複写機などがある。
本明細書に記載された効果はあくまで例示であって限定されるものではなく、他の効果があってもよい。
また、本開示の実施の形態は、上述した実施の形態に限定されるものではなく、本開示の要旨を逸脱しない範囲において種々の変更が可能である。
例えば、上述した説明では、周辺部９ｂの側面をテーパー状としたが、周辺部９ｂの膜厚は変化しなくてもよいし、段階的に薄くなるようにしてもよい。周辺部９ｂの側面がテーパー状である場合、カラーフィルタ４７の流れがより滑らかになるため、カラーフィルタ４７の塗布ムラをより抑制することができる。
また、本開示は、積層構造の表面照射型のCMOSイメージセンサに適用することもできる。
さらに、CCDイメージセンサにおいて、第２および第３実施の形態の接続ユニット領域の構成を配線部の構成に適用することにより、カラーフィルタの塗布ムラを低減することもできる。
また、第１乃至第３実施の形態における接続部の構造は、シェアードコンタクト構造であってもよい。シェアードコンタクト構造の一例は、特開２０１３−８０８１３号公報に記載されている。
本開示は、以下のような構成もとることができる。
（１）
基板上に形成されるカラーフィルタと、
前記基板上に形成される複数の第１の段差部と
を備え、
前記複数の第１の段差部のうちの少なくとも１つの第１の段差部は、他の第１の段差部と第１の間隔だけ離れるように配置される
ように構成された
固体撮像装置。
（２）
前記第１の間隔は、その第１の間隔だけ離れた前記第１の段差部の並ぶ方向の前記第１の段差部の長さ以上である
ように構成された
前記（１）に記載の固体撮像装置。
（３）
前記第１の段差部は、前記基板と他の基板を電気的に接続する
ように構成された
前記（１）または（２）に記載の固体撮像装置。
（４）
前記複数の第１の段差部のそれぞれが、他の第１の段差部と前記第１の間隔だけ離れるように配置される
ように構成された
前記（３）に記載の固体撮像装置。
（５）
前記基板上に形成される第２の段差部
をさらに備え、
前記第２の段差部は、前記第１の段差部と前記第１の間隔より小さい第２の間隔だけ離れるように、前記第１の段差部の並ぶ方向と垂直な方向に配置される
ように構成された
前記（４）に記載の固体撮像装置。
（６）
基板上に形成されるカラーフィルタと、
前記基板上に形成される複数の第１の段差部と
を備え、
前記複数の第１の段差部のうちの少なくとも１つの第１の段差部は、他の第１の段差部と第１の間隔だけ離れるように配置される
ように構成された
固体撮像装置を形成する
固体撮像装置の製造方法。
（７）
基板上に形成されるカラーフィルタと、
前記基板上に形成される複数の第１の段差部と
を備え、
前記複数の第１の段差部のうちの少なくとも１つの第１の段差部は、他の第１の段差部と第１の間隔だけ離れるように配置される
ように構成された
電子機器。
（８）
基板上に形成されるカラーフィルタと、
前記基板上に四角柱を形成する複数の第１の段差部と
を備え、
所定の前記第１の段差部は、前記所定の第１の段差部の角のうちの第１の位置に最も近い角、他の第１の段差部の前記第１の位置に最も近い角と同一の辺上の角、および前記第１の位置が、一直線上に並び、かつ、前記所定の第１の段差部の角のうちの前記第１の位置に最も近い角と同一の辺上の角、他の第１の段差部の前記第１の位置から最も近い角、および前記第１の位置が、一直線上に並ぶように、配置される
ように構成された
固体撮像装置。
（９）
前記第１の段差部は、前記基板と他の基板を電気的に接続する
ように構成された
前記（８）に記載の固体撮像装置。
（１０）
複数の前記第１の段差部のそれぞれは、前記第１の段差部の角のうちの前記第１の位置に最も近い角、他の第１の段差部の前記第１の位置に最も近い角と同一の辺上の角、および前記第１の位置が、一直線上に並び、かつ、前記第１の段差部の角のうちの前記第１の位置に最も近い角と同一の辺上の角、他の第１の段差部の前記第１の位置から最も近い角、および前記第１の位置が、一直線上に並ぶように、配置される
ように構成された
前記（８）または（９）に記載の固体撮像装置。
（１１）
前記基板上に四角柱を形成する複数の第２の段差部
をさらに備え、
所定の前記第２の段差部は、前記所定の第２の段差部の角のうちの第２の位置に最も近い角、他の第２の段差部の前記第２の位置に最も近い角と同一の辺上の角、および前記第２の位置が、一直線上に並び、かつ、前記所定の第２の段差部の角のうちの前記第２の位置に最も近い角と同一の辺上の角、他の第２の段差部の前記第２の位置から最も近い角、および前記第２の位置が、一直線上に並ぶように、配置される
ように構成された
前記（８）乃至（１０）のいずれかに記載の固体撮像装置。
（１２）
複数の前記第２の段差部のそれぞれは、前記第２の段差部の角のうちの前記第２の位置に最も近い角、他の第２の段差部の前記第２の位置に最も近い角と同一の辺上の角、および前記第２の位置が、一直線上に並び、かつ、前記第２の段差部の角のうちの前記第２の位置に最も近い角と同一の辺上の角、他の第２の段差部の前記第２の位置から最も近い角、および前記第２の位置が、一直線上に並ぶように、配置される
ように構成された
前記（１１）に記載の固体撮像装置。
（１３）
基板上に形成されるカラーフィルタと、
前記基板上に前記カラーフィルタを囲うようにリング状の立体を形成する段差部と
を備える固体撮像装置。
（１４）
前記段差部は、前記基板と他の基板を電気的に接続する
ように構成された
前記（１３）に記載の固体撮像装置。
１ CMOSイメージセンサ， ２ センサ基板， ３ 回路基板， ９ 接続ユニット領域， ４７ カラーフィルタ， ９１乃至９５，１１１，１９１ 接続ユニット領域， ２１０ CCDイメージセンサ， ２１４ 配線部， １０００ 撮像装置

Claims (14)

  1. 基板上に形成されるカラーフィルタと、
    前記基板上に形成される複数の第１の段差部と
    を備え、
    前記複数の第１の段差部のうちの少なくとも１つの第１の段差部は、他の第１の段差部と第１の間隔だけ離れるように配置される
    ように構成された
    固体撮像装置。
  2. 前記第１の間隔は、その第１の間隔だけ離れた前記第１の段差部の並ぶ方向の前記第１の段差部の長さ以上である
    ように構成された
    請求項１に記載の固体撮像装置。
  3. 前記第１の段差部は、前記基板と他の基板を電気的に接続する
    ように構成された
    請求項１に記載の固体撮像装置。
  4. 前記複数の第１の段差部のそれぞれが、他の第１の段差部と前記第１の間隔だけ離れるように配置される
    ように構成された
    請求項３に記載の固体撮像装置。
  5. 前記基板上に形成される第２の段差部
    をさらに備え、
    前記第２の段差部は、前記第１の段差部と前記第１の間隔より小さい第２の間隔だけ離れるように、前記第１の段差部の並ぶ方向と垂直な方向に配置される
    ように構成された
    請求項４に記載の固体撮像装置。
  6. 基板上に形成されるカラーフィルタと、
    前記基板上に形成される複数の第１の段差部と
    を備え、
    前記複数の第１の段差部のうちの少なくとも１つの第１の段差部は、他の第１の段差部と第１の間隔だけ離れるように配置される
    ように構成された
    固体撮像装置を形成する
    固体撮像装置の製造方法。
  7. 基板上に形成されるカラーフィルタと、
    前記基板上に形成される複数の第１の段差部と
    を備え、
    前記複数の第１の段差部のうちの少なくとも１つの第１の段差部は、他の第１の段差部と第１の間隔だけ離れるように配置される
    ように構成された
    電子機器。
  8. 基板上に形成されるカラーフィルタと、
    前記基板上に四角柱を形成する複数の第１の段差部と
    を備え、
    所定の前記第１の段差部は、前記所定の第１の段差部の角のうちの第１の位置に最も近い角、他の第１の段差部の前記第１の位置に最も近い角と同一の辺上の角、および前記第１の位置が、一直線上に並び、かつ、前記所定の第１の段差部の角のうちの前記第１の位置に最も近い角と同一の辺上の角、他の第１の段差部の前記第１の位置から最も近い角、および前記第１の位置が、一直線上に並ぶように、配置される
    ように構成された
    固体撮像装置。
  9. 前記第１の段差部は、前記基板と他の基板を電気的に接続する
    ように構成された
    請求項８に記載の固体撮像装置。
  10. 複数の前記第１の段差部のそれぞれは、前記第１の段差部の角のうちの前記第１の位置に最も近い角、他の第１の段差部の前記第１の位置に最も近い角と同一の辺上の角、および前記第１の位置が、一直線上に並び、かつ、前記第１の段差部の角のうちの前記第１の位置に最も近い角と同一の辺上の角、他の第１の段差部の前記第１の位置から最も近い角、および前記第１の位置が、一直線上に並ぶように、配置される
    ように構成された
    請求項８に記載の固体撮像装置。
  11. 前記基板上に四角柱を形成する複数の第２の段差部
    をさらに備え、
    所定の前記第２の段差部は、前記所定の第２の段差部の角のうちの第２の位置に最も近い角、他の第２の段差部の前記第２の位置に最も近い角と同一の辺上の角、および前記第２の位置が、一直線上に並び、かつ、前記所定の第２の段差部の角のうちの前記第２の位置に最も近い角と同一の辺上の角、他の第２の段差部の前記第２の位置から最も近い角、および前記第２の位置が、一直線上に並ぶように、配置される
    ように構成された
    請求項８に記載の固体撮像装置。
  12. 複数の前記第２の段差部のそれぞれは、前記第２の段差部の角のうちの前記第２の位置に最も近い角、他の第２の段差部の前記第２の位置に最も近い角と同一の辺上の角、および前記第２の位置が、一直線上に並び、かつ、前記第２の段差部の角のうちの前記第２の位置に最も近い角と同一の辺上の角、他の第２の段差部の前記第２の位置から最も近い角、および前記第２の位置が、一直線上に並ぶように、配置される
    ように構成された
    請求項１１に記載の固体撮像装置。
  13. 基板上に形成されるカラーフィルタと、
    前記基板上に前記カラーフィルタを囲うようにリング状の立体を形成する段差部と
    を備える固体撮像装置。
  14. 前記段差部は、前記基板と他の基板を電気的に接続する
    ように構成された
    請求項１３に記載の固体撮像装置。
JP2014044037A 2014-03-06 2014-03-06 固体撮像装置およびその製造方法、並びに電子機器 Pending JP2015170702A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2014044037A JP2015170702A (ja) 2014-03-06 2014-03-06 固体撮像装置およびその製造方法、並びに電子機器
TW104102423A TWI646674B (zh) 2014-03-06 2015-01-23 Solid-state imaging device, manufacturing method thereof, and electronic device
US15/121,961 US10651229B2 (en) 2014-03-06 2015-02-24 Solid-state image device and method for manufacturing solid-state image device, and electronic device
KR1020167016382A KR102383180B1 (ko) 2014-03-06 2015-02-24 고체 촬상 장치 및 그 제조 방법 및 전자 기기
CN201580011344.5A CN106062955B (zh) 2014-03-06 2015-02-24 固体摄像装置、固体摄像装置制造方法和电子设备
PCT/JP2015/055141 WO2015133324A1 (ja) 2014-03-06 2015-02-24 固体撮像装置およびその製造方法、並びに電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014044037A JP2015170702A (ja) 2014-03-06 2014-03-06 固体撮像装置およびその製造方法、並びに電子機器

Publications (1)

Publication Number Publication Date
JP2015170702A true JP2015170702A (ja) 2015-09-28

Family

ID=54055133

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014044037A Pending JP2015170702A (ja) 2014-03-06 2014-03-06 固体撮像装置およびその製造方法、並びに電子機器

Country Status (6)

Country Link
US (1) US10651229B2 (ja)
JP (1) JP2015170702A (ja)
KR (1) KR102383180B1 (ja)
CN (1) CN106062955B (ja)
TW (1) TWI646674B (ja)
WO (1) WO2015133324A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022552035A (ja) * 2019-08-23 2022-12-15 京東方科技集團股▲ふん▼有限公司 発光ダイオード表示パネル及びその製造方法、表示装置
US11957023B2 (en) 2019-08-23 2024-04-09 Boe Technology Group Co., Ltd. Light-emitting diode display panel, manufacturing method thereof, and display device

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017092695A2 (zh) * 2015-12-01 2017-06-08 宁波舜宇光电信息有限公司 摄像模组及其电气支架
US10121812B2 (en) 2015-12-29 2018-11-06 Taiwan Semiconductor Manufacturing Co., Ltd. Stacked substrate structure with inter-tier interconnection
KR102466959B1 (ko) 2015-12-31 2022-11-11 엘지디스플레이 주식회사 유기 발광 표시 장치
JP2017183387A (ja) 2016-03-29 2017-10-05 ソニー株式会社 回路基板、半導体装置、撮像装置、固体撮像素子、および固体撮像素子の製造方法、並びに電子機器
JP2018129412A (ja) * 2017-02-09 2018-08-16 ソニーセミコンダクタソリューションズ株式会社 半導体装置、および半導体装置の製造方法
JP7353729B2 (ja) * 2018-02-09 2023-10-02 キヤノン株式会社 半導体装置、半導体装置の製造方法
CN111524920B (zh) * 2019-02-02 2023-08-11 格科微电子（上海）有限公司 前照式cmos图像传感器的形成方法
CN112017529A (zh) 2019-05-30 2020-12-01 京东方科技集团股份有限公司 显示面板缓冲结构、显示屏模组、其制备方法及终端设备
JP2022187526A (ja) * 2021-06-08 2022-12-20 ソニーセミコンダクタソリューションズ株式会社 撮像素子パッケージおよび電子機器

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6337655A (ja) * 1986-07-31 1988-02-18 Toshiba Corp 固体カラ−撮像装置
JPH05299625A (ja) * 1992-04-21 1993-11-12 Mitsubishi Electric Corp 固体撮像素子およびその製造方法
JP3457551B2 (ja) * 1998-11-09 2003-10-20 株式会社東芝 固体撮像装置
JP4595576B2 (ja) * 2005-02-08 2010-12-08 株式会社ニコン 固体撮像素子の検査方法、検査用プログラム、及び電子カメラ
TWI312552B (en) * 2005-06-20 2009-07-21 Taiwan Semiconductor Mfg Method for processing substrate
JP5365514B2 (ja) * 2007-03-30 2013-12-11 富士通セミコンダクター株式会社 半導体装置およびその製造方法
JP4873001B2 (ja) 2008-12-10 2012-02-08 ソニー株式会社 固体撮像装置とその製造方法、電子機器並びに半導体装置
JP5268618B2 (ja) 2008-12-18 2013-08-21 株式会社東芝 半導体装置
JP5493461B2 (ja) * 2009-05-12 2014-05-14 ソニー株式会社 固体撮像装置、電子機器及び固体撮像装置の製造方法
KR101595818B1 (ko) * 2009-08-26 2016-02-22 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
JP2011082391A (ja) * 2009-10-08 2011-04-21 Sony Corp 固体撮像装置とその製造方法、及び電子機器
JP2010199602A (ja) 2010-04-16 2010-09-09 Sony Corp 固体撮像素子及びその製造方法
JP5987275B2 (ja) * 2011-07-25 2016-09-07 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法、および電子機器
CN103022062B (zh) * 2011-07-19 2016-12-21 索尼公司 固体摄像器件及其制造方法和电子设备
JP5760923B2 (ja) 2011-10-04 2015-08-12 ソニー株式会社 固体撮像装置の製造方法
TWI577001B (zh) * 2011-10-04 2017-04-01 Sony Corp 固體攝像裝置、固體攝像裝置之製造方法及電子機器
JP2013214616A (ja) 2012-04-02 2013-10-17 Sony Corp 固体撮像装置、固体撮像装置の製造方法及び電子機器
TWM485621U (zh) * 2014-05-01 2014-09-11 Oriental Inst Technology 充氣式腹帶

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022552035A (ja) * 2019-08-23 2022-12-15 京東方科技集團股▲ふん▼有限公司 発光ダイオード表示パネル及びその製造方法、表示装置
JP7335359B2 (ja) 2019-08-23 2023-08-29 京東方科技集團股▲ふん▼有限公司 発光ダイオード表示パネル及びその製造方法、表示装置
US11805680B2 (en) 2019-08-23 2023-10-31 Boe Technology Group Co., Ltd. Light-emitting diode display panel, manufacturing method thereof, and display device
US11957023B2 (en) 2019-08-23 2024-04-09 Boe Technology Group Co., Ltd. Light-emitting diode display panel, manufacturing method thereof, and display device

Also Published As

Publication number Publication date
CN106062955B (zh) 2020-04-14
CN106062955A (zh) 2016-10-26
US10651229B2 (en) 2020-05-12
WO2015133324A1 (ja) 2015-09-11
KR102383180B1 (ko) 2022-04-06
TW201535701A (zh) 2015-09-16
TWI646674B (zh) 2019-01-01
US20170077169A1 (en) 2017-03-16
KR20160130210A (ko) 2016-11-10

Similar Documents

Publication Publication Date Title
WO2015133324A1 (ja) 固体撮像装置およびその製造方法、並びに電子機器
US11329091B2 (en) Solid-state image pickup unit, method of manufacturing solid-state image pickup unit, and electronic apparatus
US11689070B2 (en) Solid-state imaging device, method of manufacturing solid-state imaging device, and electronic apparatus
US8541878B2 (en) Semiconductor apparatus, method of manufacturing semiconductor apparatus, method of designing semiconductor apparatus, and electronic apparatus
JP6130221B2 (ja) 固体撮像装置、および電子機器
JP5760923B2 (ja) 固体撮像装置の製造方法
JP2011151375A (ja) 半導体装置とその製造方法、及び電子機器
JP2013115289A (ja) 半導体装置、半導体装置の製造方法、および電子機器
JP6963873B2 (ja) 固体撮像素子、固体撮像素子の製造方法および電子機器
KR20120067282A (ko) 반도체 장치와 그 제조 방법, 및 전자 기기
JP2013214616A (ja) 固体撮像装置、固体撮像装置の製造方法及び電子機器
JP5948783B2 (ja) 固体撮像装置、および電子機器
JP2016034029A (ja) 固体撮像装置
JP2015156502A (ja) 固体撮像装置、固体撮像装置の製造方法、および電子機器