JP2023022718A - 撮像装置及びその製造方法、電子機器 - Google Patents
撮像装置及びその製造方法、電子機器 Download PDFInfo
- Publication number
- JP2023022718A JP2023022718A JP2021127741A JP2021127741A JP2023022718A JP 2023022718 A JP2023022718 A JP 2023022718A JP 2021127741 A JP2021127741 A JP 2021127741A JP 2021127741 A JP2021127741 A JP 2021127741A JP 2023022718 A JP2023022718 A JP 2023022718A
- Authority
- JP
- Japan
- Prior art keywords
- light shielding
- imaging device
- semiconductor substrate
- region
- photoelectric conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003384 imaging method Methods 0.000 title claims abstract description 201
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 50
- 239000004065 semiconductor Substances 0.000 claims abstract description 191
- 239000000758 substrate Substances 0.000 claims abstract description 163
- 238000006243 chemical reaction Methods 0.000 claims abstract description 110
- 239000000463 material Substances 0.000 claims description 98
- 238000000034 method Methods 0.000 claims description 53
- 238000005530 etching Methods 0.000 claims description 47
- 239000011248 coating agent Substances 0.000 claims description 22
- 238000000576 coating method Methods 0.000 claims description 22
- 238000011049 filling Methods 0.000 claims description 16
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 230000000903 blocking effect Effects 0.000 claims description 6
- 239000010949 copper Substances 0.000 claims description 6
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 5
- 239000011651 chromium Substances 0.000 claims description 5
- 239000010936 titanium Substances 0.000 claims description 5
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 4
- 229910052804 chromium Inorganic materials 0.000 claims description 4
- 229910017052 cobalt Inorganic materials 0.000 claims description 4
- 239000010941 cobalt Substances 0.000 claims description 4
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 4
- 229910052802 copper Inorganic materials 0.000 claims description 4
- 229910052741 iridium Inorganic materials 0.000 claims description 4
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 claims description 4
- 229910052750 molybdenum Inorganic materials 0.000 claims description 4
- 239000011733 molybdenum Substances 0.000 claims description 4
- 229910052759 nickel Inorganic materials 0.000 claims description 4
- HWLDNSXPUQTBOD-UHFFFAOYSA-N platinum-iridium alloy Chemical compound [Ir].[Pt] HWLDNSXPUQTBOD-UHFFFAOYSA-N 0.000 claims description 4
- WNUPENMBHHEARK-UHFFFAOYSA-N silicon tungsten Chemical compound [Si].[W] WNUPENMBHHEARK-UHFFFAOYSA-N 0.000 claims description 4
- 229910052715 tantalum Inorganic materials 0.000 claims description 4
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 4
- 229910052719 titanium Inorganic materials 0.000 claims description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 4
- 229910052721 tungsten Inorganic materials 0.000 claims description 4
- 239000010937 tungsten Substances 0.000 claims description 4
- 230000007547 defect Effects 0.000 abstract description 12
- 238000012546 transfer Methods 0.000 description 51
- 238000002955 isolation Methods 0.000 description 34
- 238000012986 modification Methods 0.000 description 29
- 230000004048 modification Effects 0.000 description 29
- 238000012545 processing Methods 0.000 description 29
- 238000001514 detection method Methods 0.000 description 22
- 238000010586 diagram Methods 0.000 description 19
- 230000008569 process Effects 0.000 description 19
- 238000007667 floating Methods 0.000 description 17
- 238000009792 diffusion process Methods 0.000 description 16
- 230000006870 function Effects 0.000 description 12
- 238000001312 dry etching Methods 0.000 description 11
- 230000003321 amplification Effects 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 8
- 239000012535 impurity Substances 0.000 description 8
- 238000003199 nucleic acid amplification method Methods 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 239000013078 crystal Substances 0.000 description 7
- 239000000126 substance Substances 0.000 description 7
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- 239000007864 aqueous solution Substances 0.000 description 5
- 230000000875 corresponding effect Effects 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 238000013500 data storage Methods 0.000 description 4
- 230000007246 mechanism Effects 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 238000005498 polishing Methods 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- OAKJQQAXSVQMHS-UHFFFAOYSA-N Hydrazine Chemical compound NN OAKJQQAXSVQMHS-UHFFFAOYSA-N 0.000 description 3
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 230000031700 light absorption Effects 0.000 description 3
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 3
- QNRATNLHPGXHMA-XZHTYLCXSA-N (r)-(6-ethoxyquinolin-4-yl)-[(2s,4s,5r)-5-ethyl-1-azabicyclo[2.2.2]octan-2-yl]methanol;hydrochloride Chemical compound Cl.C([C@H]([C@H](C1)CC)C2)CN1[C@@H]2[C@H](O)C1=CC=NC2=CC=C(OCC)C=C21 QNRATNLHPGXHMA-XZHTYLCXSA-N 0.000 description 2
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 2
- 235000011114 ammonium hydroxide Nutrition 0.000 description 2
- HUCVOHYBFXVBRW-UHFFFAOYSA-M caesium hydroxide Chemical compound [OH-].[Cs+] HUCVOHYBFXVBRW-UHFFFAOYSA-M 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- -1 hydrogen ions Chemical class 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 240000004050 Pentaglottis sempervirens Species 0.000 description 1
- 235000004522 Pentaglottis sempervirens Nutrition 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 239000000908 ammonium hydroxide Substances 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 238000002485 combustion reaction Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000000116 mitigating effect Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Electromagnetism (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Element Separation (AREA)
Abstract
【課題】製造時における欠陥の発生が抑えられた撮像装置を提供する。【解決手段】撮像装置101であって、半導体基板11内に配置され、受光量に応じた電荷を光電変換により生成する光電変換部51と、光電変換部51の半導体基板11の光入射面とは反対の第1面11A側に配置され、光電変換部51から転送された電荷を保持する電荷保持部MEMと、光電変換部51と電荷保持部MEMとの間に配置され、電荷保持部MEMの少なくとも一部を取り囲む遮光部12と、を備え、遮光部12は、遮光部12の一部の領域で半導体基板11に導通する導通部12Cを有する。【選択図】図10
Description
本開示は、光電変換による撮像を行う撮像装置及びその製造方法、電子機器に関する。
全画素を同じタイミングで撮像するグローバルシャッタ方式の撮像装置が知られている。この種の撮像装置では、各画素に、光電変換部で生成された電荷を蓄積する電荷保持部が設けられている。このような撮像装置において、光電変換部と電荷保持部とを積層させるとともに、光電変換部と電荷保持部との間に遮光膜を形成することで、電荷保持部の面積を確保しつつ、光電変換部で吸収されずに通過した光による電荷のノイズを防ぐという技術が提案されている(例えば、特許文献1参照)。
本開示は、製造時における欠陥の発生が抑えられた撮像装置を提供することを目的とする。
本開示の一側面による撮像装置は、半導体基板内に配置され、受光量に応じた電荷を光電変換により生成する光電変換部と、前記光電変換部の前記半導体基板の光入射面とは反対の第1面側に配置され、前記光電変換部から転送された前記電荷を保持する電荷保持部と、前記光電変換部と前記電荷保持部との間に配置され、前記電荷保持部の少なくとも一部を取り囲む遮光部と、を備え、前記遮光部は、前記遮光部の一部の領域で前記半導体基板に導通する導通部を有する。
前記遮光部は、前記光電変換部と前記電荷保持部との間において、前記半導体基板の面内方向に広がる水平遮光部分と、前記半導体基板の前記第1面から深さ方向に延びて、前記水平遮光部分に接続される壁状の垂直遮光部分と、を有してもよい。前記遮光部は、導電性の遮光材料を有する遮光材料部と、前記遮光材料部の周囲を覆う絶縁膜と、を有するとともに、前記導通部において、前記遮光材料部が前記絶縁膜を介さずに前記半導体基板に接続してもよい。前記遮光部は、前記半導体基板の前記光入射面である第2面及び前記第1面から離間した内部の領域に前記導通部を有してもよい。
前記遮光部は、前記撮像装置の有効画素領域の内側の領域である有効画素内領域に、前記導通部を有さず、前記有効画素領域の外側の領域である有効画素外領域に、前記導通部を有してもよい。前記遮光部の前記水平遮光部分は、前記有効画素内領域から前記有効画素外領域にかけて一続きに配置されてもよい。
前記遮光部の前記導通部は、前記遮光材料部と前記半導体基板内の高濃度のP型領域とが接触する領域を含むものでもよい。前記遮光部は、前記撮像装置の有効画素領域の内側の領域である有効画素内領域に前記導通部を有し、前記導通部は、前記遮光材料部と前記半導体基板内の高濃度のP型領域とが接触する領域を含むものでもよい。
前記半導体基板は、シリコン基板でもよい。前記遮光材料部は、タングステン、チタン、タンタル、ニッケル、モリブデン、クロム、イリジウム、白金イリジウム、窒化チタン、アルミニウム、銅、コバルト又はタングステンシリコン化合物により構成されてもよい。
本開示の一側面による撮像装置の製造方法は、半導体基板に、受光量に応じた電荷を光電変換により生成する光電変換部を形成する光電変換部形成工程と、前記光電変換部の前記半導体基板の光入射面とは反対の第1面側に、遮光部を形成する遮光部形成工程と、前記遮光部の前記半導体基板における前記第1面側に、前記遮光部によって少なくとも一部が取り囲まれ、前記光電変換部から転送された前記電荷を保持する電荷保持部を形成する電荷保持部形成工程と、を備え、前記遮光部は、導電性の遮光材料を含む遮光材料部と、前記遮光材料部の周囲を覆う絶縁膜と、を有するとともに、その一部の領域に、前記遮光材料部が前記絶縁膜を介さずに前記半導体基板に接続する導通部が設けられる。
前記遮光部形成工程は、前記光電変換部と前記電荷保持部との間において前記半導体基板の面内方向に広がる水平空洞部分と、前記半導体基板の前記第1面から深さ方向に延びて前記水平空洞部分に接続されるトレンチ部分と、を有するとともに、前記絶縁膜で覆われた空洞部を形成する空洞部形成工程と、前記導通部に対応する領域の前記絶縁膜を除去する絶縁膜除去工程と、前記空洞部に前記遮光材料部を構成する遮光材料を充填する遮光材料充填工程と、を有してもよい。
前記絶縁膜除去工程は、前記半導体基板の前記第1面の一部の領域であるレジスト塗布領域にレジストを塗布するレジスト塗布工程と、前記レジスト塗布領域の外側に存在する前記空洞部に形成された前記絶縁膜の少なくとも一部をエッチングにより除去するエッチング工程と、前記レジスト塗布工程において塗布された前記レジストを除去する、レジスト除去工程と、を有してもよい。前記エッチング工程は、異方性エッチングによって、前記空洞部の前記トレンチ部分の底面の前記絶縁膜を除去するものであってもよい。前記レジスト塗布工程は、前記レジストを前記レジスト塗布領域に存在する前記空洞部の前記水平空洞部分まで充填するように塗布するものであって、前記エッチング工程は、等方性エッチングによって、前記空洞部の前記絶縁膜を除去するものであってもよい。前記レジスト塗布領域は、前記撮像装置の有効画素領域の全体を含むものでもよい。
本開示の一側面による電子機器は、撮像装置を備え、前記撮像装置は、半導体基板内に配置され、受光量に応じた電荷を光電変換により生成する光電変換部と、前記光電変換部の前記半導体基板の光入射面とは反対の第1面側に配置され、前記光電変換部から転送された前記電荷を保持する電荷保持部と、前記光電変換部と前記電荷保持部との間に配置され、前記電荷保持部の少なくとも一部を取り囲む遮光部と、を有し、前記遮光部は、前記遮光部の一部の領域で前記半導体基板に導通する導通部を有する。
以下、本開示の実施の形態の一例(以下、「本実施形態」という。)について、図面を参照しつつ説明する。なお、説明は以下の順序で行う。
1.本実施形態の撮像装置の構造
2.本実施形態の撮像装置の製造方法
3.変形例
4.電子機器への適用例
5.移動体への適用例
6.まとめ
1.本実施形態の撮像装置の構造
2.本実施形態の撮像装置の製造方法
3.変形例
4.電子機器への適用例
5.移動体への適用例
6.まとめ
<1.本実施形態の撮像装置の構造>
本実施形態の撮像装置は、例えば、CMOS(Complementary Metal Oxide Semiconductor)イメージセンサ等によるグローバルシャッタ方式の裏面照射型のイメージセンサである。本実施形態の撮像装置は、被写体からの光を画素ごとに受光して光電変換し、電気信号である画素信号を生成する。
本実施形態の撮像装置は、例えば、CMOS(Complementary Metal Oxide Semiconductor)イメージセンサ等によるグローバルシャッタ方式の裏面照射型のイメージセンサである。本実施形態の撮像装置は、被写体からの光を画素ごとに受光して光電変換し、電気信号である画素信号を生成する。
グローバルシャッタ方式とは、全画素の露光の開始と終了を同時に行う方式である。ここで、全画素とは、有効な画像を形成する全ての画素を指し、画像形成に寄与しないダミー画素等は除外される。また、画像の歪みや露光時間差が問題にならない程度に十分小さければ、必ずしも同時で無くてもよい。例えば、複数行(数十行など)単位で同時露光を行う動作を、行方向に複数行単位でずらしながら繰り返す場合も、グローバルシャッタ方式に含まれる。また、一部の画素領域に対してのみ、同時露光を行う場合も、グローバルシャッタ方式に含まれる。
裏面照射型のイメージセンサとは、被写体からの光が入射する受光面と、各画素を駆動させるトランジスタ等の配線が設けられた配線層との間に、被写体からの光を受光して電気信号に変換するフォトダイオード等の光電変換部を画素ごとに配置したイメージセンサである。なお、本開示に係る技術は、CMOSイメージセンサ以外の撮像方式のイメージセンサにも適用できる場合がありうる。
(撮像装置101のブロック構成)
図1は、本実施形態の撮像装置101の概略構成を示すブロック図である。
図1は、本実施形態の撮像装置101の概略構成を示すブロック図である。
本実施形態の撮像装置101は、後述するとおり、半導体基板11上に形成されるものであるため、正確には固体撮像装置であるが、以下では、単に撮像装置と呼ぶ。
撮像装置101は、例えば、画素アレイ部111と、垂直駆動部112と、ランプ波モジュール113と、カラム信号処理部114と、クロックモジュール115と、データ格納部116と、水平駆動部117と、システム制御部118と、信号処理部119と、を備える。
画素アレイ部111は、被写体から入射した光の量に応じた電荷を生成して蓄積する光電変換素子を含むセンサ画素121を複数有する。複数のセンサ画素121は、図1に示すように、横方向(行方向)及び縦方向(列方向)のそれぞれに配列される。センサ画素121は、撮像装置101の画素に対応する。センサ画素121の画素情報は、後述の読み出し回路120を介して読み出されることになる。
また、画素アレイ部111は、画素駆動線122と、垂直信号線123と、を有する。画素駆動線122は、行方向に一列に配列されたセンサ画素121からなる画素行ごとに、行方向に沿って配線されている。垂直信号線123は、列方向に一列に配列されたセンサ画素121からなる画素列ごとに、列方向に沿って配線されている。
垂直駆動部112は、シフトレジスタやアドレスデコーダなどからなる。垂直駆動部112は、複数の画素駆動線122を介して複数のセンサ画素121に対して信号等をそれぞれ供給することにより、画素アレイ部111における複数のセンサ画素121の全てを同時に駆動させ、又は、画素行単位で駆動させる。
ランプ波モジュール113は、画素信号のA/D(Analog/Digital)変換に用いるランプ波信号を生成し、カラム信号処理部114に供給する。
カラム信号処理部114は、シフトレジスタやアドレスデコーダなどからなり、ノイズ除去処理、相関二重サンプリング処理、A/D変換処理等を行い、画素信号を生成するものである。カラム信号処理部114は、生成した画素信号を信号処理部119に供給する。
クロックモジュール115は、撮像装置101の各部に対して、動作用のクロック信号を供給するものである。
水平駆動部117は、カラム信号処理部114の画素列に対応する単位回路を順番に選択する。この水平駆動部117による選択走査により、カラム信号処理部114において単位回路ごとに信号処理された画素信号が、順番に信号処理部119に出力されるようになっている。
システム制御部118は、各種のタイミング信号を生成するタイミングジェネレータなどからなる。システム制御部118は、タイミングジェネレータで生成されたタイミング信号に基づいて、垂直駆動部112、ランプ波モジュール113、カラム信号処理部114クロックモジュール115及び水平駆動部117の駆動制御を行なうものである。
信号処理部119は、必要に応じて、データ格納部116にデータを一時的に格納しながら、カラム信号処理部114から供給された画素信号に対して演算処理等の信号処理を行ない、各画素信号からなる画像信号を出力するものである。
撮像装置101は、単一又は複数の半導体基板11にて構成される。例えば、撮像装置101は、画素アレイ部111が形成される半導体基板11に、垂直駆動部112、ランプ波モジュール113、カラム信号処理部114、クロックモジュール115、データ格納部116、水平駆動部117、システム制御部118及び信号処理部119等が形成される別の半導体基板11をCu-Cu接合等にて電気的に接続して構成することも可能である。
(読み出し回路120の回路構成)
図2は、センサ画素121及び読み出し回路120の等価回路図である。図3は、画素アレイ部111内の一部の画素領域の平面レイアウト図である。図4は、1画素分の画素領域及びその読み出し回路120を示す平面レイアウト図である。
図2は、センサ画素121及び読み出し回路120の等価回路図である。図3は、画素アレイ部111内の一部の画素領域の平面レイアウト図である。図4は、1画素分の画素領域及びその読み出し回路120を示す平面レイアウト図である。
図2~図4に示すように、読み出し回路120は、4つの転送トランジスタTRZ、TRY、TRX、TRGと、排出トランジスタOFGと、リセットトランジスタRSTと、増幅トランジスタAMPと、選択トランジスタSELと、を有する。これらトランジスタは、N型MOSトランジスタである。
リセットトランジスタRST、増幅トランジスタAMP及び選択トランジスタSELは、画素アレイ部111が配置される半導体基板11とは別の半導体基板に形成されて貼り合わされるため、図3及び図4の平面レイアウト図には、これらトランジスタは示されていない。
以下では、光電変換部51としてフォトダイオードPDを用いる例を説明する。
光電変換部51(PD)は、受光量に応じた電荷を光電変換により生成する。
転送トランジスタTRZは、センサ画素121内の光電変換部51(PD)に接続されており、光電変換部51(PD)で光電変換された電荷(画素信号)を、転送トランジスタTRYに転送する。転送トランジスタTRZは、縦型トランジスタであり、垂直ゲート電極VGを有する。
転送トランジスタTRYは、転送トランジスタTRZから転送された電荷を、転送トランジスタTRXに転送する。転送トランジスタTRY及びTRXは、一つの転送トランジスタに置換してもよい。転送トランジスタTRY及びTRXとには、電荷保持部MEMが接続されている。転送トランジスタTRY及びTRXのゲート電極に印加される制御信号により、電荷保持部MEMのポテンシャルが制御される。
例えば、転送トランジスタTRY及びTRXがオンすると、電荷保持部MEMのポテンシャルが深くなり、転送トランジスタTRY及びTRXがオフすると、電荷保持部MEMのポテンシャルが浅くなる。そして、例えば、転送トランジスタTRZ、TRY及びTRXがオンすると、フォトダイオードPDに蓄積されている電荷が、転送トランジスタTRZ、TRY及びTRXを介して、電荷保持部MEMに転送される。
転送トランジスタTRXのドレインは、転送トランジスタTRGのソースに電気的に接続されている。転送トランジスタTRY及びTRXのゲートは、画素駆動線122に接続されている。
電荷保持部MEMは、グローバルシャッタ機能を実現するために、光電変換部51(PD)で生成及び蓄積された電荷を一時的に保持する領域である。電荷保持部MEMは、光電変換部51(PD)から転送された電荷を保持する。
転送トランジスタTRGは、転送トランジスタTRXとフローティングディフュージョンFDとの間に接続されている。転送トランジスタTRGは、ゲート電極に印加される制御信号に応じて、電荷保持部MEMに保持されている電荷をフローティングディフュージョンFDに転送する。
例えば、転送トランジスタTRXがオフして、転送トランジスタTRGがオンすると、電荷保持部MEMに保持されている電荷が、フローティングディフュージョンFDに転送される。転送トランジスタTRGのドレインは、フローティングディフュージョンFDに電気的に接続されている。転送トランジスタTRGのゲートは、画素駆動線122に接続されている。
フローティングディフュージョンFDは、転送トランジスタTRGを介して光電変換部51(PD)から出力された電荷を一時的に保持する浮遊拡散領域である。フローティングディフュージョンFDには、例えば、リセットトランジスタRSTが接続されるとともに、増幅トランジスタAMP及び選択トランジスタSELを介して垂直信号線123(VSL)が接続されている。
排出トランジスタOFGは、ゲート電極に印加される制御信号に応じて、光電変換部51(PD)を初期化(リセット)する。排出トランジスタOFGのドレインは、電源線VDDに接続されている。排出トランジスタOFGのソースは、転送トランジスタTRZと転送トランジスタTRYとの間に接続されている。
例えば、転送トランジスタTRZ及び排出トランジスタOFGがオンすると、光電変換部51(PD)の電位が電源線VDDの電位レベルにリセットされる。すなわち、光電変換部51(PD)の初期化が行われる。また、排出トランジスタOFGは、例えば、転送トランジスタTRZと電源線VDDとの間にオーバーフローパスを形成し、光電変換部51(PD)から溢れた電荷を電源線VDDに排出する。
リセットトランジスタRSTは、ゲート電極に印加される制御信号に応じて、電荷保持部MEMからフローティングディフュージョンFDまでの各領域を初期化(リセット)する。リセットトランジスタRSTのドレインは、電源線VDDに接続されている。リセットトランジスタRSTのソースは、フローティングディフュージョンFDに接続されている。
例えば、転送トランジスタTRG及びリセットトランジスタRSTがオンすると、電荷保持部MEM及びフローティングディフュージョンFDの電位が電源線VDDの電位レベルにリセットされる。すなわち、リセットトランジスタRSTをオンすることで、電荷保持部MEM及びフローティングディフュージョンFDの初期化が行われる。
増幅トランジスタAMPは、ゲート電極がフローティングディフュージョンFDに接続され、ドレインが電源線VDDに接続されており、光電変換部51(PD)での光電変換によって得られる電荷を読み出すソースフォロワ回路の入力部となる。すなわち、増幅トランジスタAMPは、ソースが選択トランジスタSELを介して垂直信号線123(VSL)に接続されることにより、垂直信号線123(VSL)の一端に接続される定電流源とソースフォロワ回路を構成する。
選択トランジスタSELは、増幅トランジスタAMPのソースと垂直信号線123(VSL)との間に接続されている。選択トランジスタSELのゲート電極には、選択信号として制御信号が供給される。選択トランジスタSELは、制御信号がオンすると導通状態となり、選択トランジスタSELに連結されたセンサ画素121が選択状態となる。センサ画素121が選択状態になると、増幅トランジスタAMPから出力される画素信号が、垂直信号線123(VSL)を介してカラム信号処理部114に読み出される。
図3及び図4に示すように、一つのセンサ画素121の読み出し回路120内の転送トランジスタTRG、TRX、TRY、TRZと排出トランジスタOFGとは、Y方向に順に配置されている。Y方向に隣接する2つのセンサ画素121内の各トランジスタの配置は、Y方向の画素の境界に対して対称に配置されている。X方向に隣接する2つのセンサ画素121用の読み出し回路120内の各トランジスタの配列は、逆である場合と、同じである場合が交互に繰り返される。
転送トランジスタTRG、TRX、TRYの下方には、電荷保持部MEMが配置されている。また、一つのセンサ画素121内の光電変換部51(PD)は、そのセンサ画素121の転送トランジスタTRG、TRX、TRYの下方と、X方向に隣接するセンサ画素121の排出トランジスタOFG、転送トランジスタTRZ、TRYの下方と、にまたがって配置されている。
読み出し回路120内の各トランジスタの平面レイアウトは、必ずしも図3及び図4に示したものに限定されない。読み出し回路120内の各トランジスタの配置が変われば、その下方に配置される光電変換部51(PD)や電荷保持部MEMの配置場所も変化する。
(撮像装置101の断面構造)
図5は、図3のA-A方向の断面図である。図6は、図3のB-B方向の断面図である。
図5は、図3のA-A方向の断面図である。図6は、図3のB-B方向の断面図である。
図5及び図6に示す撮像装置101は、半導体基板11と、光電変換部51と、電荷保持部MEMと、転送トランジスタTRZ、TRY、TRX、TRGと、排出トランジスタOFGと、フローティングディフュージョンFDと、第1の遮光部12と、第2の遮光部13と、素子分離部13V、20と、配線層80と、固定電荷膜15と、カラーフィルタCFと、受光レンズLNSと、を備えている。転送トランジスタTRZは、縦電極である垂直ゲート電極VGを有する。
本実施形態の撮像装置100では、半導体基板11として、シリコン基板を用いている。図中の「P」及び「N」の記号は、それぞれP型半導体領域及びN型半導体領域を表している。さらに、「P++」、「P+」、「P-」、及び「P--」の各記号における末尾の「+」又は「-」は、いずれもP型半導体領域の不純物濃度を表している。同様に、「N++」、「N+」、「N-」、及び「N--」の各記号における末尾の「+」又は「-」は、いずれもN型半導体領域の不純物濃度を表している。ここで、「+」の数が多いほど不純物濃度が高いことを示し、「-」の数が多いほど不純物濃度が低いことを示す。これは、以降の図面についても同様である。
本明細書では、半導体基板11における配線層80及び読み出し回路120が配置される側の一主面を第1面11Aと呼び、受光レンズLNSが配置されている側の一主面を第2面11B又は受光面と呼ぶ。第1面11Aは、半導体基板11の光入射面とは反対の面である。第2面11Bは、半導体基板11の光入射面である。また、本明細書において、第1面11Aを「表面」と呼び、第2面11Bを「裏面」と呼ぶこともある。
半導体基板11内の光電変換部51は、例えば、第2面11Bに近い位置から順に、N-型半導体領域51Aと、N型半導体領域51Bと、P型半導体領域51Cと、を有する。
第2面11Bに入射された光は、N-型半導体領域51Aで光電変換されて電荷が生成されたのち、その電荷がN型半導体領域51Bに蓄積される。なお、N-型半導体領域51AとN型半導体領域51Bとの境界は必ずしも明確ではなく、例えば、N-型半導体領域51AからN型半導体領域51Bへ向かうにつれて徐々にN型の不純物濃度が高くなっていればよい。また、N型半導体領域とP型半導体領域51Cとの間に、P型半導体領域51CよりもP型不純物濃度の高いP+型半導体領域を設けてもよい。このように、半導体基板11内に形成される光電変換部51の層構成は、必ずしも図5及び図6に示したものに限定されない。
電荷保持部MEMは、P型半導体領域51C内に設けられたN+型半導体領域として構成されている。
転送トランジスタTRZは、半導体基板11の水平面方向に配置される水平ゲート電極HGと、半導体基板11の深さ方向に延びる垂直ゲート電極VGと、を有する。垂直ゲート電極VGの最深位置は、例えば、N-型半導体領域52A内にある。図5の例では、各センサ画素121が2つの垂直ゲート電極VGを有する例を示しているが、垂直ゲート電極VGの本数に制限はなく、1本でも複数本でもよい。転送トランジスタTRZは、光電変換部51で光電変換された電荷を、垂直ゲート電極VGを介して、転送電極TRYまで転送する。
転送トランジスタTRZ、TRY、TRX、TRG及び排出トランジスタOFGの各ゲート電極は、いずれも半導体基板11の第1面11A側に、絶縁層18を介して設けられている。
フローティングディフュージョンFDは、P型半導体領域51C内に設けられたN++型半導体領域として構成されている。
配線層80は、読み出し回路120及び撮像装置101の周辺回路が配置された層である。
第1の遮光部12は、遮光性を有し、第2面11B側からの光が電荷保持部MEMに入射されるのを妨げるように機能する部材である。第1の遮光部12は、光の吸収特性又は反射特性に優れている。
第1の遮光部12は、光電変換部51と電荷保持部MEMとの間に配置され、電荷保持部MEMの少なくとも一部を取り囲むものとなっている。具体的には、第1の遮光部12は、光電変換部51と電荷保持部MEMとの間において、半導体基板11の面内方向に広がる水平遮光部分12Hと、半導体基板11の第1面11Aから深さ方向に延びて、水平遮光部分12Hに接続される壁状の垂直遮光部分12Vと、を有する。図示された例では、水平遮光部分12Hは、XY平面の面内方向に広がったものとなっており、垂直遮光部分12Vは、YZ平面の面内方向に広がったものとなっている。
図7は、第1の遮光部12の配置を示す横断面図であり、図6のC-C断面を示す。
第1の遮光部12の垂直遮光部分12Vは、図6及び図7に示すように、平面視においてX軸方向に隣り合うセンサ画素121同士の境界部分とセンサ画素121の略中央部とのそれぞれに沿って、Y軸方向に延びている。垂直遮光部分12Vは、半導体基板11の第1面11Aから深さ方向に延びて、水平遮光部分12Hに接続されている。垂直遮光部分12Vは、X軸方向では略半画素の間隔で配置されており、Y軸方向には複数画素分の長さを有する。
第1の遮光部12の水平遮光部分12Hは、図5~図7に示すように、第1の遮光部12の垂直遮光部分12Vの最深位置から横(水平)方向に広がっている。図7において、ハッチング領域が水平遮光部分12Hである。この水平遮光部分12Hには、所々に開口部12H1が設けられている。
開口部12H1には、エッチングストッパ17が設けられている。後述するように、水平遮光部分12Hは、ウェットエッチング処理により、深さ方向及び水平方向にトレンチを形成して、そのトレンチ内に遮光部材を充填して形成されるが、エッチングストッパ17を設けることで、エッチングの進行を食い止めることができ、その結果、図7に示すような開口部12H1が形成される。
第1の遮光部12の水平遮光部分12Hは、図5及び図6に示すように、深さ(Z軸)方向において、光電変換部51と電荷保持部MEMとの間に位置する。水平遮光部分12Hは、図7に示すように、開口部12H1を除き、画素アレイ部111におけるXY面の全体に亘って設けられている。
第1の遮光部12の水平遮光部分12Hが光を反射する機能を持っている場合、第2面11Bから入射して光電変換部51により吸収されずに光電変換部51を透過した光は、第1の遮光部12の水平遮光部分12Hにて反射し、再度、光電変換部51へ入射し、光電変換に寄与することとなる。すなわち、第1の遮光部12の水平遮光部分12Hはリフレクタとして機能し、光電変換部51を透過した光が電荷保持部MEMへ入射してノイズが発生するのを抑制し、かつ、光電変換効率Qeを向上させて感度向上を図るように機能する。
また、第1の遮光部12の垂直遮光部分12Vは、隣接するセンサ画素121からの漏れ光が光電変換部51へ入射することにより混色等のノイズを発生させるのを防止するように機能する。
図6及び図7に示すように、第1の遮光部12の垂直遮光部分12Vは、X軸方向に沿って半画素の間隔で設けられて、Y軸方向に延びており、X方向に隣接する2つの垂直遮光部分12Vの間に電荷保持部MEMが配置されている。また、電荷保持部MEMと光電変換部51との間には、第1の遮光部12の水平遮光部分12Hが配置されており、電荷保持部MEMは、垂直遮光部分12Vと水平遮光部分12Hとで取り囲まれている。これにより、光電変換部51で光電変換されなかった光が電荷保持部MEMに入射されるおそれがなくなり、ノイズの削減を図れる。第1の遮光部12は、半導体基板11の第1面11A側に設けられる配線部に電気的に接続されている。
図5及び図6に示すように、第1の遮光部12は、遮光材料部12Aと、その周囲を覆う絶縁膜12Bと、の2層構造を有する。
遮光材料部12Aは、例えば、遮光性を有する単体金属、金属合金、金属窒化物及び金属シリサイドのうちの少なくとも1種を含む材料により構成される。より具体的には、遮光材料部12Aを構成する材料としては、W(タングステン)、Ti(チタン)、Ta(タンタル)、Ni(ニッケル)、Mo(モリブデン)、Cr(クロム)、Ir(イリジウム)、白金イリジウム、TiN(窒化チタン)、Al(アルミニウム)、Cu(銅)、Co(コバルト)又はタングステンシリコン化合物などが挙げられる。なお、遮光材料部12Aを構成する材料は、これらに限定されるものではない。例えば、金属以外の遮光性を有する物質を用いることも可能である。
絶縁膜12Bは、例えばSiOx(シリコン酸化物)などの絶縁材料により構成されている。絶縁膜12Bにより、遮光材料部12Aと半導体基板11との電気的絶縁性が確保される。
第2の遮光部13は、遮光性を有し、半導体基板11の第2面11B側から入射された光が垂直ゲート電極VG等に入射するのを妨げるように機能する部材である。第2の遮光部13は、光の吸収特性又は反射特性に優れている。
第2の遮光部13は、第1の遮光部12よりも、半導体基板11の第2面11Bに近い側に配置されている。第2の遮光部13は、半導体基板11の深さ方向に延在される垂直遮光部分13Vと、半導体基板11の水平方向に延在される水平遮光部分13Hと、を有する。垂直遮光部分13Vは、後述する素子分離部13V、20の一部を兼ねている。図5に示すように、第2の遮光部13の断面形状は、垂直遮光部分13Vと水平遮光部分13Hとにて形成されるT字形状である。
図8は、第2の遮光部13及び素子分離部13V、20の配置を示す横断面図であり、図6のD-D断面を示す。
第2の遮光部13は、図8に示すように、XY平面上にセンサ画素121の境界に沿って千鳥状に配置されている。第2の遮光部13の垂直遮光部分13Vから水平に延びる水平遮光部分13Hは、例えば、シリコン基板11の結晶面に沿った菱形形状である。この水平遮光部分13Hは、平面視したときに、転送トランジスタTRZの垂直ゲート電極VGと深さ方向に重なる位置に配置されている。これにより、半導体基板11の第2面11B側から入射された光が水平遮光部分13Hで遮光されて、垂直ゲート電極VGに入射されなくなる。
図5及び図6に示すように、第2の遮光部13は、第1の遮光部12と同様、遮光材料部13Aと、その周囲を覆う絶縁膜13Bと、の2層構造を有する。
素子分離部13V、20は、画素の境界に沿って設けられており、第1の素子分離部13Vと第2の素子分離部20とを有する。第1の素子分離部13Vは、上述した第2の遮光部13の垂直遮光部分13Vに相当する。
第2の素子分離部20は、互いに隣り合うセンサ画素121同士の境界位置に沿って深さ(Z軸)方向に延在すると共に、各光電変換部51を取り囲む壁状の部材である。第2の素子分離部20により、互いに隣り合うセンサ画素121同士を電気的に分離することができる。第2の素子分離部20は、例えば、酸化珪素などの絶縁材料によって構成されている。第2の素子分離部20は、隣接するセンサ画素121に光が入射されるのを防止するために用いることができる。第2の素子分離部20は、光の吸収特性又は反射特性に優れた材料で形成される。
素子分離部13V、20は、図8に示すように、センサ画素121の境界に沿って配置されており、各センサ画素121の光電変換部51の側面を囲むように配置されている。
図5、図6及び図8に示すように、センサ画素121の境界には、第1の素子分離部(第2の遮光部13の垂直遮光部分)13V又は第2の素子分離部20が配置されている。図5及び図6では、第2の素子分離部20は垂直遮光部分のみを有するが、第2の素子分離部20は垂直遮光部分と水平遮光部分とを有していてもよく、第2の素子分離部20の断面形状も、T字形状や十字形状など、種々の断面形状が考えられる。
第1の素子分離部(第2の遮光部13の垂直遮光部分)13Vと第2の素子分離部20とは、いずれも、半導体基板11の第2面11B側から各センサ画素121内に入射された光が隣接するセンサ画素121に漏れ出すのを防止することができ、画素間クロストークの低減を図ることができる。
図5及び図6に示すように、第2の素子分離部20は、第1の遮光部12及び第2の遮光部13と同様、遮光材料部20Aと、その周囲を覆う絶縁膜20Bと、の2層構造を有する。
第1の遮光部12、第2の遮光部13及び第2の素子分離部20は、必ずしも同じ構造及び同じ材料で構成されるとは限らないが、光の吸収特性又は反射特性に優れた材料を含む点では共通する。第1の遮光部12は、半導体基板11の第1面11A側から深さ方向に延びる垂直遮光部分を有するのに対し、第2の遮光部13及び第2の素子分離部20は、半導体基板11の第2面11B側から深さ方向に延びる垂直遮光部分を有する。
図5及び図6に示すように、光電変換部51と第2面11Bとの間には、固定電荷膜15が設けられている。固定電荷膜15は、半導体基板11の第2面11Bに沿って設けられている。固定電荷膜15は、半導体基板11の受光面である第2面11Bの界面準位に起因する暗電流の発生を抑制するために、負の固定電荷を有する。固定電荷膜15が誘起する電界により、半導体基板11の第2面11B近傍にホール蓄積層が形成される。このホール蓄積層によって第2面11Bからの電子の発生が抑制される。
図5及び図6に示すように、固定電荷膜15の下方(-Z方向)には、カラーフィルタCFが配置され、カラーフィルタCFの下方(-Z方向)には、受光レンズLNSが配置されている。カラーフィルタCF及び受光レンズLNSは、画素ごとに設けられている。
(第1の遮光部12の導通部12C)
以上の構成を有する撮像装置において、本開示の開示者らは、研究の結果、次に述べる理由により、第1の遮光部12が、撮像装置101の製造工程において生じる欠陥の原因になっていることを見出した。
以上の構成を有する撮像装置において、本開示の開示者らは、研究の結果、次に述べる理由により、第1の遮光部12が、撮像装置101の製造工程において生じる欠陥の原因になっていることを見出した。
第1の遮光部12は、遮光材料部12Aが絶縁膜12Bによって覆われている。このことから、第1の遮光部12の遮光材料部12Aが導電性の材料で構成されている場合、その遮光材料部12Aは、半導体基板11の内部において、フローティング状態となる。そのため、半導体基板11に第1の遮光部12を形成した後の製造工程におけるドライエッチング等の加工時に、プラズマとの間でアーキング(異常放電)が発生するリスクが存在する。このアーキングによって、撮像装置101に、半導体基板11の格子欠陥等の、欠陥が生じることになる。
そして、本開示の開示者らは、第1の遮光部12の一部の領域を半導体基板11に導通させて、第1の遮光部12の電位を固定することによって、撮像装置101の製造工程におけるアーキングの発生、ひいては、欠陥の発生を抑えることができることを見出した。このことから、本実施形態の撮像装置101は、その第1の遮光部12が、その一部の領域で前記半導体基板に導通することを特徴とする。
図9は、第1の遮光部12の導通部12Cの領域を示す平面レイアウト図である。図10は、撮像装置101の有効画素領域111Aの外側の領域における断面構造を示す縦断面図であり、図9のE-E断面を示す。
図10に示すように、第1の遮光部12は、導電性の遮光材料を有する遮光材料部12Aと、遮光材料部12Aの周囲を覆う絶縁膜12Bと、を有するとともに、一部の領域に、遮光材料部12Aが絶縁膜12Bを介さずに半導体基板11に接続する導通部12Cを有する。図示された例では、第1の遮光部12の導通部12Cは、垂直遮光部分12Vの底面に設けられている。
図9及び図10に示す例では、第1の遮光部12は、撮像装置101の有効画素領域111Aの外側の領域の一部で半導体基板11に導通している。つまり、第1の遮光部12は、有効画素領域111Aの内側の領域に導通部12Cを有さず、有効画素領域111Aの外側の領域に導通部12Cを有している。
ここで、有効画素領域111Aは、撮像装置101が撮像に利用するセンサ画素121が配置された領域を意味する。通常、画素アレイ部111の周辺縁付近の画素センサ121は、撮像装置101の撮像には利用されないものとなっている。例えば、有効画素領域111Aは、画素アレイ部111の端部から一定数の画素分、例えば、20画素分より内側の領域である。
第1の遮光部12が有効画素領域111Aの内側の領域に導通部12Cを有しないものとなっているのは、暗電流の抑制の観点や、第1の遮光部12に負バイアスをかけたときの影響の観点からである。有効画素領域111Aの内側に導通部12Cが存在する場合、導通部12C周辺におけるエネルギープロファイルや結晶状態の変化により、撮像装置101における撮像結果に好ましくない影響を与えることになる。
第1の遮光部12の水平遮光部分12Hは、有効画素領域111Aの内側から有効画素領域111Aの外側にかけて一続きに配置されている。そのため、第1の遮光部12は、有効画素領域111Aの外側の領域のみに導通部12Cを有するものであったとしても、その全体の電位が固定されることになる。
また、第1の遮光部12は、半導体基板11上の面積確保、製造工程数の削減、及び、第1の遮光部12の形成後の研磨工程の存在などの観点から、半導体基板11の第1面11A上又は第2面11B上ではなく、第1面11A及び第2面11Bから離間した内部の領域に導通部12Cを有するものとなっている。
また、図9及び図10に示す例では、導通部12Cは、X方向に並ぶすべての垂直遮光部分12Vの底面に設けられているのではなく、一部の垂直遮光部分12Vの底面に設けられている。図示された例では、導通部12Cが設けられた垂直遮光部分12Vと導通部12Cが設けられていない垂直遮光部分12Vとが、交互に配置されている。
第1の遮光部12と半導体基板11との導通を確保する観点からは、導通部12Cの領域が広いほど好ましい。しかし、導通部12Cの領域が広くなると、後述の導通部12Cの形成過程におけるエッチング等おいて半導体基板11等が損傷するリスクが高くなる。そのため、この観点からは、導通部12Cの領域が狭いほど好ましい。そのため、図示された例では、有効画素領域111Aの外側の領域の一部に導通部12Cが設けられている。
以上をまとめると、本実施形態の撮像装置101は、半導体基板11上に配置された光電変換部51と、光電変換部51の半導体基板11における第1面11Aの側に配置された電荷保持部MEMと、光電変換部51と電荷保持部MEMとの間に配置され、電荷保持部MEMの少なくとも一部を覆う第1の遮光部12と、を備え、第1の遮光部12は、第1の遮光部12の一部の領域で半導体基板11に導通する導通部12Cを有するものとなっている。
このような撮像装置101は、製造工程におけるアーキングの発生のリスクが抑えられているので、欠陥の発生が抑えられたものとなっている。
<2.本実施形態の撮像装置の製造方法>
次に、撮像装置101の製造方法の一例について説明する。
次に、撮像装置101の製造方法の一例について説明する。
図11は、本実施形態の撮像装置101の製造方法の一例を示すフロー図である。
本実施形態の撮像装置101の製造方法は、半導体基板11に光電変換部51を形成する工程S100と、第1の遮光部12を形成する工程S200と、電荷保持部MEM等を形成する工程S300と、読み出し回路120及び配線層80を形成する工程S400と、第2の遮光部13及び素子分離部13V、20を形成する工程S500と、受光レンズLNS等を形成する工程S600と、を備える。
以下、撮像装置101の製造方法の具体例を説明する。
図12A~図12Fは、撮像装置101の製造方法の一例を示す縦断面図である。
まず、図12Aに示すように、半導体基板11上に光電変換部51を形成する(S100)。図示された例では、半導体基板11として、面指数{111}の結晶方位を有する単結晶のシリコン基板11を用いている。また、図示された例では、光電変換部51は、N-型半導体領域51A、N型半導体領域51B及びP型半導体領域51Cを積層した構造を有する。
次に、図12Bに示すように、光電変換部51の半導体基板11における第1面11Aの側に、第1の遮光部12を形成する(S200)。この第1の遮光部12は、導電性の遮光材料を含む遮光材料部12Aと、遮光材料部12Aの周囲を覆う絶縁膜12Bと、を有する。さらに、第1の遮光部12は、その一部の領域に、遮光材料部12Aが絶縁膜12Bを介さずに半導体基板11に接続する導通部12Cが設けられる。この第1の遮光部12を形成する工程S200の詳細については、後述する。
次に、図12Cに示すように、第1の遮光部12の半導体基板11における第1面11Aの側に、電荷保持部MEMを形成する(S300)。このとき、フローティングディフュージョンFDや転送トランジスタTRZの垂直ゲート電極VGなども形成する。電荷保持部MEMやフローティングディフュージョンFDは、例えば、半導体基板11にN型イオンを注入することによって形成する。また、垂直ゲート電極VGは、例えば、ハードマスクを用いたドライエッチングによってトレンチを形成し、そのトレンチ内にポリシリコンを充填することによって形成する。
次に、図12Dに示すように、半導体基板11の第1面11A側に読み出し回路120及び配線層80を形成する(S400)。
次に、図12Eに示すように、半導体基板11の第2面11Bに、第2の遮光部13及び素子分離部13V、20を形成する(S500)。この第2の遮光部13及び素子分離部13V、20を形成する工程S500の詳細については、後述する。
最後に、図12Fに示すように、半導体基板11の第2面11Bに、固定電荷膜15と、カラーフィルタCFと、受光レンズLNSと、を順次形成する。
以上の撮像装置101の製造方法においては、第1の遮光部12を形成した後に、ドライエッチング等のプラズマを用いた工程が存在する。この点、本実施形態の撮像装置101の製造方法は、第1の遮光部12に半導体基板11と導通する導通部12Cを設けているので、ドライエッチング等のプラズマを用いた工程において、アーキングの発生のリスクが抑えられたものとなっている。
(第1の遮光部12を形成する工程S200)
以下、第1の遮光部12を形成する工程S200の詳細について述べる。
以下、第1の遮光部12を形成する工程S200の詳細について述べる。
図13は、第1の遮光部12を形成する工程S200の一例を示すフロー図である。
第1の遮光部12を形成する工程S200は、絶縁膜12Bで覆われた空洞部12Eを形成する工程S210と、絶縁膜12Bの一部を除去する工程S220と、空洞部12Eに遮光材料を充填する工程S230と、を有する。また、絶縁膜12Bの一部を除去する工程S220は、レジスト60を塗布する工程S221と、絶縁膜12Bのエッチングを行う工程S222と、レジスト60を除去する工程S223と、を有する。
(絶縁膜12Bで覆われた空洞部12Eを形成する工程S210)
図14A~図14Hは、絶縁膜12Bで覆われた空洞部12Eを形成する工程S210の一例を示す縦断面図である。この図14A~図14Hを参照して、この工程の具体例を説明する。
図14A~図14Hは、絶縁膜12Bで覆われた空洞部12Eを形成する工程S210の一例を示す縦断面図である。この図14A~図14Hを参照して、この工程の具体例を説明する。
まず、図14Aに示すように、光電変換部51が形成された半導体基板11上に、第1の遮光部12の水平遮光部分12Hを形成する際に用いられるエッチングストッパ17の位置に合わせてトレンチ17Tを形成する。トレンチ17Tは、例えば、ハードマスクを用いたドライエッチングにより行う。ハードマスクは、SiN(窒化珪素)やSiO2(酸化珪素)などの絶縁材料からなる。
次に、図14Bに示すように、トレンチ17Tの内部に、例えば、B(ボロン)などの不純物元素や水素イオンを注入した結晶欠陥構造、又は、酸化物等の絶縁体を充填して、エッチングストッパ17を形成する。
次に、図14Cに示すように、ハードマスクを用いたドライエッチング等により、第1の遮光部12の垂直遮光部分12Vの位置に合わせてトレンチ12Tを形成する。
次に、図14Dに示すように、トレンチ12Tの側面及び底面を覆うようにサイドウォール12Sを形成する。サイドウォール12Sは、例えば、SiNやSiO2などからなる絶縁膜で形成される。
次に、図14Eに示すように、例えば、ドライエッチングにより、トレンチ12Tの側面部分のサイドウォール12Sは残しつつ、底面のサイドウォール12Sを除去する。
次に、図14Fに示すように、トレンチ12Tに所定のアルカリ水溶液を注入してウェットエッチングを行うことで、半導体基板11を一部除去する。アルカリ水溶液としては、無機溶液であればKOH、NaOH又はCsOHなどが適用可能であり、有機溶液であればEDP(エチレンジアミンピロカテコール水溶液)、N2H4(ヒドラジン)、NH4OH(水酸化アンモニウム)又はTMAH(水酸化テトラメチルアンモニウム)などを適用可能である。
ここでは、シリコン基板11の面方位に応じてエッチングレートが異なる性質を利用した結晶異方性エッチングを行う。具体的には、面指数{111}の結晶方位を有するシリコン基板11においては、<111>方向のエッチングレートに対して<110>方向のエッチングレートが十分に高くなる。したがって、本実施形態では、X軸方向へのエッチングが進行する一方、Y軸方向及びZ軸方向にはほとんどエッチングが進行しないこととなる。その結果、面指数{111}の結晶方位を有するシリコン基板11である半導体基板11の内部に、トレンチ12Tと連通する水平空洞部分12Zが形成されることとなる。
なお、<110>方向へのエッチングの進行の距離は、半導体基板11に対するアルカリ水溶液によるエッチング処理時間によって調整できる。ただし、本実施形態のように所定の位置にエッチングストッパ17を予め設けておくことにより、<110>方向へのエッチングの進行を容易に制御できる。<110>方向へのエッチングの進行は、エッチングストッパ17によって停止される(図7参照)。
次に、図14Gに示すように、サイドウォール12Sを、例えば、ウェットエッチングにより除去する。なお、等方性のドライエッチングによりサイドウォール12Sを除去できる場合もある。ウェットエッチングでは、サイドウォール12SがSiO2からなる場合には例えばDHF(希フッ酸)やBHF(バッファードフッ酸)などのHF(フッ酸)が含有される薬液を用いるのが望ましい。あるいは、サイドウォール12SがSiNからなる場合にはホットりん酸(Hot Phosphoricacid)やHFが含有される薬液を用いるのが望ましい。なお、サイドウォール12Sの除去を行わなくともよい。
最後に、図14Hに示すように、トレンチ12Tの側面及び水平空洞部分12Zの内面と、半導体基板11の第1面11Aと、を覆うように絶縁膜12Bを形成する。この絶縁膜12Bは、例えば、原子層堆積(Atomic Layer Deposition)法を用いてSiO2(酸化珪素)を堆積させることによって形成する。
なお、空洞部12E及び絶縁膜12Bは、上述の方法だけでなく、公知の様々な半導体プロセス技術を用いて形成することが可能である。例えば、空洞部12Eは、半導体基板11内に犠牲層を形成し、エッチングにより、その犠牲層を選択的に除去することによっても形成できる。また、絶縁膜12Bは、化学気相成長(Chemical Vaper Deposition)法又は熱酸化法を用いても形成できる。本開示に係る撮像装置101の製造における空洞部12E及び絶縁膜12Bの形成方法は、上述の方法に限定されず、その他の半導体プロセス技術を用いたものであってもよい。
(絶縁膜12Bの一部を除去する工程S220)
図15A~図15Cは、絶縁膜12Bの一部を除去する工程S220の一例を示す縦断面図である。この図15A~図15Cを参照して、この工程の具体例を説明する。
図15A~図15Cは、絶縁膜12Bの一部を除去する工程S220の一例を示す縦断面図である。この図15A~図15Cを参照して、この工程の具体例を説明する。
まず、図15Aに示すように、この工程において除去せずに残すことになる絶縁膜12B上にレジスト60を塗布する。この工程において除去することになる絶縁膜12B上には、レジスト60は塗布されない。
図16は、レジスト60を塗布する領域を示す平面レイアウト図である。図16に示す例では、レジスト60を塗布する領域は、撮像装置101の有効画素領域111Aの全体を含むものとなっている。また、レジスト60を塗布する領域は、有効画素領域111Aの外側の領域の一部も含むものとなっている。
次に、図15Bに示すように、半導体基板11の上方から異方性エッチングを行うことによって、レジスト60が塗布されていない領域において、トレンチ12Tの底面の絶縁膜12Bが除去される。この異方性エッチングは、例えば、反応性イオンエッチング(Reactive Ion Etching)により行われる。
このように、絶縁膜12Bを異方性エッチングによって除去する場合には、レジスト60は、空洞部12Eの水平空洞部分12Zに埋め込まれている必要がなく、少なくとも、トレンチ12Tの開口部を覆うように塗布されていればよい。
最後に、図15Cに示すように、半導体基板11上に塗布されたレジスト60を除去する。
(空洞部12Eに遮光材料を充填する工程S230)
図17A~図17Bは、空洞部12Eに遮光材料を充填する工程S230の一例を示す縦断面図である。この図17A~図17Bを参照して、この工程の具体例を説明する。
図17A~図17Bは、空洞部12Eに遮光材料を充填する工程S230の一例を示す縦断面図である。この図17A~図17Bを参照して、この工程の具体例を説明する。
まず、図17Aに示すように、空洞部12Eの内部に遮光材料部12Aを構成する遮光材料を埋め込む。この空洞部12Eへの遮光材料の埋め込みは、例えば、化学気相成長(Chemical Vaper Deposition)法を用いて行われる。
最後に、図17Bに示すように、半導体基板11の表面を、例えば、CMP(Chemical Mechanical Polishing)により、研磨及び平坦化して、半導体基板11の表面上の遮光材料及び絶縁膜12Bを除去する。
(第2の遮光部13及び素子分離部13V、20を形成する工程S500)
以下、第2の遮光部13及び素子分離部13V、20を形成する工程S500の詳細について述べる。
以下、第2の遮光部13及び素子分離部13V、20を形成する工程S500の詳細について述べる。
図18A~図18Eは、第2の遮光部13及び素子分離部13V、20を形成する工程S500の一例を示す縦断面図である。この図18A~図18Bを参照して、この工程の具体例を説明する。
まず、図18Aに示すように、半導体基板11の第2面11B側をCMP(Chemical Mechanical Polishing)等により薄肉化する。
次に、図18Bに示すように、半導体基板11の第2面11Bに、第1の遮光部12の形成の工程と同様(図14A~14E参照)、側面のみをサイドウォール13Sで覆われたトレンチ13Tを形成する。
次に、図18Cに示すように、第1の遮光部12の形成の工程と同様(図14F参照)、トレンチ13Tに所定のアルカリ水溶液を注入して異方性エッチングを行うことで、水平方向に広がる水平空洞部分13Zを形成する。この異方性エッチングにより、水平空洞部分13Zの形状は、例えば、平面視した場合に、図8に示すような菱形形状となる。
次に、図18Dに示すように、第1の遮光部12の形成の工程と同様(図14G~図14H、図14L~図14M参照)、サイドウォール13Sの除去と、絶縁膜13Bの形成と、遮光材料の充填による遮光材料部13Aの形成と、を順次行い、第2の遮光部13を形成する。
最後に、図18Eに示すように、画素の境界部分に沿って、素子分離部20を形成する。この素子分離部20の形成は、例えば、トレンチの形成と、トレンチの側面及び底面を覆う絶縁膜20Bの形成と、遮光材料の充填による遮光材料部20Aの形成と、を順次行うことによってなされる。
以上をまとめると、本実施形態の撮像装置101の製造方法は、半導体基板11に、光電変換部51を形成する光電変換部形成工程S100と、光電変換部51の半導体基板11における第1面11Aの側に、第1の遮光部12を形成する遮光部形成工程S200と、第1の遮光部12の半導体基板11における第1面11Aの側に、電荷保持部MEMを形成する電荷保持部形成工程S300と、を備える。そして、第1の遮光部12は、導電性の遮光材料を有する遮光材料部12Aと、遮光材料部12Aの周囲を覆う絶縁膜12Bと、を有するとともに、その一部の領域に、遮光材料部12Aが絶縁膜12Bを介さずに半導体基板11に接続する導通部12Cが設けられる。
このような撮像装置101の製造方法によれば、製造工程におけるアーキングの発生のリスクが抑えられるので、欠陥の発生の抑えられた撮像装置101を製造することが可能となる。
<3.変形例>
次に、変形例の撮像装置101について説明する。
次に、変形例の撮像装置101について説明する。
(変形例1)
図19A~図19Cは、変形例1の撮像装置101の第1の遮光部12を形成する工程を示す縦断面図である。
図19A~図19Cは、変形例1の撮像装置101の第1の遮光部12を形成する工程を示す縦断面図である。
変形例1の撮像装置101は、画素アレイ部111の一部の領域において、第1の遮光部12の垂直遮光部分12V及び水平遮光部分12Hの周囲の全体が導通部12Cとなっている点において、垂直遮光部分12Vの底面のみが導通部12となっている本実施形態の撮像装置101と異なるものとなっている。その他の構成は、本実施形態と同じである。
図19A~図19Cを参照して、変形例1の撮像装置101の第1の遮光部12を形成する工程の具体例を説明する。変形例1の絶縁膜12Bで覆われた空洞部12Eを形成する工程S210は本実施形態と同じであるため、図19A~図19Cでは、絶縁膜12Bの一部を除去する工程S220及び空洞部12Eに遮光材料を充填する工程S230のみを示している。
まず、図19Aに示すように、絶縁膜12Bの一部を除去する工程S220において除去せずに残すことになる絶縁膜12B上にレジスト60を塗布する。ここでは、本実施形態で用いられたレジスト60よりも粘度が低いレジスト60を用いて、レジスト60を塗布する領域における水平空洞部分12Zもレジスト60で埋めるようにする。
次に、図19Bに示すように、等方性エッチングを行うことによって、レジスト60で埋められていない水平空洞部分12Z及びトレンチ12Tの内面の絶縁膜12Bが除去される。この等方性エッチングは、例えば、CDE(Chemical Dry Etching)により行われる。これにより、画素アレイ部111の一部の領域において、トレンチ12T及び水平空洞部分12Zの周囲の絶縁膜12Bが除去された状態になる。
最後に、図19Cに示すように、本実施形態と同様の工程で、レジスト60を除去し、空洞部12Eの内部に遮遮光材料部12Aを構成する遮光材料を埋め込み、半導体基板11の表面を研磨及び平坦化して、半導体基板11の表面上の遮光材料及び絶縁膜12Bを除去する。
このようにして、画素アレイ部111の一部の領域において、第1の遮光部12の垂直遮光部分12V及び水平遮光部分12Hの周囲の全体が導通部12Cとなっている変形例1の撮像装置101が製造される。
この変形例1の撮像装置101の製造方法においても、製造工程におけるアーキングの発生のリスクが抑えられる。そのため、変形例1の撮像装置101は、欠陥の発生が抑えられたものとなっている。
(変形例2)
図20A~図20Cは、変形例2の撮像装置101の第1の遮光部12を形成する工程を示す縦断面図である。
図20A~図20Cは、変形例2の撮像装置101の第1の遮光部12を形成する工程を示す縦断面図である。
変形例2の撮像装置101は、画素アレイ部111の一部の領域において、第1の遮光部12の垂直遮光部分12Vの上端部付近の側面が導通部12Cとなっている点において、垂直遮光部分12Vの底面のみが導通部12となっている本実施形態の撮像装置101と異なるものとなっている。その他の構成は、本実施形態と同じである。
図20A~図20Cを参照して、変形例2の撮像装置101における第1の遮光部12を形成する工程の具体例を説明する。変形例2の絶縁膜で覆われた空洞部を形成する工程S210は本実施形態と同じであるため、図20A~図20Cでは、絶縁膜12Bの一部を除去する工程S220及び空洞部12Eに遮光材料を充填する工程S230のみを示している。
まず、図20Aに示すように、絶縁膜12Bの一部を除去する工程S220において除去せずに残すことになる絶縁膜12B上にレジスト60を塗布する。ここでは、変形例1で用いられたレジスト60よりもさらに粘度が低いレジスト60を用いて、レジスト60を塗布する領域における水平空洞部分12Z、さらには、レジスト60を塗布しない領域の水平空洞部分12Zの全体及びトレンチ12Tの一部もレジスト60で埋めるようにする。
次に、図20Bに示すように、等方性エッチングを行うことによって、レジスト60で埋められていないトレンチ12Tの上端部付近の内面の絶縁膜12Bが除去される。この等方性エッチングは、例えば、CDE(Chemical Dry Etching)により行われる。これにより、画素アレイ部111の一部の領域において、トレンチ12Tの上端部付近の側面の絶縁膜12Bが除去された状態になる。
最後に、図20Cに示すように、本実施形態と同様の工程で、レジスト60を除去し、空洞部12Eの内部に遮光材料部12Aを構成する遮光材料を埋め込み、半導体基板11の表面を研磨及び平坦化して、半導体基板11の表面上の遮光材料及び絶縁膜12Bを除去する。
このようにして、画素アレイ部111の一部の領域において、第1の遮光部12の垂直遮光部分12Vの上端部付近の側面が導通部12Cとなっている変形例2の撮像装置101が製造される。
このような変形例2の撮像装置101の製造方法においても、製造工程におけるアーキングの発生のリスクが抑えられる。そのため、変形例2の撮像装置101は、欠陥の発生が抑えられたものとなっている。
(変形例3)
図21A~図21Cは、変形例3の撮像装置101の第1の遮光部12を形成する工程を示す縦断面図である。
図21A~図21Cは、変形例3の撮像装置101の第1の遮光部12を形成する工程を示す縦断面図である。
変形例3の撮像装置101は、半導体基板11表面に沿って第1の遮光部12の垂直遮光部分12Vの上端部からセンサ画素外領域まで線状に延びる遮光材料部12Aの周囲の少なくとも一部が導通部12Cとなっている。ここで、センサ画素外領域は、センサ画素121が配置された領域の外側の領域を意味するものとする。この半導体基板11表面に沿って線状に延びる遮光材料部12Aは、いわゆるダマシン配線と類似する構造を有している。そして、半導体基板11表面に沿って線状に延びる遮光材料部12Aと第1の遮光部12の遮光材料部12Aとは、一体的に形成されている。
図21A~図21Cを参照して、変形例3の撮像装置101の第1の遮光部12を形成する工程の具体例を説明する。この工程は、絶縁膜12Bの一部を除去する工程S220の前までは、本実施形態と同じである。
まず、図21Aに示すように、半導体基板11表面に沿って第1の遮光部12の垂直遮光部分12Vの上端部からセンサ画素外領域まで線状に延びる領域以外の領域にレジスト60を塗布する。
次に、図21Bに示すように、例えば、ドライエッチングにより、トレンチ12Tの上端部からセンサ画素外領域まで半導体基板11表面に沿って線状に延びるトレンチ70Tを形成する。
最後に、図21Cに示すように、本実施形態と同様の工程で、レジスト60を除去し、空洞部12E及びトレンチ70Tの内部に遮光材料部12Aを構成する遮光材料を埋め込み、半導体基板11の表面を研磨及び平坦化して、半導体基板11の表面上の遮光材料及び絶縁膜12Bを除去する。
このようにして、半導体基板11表面に沿って第1の遮光部12の垂直遮光部分12Vの上端部からセンサ画素外領域まで線状に延びる遮光材料部12Aの周囲の少なくとも一部が導通部12Cとなっている変形例3の撮像装置101が製造される。
このような変形例3の撮像装置101の製造方法においても、製造工程におけるアーキングの発生のリスクが抑えられる。そのため、変形例3の撮像装置101は、欠陥の発生が抑えられたものとなっている。
(変形例4)
図22は、変形例4の撮像装置101の断面構造を示す縦断面図である。
図22は、変形例4の撮像装置101の断面構造を示す縦断面図である。
図22に示すように、変形例4の撮像装置101は、第1の遮光部12の導通部12Cが、遮光材料部12Aと半導体基板11内の高濃度のP型領域であるP++型半導体領域11aとが接触する領域を含んでいる。ここで、高濃度のP型領域とは、光電変換部51を構成するP型半導体領域51Cよりも不純物濃度の高いP型領域をいうものとする。
この構成により、導通部12Cを電流が流れやすくなり、第1の遮光部12の電位がより安定したものとなる。そのため、変形例4の撮像装置101は、アーキングの発生のリスクがより抑えられたものとなっている。
また、導通部12Cを遮光材料部12Aと半導体基板11内のP++型半導体領域11aとが接触する領域を含むものとすることにより、半導体基板11内において導通部12からの影響を受ける範囲を小さくできる。このことから、導通部12Cを有効画素領域111Aの内側に設けたとしても、暗電流の発生をある程度抑えることが可能となる。そのため、第1の遮光部12が有効画素領域111Aの内側の領域に導通部12Cを有する撮像装置101であっても、導通部12Cが遮光材料部12Aと半導体基板11内のP++型半導体領域11aとが接触する領域を含むものは、アーキングの発生のリスクがある程度抑えられたものとなっている。
<4.電子機器への適用例>
図23は、本開示による技術を適用した電子機器としてのカメラ2000の構成例を示すブロック図である。
図23は、本開示による技術を適用した電子機器としてのカメラ2000の構成例を示すブロック図である。
カメラ2000は、レンズ群などからなる光学部2001と、上述の撮像装置101等が適用される撮像装置(撮像デバイス)2002と、カメラ信号処理回路であるDSP(Digital Signal Processor)回路2003と、を備える。また、カメラ2000は、さらに、フレームメモリ2004と、表示部2005と、記録部2006と、操作部2007と、電源部2008と、を備える。DSP回路2003、フレームメモリ2004、表示部2005、記録部2006、操作部2007及び電源部2008は、バスライン2009を介して相互に接続されている。
光学部2001は、被写体からの入射光(像光)を取り込んで撮像装置2002の撮像面上に結像する。撮像装置2002は、光学部2001によって撮像面上に結像された入射光の光量を、画素単位で電気信号に変換して、画素信号として出力する。
表示部2005は、例えば、液晶パネルや有機ELパネル等のパネル型表示装置からなり、撮像装置2002で撮像された動画又は静止画を表示する。記録部2006は、撮像装置2002で撮像された動画又は静止画を、ハードディスクや半導体メモリ等の記録媒体に記録する。
操作部2007は、ユーザによる操作の下に、カメラ2000が持つ様々な機能について操作指令を発する。電源部2008は、DSP回路2003、フレームメモリ2004、表示部2005、記録部2006及び操作部2007の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。
上述したように、撮像装置2002として、上述した撮像装置101等を用いることで、良好な画像の取得が期待できる。
<5.移動体への適用例>
本開示に係る技術は、様々な製品へ適用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
本開示に係る技術は、様々な製品へ適用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
図24は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システム12000の概略的な構成例を示すブロック図である。
車両制御システム12000は、通信ネットワーク12001を介して接続された複数の電子制御ユニットを備える。図24に示した例では、車両制御システム12000は、駆動系制御ユニット12010、ボディ系制御ユニット12020、車外情報検出ユニット12030、車内情報検出ユニット12040、及び統合制御ユニット12050を備える。また、統合制御ユニット12050の機能構成として、マイクロコンピュータ12051、音声画像出力部12052、及び車載ネットワークI/F(Interface)12053が図示されている。
駆動系制御ユニット12010は、各種プログラムに従って車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット12010は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
ボディ系制御ユニット12020は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット12020は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット12020には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット12020は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
車外情報検出ユニット12030は、車両制御システム12000を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット12030には、撮像部12031が接続される。車外情報検出ユニット12030は、撮像部12031に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット12030は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
撮像部12031は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部12031は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部12031が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
車内情報検出ユニット12040は、車内の情報を検出する。車内情報検出ユニット12040には、例えば、運転者の状態を検出する運転者状態検出部12041が接続される。運転者状態検出部12041は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット12040は、運転者状態検出部12041から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
マイクロコンピュータ12051は、車外情報検出ユニット12030又は車内情報検出ユニット12040で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット12010に対して制御指令を出力することができる。例えば、マイクロコンピュータ12051は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むADAS(Advanced Driver Assistance System)の機能実現を目的とした協調制御を行うことができる。
また、マイクロコンピュータ12051は、車外情報検出ユニット12030又は車内情報検出ユニット12040で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
また、マイクロコンピュータ12051は、車外情報検出ユニット12030で取得される車外の情報に基づいて、ボディ系制御ユニット12020に対して制御指令を出力することができる。例えば、マイクロコンピュータ12051は、車外情報検出ユニット12030で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
音声画像出力部12052は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図24の例では、出力装置として、オーディオスピーカ12061、表示部12062及びインストルメントパネル12063が例示されている。表示部12062は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
図25は、撮像部12031の設置位置の例を示す図である。
図25では、撮像部12031として、撮像部12101、12102、12103、12104、12105を有する。
撮像部12101、12102、12103、12104、12105は、例えば、車両12100のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部12101及び車室内のフロントガラスの上部に備えられる撮像部12105は、主として車両12100の前方の画像を取得する。サイドミラーに備えられる撮像部12102、12103は、主として車両12100の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部12104は、主として車両12100の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部12105は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
なお、図25には、撮像部12101ないし12104の撮影範囲の一例が示されている。撮像範囲12111は、フロントノーズに設けられた撮像部12101の撮像範囲を示し、撮像範囲12112,12113は、それぞれサイドミラーに設けられた撮像部12102,12103の撮像範囲を示し、撮像範囲12114は、リアバンパ又はバックドアに設けられた撮像部12104の撮像範囲を示す。例えば、撮像部12101ないし12104で撮像された画像データが重ね合わせられることにより、車両12100を上方から見た俯瞰画像が得られる。
撮像部12101ないし12104の少なくとも1つは、距離情報を取得する機能を有していてもよい。例えば、撮像部12101ないし12104の少なくとも1つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
例えば、マイクロコンピュータ12051は、撮像部12101ないし12104から得られた距離情報を基に、撮像範囲12111ないし12114内における各立体物までの距離と、この距離の時間的変化(車両12100に対する相対速度)を求めることにより、特に車両12100の進行路上にある最も近い立体物で、車両12100と略同じ方向に所定の速度(例えば、0km/h以上)で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ12051は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御(追従停止制御も含む)や自動加速制御(追従発進制御も含む)等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
例えば、マイクロコンピュータ12051は、撮像部12101ないし12104から得られた距離情報を元に、立体物に関する立体物データを、2輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ12051は、車両12100の周辺の障害物を、車両12100のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ12051は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ12061や表示部12062を介してドライバに警報を出力することや、駆動系制御ユニット12010を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
撮像部12101ないし12104の少なくとも1つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ12051は、撮像部12101ないし12104の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部12101ないし12104の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ12051が、撮像部12101ないし12104の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部12052は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部12062を制御する。また、音声画像出力部12052は、歩行者を示すアイコン等を所望の位置に表示するように表示部12062を制御してもよい。
以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部12031に適用され得る。具体的には、図1などに示した撮像装置101等を撮像部12031に適用することができる。撮像部12031に本開示に係る技術を適用することにより、車両制御システムの優れた動作が期待できる。
<6.まとめ>
以上、本開示の実施の形態の一例を説明したが、本開示は、その他の様々な形態で実施することが可能である。例えば、本開示の要旨を逸脱しない範囲で、種々の変形、置換、省略又はこれらの組み合わせが可能である。そのような変形、置換、省略等を行った形態も、本開示の範囲に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
以上、本開示の実施の形態の一例を説明したが、本開示は、その他の様々な形態で実施することが可能である。例えば、本開示の要旨を逸脱しない範囲で、種々の変形、置換、省略又はこれらの組み合わせが可能である。そのような変形、置換、省略等を行った形態も、本開示の範囲に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
また、本明細書に記載された本開示の効果は例示に過ぎず、その他の効果があってもよい。
なお、本開示は以下のような構成をとることも可能である。
[項目1]
半導体基板内に配置され、受光量に応じた電荷を光電変換により生成する光電変換部と、
前記光電変換部の前記半導体基板の光入射面とは反対の第1面側に配置され、前記光電変換部から転送された前記電荷を保持する電荷保持部と、
前記光電変換部と前記電荷保持部との間に配置され、前記電荷保持部の少なくとも一部を取り囲む遮光部と、を備え、
前記遮光部は、前記遮光部の一部の領域で前記半導体基板に導通する導通部を有する
撮像装置。
[項目2]
項目1に記載の撮像装置であって、
前記遮光部は、
前記光電変換部と前記電荷保持部との間において、前記半導体基板の面内方向に広がる水平遮光部分と、
前記半導体基板の前記第1面から深さ方向に延びて、前記水平遮光部分に接続される壁状の垂直遮光部分と、を有する
撮像装置。
[項目3]
項目1又は2に記載の撮像装置であって、
前記遮光部は、導電性の遮光材料を有する遮光材料部と、前記遮光材料部の周囲を覆う絶縁膜と、を有するとともに、前記導通部において、前記遮光材料部が前記絶縁膜を介さずに前記半導体基板に接続する撮像装置。
[項目4]
項目1から3のいずれか1つに記載の撮像装置であって、
前記遮光部は、前記撮像装置の有効画素領域の内側の領域である有効画素内領域に、前記導通部を有さず、前記有効画素領域の外側の領域である有効画素外領域に、前記導通部を有する撮像装置。
[項目5]
項目4に記載の撮像装置であって、
前記遮光部は、
前記光電変換部と前記電荷保持部との間において、前記半導体基板の面内方向に広がる水平遮光部分と、
前記半導体基板の前記第1面から深さ方向に延びて、前記水平遮光部分に接続される壁状の垂直遮光部分と、を有し、
前記遮光部の前記水平遮光部分は、前記有効画素内領域から前記有効画素外領域にかけて一続きに配置される撮像装置。
[項目6]
項目3から5のいずれか1つに記載の撮像装置であって、
前記遮光部の前記導通部は、前記遮光材料部と前記半導体基板内の高濃度のP型領域とが接触する領域を含む撮像装置。
[項目7]
項目3に記載の撮像装置であって、
前記遮光部は、前記撮像装置の有効画素領域の内側の領域である有効画素内領域に前記導通部を有し、
前記導通部は、前記遮光材料部と前記半導体基板内の高濃度のP型領域とが接触する領域を含む
撮像装置。
[項目8]
項目1から7のいずれか1つに記載の撮像装置であって、
前記遮光部は、前記半導体基板の前記光入射面である第2面及び前記第1面から離間した内部の領域に前記導通部を有する撮像装置。
[項目9]
項目1から8のいずれか1つに記載の撮像装置であって、
前記半導体基板は、シリコン基板である撮像装置。
[項目10]
項目3から9のいずれか1つに記載の撮像装置であって、
前記遮光材料部は、タングステン、チタン、タンタル、ニッケル、モリブデン、クロム、イリジウム、白金イリジウム、窒化チタン、アルミニウム、銅、コバルト又はタングステンシリコン化合物により構成される撮像装置。
[項目11]
半導体基板に、受光量に応じた電荷を光電変換により生成する光電変換部を形成する光電変換部形成工程と、
前記光電変換部の前記半導体基板の光入射面とは反対の第1面側に、遮光部を形成する遮光部形成工程と、
前記遮光部の前記半導体基板における前記第1面の側に、前記遮光部によって少なくとも一部が取り囲まれ、前記光電変換部から転送された前記電荷を保持する電荷保持部を形成する電荷保持部形成工程と、を備え、
前記遮光部は、導電性の遮光材料を含む遮光材料部と、前記遮光材料部の周囲を覆う絶縁膜と、を有するとともに、その一部の領域に、前記遮光材料部が前記絶縁膜を介さずに前記半導体基板に接続する導通部が設けられる
撮像装置の製造方法。
[項目12]
項目11に記載の撮像装置の製造方法であって、
前記遮光部形成工程は、
前記光電変換部と前記電荷保持部との間において前記半導体基板の面内方向に広がる水平空洞部分と、前記半導体基板の前記第1面から深さ方向に延びて前記水平空洞部分に接続されるトレンチ部分と、を有するとともに、前記絶縁膜で覆われた空洞部を形成する空洞部形成工程と、
前記導通部に対応する領域の前記絶縁膜を除去する絶縁膜除去工程と、
前記空洞部に前記遮光材料部を構成する遮光材料を充填する遮光材料充填工程と、を有する
撮像装置の製造方法。
[項目13]
項目12に記載の撮像装置の製造方法であって、
前記絶縁膜除去工程は、
前記半導体基板の前記第1面の一部の領域であるレジスト塗布領域にレジストを塗布するレジスト塗布工程と、
前記レジスト塗布領域の外側に存在する前記空洞部に形成された前記絶縁膜の少なくとも一部をエッチングにより除去するエッチング工程と、
前記レジスト塗布工程において塗布された前記レジストを除去する、レジスト除去工程と、を有する
撮像装置の製造方法。
[項目14]
項目13に記載の撮像装置の製造方法であって、
前記エッチング工程は、異方性エッチングによって、前記空洞部の前記トレンチ部分の底面の前記絶縁膜を除去するものである撮像装置の製造方法。
[項目15]
項目13に記載の撮像装置の製造方法であって、
前記レジスト塗布工程は、前記レジストを前記レジスト塗布領域に存在する前記空洞部の前記水平空洞部分まで充填するように塗布するものであって、
前記エッチング工程は、等方性エッチングによって、前記空洞部の前記絶縁膜を除去するものである
撮像装置の製造方法。
[項目16]
項目13に記載の撮像装置の製造方法であって、
前記レジスト塗布領域は、前記撮像装置の有効画素領域の全体を含む撮像装置の製造方法。
[項目17]
撮像装置を備えた電子機器であって、
前記撮像装置は、
半導体基板内に配置され、受光量に応じた電荷を光電変換により生成する光電変換部と、
前記光電変換部の前記半導体基板の光入射面とは反対の第1面側に配置され、前記光電変換部から転送された前記電荷を保持する電荷保持部と、
前記光電変換部と前記電荷保持部との間に配置され、前記電荷保持部の少なくとも一部を取り囲む遮光部と、を備え、
前記遮光部は、その一部の領域で前記半導体基板に導通する
電子機器。
[項目1]
半導体基板内に配置され、受光量に応じた電荷を光電変換により生成する光電変換部と、
前記光電変換部の前記半導体基板の光入射面とは反対の第1面側に配置され、前記光電変換部から転送された前記電荷を保持する電荷保持部と、
前記光電変換部と前記電荷保持部との間に配置され、前記電荷保持部の少なくとも一部を取り囲む遮光部と、を備え、
前記遮光部は、前記遮光部の一部の領域で前記半導体基板に導通する導通部を有する
撮像装置。
[項目2]
項目1に記載の撮像装置であって、
前記遮光部は、
前記光電変換部と前記電荷保持部との間において、前記半導体基板の面内方向に広がる水平遮光部分と、
前記半導体基板の前記第1面から深さ方向に延びて、前記水平遮光部分に接続される壁状の垂直遮光部分と、を有する
撮像装置。
[項目3]
項目1又は2に記載の撮像装置であって、
前記遮光部は、導電性の遮光材料を有する遮光材料部と、前記遮光材料部の周囲を覆う絶縁膜と、を有するとともに、前記導通部において、前記遮光材料部が前記絶縁膜を介さずに前記半導体基板に接続する撮像装置。
[項目4]
項目1から3のいずれか1つに記載の撮像装置であって、
前記遮光部は、前記撮像装置の有効画素領域の内側の領域である有効画素内領域に、前記導通部を有さず、前記有効画素領域の外側の領域である有効画素外領域に、前記導通部を有する撮像装置。
[項目5]
項目4に記載の撮像装置であって、
前記遮光部は、
前記光電変換部と前記電荷保持部との間において、前記半導体基板の面内方向に広がる水平遮光部分と、
前記半導体基板の前記第1面から深さ方向に延びて、前記水平遮光部分に接続される壁状の垂直遮光部分と、を有し、
前記遮光部の前記水平遮光部分は、前記有効画素内領域から前記有効画素外領域にかけて一続きに配置される撮像装置。
[項目6]
項目3から5のいずれか1つに記載の撮像装置であって、
前記遮光部の前記導通部は、前記遮光材料部と前記半導体基板内の高濃度のP型領域とが接触する領域を含む撮像装置。
[項目7]
項目3に記載の撮像装置であって、
前記遮光部は、前記撮像装置の有効画素領域の内側の領域である有効画素内領域に前記導通部を有し、
前記導通部は、前記遮光材料部と前記半導体基板内の高濃度のP型領域とが接触する領域を含む
撮像装置。
[項目8]
項目1から7のいずれか1つに記載の撮像装置であって、
前記遮光部は、前記半導体基板の前記光入射面である第2面及び前記第1面から離間した内部の領域に前記導通部を有する撮像装置。
[項目9]
項目1から8のいずれか1つに記載の撮像装置であって、
前記半導体基板は、シリコン基板である撮像装置。
[項目10]
項目3から9のいずれか1つに記載の撮像装置であって、
前記遮光材料部は、タングステン、チタン、タンタル、ニッケル、モリブデン、クロム、イリジウム、白金イリジウム、窒化チタン、アルミニウム、銅、コバルト又はタングステンシリコン化合物により構成される撮像装置。
[項目11]
半導体基板に、受光量に応じた電荷を光電変換により生成する光電変換部を形成する光電変換部形成工程と、
前記光電変換部の前記半導体基板の光入射面とは反対の第1面側に、遮光部を形成する遮光部形成工程と、
前記遮光部の前記半導体基板における前記第1面の側に、前記遮光部によって少なくとも一部が取り囲まれ、前記光電変換部から転送された前記電荷を保持する電荷保持部を形成する電荷保持部形成工程と、を備え、
前記遮光部は、導電性の遮光材料を含む遮光材料部と、前記遮光材料部の周囲を覆う絶縁膜と、を有するとともに、その一部の領域に、前記遮光材料部が前記絶縁膜を介さずに前記半導体基板に接続する導通部が設けられる
撮像装置の製造方法。
[項目12]
項目11に記載の撮像装置の製造方法であって、
前記遮光部形成工程は、
前記光電変換部と前記電荷保持部との間において前記半導体基板の面内方向に広がる水平空洞部分と、前記半導体基板の前記第1面から深さ方向に延びて前記水平空洞部分に接続されるトレンチ部分と、を有するとともに、前記絶縁膜で覆われた空洞部を形成する空洞部形成工程と、
前記導通部に対応する領域の前記絶縁膜を除去する絶縁膜除去工程と、
前記空洞部に前記遮光材料部を構成する遮光材料を充填する遮光材料充填工程と、を有する
撮像装置の製造方法。
[項目13]
項目12に記載の撮像装置の製造方法であって、
前記絶縁膜除去工程は、
前記半導体基板の前記第1面の一部の領域であるレジスト塗布領域にレジストを塗布するレジスト塗布工程と、
前記レジスト塗布領域の外側に存在する前記空洞部に形成された前記絶縁膜の少なくとも一部をエッチングにより除去するエッチング工程と、
前記レジスト塗布工程において塗布された前記レジストを除去する、レジスト除去工程と、を有する
撮像装置の製造方法。
[項目14]
項目13に記載の撮像装置の製造方法であって、
前記エッチング工程は、異方性エッチングによって、前記空洞部の前記トレンチ部分の底面の前記絶縁膜を除去するものである撮像装置の製造方法。
[項目15]
項目13に記載の撮像装置の製造方法であって、
前記レジスト塗布工程は、前記レジストを前記レジスト塗布領域に存在する前記空洞部の前記水平空洞部分まで充填するように塗布するものであって、
前記エッチング工程は、等方性エッチングによって、前記空洞部の前記絶縁膜を除去するものである
撮像装置の製造方法。
[項目16]
項目13に記載の撮像装置の製造方法であって、
前記レジスト塗布領域は、前記撮像装置の有効画素領域の全体を含む撮像装置の製造方法。
[項目17]
撮像装置を備えた電子機器であって、
前記撮像装置は、
半導体基板内に配置され、受光量に応じた電荷を光電変換により生成する光電変換部と、
前記光電変換部の前記半導体基板の光入射面とは反対の第1面側に配置され、前記光電変換部から転送された前記電荷を保持する電荷保持部と、
前記光電変換部と前記電荷保持部との間に配置され、前記電荷保持部の少なくとも一部を取り囲む遮光部と、を備え、
前記遮光部は、その一部の領域で前記半導体基板に導通する
電子機器。
101 撮像装置
111 画素アレイ部
111A 有効画素領域
112 垂直駆動部
113 ランプ波モジュール
114 カラム信号処理部
115 クロックモジュール
116 データ格納部
117 水平駆動部
118 システム制御部
119 信号処理部
120 読み出し回路
121 センサ画素
122 画素駆動線
123 垂直信号線
11 半導体基板
11A 第1面、11B 第2面
11a P++型半導体領域
12 第1の遮光部
12A 遮光材料部、12B 絶縁膜、12C 導通部
12H 水平遮光部分、12V 垂直遮光部分、12H1 開口部
12E 空洞部
12T トレンチ、12Z 水平空洞部分
13 第2の遮光部
13A 遮光材料部、13B 絶縁膜
13H 水平遮光部分、13V 垂直遮光部分
15 固定電荷膜
17 エッチングストッパ
18 絶縁層
20 第2の素子分離部
20A 遮光材料部、20B 絶縁膜
51、PD 光電変換部
51A N-型半導体領域、51B N型半導体領域、51C P型半導体領域
60 レジスト
80 配線層
TRX 転送トランジスタ
TRY 転送トランジスタ
TRZ 転送トランジスタ
HG 水平端子部、VG 垂直ゲート電極
TRG 転送トランジスタ
MEM 電荷保持部
FD 電荷電圧変換部
OFG 排出トランジスタ
RST リセットトランジスタ
AMP 増幅トランジスタ
SEL 選択トランジスタ
VDD 電源線
VSL 垂直信号線
CF カラーフィルタ
LNS 受光レンズ
111 画素アレイ部
111A 有効画素領域
112 垂直駆動部
113 ランプ波モジュール
114 カラム信号処理部
115 クロックモジュール
116 データ格納部
117 水平駆動部
118 システム制御部
119 信号処理部
120 読み出し回路
121 センサ画素
122 画素駆動線
123 垂直信号線
11 半導体基板
11A 第1面、11B 第2面
11a P++型半導体領域
12 第1の遮光部
12A 遮光材料部、12B 絶縁膜、12C 導通部
12H 水平遮光部分、12V 垂直遮光部分、12H1 開口部
12E 空洞部
12T トレンチ、12Z 水平空洞部分
13 第2の遮光部
13A 遮光材料部、13B 絶縁膜
13H 水平遮光部分、13V 垂直遮光部分
15 固定電荷膜
17 エッチングストッパ
18 絶縁層
20 第2の素子分離部
20A 遮光材料部、20B 絶縁膜
51、PD 光電変換部
51A N-型半導体領域、51B N型半導体領域、51C P型半導体領域
60 レジスト
80 配線層
TRX 転送トランジスタ
TRY 転送トランジスタ
TRZ 転送トランジスタ
HG 水平端子部、VG 垂直ゲート電極
TRG 転送トランジスタ
MEM 電荷保持部
FD 電荷電圧変換部
OFG 排出トランジスタ
RST リセットトランジスタ
AMP 増幅トランジスタ
SEL 選択トランジスタ
VDD 電源線
VSL 垂直信号線
CF カラーフィルタ
LNS 受光レンズ
Claims (17)
- 半導体基板内に配置され、受光量に応じた電荷を光電変換により生成する光電変換部と、
前記光電変換部の前記半導体基板の光入射面とは反対の第1面側に配置され、前記光電変換部から転送された前記電荷を保持する電荷保持部と、
前記光電変換部と前記電荷保持部との間に配置され、前記電荷保持部の少なくとも一部を取り囲む遮光部と、を備え、
前記遮光部は、前記遮光部の一部の領域で前記半導体基板に導通する導通部を有する
撮像装置。 - 請求項1に記載の撮像装置であって、
前記遮光部は、
前記光電変換部と前記電荷保持部との間において、前記半導体基板の面内方向に広がる水平遮光部分と、
前記半導体基板の前記第1面から深さ方向に延びて、前記水平遮光部分に接続される壁状の垂直遮光部分と、を有する
撮像装置。 - 請求項1に記載の撮像装置であって、
前記遮光部は、導電性の遮光材料を有する遮光材料部と、前記遮光材料部の周囲を覆う絶縁膜と、を有するとともに、前記導通部において、前記遮光材料部が前記絶縁膜を介さずに前記半導体基板に接続する撮像装置。 - 請求項1に記載の撮像装置であって、
前記遮光部は、前記撮像装置の有効画素領域の内側の領域である有効画素内領域に、前記導通部を有さず、前記有効画素領域の外側の領域である有効画素外領域に、前記導通部を有する撮像装置。 - 請求項4に記載の撮像装置であって、
前記遮光部は、
前記光電変換部と前記電荷保持部との間において、前記半導体基板の面内方向に広がる水平遮光部分と、
前記半導体基板の前記第1面から深さ方向に延びて、前記水平遮光部分に接続される壁状の垂直遮光部分と、を有し、
前記遮光部の前記水平遮光部分は、前記有効画素内領域から前記有効画素外領域にかけて一続きに配置される撮像装置。 - 請求項3に記載の撮像装置であって、
前記遮光部の前記導通部は、前記遮光材料部と前記半導体基板内の高濃度のP型領域とが接触する領域を含む撮像装置。 - 請求項3に記載の撮像装置であって、
前記遮光部は、前記撮像装置の有効画素領域の内側の領域である有効画素内領域に前記導通部を有し、
前記導通部は、前記遮光材料部と前記半導体基板内の高濃度のP型領域とが接触する領域を含む
撮像装置。 - 請求項1に記載の撮像装置であって、
前記遮光部は、前記半導体基板の前記光入射面である第2面及び前記第1面から離間した内部の領域に前記導通部を有する撮像装置。 - 請求項1に記載の撮像装置であって、
前記半導体基板は、シリコン基板である撮像装置。 - 請求項3に記載の撮像装置であって、
前記遮光材料部は、タングステン、チタン、タンタル、ニッケル、モリブデン、クロム、イリジウム、白金イリジウム、窒化チタン、アルミニウム、銅、コバルト又はタングステンシリコン化合物により構成される撮像装置。 - 半導体基板に、受光量に応じた電荷を光電変換により生成する光電変換部を形成する光電変換部形成工程と、
前記光電変換部の前記半導体基板の光入射面とは反対の第1面側に、遮光部を形成する遮光部形成工程と、
前記遮光部の前記半導体基板における前記第1面側に、前記遮光部によって少なくとも一部が取り囲まれ、前記光電変換部から転送された前記電荷を保持する電荷保持部を形成する電荷保持部形成工程と、を備え、
前記遮光部は、導電性の遮光材料を含む遮光材料部と、前記遮光材料部の周囲を覆う絶縁膜と、を有するとともに、その一部の領域に、前記遮光材料部が前記絶縁膜を介さずに前記半導体基板に接続する導通部が設けられる
撮像装置の製造方法。 - 請求項11に記載の撮像装置の製造方法であって、
前記遮光部形成工程は、
前記光電変換部と前記電荷保持部との間において前記半導体基板の面内方向に広がる水平空洞部分と、前記半導体基板の前記第1面から深さ方向に延びて前記水平空洞部分に接続されるトレンチ部分と、を有するとともに、前記絶縁膜で覆われた空洞部を形成する空洞部形成工程と、
前記導通部に対応する領域の前記絶縁膜を除去する絶縁膜除去工程と、
前記空洞部に前記遮光材料部を構成する遮光材料を充填する遮光材料充填工程と、を有する
撮像装置の製造方法。 - 請求項12に記載の撮像装置の製造方法であって、
前記絶縁膜除去工程は、
前記半導体基板の前記第1面の一部の領域であるレジスト塗布領域にレジストを塗布するレジスト塗布工程と、
前記レジスト塗布領域の外側に存在する前記空洞部に形成された前記絶縁膜の少なくとも一部をエッチングにより除去するエッチング工程と、
前記レジスト塗布工程において塗布された前記レジストを除去する、レジスト除去工程と、を有する
撮像装置の製造方法。 - 請求項13に記載の撮像装置の製造方法であって、
前記エッチング工程は、異方性エッチングによって、前記空洞部の前記トレンチ部分の底面の前記絶縁膜を除去するものである撮像装置の製造方法。 - 請求項13に記載の撮像装置の製造方法であって、
前記レジスト塗布工程は、前記レジストを前記レジスト塗布領域に存在する前記空洞部の前記水平空洞部分まで充填するように塗布するものであって、
前記エッチング工程は、等方性エッチングによって、前記空洞部の前記絶縁膜を除去するものである
撮像装置の製造方法。 - 請求項13に記載の撮像装置の製造方法であって、
前記レジスト塗布領域は、前記撮像装置の有効画素領域の全体を含む撮像装置の製造方法。 - 撮像装置を備えた電子機器であって、
前記撮像装置は、
半導体基板内に配置され、受光量に応じた電荷を光電変換により生成する光電変換部と、
前記光電変換部の前記半導体基板の光入射面とは反対の第1面側に配置され、前記光電変換部から転送された前記電荷を保持する電荷保持部と、
前記光電変換部と前記電荷保持部との間に配置され、前記電荷保持部の少なくとも一部を取り囲む遮光部と、を有し、
前記遮光部は、前記遮光部の一部の領域で前記半導体基板に導通する導通部を有する
電子機器。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021127741A JP2023022718A (ja) | 2021-08-03 | 2021-08-03 | 撮像装置及びその製造方法、電子機器 |
PCT/JP2022/011860 WO2023013137A1 (ja) | 2021-08-03 | 2022-03-16 | 撮像装置及びその製造方法、電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021127741A JP2023022718A (ja) | 2021-08-03 | 2021-08-03 | 撮像装置及びその製造方法、電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2023022718A true JP2023022718A (ja) | 2023-02-15 |
Family
ID=85155529
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021127741A Pending JP2023022718A (ja) | 2021-08-03 | 2021-08-03 | 撮像装置及びその製造方法、電子機器 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2023022718A (ja) |
WO (1) | WO2023013137A1 (ja) |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011135101A (ja) * | 2011-03-22 | 2011-07-07 | Sony Corp | 固体撮像装置及び電子機器 |
JP5760923B2 (ja) * | 2011-10-04 | 2015-08-12 | ソニー株式会社 | 固体撮像装置の製造方法 |
JP2013098446A (ja) * | 2011-11-04 | 2013-05-20 | Sony Corp | 固体撮像素子、固体撮像素子の製造方法、及び、電子機器 |
JP2017054890A (ja) * | 2015-09-08 | 2017-03-16 | 株式会社東芝 | 固体撮像装置および固体撮像装置の製造方法 |
CN112119503B (zh) * | 2018-06-15 | 2024-01-19 | 索尼半导体解决方案公司 | 摄像装置、摄像装置的制造方法和电子设备 |
EP4060740A4 (en) * | 2019-11-13 | 2023-03-15 | Sony Semiconductor Solutions Corporation | SEMICONDUCTOR IMAGING ELEMENT AND METHOD OF MAKING IT |
TW202125795A (zh) * | 2019-11-19 | 2021-07-01 | 日商索尼半導體解決方案公司 | 固態攝像裝置及電子機器 |
TW202133410A (zh) * | 2019-12-02 | 2021-09-01 | 日商索尼半導體解決方案公司 | 攝像裝置及其製造方法以及電子機器 |
-
2021
- 2021-08-03 JP JP2021127741A patent/JP2023022718A/ja active Pending
-
2022
- 2022-03-16 WO PCT/JP2022/011860 patent/WO2023013137A1/ja unknown
Also Published As
Publication number | Publication date |
---|---|
WO2023013137A1 (ja) | 2023-02-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN112119503B (zh) | 摄像装置、摄像装置的制造方法和电子设备 | |
WO2020054545A1 (ja) | 固体撮像装置および電子機器 | |
WO2021112128A1 (ja) | 撮像装置およびその製造方法、電子機器 | |
WO2021112098A1 (ja) | 撮像装置およびその製造方法、電子機器 | |
WO2022181155A1 (ja) | 撮像装置および電子機器 | |
US20220159208A1 (en) | Imaging device and electronic apparatus | |
WO2021100556A1 (ja) | 撮像装置およびその製造方法、電子機器 | |
WO2020045142A1 (ja) | 撮像装置および電子機器 | |
US20220013557A1 (en) | Solid-state imaging device and electronic apparatus | |
WO2021111816A1 (ja) | 固体撮像装置およびその製造方法 | |
EP4060740A1 (en) | Solid-state imaging element and method for manufacturing same | |
WO2023013137A1 (ja) | 撮像装置及びその製造方法、電子機器 | |
US20220239849A1 (en) | Imaging device and electronic apparatus | |
JP2022086611A (ja) | 固体撮像装置及びその製造方法 | |
WO2024127854A1 (ja) | 撮像素子、撮像素子の製造方法、電子機器 | |
WO2021111818A1 (ja) | 固体撮像装置およびその製造方法 | |
WO2022080124A1 (ja) | 撮像装置および撮像装置の製造方法 | |
US20240170518A1 (en) | Solid-state imaging device and electronic device | |
WO2023090053A1 (ja) | 光検出装置及び電子機器 | |
TW202105696A (zh) | 攝像裝置及其製造方法、電子機器 |