JP5740107B2

JP5740107B2 - 信号伝送回路及び多層基板

Info

Publication number: JP5740107B2
Application number: JP2010156116A
Authority: JP
Inventors: 浩史梶尾; 善郎青木; 一仁深尾
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2010-07-08
Filing date: 2010-07-08
Publication date: 2015-06-24
Anticipated expiration: 2030-07-08
Also published as: JP2012019102A; EP2405722A1

Description

本発明の実施形態は、半導体と多層基板とを備える信号伝送回路、及び、この信号伝送回路で用いられる多層基板に関する。

多層基板に半導体を取り付けようとする場合、多層基板には、半導体を取り付けるための孔が形成される。そして、半導体は、多層基板に形成された孔に取り付けられる。ここで、この半導体が大電力かつ高周波の信号増幅用の用途に対応するものである場合、半導体は、放熱のためにヒートシンクに直接取り付けられる。

ところで、大電力かつ高周波の信号増幅用の用途に対応する半導体を実装した信号伝送回路を実現するためには、多層基板の内部の導体層に形成される内層グランド（ＧＮＤ）を基準に、必要に応じてマイクロストリップライン及びコプレーナライン等のインピーダンス設計を行う必要がある。この場合、多層基板の表面の導体層に形成される外層ＧＮＤ、内層ＧＮＤ及びヒートシンクにおけるＧＮＤ電位が同電位となり、多層基板、ヒートシンク及び半導体の各経路において、リターン電流がスムーズに伝送されることが理想的である。

また、従来では、外層ＧＮＤと内層ＧＮＤとを複数のＢＶＨ（Blind Via Hole）により接続させることで、外層ＧＮＤと内層ＧＮＤとのＧＮＤ電位を近づけるようにしている。しかしながら、大電力かつ高周波の入力信号が半導体に供給される場合には、ＢＶＨ自身がインピーダンスを持つこととなり、外層ＧＮＤ層と内層ＧＮＤ層とのＧＮＤ電位が同一とならない。そのため、両面基板を用いた信号伝送回路の回路特性と比較し、回路特性が劣化するという問題がある。

特開２００８−４２０００号公報

以上のように、多層基板に半導体を取り付けた場合、回路特性が両面基板を用いた回路に対して劣化するという問題がある。

そこで、目的は、多層基板に半導体を取り付けた場合であっても、良好な回路特性を維持することが可能な信号伝送回路及びこの回路に用いられる多層基板を提供することにある。

実施形態によれば、信号伝送回路は、半導体、多層基板及び放熱板グランドを具備する。半導体は、信号の入出力用の第１の接続端子とグランドに接続可能な第２の接続端子とを備える。多層基板は、前記半導体を取り付けるための孔が形成される多層基板であって、前記第１の接続端子と接続する伝送路と、前記多層基板の内層に位置する導体層に形成される内層グランドと、前記孔の内壁のうち前記内層グランドから前記多層基板の一方の表面までの内壁にメッキ加工してなるメッキ部と、前記表面に位置する導体層に形成され、前記内層グランドと前記メッキ部により接続する外層グランドとを備える。放熱板グランドは、前記外層グランドに取り付けられ、前記第２の接続端子が接続される。

実施形態に係る信号伝送回路の断面の例を示す図である。図１の多層基板の点線部での断面の例を示す図である。図１の信号伝送回路について数値解析を行う際のモデルを示す図である。図３のモデルを用いたシミュレーション結果を示すスミスチャートである。両面基板の信号伝送回路について数値解析を行う際のモデルを示す図である。図５のモデルを用いたシミュレーション結果を示すスミスチャートである。図１のメッキ部を有さない信号伝送回路について数値解析を行う際のモデルを示す図である。図７のモデルを用いたシミュレーション結果を示すスミスチャートである。図１の信号伝送回路の断面のその他の例を示す図である。図２の断面図のその他の例を示す図である。

以下、実施の形態について、図面を参照して説明する。

図１は、実施形態に係る信号伝送回路の断面の模式図である。図１における信号伝送回路は、ヒートシンク１０、多層基板２０及び半導体３０を具備する。

ヒートシンク１０は、多層基板２０の下面に取り付けられる。ヒートシンク１０は、半導体３０のグランド（ＧＮＤ）となると共に、半導体３０で発せられる熱を放散させる。ヒートシンク１０は、磁性体でなく、高周波の信号の通過性能及び放熱性に優れた金属から成る。

多層基板２０は、複数の導体層がそれぞれ誘電体層２２を介して積層した構造をしている。多層基板２０には、半導体３０を取り付けるための孔が形成されている。孔は、多層基板２０の上面から下面まで貫通している。

多層基板２０の下面に位置する導体層には、外層ＧＮＤ２１が形成される。外層ＧＮＤ２１は、ヒートシンク１０に取り付けられている。また、多層基板２０の内部に位置する導体層には、内層ＧＮＤ２３が形成される。外層ＧＮＤ２１と内層ＧＮＤ２３とはＢＶＨ（Blind Via Hole）２５により接続される。また、外層ＧＮＤ２１と内層ＧＮＤ２３とを隔てる誘電体層２２−１の端面のうち、多層基板２０に形成された孔の内面と向き合う端面には、メッキ加工が施されている。本実施形態では、このメッキ加工が施された部分をメッキ部２６と称する。図２は、図１における多層基板２０の点線部での断面を示す模式図である。

多層基板２０の上面に位置する導体層には、伝送路２４が形成される。

半導体３０は、信号を入力／出力するための第１の接続端子と、接地するための第２の接続端子とを備える。第１の接続端子は、伝送路２４の表面に接触する位置に形成される。半導体３０は、多層基板２０の孔内に固定され、第１の接続端子が伝送路２４と電気的に接続し、第２の接続端子がヒートシンク１０と接続する。半導体３０は、第２の接続端子がヒートシンク１０と接続することで接地される。

次に、上記構成の信号伝送回路の回路特性を、シミュレーション結果を参照して説明する。図３は、本実施形態の信号伝送回路について数値解析を行う際のモデルを示す。図３におけるＴ１は第１の端子を示し、Ｔ２は第２の端子を示す。図４は、このモデルを用いたシミュレーション結果を示すスミスチャートである。図４におけるｍ１〜ｍ３は、ＳパラメータのうちＳ１１の値を示し、ｍ４〜ｍ６は、Ｓ２２の値を示す。ここで、Ｓ１１とは、第１の端子Ｔ１から信号を入力したときの、第１の端子Ｔ１への反射信号を示す。また、Ｓ２２とは、第２の端子Ｔ２から信号を入力したときの、第２の端子Ｔ２への反射信号を示す。

図５は、両面基板の信号伝送回路について数値解析を行う際のモデルを示す。図６は、図５のモデルを用いたシミュレーション結果を示すスミスチャートである。図６におけるｍ１〜ｍ６の値は、図４におけるｍ１〜ｍ６の値と近い値であることがわかる。

図７は、外層ＧＮＤ２１と内層ＧＮＤ２３との間にメッキ部２６が形成されず、外層ＧＮＤ２１と内層ＧＮＤ２３とがＢＶＨのみにより接続される信号伝送回路について数値解析を行う際のモデルを示す。図８は、図７のモデルを用いたシミュレーション結果を示すスミスチャートである。図８におけるｍ１〜ｍ６の値は、図６におけるｍ１〜ｍ６の値と大きく異なることがわかる。

以上のように、上記実施形態では、外層ＧＮＤ２１と内層ＧＮＤ２３とを隔てる誘電体層２２−１の端面のうち、多層基板２０に形成された孔の内面と向き合う端面に、メッキ加工を施すようにしている。つまり、リターン電流が最も集中する半導体３０付近で、外層ＧＮＤ２１と内層ＧＮＤ２３とをメッキ部２６で接続するようにしている。これにより、外層ＧＮＤ２１と内層ＧＮＤ２３との接続の強化を図ると共に、リターン電流を流れやすくすることが可能となる。これにより、半導体を含んだ回路特性を良好に維持することが可能となる。

このことは、図３〜図８のシミュレーションから明らかである。外層ＧＮＤにおけるＧＮＤ電位と、内層ＧＮＤにおけるＧＮＤ電位とを同電位に近づけるため、図７に示すように、外層ＧＮＤと内層ＧＮＤとの間にＢＶＨを形成することがある。しかし、大電力かつ高周波数の信号を入力する場合、ＢＶＨ自身がインピーダンスを持ってしまい、外層ＧＮＤと内層ＧＮＤとが同電位にならない。このため、図８に示すように、回路特性は、図６に示す両面基板の回路特性に対して劣化してしまう。

これに対し、図３の多層基板では、メッキ部２６を備えることで、図４に示すような回路特性を有することとなる。つまり、大電力かつ高周波数の信号を入力する場合であっても、図５に示す両面基板の回路特性に近い回路特性を有することとなる。

したがって、本実施形態に係る信号伝送回路は、多層基板に半導体を取り付けた場合であっても、良好な回路特性を維持することができる。また、本実施形態に係る多層基板は、回路特性が劣化することを抑えることができる。

なお、上記実施形態では、信号伝送回路は、図１に示す構造をする場合を例に説明したが、信号伝送回路の構造は、これに限定される訳ではない。例えば、信号伝送回路は、図９に示す構造をしていても構わない。すなわち、上面に外層ＧＮＤ２１−２を有し、上面の外層ＧＮＤ２１−２と下面の外層ＧＮＤ２１とが貫通スルーホール２７により接続されていても構わない。また、多層基板の内部の導体層に伝送路２４−２〜２４−４を形成しても構わない。また、多層基板の内部の伝送路２４−２，２４−３の間をＩＶＨ（Interstitial Via Hole）２８で接続するようにしても構わない。また、本実施形態に係るメッキ部２６を、樹脂埋め処理等の特殊処理と併用しても構わない。

また、上記実施形態では、メッキ部２６が、図２に示すように、孔の内面を一周するように形成される場合を例に説明したが、これに限定される訳ではない。例えば、メッキ部２６は、図１０に示すように、孔の内面の一部にメッキ加工が施されていない場合であっても同様に実施可能である。

また、上記実施形態では、多層基板２０が内層ＧＮＤを１層備える場合を例に説明したが、本実施形態はこれに限定されるわけではない。例えば、多層基板２０は複数の内層ＧＮＤを備え、複数の内層ＧＮＤそれぞれがメッキ部により外層ＧＮＤ２１と接続されていても構わない。

また、上記実施形態では、外層ＧＮＤ２１と内層ＧＮＤ２３とが複数のＢＶＨ２５により接続される場合を例に説明したが、本実施形態はこれに限定される訳ではない。例えば、ＢＶＨ２５がない場合であっても構わない。

さらに、この発明は、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。

１０…ヒートシンク
２０…多層基板
２１…外層ＧＮＤ
２２−１，２２−２…誘電体層
２３…内層ＧＮＤ
２４，２４−２，２４−３，２４−４，２４−５…伝送路
２５…ＢＶＨ
２６…メッキ部
２７…貫通スルーホール
２８…ＩＶＨ
３０…半導体

Claims

信号の入出力用の第１の接続端子とグランドに接続可能な第２の接続端子とを備える半導体と、
前記半導体を取り付けるための孔が形成される多層基板であって、
前記多層基板の上面に位置する導体層に形成され、前記第１の接続端子と接続する伝送路と、
前記多層基板の内層に位置する導体層に形成される第１のグランド層と、
前記多層基板の下面に位置する導体層に形成される第２のグランド層と、
前記孔の内壁のうち、前記第１のグランド層から前記多層基板の下面側の表面までの内壁全体にメッキ加工してなるメッキ部と
を備え、前記第１のグランド層と前記第２のグランド層とは前記メッキ部により接続される多層基板と、
前記第２のグランド層に取り付けられ、前記第２の接続端子が接続されるヒートシンクと
を具備することを特徴とする信号伝送回路。
前記第１のグランド層と、前記第２のグランド層とは、複数のＢＶＨ（Blind Via Hole）によりさらに接続されることを特徴とする請求項１記載の信号伝送回路。
前記半導体には、大電力かつ高周波の信号を増幅することを特徴とする請求項１記載の信号伝送回路。
半導体を取り付けるための孔が形成される多層基板において、
前記多層基板の上面に位置する導体層に形成され、前記半導体の接続端子と接続する伝送路と、
前記多層基板の内層に位置する導体層に形成される第１のグランド層と、
前記多層基板の下面に位置する導体層に形成される第２のグランド層と、
前記孔の内壁のうち、前記第１のグランド層から前記多層基板の下面側の表面までの内壁全体にメッキ加工してなるメッキ部と
を具備し、
前記第１のグランド層と前記第２のグランド層とは前記メッキ部により接続されることを特徴とする多層基板。
前記第１のグランド層と、前記第２のグランド層とは、複数のＢＶＨ（Blind Via Hole）によりさらに接続されることを特徴とする請求項４記載の多層基板。
前記半導体には、大電力かつ高周波の信号を増幅することを特徴とする請求項４記載の多層基板。