JP2016171329A - ノイズ抑制構造を有する回路基板 - Google Patents
ノイズ抑制構造を有する回路基板 Download PDFInfo
- Publication number
- JP2016171329A JP2016171329A JP2016085861A JP2016085861A JP2016171329A JP 2016171329 A JP2016171329 A JP 2016171329A JP 2016085861 A JP2016085861 A JP 2016085861A JP 2016085861 A JP2016085861 A JP 2016085861A JP 2016171329 A JP2016171329 A JP 2016171329A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- circuit board
- island electrode
- line
- slit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P7/00—Resonators of the waveguide type
- H01P7/08—Strip line resonators
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P1/00—Auxiliary devices
- H01P1/20—Frequency-selective devices, e.g. filters
- H01P1/201—Filters for transverse electromagnetic waves
- H01P1/203—Strip line filters
- H01P1/20327—Electromagnetic interstage coupling
- H01P1/20336—Comb or interdigital filters
- H01P1/20345—Multilayer filters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P7/00—Resonators of the waveguide type
- H01P7/08—Strip line resonators
- H01P7/082—Microstripline resonators
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
- H05K1/0224—Patterned shielding planes, ground planes or power planes
- H05K1/0225—Single or multiple openings in a shielding, ground or power plane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0243—Printed circuits associated with mounted high frequency components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
- H05K1/0253—Impedance adaptations of transmission lines by special lay-out of power planes, e.g. providing openings
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09218—Conductive traces
- H05K2201/09263—Meander
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/0929—Conductive planes
- H05K2201/09336—Signal conductors in same plane as power plane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
Landscapes
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Structure Of Printed Boards (AREA)
- Control Of Motors That Do Not Use Commutators (AREA)
- Waveguides (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【課題】追加の回路部品を実装することなく電源分配系ノイズや信号線を伝搬するノイズを除去することができ、かつ、小型化を図ることができる回路基板を提供する。【解決手段】異なる配線層において対向配置された第1導体と第2導体によって伝送線路を構成した回路基板であって、第2導体に周回状のスリットが形成され、スリットの内側に第2導体から分離された島電極が形成され、第2導体とは異なる配線層に第3導体が形成され、第3導体が複数の層間接続ビアによって第2導体と島電極に接続されており、第1導体が部分的に平面視で島電極と重複するよう配設することによって、伝送線路を包含する複合共振器を構成するようにした回路基板であって、スリットと島電極とを円形、楕円形、もしくは多角形とする。【選択図】図1
Description
本発明は、無線通信機器や電子機器に適用されるノイズ抑制構造を有する回路基板に関する。
従来より、種々の回路基板(例えば、プリント基板)が無線通信機器や電子機器(例えば、携帯電話、無線機能付きパーソナルコンピュータ、携帯型情報端末)に搭載されている。しかし、回路基板上に半導体素子や集積回路が実装される電子機器において、各部品が生じさせる電磁波が電磁ノイズとして他の部品に影響を及ぼし、誤動作を生じさせるという問題がある。ノイズ伝搬経路として、電源分配系がノイズを伝搬して電子回路に影響を及ぼしたり、或いは、ノイズが信号配線に直接影響を及ぼしたりすることがある。
電源分配系が原因となるノイズ発生構造について説明する。
図12は、複数の集積回路(LSI回路)102〜105が実装された回路基板101の斜視図である。高速信号伝送路として、信号線106、107が集積回路102、103間及び集積回路104、105間に配線されている。また、複数のバイパスコンデンサ108が回路基板101上に実装されている。これらの部品の周囲にはグランドプレーンGNDが回路基板101の表面上に形成されている。また、電源プレーン(不図示)が回路基板101の内層に形成されている。また、電源109が回路基板101上に実装されており、電源プレーンとグランドプレーンGNDに接続されている。
図12は、複数の集積回路(LSI回路)102〜105が実装された回路基板101の斜視図である。高速信号伝送路として、信号線106、107が集積回路102、103間及び集積回路104、105間に配線されている。また、複数のバイパスコンデンサ108が回路基板101上に実装されている。これらの部品の周囲にはグランドプレーンGNDが回路基板101の表面上に形成されている。また、電源プレーン(不図示)が回路基板101の内層に形成されている。また、電源109が回路基板101上に実装されており、電源プレーンとグランドプレーンGNDに接続されている。
次に、図12に示す回路基板101の動作について説明する。
図13は、バイパスコンデンサ108が実装されていない回路基板101の等価回路図である。図13において、集積回路102から集積回路103に信号が流れると、トランジスタ(不図示)のオン/オフスイッチングに伴い、電源109から電源端子又はグランドプレーンGNDに対して充放電電流Iが流れる。このとき、電源プレーン又はグランドプレーンGNDに寄生するインダクタンスにより、集積回路102、104間に電圧降下が発生し、その分、電源電圧が低下し、集積回路104には電源ノイズNの影響が現れる。
図13は、バイパスコンデンサ108が実装されていない回路基板101の等価回路図である。図13において、集積回路102から集積回路103に信号が流れると、トランジスタ(不図示)のオン/オフスイッチングに伴い、電源109から電源端子又はグランドプレーンGNDに対して充放電電流Iが流れる。このとき、電源プレーン又はグランドプレーンGNDに寄生するインダクタンスにより、集積回路102、104間に電圧降下が発生し、その分、電源電圧が低下し、集積回路104には電源ノイズNの影響が現れる。
このような電圧降下を抑制するために、集積回路102〜105の近傍にバイパスコンデンサ108を実装している。
図14は、バイパスコンデンサ108を実装した回路基板101の等価回路図である。ここで、集積回路102〜105の電源端子とグランド端子との間にコンデンサ108がそれぞれ接続されている。このような回路構成において、例えば、集積回路102から集積回路103に信号が流れた場合、充放電電流Iは一点鎖線で示す経路を介して集積回路102の近傍のバイパスコンデンサ108に供給される。このため、集積回路102とバイパスコンデンサ108とで形成されるループの外側には高周波電流は流れないので、充放電電流Iによる他の集積回路103〜105への影響を低減させることができる。
図14は、バイパスコンデンサ108を実装した回路基板101の等価回路図である。ここで、集積回路102〜105の電源端子とグランド端子との間にコンデンサ108がそれぞれ接続されている。このような回路構成において、例えば、集積回路102から集積回路103に信号が流れた場合、充放電電流Iは一点鎖線で示す経路を介して集積回路102の近傍のバイパスコンデンサ108に供給される。このため、集積回路102とバイパスコンデンサ108とで形成されるループの外側には高周波電流は流れないので、充放電電流Iによる他の集積回路103〜105への影響を低減させることができる。
次に、信号配線が直接ノイズの影響を受ける場合について説明する。
図15は、複数の集積回路102〜105が実装された回路基板101の斜視図である。高速信号伝送路として、信号線106、107が集積回路102、103間及び集積回路104、105間に配線されている。信号を伝搬する信号線106に電磁界が発生して、周囲の空間や回路基板101を介して電磁的に信号線107に結合することがある。このため、信号線106の電磁的影響が集積回路104から出力された信号S1にノイズNとして重畳され、劣化した信号S2が集積回路105に伝送されてしまう。
図15は、複数の集積回路102〜105が実装された回路基板101の斜視図である。高速信号伝送路として、信号線106、107が集積回路102、103間及び集積回路104、105間に配線されている。信号を伝搬する信号線106に電磁界が発生して、周囲の空間や回路基板101を介して電磁的に信号線107に結合することがある。このため、信号線106の電磁的影響が集積回路104から出力された信号S1にノイズNとして重畳され、劣化した信号S2が集積回路105に伝送されてしまう。
このため、フィルタを信号配線に挿入して、信号配線に結合されるノイズNを除去するようにしている。図15では、信号配線107に直列に複数のチップインダクタ109を挿入するとともに、並列にチップコンデンサ110を挿入して、T型フィルタを形成している。このT型フィルタは、ローパスフィルタ(LPF)として機能するので、高周波ノイズを除去することができる。
図16(a)〜(e)は、インダクタやコンデンサを用いたLPFの構成例を示す。図16(a)は、インダクタ120を信号配線に直列に接続するLPFを示す。図16(b)は、コンデンサ130を信号配線とグランドとの間に並列に挿入したLPFを示す。図16(c)は、インダクタ121を信号配線に直列に接続し、コンデンサ131を信号配線とグランドとの間に並列に挿入したL型のLPFを示す。図16(d)は、インダクタ122、123とコンデンサ132からなるT型のLPFを示す。図16(e)は、インダクタ124とコンデンサ133、134からなるπ型のLPFを示す。このようなLPFを図17に示す等価回路(即ち、図15に示す集積回路104、105の等価回路)において、集積回路104、105間の点線部分140に挿入することにより、信号配線に結合する高周波ノイズを除去することができる。
上記のようなインダクタやコンデンサを回路基板101に実装してなるノイズ抑制構造以外にも種々のノイズ抑制構造が提案されている。例えば、特許文献1は多層プリント回路基板のノイズ抑制構造体を開示している。このノイズ抑制構造体では、高周波電流が流れる第1の導体とノイズ抑制層とが絶縁層を介して電磁結合し、更に、当該ノイズ抑制層が第2の導体と絶縁層を介して電磁結合している。
特許文献2は、回路基板におけるノイズの低減方法を開示している。ここでは、集積回路(IC)で発生した高周波ノイズがIC接地端子から表面配線層に形成されたIC用グランドパターンを通って第1のビアホールに流入し、当該第1のビアホールから第1のグランドパターンに流入し、当該第1のグランドパターンから第2のビアホールを通って、底部配線層に形成された第3のグランドパターンに流入し、当該第3のグランドパターンから第3のビアホールを通って、更に、第2のグランドパターンを経由して外部に放出される。
特許文献3は、ノイズ放射抑制メモリモジュールを開示している。ここで、多層プリント基板は複数の信号配線又は電源パターンと周囲グランドパターンを具備し、周囲グランドパターンを接続ビアで接続している。また、周囲グランドパターンより構成される平面アンテナの動作により相反する向きの電界を発生させることで多層プリント基板からのノイズ放射を抑制している。
図14や図15に示す回路を用いたノイズ除去構造では、インダクタやコンデンサを回路基板101上に実装する必要がある。このため、回路基板101上に回路部品を実装する領域を設ける必要があり、回路基板101の規模が拡大してしまう。また、回路部品自体のコストに加えて回路部品の管理コストが必要であり、回路部品を回路基板101上に実装するための作業工程やリードタイムが増加してしまう。更に、信号線にフィルタを挿入する場合、個々の配線に対してフィルタを割り当てる必要があり、設計工数が増大してしまう。電子装置の種類によっては、1つの回路基板上にコンデンサやインダクタを数十個〜数百個も実装することもあるため、回路部品実装のための面積、コスト、設計・製造時間が増大してしまう。
特許文献1に開示されたノイズ抑制構造体は、単一のノイズ抑制層が第1及び第2の導体間に絶縁層を介して電磁結合されるという多層構造を有しているため、所望のノイズ抑制効果を得るためには一定面積のノイズ抑制層を形成する必要がある。特に、小型・薄型化が進展している無線通信機器では、回路基板上の実装面積が小さいノイズ抑制構造が望まれている。しかし、特許文献1のノイズ抑制構造体では、同一平面上に共振器を具備しているため、低周波数ノイズを抑制するためには実装面積が増大してしまう。
特許文献2及び特許文献3に開示されたノイズ抑制技術では、信号線を伝搬する信号の周波数特性を考慮することなく、単純にノイズを逃す経路を形成したり、プリント基板から放射される電磁ノイズを抑制したりするものであるため、電源分配系で発生するノイズや、信号線を伝搬するノイズを効率的に除去するものではない。
本発明は、上述の事情を考慮してなされたものであり、その目的は追加の回路部品を実装することなく電源分配系ノイズや信号線を伝搬するノイズを除去することができ、かつ、小型化を図ることができる回路基板を提供することである。
本発明は、異なる配線層において対向配置された第1導体と第2導体によって伝送線路を構成した回路基板であって、前記第2導体に周回状のスリットが形成され、当該スリットの内側に前記第2導体から分離された島電極が形成され、前記第2導体とは異なる配線層に第3導体が形成され、当該第3導体が複数の層間接続ビアによって前記第2導体と前記島電極に接続されており、前記第1導体が部分的に平面視で前記島電極と重複するよう配設することによって、前記伝送線路を包含する複合共振器を構成するようにした回路基板であって、前記スリットと前記島電極とを円形、楕円形、もしくは多角形としたことを特徴とする。
本発明によれば、回路基板上に追加部品を実装することなく、簡易かつ小型の構成により電源分配系ノイズや信号線を伝搬するノイズを効果的に除去することができる。
本発明に係るノイズ抑制構造を有する回路基板について添付図面を参照して実施例とともに詳細に説明する。
図1本発明の実施例1に係るノイズ抑制構造10を有する回路基板11を示す。図1において、(a)は回路基板11の断面図を示し、(b)は回路基板11の分解組立図である。回路基板11は、第1、第2、第3配線層を有する。第1配線層には信号線12が形成され、第3配線層には共振線13が形成されている。第2配線層には、グランドプレーン14と、周回形状のスリット18によって内側に分離された島電極15とが形成されている。共振線13の左端は層間接続ビア17を介して島電極15に接続され、共振線13の右端は層間接続ビア16を介してグランドプレーン14に接続される。
図2は、実施例1に係るノイズ抑制構造10の機能を説明するための等価回路図である。ノイズ抑制構造の等価回路図は、回路基板11の配線系統を示しており、符号21〜24で示す円筒素子は回路基板11内の伝送経路を示す伝送回路モデルである。伝送回路モデル21〜24には、左右両端に信号線が接続され、下端には基準端子が接続されている。尚、伝送回路モデル21〜24同士を接続する実線は電気的な接続を意味するものであり、その電気的特性(配線長など)を表すものではない。
伝送回路モデル21は、図1に示すスリット18の右端より左側の領域における信号線12とグランドプレーン14又は島電極15とで構成されるマイクロストリップラインを表している。伝送回路モデル22は、スリット18の右端より右側の領域で信号線12とグランドプレーン14とで構成されるマイクロストリップラインを表している。伝送回路モデル23は、共振線13と島電極15とで構成される平行平板型の伝送線路を表しており、2つの伝送回路モデル24はグランドプレーン14と島電極15との間のスリット18によって形成されるスロット線路を表している。
伝送回路モデル23、24は入力部が共通した複合共振器25を形成している。ここで、2つの伝送回路モデルは周回状に接続されており、伝送回路モデル23の左側の端子26がグランド27と短絡している。また、伝送回路モデル21の基準端子28と伝送回路モデル22の基準端子29とは分離されており、これらの基準端子28、29は複合共振器25の入力部と接続されている。
共振線13の開放端A−Aから複合共振器25を見た入力インピーダンスZinは、共振周波数で極大となり、マイクロストリップラインを伝搬してきた信号のうち、共振周波数に対応する帯域の信号成分を除去することができる。
次に、回路基板11の製造方法について説明する。
この回路基板11には汎用の基板を用いることができる。例えば、有機材料(エポキシ、ポリイミド、フッ素樹脂、PPE樹脂、フェノール樹脂等)を用いた基板や、絶縁材料(セラミック、ガラス、シリコン、コンポジット材等)を用いた基板を採用することができる。基板の各層のパターンニング形成法として、エッチングやリソグラフィ印刷技術等を採用することができる。回路基板11の層間接続ビア16、17の形成法として、絶縁材料にレーザ照射やドリル加工によって穴を形成し、金属ペーストの充填やメッキによって導通部を形成する。
この回路基板11には汎用の基板を用いることができる。例えば、有機材料(エポキシ、ポリイミド、フッ素樹脂、PPE樹脂、フェノール樹脂等)を用いた基板や、絶縁材料(セラミック、ガラス、シリコン、コンポジット材等)を用いた基板を採用することができる。基板の各層のパターンニング形成法として、エッチングやリソグラフィ印刷技術等を採用することができる。回路基板11の層間接続ビア16、17の形成法として、絶縁材料にレーザ照射やドリル加工によって穴を形成し、金属ペーストの充填やメッキによって導通部を形成する。
実施例1に係る回路基板11は3層構造としたが、これに限定する必要はない。3層より多い複数層からなる回路基板11を作製してもよい。例えば、4層以上の配線層を有する回路基板を作製し、その内、3つの配線層について実施例1の構造を適用することにより、ノイズ除去効果を得るようにしてもよい。
実施例1に係る回路基板11では、スリット18と島電極15が矩形に形成されているが、これに限定する必要はなく、他の形状を採用することができる。例えば、スリット18と島電極15を円形、楕円形、多角形としてもよい。どのような形状であろうと、スリット18と島電極15との間に他の電極が存在せず、両者によってスロット線路を形成することができれば、ノイズ抑制効果を得ることができる。
次に、実施例1の変形例について説明する。
実施例1では図1に示すように、層間接続ビア16、17がグランドプレーン14と島電極15とを隔てるスリット18に接する位置に配置されており、共振線13の大部分が島電極15と平面視で重複し、グランドプレーン14とは殆ど重複していないが、これに限定する必要はない。実施例1の変形例1として、図3に示すように共振線13と層間接続ビア16、17とを平行移動して、共振線13がグランドプレーン14とも平面視で重複するように配置することができる。この変形例1は、ループ型スロット線路共振器、共振線13と島電極15の伝送路の短絡終端共振器、及び共振線13とグランドプレーン14の伝送路の短絡終端共振器の3つの共振器を包含する複合共振器である。
実施例1では図1に示すように、層間接続ビア16、17がグランドプレーン14と島電極15とを隔てるスリット18に接する位置に配置されており、共振線13の大部分が島電極15と平面視で重複し、グランドプレーン14とは殆ど重複していないが、これに限定する必要はない。実施例1の変形例1として、図3に示すように共振線13と層間接続ビア16、17とを平行移動して、共振線13がグランドプレーン14とも平面視で重複するように配置することができる。この変形例1は、ループ型スロット線路共振器、共振線13と島電極15の伝送路の短絡終端共振器、及び共振線13とグランドプレーン14の伝送路の短絡終端共振器の3つの共振器を包含する複合共振器である。
実施例1では、図1に示すように信号線12がスリット18を2回跨ぐように配置されているが、これに限定する必要はない。実施例1の変形例2として、図4に示すように信号線12が周回状のスリット18を1回跨ぐように再配置してもよい。図4では、信号線12は島電極15の上側に配置された集積回路ICと接続されて、その位置で終端されている。変形例2では、信号線12が島電極15とグランドプレーン14との間のスリット18を跨ぐ箇所が共振線13の入力部となって共振器が機能し、その共振周波数のノイズを抑制することができる。
実施例1では、図1に示すように共振線13の左端が層間接続ビア17によって島電極15と接続され、一方、共振線13の右端が層間接続ビア16によってグランドプレーン14と接続されている。図18は実施例1の変形例3に係る回路基板を示しており、図1に示す回路基板11に比べて共振線13の右端側を延長したものである。この変形例3では、共振線13の左端が層間接続ビア17によって島電極15と接続され、一方、共振線13の右端側の所定位置が層間接続ビア16によってグランドプレーン14と接続される。図18では、共振線13の右端側を延長したが、共振線13の左端側を延長したり、共振線13の両端側を延長するようにしてもよい。
図19は、実施例1の変形例4に係る回路基板を示しており、図1に示す回路基板11に比べて共振線13の幅が拡張されており、共振線13の左端は2つの層間接続ビア17によって島電極15と接続され、一方、共振線13の右端は2つの層間接続ビア16によってグランドプレーン14と接続される。
次に、実施例1の適用例について説明する。図5は、実施例1の適用例としての回路基板31の斜視図である。この回路基板31上には、集積回路(LSI回路)32〜35が実装されている。集積回路32、33間には信号線38が形成されており、集積回路34、35間には信号線37が形成されている。ここで、1.2GHzの周波数を有するクロック信号が信号線38を介して集積回路32、33間に伝送され、一方、500Mbpsのデジタル信号が信号線37を介して集積回路34、35間に伝送されている。集積回路32の出力信号の一部が信号線37にノイズNとして結合している。
図1に示すノイズ抑制構造10が回路基板31の点線で示した領域Bに適用されている。ノイズ抑制構造10を有する回路基板31は、比誘電率(εr)が4.4の3層構造となっている。図1に示すように、第1及び第2配線層間の基板厚みaは60μm、第2及び第3配線層間の基板厚みbは150μm、共振線13の厚みは20μm、共振線13の幅cは1mm、層間接続ビア16、17間の長さdは18mmである。また、信号線37の全体の長さは40mmであり、共振線13の右端と集積回路35との距離が5mm、共振線13の左端と集積回路34との距離が15mmである。
図6は、信号線37の伝送特性を3次元電磁界シミュレータで電磁界解析を行なった結果を示すグラフである。このグラフは信号線37のSパラメータのうち挿入損失を示すS21を表しており、これは集積回路34の出力信号に対する集積回路35の入力信号の振幅の割合を表すものである。このグラフに示すように、複合共振器の共振周波数(1.2GHz等)ではS21が著しく小さくなるが、その他の周波数ではS21は略0dBに近い値になっている。
図6のグラフでは、特定の周波数の信号は著しく減衰して信号伝搬が阻まれるが、その他の周波数の信号は減衰することなく透過することを示している。即ち、信号線37は帯域除去フィルタとして振舞うことを意味する。信号線37は途中領域に図1に示す共振構造を具備しているため、集積回路34より出力される500Mbpsのデジタル信号は集積回路35に到達するが、集積回路32から到来する1.2GHzのノイズNは除去される。これにより、信号線37は良好な信号伝送を行なうことができる。
実施例1に係るノイズ抑制構造10では、グランドプレーン14が周回状のスリット18の内側の島電極15と完全に分離しているため、スロット線路がループ状となった共振器を形成している。この共振器は、周長が波長の整数倍となる周波数で共振する。一方、共振線13はグランドプレーン14と島電極15とを接続する伝送線路を形成している。この伝送線路は、スロット線路を跨る部分が入力部となり、層間接続ビア16、17で接続される部分が短絡終端となるため、入力部から短絡終端までの長さが波長の1/4となる周波数において共振する。いずれの共振器においても、信号線12と共振線13とがグランドプレーン14と島電極15との間の間隙を跨る部分が励振源、即ち入力部、となる。
信号線12とグランドプレーン14により伝送線路にノイズが伝搬された場合、上述の2つの共振器が複合共振する周波数において、共振器の入力部のインピーダンスが共振により非常に大きい値となり、ノイズ伝搬を抑制することができる。
2つの共振器が複合共振する周波数は各共振器の単独の共振周波数より低いため、2つの共振器を併用することによって低周波数のノイズを除去することができる。単独の共振器の共振周波数を低くしようとすると、低周波数では波長が長くなり線路長が増大するため、共振器の形状を大きくする必要がある。従って、複数の共振器を併用することにより、単独の共振器を用いる構造に比べて小型化を図ることができる。
実施例1に係るノイズ抑制構造10は配線層内に納めることができるため、従来のノイズ抑制構造のように回路基板上の大きな実装面積を必要としない。また、ノイズ抑制構造10としてインダクタやコンデンサを回路基板上に実装する必要もなく、部品の管理コスト、実装作業工程、リードタイム、回路基板上の設置面積、コスト、設計・製造時間などを削減することができる。
次に、本発明の実施例2について説明する。図7は、本発明の実施例2に係るノイズ抑制構造20を有する回路基板21を示す。図7において、(a)は回路基板21の断面図であり、(b)は回路基板21の分解組立図である。この回路基板21は2つの配線層を有しており、第1配線層には信号線22と共振線23とが形成され、第2配線層には周回状のスリット28を有するグランドプレーン24が形成されている。また、島電極25がスリット28の内側に形成されている。共振線23の左端は層間接続ビア27によって島電極25と接続されており、共振線23の右端は層間接続ビア26によってグランドプレーン24と接続(短絡)されている。
実施例1と比べて、実施例2の特徴は信号線22と共振線23とが同じ配線層に形成されていることである。実施例1に係るノイズ抑制構造10と同様に、実施例2に係るノイズ抑制構造20においても共振線23と島電極25により共振器が形成され、一方、スリット28によって分断された島電極25とグランドプレーン24とはループ型のスロット線路共振器を形成している。従って、実施例2は実施例1と同様に機能して効果的にノイズを抑制することができる。
次に、本発明の実施例3について説明する。図8は実施例3に係るノイズ抑制構造40を有する回路基板41を示す。図8において、(a)は回路基板41の断面図であり、(b)は回路基板41の分解組立図である。この回路基板41は3つの配線層を有しており、第1配線層には電源プレーン42が形成され、第2配線層には周回状のスリット48を有するグランドプレーン44が形成され、第3配線層には共振線43が形成される。また、島電極45がスリット48の内側に形成される。共振線43の左端は層間接続ビア47によって島電極45と接続され、共振線43の右端は層間接続ビア46によってグランドプレーン44と接続されている。
次に、実施例3に係るノイズ抑制構造40の機能について図8を参照して説明する。電源プレーン42を信号線と見なすと、電源プレーン42とグランドプレーン44からなる電源分配系は一種の伝送線路と考えることができる。信号の伝搬方向が図8の左右方向であるとすると、この電源分配系の等価回路は実施例1と同様に図2の等価回路図で表現することができる。
実施例3の場合、伝送回路モデル21はスリット48の右端より左側の領域において電源プレーン42とグランドプレーン44又は島電極45より構成される平行平板線路を表す。伝送回路モデル22は、スリット48の右端より右側の領域の平行平板線路を表す。上側の伝送回路モデル24は、共振線43とグランドプレーン44より構成される平行平板線路を表している。伝送回路モデル23は、共振線43と島電極45より構成される平行平板型の伝送線路を表す。下側の伝送回路モデル24は、グランドプレーン44と島電極45との間のスリット48により形成されるスロット線路を表している。
実施例3の特徴は、2つの伝送回路モデル24が周回していること、伝送回路モデル23の左側の端子26がグランド27と短絡していること、そして伝送回路モデル23、24が入力部を共通とした複合共振器25を形成していることである。また、伝送回路モデル21の基準端子28が伝送回路モデル22の基準端子29が分離しており、これらの基準端子28、29が複合共振器25の入力部と接続されている。
実施例3によれば、複合共振器25の入力インピーダンスは共振周波数において無限大となり、電源分配系全体の信号減衰が大きくなる。従って、実施例3に係る回路基板41は共振周波数を減衰帯域の中心周波数とする帯域除去フィルタとして振舞い、当該減衰帯域におけるノイズを効果的に除去することができる。
次に、本発明の実施例4について説明する。図9は、実施例4に係るノイズ抑制構造50を有する回路基板51を示す。図9において、(a)は回路基板51の断面図であり、(b)は回路基板51の分解組立図である。この回路基板51は3つの配線層を有し、第1配線層には信号線52が形成され、第2配線層には周回状のスリット58を有するグランドプレーン54が形成され、第3配線層には蛇行形状の共振線53が形成されている。スリット58の内側には島電極55が形成されている。共振線53の左端は層間接続ビア57によって島電極55と接続され、共振線53の右端は層間接続ビア56によってグランドプレーン54と接続されている。
実施例4に係るノイズ抑制構造50では、共振線53が蛇行形状を有しているため、狭い範囲で共振器の線路長を稼ぐことができるので、所望の共振周波数を保持したまま第3配線層における共振器の占有面積を縮小することができる。
次に、本発明の実施例5について説明する。図10は、実施例5に係るノイズ抑制構造60を有する回路基板61を示す。図10において、(a)は回路基板61の断面図であり、(b)は回路基板61の分解組立図である。この回路基板61は3つの配線層を有しており、第1配線層には信号線62が形成され、第2配線層には周回状かつ凹凸形状のスリット68を有するグランドプレーン64が形成され、第3配線層には共振線63が形成されている。スリット68の内側には島電極65が形成されている。共振線63の左端は層間接続ビア67によって島電極65と接続され、共振線63の右端は層間接続ビア66によってグランドプレーン64と接続されている。
実施例5に係るノイズ抑制構造60では、スリット68と島電極65が矩形ではなく凹凸形状であるため、グランドプレーン64と島電極65によって構成されるスロット線路が蛇行形状となり、スリット68により狭い範囲で1波長ループ共振器の線路長を稼ぐことができる。従って、所望の共振周波数を保持したまま第2配線層における共振器の占有面積を縮小することができる。
次に、本発明の実施例6について説明する。
前述の実施例1乃至実施例5では、信号線から見て下側の隣接配線層のみにグランドプレーンと共振線からなるノイズ抑制構造を配置したが、信号線の上側と下側の両方にノイズ抑制構造を配置するようにしてもよい。
前述の実施例1乃至実施例5では、信号線から見て下側の隣接配線層のみにグランドプレーンと共振線からなるノイズ抑制構造を配置したが、信号線の上側と下側の両方にノイズ抑制構造を配置するようにしてもよい。
図11は、実施例6に係るノイズ抑制構造70を有する回路基板71を示す。図11において、(a)は回路基板71の断面図であり、(b)は回路基板71の分解組立図である。図11(b)に示すように、回路基板71は5つの配線層より構成されており、上側から第1配線層、第2配線層、第3配線層(即ち、中間配線層)、第4配線層、第5配線層の順番で積層されている。回路基板71の第3配線層には信号線72が形成され、第4配線層には周回状のスリット78を有するグランドプレーン74が形成され、第5配線層には共振線73が形成されている。スリット78の内側には島電極75が形成されている。共振線73の左端は層間接続ビア77によって島電極75と接続され、共振線73の右端は層間接続ビア76によってグランドプレーン76と接続されている。
一方、第1配線層には共振線81が形成され、第2配線層には周回状のスリット84を有するグランドプレーン83が形成されている。スリット84の内側には島電極82が形成されている。共振線81の左端は層間接続ビア79によって島電極82と接続され、共振線81の右端は層間接続ビア80によってグランドプレーン83と接続されている。
このように、第3配線層の信号線72の上側の配線層及び下側の配線層にそれぞれ共振器が形成され、各共振器が独立してフィルタとして機能する。
実施例6において、第2配線層のスリット84と第4配線層のスリット78は大きさが異なっており、それぞれのスロット線路の周長も異なることとなり、両者の1波長共振周波数も異なることとなる。また、第1配線層の共振線81と第5配線層の共振線73とは長さが異なっているため、両者の共振周波数も異なることとなる。従って、信号線72の上側の共振器と下側の共振器とでは複合共振周波数がことなることとなる。ノイズ抑制構造70の全体では、上側と下側の共振器のどちらか一方が共振すれば、ノイズ抑制フィルタとして機能するので、信号線72の上下の配線層にそれぞれ異なる共振周波数のノイズ抑制機構を設けることにより、帯域除去周波数を2倍にすることができる。
或いは、信号線72の上下の共振器を同一の寸法とすれば、除去する周波数の帯域幅は信号線72の上下の配線層のいずれかにのみ共振器を形成したときと同一となり、帯域除去する信号の減衰量や帯域幅を増加させることができる。
追記事項として、共振器は第1導体(例えば、信号線)、第2導体(例えば、グランドプレーン)、及び第3導体(例えば、共振線)より構成される。ここで、共振器には種々の構造を採用することができる。例えば、第1導体は線状とし、第2導体は面状としてもよい。或いは、第1導体及び第2導体の両方を面状としてもよい。また、第3導体を線状としてもよい。
最後に、本発明は上述の実施例に限定されるものではなく、添付する請求の範囲内における種々の変形例や設計変更をも包含するものである。
尚、上述した実施の形態は、本発明の好適な実施の形態の一例を示すものであり、本発明はそれに限定されることなく、その要旨を逸脱しない範囲内において、種々変形実施が可能である。
尚、上述した実施の形態は、本発明の好適な実施の形態の一例を示すものであり、本発明はそれに限定されることなく、その要旨を逸脱しない範囲内において、種々変形実施が可能である。
本発明に係るノイズ抑制構造を有する回路基板は、簡易な構成で小型化することが可能であるため、種々の電子機器や通信機器に特化した形状及び寸法で設計することができ、携帯電話、無線機能搭載パーソナルコンピュータ、携帯型情報端末などの幅広い分野に適用されるものである。
11、21、31、41、51、61、71 回路基板
12、22、37、38、52、62、72 信号線
13、23、43、53、63、73、81 共振線
14、24、44、54、64、74、83 グランドプレーン
15、25、45、55、65、75、82 島電極
16、17、26、27、46、47、56、57、66、67、77、79、80
層間接続ビア
18、28、48、58、68、78、84 スリット
32、33、34、35 集積回路
42 電源プレーン
12、22、37、38、52、62、72 信号線
13、23、43、53、63、73、81 共振線
14、24、44、54、64、74、83 グランドプレーン
15、25、45、55、65、75、82 島電極
16、17、26、27、46、47、56、57、66、67、77、79、80
層間接続ビア
18、28、48、58、68、78、84 スリット
32、33、34、35 集積回路
42 電源プレーン
Claims (9)
- 異なる配線層において対向配置された第1導体と第2導体によって伝送線路を構成した回路基板であって、
前記第2導体に周回状のスリットが形成され、当該スリットの内側に前記第2導体から分離された島電極が形成され、
前記第2導体とは異なる配線層に第3導体が形成され、当該第3導体が複数の層間接続ビアによって前記第2導体と前記島電極に接続されており、
前記第1導体が部分的に平面視で前記島電極と重複するよう配設することによって、前記伝送線路を包含する複合共振器を構成するようにした回路基板であって、
前記スリットと前記島電極とを円形、楕円形、もしくは多角形としたことを特徴とする回路基板。 - 前記島電極と前記第2導体とは前記第3導体を介して接続するようにした請求項1記載の回路基板。
- 前記第3導体は平面視で前記島電極と重複するように配設した請求項1記載の回路基板。
- 前記第3導体は前記島電極と前記第2導体に平面視で重複するように配設した請求項1記載の回路基板。
- 前記第1導体は前記スリットを少なくとも1回跨ぐように配設した請求項1記載の回路基板。
- 前記第3導体は前記第1導体と同じ配線層に形成するようにした請求項1記載の回路基板。
- 前記第3導体は線状かつ蛇行形状で形成するようにした請求項1記載の回路基板。
- 前記第2導体、前記スリット、及び前記島電極からなる構造体を前記第1導体の上下の配線層にそれぞれ形成するようにした請求項1記載の回路基板。
- 前記第1導体は信号線であり、前記第2導体はグランドプレーンであり、前記第3導体は共振線である請求項1記載の回路基板。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011100971 | 2011-04-28 | ||
JP2011100971 | 2011-04-28 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013512409A Division JP5931851B2 (ja) | 2011-04-28 | 2012-04-25 | ノイズ抑制構造を有する回路基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016171329A true JP2016171329A (ja) | 2016-09-23 |
Family
ID=47072320
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013512409A Expired - Fee Related JP5931851B2 (ja) | 2011-04-28 | 2012-04-25 | ノイズ抑制構造を有する回路基板 |
JP2016085861A Pending JP2016171329A (ja) | 2011-04-28 | 2016-04-22 | ノイズ抑制構造を有する回路基板 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013512409A Expired - Fee Related JP5931851B2 (ja) | 2011-04-28 | 2012-04-25 | ノイズ抑制構造を有する回路基板 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8994470B2 (ja) |
JP (2) | JP5931851B2 (ja) |
WO (1) | WO2012147803A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018125491A (ja) * | 2017-02-03 | 2018-08-09 | 大日本印刷株式会社 | 導電基板およびその製造方法 |
JP2022046713A (ja) * | 2017-02-03 | 2022-03-23 | 大日本印刷株式会社 | 導電基板およびその製造方法 |
Families Citing this family (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2013035888A1 (ja) * | 2011-09-09 | 2015-03-23 | 日本電気株式会社 | 配線基板 |
WO2014020999A1 (ja) * | 2012-07-30 | 2014-02-06 | 株式会社村田製作所 | フラットケーブル |
US20140141654A1 (en) * | 2012-10-17 | 2014-05-22 | Timothy Wig | Card edge connector ground return |
DK2775806T3 (en) | 2013-03-07 | 2015-06-01 | Tyco Electronics Svenska Holdings Ab | Optical receiver and transceiver operating this |
JP6347091B2 (ja) * | 2013-03-11 | 2018-06-27 | セイコーエプソン株式会社 | センサーユニット、電子機器および運動体 |
US9560760B2 (en) * | 2013-05-28 | 2017-01-31 | Intel Corporation | Reduction of resonance in connectors |
JP6249648B2 (ja) * | 2013-06-28 | 2017-12-20 | キヤノン株式会社 | プリント回路板及び電子機器 |
TWI552521B (zh) * | 2014-09-19 | 2016-10-01 | Univ Nat Taiwan | Electromagnetic Noise Filter and Its Equivalent Filter Circuit |
US9974161B2 (en) * | 2015-06-25 | 2018-05-15 | Intel Corporation | Sideband conductor resonance mitigation |
CN106486736B (zh) * | 2015-08-28 | 2019-10-18 | 爱思开海力士有限公司 | 立体式电磁干扰抑制结构及具有该立体式电磁干扰抑制结构的电子装置 |
US10244618B2 (en) | 2015-10-29 | 2019-03-26 | Western Digital Technologies, Inc. | Patterned ground structure filter designs with improved performance |
JP5935937B1 (ja) * | 2015-11-02 | 2016-06-15 | 株式会社eNFC | 伝送装置、伝送方法、および伝送システム |
EP3220474B1 (en) * | 2016-03-15 | 2019-01-02 | Finisar Corporation | A carrier layout for an electro-optical module, an electro-optical module using the same, and interconnect structure for coupling an electronic unit to an optical device |
US9786331B1 (en) * | 2016-07-26 | 2017-10-10 | Western Digital Technologies, Inc. | Shielded three-layer patterned ground structure |
US10607777B2 (en) * | 2017-02-06 | 2020-03-31 | Avx Corporation | Integrated capacitor filter and integrated capacitor filter with varistor function |
TWI653828B (zh) | 2017-04-27 | 2019-03-11 | 國立臺灣大學 | 雜訊抑制裝置及其等效電路 |
WO2018236443A1 (en) * | 2017-06-23 | 2018-12-27 | Western Digital Technologies, Inc. | GEOMETRIC PATTERNED MASS STRUCTURE FILTER DESIGNS WITH ENHANCED PERFORMANCE |
US10249991B1 (en) * | 2017-06-29 | 2019-04-02 | Amazon Technologies, Inc. | Low noise high-speed data connectors |
KR101883108B1 (ko) | 2017-07-14 | 2018-07-27 | 삼성전기주식회사 | 팬-아웃 반도체 패키지 |
JP7084245B2 (ja) * | 2018-08-02 | 2022-06-14 | 日本ルメンタム株式会社 | プリント回路基板、光モジュール、及び光伝送装置 |
JP7110073B2 (ja) | 2018-11-26 | 2022-08-01 | 株式会社東芝 | 集積回路及びそれを備えた電子回路 |
US11160162B1 (en) * | 2020-06-29 | 2021-10-26 | Western Digital Technologies, Inc. | Via-less patterned ground structure common-mode filter |
WO2022024560A1 (ja) | 2020-07-29 | 2022-02-03 | 株式会社村田製作所 | 回路基板及び電子機器 |
US11259403B1 (en) * | 2020-10-30 | 2022-02-22 | SK Hynix Inc. | Printed circuit board structure for solid state drives |
US11659650B2 (en) | 2020-12-18 | 2023-05-23 | Western Digital Technologies, Inc. | Dual-spiral common-mode filter |
EP4326010A1 (en) * | 2021-09-09 | 2024-02-21 | Samsung Electronics Co., Ltd. | Printed circuit board for reducing power source noise, and electronic device comprising same |
CN116209136B (zh) * | 2021-11-30 | 2023-12-01 | 荣耀终端有限公司 | 一种信号传输结构、电子设备及pcb板 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04307799A (ja) * | 1991-01-07 | 1992-10-29 | Philips Gloeilampenfab:Nv | 特に高周波動作用の多層印刷回路板 |
JPH11233951A (ja) * | 1998-02-16 | 1999-08-27 | Canon Inc | プリント配線板 |
JP2001308538A (ja) * | 2000-04-26 | 2001-11-02 | Matsushita Electric Ind Co Ltd | インダクタ内蔵多層配線板 |
JP2002368355A (ja) * | 2001-06-04 | 2002-12-20 | Mitsubishi Electric Corp | プリント配線板 |
JP2006166017A (ja) * | 2004-12-07 | 2006-06-22 | Sony Corp | 低域フィルタおよび配線基板 |
JP2009164249A (ja) * | 2007-12-28 | 2009-07-23 | Nec Corp | プリント回路基板 |
JP2009224566A (ja) * | 2008-03-17 | 2009-10-01 | Nec Corp | 回路、半導体回路 |
JP2010199109A (ja) * | 2009-02-23 | 2010-09-09 | Nec Corp | モジュール基板 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005322861A (ja) | 2004-05-11 | 2005-11-17 | Seiko Epson Corp | 回路基板及び該回路基板におけるノイズの低減方法 |
JP4433882B2 (ja) | 2004-05-31 | 2010-03-17 | 日本電気株式会社 | ノイズ放射抑制メモリモジュール |
JP5567243B2 (ja) | 2006-03-10 | 2014-08-06 | 信越ポリマー株式会社 | 多層プリント回路基板およびその製造方法 |
US7471247B2 (en) * | 2006-06-13 | 2008-12-30 | Nokia Siemens Networks, Oy | Antenna array and unit cell using an artificial magnetic layer |
JP4992345B2 (ja) * | 2006-08-31 | 2012-08-08 | パナソニック株式会社 | 伝送線路型共振器と、これを用いた高周波フィルタ、高周波モジュールおよび無線機器 |
-
2012
- 2012-04-25 WO PCT/JP2012/061107 patent/WO2012147803A1/ja active Application Filing
- 2012-04-25 US US14/113,187 patent/US8994470B2/en active Active
- 2012-04-25 JP JP2013512409A patent/JP5931851B2/ja not_active Expired - Fee Related
-
2016
- 2016-04-22 JP JP2016085861A patent/JP2016171329A/ja active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04307799A (ja) * | 1991-01-07 | 1992-10-29 | Philips Gloeilampenfab:Nv | 特に高周波動作用の多層印刷回路板 |
JPH11233951A (ja) * | 1998-02-16 | 1999-08-27 | Canon Inc | プリント配線板 |
JP2001308538A (ja) * | 2000-04-26 | 2001-11-02 | Matsushita Electric Ind Co Ltd | インダクタ内蔵多層配線板 |
JP2002368355A (ja) * | 2001-06-04 | 2002-12-20 | Mitsubishi Electric Corp | プリント配線板 |
JP2006166017A (ja) * | 2004-12-07 | 2006-06-22 | Sony Corp | 低域フィルタおよび配線基板 |
JP2009164249A (ja) * | 2007-12-28 | 2009-07-23 | Nec Corp | プリント回路基板 |
JP2009224566A (ja) * | 2008-03-17 | 2009-10-01 | Nec Corp | 回路、半導体回路 |
JP2010199109A (ja) * | 2009-02-23 | 2010-09-09 | Nec Corp | モジュール基板 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018125491A (ja) * | 2017-02-03 | 2018-08-09 | 大日本印刷株式会社 | 導電基板およびその製造方法 |
JP7003412B2 (ja) | 2017-02-03 | 2022-01-20 | 大日本印刷株式会社 | 導電基板およびその製造方法 |
JP2022046713A (ja) * | 2017-02-03 | 2022-03-23 | 大日本印刷株式会社 | 導電基板およびその製造方法 |
JP7223352B2 (ja) | 2017-02-03 | 2023-02-16 | 大日本印刷株式会社 | 導電基板およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US8994470B2 (en) | 2015-03-31 |
WO2012147803A1 (ja) | 2012-11-01 |
US20140049343A1 (en) | 2014-02-20 |
JPWO2012147803A1 (ja) | 2014-07-28 |
JP5931851B2 (ja) | 2016-06-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5931851B2 (ja) | ノイズ抑制構造を有する回路基板 | |
JP5550100B2 (ja) | 電磁バンドギャップ素子及びそれを用いたアンテナ並びにフィルタ | |
US8330048B2 (en) | Electromagnetic bandgap structure and printed circuit board having the same | |
JP6168943B2 (ja) | Ebg構造体、半導体デバイスおよび回路基板 | |
WO2002091515A1 (en) | Transmission line type components | |
JP6125274B2 (ja) | 電子回路および電子機器 | |
JP2016063512A (ja) | 小型スロット型アンテナ | |
JP5674363B2 (ja) | ノイズ抑制構造を有する回路基板 | |
JP5472551B2 (ja) | 高周波信号線路及び電子機器 | |
JP2015012169A (ja) | プリント回路板 | |
JP6176242B2 (ja) | Ebg特性を有する導波路構造 | |
JP5556162B2 (ja) | 電子装置及びノイズ抑制方法 | |
US8399777B2 (en) | Electromagnetic bandgap structure and printed circuit board having the same | |
JP2014241482A (ja) | マイクロ波回路 | |
JP2014003090A (ja) | 回路基板 | |
JP2013153041A (ja) | ノイズ抑制構造体 | |
JP6565938B2 (ja) | 構造体および配線基板 | |
JP6479288B1 (ja) | プリント基板 | |
JPWO2011115094A1 (ja) | ノイズ抑制構造 | |
WO2011105193A1 (ja) | ノイズ抑制構造を有する回路基板 | |
JP2011171900A (ja) | 電磁バンドギャップ構造素子及び印刷回路基板 | |
JPWO2016129200A1 (ja) | 構造体および配線基板 | |
JP2015057865A (ja) | ノイズ抑制構造を有する回路基板 | |
WO2011114944A1 (ja) | ノイズ抑制構造 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20170130 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170224 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170307 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20171010 |