JP5735219B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5735219B2 JP5735219B2 JP2010104505A JP2010104505A JP5735219B2 JP 5735219 B2 JP5735219 B2 JP 5735219B2 JP 2010104505 A JP2010104505 A JP 2010104505A JP 2010104505 A JP2010104505 A JP 2010104505A JP 5735219 B2 JP5735219 B2 JP 5735219B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- semiconductor device
- memory
- booster circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
- Power Sources (AREA)
- Microcomputers (AREA)
- Liquid Crystal Display Device Control (AREA)
- Semiconductor Integrated Circuits (AREA)
- Dc-Dc Converters (AREA)
Description
12 LCDパネルドライバ
20 基板
22 フラッシュメモリ
24 基準電圧回路
26 セレクタ
28 VLCD昇圧回路
42、44、46 出力パッド
50 電源線
52 電源線
Claims (6)
- 外部装置を駆動するための駆動信号を出力する駆動回路と、
外部から供給された第5電圧が供給されるとともに前記駆動信号を生成するデータを記憶するメモリと、
前記第5電圧により前記外部装置を駆動するのに用いられる第1電圧及び該第1電圧よりも大きく前記メモリに用いられる第2電圧を発生して出力する電圧出力回路と、
前記電圧出力回路から出力された前記第1電圧、または、前記第2電圧を選択する選択手段と、
前記選択手段で選択された前記第1電圧が入力された場合には、前記第1電圧を所定の倍率で昇圧した第3電圧を出力し、かつ前記選択手段で選択された前記第2電圧が入力された場合には、前記第2電圧を前記所定の倍率で昇圧した第4電圧を出力する昇圧回路と、を備え、
前記メモリから前記データの読み出しを行う場合には、前記メモリは前記第5電圧により前記データの読み出しを行い、かつ前記昇圧回路は前記第5電圧により生成され前記選択手段で選択された前記第1電圧を前記第3電圧に昇圧し、前記駆動回路は前記昇圧回路により出力された前記第3電圧の電源電圧が供給されて前記外部装置を駆動し、
前記メモリにデータの書込みまたは消去を行う場合には、前記昇圧回路は前記第5電圧により生成され前記選択手段で選択された前記第2電圧を前記第4電圧に昇圧し、前記メモリは前記昇圧回路により出力された前記第4電圧の電源電圧を供給されてデータの書込みまたは消去を行う
半導体装置。 - 前記駆動回路と前記昇圧回路とを接続する第1配線と、
前記メモリと前記昇圧回路とを接続する第2配線と、
前記駆動回路、前記電圧出力回路、前記選択手段、前記昇圧回路、前記メモリ、前記第1配線、及び前記第2配線が形成された基板と、
を備え、
前記第2配線は、前記第1配線よりも前記基板の内側に形成されている請求項1に記載の半導体装置。 - 前記駆動回路と前記外部装置とを接続する接続端子を複数備え、
前記接続端子の少なくとも一部が前記基板の外周に沿った形成領域に形成されており、前記第1配線は、前記形成領域に沿って形成されている請求項2に記載の半導体装置。 - 前記第2配線の少なくとも一部は、前記第1配線に沿って形成されている請求項2または請求項3に記載の半導体装置。
- 前記昇圧回路に隣接して形成され、かつ、外部に備えられた昇圧用コンデンサ及び安定化容量の少なくとも一方と前記昇圧回路とを接続する外部接続端子を備えた請求項1から請求項4のいずれか1項に記載の半導体装置。
- 前記メモリの動作に応じて前記メモリに前記第4電圧の電源電圧を供給する場合には、前記第2電圧を選択するように前記選択手段を制御する制御回路を備え、
前記制御回路と前記昇圧回路との間に前記電圧出力回路及び前記選択手段の少なくとも一方が形成されている請求項1から請求項5のいずれか1項に記載の半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010104505A JP5735219B2 (ja) | 2010-04-28 | 2010-04-28 | 半導体装置 |
US13/064,915 US8773938B2 (en) | 2010-04-28 | 2011-04-26 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010104505A JP5735219B2 (ja) | 2010-04-28 | 2010-04-28 | 半導体装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015083053A Division JP5960867B2 (ja) | 2015-04-15 | 2015-04-15 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011233048A JP2011233048A (ja) | 2011-11-17 |
JP5735219B2 true JP5735219B2 (ja) | 2015-06-17 |
Family
ID=44858154
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010104505A Active JP5735219B2 (ja) | 2010-04-28 | 2010-04-28 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8773938B2 (ja) |
JP (1) | JP5735219B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI488170B (zh) * | 2012-04-11 | 2015-06-11 | Sitronix Technology Corp | Display the drive circuit of the panel |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0729386A (ja) * | 1993-07-13 | 1995-01-31 | Hitachi Ltd | フラッシュメモリ及びマイクロコンピュータ |
JPH11288588A (ja) * | 1998-04-02 | 1999-10-19 | Mitsubishi Electric Corp | 半導体回路装置 |
JP3775927B2 (ja) | 1998-08-24 | 2006-05-17 | 松下電器産業株式会社 | 電圧発生回路を備えた不揮発性半導体記憶装置及びその電圧発生制御方法 |
KR100452323B1 (ko) * | 2002-07-02 | 2004-10-12 | 삼성전자주식회사 | 반도체 메모리 장치의 기준전압 선택회로 및 그 방법 |
JP2004180364A (ja) * | 2002-11-25 | 2004-06-24 | Seiko Epson Corp | 電源回路 |
JP4970759B2 (ja) * | 2004-09-20 | 2012-07-11 | 三星電子株式会社 | 電流消耗が減少した内部電源電圧発生器 |
KR101056737B1 (ko) * | 2004-09-20 | 2011-08-16 | 삼성전자주식회사 | 내부 전원 전압을 발생하는 장치 |
KR100763331B1 (ko) * | 2005-06-24 | 2007-10-04 | 삼성전자주식회사 | 반도체 메모리 장치 |
JP4907908B2 (ja) * | 2005-06-29 | 2012-04-04 | ルネサスエレクトロニクス株式会社 | 駆動回路及び表示装置 |
KR100790444B1 (ko) * | 2005-10-06 | 2008-01-02 | 주식회사 하이닉스반도체 | 메모리 장치 |
JP2007304698A (ja) * | 2006-05-09 | 2007-11-22 | Nec Electronics Corp | 電源回路及び液晶表示装置 |
KR100817080B1 (ko) * | 2006-12-27 | 2008-03-26 | 삼성전자주식회사 | 내부 전원 전압들을 독립적으로 제어할 수 있는 반도체메모리 장치 및 그 장치를 이용하는 방법 |
US8836410B2 (en) * | 2007-08-20 | 2014-09-16 | Hynix Semiconductor Inc. | Internal voltage compensation circuit |
JP5792477B2 (ja) * | 2011-02-08 | 2015-10-14 | アルプス電気株式会社 | 定電圧回路 |
-
2010
- 2010-04-28 JP JP2010104505A patent/JP5735219B2/ja active Active
-
2011
- 2011-04-26 US US13/064,915 patent/US8773938B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US8773938B2 (en) | 2014-07-08 |
JP2011233048A (ja) | 2011-11-17 |
US20110267902A1 (en) | 2011-11-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11742033B2 (en) | Voltage generation circuit which is capable of executing high-speed boost operation | |
TWI669714B (zh) | 電壓控制裝置及記憶體系統 | |
JP4653960B2 (ja) | メモリカードおよび不揮発性メモリ混載マイコン | |
JP6482690B1 (ja) | 半導体記憶装置 | |
US20150277526A1 (en) | Power management controller, power management circuit using the same, and electronic device | |
KR100763331B1 (ko) | 반도체 메모리 장치 | |
JP2005122832A (ja) | 半導体集積回路装置 | |
JP2008511921A (ja) | 高電力効率のメモリ及びカード | |
JP2008309834A (ja) | 半導体集積回路、電源システムインタフェース及び電子機器 | |
JP6232232B2 (ja) | 半導体装置及び電流量制御方法 | |
JP6138561B2 (ja) | 電源回路 | |
JP4485637B2 (ja) | 半導体装置及び半導体装置の内部電源生成方法 | |
JP2015122924A (ja) | 半導体システム、電源構成部品、及び半導体部品 | |
JP5735219B2 (ja) | 半導体装置 | |
JP5960867B2 (ja) | 半導体装置 | |
JP5581627B2 (ja) | 集積回路装置及び電子機器 | |
US7928777B2 (en) | Semiconductor device and method of supplying internal power to semiconductor device | |
JP6476572B2 (ja) | ドライバー、電気光学装置及び電子機器 | |
JP2018151727A (ja) | 電源管理装置及びメモリシステム | |
JP5087669B2 (ja) | 電圧発生回路 | |
JP2008103033A (ja) | 半導体記憶装置及びこれにおける電力供給方法 | |
KR100729356B1 (ko) | 플래시 메모리 장치의 레이아웃 구조 | |
JP2011210152A (ja) | マイクロコンピュータ | |
US11107539B2 (en) | Semiconductor device and its power supply control method | |
JP5546476B2 (ja) | 電気回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130329 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140401 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140530 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140624 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140821 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141014 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141215 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150317 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150416 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5735219 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |