JP4970759B2 - 電流消耗が減少した内部電源電圧発生器 - Google Patents

Description

本発明は集積回路に係り、さらに具体的には内部電源電圧を発生する集積回路に関する。

集積度の増加とチップサイズの減少によってチップの電源電圧レベルも低くなっている趨勢である。システム内のすべてのチップを同時に低電圧化させることは非常に難しくて、システムの低電圧化はチップの低電圧化より遅い。これは互いに異なる外部電源電圧（例えば、１．８Ｖ 〜 ５．０Ｖ）を提供するシステムが市場に共存することを意味する。

したがって、半導体チップは内部に相異なっている外部電源電圧に関係なしに、一定の内部電源電圧を発生する内部電源電圧発生器が必要である。このようなチップはシステムの再設計なしに他の外部電源電圧を使用する多様なシステムに使用することができるであろう。さらに、多くの応用製品で少ない電流消耗と低い熱放出が求められる。

本発明の課題は電流消耗を減らした内部電圧発生器を提供することにある。

本発明による内部電圧発生器は外部電圧が入力されて第１基準電圧を発生する第１基準電圧発生器と、内部電圧が入力されて第２基準電圧を発生する第２基準電圧発生器と、前記第１基準電圧と前記第２基準電圧のうちの一つが入力されるために前記第１基準電圧発生器と前記第２基準電圧発生器のうちの少なくとも一つと信号伝達をし、前記内部電圧を発生する電圧レギュレータとを含む。

この実施形態において、前記第２基準電圧発生器と信号伝達をする制御器をさらに含む。

この実施形態において、前記第１基準電圧発生器と前記第２基準電圧発生器のうちの少なくとも一つと信号伝達をするスイッチをさらに含む。

この実施形態において、前記電圧レギュレータは前記スイッチと信号伝達をする。

この実施形態において、前記スイッチと信号伝達をする制御器をさらに含む。

この実施形態において、前記第２基準電圧発生器は前記第１基準電圧発生器より大きい出力電流を有する出力ドライバを含む。

この実施形態において、前記第２基準電圧発生器は少ない電流消耗と少ないゲート数と低い構成複雑度のうちのいずれか一つを含む回路構成を有することを特徴とする。

この実施形態において、前記スイッチは前記第１及び第２基準電圧発生器と信号伝達をし、前記電圧レギュレータは前記スイッチと信号伝達をする。

この実施形態において、前記第１基準電圧発生器は少ないゲート数を有することを特徴とする。

この実施形態において、前記スイッチは前記第２基準電圧発生器と信号伝達をし、前記電圧レギュレータは前記スイッチと前記第１基準電圧発生器と信号伝達をする。

この実施形態において、前記スイッチは少ないゲート数を有することを特徴とする。

この実施形態において、前記外部電圧は前記内部電圧発生器と前記内部電圧発生器を含むチップのうちの少なくとも一つの外部に提供されることを特徴とする。

この実施形態において、前記制御器は内部電圧検出器と、前記内部電圧検出器と信号伝達をするレベルシフトとを含む。

この実施形態において、前記制御器は前記検出された内部電圧が臨界値より小さければ前記第１基準電圧発生器を、前記検出された内部電圧が臨界値より大きければ第２基準電圧発生器を活性化する。

この実施形態において、前記制御器は前記検出された内部電圧が臨界値より小さければ前記第１基準電圧発生器を、前記検出された内部電圧が臨界値より大きければ前記第２基準電圧発生器を選択するように前記スイッチを制御する。

この実施形態において、前記制御器はタイマをさらに含む。

この実施形態において、前記制御器は前記タイマと信号伝達をするレベルシフトをさらに含む。

この実施形態において、前記制御器は前記タイマが臨界値より小さければ前記第１基準電圧発生器を、前記タイマが臨界値より大きければ前記第２基準電圧発生器を活性化する。

この実施形態において、前記制御器は前記タイマが臨界値より小さければ前記第１基準電圧発生器を、前記タイマが臨界値より大きければ前記第２基準電圧発生器を選択するように前記スイッチを制御する。

本発明による内部電圧発生方法は外部電圧が入力される段階と、前記入力された外部電圧に応答して第１基準電圧を発生する段階と、前記第１基準電圧に相応した内部電圧を調節する段階と、前記内部電圧に応答して第２基準電圧を発生する段階と、前記第２基準電圧に相応した前記内部電圧を調節する段階とを含む。

この実施形態において、前記内部電圧が臨界値を超過するか否かを検出する段階と、前記内部電圧が前記臨界値を超過すれば、前記第１基準電圧に相応した前記内部電圧調節段階から、前記第２基準電圧に相応した前記内部電圧調節段階にスイッチングする段階とをさらに含む。

この実施形態において、前記内部電圧が前記臨界値を超過するか否かを検出する段階と、前記内部電圧が前記臨界値を超過しなければ、前記第２基準電圧に相応した前記内部電圧調節段階から、前記第１基準電圧に相応した前記内部電圧調節段階にスイッチングする段階とをさらに含む。

この実施形態において、タイマが前記臨界値を超過するか否かを検出する段階と、もし前記タイマが前記臨界値を超過すれば、前記第１基準電圧に相応した前記内部電圧調節段階から、前記第２基準電圧に相応した前記内部電圧調節段階にスイッチングする段階とをさらに含む。

本発明による内部電圧発生器は外部電圧に応答して第１基準電圧を生成する第１基準電圧発生装置と、内部電圧に応答して第２基準電圧を生成する第２基準電圧発生装置と、前記第１及び第２基準電圧のうちの少なくとも一つに相応して前記内部電圧を調節する電圧調整装置とを含む。

この実施形態において、前記内部電圧が臨界値を超過するか否かを検出する検出装置と、前記内部電圧が前記臨界値を超過すれば、前記第１基準電圧に相応した前記内部電圧調節段階から、前記第２基準電圧に相応した前記内部電圧調節段階にスイッチングするスイッチング装置とをさらに含む。

この実施形態において、前記スイッチング装置は前記内部電圧が前記臨界値を超過しなければ、前記第２基準電圧に相応した前記内部電圧調節段階から、前記第１基準電圧に相応した前記内部電圧調節段階にスイッチングする。

本発明によると、内部電源電圧が検出電圧より高い区間で内部電源電圧を利用して基準電圧を生成することで、基準電圧発生部の回路複雑性を低くし、電流消耗を減らすことができるようになる。

図１は従来の内部電源電圧発生器（ＩＶＣ）１００を示す回路図である。内部電源電圧発生器１００は基準電圧発生器１２０と電圧レギュレータ１４０とを含む。

基準電圧発生器１２０はバンドギャップ形態の基準電圧発生器である。基準電圧発生器１２０は外部電源電圧ＶＤＤ＿ＥＸＴと連結されたソース端と、外部電源電圧によって動作される比較器１２７の出力端と連結されたゲート端と、抵抗１２４と連結されたドレイン端を有するＰＭＯＳトランジスタ１２１を含む。抵抗１２４の他端は比較器１２７の反転入力端子と、第２端がグラウンドされたＢＪＴトランジスタ１２６の第１端と連結される。基準電圧発生器１２０は外部電源電圧ＶＤＤ＿ＥＸＴと連結されたソース端と、比較器１２７の出力端と連結されたゲート端、および抵抗１２３と連結されたドレイン端を有するＰＭＯＳトランジスタ１２２をさらに含む。抵抗１２３の他端は比較器１２７の非反転入力端子と抵抗１２８と連結される。抵抗１２８の他端は第２端がグラウンドされたＢＪＴトランジスタ１２５の第１端と連結される。基準電圧発生器１２０はＰＭＯＳトランジスタ１２２のドレイン端から基準電圧ＶＲＥＦを出力する。したがって、基準電圧発生器１２０は外部電源電圧ＶＤＤ＿ＥＸＴを利用して基準電圧ＶＲＥＦを発生する。

電圧レギュレータ１４０は外部電源電圧ＶＤＤ＿ＥＸＴによって動作し、基準電圧ＶＲＥＦと連結された反転入力端子を有する比較器１４１を含む。比較器１４１の出力端はＰＭＯＳトランジスタ１４４のゲート端と連結される。ＰＭＯＳトランジスタ１４４のソース端は外部電源電圧ＶＤＤ＿ＥＸＴと連結される。ＰＭＯＳトランジスタ１４４のドレイン端は抵抗１４２とキャパシタ１４５と連結される。キャパシタ１４５の他端はグラウンドと連結される。抵抗１４２の他端は比較器１４１の非反転入力端子に入力される分配電圧Ｖｄｖｄと抵抗１４３と連結される。抵抗１４３の他端はグラウンドと連結される。電圧レギュレータ１４０はＰＭＯＳトランジスタ１４４のドレイン端から内部電源電圧ＶＤＤ＿ＩＮＴを出力する。したがって、電圧レギュレータ１４０は基準電圧ＶＲＥＦに基づいて外部電源電圧ＶＤＤ＿ＥＸＴを内部電源電圧ＶＤＤ＿ＩＮＴに変換する。

例えば、外部電源電圧ＶＤＤ＿ＥＸＴが５Ｖであり、内部電源電圧ＶＤＤ＿ＩＮＴが １．５Ｖであり、基準電圧ＶＲＥＦが １．２Ｖであるとき、内部電源電圧発生器１００の動作方法は以下のとおりである。

発生段階で基準電圧発生器１２０は外部電源電圧ＶＤＤ＿ＥＸＴを使用して基準電圧ＶＲＥＦを発生する。

比較段階で抵抗１４２、１４３によって分配された分配電圧Ｖｄｖｄと基準電圧ＶＲＥＦが電圧レギュレータ１４０のうち比較器１４１の非反転入力端子と反転入力端子に各々入力される。

調節段階で比較器１４１は入力された電圧Ｖｄｖｄ、ＶＲＥＦに応答してＰＭＯＳトランジスタ１４４のゲート電圧を制御する。分配電圧Ｖｄｖｄが基準電圧ＶＲＥＦより低ければ、外部電源電圧ＶＤＤ＿ＥＸＴから内部電源電圧ＶＤＤ＿ＩＮＴへ電流が供給されるようにＰＭＯＳトランジスタ１４４のゲート電圧は低くなり、内部電源電圧ＶＤＤ＿ＩＮＴはあらかじめ設定された電圧（例えば、１．５Ｖ）に増加する。これと反対に、分配電圧Ｖｄｖｄが基準電圧ＶＲＥＦ より高ければ、外部電源電圧ＶＤＤ＿ＥＸＴから内部電源電圧ＶＤＤ＿ＩＮＴへ電流が遮断されるようにＰＭＯＳトランジスタ１４４のゲート電圧は高くなり、内部電源電圧ＶＤＤ＿ＩＮＴはあらかじめ設定された電圧を維持する。システム内の集積回路の電流消耗に従って内部電源電圧ＶＤＤ＿ＩＮＴが低くなれば、ＰＭＯＳトランジスタ１４４のゲート電圧が低くなる。

比較段階と調節段階は繰り返される。したがって、内部電源電圧ＶＤＤ＿ＩＮＴはあらかじめ設定された電圧レベルに一定に維持されることができる。

基準電圧発生器１２０は外部電源電圧ＶＤＤ＿ＥＸＴを利用して基準電圧ＶＲＥＦを生成し、電圧レギュレータ１４０は外部電源電圧ＶＤＤ＿ＥＸＴを受け入れて基準電圧ＶＲＥＦに基づいて内部電源電圧ＶＤＤ＿ＩＮＴを生成する。基準電圧発生器１２０と電圧レギュレータ１４０は外部電源電圧ＶＤＤ＿ＥＸＴを動作電圧として使用する。内部電源電圧発生器１００を含む多様なシステムは多様な外部電圧（例えば、５Ｖ、３．３Ｖ、１．８Ｖなど）を使用する。

内部電源電圧発生器１００は外部電源電圧ＶＤＤ＿ＥＸＴに関係なしに一定の内部電源電圧ＶＤＤ＿ＩＮＴを発生しなければならない。内部電源電圧ＶＤＤ＿ＩＮＴを一定に維持するためには基準電圧ＶＲＥＦが外部電源電圧ＶＤＤ＿ＥＸＴの変化にかかわらず一定に維持されなければならない。すなわち、基準電圧発生器１２０は広範囲の外部電源電圧ＶＤＤ＿ＥＸＴに対して支援が行われなければならない。

図２は図１に示した比較器１２７を示す詳細回路図である。比較器１２７は１０個の ＮＭＯＳトランジスタと１４個のＰＭＯＳトランジスタで構成され、トランジスタの数に比例して多量の電流を消耗する。内部電源電圧発生器１００で一定の内部電源電圧ＶＤＤ＿ＩＮＴを獲得して維持させるために複雑な構成を有する比較器１２７を使用する。したがって、基準電圧発生器１２０は複雑な構成を有する比較器１２７を含んで非常に複雑であり、多量の電流を消耗する。

図３は本発明の一実施形態による内部電源電圧発生器１０００を概略的に示すブロック図である。内部電源電圧発生器１０００は外部と内部電源電圧とが入力される制御器１６００と、制御器１６００と連結された基準電圧発生部１２００と、基準電圧発生部１２００と連結された電圧レギュレータ１４００とを含む。制御器１６００は制御信号ＳＣ、ＳＣＢを基準電圧発生部１２００に提供する。電圧レギュレータ１４００は図１の電圧レギュレータ１４０と同一であるので、それに対する説明は略する。

基準電圧発生部１２００は内部電源電圧ＶＤＤ＿ＩＮＴが入力されて第１基準電圧ＶＲＥＦ１を発生する第１基準電圧発生器１２１０と、電圧レギュレータ１４００に選択的に信号を伝達するスイッチ１２２０と、外部電源電圧ＶＤＤ＿ＥＸＴが入力されて第２基準電圧ＶＲＥＦ２を発生する第２基準電圧発生器１２３０とを含む。スイッチ１２２０と第２基準電圧発生器１２３０の各々は制御器１６００から制御信号ＳＣ、ＳＣＢが入力される。スイッチ１２２０は第１基準電圧ＶＲＥＦ１を電圧レギュレータ１４００の基準電圧ＶＲＥＦに提供するか、第２基準電圧発生器１２３０は第２基準電圧ＶＲＥＦ２を電圧レギュレータ１４００の基準電圧ＶＲＥＦに提供する。

図４は図３に示した内部電源電圧発生器１０００を示す詳細回路図である。第１基準電圧発生器１２１０は図１に示した基準電圧発生器１２０と外観上等しく見えるが、図５に詳細に示した比較器１２１８は図２に詳細に示した図１の比較器１２７と実質的に異なる。図１の基準電圧発生器１２０と図４の第１基準電圧発生器１２１０との間の重要な差異は図１の基準電圧発生器１２０は外部電源電圧ＶＤＤ＿ＥＸＴが入力されて動作するのに比べて、図４の第１基準電圧発生器１２１０は内部電源電圧ＶＤＤ＿ＩＮＴが入力されて動作する。

第１基準電圧発生器１２１０は第１ＰＭＯＳトランジスタ１２１２を含む。第１ＰＭＯＳトランジスタ１２１２は内部電源電圧ＶＤＤ＿ＩＮＴと連結されたソース端と、内部電源電圧ＶＤＤ＿ＩＮＴによって動作される比較器１２１８の出力端と連結されたゲート端と、抵抗１２１４と連結されたドレイン端とを有する。抵抗１２１４の他の一端は比較器１２１８の反転入力端子と、第２端がグラウンドされたＢＪＴトランジスタ１２１７の第 １端と連結される。第１基準電圧発生器１２１０は第２ＰＭＯＳトランジスタ１２１１をさらに含む。第２ＰＭＯＳトランジスタ１２１１は内部電源電圧ＶＤＤ＿ＩＮＴと連結されたソース端と、比較器１２１８の出力端と連結されたゲート端と、抵抗１２１３と連結されたドレイン端を有する。抵抗１２１３の他の一端は比較器１２１８の非反転入力端子と、抵抗１２１５と連結される。抵抗１２１５の他の一端は第２端がグラウンドされたＢＪＴトランジスタ１２１６の第１端と連結される。第１基準電圧発生器１２１０はＰＭＯＳトランジスタ１２１１のドレイン端から第１基準電圧ＶＲＥＦ１を出力する。したがって、第１基準電圧発生器１２１０は内部電源電圧ＶＤＤ＿ＩＮＴを利用して第１基準電圧ＶＲＥＦ１を発生する。

制御器１６００は内部電源電圧ＶＤＤ＿ＩＮＴと連結された電圧検出器１６１０と、電圧検出器１６１０と外部電源電圧ＶＤＤ＿ＥＸＴと連結されたレベルシフト１６２０とを含む。電圧検出器１６１０は内部電源電圧ＶＤＤ＿ＩＮＴと連結された第１抵抗１６１１を含む。第１抵抗１６１１の他の一端は第２抵抗１６１２と連結され、第２抵抗１６１２の他の一端はソースがグラウンドと連結されたＮＭＯＳトランジスタ１６１３のドレインとゲートと連結される。第１抵抗１６１１の他の一端は一方がグラウンドと連結されたキャパシタ１６１８と連結される。第１抵抗１６１１の他の一端はＰＭＯＳトランジスタ１６１４とＮＭＯＳトランジスタ１６１６のゲートと連結される。ＰＭＯＳトランジスタ１６１４のソースは内部電源電圧ＶＤＤ＿ＩＮＴと連結され、ドレインはＮＭＯＳトランジスタ１６１６のドレインと連結される。ＮＭＯＳトランジスタ１６１６のソースはグラウンドと連結される。ＰＭＯＳトランジスタ１６１４のドレインは信号ＰＷＲＵＰを提供する。この信号ＰＷＲＵＰはＰＭＯＳトランジスタ１６１５とＮＭＯＳトランジスタ１６１７のゲートと連結され、レベルシフト１６２０とも連結される。ＰＭＯＳトランジスタ１６１５のソースは内部電源電圧ＶＤＤ＿ＩＮＴと連結され、ドレインはＮＭＯＳトランジスタ１６１７のドレインと連結される。ＮＭＯＳトランジスタ１６１７のソースはグラウンドと連結される。ＰＭＯＳトランジスタ１６１５のドレインは信号ＰＷＲＵＰＢを提供し、この信号ＰＷＲＵＰＢはレベルシフト１６２０とも連結される。

レベルシフト１６２０は第１及び第２ＰＭＯＳトランジスタ１６２１、１６２２を含み、各トランジスタ１６２１、１６２２のソースは外部電源電圧ＶＤＤ＿ＥＸＴと連結される。ＰＭＯＳトランジスタ１６２２のドレインがＰＭＯＳトランジスタ１６２１のゲートと連結されると同時に、ＰＭＯＳトランジスタ１６２１のドレインはＰＭＯＳトランジスタ１６２２のゲートと連結される。ＰＭＯＳトランジスタ１６２１のドレインはまたＮＭＯＳトランジスタ１６２５のドレインと連結される。ＮＭＯＳトランジスタ１６２５のゲートは電圧検出器１６１０から入力される信号ＰＷＲＵＰと連結され、ソースはグラウンドと連結される。ＰＭＯＳトランジスタ１６２２のドレインはまたＮＭＯＳトランジスタ１６２６のドレインと連結される。ＮＭＯＳトランジスタ１６２６のゲートは電圧検出器１６１０から入力される信号ＰＷＲＵＰＢと連結され、ソースはグラウンドと連結される。ＰＭＯＳトランジスタ１６２２のドレインはまたＰＭＯＳトランジスタ１６２３とＮＭＯＳトランジスタ１６２７のゲートと連結される。ＰＭＯＳトランジスタ１６２３のソースは外部電源電圧ＶＤＤ＿ＥＸＴと連結され、ドレインはＮＭＯＳトランジスタ１６２７のドレインと連結される。ＮＭＯＳトランジスタ１６２７のソースはグラウンドと連結される。ＰＭＯＳトランジスタ１６２３のドレインは制御信号ＳＣを発生する。ＰＭＯＳトランジスタ１６２３のドレインはＰＭＯＳトランジスタ１６２４とＮＭＯＳトランジスタ１６２８のゲートと連結される。ＰＭＯＳトランジスタ１６２４のソースは外部電源電圧ＶＤＤ＿ＥＸＴと連結され、ドレインはＮＭＯＳトランジスタ１６２８のドレインと連結される。ＮＭＯＳトランジスタ１６２８のソースはグラウンドと連結される。ＰＭＯＳトランジスタ１６２４のドレインは制御信号ＳＣＢを発生する。

第２基準電圧発生器１２３０は制御器１６００から入力される制御信号ＳＣＢと連結されたゲートを有するＰＭＯＳトランジスタ１２３１を含む。ＰＭＯＳトランジスタ１２３１のソースは外部電源電圧ＶＤＤ＿ＥＸＴと連結され、ドレインは基準電圧ＶＲＥＦとして使用される第２基準電圧ＶＲＥＦ２を提供する。ＰＭＯＳトランジスタ１２３１のドレインはまたＮＭＯＳトランジスタ１２３２のゲートとドレインと連結される。ＮＭＯＳトランジスタ１２３２のソースはＮＭＯＳトランジスタ１２３３のゲートとドレインと連結される。ＮＭＯＳトランジスタ１２３３のソースはＮＭＯＳトランジスタ１２３４のドレインと連結される。ＮＭＯＳトランジスタ１２３４のゲートは制御器１６００から入力される制御信号ＳＣと連結され、ソースはグラウンドと連結される。

スイッチ１２２０は制御器１６００から入力される制御信号ＳＣと連結されたゲートを有するＰＭＯＳトランジスタ１２２１と、制御器１６００から入力される制御信号ＳＣＢと連結されたゲートを有するＮＭＯＳトランジスタ１２２２とを含む。ＰＭＯＳトランジスタ１２２１とＮＭＯＳトランジスタ１２２２の各々のソースとドレインは互いに連結される。ＰＭＯＳトランジスタ１２２１のソースは第１基準電圧発生器１２１０から入力される第１基準電圧ＶＲＥＦ１と連結される。ＰＭＯＳトランジスタ１２２１のドレインは最終基準電圧ＶＲＥＦ端になる第２基準電圧発生器１２３０の第２基準電圧ＶＲＥＦ２端と連結される。

図５は図４に示した内部電源電圧発生器１０００のうちの比較器１２１８を示す詳細回路図である。図２に示した１０個のＮＭＯＳトランジスタと１４個のＰＭＯＳトランジスタで構成される比較器１２７と異なって、図５の比較器１２１８はただ２個のＰＭＯＳトランジスタと５個のＮＭＯＳトランジスタで構成される。したがって、比較器１２１８は図２の比較器１２７に比べて回路複雑度が低く、少ない電流を要する。外部電源電圧ＶＤＤ＿ＥＸＴより調節された内部電源電圧ＶＤＤ＿ＩＮＴが入力される比較器１２１８の特徴によって回路複雑度と電流消耗とを減少させるようになる。

図６は本発明の他の実施形態による内部電源電圧発生器１０００ａを概略的に示すブロック図である。内部電源電圧発生器１０００ａは新しい基準電圧発生部１２００ａを除いては図３の内部電源電圧発生器１０００と同一であるので、等しい構成要素に対する説明は略する。

基準電圧発生部１２００ａは内部電源電圧ＶＤＤ＿ＩＮＴが入力されて第１基準電圧ＶＲＥＦ１をスイッチ１２２０ａに提供する第１基準電圧発生器１２１０と、外部電源電圧ＶＤＤ＿ＥＸＴが入力されて、第２基準電圧ＶＲＥＦ２をスイッチ１２２０ａに提供する第２基準電圧発生器１２３０ａを含む。スイッチ１２２０ａと第２基準電圧発生器１２３０ａの各々は制御器１６００から制御信号ＳＣ、ＳＣＢが入力される。スイッチ１２２０ａは第１基準電圧ＶＲＥＦ１と第２基準電圧ＶＲＥＦ２のうちの一つを電圧レギュレータ１４００の基準電圧ＶＲＥＦに提供する。

図７は図６に示した内部電源電圧発生器１０００ａを示す詳細回路図である。基準電圧発生部１２００ａは第１基準電圧発生器１２１０と、第２基準電圧発生器１２３０ａと、第１及び第２基準電圧発生器１２１０、１２３０ａと各々連結されたスイッチ１２２０ａとを含む。図７の第１基準電圧発生器１２１０は図４の第１基準電圧発生器１２１０と同一であるので、これに対する説明は略する。

第２基準電圧発生器１２３０ａは外部電源電圧ＶＤＤ＿ＥＸＴと連結された第１抵抗１２３５を含む。第１抵抗１２３５の他の一端は第２抵抗１２３６と、第１ＮＭＯＳトランジスタ１２３８のゲートと、第２ＮＭＯＳトランジスタ１２３９のドレインと連結される。第２抵抗１２３６の他の一端はスイッチ１２２０ａに第２基準電圧ＶＲＥＦ２を提供する。また、第２抵抗１２３６の他の一端は第１ＮＭＯＳトランジスタ１２３８のドレインと連結される。ＮＭＯＳトランジスタ１２３８のソースは第２ＮＭＯＳトランジスタ１２３９のゲートと、第３抵抗１２３７と連結される。第３抵抗１２３７の他の一端は第２ＮＭＯＳトランジスタ１２３９のソースと、第３ＮＭＯＳトランジスタ１２４０のドレインと連結される。第３ＮＭＯＳトランジスタ１２４０のゲートは制御器１６００から入力される制御信号ＳＣと連結され、ソースはグラウンドと連結される。

図８は図７に示した内部電源電圧発生器１０００ａのうちスイッチ１２２０ａを示す詳細回路図である。スイッチ１２２０ａは各々のソースとドレイン、ドレインとソースが連結された第１ＰＭＯＳトランジスタ１２２１と第１ＮＭＯＳトランジスタ１２２２とを含む。第１ＰＭＯＳトランジスタ１２２１のソースは第１基準電圧発生器１２１０と連結されて、第１基準電圧ＶＲＥＦ１が入力される。第１ＰＭＯＳトランジスタ１２２１のドレインは基準電圧ＶＲＥＦを発生するスイッチ１２２０ａの出力端と連結される。第１ＰＭＯＳトランジスタ１２２１のゲートは制御器１６００から入力される制御信号ＳＣと連結される。第１ＮＭＯＳトランジスタ１２２２のゲートは制御器１６００から入力される制御信号ＳＣＢと連結される。第１ＮＭＯＳトランジスタ１２２２のゲートはまた第２ＰＭＯＳトランジスタ１２２３のゲートと連結される。第２ＰＭＯＳトランジスタ１２２３と第２ＮＭＯＳトランジスタ１２２４は各々のソースとドレイン、ドレインとソースが連結される。第２ＮＭＯＳトランジスタ１２２４のゲートは制御器１６００から入力される制御信号ＳＣと連結される。第２ＰＭＯＳトランジスタ１２２３のソースは第２基準電圧発生器１２３０ａと連結され、第２基準電圧ＶＲＥＦ２が入力される。第２ＰＭＯＳトランジスタ１２２３のドレインは基準電圧ＶＲＥＦを発生するスイッチ１２２０ａの出力端と連結される。

従来の基準電圧発生器１２０が外部電源電圧の広い電圧範囲内で動作するのに比べて、本発明による基準電圧発生部１２００、１２００ａは内部電源電圧の狭い電圧範囲内で動作する。したがって、本発明による基準電圧発生器１２００、１２００ａは回路複雑性が低く、電流消耗が少なくなる。

本発明による電圧レギュレータ１４００は従来の電圧レギュレータ１４０と同一である。本発明による基準電圧発生部１２００、 １２００ａは第１基準電圧発生器１２１０と、第２基準電圧発生器１２３０、１２３０ａと、スイッチ１２２０、１２２０ａとを含む。

第１基準電圧発生器１２１０は電圧レギュレータ１４００から発生した内部電源電圧ＶＤＤ＿ＩＮＴを利用して第１基準電圧ＶＲＥＦ１を発生する。スイッチ１２２０は制御器１６００から入力される制御信号ＳＣ、ＳＣＢに応答して電圧レギュレータ１４００に第１基準電圧ＶＲＥＦ１を出力する。第２基準電圧発生器１２３０は制御器１６００から入力される制御信号ＳＣ、ＳＣＢに応答して外部電源電圧ＶＤＤ＿ＥＸＴを利用して第２基準電圧ＶＲＥＦ２を発生する。基準電圧発生部１２００は第１基準電圧ＶＲＥＦ１と第２基準電圧ＶＲＥＦ２のうちの一つを電圧レギュレータ１４００の基準電圧ＶＲＥＦに出力する。

制御器１６００は内部電源電圧ＶＤＤ＿ＩＮＴ（例えば１．５Ｖ）が検出電圧より大きいか否かを検出し、検出結果によって制御信号ＳＣ、ＳＣＢを出力する。ここで、検出電圧は安定した基準電圧ＶＲＥＦ１またはＶＲＥＦ２を生成することができる最小動作電圧（例えば、１．３Ｖ）である。内部電源電圧ＶＤＤ＿ＩＮＴが検出電圧より低ければ（またはパワーアップ区間の間）、制御器１６００は論理ハイレベルの制御信号ＳＣと論理ローレベルの制御信号ＳＣＢとを出力する。これによって、スイッチ１２２０は非活性化され、第２基準電圧発生器１２３０は外部電源電圧ＶＤＤ＿ＥＸＴを利用して第２基準電圧ＶＲＥＦ２を出力する。電圧レギュレータ１４００は第２基準電圧発生器１２３０から第２基準電圧ＶＲＥＦ２が入力され、内部電源電圧ＶＤＤ＿ＩＮＴを発生する。

内部電源電圧ＶＤＤ＿ＩＮＴが検出電圧に到逹するようになれば、制御器１６００は論理ローレベルの制御信号ＳＣと論理ハイレベルの制御信号ＳＣＢとを出力する。これによって、スイッチ１２２０は活性化され、第１基準電圧発生器１２１０は内部電源電圧ＶＤＤ＿ＩＮＴを利用して第１基準電圧ＶＲＥＦ１を出力する。電圧レギュレータ１４００は第１基準電圧発生器１２１０から第１基準電圧ＶＲＥＦ１が入力され、内部電源電圧ＶＤＤ＿ＩＮＴを発生する。

基準電圧発生部１２００はパワーアップ区間の間は外部電源電圧ＶＤＤ＿ＥＸＴを利用して基準電圧ＶＲＥＦを発生し、その後は外部電源電圧ＶＤＤ＿ＥＸＴに代えて内部電源電圧ＶＤＤ＿ＩＮＴを利用して基準電圧ＶＲＥＦを発生する。外部電源電圧ＶＤＤ＿ＥＸＴが広い電圧範囲（例えば、１．５Ｖ 〜 ５．０Ｖ）で可変であっても、内部電源電圧ＶＤＤ＿ＩＮＴは制限された範囲（例えば、１．３Ｖ 〜 １．８Ｖ）内で調整される。

本発明による基準電圧発生部１２００は内部電源電圧ＶＤＤ＿ＩＮＴを動作電圧として利用するので、低い電圧領域（例えば、１．３Ｖ 〜 １．８Ｖ）で動作することができる。したがって、基準電圧発生部１２００は回路複雑性が低く、電流消耗を減らすことができるようになる。

電圧検出器１６１０とレベルシフト１６２０とを含む制御器１６００は検出電圧より内部電源電圧ＶＤＤ＿ＩＮＴが大きいか否かを検出し、検出結果によって検出信号ＰＷＲＵＰ、ＰＷＲＵＰＢを出力する。レベルシフト１６２０は検出信号ＰＷＲＵＰ、ＰＷＲＵＰＢを外部電源電圧ＶＤＤ＿ＥＸＴを利用してスイッチ１２２０と第２基準電圧発生器１２３０とを制御する制御信号ＳＣ、ＳＣＢに変換する。

内部電源電圧発生器（ＩＶＧ）１０００の動作フローは以下のとおりである。

１．内部電源電圧発生器１０００に外部電源電圧ＶＤＤ＿ＥＸＴが供給される。
２．内部電源電圧ＶＤＤ＿ＩＮＴがあらかじめ設定された電圧より低ければ（またはパワーアップ区間の間）、検出信号ＰＷＲＵＰ、ＰＷＲＵＰＢの各々は論理ハイレベル（または内部電源電圧ＶＤＤ＿ＩＮＴレベル）と論理ローレベル（またはグラウンドレベル）になる。
３．レベルシフト１６２０は検出信号ＰＷＲＵＰ、ＰＷＲＵＰＢの電圧レベルを制御信号ＳＣ、ＳＣＢに変換する。制御信号ＳＣは論理ハイレベル（または外部電源電圧ＶＤＤ＿ＥＸＴレベル）に、制御信号ＳＣＢは論理ローレベル（またはグラウンドレベル）になる。
４．第２基準電圧発生器１２３０内のＰＭＯＳトランジスタ１２３１とＮＭＯＳトランジスタ１２３４は制御信号ＳＣ、ＳＣＢによってターンオンされる。
５．第２基準電圧発生器１２３０は外部電源電圧ＶＤＤ＿ＥＸＴを利用して第２基準電圧ＶＲＥＦ２を発生し、第２基準電圧ＶＲＥＦ２は図４の出力端１００１に出力される。スイッチ１２２０は制御信号ＳＣ、ＳＣＢによって非活性化され、第１基準電圧発生器１２１０は出力端１００１と電気的に分離する。
６．電圧レギュレータ１４００は第２基準電圧発生器１２３０によって生成された基準電圧に基づいて内部電源電圧ＶＤＤ＿ＩＮＴを発生する。
７．内部電源電圧ＶＤＤ＿ＩＮＴが増加することによって、内部電源電圧ＶＤＤ＿ＩＮＴレベルが検出電圧より高くなれば、検出信号ＰＷＲＵＰ、ＰＷＲＵＰＢの各々は論理ローレベルと論理ハイレベルになる。
８．制御器１６００は論理ローレベルの制御信号ＳＣと論理ハイレベルの制御信号ＳＣＢとを出力する。
９．ＰＭＯＳトランジスタ１２３１とＮＭＯＳトランジスタ１２３４と、はターンオフされ、スイッチは活性化される。
１０．第１基準電圧発生器１２１０によって生成された第１基準電圧ＶＲＥＦ１は電圧レギュレータ１４００に入力される。
１１．電圧レギュレータ１４００は第１基準電圧ＶＲＥＦ１によって生成された基準電圧を利用して内部電源電圧ＶＤＤ＿ＩＮＴを発生する。

基準電圧発生部１２００ａを除いた図６乃至図８に示した本発明による他の内部電源電圧発生器１０００ａの動作は図３乃至図５に示した内部電源電圧発生器１０００の動作と同一である。

基準電圧発生部１２００ａは第１基準電圧発生器１２１０と、スイッチ１２２０ａと、第２基準電圧発生器１２３０ａとを含む。例えば、パワーアップ区間の間、第２基準電圧発生器１２３０ａは外部電源電圧ＶＤＤ＿ＥＸＴを利用して第２基準電圧ＶＲＥＦ２を発生する。第１基準電圧発生器１２１０は内部電源電圧ＶＤＤ＿ＩＮＴを利用して第１基準電圧ＶＲＥＦ１を発生する。

スイッチ１２２０ａは制御器１６００から入力される制御信号ＳＣ、ＳＣＢに従って、第１基準電圧ＶＲＥＦ１と第２基準電圧ＶＲＥＦ２のうちの一つを選択的に出力する。 パワーアップ区間の間、制御器１６００は論理ハイレベルの制御信号ＳＣと論理ローレベルの制御信号ＳＣＢとを出力し、第２基準電圧発生器１２３０ａの第２基準電圧ＶＲＥＦ２が出力として選択される。

パワーアップ区間以後、制御信号ＳＣは論理ローレベル、制御信号ＳＣＢは論理ハイレベルになって、第１基準電圧発生器１２１０の第１基準電圧ＶＲＥＦ１が出力として選択される。第１基準電圧ＶＲＥＦ１と第２基準電圧ＶＲＥＦ２のうちのスイッチ１２２０ａによって選択された出力は基準電圧ＶＲＥＦになって、電圧レギュレータ１４００に入力される。電圧レギュレータ１４００は基準電圧ＶＲＥＦに基づいて内部電源電圧ＶＤＤ＿ＩＮＴを発生する。

以上のように、図面と明細書で最適実施形態が開示された。ここで特定の用語が使われたが、これはただ本発明を説明するための目的として使われたことであり、意味限定や特許請求の範囲に記載した本発明の範囲を制限するために使われたものではない。したがって、本技術分野の通常の知識を持った者であれば、これから多様な変形及び均等な他の実施形態が可能であるという点を理解するであろう。したがって、本発明の真正な技術的保護範囲は上述の特許請求の範囲の技術的思想によって決められなければならないであろう。

従来の内部電源電圧発生器を示す回路図である。 図１に示した内部電源電圧発生器のうち比較器を示す詳細回路図である。 本発明の一実施形態による内部電源電圧発生器を概略的に示すブロック図である。 図３に示した内部電源電圧発生器を示す詳細回路図である。 図４に示した内部電源電圧発生器のうち比較器を示す詳細回路図である。 本発明の他の実施形態による内部電源電圧発生器を概略的に示すブロック図である。 図６に示した内部電源電圧発生器を示す詳細回路図である。 図７に示した内部電源電圧発生器のうちスイッチを示す詳細回路図である。

符号の説明

１０００ 内部電源電圧発生器
１２００ 基準電圧発生部
１２１０ 第１基準電圧発生器
１２２０ スイッチ
１２３０ 第２基準電圧発生器
１４００ 電圧レギュレータ
１６００ 制御器
１６１０ 電圧検出器
１６２０ レベルシフト

Claims (14)

1. 内部電圧が入力されて第１及び第２制御信号を出力する制御器と、
   外部電圧が入力されて、前記第１制御信号が論理ハイレベルかつ前記第２制御信号が論理ローレベルならば、基準電圧端に第１基準電圧を発生する第１基準電圧発生器と、
   前記内部電圧が入力されて第２基準電圧を発生する第２基準電圧発生器と、
   前記第２基準電圧が入力されて、前記第１制御信号が論理ローレベルかつ前記第２制御信号が論理ハイレベルならば、前記基準電圧端に前記第２基準電圧を出力するスイッチと、
   前記基準電圧端に接続されて前記内部電圧を発生する電圧レギュレータと、を含み、
   前記第１基準電圧発生器は、第１ＰＭＯＳトランジスタと、第１、第２、及び第３ＮＭＯＳトランジスタと、を含み、
   前記第１ＰＭＯＳトランジスタは、ゲートが前記第２制御信号と連結され、ソースが前記外部電圧と連結され、ドレインが前記基準電圧端と連結され、
   前記第１ＮＭＯＳトランジスタは、ゲート及びドレインが前記第１ＰＭＯＳトランジスタのドレインと連結され、ソースが前記第２ＮＭＯＳトランジスタのゲート及びドレインと連結され、
   前記第２ＮＭＯＳトランジスタは、ソースが前記第３ＮＭＯＳトランジスタのドレインと連結され、
   前記第３ＮＭＯＳトランジスタは、ゲートが前記第１制御信号と連結され、ソースがグラウンドと連結されたことを特徴とする内部電圧発生器。
2. 前記第２基準電圧発生器は前記第１基準電圧発生器より大きい出力電流を有する出力ドライバを含むことを特徴とする請求項１に記載の内部電圧発生器。
3. 前記第２基準電圧発生器は少ない電流消耗と少数のゲートと低い構成複雑度のうちのいずれか一つを含む回路構成を有することを特徴とする請求項１に記載の内部電圧発生器。
4. 前記スイッチは少数のゲートを有することを特徴とする請求項１に記載の内部電圧発生器。
5. 前記制御器は、
   内部電圧検出器と、
   前記内部電圧検出器と信号伝達をするレベルシフトとを含むことを特徴とする請求項１に記載の内部電圧発生器。
6. 前記制御器は前記検出された内部電圧が臨界値より小さければ、前記第１基準電圧発生器を、前記検出された内部電圧が臨界値より大きければ、第２基準電圧発生器を活性化することを特徴とする請求項５に記載の内部電圧発生器。
7. 前記制御器は前記検出された内部電圧が臨界値より小さければ前記第１基準電圧発生器を、前記検出された内部電圧が臨界値より大きければ前記第２基準電圧発生器を選択するように前記スイッチを制御することを特徴とする請求項５に記載の内部電圧発生器。
8. 前記制御器はタイマをさらに含むことを特徴とする請求項１に記載の内部電圧発生器。
9. 前記制御器は前記タイマと信号伝達をするレベルシフトをさらに含むことを特徴とする請求項８に記載の内部電圧発生器。
10. 前記制御器は前記タイマが臨界値より小さければ前記第１基準電圧発生器を、前記タイマが臨界値より大きければ前記第２基準電圧発生器を活性化することを特徴とする請求項８に記載の内部電圧発生器。
11. 前記制御器は前記タイマが臨界値より小さければ前記第１基準電圧発生器を、前記タイマが臨界値より大きければ前記第２基準電圧発生器を選択するように前記スイッチを制御することを特徴とする請求項８に記載の内部電圧発生器。
12. 内部電圧が入力されて第１及び第２制御信号を出力する制御器と、
    外部電圧に応答して、前記第１制御信号が論理ハイレベルかつ前記第２制御信号が論理ローレベルならば、基準電圧端に第１基準電圧を生成する第１基準電圧発生装置と、
    前記内部電圧に応答して第２基準電圧を生成する第２基準電圧発生装置と、
    前記第２基準電圧が入力されて、前記第１制御信号が論理ローレベルかつ前記第２制御信号が論理ハイレベルならば、前記基準電圧端に前記第２基準電圧を出力するスイッチと、
    前記基準電圧端に接続されて前記内部電圧を発生する電圧レギュレータと、を含み、
    前記第１基準電圧発生装置は、第１ＰＭＯＳトランジスタと、第１、第２、及び第３ＮＭＯＳトランジスタと、を含み、
    前記第１ＰＭＯＳトランジスタは、ゲートが前記第２制御信号と連結され、ソースが前記外部電圧と連結され、ドレインが前記基準電圧端と連結され、
    前記第１ＮＭＯＳトランジスタは、ゲート及びドレインが前記第１ＰＭＯＳトランジスタのドレインと連結され、ソースが前記第２ＮＭＯＳトランジスタのゲート及びドレインと連結され、
    前記第２ＮＭＯＳトランジスタは、ソースが前記第３ＮＭＯＳトランジスタのドレインと連結され、
    前記第３ＮＭＯＳトランジスタは、ゲートが前記第１制御信号と連結され、ソースがグラウンドと連結されたことを特徴とする内部電圧発生器。
13. 前記内部電圧が臨界値を超過するか否かを検出する検出装置と、
    前記内部電圧が前記臨界値を超過すれば、前記第１制御信号を論理ローレベルかつ前記第２制御信号を論理ハイレベルにすることによって、前記第１基準電圧に相応した前記内部電圧調節段階から、前記第２基準電圧に相応した前記内部電圧調節段階にスイッチングするスイッチング装置とをさらに含むことを特徴とする請求項１２に記載の内部電圧発生器。
14. 前記スイッチング装置は前記内部電圧が前記臨界値を超過しなければ、前記第１制御信号を論理ハイレベルかつ前記第２制御信号を論理ローレベルにすることによって、前記第２基準電圧に相応した前記内部電圧調節段階から、前記第１基準電圧に相応した前記内部電圧調節段階にスイッチングすることを特徴とする請求項１３に記載の内部電圧発生器。

Images