JP5714528B2 - 電力変換器および電源システム - Google Patents

Description

この発明は、磁気部品、電力変換器および電源システムに関し、より特定的には、異なる電流経路に含まれる２個のリアクトルを一体化した磁気部品および、それを備える電力変換器および電源システムに関する。

電力変換器に用いられる誘導素子は、一般的に、磁性材料で構成されたコアにコイルを巻回することによって構成されるため、大型化し易い傾向にある。このため、複数の誘導素子を含む回路において、複数のリアクトルを一体的に単一の磁気部品で構成することが提案されている。

たとえば、特開２００９−５９９９５号公報（特許文献１）には、変圧器およびリアクトルを一体化した複合磁気部品の構成が記載される。特許文献１には、変圧器を構成する２つのコアの一方に一次巻線および二次巻線を巻回するとともに、他方のコアに一次巻線の延長部分を巻回する構成が記載されている。これにより、変圧器の一次巻線と直列に接続されるリアクトルを、上記延長部分によって、変圧器と一体的に構成することができる。

また、特開２００９−２８４６４７号公報（特許文献２）には、第１および第２のインダクタとトランスとを一体的に構成する複合型変圧器の構成が記載されている。

特開２００９−５９９９５号公報 特開２００９−２８４６４７号公報

電力変換器の一態様として、互いに独立に電流が制御される電流経路にそれぞれ含まれる２個のリアクトルを有する回路構成が存在する。このような回路において、一方のリアクトルを流れる電流によって、他方のリアクトルに誘起電圧が生じると、それぞれの電流を独立に制御することができなくなってしまう。したがって、これらのリアクトルの一体化構造では、一方のリアクトルの電流通過によって他方のリアクトルに誘起電圧が生じないように考慮することが課題となる。

特許文献１の複合磁気部品は、直列に接続された、変圧器およびリアクトルを一体化するものである。すなわち、共通の電流経路に含まれる磁気素子を一体化するものであるため、上記課題に対する解決策を与えるものではない。

特許文献２の複合型変圧器は、第１および第２のリアクトルの電流経路が、トランスの一次側および二次側に含まれている。したがって、特許文献２の複合型変圧器は、第１のリアクトルの電流経路と、第２のリアクトルの電流経路との間で、互いに誘起電圧を作用させ合うことを目的とした回路に適用されるものである。このため、特許文献２についても、上記課題を解決できる一体化構造を開示するものではない。

この発明は、このような問題点を解決するためになされたものであって、この発明の目的は、互いに独立に電流が制御される電流経路にそれぞれ含まれる２個のリアクトルを一体的に構成することによって磁気部品、ならびに、当該磁気部品を含む電力変換器および電源システムの小型軽量化を図ることである。

この発明のある局面では、磁気部品は、第１の電流が通過するための、電気的に直列接続された第１および第２の巻線と、第２の電流が通過するための第３の巻線と、コアとを備える。コアは、第１の巻線が巻回される第１の部位、第２の巻線が巻回される第２の部位、および、第３の巻線が巻回される第３の部位を含むように構成される。第１から第３の巻線は、コア内で磁気飽和が発生していない状態において、（ｉ）第１の電流が第１および第２の巻線を通過したときに、第１の巻線から生じて第３の巻線を通過する磁束と、第２の巻線から生じて第２の巻線を通過する磁束とが互いに打ち消し合い、かつ、（ｉｉ）第２の電流が第３の巻線を通過したときに、第３の巻線から生じた磁束によって第１の巻線および第２の巻線にそれぞれ生じる誘起電圧が互いに打ち消し合うように、第１から第３の部位に巻回される。

好ましくは、磁気部品において、第１から第３の巻線が巻回されたコアでは、コア内で磁気飽和が発生していない状態において、第２の電流が第３の巻線を通過したときにおける、第１の部位を経由する第１の磁気回路の磁気抵抗と、第２の部位を経由する第２の磁気回路の磁気抵抗とが同等である。さらに、第１および第２の巻線とは、互いに逆の巻き方向を有する。

この発明の他の局面では、電力変換器は、直流電源および負荷の間に電気的に接続された第１および第２のリアクトルと、第１のリアクトルを通過する第１の電流と、第２のリアクトルを通過する第２の電流とを独立に制御するように配置された複数のスイッチング素子とを備える。第１および第２のリアクトルは、単一の磁気部品によって一体的に構成される。磁気部品は、第１の電流が通過するための、電気的に直列接続された第１および第２の巻線と、第２の電流が通過するための第３の巻線と、コアとを含む。コアは、第１の巻線が巻回される第１の部位、第２の巻線が巻回される第２の部位、および、第３の巻線が巻回される第３の部位を含むように構成される。第１から第３の巻線は、コア内で磁気飽和が発生していない状態において、（ｉ）第１の電流が第１および第２の巻線を通過したときに、第１の巻線から生じて第３の巻線を通過する磁束と、第２の巻線から生じて第２の巻線を通過する磁束とが互いに打ち消し合い、かつ、（ｉｉ）第２の電流が第３の巻線を通過したときに、第３の巻線から生じた磁束によって第１の巻線および第２の巻線にそれぞれ生じる誘起電圧が互いに打ち消し合うように、第１から第３の部位に巻回される。

好ましくは、電力変換器において、第１から第３の巻線が巻回されたコアでは、コア内で磁気飽和が発生していない状態において、第２の電流が第３の巻線を通過したときにおける、第１の部位を経由する第１の磁気回路の磁気抵抗と、第２の部位を経由する第２の磁気回路の磁気抵抗とが同等であり、第１および第２の巻線とは、互いに逆の巻き方向を有する。

また好ましくは、電力変換器は、負荷と接続された電源配線上の出力電圧を制御するように複数のスイッチング素子のオンオフを制御するための制御装置をさらに含む。
制御装置は、第１の電流が通過する第１の電力変換経路における電力変換を制御するための第１のパルス幅変調制御に用いる第１のキャリア信号と、第２の電流が通過する第２の電力変換経路における電力変換を制御するための第２のパルス幅変調制御に用いる第２のキャリア信号との位相差を、第１および第２の電流のいずれかの極点と他方の電流のいずれかの極点とが同一となるように制御した上で、第１および第２のパルス幅変調制御に従って複数のスイッチング素子のオンオフの制御信号を生成する。

この発明のさらに他の局面では、電源システムは、第１の直流電源と、第２の直流電源と、負荷に電気的に接続される電源配線と第１および第２の直流電源との間で直流電力変換を実行するための電力変換器とを含む。電力変換器は、複数のスイッチング素子と、第１および第２のリアクトルとを含む。複数のスイッチング素子は、第１の直流電源と電源配線との間に形成される第１の電力変換経路と、第２の直流電源と電源配線との間に形成される第２の電力変換経路との両方に含まれるように配置される。第１のリアクトルは、第１の電力変換経路に含まれるように配置される。第２のリアクトルは、第２の電力変換経路に含まれるように配置される。第１および第２のリアクトルは、単一の磁気部品によって一体的に構成される。磁気部品は、第１の電流が通過するための、電気的に直列接続された第１および第２の巻線と、第２の電流が通過するための第３の巻線と、コアとを含む。コアは、第１の巻線が巻回される第１の部位、第２の巻線が巻回される第２の部位、および、第３の巻線が巻回される第３の部位を含むように構成される。第１から第３の巻線は、コア内で磁気飽和が発生していない状態において、（ｉ）第１の電流が第１および第２の巻線を通過したときに、第１の巻線から生じて第３の巻線を通過する磁束と、第２の巻線から生じて第２の巻線を通過する磁束とが互いに打ち消し合い、かつ、（ｉｉ）第２の電流が第３の巻線を通過したときに、第３の巻線から生じた磁束によって第１の巻線および第２の巻線にそれぞれ生じる誘起電圧が互いに打ち消し合うように、第１から第３の部位に巻回される。

好ましくは、電源システムにおいて、複数のスイッチング素子は、第１のノードおよび電源配線の間に電気的に接続された第１のスイッチング素子と、第２のノードおよび第１のノードの間に電気的に接続された第２のスイッチング素子と、第２の直流電源の負極端子と電気的に接続された第３のノードおよび第２のノードの間に電気的に接続された第３のスイッチング素子と、第１の直流電源の負極端子と第３のノードとの間に電気的に接続された第４のスイッチング素子とを含む。第１のリアクトルは、第１の直流電源の正極端子と第２のノードとの間に電気的に接続され、第２のリアクトルは、第２の直流電源の正極端子と第１のノードとの間に電気的に接続される。

また好ましくは、電源システムにおいて、電力変換器は、複数のスイッチング素子の制御によって、第１および第２の直流電源が電源配線に対して直列に電気的に接続された状態で直流電力変換を実行する第１の動作モードと、第１および第２の直流電源が電源配線に対して並列に直流電力変換を実行する第２の動作モードとを切換えられるように構成される。

さらに好ましくは、電源システムは、電源配線上の出力電圧を制御するように複数のスイッチング素子のオンオフを制御するための制御装置をさらに含む。制御装置は、第１の電流が通過する第１の電力変換経路における電力変換を制御するための第１のパルス幅変調制御に用いる第１のキャリア信号と、第２の電流が通過する第２の電力変換経路における電力変換を制御するための第２のパルス幅変調制御に用いる第２のキャリア信号との位相差を、第１および第２の電流のいずれかの極点と他方の電流のいずれかの極点とが同一となるように制御した上で、第１および第２のパルス幅変調制御に従って複数のスイッチング素子のオンオフの制御信号を生成する。

さらに好ましくは、位相差は、第１のパルス幅変調制御によって得られた第１の制御パルス信号の立上がりエッジおよび立下りエッジの一方と、第２のパルス幅変調制御によって得られた第２の制御パルス信号の立上がりエッジおよび立下りエッジの他方とが重なるように制御される。

この発明によれば、独立に電流が制御される電流経路にそれぞれ含まれる２個のリアクトルを一体的に構成することによって磁気部品、ならびに、当該磁気部品を含む電力変換器および電源システムを小型軽量化することができる。

本発明の実施の形態に従う磁気部品を備えた電力変換器および電源システムの構成例を示す回路図である。 図１に示した電源システムの一般的な制御ブロック図である。 図１に示した電源システムの動作波形図である。 比較例として別個の磁気部品として構成された２個のリアクトルの構造を説明する概念図である。 本発明の実施の形態による磁気部品の構成を説明するための断面図である。 本発明の実施の形態による磁気部品の構成を説明するための上面図である。 本発明の実施の形態による磁気部品の等価回路図である。 第１のリアクトルに電流が通過したときの磁気的な挙動を説明するための第１の概念図である。 第１のリアクトルに電流が通過したときの磁気的な挙動を説明するための第２の概念図である。 第２のリアクトルに電流が通過したときの磁気的な挙動を説明するための概念図である。 実施の形態２に従う電源システム５ｃの構成を示すブロック図である。 パラレル接続モードにおける第１の回路動作を説明する回路図である。 パラレル接続モードにおける第２の回路動作を説明する回路図である。 パラレル接続モードにおける第１の直流電源に対するＤＣ／ＤＣ変換（昇圧動作）を説明する回路図である。 パラレル接続モードにおける第２の直流電源に対するＤＣ／ＤＣ変換（昇圧動作）を説明する回路図である。 シリーズ接続モードにおける回路動作を説明する回路図である。 シリーズ接続モードにおけるＤＣ／ＤＣ変換（昇圧動作）を説明する回路図である。 パラレル接続モードにおける負荷側からの等価回路を示すブロック図である。 第１の電源の制御動作例を説明するための波形図である。 第２の電源の制御動作例を説明するための波形図である。 スイッチング素子の制御信号の設定を説明する図表である。 パラレル接続モードでのＰＷＭ制御を説明するための動作波形図である。 リアクトル電流の位相と磁束密度との関係を説明する概念的な波形図である。 パラレル接続モードにおけるスイッチング素子の損失を低減するためのキャリア位相制御による電流位相を説明する波形図である。 図２４の所定期間における電流経路を説明する回路図である。 図２４に示した電流位相でのスイッチング素子の電流波形図である。 キャリア信号間の位相差＝０のときの電流位相を示す波形図である。 図２７に示した電流位相でのスイッチング素子の電流波形図である。 直流電源の各動作状態におけるキャリア位相制御を説明するための図表である。

以下に本発明の実施の形態について、図面を参照して詳細に説明する。なお、以下図中の同一または相当部分には同一符号を付してその説明は原則的に繰返さないものとする。

［実施の形態１］
図１は本発明の実施の形態に従う磁気部品を備えた電力変換器および電源システムの構成例を示す回路図である。

図１を参照して、電源システム５は、直流電源１０と、電力変換器６と、直流電源２０と、電力変換器７とを備える。電源システム５は、直流電源１０，２０から負荷３０への電力供給を制御する。あるいは、電源システム５は、負荷３０によって発電された電力によって、直流電源１０，２０を充電する。

本実施の形態において、直流電源１０および２０は、二次電池や電気二重層キャパシタ等の蓄電装置によって構成される。たとえば、直流電源１０は、リチウムイオン二次電池やニッケル水素電池のような二次電池で構成される。また、直流電源２０は、たとえば、電気二重層キャパシタやリチウムイオンキャパシタ等の出力特性に優れた直流電圧源要素により構成される。直流電源１０および直流電源２０は、「第１の直流電源」および「第２の直流電源」にそれぞれ対応する。ただし、直流電源１０および２０を同種の蓄電装置によって構成することも可能である。

電力変換器６は、直流電源１０および負荷３０の間に接続される。電力変換器７は直流電源２０および負荷３０の間に接続される。電源システム５において、直流電源１０および２０は、電力変換器６および７を介して、負荷３０に対して並列に接続されていることが理解される。

負荷３０は、コンバータ６，７からの出力電圧Ｖｏを受けて動作する。出力電圧Ｖｏの電圧指令値Ｖｏ＊は、負荷３０の動作に適した電圧に設定される。電圧指令値は、負荷３０の状態に応じて可変に設定されてもよい。さらに、負荷３０は、回生発電等によって、直流電源１０，２０の充電電力を発生可能に構成されてもよい。たとえば、負荷３０は、ハイブリッド自動車や電気自動車等の電動車両の走行用電動機および、当該電動機を駆動制御するためのインバータを含むように構成される。

電力変換器６は、直流電源１０と、負荷３０と接続された電源配線ＰＬとの間で双方向のＤＣ／ＤＣ変換を実行する。電力変換器７は、直流電源２０と電源配線ＰＬとの間で双方向のＤＣ／ＤＣ変換を実行する。以下では、電力変換器６および電力変換器７について、コンバータ６およびコンバータ７とも称する。

コンバータ６および７の各々は、いわゆる昇圧チョッパ回路の構成を有する。具体的には、コンバータ６は、電力用半導体スイッチング素子（以下、単に「スイッチング素子」とも称する）Ｓ１，Ｓ２と、リアクトルＬ１とを有する。スイッチング素子Ｓ１およびＳ２は、電源配線ＰＬおよび接地配線ＧＬの間に直列に接続される。リアクトルＬ１は、直流電源１０の正極端子と、スイッチング素子Ｓ１およびＳ２の接続ノードとの間に電気的に接続される。

コンバータ７は、スイッチング素子Ｓ３，Ｓ４と、リアクトルＬ２とを有する。スイッチング素子Ｓ３およびＳ４は、電源配線ＰＬおよび接地配線ＧＬの間に直列に接続される。リアクトルＬ２は、直流電源２０の正極端子と、スイッチング素子Ｓ３およびＳ４の接続ノードとの間に電気的に接続される。

本実施の形態において、スイッチング素子としては、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、電力用ＭＯＳ（Metal Oxide Semiconductor）トランジスタあるいは電力用バイポーラトランジスタ等を用いることができる。スイッチング素子Ｓ１〜Ｓ４に対しては、逆並列ダイオードＤ１〜Ｄ４が配置されている。スイッチング素子Ｓ１〜Ｓ４は、制御装置４０からの制御信号ＳＧ１〜ＳＧ４に応答して、オンオフを制御することが可能である。

昇圧チョッパ回路によって構成されるコンバータ６，７では、所定周期（スイッチング周期）内での上アーム素子（Ｓ１，Ｓ３）と下アーム素子（Ｓ２，Ｓ４）とのオン期間比を示すデューティ比に応じて、ＤＣ出力が制御される。一般的には、デューティ比を示すＤＣ信号と、所定周波数のキャリア信号との比較に応じて、上アーム素子および下アーム素子が相補にオンオフするように、スイッチング素子Ｓ１〜Ｓ４は制御される。

昇圧チョッパ回路における電圧変換比（昇圧比）は、低圧側（直流電源側）の電圧Ｖｉ、高圧側（負荷側）の電圧ＶＨ、および、下アーム素子のデューティ比ＤＴを用いて、下記（１）式で示されることが知られている。なお、デューティ比ＤＴは、下アーム素子のオン期間およびオフ期間の和であるスイッチング周期に対する、下アーム素子のオン期間比で定義される。なお、下アーム素子のオフ期間には、上アーム素子がオンされる。

ＶＨ＝１／（１−ＤＴ）・Ｖｉ …（１）
制御装置４０は、たとえば、図示しないＣＰＵ（Central Processing Unit）および
メモリを有する電子制御ユニット（ＥＣＵ）によって構成される。制御装置４０は、メモリに記憶されたマップおよびプログラムに基づいて、各センサによる検出値を用いた演算処理を行なうように構成される。あるいは、制御装置４０の少なくとも一部は、電子回路等のハードウェアにより所定の数値・論理演算処理を実行するように構成されてもよい。

制御装置４０は、負荷３０への出力電圧Ｖｏを制御するために、スイッチング素子Ｓ１〜Ｓ４のオンオフを制御する制御信号ＳＧ１〜ＳＧ４を生成する。なお、図１では図示を省略しているが、直流電源１０の電圧（Ｖ［１］と表記する）および電流（Ｉ［１］と表記する）、直流電源２０の電圧（Ｖ［２］と表記する）および電流（Ｉ［２］と表記する）、ならびに、出力電圧Ｖｏの検出器（電圧センサ，電流センサ）が設けられている。コンバータ６において、電流Ｉ［１］は、リアクトルＬ１を流れる電流Ｉ（Ｌ１）に相当する。同様に、コンバータ７において、電流Ｉ［２］は、リアクトルＬ２を流れる電流Ｉ（Ｌ２）に相当する。

図２は、図１に示した電源システム５の一般的な制御ブロック図である。
図２を参照して、コンバータ６，７で共通の制御（出力電圧Ｖｏの電圧制御）を同時に実行すると、回路が破綻する可能性がある。したがって、コンバータ６，７は、一方のバッテリが電圧源として動作する一方で、他方のバッテリが電流源として動作するように、直流電源１０，２０と負荷３０との間でＤＣ／ＤＣ変換を実行する。

ここでは、直流電源１０が電流源として動作するように、コンバータ６は、バッテリ電流Ｉ［１］を電流指令値Ｉｉ＊に従って制御するものとする。一方で、コンバータ７は、直流電源２０が電圧源として動作するように、出力電圧Ｖｏを電圧指令値Ｖｏ＊に従って制御する。

ここで、直流電源１０の電力Ｐ［１］、直流電源２０の電力Ｐ［２］、負荷３０への出力電力Ｐｏおよび、電流源における電流指令値Ｉｉ＊の間には、下記（２）式の関係が成立する。

Ｐ［２］＝Ｐｏ−Ｐ［１］＝Ｐｏ−Ｖ［１］・Ｉｉ＊ …（２）
直流電源１０の電圧Ｖ［１］の検出値に応じて、Ｐ［１］＊＝Ｖ［１］・Ｉｉ＊が一定になるように電流指令値Ｉｉ＊を設定すれば、電流源を構成する直流電源１０の電力Ｐ［１］を電力指令値Ｐ［１］＊に制御できる。

なお、直流電源２０を電流源とし直流電源１０を電圧源として制御することも可能である。この場合には、電流源を構成する直流電源２０の電力Ｐ［２］について、Ｖ［２］・Ｉｉ＊が一定になるように電流指令値Ｉｉ＊を設定すれば、直流電源２０の電力Ｐ［２］を電力指令値に従って制御できる。

電流制御器４１は、直流電源１０の電流Ｉ［１］が電流指令値Ｉｉ＊と一致するように、コンバータ６のデューティ比を制御する。具体的には、電流偏差（Ｉｉ＊−Ｉ［１］）が正のときには、電流Ｉ［１］を上昇させるために、下アーム素子（Ｓ２）のオン期間を長くするようにデューティ比が変化される。反対に、電流偏差（Ｉｉ＊−Ｉ［１］）が負のときには、電流Ｉ［１］を低下させるために、コンバータ６の上アーム素子（Ｓ１）のオン期間が長くなるように、デューティ比が変化される。

電圧制御器４２は、出力電圧Ｖｏが電圧指令値Ｖｏ＊と一致するように、コンバータ７のデューティ比を制御する。電圧制御器４２は、電圧偏差（Ｖｏ＊−Ｖｏ）が正のときには、出力電圧Ｖｏを上昇させるために、コンバータ７の下アーム素子（Ｓ４）のオン期間比が長くなるようにデューティ比を変更する。反対に、電圧偏差（Ｖｏ＊−Ｖｏ）が負のときには、出力電圧Ｖｏを低下させるために、コンバータ７の上アーム素子（Ｓ３）のオン期間比が長くなるようにデューティ比を変更する。

このように、直流電源１０は、コンバータ６によって電流指令値Ｉｉ＊に従って電流制御される。一方で、直流電源２０は、コンバータ７によって、電圧指令値Ｖｏ＊に従った電圧制御のために出力が制御される。

図３には、図２に示した制御ブロックによって制御された電源システム５の動作波形例が示される。

図３を参照して、Ｐ［１］＞０かつＰ［２］＞０であり、直流電源１０および２０が放電して、負荷３０へ電力を供給している場合の動作波形が示される。すなわち、Ｐｏ＝Ｐ［１］＋Ｐ［２］で示される、出力電力Ｐｏは正である。

コンバータ６によって、直流電源１０の電流Ｉ［１］が電流指令値Ｉｉ＊に従って一定に制御されるため、直流電源１０の電力Ｐ［１］も一定である。したがって、電圧指令値Ｖｏ＊が一定の下で負荷３０の電力が増加する時刻ｔ１〜ｔ２の期間では、Ｐ［１］が一定に維持される一方で、直流電源２０の電力Ｐ［２］が増加する。

時刻ｔ２〜ｔ３の期間では、出力電力Ｐｏが減少するとともに、電圧指令値Ｖｏ＊が上昇する。電圧指令値Ｖｏ＊に従ってコンバータ７によって出力電圧Ｖｏが上昇する。さらに、コンバータ６によって電流Ｉ［１］が一定に制御されるため電力Ｐ［１］が一定である一方で、電力Ｐ［２］は徐々に低下する。

このように、電流制御される直流電源１０は、電流指令値Ｉｉ＊に従って電力Ｐ［１］が制御される。一方で、直流電源２０は、出力電圧Ｖｏを確保しながら、負荷３０への出力電力Ｐｏとバッテリ電力Ｐ［１］との差分を供給するためのバッファとして動作することになる。

上述のように、電源システム５では、コンバータ６のリアクトルＬ１を流れる電流Ｉ（Ｌ１）と、コンバータ７のリアクトルＬ２を流れる電流Ｉ（Ｌ２）とは独立に制御される。すなわち、電流Ｉ（Ｌ１）によってリアクトルＬ２に誘起電圧が生じたり、反対に、電流Ｉ（Ｌ２）によってリアクトルＬ１に誘起電圧が生じたりすると、コンバータ６，７の制御が適切に行なわれなくなってしまう。

特許文献１または２に従ってリアクトルＬ１，Ｌ２を一体的に構成すると、誘起電圧の干渉によって、各リアクトルの電流を独立に制御することが困難となる。まず、比較例として、誘起電圧の干渉を確実に回避するために、リアクトルＬ１およびＬ２を独立した別個の磁気部品として構成した場合の構造について、図４を用いて説明する。

図４を参照して、リアクトルＬ１を構成する磁気部品１０１は、コア１１０ａおよび、コア１１０ａに巻回された巻線１２０ａによって構成される。コア１１０ａには、ギャップ１１２ａが設けられる。同様に、リアクトルＬ２を構成する磁気部品１０２は、コア１１０ｂおよび、コア１１０ｂに巻回された巻線１２０ｂによって構成される。コア１１０ｂには、ギャップ１１２ｂが設けられる。

リアクトルのインダクタンス値Ｌは、下記（３）式に従って、コイルの巻数Ｎ、磁性材料の磁気抵抗Ｒおよびギャップの磁気抵抗ｒによって示される。

Ｌ＝Ｎ・Ｎ／（Ｒ＋ｒ） …（３）
磁気抵抗Ｒは、コア１１０ａ，１１０ｂの磁気特性（比透磁率）およびサイズ、形状（磁路長および断面積）によって調整できることが知られている。磁気抵抗ｒは、ギャップ１１２ａ，１１２ｂのギャップ長や個数によって調整することができる。

また、コア１１０ａ，１１０ｂに用いられる磁性材料は非線形特性を有するため、過剰な磁束が発生すると、飽和現象のために特性が悪化する。このため、設計上の最大電流Ｉ（ｍａｘ）の通過時における最大磁束密度Ｂ（ｍａｘ）が、コアの飽和磁束密度を超えないように、コアの有効断面積Ｓを設計する必要がある。Ｂ（ｍａｘ）は、下記（４）式によって求められる。

Ｂ（ｍａｘ）＝Ｉ（ｍａｘ）・Ｎ／（Ｒ＋ｒ）／Ｓ …（４）
このように、リアクトルＬ１，Ｌ２を別個の磁気部品１０１，１０２で構成した場合には、誘起電圧の干渉を回避できるとともに、各磁器部品の設計によって、磁気飽和を避けて所望のインダクタンス値を得ることができる。すなわち、インダクタンス値の設計は比較的容易である。その一方で、コアが２個必要となるため、リアクトルＬ１，Ｌ２の大型化により、コンバータ６，７および電源システム５が大型化してしまう虞がある。

本実施の形態では、リアクトルＬ１，Ｌ２について、誘起電圧による干渉の発生がないように、かつ一体的な磁気部品として構成するための構造を説明する。

図５は本発明の実施の形態による磁気部品１００の構造を説明する概略図である。図５には、磁気部品１００の断面図が示される。

磁気部品１００は、コア１５０と、巻線１２１ａ，１２１ｂ，１２２とを含む。巻線１２１ａおよび１２１ｂは、電気的に直列に接続されて、リアクトルＬ１のコイルを構成する。巻線１２２は、リアクトルＬ２のコイルを構成する。

磁性材料によって形成されるコア１５０は、脚部１５１，１５２，１５３を有するように構成される。脚部１５１〜１５３には、ギャップ１６１〜１６３がそれぞれ設けられる。上述のように、ギャップ１６１〜１６３は、インダクタンス値を調整する面で有用である。

図６は、図５に示した磁気部品１００の上面図である。図６によって、巻線間の配置関係および接続関係が示される。

図６を参照して、巻線１２１ａはコア１５０の脚部１５１に巻回され、巻線１２１ｂは、脚部１５２に巻回されている。

巻線１２１ａおよび１２１ｂは、導線１２５によって電気的に直列に接続されて、リアクトルＬ１のコイルを形成する。直列接続される巻線１２１ａおよび１２１ｂは、互いに逆の巻方向を有するように巻回される。巻線１２２は、コア１５０の脚部１５３に巻回されて、リアクトルＬ２のコイルを形成する。

このように、磁気部品１００において、巻線１２１ａは「第１の巻線」に対応し、巻線１２１ｂは「第２の巻線」に対応し、巻線１２２は「第３の巻線」に対応する。また、脚部１５１は「第１の部位」に対応し、脚部１５３は「第２の部位」に対応し、脚部１５２は「第３の部位」に対応する。

図７は、磁気部品１００の等価回路図である。
図７を参照して、リアクトルＬ１の巻線１２１ａおよび１２１ｂには、共通の電流Ｉ（Ｌ１）が流れる。リアクトルＬ２の巻線１２２に電流Ｉ（Ｌ２）が流れると、巻線１２１ａおよび１２１ｂには、誘起電圧Ｖｍ１ａおよび誘起電圧Ｖｍ１ｂが、それぞれ生じる。巻線１２１ａおよび１２１ｂは逆の巻方向で巻回されているため、誘起電圧Ｖｍ１ａおよびＶｍ１ｂは逆極性であり、互いに打ち消し合う。また、リアクトルＬ１に電流Ｉ（Ｌ１）が流れるときに、巻線１２２に生じる誘起電圧をＶｍ２と示す。

図８および図９により、リアクトルＬ１に電流Ｉ（Ｌ１）が通過したときの磁気的な挙動を説明する。図８には、巻線１２１ａを流れる電流によって生じる磁束が示される一方で、図９には、巻線１２１ｂを流れる電流によって生じる磁束が示される。

図８を参照して、巻線１２１ａに電流Ｉ（Ｌ１）が通過することにより、電流Ｉ（Ｌ１）および巻線１２１ａの巻数の積に従った起磁力により、磁束２００が発生する。

磁束２００は、脚部１５３を経由する磁気経路２０３と、脚部１５２を含む磁気経路２０２とに分流される。磁気経路２０２の磁気抵抗Ｒ２と、磁気経路２０３の磁気抵抗Ｒ３との比に従って、磁気経路２０２を流れる磁束と、磁気経路２０３を流れる磁束との比が決められる。

図９を参照して、巻線１２１ｂには、巻線１２１ａと共通に電流Ｉ（Ｌ１）が通過する。これにより、電流Ｉ（Ｌ１）および巻線１２１ｂの巻数の積に従った起磁力により、磁束２１０が発生する。

磁束２１０は、脚部１５１を経由する磁気経路２１１と、脚部１５２を経由する磁気経路２１２とに分流される。磁気経路２１１の磁気抵抗Ｒ１と、磁気経路２１２の磁気抵抗Ｒ２との比に従って、磁気経路２１１を流れる磁束と、磁気経路２１２を流れる磁束との比が決められる。

図８および図９から理解されるように、巻線１２２が巻回される脚部１５２において、磁気経路２０２（図８）および磁気経路２１２（図９）には、互いに打ち消しあう方向に磁束が流れる。これは、巻線１２１ａおよび１２１ｂが逆の巻方向を有するからである。

したがって、磁気経路２０２，２１２を流れる磁束の強さが同じになるように設計すれば、電流Ｉ（Ｌ１）がリアクトルＬ１を通過することによって生じる、巻線１２２の通過磁束を零とすることができる。これにより、リアクトルＬ１に流れる電流Ｉ（Ｌ１）によってリアクトルＬ２に生じる誘起電圧Ｖｍ２＝０とすることができる。

図１０には、巻線１２２を流れる電流によって生じる磁束が示される。
図１０を参照して、巻線１２２に電流Ｉ（Ｌ２）が通過することにより、電流Ｉ（Ｌ２）および巻線１２２の巻数の積に従った起磁力により、磁束２２０が発生する。磁束２２０は、脚部１５１を経由する磁気経路２２１と、脚部１５３を含む磁気経路２２３とに分流される。磁気経路２２１の磁気抵抗Ｒ１と、磁気経路２２３の磁気抵抗Ｒ３との比に従って、磁気経路２２１を流れる磁束と、磁気経路２２３を流れる磁束との比が決められる。

したがって、磁気抵抗Ｒ１およびＲ３が同等となるように脚部１５１および１５３を構成することによって、磁気経路２２１および２２３を通過する磁束が等しくなる。このとき、巻線１２１ａおよび１２１ｂにそれぞれ生じる逆極性の誘起電圧Ｖｍ１ａおよびＶｍ１ｂの絶対値が等しくなる。この結果、リアクトルＬ１全体の誘起電圧Ｖｍ１（Ｖｍ１＝Ｖｍ１ａ＋Ｖｍ１ｂ）を零とすることができる。

このように、磁気部品１００では、共通のコア１５０に巻回された巻線１２１ａ，１２１ｂ，１２２によって、リアクトルＬ１，Ｌ２を一体的に構成できる。さらに、電流Ｉ（Ｌ１）によってリアクトルＬ２に生じる誘起電圧Ｖｍ２および、電流Ｉ（Ｌ２）によってリアクトルＬ１に生じる誘起電圧Ｖｍ１をいずれも零にできる。すなわち、磁気部品１００は、互いに独立に電流が制御される電流経路にそれぞれ含まれる２個のリアクトルを一体的に構成することが可能である。これにより、磁気部品１００、ならびに、磁気部品１００を含むコンバータ６，７および電源システム５の小型軽量化を図ることができる。

さらに、磁気部品１００におけるインダクタンス値の設計について説明する。
磁気部品１００では、図１０で説明したように、電流Ｉ（Ｌ２）による巻線１２１ａ，１２１ｂの誘起電圧Ｖｍ１ａ，Ｖｍ１ｂの大きさを揃えるために、磁気抵抗Ｒ１およびＲ３を等しく設計する必要がある。

さらに、脚部１５２を含む磁気経路２０２，２１２の磁気抵抗Ｒ２と、磁気抵抗Ｒ１，Ｒ３との比によって、リアクトルＬ１およびＬ２のインダクタンス値の比を設計することができる。また、巻線１２１ａ（脚部１５１）の巻数Ｎ１１、巻線１２１ｂ（脚部１５３）の巻数Ｎ１３および、巻線１２２（脚部１５２）の巻数Ｎ１２の比によっても、磁束数が調整できるので、リアクトルＬ１およびＬ２のインダクタンス値の比を設計することができる。このように、磁気抵抗および巻数比によって、リアクトルＬ１およびＬ２のインダクタンス値を自由に設計することができる。なお、各磁気経路の磁気抵抗の調整には、ギャップ１６１〜１６３が有用であることが知られている。

たとえば、磁気抵抗の比をＲ１：Ｒ２＝Ｒ３：Ｒ２＝２：１に設計し、巻数比をＮ１１＝Ｎ１２＝Ｎ１３に設計すると、巻線１２１ａ，１２１ｂと巻線１２２との間の結合率は、０．３３（１／３）となり、Ｌ１のインダクタンス値を、Ｌ２のインダクタンス値の２倍に設計することができる。

また、脚部１５１〜１５３のそれぞれについて、（４）式での最大電流Ｉ（ｍａｘ）の通過時に、磁気飽和が発生しないように、コア１５０の材質および脚部１５１〜１５３の形状・サイズを設計することができる。

［実施の形態２］
実施の形態２では、実施の形態１で説明した磁気部品１００が適用される電源システムの他の構成例について説明する。

図１１は、本発明の実施の形態２に従う電源システム５ｃの構成を示すブロック図である。

図１１を参照して、実施の形態２に従う電源システムで５ｃは、直流電源１０，２０と、コンバータ５０と、制御装置４０とを備える。図１に示した電源システム５と比較して、実施の形態２に従う電源システム５ｃは、コンバータ６および７に代えて、コンバータ５０が設けられた構成を有する。コンバータ５０は、直流電源１０，２０と、負荷３０との間に接続される。コンバータ５０は、負荷３０と接続された電源配線ＰＬ上の直流電圧（出力電圧Ｖｏ）を電圧指令値に従って制御する。

コンバータ５０は、スイッチング素子Ｓ５〜Ｓ８と、リアクトルＬ３，Ｌ４とを含む。スイッチング素子Ｓ５〜Ｓ８に対しては、逆並列ダイオードＤ５〜Ｄ８が配置されている。スイッチング素子Ｓ５〜Ｓ８は、制御装置４０からの制御信号ＳＧ５〜ＳＧ８に応答して、オンオフを制御される。

スイッチング素子Ｓ５は、電源配線ＰＬおよびノードＮ１の間に電気的に接続される。リアクトルＬ４は、ノードＮ１と直流電源２０の正極端子との間に接続される。スイッチング素子Ｓ６はノードＮ１およびＮ２の間に電気的に接続される。リアクトルＬ３はノードＮ２と直流電源１０の正極端子との間に接続される。スイッチング素子Ｓ７は、ノードＮ２およびＮ３の間に電気的に接続される。スイッチング素子Ｓ８は、ノードＮ３および接地配線ＧＬの間に電気的に接続される。接地配線ＧＬは、負荷３０および、直流電源１０の負極端子と電気的に接続される。

図１１から理解されるように、コンバータ５０は、直流電源１０および直流電源２０の各々に対応して昇圧チョッパ回路を備えた構成となっている。すなわち、直流電源１０に対しては、スイッチング素子Ｓ５，Ｓ６を上アーム素子とする一方で、スイッチング素子Ｓ７，Ｓ８を下アーム素子とする電流双方向の第１の昇圧チョッパ回路が構成される。

同様に、直流電源２０に対しては、スイッチング素子Ｓ５，Ｓ８を上アーム素子とする一方で、スイッチング素子Ｓ６，Ｓ７を下アーム素子とする電流双方向の第２の昇圧チョッパ回路が構成される。そして、第１の昇圧チョッパ回路によって直流電源１０および電源配線ＰＬの間に形成される電力変換経路と、第２の昇圧チョッパ回路によって直流電源２０および電源配線ＰＬの間に形成される電力変換経路との両方に、スイッチング素子Ｓ５〜Ｓ８が含まれる。

以下に詳細に説明するように、コンバータ５０は、負荷３０に対して直流電源１０および２０を並列に接続してＤＣ／ＤＣ変換を実行するモード（以下、「パラレル接続モード」とも称する）と、負荷３０に対して直流電源１０および２０を直列に接続してＤＣ／ＤＣ変換を実行するモード（以下、「シリーズ接続モード」とも称する）とを切換可能に構成されている。特に、コンバータ５０は、スイッチング素子Ｓ５〜Ｓ８の制御によって、パラレル接続モードおよびシリーズ接続モードを切替えて動作することが可能である。

（パラレル接続モードでの回路動作）
コンバータ５０のパラレル接続モードでの回路動作について説明する。

図１２および図１３に示されるように、スイッチング素子Ｓ８またはＳ６をオンすることによって、直流電源１０および２０を電源配線ＰＬに対して並列に接続することができる。ここで、並列接続モードでは、直流電源１０の電圧Ｖ［１］と直流電源２０の電圧Ｖ［２］との高低に応じて等価回路が異なってくる。

図１２（ａ）に示されるように、Ｖ［２］＞Ｖ［１］のときは、スイッチング素子Ｓ８をオンすることにより、スイッチング素子Ｓ６，Ｓ７を介して、直流電源１０および２０が並列に接続される。このときの等価回路が図１２（ｂ）に示される。

図１２（ｂ）を参照して、直流電源１０および電源配線ＰＬの間では、スイッチング素子Ｓ７のオンオフ制御によって、下アーム素子のオン期間およびオフ期間を交互に形成できる。同様に、直流電源２０および電源配線ＰＬの間では、スイッチング素子Ｓ６，Ｓ７を共通にオンオフ制御することによって、昇圧チョッパ回路の下アーム素子のオン期間およびオフ期間を交互に形成できる。なお、スイッチング素子Ｓ５は、負荷３０からの回生を制御するスイッチとして動作する。

一方、図１３（ａ）に示されるように、Ｖ［１］＞Ｖ［２］のときには、スイッチング素子Ｓ６をオンすることにより、スイッチング素子Ｓ７，Ｓ８を介して、直流電源１０および２０が並列に接続される。このときの等価回路が図１３（ｂ）に示される。

図１３（ｂ）を参照して、直流電源２０および電源配線ＰＬの間では、スイッチング素子Ｓ７のオンオフ制御によって、下アーム素子のオン期間およびオフ期間を交互に形成できる。同様に、直流電源１０および電源配線ＰＬの間では、スイッチング素子Ｓ７，Ｓ８を共通にオンオフ制御することによって、昇圧チョッパ回路の下アーム素子のオン期間およびオフ期間を交互に形成できる。なお、スイッチング素子Ｓ５は、負荷３０からの回生を制御するスイッチとして動作する。

次に、図１４および図１５を用いて、コンバータ５０のパラレル接続モードにおける昇圧動作について詳細に説明する。

図１４には、パラレル接続モードにおける直流電源１０に対するＤＣ／ＤＣ変換（昇圧動作）が示される。

図１４（ａ）を参照して、スイッチング素子Ｓ７，Ｓ８のペアをオンし、スイッチング素子Ｓ５，Ｓ６のペアをオフすることによって、リアクトルＬ３にエネルギを蓄積するための電流経路２５０が形成される。これにより、昇圧チョッパ回路の下アーム素子をオンした状態が形成される。

これに対して、図１４（ｂ）を参照して、スイッチング素子Ｓ７，Ｓ８のペアをオフするとともに、スイッチング素子Ｓ５，Ｓ６のペアをオンすることによって、リアクトルＬ３の蓄積エネルギを直流電源１０のエネルギとともに出力するための電流経路２５１が形成される。これにより、昇圧チョッパ回路の上アーム素子をオンした状態が形成される。

スイッチング素子Ｓ７，Ｓ８のペアがオンされる一方で、スイッチング素子Ｓ５，Ｓ６の少なくとも一方がオフされている第１の期間と、スイッチング素子Ｓ５，Ｓ６のペアがオンされる一方で、スイッチング素子Ｓ７，Ｓ８の少なくとも一方がオフされている第２の期間とを交互に繰返すことにより、図１４（ａ）の電流経路２５０および図１４（ｂ）の電流経路２５１が交互に形成される。

この結果、スイッチング素子Ｓ５，Ｓ６のペアを等価的に上アーム素子とし、スイッチング素子Ｓ７，Ｓ８のペアを等価的に下アーム素子とする昇圧チョッパ回路が、直流電源１０に対して構成される。図１４に示されるＤＣ／ＤＣ変換動作では、直流電源２０への電流流通経路がないため、直流電源１０および２０は互いに非干渉である。すなわち、直流電源１０および２０に対する電力の入出力を独立に制御することが可能である。

このようなＤＣ／ＤＣ変換において、直流電源１０の電圧Ｖ［１］と、電源配線ＰＬの出力電圧Ｖｏとの間には、下記（５）式に示す関係が成立する。（５）式では、スイッチング素子Ｓ７，Ｓ８のペアがオンされる第１の期間のデューティ比をＤａとする。

Ｖｏ＝１／（１−Ｄａ）・Ｖ［１］ …（５）
図１５には、パラレル接続モードにおける直流電源２０に対するＤＣ／ＤＣ変換（昇圧動作）が示される。

図１５（ａ）を参照して、スイッチング素子Ｓ６，Ｓ７のペアをオンし、スイッチング素子Ｓ５，Ｓ８のペアをオフすることによって、リアクトルＬ４にエネルギを蓄積するための電流経路２６０が形成される。これにより、昇圧チョッパ回路の下アーム素子をオンした状態が形成される。

これに対して、図１５（ｂ）を参照して、スイッチング素子Ｓ６，Ｓ７のペアをオフするとともに、スイッチング素子Ｓ５，Ｓ８のペアをオンすることによって、リアクトルＬ４の蓄積エネルギを直流電源２０のエネルギとともに出力するための電流経路２６１が形成される。これにより、昇圧チョッパ回路の上アーム素子をオンした状態が形成される。

スイッチング素子Ｓ６，Ｓ７のペアがオンされる一方で、スイッチング素子Ｓ５，Ｓ８の少なくとも一方がオフされている第１の期間と、スイッチング素子Ｓ５，Ｓ８のペアがオンされる一方で、スイッチング素子Ｓ６，Ｓ７の少なくとも一方がオフされている第２の期間とを交互に繰返すことにより、図１５（ａ）の電流経路２６０および図１５（ｂ）の電流経路２６１が交互に形成される。

この結果、スイッチング素子Ｓ５，Ｓ８のペアを等価的に上アーム素子とし、スイッチング素子Ｓ６，Ｓ７のペアを等価的に下アーム素子とする昇圧チョッパ回路が、直流電源２０に対して構成される。図１５に示されるＤＣ／ＤＣ変換動作では、直流電源１０を含む電流経路がないため、直流電源１０および２０は互いに非干渉である。

このようなＤＣ／ＤＣ変換において、直流電源２０の電圧Ｖ［２］と、電源配線ＰＬの出力電圧Ｖｏとの間には、下記（６）式に示す関係が成立する。（６）式では、スイッチング素子Ｓ６，Ｓ７のペアがオンされる第１の期間のデューティ比をＤｂとする。

Ｖｏ＝１／（１−Ｄｂ）・Ｖ［２］ …（６）
上述のように、コンバータ５０のパラレル接続モードでは、リアクトルＬ３を流れる電流と、リアクトルＬ４を流れる電流とは独立に制御される。この結果、直流電源１０および２０に対する電力の入出力を独立に制御することが可能である。すなわち、リアクトルＬ３およびＬ４についても、一方のリアクトルの電流通過によって他方のリアクトルに誘起電圧が生じないように構成することが必要である。

（シリーズ接続モードでの回路動作）
次に、図１６および図１７を用いて、コンバータ５０のシリーズ接続モードでの回路動作について説明する。

図１６（ａ）に示されるように、スイッチング素子Ｓ７をオン固定することによって、直流電源１０および２０を電源配線ＰＬに対して直列に接続することができる。このときの等価回路が図１６（ｂ）に示される。

図１６（ｂ）を参照して、シリーズ接続モードでは、直列接続された直流電源１０および２０と電源配線ＰＬとの間では、スイッチング素子Ｓ６，Ｓ８を共通にオンオフ制御することによって、昇圧チョッパ回路の下アーム素子のオン期間およびオフ期間を交互に形成できる。なお、スイッチング素子Ｓ５は、スイッチング素子Ｓ６，Ｓ８のオフ期間にオンされることによって、負荷３０からの回生を制御するスイッチとして動作する。また、オン固定されたスイッチング素子Ｓ７により、リアクトルＬ３をスイッチング素子Ｓ８と
接続する配線１５が等価的に形成される。

次に、図１７を用いて、シリーズ接続モードにおけるＤＣ／ＤＣ変換（昇圧動作）を説明する。

図１７（ａ）を参照して、直流電源１０，２０を直列接続するためにスイッチング素子Ｓ７がオン固定される一方で、スイッチング素子Ｓ６，Ｓ８のペアがオンし、スイッチング素子Ｓ５がオフされる。これにより、リアクトルＬ３，Ｌ４にエネルギを蓄積するための電流経路２７０，２７１が形成される。この結果、直列接続された直流電源１０，２０に対して、昇圧チョッパ回路の下アーム素子をオンした状態が形成される。

これに対して、図１７（ｂ）を参照して、スイッチング素子Ｓ７をオン固定したままで、図１７（ａ）とは反対に、スイッチング素子Ｓ６，Ｓ８のペアがオフし、スイッチング素子Ｓ５がオンされる。これにより、電流経路２７２が形成される。電流経路２７２により、直列接続された直流電源１０，２０からのエネルギと、リアクトルＬ３，Ｌ４に蓄積されたエネルギとの和が電源配線ＰＬへ出力される。この結果、直列接続された直流電源１０，２０に対して、昇圧チョッパ回路の上アーム素子をオンした状態が形成される。

スイッチング素子Ｓ７がオン固定された下で、スイッチング素子Ｓ６，Ｓ８のペアがオンされる一方でスイッチング素子Ｓ５がオフされている第１の期間と、スイッチング素子Ｓ５がオンされる一方でスイッチング素子Ｓ６，Ｓ８がオフされている第２の期間とを交互に繰返すことにより、図１７（ａ）の電流経路２７０，２７１および図１７（ｂ）の電流経路２７２が交互に形成される。

シリーズ接続モードのＤＣ／ＤＣ変換では、直流電源１０の電圧Ｖ［１］、直流電源２０の電圧Ｖ［２］、および、電源配線ＰＬの出力電圧Ｖｏの間には、下記（７）式に示す関係が成立する。（７）式では、スイッチング素子Ｓ６，Ｓ８のペアがオンされる第１の期間のデューティ比をＤｃとする。

Ｖｏ＝１／（１−Ｄｃ）・（Ｖ［１］＋Ｖ［２］） …（７）
ただし、Ｖ［１］およびＶ［２］が異なるときや、リアクトルＬ３，Ｌ４のインダクタンスが異なるときには、図１７（ａ）の動作終了時におけるリアクトルＬ３，Ｌ４の電流値がそれぞれ異なる。したがって、図１７（ｂ）の動作への移行直後には、リアクトルＬ３の電流の方が大きいときには電流経路２７３を介して差分の電流が流れる。一方、リアクトルＬ４の電流の方が大きいときには電流経路２７４を介して、差分の電流が流れる。

このように、コンバータ５０は、複数のスイッチング素子Ｓ５〜Ｓ８の制御によって、２つの直流電源（バッテリ）１０，２０を並列接続するモードと直列接続するモードとを使い分けることができる。この結果、負荷電力への対応性（消費電力の供給および発電電力の受入）および電力管理性が向上するパラレル接続モードと、効率および蓄積エネルギの活用性に優れたシリーズ接続モードおよびを使い分けることによって、２つの直流電源１０，２０を有効に使用することができる。

コンバータ５０の構成要素であるリアクトルＬ３，Ｌ４は、パラレル接続モードにおいてそれぞれの電流を独立に制御する必要がある。したがって、リアクトルＬ３およびＬ４についても、実施の形態１で説明した磁気部品１００を適用することによって一体的に構成することができる。すなわち、実施の形態２に係るコンバータ５０については、装置の小型軽量化を図るために、リアクトルＬ３，Ｌ４について、本実施の形態に係る磁気部品１００を適用して構成することが好ましい。

［実施の形態２の変形例］
実施の形態２の変形例は、実施の形態２で説明した電源システムにおいて、磁気部品１００を適用した場合における、パラレル接続モードでの好ましい制御動作について説明する。以下に説明する制御動作は、制御装置４０によるハードウェア処理および／またはソフトウェア処理によって実現される。

図１８には、パラレル接続モードにおける負荷側から見た等価回路が示される。
図１８を参照して、パラレル接続モードでは、直流電源１０と負荷３０との間でＤＣ／ＤＣ変換を実行する電源ＰＳ１と、直流電源２０と負荷３０との間でＤＣ／ＤＣ変換を実行する電源ＰＳ２とは、負荷３０に対して並列に電力を授受する。電源ＰＳ１は、図１４に示したＤＣ／ＤＣ変換動作を実行する昇圧チョッパ回路に相当する。同様に、電源ＰＳ１は、図１５に示したＤＣ／ＤＣ変換動作を実行する昇圧チョッパ回路に相当する。

電源ＰＳ１は、直流電源１０の電圧Ｖ［１］および出力電圧Ｖｏの間で、式（５）に示した電圧変換比によるＤＣ／ＤＣ変換機能を有する。同様に、電源ＰＳ２は直流電源２０の電圧Ｖ［２］および出力電圧Ｖｏの間で、式（６）に示した電圧変換比によるＤＣ／ＤＣ変換機能を有する。

パラレル接続モードでは、コンバータ６，７（図１）と同様に、両方の電源で共通の制御（出力電圧Ｖｏの電圧制御）を同時に実行すると、負荷側で、電源ＰＳ１およびＰＳ２が並列接続される形になるため、回路が破綻する可能性がある。したがって、電源ＰＳ１および電源ＰＳ２の一方の電源が、出力電圧Ｖｏを制御する電圧源として動作する。そして、電源ＰＳ１および電源ＰＳ２の他方の電源は、当該電源の電流を電流指令値に制御する電流源として動作する。

したがって、各電源ＰＳ１，ＰＳ２での電圧変換比は、電圧源または電流源として動作するように制御される。たとえば、実施の形態１と同様に、直流電源１０の電流を制御するように、電源ＰＳ１を電流源とし電源ＰＳ２を電圧源として制御する。

図１９には直流電源１０に対応する電源ＰＳ１の具体的な制御動作例を説明するための波形図が示される。

図１９を参照して、電源ＰＳ１でのデューティ比Ｄａ（式（５）参照）は、電流源として動作するための電流フィードバック制御によって算出される。なお、図１９中では、デューティ比Ｄａを示す電圧信号を、同一の符号Ｄａで示している。

電源ＰＳ１の制御パルス信号ＳＤａは、デューティ比Ｄａと、周期的なキャリア信号２５ａとの比較に基づくパルス幅変調（ＰＷＭ）制御によって生成される。一般的に、キャリア信号２５ａには、三角波あるいはのこぎり波が用いられる。キャリア信号２５ａの周期は、各スイッチング素子のスイッチング周波数に相当し、キャリア信号２５ａの振幅は、Ｄａ＝１．０に対応する電圧に設定される。

制御パルス信号ＳＤａは、デューティ比Ｄａを示す電圧が、キャリア信号２５ａの電圧よりも高いときに論理ハイレベル（以下、Ｈレベル）に設定される一方で、キャリア信号２５ａの電圧よりも低いときに論理ローレベル（以下、Ｌレベル）に設定される。制御パルス信号ＳＤａの周期（Ｈレベル期間＋Ｌレベル期間）に対するＨレベル期間の比、すなわち、制御パルス信号ＳＤａのデューティ比は、Ｄａと同等である。

制御パルス信号／ＳＤａは、制御パルス信号ＳＤａの反転信号である。デューティ比Ｄａが高くなると、制御パルス信号ＳＤａのデューティ比が高くなる。反対に、デューティ比Ｄａが低くなると、制御パルス信号ＳＤａのデューティ比が低くなる。

制御パルス信号ＳＤａは、図１４に示した昇圧チョッパ回路の下アーム素子のオンオフを制御する信号に対応する。すなわち、制御パルス信号ＳＤａのＨレベル期間で下アーム素子がオンされる一方で、Ｌレベル期間で下アーム素子がオフされる。一方、制御パルス信号／ＳＤａは、図１４に示した昇圧チョッパ回路の上アーム素子のオンオフを制御する信号に対応する。図１９に示した電源ＰＳ１に対する制御動作は、図２に示した電流制御器４１による制御動作に相当する。

図２０には直流電源２０に対応する電源ＰＳ２の具体的な制御動作例を説明するための波形図が示される。

図２０を参照して、電源ＰＳ２においても、電源ＰＳ１と同様のＰＷＭ制御によって、デューティ比Ｄｂ（式（６）参照）に基づいて、制御パルス信号ＳＤｂおよび、その反転信号／ＳＤｂが生成される。制御パルス信号ＳＤｂのデューティ比はＤｂと同等であり、制御パルス信号／ＳＤｂのデューティは（１．０−Ｄｂ）と同等である。すなわち、デューティ比Ｄｂが高くなると、制御パルス信号ＳＤｂのＨレベル期間が長くなる。反対に、デューティ比Ｄｂが低くなると、制御パルス信号ＳＤｂのＬレベル期間が長くなる。

制御パルス信号ＳＤｂは、図１５に示した昇圧チョッパ回路の下アーム素子のオンオフを制御する信号に対応する。制御パルス信号／ＳＤｂは、図１５に示した昇圧チョッパ回路の上アーム素子のオンオフを制御する信号に対応する。

なお、デューティ比Ｄｂは、電源ＰＳ２が電圧源として動作するための電圧フィードバック制御によって算出される。図２０に示した電源ＰＳ２についての制御動作は、図２の電圧制御器４２による制御動作に相当する。

図２１には、パラレル接続モードにおける各スイッチング素子の制御信号の設定が示される。

図２１を参照して、スイッチング素子Ｓ５〜Ｓ８のオンオフをそれぞれ制御するための制御信号ＳＧ５〜ＳＧ８は、電源ＰＳ１の電流制御のための制御パルス信号（ＳＧａ，／ＳＧａ）と、電源ＰＳ２の電圧制御のための制御パルス信号（ＳＧｂ，／ＳＧｂ）とに基づいて設定される。具体的には、制御信号ＳＧ５〜ＳＧ８は、制御パルス信号間の論理演算に基づいて（より特定的には、論理和をとる態様）で設定される。

スイッチング素子Ｓ５は、図１４および図１５の昇圧チョッパ回路の各々で上アーム素子を形成する。したがって、スイッチング素子Ｓ５のオンオフを制御する制御信号ＳＧ５は、制御パルス信号／ＳＤａおよび／ＳＤｂの論理和によって生成される。

この結果、スイッチング素子Ｓ５は、直流電源１０を制御するための図１４の昇圧チョッパ回路の上アーム素子および、直流電源２０を制御するための図１５の昇圧チョッパ回路の上アーム素子の両方の機能を実現するように、オンオフ制御される。

スイッチング素子Ｓ６は、図１４の昇圧チョッパ回路では上アーム素子を形成し、図１５の昇圧チョッパ回路では下アーム素子を形成する。したがって、スイッチング素子Ｓ６のオンオフを制御する制御信号ＳＧ６は、制御パルス信号／ＳＤａおよびＳＤｂの論理和によって生成される。これにより、スイッチング素子Ｓ６は、図１４の昇圧チョッパ回路の上アーム素子および、図１５の昇圧チョッパ回路の下アーム素子の両方の機能を実現するように、オンオフ制御される。

同様にして、スイッチング素子Ｓ７の制御信号ＳＧ７は、制御パルス信号ＳＤａおよびＳＤｂの論理和によって生成される。これにより、スイッチング素子Ｓ７は、図１４の昇圧チョッパ回路の下アーム素子および、図１５の昇圧チョッパ回路の下アーム素子の両方の機能を実現するように、オンオフ制御される。

また、スイッチング素子Ｓ８の制御信号ＳＧ８は、制御パルス信号ＳＤａおよび／ＳＤｂの論理和によって生成される。これにより、スイッチング素子Ｓ８は、図１４の昇圧チョッパ回路の下アーム素子および、図１５の昇圧チョッパ回路の上アーム素子の両方の機能を実現するように、オンオフ制御される。

パラレル接続モードでは、制御信号ＳＧ６およびＳＧ８が相補のレベルに設定されているので、スイッチング素子Ｓ６およびＳ８は相補的にオンオフされる。これにより、図１２に示したＶ［２］＞Ｖ［１］のときの動作と、図１３に示したＶ［１］＞Ｖ［２］の動作とが、自然に切替えられる。さらに、各動作において、スイッチング素子Ｓ５，Ｓ７が相補にオンオフされることにより、電源ＰＳ１，ＰＳ２のそれぞれにおいて、デューティ比Ｄａ，Ｄｂに従ったＤＣ／ＤＣ変換が実行できる。

上述のように、実施の形態２によるコンバータ５０をパラレル接続モードで動作させる場合には、直流電源１０および直流電源２０のそれぞれについてＰＷＭ制御が並列に実行される。ここで、直流電源１０および直流電源２０のＰＷＭ制御に使用されるキャリア信号の位相について説明する。

図２２は、パラレル接続モードでのＰＷＭ制御を説明するための動作波形図である。
図２２を参照して、直流電源１０のＰＷＭ制御に用いられるキャリア信号２５ａと、直流電源２０のＰＷＭ制御に用いられるキャリア信号２５ｂとは、同一周波数の周期信号である。実施の形態２の変形例による制御では、キャリア信号２５ａおよび２５ｂの間の位相差φが制御される。図２２の例では、位相差φ＝１８０度である。

直流電源１０の電圧または電流に基づいて算出されたデューティ比Ｄａと、キャリア信号２５ａとの電圧比較に基づいて、制御パルス信号ＳＤａが生成される。同様に、直流電源２０の電流または電圧に基づいて算出されたデューティ比Ｄｂと、キャリア信号２５ｂとの比較に基づいて制御パルス信号ＳＤｂが求められる。制御パルス信号／ＳＤａ，／ＳＤｂは、制御パルス信号ＳＤａ，ＳＤｂの反転信号である。

制御信号ＳＧ５〜ＳＧ８は、図２１に示した論理演算に従って、制御パルス信号ＳＤａ（／ＳＤａ）およびＳＤｂ（／ＳＤｂ）の論理演算に基づいて設定される。制御信号ＳＧ５〜ＳＧ８に基づいてスイッチング素子Ｓ５〜Ｓ８をオンオフすることにより、リアクトルＬ３を流れる電流Ｉ（Ｌ３）およびリアクトルＬ４を流れる電流Ｉ（Ｌ４）が図１４に示すように制御される。電流Ｉ（Ｌ３）は直流電源１０の電流Ｉ［１］に相当し、電流Ｉ（Ｌ４）は直流電源２０の電流Ｉ［２］に相当する。

ＰＷＭ制御の原理から、位相差φを変化させても、制御パルス信号ＳＤａ，ＳＤｂの各々のＨレベル期間の長さは変わらない。すなわち、位相差φに依存することなく、同一のデューティ比Ｄａ，Ｄｂに対して、電流Ｉ（Ｌ３），Ｉ（Ｌ４）の平均値は等しくなる。このように、直流電源１０，２０の出力は、デューティ比Ｄａ，Ｄｂによって制御されるものであり、キャリア信号２５ａ，２５ｂの位相差φを変化させても影響が生じない。

一方で、位相差φに応じて、制御パルス信号ＳＤａ，ＳＤｂの位相関係は変化する。したがって、キャリア信号２５ａ，２５ｂの間の位相差φを変化させることにより、電流Ｉ（Ｌ３）および電流Ｉ（Ｌ４）の位相関係（電流位相）が変化する。

図２３には、リアクトルを通過する電流の位相と磁束密度との関係を説明する概念的な波形図が示される。

図２３を参照して、リアクトルＬ３，Ｌ４の電流Ｉ（Ｌ３),Ｉ（Ｌ４）の位相は、キャリア信号の位相差φに応じて変化する。

リアクトルＬ３の磁束密度Ｂ（Ｌ３）は、電流Ｉ（Ｌ３）に比例し、リアクトルＬ４の磁束密度Ｂ（Ｌ４）は、電流Ｉ（Ｌ４）に比例する。コア１５０を流れるトータル磁束密度Ｂｔ（Ｂｔ＝Ｂ（Ｌ３）＋Ｂ（Ｌ４））の最大値である最大磁束密度Ｂｍａｘは、電流Ｉ（Ｌ３）＋Ｉ（Ｌ４）の最大値に比例する。

したがって、電流Ｉ（Ｌ３）の極大点と電流Ｉ（Ｌ４）の極小点との位相を一致させるように位相差φを制御することによって、電流Ｉ（Ｌ３）＋Ｉ（Ｌ４）の最大値、すなわち、最大磁束密度Ｂｍａｘを抑制することができる。あるいは、反対に、電流Ｉ（Ｌ４）の極大点と電流Ｉ（Ｌ３）の極小点との位相を一致させるように位相差φを制御しても、トータル磁束密度の最大値Ｂｍａｘを抑制することができる。

このように、コンバータ５０に磁気部品１００を適用してリアクトルＬ３，Ｌ４を構成した場合には、一方のリアクトルを通過する電流の極大点と、他方のリアクトルを通過する電流の極小点との位相が一致するように位相差φを制御することが、磁束密度の最大値を抑制する点から好ましい。

なお、実施の形態１に従う電源システム５においても、コンバータ６，７のそれぞれについて、コンバータ５０のパラレル接続モードと同様に制御することができる。すなわち、図１８〜２０、図２２および図２３で説明したのと同様に、コンバータ６，７のそれぞれについて独立にＰＷＭ制御を実行し、かつ、両ＰＷＭ制御で使用するキャリア信号間の位相差を制御することができる。したがって、電源システム５（図１）に適用された磁気部品１００においては、電流Ｉ（Ｌ１）およびＩ（Ｌ２）の一方の電流の極大点と、他方の電流の極小点との位相が一致するように位相差φを制御することによって、磁束密度の最大値を抑制することが可能である。

なお、実施の形態２によるコンバータ５０では、磁束密度の最大値を抑制するためにキャリア信号の位相差φを制御すると、スイッチング素子の損失低減についても図ることが可能となる。以下、その内容について詳細に説明する。

まず、代表的な例として、直流電源１０および２０の両方が力行状態、すなわち電流Ｉ（Ｌ３）＞０かつ電流Ｉ（Ｌ４）＞０である状態での制御について説明する。

図２４は、コンバータ５０においてパラレル接続モードにおけるスイッチング素子の損失を低減するための、実施の形態１による位相制御による電流位相を説明する波形図である。

図２４を参照して、時刻Ｔａまでは、スイッチング素子Ｓ６〜Ｓ８がオンされるので、直流電源１０，２０の両方に対して、昇圧チョッパ回路の下アーム素子がオンされた状態となる、このため、電流Ｉ（Ｌ３）およびＩ（Ｌ４）の両方は上昇する。

時刻Ｔａにおいて、スイッチング素子Ｓ６がターンオフされることにより、直流電源２０に対して昇圧チョッパ回路の下アーム素子がオフされた状態となるので、電流Ｉ（Ｌ４）が下降を開始する。スイッチング素子Ｓ６のターンオフと入替わりに、スイッチング素子Ｓ５がターンオンされる。

時刻Ｔａ以降では、直流電源１０に対して昇圧チョッパ回路の下アーム素子がオンされ、直流電源２０に対して昇圧チョッパ回路の下アーム素子がオフされた状態となる。すなわち、電流Ｉ（Ｌ３）が上昇する一方で、電流Ｉ（Ｌ４）が下降する。このとき、コンバータ５０での電流経路は、図２５（ａ）のようになる。

図２５（ａ）から理解されるように、時刻Ｔａ以降では、スイッチング素子Ｓ８には、電流Ｉ（Ｌ３）およびＩ（Ｌ４）の差電流が通過することになる。すなわち、スイッチング素子Ｓ８の通過電流が小さくなる。

再び図２４を参照して、時刻Ｔａ以降の状態から、スイッチング素子Ｓ８がターンオフすると、直流電源１０に対して昇圧チョッパ回路の下アーム素子がオフされた状態となるので、電流Ｉ（Ｌ３）が下降を開始する。また、スイッチング素子Ｓ６がターンオンすると、直流電源２０に対して昇圧チョッパ回路の下アーム素子がオンされた状態となるので、電流Ｉ（Ｌ４）が再び上昇を開始する。すなわち、コンバータ５０での電流経路が、図２５（ａ）の状態から、図２５（ｂ）の状態に変化する。図２５（ｂ）の状態では、スイッチング素子Ｓ６には、電流Ｉ（Ｌ３）およびＩ（Ｌ４）の差電流が通過することになるため、スイッチング素子Ｓ６の通過電流が小さくなる。

図２５（ａ）の状態でスイッチング素子Ｓ８をターンオフさせることにより、スイッチング素子Ｓ８のターンオフ時の電流、すなわち、スイッチング損失を低減できる。また、図２５（ｂ）の状態でスイッチング素子Ｓ６をターンオンさせることにより、スイッチング素子Ｓ６のターンオン時の電流、すなわち、スイッチング損失を低減できる。

ここで、電流Ｉ（Ｌ３）の下降開始タイミング（極大点）と、電流Ｉ（Ｌ４）の上昇タイミング（極小点）との位相が重なるように、電流位相、すなわち、キャリア信号２５ａ，２５ｂの位相差φを調整する。これにより、図２４の時刻Ｔｂにおいて、スイッチング素子Ｓ６がターンオンされるとともに、スイッチング素子Ｓ８がターンオフされる。

再び図２４を参照して、時刻Ｔｃでは、スイッチング素子Ｓ５がターンオフされるとともに、スイッチング素子Ｓ８がターンオンされる。これにより、直流電源１０，２０の各々に対して昇圧チョッパ回路の下アーム素子がオンされた状態となる。これにより、上述した時刻Ｔａ以前の状態が再現されて、電流Ｉ（Ｌ３）およびＩ（Ｌ４）の両方が上昇する。

図２６には、図２４に示した電流位相におけるスイッチング素子Ｓ６，Ｓ８の電流波形が示される。図２６（ａ）には、スイッチング素子Ｓ６の電流Ｉ（Ｓ６）の波形が示され、図２６（ｂ）には、スイッチング素子Ｓ８の電流Ｉ（Ｓ８）の波形が示される。

図２６（ａ）を参照して、電流Ｉ（Ｓ６）は、時刻Ｔａまでの期間および時刻Ｔｃ以降の期間では、Ｉ（Ｓ６）＝Ｉ（Ｌ４）となる。時刻Ｔａ〜Ｔｂの期間では、スイッチング素子Ｓ６がオフされるので、Ｉ（Ｓ６）＝０である。そして、時刻Ｔｂ〜Ｔｃの期間では、図２５（ｂ）に示したように、Ｉ（Ｓ６）＝−（Ｉ（Ｌ３）−Ｉ（Ｌ４））となる。

図２６（ｂ）を参照して、電流Ｉ（Ｓ８）は、時刻Ｔａまでの期間および時刻Ｔｃ以降の期間では、Ｉ（Ｓ８）＝Ｉ（Ｌ３）となる。時刻Ｔａ〜Ｔｂの期間では、図２５（ａ）に示したように、Ｉ（Ｓ８）＝−（Ｉ（Ｌ４）−Ｉ（Ｌ３））となる。そして、時刻Ｔｂ〜Ｔｃの期間では、スイッチング素子Ｓ８がオフされるので、Ｉ（Ｓ８）＝０である。

図２７には、図２４と比較するための、図２４と同等のデューティ比の下でキャリア信号間の位相差φ＝０としたときの電流位相が示される。

図２７を参照して、キャリア信号２５ａ，２５ｂの位相差φ＝０のときには、電流Ｉ（Ｌ３），Ｉ（Ｌ４）が上昇／下降するタイミング（Ｔｘ，Ｔｙ，Ｔｚ，Ｔｗ）はそれぞれ別個のものとなる。

具体的には、時刻Ｔｘ以前での、スイッチング素子Ｓ５がオフしスイッチング素子Ｓ６〜Ｓ８がオンしている状態では、電流Ｉ（Ｌ３）およびＩ（Ｌ４）の両方が上昇する。そして、時刻Ｔｘでスイッチング素子Ｓ８がターンオフすることによって、電流Ｉ（Ｌ３）が下降を開始する。スイッチング素子Ｓ５は、スイッチング素子Ｓ８のターンオフと入替わりにターンオンする。

そして、時刻Ｔｙでは、スイッチング素子Ｓ７がターンオフすることによって、電流Ｉ（Ｌ４）が下降を開始する。スイッチング素子Ｓ８は、スイッチング素子Ｓ７のターンオフと入替わりにターンオンする。これにより、電流Ｉ（Ｌ３）およびＩ（Ｌ４）の両方が下降する。

時刻Ｔｚでは、スイッチング素子Ｓ６がターンオフするとともに、スイッチング素子Ｓ７がターンオンする。これにより、直流電源１０に対して昇圧チョッパ回路の下アーム素子がオンした状態となるので、電流Ｉ（Ｌ３）が再び上昇する。さらに、時刻Ｔｗでは、スイッチング素子Ｓ５がターンオフするとともに、スイッチング素子Ｓ６がターンオンする。これにより、時刻Ｔｘ以前の状態が再現されるので、電流Ｉ（Ｌ３）およびＩ（Ｌ４）の両方が上昇する。

図２８には、図２７に示した電流位相におけるスイッチング素子Ｓ６，Ｓ８の電流波形が示される。図２８（ａ）には、スイッチング素子Ｓ６の電流Ｉ（Ｓ６）の波形が示され、図２８（ｂ）には、スイッチング素子Ｓ８の電流Ｉ（Ｓ８）の波形が示される。

図２８（ａ）を参照して、電流Ｉ（Ｓ６）は、時刻Ｔｘまでの期間および時刻Ｔｗ以降の期間では、Ｉ（Ｓ６）＝Ｉ（Ｌ４）となる。時刻Ｔｘ〜Ｔｙの期間では、図２５（ｂ）と同様の電流経路が形成されるので、Ｉ（Ｓ６）＝−（Ｉ（Ｌ３）−Ｉ（Ｌ４））となる。そして、時刻Ｔｙ〜Ｔｚの期間では、直流電源１０に対する上アーム素子として動作するので、Ｉ（Ｓ６）＝−Ｉ（Ｌ３）となる。電流Ｉ（Ｌ３），Ｉ（Ｌ４）の両方が下降する時刻Ｔｙ〜Ｔｚの期間では、スイッチング素子Ｓ６は直流電源１０に対して上アーム素子として動作するので、Ｉ（Ｓ６）＝−Ｉ（Ｌ３）となる。時刻Ｔｚ〜Ｔｗの期間では、スイッチング素子Ｓ６がオフされるので、Ｉ（Ｓ６）＝０である。

図２８（ｂ）を参照して、電流Ｉ（Ｓ８）は、時刻Ｔｘまでの期間および時刻Ｔｗ以降の期間では、Ｉ（Ｓ８）＝Ｉ（Ｌ３）となる。時刻Ｔｘ〜Ｔｙの期間では、スイッチング素子Ｓ８がオフされるので、Ｉ（Ｓ８）＝０である。電流Ｉ（Ｌ３），Ｉ（Ｌ４）の両方が下降する時刻Ｔｙ〜Ｔｚの期間では、スイッチング素子Ｓ８は直流電源２０に対する上アーム素子として動作するので、Ｉ（Ｓ８）＝−Ｉ（Ｌ４）となる。時刻Ｔｚ〜Ｔｗの間では、図２５（ａ）と同様の電流経路が形成されるので、Ｉ（Ｓ６）＝−（Ｉ（Ｌ４）−Ｉ（Ｌ３））となる。

図２６（ａ）の時刻Ｔｂで生じる電流Ｉ（Ｓ６）と、図２８（ａ）の時刻Ｔｗで生じる電流Ｉ（Ｓ６）との比較から、図２４の電流位相となるように位相差φを調整することによって、スイッチング素子Ｓ６のターンオン電流、すなわち、ターンオン時のスイッチング損失が低減されることが理解される。さらに、図２６（ａ）の時刻Ｔｂ〜Ｔｃでの電流Ｉ（Ｓ６）と、図２８（ａ）の時刻Ｔｙ〜Ｔｚでの電流Ｉ（Ｓ６）との比較から、スイッチング素子Ｓ６の導通損失についても低減されることが理解される。

同様に、図２６（ｂ）の時刻Ｔｂでの電流Ｉ（Ｓ８）と、図２８（ｂ）の時刻Ｔｘでの電流Ｉ（Ｓ８）との比較から、図２４の電流位相となるように位相差φを調整することによって、スイッチング素子Ｓ８のターンオフ電流、すなわち、ターンオフ時のスイッチング損失が低減されることが理解される。さらに、図２６（ｂ）の時刻Ｔａ〜Ｔｂでの電流Ｉ（Ｓ８）と、図２８（ａ）の時刻Ｔｙ〜Ｔｚでの電流Ｉ（Ｓ８）との比較から、スイッチング素子Ｓ８の導通損失についても低減されることが理解される。

このように、キャリア信号２５ａ，２５ｂの間に位相差φを設けることにより、スイッチング素子Ｓ５〜Ｓ８での損失を低減できる。図２４に示したように、直流電源１０および２０の両方が力行となる状態では、電流Ｉ（Ｌ３）の下降開始タイミング（極大点）と、電流Ｉ（Ｌ４）の上昇タイミング（極小点）との位相が重なるように、すなわち、スイッチング素子Ｓ６のターンオンタイミングと、スイッチング素子Ｓ８のターンオフタイミングとが一致するように、位相差φを設定することによって、スイッチング素子Ｓ５〜Ｓ８での損失が抑制される。この結果、直流電源１０および２０と電源配線ＰＬ（負荷３０）との間の直流電力変換を高効率で実行することができる。このような位相差φでは、制御パルス信号ＳＤａの立下りタイミング（または立上りタイミング）と、制御パルス信号ＳＤｂの立上りタイミング（または立下りタイミング）とが重なることになる。

制御パルス信号ＳＤａ，ＳＤｂは、デューティ比Ｄａ，Ｄｂによって変化する。したがって、図２４のような電流位相が実現できる位相差φについても、デューティ比Ｄａ，Ｄｂに応じて変わることが理解できる。このため、デューティ比Ｄａ，Ｄｂと、スイッチング素子の損失を低減するための位相差φとの関係を予め求めるとともに、その対応関係を予めマップ（位相差マップ）あるいは関数式（位相差算出式）として制御装置４０に記憶することが可能である。

そして、パラレル接続モードにおける、直流電源１０，２０での電圧／電流制御のためのＰＷＭ制御において、算出されたデューティ比Ｄａ，Ｄｂに基づいて、位相差マップまたは位相差算出式に従って、キャリア位相制御のための位相差φを算出することができる。そして、算出された位相差φを有するようにキャリア信号２５ａ，２５ｂを発生させてＰＷＭ制御を実行することにより、スイッチング素子Ｓ５〜Ｓ８での損失を抑制した高効率の直流電力変換を実現することができる。

図２４〜図２８では、直流電源１０および２０の両方が力行の状態を説明したが、その他の状態においても、同様のキャリア位相制御が実行できる。

図２９は、直流電源の各動作状態における本発明の実施の形態１に従うキャリア位相制御を説明するための図表である
図２９を参照して、状態Ａでは、上述した、直流電源１０および２０の両方が力行状態である。図２４に示したように、電流Ｉ（Ｌ３）の下降タイミング（極大点）と、電流Ｉ（Ｌ４）の上昇タイミング（極小点）とが図中のＴｂで重なるような電流位相となるように、キャリア信号の位相差φを調整する。これにより、Ｔｂにおけるスイッチング素子Ｓ６のターンオン損失およびスイッチング素子Ｓ８のターンオフ損失を低減できる。さらに、上述のように、Ｔａ〜Ｔｂの期間におけるスイッチング素子Ｓ８の導通損失および、Ｔｂ〜Ｔｃの期間におけるスイッチング素子Ｓ６の導通損失を低減することができる。

状態Ｂでは、直流電源１０および２０の両方が回生状態である。この状態では、電流Ｉ（Ｌ３）の上昇タイミング（極小点）と、電流Ｉ（Ｌ４）の下降タイミング（極大点）とが図中のＴｂで重なるような電流位相となるように、キャリア信号の位相差φを調整する。これにより、Ｔｂにおけるスイッチング素子Ｓ８のターンオン損失およびスイッチング素子Ｓ６のターンオフ損失を低減できる。さらに、上述のように、Ｔａ〜Ｔｂの期間におけるスイッチング素子Ｓ６の導通損失および、Ｔｂ〜Ｔｃの期間におけるスイッチング素子Ｓ８の導通損失を低減することができる。

状態Ｃでは、直流電源１０が回生状態である一方で、直流電源２０は力行状態である。この状態では、電流Ｉ（Ｌ３）の下降タイミングと、電流Ｉ（Ｌ４）の下降タイミングとが図中のＴａで重なるような電流位相となるように、キャリア信号の位相差φを調整する。これにより、Ｔａにおけるスイッチング素子Ｓ７のターンオン損失およびスイッチング素子Ｓ５のターンオフ損失を低減できる。さらに、上述のように、Ｔａ〜Ｔｂの期間におけるスイッチング素子Ｓ５の導通損失および、Ｔｃ〜Ｔａの期間におけるスイッチング素子Ｓ７の導通損失を低減することができる。

さらに、状態Ｄでは、直流電源１０が力行状態である一方で、直流電源２０は回生状態である。この状態では、電流Ｉ（Ｌ３）の上昇タイミングと、電流Ｉ（Ｌ４）の上昇タイミングとが図中のＴｃで重なるような電流位相となるように、キャリア信号の位相差φを調整する。これにより、Ｔｃにおけるスイッチング素子Ｓ５のターンオン損失およびスイッチング素子Ｓ７のターンオフ損失を低減できる。さらに、上述のように、Ｔｂ〜Ｔｃの期間におけるスイッチング素子Ｓ５の導通損失および、Ｔｃ〜Ｔａの期間におけるスイッチング素子Ｓ７の導通損失を低減することができる。

このように、状態Ａ〜Ｄの各々において、電流Ｉ（Ｌ３）およびＩ（Ｌ４）のいずれかの極点と、他方の電流の極点とが同じになる（すなわち、位相が重なる）ような、キャリア信号の位相差φを設定することによって、スイッチング素子Ｓ５〜Ｓ８での損失を低減することができる。さらに、直流電源１０および２０の力行／回生状態の組合せによって、スイッチング素子Ｓ５〜Ｓ８での損失を低減するための位相差φが異なることが理解される。したがって、コンバータ５０のパラレル接続モードでは、力行／回生状態の組合せ（図２９での状態Ａ〜Ｄ）ごとに、上述した、位相差マップまたは位相差算出式を設定することが好ましい。

このように、本実施の形態２の変形例によるコンバータ５０の制御では、コンバータ５０の動作状態、具体的には、直流電源１０，２０の電流／電圧制御のためのデューティ比、あるいは、当該デューティ比と直流電源１０，２０の力行／回生状態とに応じて、キャリア信号２５ａ，２５ｂの間の位相差φを制御する。

特に、直流電源１０および２０が揃って力行または回生状態となる状態ＡおよびＢでは、上記位相差マップまたは位相差算出式に従って、図２９に示した電流位相が実現されるように位相差φを制御することによって、電流Ｉ（Ｌ３）およびＩ（Ｌ４）の一方の極大点と他方の極小点との位相が重なるようになる。上述のように、このような位相差φでは、制御パルス信号ＳＤａの立下りタイミング（または立上りタイミング）と、制御パルス信号ＳＤｂの立上りタイミング（または立下りタイミング）とが重なることになる。これにより、スイッチングに依存する損失低減に加えて、リアクトルＬ３，Ｌ４を一体的に構成した磁気部品１００の最大磁束密度Ｂｍａｘを抑制できる。これにより、コア断面積を小さくすることが可能となるので、さらなる小型軽量化を図ることが可能となる。

以上、実施の形態１および２では、本実施の形態による磁気部品１００が適用される、２個のリアクトルを含むコンバータ（電力変換器）および電源システムの構成例を例示した。しかしながら、本発明の適用は、これらの電力変換器および電源システムに限定されるものではない。すなわち、互いに独立に電流が制御される電流経路にそれぞれ含まれる２個のリアクトルを含む限り、任意の回路構成に対して、本実施の形態による磁気部品を適用することができる。これにより、電力変換器および電源システムに含まれる２個のリアクトルを一体的に構成することによって、装置の小型軽量化を図ることができる。

また、負荷３０は、制御された直流電圧Ｖｏによって動作する機器であれば、任意の機器によって構成できる点について確認的に記載する。すなわち、本実施の形態では、電気自動車やハイブリッド自動車等に搭載される走行用電動機およびインバータによって負荷３０が構成される例に言及したが、本発明の適用はこのような場合に限定されるものではない。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

この発明は、異なる電流経路に含まれる２個のリアクトルを構成する磁気部品および、それを備える電力変換器および電源システムに適用することができる。

５，５ｃ 電源システム、６，７，５０ コンバータ（電力変換器）、１０，２０ 直流電源、１５ 配線、２５ａ，２５ｂ キャリア信号、３０ 負荷、４０ 制御装置、４１ 電流制御器、４２ 電圧制御器、１００，１０１，１０２ 磁気部品、１１０ａ，１１０ｂ，１５０ コア、１１２ａ，１１２ｂ，１６１〜１６３ ギャップ、１２０ａ，１２０ｂ，１２１ａ，１２１ｂ，１２２ 巻線、１２５ 導線、１５１〜１５３ 脚部、２００，２１０，２２０ 磁束、２０２，２０３，２１１，２１２，２２１，２２３ 磁気経路、２５０，２５１，２６０，２６１，２７０〜２７４ 電流経路、Ｂｍａｘ 最大値、Ｂｔ トータル磁束密度、Ｄ１〜Ｄ８ 逆並列ダイオード、ＤＴ，Ｄａ，Ｄａ，Ｄｂ，Ｄｂ デューティ比、ＧＬ 接地配線、Ｉ［１］，Ｉ［２］ バッテリ電流、Ｉｉ＊ 電流指令値、Ｌ１〜Ｌ４ リアクトル、ＭＯＳ 電力用、Ｎ１，Ｎ２，Ｎ３ ノード、ＰＬ 電源配線、ＰＳ１，ＰＳ２ 電源、Ｐｏ 出力電力、Ｒ１〜Ｒ３ 磁気抵抗、Ｓ１〜Ｓ８ スイッチング素子、ＳＤａ，／ＳＤａ，ＳＤｂ，／ＳＤｂ 制御パルス信号、ＳＧ１〜ＳＧ８ 制御信号、Ｖｍ１ａ，Ｖｍ１ｂ，Ｖｍ２ 誘起電圧、Ｖｏ＊ 電圧指令値、Ｖｏ 直流電圧（出力電圧）。

Claims (6)

1. 直流電源および負荷の間に電気的に接続された第１および第２のリアクトルと、
   前記第１のリアクトルを通過する第１の電流と、前記第２のリアクトルを通過する第２の電流とを独立に制御するように配置された複数のスイッチング素子とを備え、
   前記第１および第２のリアクトルは、単一の磁気部品によって一体的に構成され、
   前記磁気部品は、
   第１の電流が通過するための、電気的に直列接続された第１および第２の巻線と、
   第２の電流が通過するための第３の巻線と、
   前記第１の巻線が巻回される第１の部位、前記第２の巻線が巻回される第２の部位、および、前記第３の巻線が巻回される第３の部位を含むように構成されたコアとを含み、
   前記コア内で磁気飽和が発生していない状態において、前記第１の電流が前記第１および第２の巻線を通過したときに、前記第１の巻線から生じて前記第３の巻線を通過する磁束と、前記第２の巻線から生じて前記第３の巻線を通過する磁束とが互いに打ち消し合い、かつ、前記第２の電流が前記第３の巻線を通過したときに、前記第３の巻線から生じた磁束によって前記第１の巻線および前記第２の巻線にそれぞれ生じる誘起電圧が互いに打ち消し合うように、前記第１から第３の巻線は、前記第１から第３の部位に巻回され、
   前記負荷と接続された電源配線上の出力電圧を制御するように前記複数のスイッチング素子のオンオフを制御するための制御装置をさらに備え、
   前記制御装置は、
   前記第１の電流が通過する第１の電力変換経路における電力変換を制御するための第１のパルス幅変調制御に用いる第１のキャリア信号と、前記第２の電流が通過する第２の電力変換経路における電力変換を制御するための第２のパルス幅変調制御に用いる第２のキャリア信号との位相差を、前記第１および第２の電流の極性が揃っているときには、前記第１の電流の極大点と前記第２の電流の極小点との位相が同一となるように、または、前記第１の電流の極小点と前記第２の電流の極大点との位相が同一となるように制御した上で、前記第１および第２のパルス幅変調制御に従って前記複数のスイッチング素子のオンオフの制御信号を生成する、電力変換器。
2. 前記第１から第３の巻線が巻回された前記コアでは、前記コア内で磁気飽和が発生していない状態において、前記第２の電流が前記第３の巻線を通過したときにおける、前記第１の部位を経由する第１の磁気回路の磁気抵抗と、前記第２の部位を経由する第２の磁気回路の磁気抵抗とが同等であり、
   前記第１および第２の巻線とは、互いに逆の巻き方向を有する、請求項１記載の電力変換器。
3. 第１の直流電源と、
   第２の直流電源と、
   負荷に電気的に接続される電源配線と前記第１および第２の直流電源との間で直流電力変換を実行するための電力変換器とを備え、
   前記電力変換器は、
   前記第１の直流電源と前記電源配線との間に形成される第１の電力変換経路と、前記第２の直流電源と前記電源配線との間に形成される第２の電力変換経路との両方に含まれるように配置された複数のスイッチング素子と、
   前記第１の電力変換経路に含まれるように配置された第１のリアクトルと、
   前記第２の電力変換経路に含まれるように配置された第２のリアクトルとを含み、
   前記第１および第２のリアクトルは、単一の磁気部品によって一体的に構成され、
   前記磁気部品は、
   第１の電流が通過するための、電気的に直列接続された第１および第２の巻線と、
   第２の電流が通過するための第３の巻線と、
   前記第１の巻線が巻回される第１の部位、前記第２の巻線が巻回される第２の部位、および、前記第３の巻線が巻回される第３の部位を含むように構成されたコアとを含み、
   前記第１の電流が前記第１および第２の巻線を通過したときに、前記第１の巻線から生じて前記第３の巻線を通過する磁束と、前記第２の巻線から生じて前記第３の巻線を通過する磁束とが互いに打ち消し合い、かつ、前記第２の電流が前記第３の巻線を通過したときに、前記第３の巻線から生じた磁束によって前記第１の巻線および前記第２の巻線にそれぞれ生じる誘起電圧が互いに打ち消し合うように、前記第１から第３の巻線は、前記第１から第３の部位に巻回され、
   前記複数のスイッチング素子は、
   第１のノードおよび前記電源配線の間に電気的に接続された第１のスイッチング素子と、
   第２のノードおよび前記第１のノードの間に電気的に接続された第２のスイッチング素子と、
   前記第２の直流電源の負極端子と電気的に接続された第３のノードおよび前記第２のノードの間に電気的に接続された第３のスイッチング素子と、
   前記第１の直流電源の負極端子と前記第３のノードとの間に電気的に接続された第４のスイッチング素子とを含み、
   前記第１のリアクトルは、前記第１の直流電源の正極端子と前記第２のノードとの間に電気的に接続され、
   前記第２のリアクトルは、前記第２の直流電源の正極端子と前記第１のノードとの間に電気的に接続され、
   前記電源配線上の出力電圧を制御するように前記複数のスイッチング素子のオンオフを制御するための制御装置をさらに備え、
   前記制御装置は、
   前記第１の電流が通過する第１の電力変換経路における電力変換を制御するための第１のパルス幅変調制御に用いる第１のキャリア信号と、前記第２の電流が通過する第２の電力変換経路における電力変換を制御するための第２のパルス幅変調制御に用いる第２のキャリア信号との位相差を、前記第１および第２の直流電源が揃って力行または回生状態で
   あるときには、前記第１の電流の極大点と前記第２の電流の極小点との位相が同一となるように、または、前記第１の電流の極小点と前記第２の電流の極大点との位相が同一となるように制御した上で、前記第１および第２のパルス幅変調制御に従って前記複数のスイッチング素子のオンオフの制御信号を生成する、電源システム。
4. 前記位相差は、前記第１のパルス幅変調制御によって得られた第１の制御パルス信号
   の立上がりエッジおよび立下りエッジの一方と、前記第２のパルス幅変調制御によって得られた第２の制御パルス信号の立上がりエッジおよび立下りエッジの他方とが重なるように制御される、請求項３記載の電源システム。
5. 前記電力変換器は、前記複数のスイッチング素子の制御によって、前記第１および第２の直流電源が前記電源配線に対して直列に電気的に接続された状態で前記直流電力変換を実行する第１の動作モードと、前記第１および第２の直流電源が前記電源配線に対して並列に前記直流電力変換を実行する第２の動作モードとを切換えられるように構成される、請求項３または４記載の電源システム。
6. 前記第１から第３の巻線が巻回された前記コアでは、前記コア内で磁気飽和が発生していない状態において、前記第２の電流が前記第３の巻線を通過したときにおける、前記第１の部位を経由する第１の磁気回路の磁気抵抗と、前記第２の部位を経由する第２の磁気回路の磁気抵抗とが同等であり、
   前記第１および第２の巻線とは、互いに逆の巻き方向を有する、請求項３〜５のいずれか１項に記載の電源システム。

Images