JP5927217B2 - 電源システム - Google Patents

Description

この発明は、電源システムに関し、より特定的には、２つの直流電源と共通の電力線との間に接続された電力変換器を含んで構成された電源システムの制御に関する。

複数の電源と負荷の間に接続された電力変換器を用いて、複数の電源を組み合わせて負荷へ電源を供給するハイブリッド電源システムが用いられている。

たとえば、特開２０１３−４６４４６号公報（特許文献１）には、二次電池および充放電可能な補助電源の各々に対して設けられた昇圧チョッパ（電力変換器）を並列に接続した、車両用電源システムが記載されている。

また、特開２０１３−１３２３４号公報（特許文献２）には、複数のスイッチング素子のスイッチングパターンを切換えることよって、２つの直流電源を直列接続した状態でＤＣ／ＤＣ変換を行なう動作モード（直列接続モード）と、２つの直流電源を並列に使用する状態でＤＣ／ＤＣ変換を行なう動作モード（並列接続モード）とを切替えることが可能な電力変換器の構成が記載されている。

特開２０１３−４６４４６号公報 特開２０１３−１３２３４号公報

特許文献１に記載された電力変換器では、並列に使用される二次電池および補助電源の間での電力配分比を制御できるため、二次電池の充放電電力に自由度を持たせた上で負荷への電力供給を制御できる。この結果、二次電池のハイレート劣化解消の機会を確保することができる。しかしながら、二次電池および補助電源を直列接続することができないため、負荷電圧が高いときには、昇圧チョッパでの昇圧比が高くなる。これにより、リアクトルの鉄損や電流リップルによって生じる電力損失の増大によって、電源システムの効率が低下する。

一方、特許文献２に記載された電力変換器では、直列接続モードの選択によって昇圧比を抑制することにより、特許文献１の構成と比較して、特に高電圧出力時の電力損失を抑制することができる。しかしながら、特許文献２の回路構成では、第１の直流電源の電力変換のための電流と、第２の直流電源の電力変換のための電流とが、共通のスイッチング素子を重なって流れる現象が生じる。これにより、通過電流量に依存するスイッチング素子の導通損失が、特許文献１と比較して増加することが懸念される。

この発明はこのような問題点を解決するためになされたものであって、その目的は、２つの直流電源を備えた電源システムの電力損失を低減して、直流電力変換を高効率化することである。

この発明のある局面では、高電圧側の第１の電力線および低電圧側の第２の電力線の間の直流電圧を制御する電源システムは、第１の直流電源と、第２の直流電源と、第１および第２の直流電源と第１および第２の電力線との間で直流電圧変換を実行するための電力変換器と、電力変換器の動作を制御するための制御装置とを含む。電力変換器は、第１から第５の半導体素子と、第１および第２のリアクトルとを含む。第１の半導体素子は、第１の電力線と第１のノードとの間に電気的に接続される。第１のリアクトルは、第１のノードと第２の電力線との間に、第１の直流電源と直列に電気的に接続される。第２の半導体素子は、第２の電力線と第１のノードとの間に電気的に接続される。第２のリアクトルは、第２のノードと第１の電力線の間に、第２の直流電源と直列に電気的に接続される。第３の半導体素子は、第２のノードと、第２の電力線との間に電気的に接続される。第４の半導体素子は、第１の電力線と第２のノードとの間に電気的に接続される。第５の半導体素子は、第１のノードと第２のノードとの間に電気的に接続される。第１から第５の半導体素子の少なくとも一部は、制御装置からの信号に応じて電流経路の形成および遮断を制御するように構成されたスイッチング素子を含む。電力変換器は、制御装置によるスイッチング素子のオンオフ制御の態様を切換えることによって、直流電圧変換の態様が異なる複数の動作モードを切換えて動作する。

好ましくは、電力変換回路において、第１から第４の半導体素子の各々は、スイッチング素子およびダイオードを有する。スイッチング素子は、電流経路を形成するオン状態と当該電流経路を遮断するオフ状態とを制御装置からの信号に応答して選択的に形成するように構成される。ダイオードは、スイッチング素子と逆並列に接続されて、順バイアス時に電流経路を形成する。第５の半導体素子は、第１および第２のノード間の電流経路を形成するオン状態と当該電流経路を遮断するオフ状態とを制御装置からの信号に応答して選択的に形成するためのスイッチング素子を含む。

また好ましくは、電力変換回路において、第１から第４の半導体素子の各々は、スイッチング素子およびダイオードを有する。スイッチング素子は、電流経路を形成するオン状態と当該電流経路を遮断するオフ状態とを制御装置からの信号に応答して選択的に形成するように構成される。ダイオードは、スイッチング素子と逆並列に接続されて、順バイアス時に電流経路を形成する。第５の半導体素子は、第１のノードから第２のノードへ向かう電流経路を第１および第２のノード間に形成するオン状態と当該電流経路を遮断するオフ状態とを制御装置からの信号に応答して選択的に形成するためのスイッチング素子と、第２のノードから第１のノードへ向かう電流経路を第１および第２のノード間に形成するオン状態と当該電流経路を遮断するオフ状態とを制御装置からの信号に応答して選択的に形成するためのスイッチング素子とを含む。

また好ましくは、電力変換回路において、第２および第４の半導体素子の各々において、電流経路を形成するオン状態と当該電流経路を遮断するオフ状態とを制御装置からの信号に応答して選択的に形成するためのスイッチング素子が設けられる。また、第１および第３の半導体素子において、第１のノードから第１の電力線へ向かう方向を順方向として接続されたダイオードと、第２の電力線から第２のノードへ向かう方向を順方向として接続されたダイオードとがそれぞれ設けられる。さらに、第５の半導体素子において、少なくとも第１のノードから第２のノードへの電流経路の形成および遮断を制御するためのスイッチング素子が設けられる。

さらに好ましくは、第１および第３の半導体素子のいずれか一方において、ダイオードと並列に接続されたスイッチング素子がさらに設けられる。当該スイッチング素子は、オン状態およびオフ状態を制御装置からの信号に応答して選択的に形成する。

さらに好ましくは、複数の動作モードは、第１および第２の直流電源と第１および第２の電力線との間で並列に直流電圧変換を実行するための第１のモードを含む。制御装置は、第１のモードにおいて、第１の直流電源からの出力デューティ比に従って第１および第２の半導体素子中のスイッチング素子のオンオフを制御するとともに、第２の直流電源からの出力デューティ比に従って第３および第４の半導体素子中のスイッチング素子のオンオフを制御し、さらに、第５の半導体素子において、第１および第３の半導体素子の両方で電流経路が形成されている期間では少なくとも第１から第２のノードへ向かう電流経路が非形成とされる一方で、第２および第４の半導体素子の両方で電流経路が形成されている期間では少なくとも第２から第１のノードへ向かう電流経路が非形成とされる。

さらに好ましくは、制御装置は、第１のモードにおいて、第１の直流電源からの出力を制御するための第１のパルス幅変調制御に用いる第１のキャリア波と、第２の直流電源からの出力を制御するための第２のパルス幅変調制御に用いる第２のキャリア波との位相差を、第１の直流電源からの出力デューティ比および第２の直流電源からの出力デューティ比に応じて変化させる。さらに、制御装置は、第１のパルス幅変調制御によって得られた第１の制御パルス信号および第２のパルス幅変調制御によって得られた第２の制御パルス信号に基づいて、各スイッチング素子における電流経路の形成および遮断を制御する。

さらに好ましくは、制御装置は、第１のモードにおいて、第１のリアクトルの電流の変曲点と第２のリアクトルの電流の変曲点とが同一タイミングとなるように、第１および第２のキャリア波間の位相差を調整する。

また好ましくは、複数の動作モードは、第１および第２の直流電源と第１および第２の電力線との間で並列に直流電圧変換を実行するための第１のモードを含む。制御装置は、第１のモードにおいて、第５の半導体素子の温度が所定の判定温度よりも高い場合には、第５の半導体素子中のスイッチング素子をオフに固定するとともに第１から第４の半導体素子中のスイッチング素子をオンオフ制御する一方で、第５の半導体素子の温度が所定の判定温度よりも低い場合には、第１から第５の半導体素子中のスイッチング素子をオンオフ制御する。

また好ましくは、複数の動作モードは、直列接続された第１および第２の直流電源と第１および第２の電力線との間で直流電圧変換を実行するための第２のモードを含む。第２のモードにおいて、第２および第４の半導体素子中のスイッチング素子がオン状態とされる第１の期間と、第２および第４の半導体素子中のスイッチング素子がオフ状態とされるともに第１および第２のノードの間に第５の半導体素子による電流経路が形成される第２の期間とが交互に設けられるように、各スイッチング素子をオンオフ制御する。

あるいは好ましくは、複数の動作モードは、第３および第４のモードをさらに含む。第３のモードにおいて、電力変換器は、第１の直流電源と第１および第２の電力線との間で直流電圧変換を実行するとともに、第２の直流電源が第１および第２の電力線の間から電気的に切り離された状態を維持するように動作する。第４のモードにおいて、電力変換器は、第２の直流電源と第１および第２の電力線との間で直流電圧変換を実行するとともに、第１の直流電源が第１および第２の電力線の間から電気的に切り離された状態を維持するように動作する。制御装置は、 第３のモードにおいては、第３、第４および第５の半導体素子中のスイッチング素子をオフ状態に維持する一方で、第１および第２の半導体素子中のスイッチング素子をオンオフ制御することによって第１および第２の電力線間の直流電圧を制御する。制御装置は、第４のモードにおいては、第１、第２および第５の半導体素子中のスイッチング素子をオフ状態に維持する一方で、第３および第４の半導体素子中のスイッチング素子をオンオフ制御することによって第１および第２の電力線間の直流電圧を制御する。

また好ましくは、複数の動作モードは、第５から第７のモードをさらに含む。第５のモードにおいて、電力変換器は、第１の直流電源が第１および第２の電力線の間に電気的に接続される一方で、第２の直流電源が第１および第２の電力線の間から電気的に切り離される状態を維持するように動作する。第６のモードにおいて、電力変換器は、第２の直流電源が第１および第２の電力線の間に電気的に接続される一方で、第１の直流電源が第１および第２の電力線の間から電気的に切り離される状態を維持するように動作する。第７のモードにおいて、電力変換器は、第１および第２の直流電源が第１および第２の電力線の間に電気的に直列接続される状態を維持するように動作する。

この発明によれば、２つの直流電源を備えた電源システムの電力損失を低減して、直流電力変換を高効率化することができる。

本発明の実施の形態に従う電源システムの構成を示す回路図である。 負荷の構成例を示す概略図である。 基本的な昇圧チョッパ回路の構成を示す回路図である。 図３に示した昇圧チョッパ回路の動作波形図である。 図１に示した電力変換器のパラレル昇圧モードにおける第１の等価回路図である。 図５に示した等価回路図における各直流電源の下アームオン時の電流経路を示す回路図である。 図５に示した等価回路図における各直流電源の上アームオン時の電流経路を示す回路図である。 図１に示した電力変換器のパラレル昇圧モードにおける第２の等価回路図である。 図８に示した等価回路図における各直流電源の下アームオン時の電流経路を示す回路図である。 図８に示した等価回路図における各直流電源の上アームオン時の電流経路を示す回路図である。 第１アームおよび第２アームを用いる昇圧チョッパ回路の各アームオンオフとスイッチング素子のオンオフとの対応関係が示される。 パラレル昇圧モードにおいて各スイッチング素子をオンオフ制御するための論理演算式の一覧を示す図表である。 図１に示した電力変換器のパラレル昇圧モードにおける直流電源の出力制御例を説明するため機能ブロック図である。 図１３に示されたＰＷＭ制御部の動作を説明するための波形図である。 パラレル昇圧モードにおけるスイッチングパターンの一覧を示す図表である。 第１アームを用いる昇圧チョッパ回路の等価回路図である。 図１６中の点線で囲まれた部分の拡大図である。 第２アームを用いる昇圧チョッパ回路の等価回路図である。 図１８中の点線で囲まれた部分の拡大図である。 実施の形態１に従う電力変換器におけるリアクトル電流の向きの組み合わせを説明する概念図である。 両方の直流電源が力行動作する場合の電流挙動例を示す波形図である。 図１９に示された等価回路で形成され得る３通りの電流経路を説明するための回路図である。 図２２に示された３つの電流経路のそれぞれにおける導通損失の推移を示す波形図である。 実施の形態１に従う電力変換器において図２１および図２３中の第１の期間に形成される電流経路を説明するための回路図である。 実施の形態１に従う電力変換器において図２１および図２３中の第２の期間に形成される電流経路を説明するための回路図である。 比較のために示される電力変換器を図１８と同等に動作させたときの電流経路を説明するための回路図である。 一方の直流電源が力行動作するとともに他方の直流電源が回生動作する場合の電流挙動例を示す波形図である。 図２７に示された期間において形成され得る３通りの電流経路を説明するための回路図である。 図２８に示された３つの電流経路のそれぞれにおける導通損失の推移を示す波形図である。 本実施の形態１に従う電力変換器に対するキャリア位相制御を説明するための波形図である。 本実施の形態１の変形例に従うキャリア位相制御の動作例を説明するための波形図である。 実施の形態２で説明される、本実施の形態に従う電力変換器のシリーズ昇圧モードにおける等価回路図である。 図３２に示された等価回路における下アームオン期間の電流経路を説明するための回路図である。 図３２に示された等価回路における上アームオン期間の電流経路を説明するための回路図である。 シリーズ昇圧モードにおいて各スイッチング素子をオンオフ制御するための論理演算式の一覧を示す図表である。 図１に示した電力変換器のシリーズ昇圧モードにおける直流電源の出力制御例を説明するため機能ブロック図である。 図３６に示されたＰＷＭ制御の動作を説明するための波形図である。 比較のために示される電力変換器を図３３および図３４と同等に動作させたときの電流経路を説明するための回路図である。 本実施の形態に従う電力変換器のリアクトル電流の還流経路を説明する回路図である。 本実施の形態に従う電力変換器のシリーズ昇圧モードにおけるデッドタイム期間中の還流経路を説明する等価回路図である。 本実施の形態に従う電力変換器のシリーズ昇圧モードにおけるリアクトル電流が正のときのデッドタイム期間中の還流経路を説明する等価回路図である。 図１に示された電力変換器においてシリーズ昇圧モードで上アームとして動作するスイッチング素子に逆並列ダイオードを配設できない理由を説明するための回路図である。 実施の形態３に従う電力変換器の構成を説明するための回路図である。 実施の形態３に従う電力変換器のシリーズ昇圧モードにおいて各スイッチング素子をオンオフ制御するための論理演算式の一覧を示す図表である。 実施の形態３に従う電力変換器のシリーズ昇圧モードにおけるリアクトル電流が負のときのデッドタイム期間中の還流経路を説明する等価回路図である。 実施の形態３に従う電力変換器のシリーズ昇圧モードにおけるリアクトル電流が正のときのデッドタイム期間中の還流経路を説明する等価回路図である。 実施の形態３に従う電力変換器のパラレル昇圧モードにおいて各スイッチング素子をオンオフ制御するための論理演算式の一覧を示す図表である。 実施の形態３の変形例に従うパラレル昇圧モードにおけるスイッチングパターンの切換制御を説明するフローチャートである。 本実施の形態に従う電力変換器に選択的に適用可能な複数の動作モードの一覧を示すための図表である。 第１の直流電源を回生充電しない場合における図１に示した電力変換器の構成からの変形例を示す回路図である。 第２の直流電源を回生充電しない場合における図１に示した電力変換器の構成からの変形例を示す回路図である。 第１および第２の直流電源を回生充電しない場合における図１に示した電力変換器の構成からの変形例を示す回路図である。 第１の直流電源を回生充電しない場合における図４３に示した電力変換器の構成からの変形例を示す回路図である。 第２の直流電源を回生充電しない場合における図４３に示した電力変換器の構成からの変形例を示す回路図である。 第１および第２の直流電源を回生充電しない場合における図４３に示した電力変換器の構成からの変形例を示す回路図である。

以下に本発明の実施の形態について図面を参照して詳細に説明する。なお、以下図中の同一または相当部分には同一符号を付してその説明は原則的に繰返さないものとする。

［実施の形態１］
（回路構成）
図１は、本発明の実施の形態に従う電源システムの構成を示す回路図である。

図１を参照して、電源システム５は、直流電源Ｂ１と、直流電源Ｂ２と、電力変換器１０と、制御装置１００とを備える。

本実施の形態において、直流電源Ｂ１およびＢ２は、二次電池や電気二重層キャパシタ等の蓄電装置によって構成される。たとえば、直流電源Ｂ１は、リチウムイオン二次電池やニッケル水素電池のような二次電池で構成される。また、直流電源Ｂ２は、たとえば、電気二重層キャパシタやリチウムイオンキャパシタ等の出力特性に優れた直流電圧源要素により構成される。直流電源Ｂ１および直流電源Ｂ２は、「第１の直流電源」および「第２の直流電源」にそれぞれ対応する。

なお、直流電源Ｂ１およびＢ２を同種の蓄電装置によって構成することも可能である。また、直流電源Ｂ１およびＢ２の容量についても特に限定されることはなく、直流電源Ｂ１およびＢ２は、各々を同等の容量で構成してもよく、一方の直流電源の容量を他方の直流電源の容量より大きくしてもよい。

電力変換器１０は、高電圧側の電力線ＰＬおよび低電圧側の電力線ＧＬの間の直流電圧ＶＨ（以下、出力電圧ＶＨとも称する）を制御するように構成される。電力線ＧＬは、代表的には、接地配線で構成される。

負荷３０は、電力変換器１０の出力電圧ＶＨを受けて動作する。出力電圧ＶＨの電圧指令値ＶＨ＊は、負荷３０の動作に適した電圧に設定される。電圧指令値ＶＨ＊は、負荷３０の状態に応じて可変に設定されてもよい。さらに、負荷３０は、回生発電等によって、直流電源Ｂ１および／またはＢ２の充電電力を発生可能に構成されてもよい。

電力変換器１０は、電力用半導体スイッチング素子Ｓ１〜Ｓ５と、リアクトルＬ１，Ｌ２とを含む。本実施の形態において、電力用半導体スイッチング素子（以下、単に「スイッチング素子」とも称する）としては、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、電力用ＭＯＳ（Metal Oxide Semiconductor）トランジスタあるいは電力用バイポーラトランジスタ等を用いることができる。

スイッチング素子Ｓ１〜Ｓ５は、制御装置１００からの制御信号ＳＧ１〜ＳＧ５にそれぞれ応答して、オンオフを制御することが可能である。具体的には、スイッチング素子Ｓ１〜Ｓ５は、制御信号ＳＧ１〜ＳＧ５が論理ハイレベル（以下、「Ｈレベル」とも表記する）のときにオン状態となって、電流経路を形成可能な状態となる。一方で、スイッチング素子Ｓ１〜Ｓ５は、制御信号ＳＧ１〜ＳＧ５が論理ローレベル（以下、「Ｌレベル」とも表記する）のときにオフ状態となって、当該電流経路を遮断する状態となる。

スイッチング素子Ｓ１〜Ｓ４に対しては、逆並列ダイオードＤ１〜Ｄ４がそれぞれ配置されている。ダイオードＤ１〜Ｄ４は、順バイアス時に、電力線ＧＬから電力線ＰＬへ向かう方向（図中、下から上へ向かう方向）の電流経路を形成するように配置される。一方で、ダイオードＤ１〜Ｄ４は、逆バイアス時には、当該電流経路を非形成とする。具体的には、ダイオードＤ１は、ノードＮ１から電力線ＰＬへ向かう方向を順方向とするように接続され、ダイオードＤ２は、電力線ＧＬからノードＮ１へ向かう方向を順方向とするように接続される。同様に、ダイオードＤ３は、電力線ＧＬからノードＮ２へ向かう方向を順方向とするように接続され、ダイオードＤ４は、ノードＮ２から電力線ＰＬへ向かう方向を順方向とするように接続される。

スイッチング素子Ｓ１は、電力線ＰＬおよびノードＮ１の間に電気的に接続される。リアクトルＬ１および直流電源Ｂ１は、ノードＮ１および電力線ＧＬの間に直列に、電気的に接続される。たとえば、リアクトルＬ１は、直流電源Ｂ１の正極端子およびノードＮ１の間に電気的に接続されるとともに、直流電源Ｂ１の負極端子は、電力線ＧＬと電気的に接続される。スイッチング素子Ｓ２は、ノードＮ１および電力線ＧＬの間に電気的に接続される。なお、リアクトルＬ１および直流電源Ｂ１の接続順序を入れ換えても、電気的には等価な回路構成が維持される。

スイッチング素子Ｓ３は、ノードＮ２および電力線ＧＬの間に電気的に接続される。スイッチング素子Ｓ４は、電力線ＰＬおよびノードＮ２の間に電気的に接続される。スイッチング素子Ｓ５は、ノードＮ１およびＮ２の間に電気的に接続される。リアクトルＬ２および直流電源Ｂ２は、電力線ＰＬおよびノードＮ２の間に直列に、電気的に接続される。たとえば、リアクトルＬ２は、直流電源Ｂ２の正極端子および電力線ＰＬの間に電気的に接続されるとともに、直流電源Ｂ２の負極端子は、ノードＮ２と電気的に接続される。なお、リアクトルＬ２および直流電源Ｂ２の接続順序を入れ換えても、電気的には等価な回路構成が維持される。

図１の構成例では、スイッチング素子Ｓ１およびダイオードＤ１は「第１の半導体素子」に対応し、スイッチング素子Ｓ２およびダイオードＤ２は「第２の半導体素子」に対応し、スイッチング素子Ｓ３およびダイオードＤ３は「第３の半導体素子」に対応する。さらに、スイッチング素子Ｓ４およびダイオードＤ４は「第４の半導体素子」に対応し、スイッチング素子Ｓ５は、「第５の半導体素子」に対応する。さらに、リアクトルＬ１およびＬ２は、「第１のリアクトル」および「第２のリアクトル」にそれぞれ対応する。図１の例では、スイッチング素子Ｓ１〜Ｓ５のオンオフ制御により、第１〜第５の半導体素子の各々において、電流経路の形成および遮断を制御することができる。

制御装置１００は、たとえば、図示しないＣＰＵ（Central Processing Unit）およびメモリを有する電子制御ユニット（ＥＣＵ）によって構成される。制御装置１００は、メモリに記憶されたマップおよびプログラムに基づいて、各センサによる検出値を用いた演算処理を行なうように構成される。あるいは、制御装置１００の少なくとも一部は、電子回路等のハードウェアにより所定の数値・論理演算処理を実行するように構成されてもよい。

制御装置１００は、出力電圧ＶＨを制御するために、スイッチング素子Ｓ１〜Ｓ５のオンオフを制御する制御信号ＳＧ１〜ＳＧ５を生成する。なお、図１では図示を省略しているが、直流電源Ｂ１の電圧（Ｖ［１］と表記する）および電流（Ｉ［１］と表記する）、直流電源Ｂ２の電圧（Ｖ［２］と表記する）および電流（Ｉ［２］と表記する）、ならびに、出力電圧ＶＨの検出器（電圧センサ）が設けられている。これらの検出器の出力は、制御装置１００へ与えられる。

図２は、負荷３０の構成例を示す概略図である。
図２を参照して、負荷３０は、たとえば電動車両の走行用電動機を含むように構成される。負荷３０は、平滑コンデンサＣＨと、インバータ３２と、モータジェネレータ３５と、動力伝達ギヤ３６と、駆動輪３７とを含む。

モータジェネレータ３５は、車両駆動力を発生するための走行用電動機であり、たとえば、複数相の永久磁石型同期電動機で構成される。モータジェネレータ３５の出力トルクは、減速機や動力分割機構によって構成される動力伝達ギヤ３６を経由して、駆動輪３７へ伝達される。駆動輪３７に伝達されたトルクにより電動車両が走行する。また、モータジェネレータ３５は、電動車両の回生制動時には、駆動輪３７の回転力によって発電する。この発電電力は、インバータ３２によってＡＣ／ＤＣ変換される。この直流電力は、電源システム５に含まれる直流電源Ｂ１，Ｂ２の充電電力として用いることができる。

モータジェネレータの他にエンジン（図示せず）が搭載されたハイブリッド自動車では、このエンジンおよびモータジェネレータ３５を協調的に動作させることによって、電動車両に必要な車両駆動力が発生される。この際には、エンジンの回転による発電電力を用いて直流電源Ｂ１，Ｂ２を充電することも可能である。

このように、電動車両は、走行用電動機を搭載する車両を包括的に示すものであり、エンジンおよび電動機を搭載したハイブリッド自動車と、エンジンを搭載しない電気自動車および燃料電池車との両方を含むものである。

（電力変換器の動作）
電力変換器１０は、特許文献２に記載された電力変換器と同様に、直流電源Ｂ１，Ｂ２と電力線ＰＬ，ＧＬとの間での直流電力変換（ＤＣ／ＤＣ変換）の態様が異なる複数の動作モードを有する。これらの動作モードは、スイッチング素子のオンオフ制御の態様を切換えることによって選択的に適用される。

電力変換器１０の複数の動作モードには、直流電源Ｂ１およびＢ２と電力線ＰＬ，ＧＬとの間で並列にＤＣ／ＤＣ変換を行なうための「パラレル昇圧モード」と、直列接続された直流電源Ｂ１およびＢ２と電力線ＰＬ，ＧＬとの間でＤＣ／ＤＣ変換を行なうための「シリーズ昇圧モード」とが含まれる。パラレル昇圧モードは、特許文献２での「パラレル接続モード」に対応し、シリーズ昇圧モードは、特許文献２での「シリーズ接続モード」に対応する。実施の形態１では、基本となるパラレル昇圧モードでの動作について説明する。

図１から理解されるように、電力変換器１０は、直流電源Ｂ１および電力線ＰＬ，ＧＬの間に形成された昇圧チョッパ回路と、直流電源Ｂ２および電力線ＰＬ，ＧＬの間に形成された昇圧チョッパ回路とが組み合わされた回路構成を有している。したがって、まず、基本的な昇圧チョッパ回路の動作について詳細に説明する。

図３には、基本的な昇圧チョッパ回路の構成を示す回路図が示される。
図３を参照して、昇圧チョッパ回路ＣＨＰは、上アームを構成するスイッチング素子Ｓｕと、下アームを構成するスイッチング素子Ｓｌと、リアクトルＬとを有する。リアクトルＬは、上アームのスイッチング素子Ｓｕおよび下アームのスイッチング素子Ｓｌの接続点と、直流電源ＰＳの正極端子との間に電気的に接続される。上アームのスイッチング素子Ｓｕおよび下アームのスイッチング素子Ｓｌは電力線ＰＬおよびＧＬの間に直列に接続される。ダイオードＤｕおよびＤｌは、上アームのスイッチング素子Ｓｕおよび下アームのスイッチング素子Ｓｌにそれぞれ逆並列接続される。

昇圧チョッパ回路ＣＨＰでは、下アーム（スイッチング素子Ｓｌ）のオン期間およびオフ期間が交互に設けられる。下アームのオン期間には、直流電源ＰＳ−リアクトルＬ−下アーム素子Ｓｌ（オン）を経由する電流経路１０１が形成される。これにより、リアクトルＬにエネルギが蓄積される。

下アームのオフ期間には、直流電源ＰＳ−リアクトルＬ−ダイオードＤｕ（またはスイッチング素子Ｓｕ）−負荷３０を経由した電流経路１０２が形成される。これにより、下アーム素子Ｓｌのオン期間でリアクトルＬに蓄えられたエネルギと、直流電源ＰＳからのエネルギとが、負荷３０に供給される。これにより、負荷３０への出力電圧は、直流電源ＰＳの出力電圧よりも昇圧される。

上アームのスイッチング素子Ｓｕは、下アームのスイッチング素子Ｓｌのオン期間には、オフされる必要がある。また、下アームのスイッチング素子Ｓｌのオフ期間には、上アームのスイッチング素子Ｓｕをオンすることによって、負荷３０からの電力を直流電源ＰＳへ回生することができる。たとえば、上アームのスイッチング素子Ｓｕおよび下アームのスイッチング素子Ｓｌを、周期的かつ相補的にオンオフすることにより、電流方向に応じてスイッチング制御（オンオフ制御）の態様を切換えることなく、出力電圧ＶＨを制御しながら、回生および力行の両方に対応してＤＣ／ＤＣ変換を実行することができる。

なお、直流電源ＰＳへの電力回生を行なわない場合には、電流方向が一方向に限定されるので、上アームについては、スイッチング素子Ｓｕの配置を省略して、ダイオードＤｕのみで構成することも可能である。また、下アームについては、ダイオードＤｌの配置を省略することが可能である。

図４には、図３に示した昇圧チョッパ回路の動作波形例が示される。
図４を参照して、下アームのオン期間には、リアクトルＬを流れる電流（以下、「リアクトル電流」と称する）ＩＬが上昇し、下アームのオフ期間には、リアクトル電流ＩＬが低下する。したがって、下アームのスイッチング素子Ｓｌのオン期間およびオフ期間の比を制御することによって、出力電圧ＶＨを制御することができる。具体的には、オン期間の比率を上昇させることによって、出力電圧ＶＨが上昇する。

昇圧チョッパ回路ＣＨＰにおける電圧変換比（昇圧比）は、直流電源ＰＳの電圧Ｖｉ、出力電圧ＶＨおよび出力デューティ比ＤＴ（以下、単にデューティ比ＤＴとも称する）を用いて、下記（１）式で示されることが知られている。なお、デューティ比ＤＴは、オン期間比率を示すパラメータであり、スイッチング周期Ｔｏ（オン期間＋オフ期間）に対する下アームのオン期間比率（時間比）で定義される。

ＶＨ＝１／（１−ＤＴ）・Ｖｉ …（１）
昇圧チョッパ回路ＣＨＰでは、パルス幅変調（ＰＷＭ）制御によって、スイッチング素子のオンオフ制御（以下、スイッチング制御）を実行できる。たとえば、キャリア波ＣＷおよびデューティ比ＤＴとの電圧比較に従って、下アームをオンオフするための制御パルス信号ＳＤが生成される。

キャリア波ＣＷは、スイッチング周期Ｔｏと同一周期を有する。たとえば、キャリア波ＣＷには、三角波が用いられる。キャリア波ＣＷの周波数は、スイッチング素子Ｓｌ（Ｓｕ）のスイッチング周波数に相当する。キャリア波ＣＷの電圧幅（ピークトゥピーク）は、ＤＴ＝１．０に対応する電圧に設定される。

制御パルス信号ＳＤは、デューティ比ＤＴを示す電圧が、キャリア波ＣＷの電圧よりも高いときにＨレベルに設定される一方で、キャリア波ＣＷの電圧よりも低いときにＬレベルに設定される。制御パルス信号／ＳＤは、制御パルス信号ＳＤの反転信号である。

下アームのスイッチング素子Ｓｌのオンオフは、制御パルス信号ＳＤに従って制御される。すなわち、下アームのスイッチング素子Ｓｌは、制御パルス信号ＳＤのＨレベル期間にオン状態に制御される一方で、制御パルス信号ＳＤのＬレベル期間にはオフ状態に制御される。上アームのスイッチング素子Ｓｕは、制御パルス信号／ＳＤに従って、下アームのスイッチング素子Ｓｌと相補的かつ周期的にオンオフ制御することができる。

デューティ比ＤＴが高くなると、制御パルス信号ＳＤのＨレベル期間が長くなるので、下アームのオン期間が長くなる。これにより、電流ＩＬの平均値の増加に応じて、直流電源ＰＳからの出力が上昇することによって、出力電圧ＶＨが上昇する。反対に、デューティ比ＤＴが低くなると、制御パルス信号ＳＤのＬレベル期間が長くなるので、下アームのオン期間は短くなる。これにより、電流ＩＬの平均値の低下に応じて、直流電源ＰＳからの出力が低下することによって、出力電圧ＶＨが低下する。

（パラレル昇圧モードの回路動作）
次に、電力変換器１０のパラレル昇圧モードにおける動作および制御について詳細に説明する。電力変換器１０は、パラレル昇圧モードにおいては、直流電源Ｂ１およびＢ２の各々に対して２つの昇圧チョッパ回路を並列に動作させる態様により動作する。すなわち、電力変換器１０は、特許文献２でのパラレル接続モードと同様に、直流電源Ｂ１およびＢ２と電力線ＰＬ，ＧＬ（負荷３０）との間で並列なＤＣ／ＤＣ変換を行なうことにより、電圧指令値ＶＨ＊に従って出力電圧ＶＨを制御する。

再び図１を参照して、電力変換器１０においては、スイッチング素子Ｓ５をオンした場合と、オフした場合との間で、直流電源Ｂ１およびＢ２に対して形成される昇圧チョッパ回路が異なることが特徴である。

電力変換器１０において、スイッチング素子Ｓ５のオフ時には、ノードＮ１およびＮ２が電気的に切り離される。このときの電力変換器１０の等価回路が図５に示される。

図５を参照して、スイッチング素子Ｓ５のオフ時には、直流電源Ｂ１に対して、スイッチング素子Ｓ２およびダイオードＤ２を下アームとし、スイッチング素子Ｓ１およびダイオードＤ１を上アームとする昇圧チョッパ回路が形成される。

一方、直流電源Ｂ２に対しては、スイッチング素子Ｓ４およびダイオードＤ４を下アームとし、スイッチング素子Ｓ３およびダイオードＤ３を上アームとする昇圧チョッパ回路が形成される。

図６には、図５に示した等価回路図において、直流電源Ｂ１，Ｂ２の下アームオン時における電流経路が示される。

図６を参照して、スイッチング素子Ｓ２をオンすることにより、図３における電流経路１０１と同様に、直流電源Ｂ１の出力によりリアクトルＬ１にエネルギを蓄積するための電流経路１１１が形成される。すなわち、スイッチング素子Ｓ２は、直流電源Ｂ１に対応して形成される昇圧チョッパ回路の下アームに相当する。

同様に、スイッチング素子Ｓ４をオンすることにより、図３における電流経路１０１と同様に、直流電源Ｂ２の出力によりリアクトルＬ２にエネルギを蓄積するための電流経路１１２が形成される。すなわち、スイッチング素子Ｓ４は、直流電源Ｂ２に対応して形成される昇圧チョッパ回路の下アームに相当する。

図７には、図５に示した等価回路図において、直流電源Ｂ１，Ｂ２の上アームオン時における電流経路が示される。

図７を参照して、スイッチング素子Ｓ２をオフすることにより、スイッチング素子Ｓ１またはダイオードＤ１を経由して、リアクトルＬ１の蓄積エネルギを直流電源Ｂ１からのエネルギとともに電力線ＰＬへ出力するための電流経路１１３が形成される。本実施の形態では、スイッチング素子Ｓ１およびＳ２を相補的にオンオフすることにより、スイッチング素子Ｓ２のオフ期間にスイッチング素子Ｓ１がオンされる。スイッチング素子Ｓ１は、直流電源Ｂ１に対応して形成される昇圧チョッパ回路の上アームに相当する。

同様に、スイッチング素子Ｓ４をオフすることにより、スイッチング素子Ｓ３またはダイオードＤ３を経由して、リアクトルＬ２の蓄積エネルギを直流電源Ｂ２からのエネルギとともに電力線ＰＬへ出力するための電流経路１１４が形成される。本実施の形態では、スイッチング素子Ｓ３およびＳ４を相補的にオンオフするので、スイッチング素子Ｓ４のオフ期間にスイッチング素子Ｓ３がオンする。スイッチング素子Ｓ３は、直流電源Ｂ２に対応して形成される昇圧チョッパ回路の上アームに相当する。

図６および図７から理解されるように、電流経路１１１および１１３を交互に形成することによって、直流電源Ｂ１および電力線ＰＬ，ＧＬの間のＤＣ／ＤＣ変換が実行される。同様に、電流経路１１２および１１４を交互に形成することによって、直流電源Ｂ２および電力線ＰＬ，ＧＬの間のＤＣ／ＤＣ変換が実行される。

以下では、直流電源Ｂ１に対応して形成される昇圧チョッパ回路の上アームを「Ｂ１Ｕアーム」とも称し、下アームを「Ｂ１Ｌアーム」と称する。同様に、直流電源Ｂ２に対応して形成される昇圧チョッパ回路の上アームを「Ｂ２Ｕアーム」とも称し、下アームを「Ｂ２Ｌアーム」とも称する。

なお、図６から理解されるように、Ｂ１ＬアームおよびＢ２Ｌアームの形成時には、ノードＮ２からＮ１へ向かう電流経路が形成されると、電力線ＰＬから電力線ＧＬへの短絡経路が形成されてしまうため、当該電流経路を遮断する必要がある。同様に、図７から理解されるように、Ｂ１ＵアームおよびＢ２Ｕアームの形成時には、ノードＮ１からＮ２へ向かう電流経路が形成されると、電力線ＰＬから電力線ＧＬへの短絡経路が形成されてしまうため、当該電流経路を遮断する必要がある。したがって、Ｂ１ＬアームおよびＢ２Ｌアームの形成時、および、Ｂ１ＵアームおよびＢ２Ｕアームの形成時の各々では、スイッチング素子Ｓ５をオフすることによって、上記短絡経路の形成を回避することができる。

一方で、電力変換器１０では、スイッチング素子Ｓ５のオン時には、ノードＮ１およびＮ２が電気的に接続される。このときの電力変換器１０の等価回路が図８に示される。

図８を参照して、直流電源Ｂ１に関して、スイッチング素子Ｓ５によってノードＮ２がノードＮ１と電気的に接続されるので、ノードＮ２および電力線ＧＬの間に接続されたスイッチング素子Ｓ３を、直流電源Ｂ１の下アーム（Ｂ１Ｌアーム）として昇圧チョッパ回路を形成することができる。同様に、ノードＮ２および電力線ＰＬの間に電気的に接続されたスイッチング素子Ｓ４を直流電源Ｂ１の上アーム（Ｂ１Ｕアーム）として、昇圧チョッパ回路を形成することができる。

また、直流電源Ｂ２に対しては、ノードＮ１および電力線ＰＬの間に接続されたスイッチング素子Ｓ１を下アーム（Ｂ２Ｌアーム）とし、スイッチング素子Ｓ２を上アーム（Ｂ２Ｕアーム）とした昇圧チョッパ回路を形成することができる。

図９には、図８に示した等価回路図において、直流電源Ｂ１，Ｂ２の下アームオン時における電流経路が示される。

図９（ａ）を参照して、スイッチング素子Ｓ３，Ｓ５をオンすることにより、直流電源Ｂ１の出力によりリアクトルＬ１にエネルギを蓄積するための電流経路１１５が形成される。一方で、図９（ｂ）に示されるように、スイッチング素子Ｓ１，Ｓ５をオンすることにより、直流電源Ｂ２の出力によりリアクトルＬ２にエネルギを蓄積するための電流経路１１６が形成される。

図１０には、図８に示した等価回路図において、直流電源Ｂ１，Ｂ２の上アームオン時における電流経路が示される。

図１０（ａ）を参照して、直流電源Ｂ１に関して、スイッチング素子Ｓ５がオンされた状態でスイッチング素子Ｓ３をオフすることにより、スイッチング素子Ｓ４またはダイオードＤ４を経由してリアクトルＬ１の蓄積エネルギを直流電源Ｂ１からのエネルギとともに電力線ＰＬへ出力するための電流経路１１７が形成される。上述のように、スイッチング素子Ｓ３およびＳ４は相補的にオンオフされるので、スイッチング素子Ｓ３によってＢ１Ｌアームを形成するとともに、スイッチング素子Ｓ４によってＢ１Ｕアームを形成することができる。

図１０（ｂ）を参照して、直流電源Ｂ２に関しては、スイッチング素子Ｓ５がオンされた状態でスイッチング素子Ｓ１をオフすることにより、スイッチング素子Ｓ２またはダイオードＤ２を経由してリアクトルＬ２の蓄積エネルギを直流電源Ｂ２からのエネルギとともに電力線ＰＬへ出力するための電流経路１１８が形成される。上述のように、スイッチング素子Ｓ１およびＳ２は相補的にオンオフされるので、スイッチング素子Ｓ１によってＢ２Ｌアームを形成するとともに、スイッチング素子Ｓ２によってＢ２Ｕアームを形成することができる。

図１１には、スイッチング素子Ｓ５のオフ時およびオン時にそれぞれ形成される昇圧チョッパ回路の各アームとスイッチング素子のオンオフとの対応関係が示される。

図１１を参照して、スイッチング素子Ｓ５のオフ時（図５〜図７）に形成される昇圧チョッパ回路における各アームを「第１アーム」と称し、スイッチング素子Ｓ５のオン時（図８〜図１０）に形成される昇圧チョッパ回路の各アームを「第２アーム」と称することとする。

スイッチング素子Ｓ５のオフ時、すなわち第１アームの形成時には、直流電源Ｂ１に対して、上述のように、スイッチング素子Ｓ２のオンによってＢ１Ｌアームがオンされる一方で、スイッチング素子Ｓ１のオン（スイッチング素子Ｓ２のオフ）によってＢ１Ｕアームがオンされる。また、直流電源Ｂ２に対しては、スイッチング素子Ｓ４のオンによってＢ２Ｌアームがオンされる一方で、スイッチング素子Ｓ３のオン（スイッチング素子Ｓ４のオフ）によってＢ２Ｕアームがオンされる。

一方で、スイッチング素子Ｓ５のオン時、すなわち第２アームの形成時には、直流電源Ｂ１に対して、上述のように、スイッチング素子Ｓ３のオンによってＢ１Ｌアームがオンされる一方で、スイッチング素子Ｓ４のオン（スイッチング素子Ｓ３のオフ）によってＢ１Ｕアームがオンされる。また、直流電源Ｂ２に対しては、スイッチング素子Ｓ１のオンによってＢ２Ｌアームがオンされる一方で、スイッチング素子Ｓ２のオン（スイッチング素子Ｓ１のオフ）によってＢ２Ｕアームがオンされる。

このように、第１アームおよび第２アームのいずれにおいても、スイッチング素子Ｓ１およびＳ２を相補的にオンオフするとともに、スイッチング素子Ｓ３およびＳ４を相補的にオンオフすることにより、直流電源Ｂ１およびＢ２の各々に対して、上アームおよび下アームが交互にオンオフされるように制御することができる。

実施の形態１に従う電力変換器１０のパラレル昇圧モードでは、図１１に示された第１アームおよび第２アームを併用してＤＣ／ＤＣ変換を実行する。ただし、図１１に示したように、各スイッチング素子Ｓ１〜Ｓ５は、直流電源Ｂ１，Ｂ２の一方に対して第１アームとして動作するとともに、直流電源Ｂ１，Ｂ２の他方に対して第２アームとして動作する。このような、第１アームおよび第２アーム間の干渉により、第２アームを適用できる期間が限定される点に留意する必要がある。

具体的には、直流電源Ｂ１，Ｂ２の一方について第２アームをオンすると、直流電源Ｂ１，Ｂ２の他方に対しては、上下反対側の第１アームがオンされることになる。たとえば、スイッチング素子Ｓ３，Ｓ５をオンして第２アームのうちのＢ１Ｌアームをオンすると（図９（ａ））、スイッチング素子Ｓ３のオンに応じて、図７と同様に、直流電源Ｂ２に対しては第１アームのうちのＢ２Ｕアームがオンされる。反対に、スイッチング素子Ｓ４，Ｓ５のオンによって第２アームのうちのＢ１Ｕアームをオンすると（図１０（ａ））、図６と同様に、直流電源Ｂ２に対しては第１アームのうちのＢ２Ｌアームがオンする。

図９（ａ），（ｂ）からも理解されるように、第２アームの形成時に、Ｂ１ＬアームおよびＢ２Ｌアームの両方をオンした場合には、オン状態のスイッチング素子Ｓ１，Ｓ３，Ｓ５を経由して、電力線ＰＬおよびＧＬ間に短絡経路が形成されてしまう。このため、上述のように、Ｂ１ＬアームおよびＢ２Ｌアームの両方をオンする場合には、スイッチング素子Ｓ５のオフによって、第１アーム（図６）を適用することが必要である。

同様に、図１０（ａ），（ｂ）からも理解されるように、第２アームの形成時に、Ｂ１ＵアームおよびＢ２Ｕアームの両方をオンした場合には、オン状態のスイッチング素子Ｓ４，Ｓ５，Ｓ２を経由して、電力線ＰＬおよびＧＬ間に短絡経路が形成されてしまう。このため、上述のように、Ｂ１ＬアームおよびＢ２Ｌアームの両方をオンする場合には、スイッチング素子Ｓ５のオフによって、第１アーム（図６）を適用することが必要である。

したがって、第２アームを使用できる期間は、直流電源Ｂ１，Ｂ２の間で、上アームへの指令（オン／オフ）と下アームへの指令（オン／オフ）とが異なる期間に限定される。すなわち、直流電源Ｂ１に対して上アームオンが指令されている一方で直流電源Ｂ２に対して下アームオンが指令されている期間、または、直流電源Ｂ１に対して下アームオンが指令されている一方で直流電源Ｂ２に対して上アームオンが指令されている期間に限って、第２アームを使用することができる。

図１２には、パラレル昇圧モードにおけるスイッチング素子Ｓ１〜Ｓ５の各々についてのオンオフ制御のための論理演算式が示される。

図１２を参照して、制御パルス信号ＳＤ１は、直流電源Ｂ１に対応する昇圧チョッパ回路における制御パルス信号ＳＤ（図４）に相当する。すなわち、制御パルス信号ＳＤ１のＨレベル時には、直流電源Ｂ１に対する下アームオンが指示される。制御パルス信号ＳＤ１のＨレベル期間が長くなる程、直流電源Ｂ１からの出力が増加することになる。

制御パルス信号／ＳＤ１は、制御パルス信号ＳＤ１の反転信号である。すなわち、制御パルス信号／ＳＤ１のＨレベル時には、直流電源Ｂ１に対する上アームオンが指示される。制御パルス信号／ＳＤ１のＨレベル期間（すなわち、制御パルス信号ＳＤ１のＬレベル期間）が長くなる程、直流電源Ｂ１からの出力が減少することになる。

同様に、制御パルス信号ＳＤ２は、直流電源Ｂ２に対応する昇圧チョッパ回路における制御パルス信号ＳＤ（図４）に相当し、制御パルス信号／ＳＤ２は、制御パルス信号ＳＤ２の反転信号である。すなわち、制御パルス信号ＳＤ２のＨレベル時には、直流電源Ｂ２の下アームオンが指示される一方で、制御パルス信号／ＳＤ２のＨレベル時には、直流電源Ｂ２の上アームオンが指示される。そして、制御パルス信号ＳＤ２のＨレベル期間が長くなる程、直流電源Ｂ２からの出力が増加する一方で、制御パルス信号／ＳＤ１のＨレベル期間（すなわち、制御パルス信号ＳＤ１のＬレベル期間）が長くなる程、直流電源Ｂ１からの出力が減少することになる。

電力変換器１０のパラレル昇圧モードでは、スイッチング素子Ｓ２は、制御パルス信号ＳＤ１に対応してオンオフ制御されるとともに、スイッチング素子Ｓ１は、制御パルス信号／ＳＤ１に応答してオンオフされる。さらに、スイッチング素子Ｓ４は、制御パルス信号ＳＤ２に応じてオンオフ制御されるとともに、スイッチング素子Ｓ３は制御パルス信号／ＳＤ２に応答してオンオフされる。さらに、スイッチング素子Ｓ５は、制御パルス信号ＳＤ１およびＳＤ２の排他的論理和（ｘｏｒ）に従ってオンオフ制御される。

制御パルス信号ＳＤ１およびＳＤ２の論理レベルが等しいとき（すなわち、ＳＤ１＝ＳＤ２＝Ｈ、または、ＳＤ１＝ＳＤ２＝Ｌ）である場合には、スイッチング素子Ｓ５はオフされる。すなわち、スイッチング素子Ｓ２，Ｓ４のオンオフ状態が同一であるときには、スイッチング素子Ｓ５がオフされる。このとき、直流電源Ｂ１，Ｂ２のそれぞれに対して、第１アームを用いた昇圧チョッパ回路が構成される。

したがって、第１アームを用いる場合には、制御パルス信号ＳＤ１およびＳＤ２の論理レベルが等しいので、スイッチング素子Ｓ２，Ｓ４は共通にオンオフされることが理解される。さらに、スイッチング素子Ｓ１，Ｓ３についても共通にオンオフされる。さらに、スイッチング素子Ｓ１，Ｓ３のペアと、スイッチング素子Ｓ２，Ｓ４のペアとは、相補的にオンオフされることになる。したがって、スイッチング素子Ｓ１およびＳ２の相補的なオンオフ、ならびに、スイッチング素子Ｓ３およびＳ４の相補的なオンオフは確保されている。

一方で、制御パルス信号ＳＤ１およびＳＤ２の論理レベルが異なる場合（すなわち、ＳＤ１＝Ｈ，ＳＤ２＝Ｌ、または、ＳＤ１＝Ｌ，ＳＤ２＝Ｈ）には、スイッチング素子Ｓ５がオンされる。すなわち、スイッチング素子Ｓ２，Ｓ４のオンオフ状態が異なるときには、スイッチング素子Ｓ５がオンされる。このとき、直流電源Ｂ１，Ｂ２のそれぞれに対して、第２アームを用いた昇圧チョッパ回路が構成される。

したがって、第２アームを用いる場合には、スイッチング素子Ｓ２，Ｓ３が共通にオンオフされるとともに、スイッチング素子Ｓ１，Ｓ４が共通にオンオフされる。そして、スイッチング素子Ｓ１，Ｓ３のペアと、スイッチング素子Ｓ２，Ｓ４のペアとは、相補的にオンオフされることになる。したがって、第２アームの使用時にも、スイッチング素子Ｓ１およびＳ２の相補的なオンオフ、ならびに、スイッチング素子Ｓ３およびＳ４の相補的なオンオフは確保されている。

このように、図１２に示した論理演算式に従って、スイッチング素子Ｓ１〜Ｓ５のオンオフを、制御パルス信号ＳＤ１，ＳＤ２に応じて制御することにより、第１アームを用いる昇圧チョッパ回路と、第２アームを形成する用いる昇圧チョッパ回路とを自動的に選択しながら、パラレル昇圧モードにおけるＤＣ／ＤＣ変換を実行することができる。特に、スイッチング素子Ｓ５によるノードＮ１，Ｎ２間の電流経路の形成／遮断の制御によって、電力線ＰＬ，ＧＬ間に短絡経路が形成されることを回避しながら、第１アームおよび第２アームを切換えることができる。

図１３は、電力変換器１０のパラレル昇圧モード時における直流電源Ｂ１，Ｂ２の出力制御例を説明するため機能ブロック図である。なお、以下では、図１３を始めとする各機能ブロック図中の機能ブロックについて、制御装置１００によるソフトウェア処理および／またはハードウェア処理によってその機能が実現されるものとする。

図１３を参照して、パラレル昇圧モードでは、特許文献２のパラレル接続モードと同様に、直流電源Ｂ１およびＢ２の一方の出力を、出力電圧ＶＨの電圧偏差ΔＶ（ΔＶ＝ＶＨ＊−ＶＨ）を補償するように制御（電圧制御）するとともに、直流電源Ｂ１およびＢ２の他方の出力を、電流Ｉ［１］またはＩ［２］の電流偏差を補償するように制御（電流制御）することができる。たとえば、電流制御の指令値（Ｉｏ＊）は、当該電源の出力電力を制御するように設定することができる。

一例として、パラレル昇圧モードにおけるコンバータ制御部２５０は、直流電源Ｂ１の出力を電圧制御する一方で、直流電源Ｂ２の出力を電流制御するように、電力変換器１０を制御する。この場合には、直流電源Ｂ２の電力指令値Ｐ［２］＊および電圧Ｖ［２］を用いて、Ｉｏ＊＝Ｐ［２］＊／Ｖ［２］に設定すると、直流電源Ｂ２の入出力電圧を電力指令値Ｐ［２］＊に従って制御することができる。

コンバータ制御部２５０は、減算部２５２，２５４と、直流電源Ｂ１の出力を制御するためのコントローラ２１０と、直流電源Ｂ２の出力を制御するためのコントローラ２２０と、ＰＷＭ制御部２３０と、キャリア波発生部２４０とを含む。

減算部２５２は、電圧制御のための電圧偏差ΔＶを演算する（ΔＶ＝ＶＨ＊−ＶＨ）。コントローラ２１０は、電圧偏差ΔＶを補償するためのフィードバック制御（たとえばＰＩ制御）によって、直流電源Ｂ１の出力デューティ比ＤＴ１（以下、単にデューティ比ＤＴ１と称する）を演算する。なお、直流電源Ｂ１の出力電圧Ｖ［１］および電圧指令値ＶＨ＊の電圧比から求められる理論昇圧比をさらに反映して、デューティ比ＤＴ１を演算することも可能である。

減算部２５４は、電流制御のための電流偏差ΔＩを演算する（ΔＩ＝Ｉｏ＊−Ｉ［２］）。コントローラ２２０は、電流偏差ΔＩを補償するためのフィードバック制御（たとえば、ＰＩ制御）によって、直流電源Ｂ２の出力デューティ比ＤＴ２（以下、単にデューティ比ＤＴ２と称する）を演算する。なお、直流電源Ｂ２の出力電圧Ｖ［２］および電圧指令値ＶＨ＊の電圧比から求められる理論昇圧比をさらに反映して、デューティ比ＤＴ２を演算することも可能である。

キャリア波発生部２４０は、直流電源Ｂ１の制御に用いるキャリア波ＣＷ１および、直流電源Ｂ２の制御に用いるＣＷ２を発生する。ＰＷＭ制御部２３０は、デューティ比ＤＴ１およびキャリア波ＣＷ１の比較に基づくＰＷＭ制御と、キャリア波ＣＷ２およびデューティ比ＤＴ２との比較に基づくＰＷＭ制御との組合せにより、制御信号ＳＧ１〜ＳＧ５を生成する。キャリア波ＣＷ１およびＣＷ２は、スイッチング周波数に相当する同一周波数を有する。

図１４には、パラレル接続モードにおけるＰＷＭ制御部２３０の動作を説明するための波形図が示される。

図１４を参照して、直流電源Ｂ１に対して、制御パルス信号ＳＤ１，／ＳＤ１は、キャリア波ＣＷ１とデューティ比ＤＴ１との電圧比較に基づくＰＷＭ制御によって生成される。ＤＴ１＞ＣＷ１の期間では、制御パルス信号ＳＤ１がＨレベルに設定される一方で、ＣＷ１＞ＤＴ１の期間では、制御パルス信号ＳＤ１がＬレベルに設定される。したがって、デューティ比ＤＴ１の上昇に応じて、制御パルス信号ＳＤ１のＨレベル期間が長くなり、制御パルス信号／ＳＤ１のＬレベル期間が短くなる。上述のように、制御パルス信号ＳＤ１のＨレベル期間には、直流電源Ｂ１の下アームオンが指令されるので、デューティ比ＤＴ１の上昇に応じて直流電源Ｂ１の出力が増加する一方で、デューティ比ＤＴ１の低下に応じて直流電源Ｂ１の出力が減少する。このように、直流電源Ｂ１からの出力制御のための制御パルス信号ＳＤ１に基づいて、スイッチング素子Ｓ２のオン期間およびオフ期間の比率が制御される。

同様に、直流電源Ｂ２に対しても、デューティ比ＤＴ２とキャリア波ＣＷ２との電圧比較に基づくＰＷＭ制御よって、制御パルス信号ＳＤ２，／ＳＤ２が生成される。制御パルス信号ＳＤ１，／ＳＤ１と同様に、ＤＴ２＞ＣＷ２の期間では、制御パルス信号ＳＤ２がＨレベルに設定される一方で、ＣＷ２＞ＤＴ２の期間では、制御パルス信号ＳＤ２はＬレベルに設定される。制御パルス信号ＳＤ２のＨレベル期間には、直流電源Ｂ２の下アームオンが指令されるため、デューティ比ＤＴ２の上昇に応じて直流電源Ｂ２の出力が増加する一方で、デューティ比ＤＴ２の低下に応じて直流電源Ｂ２の出力が減少する。このように、直流電源Ｂ２からの出力制御のための制御パルス信号ＳＤ２に基づいて、スイッチング素子Ｓ４のオン期間およびオフ期間の比率が制御される。

制御信号ＳＧ１〜ＳＧ５は、図１２に示された論理演算式に従って、上記ＰＷＭ制御によって得られた制御パルス信号ＳＤ１，／ＳＤ１，ＳＤ２，／ＳＤ２に応じて生成される。ここで、図１２に示した論理式に従えば、制御パルス信号ＳＤ１のＨ／Ｌレベルと、制御パルス信号ＳＤ２のＨ／Ｌレベルとの組合せに応じて、スイッチング素子Ｓ１〜Ｓ５のスイッチングパターンは、図１５に示す４通りに限定される。

図１５は、パラレル昇圧モードにおけるスイッチング素子Ｓ１〜Ｓ５のオンオフパターン（スイッチングパターン）の一覧を示す図表である。

図１５を参照して、時刻ｔ０〜ｔ１間では、ＳＤ１＝ＳＤ２＝Ｈである。このとき、図１５に示されるように、制御信号ＳＧ１＝ＳＧ３＝ＳＧ５＝Ｌとなる一方で、ＳＧ２＝ＳＧ４＝Ｈとなる。したがって、スイッチング素子Ｓ５がオフされて、第１アームを用いた昇圧チョッパ回路が形成される下で、スイッチング素子Ｓ１，Ｓ３がオフする一方で、スイッチング素子Ｓ２，Ｓ４がオンする。

このとき、図１１から理解されるように、第１アームのうちのＢ１ＬアームおよびＢ２Ｌアームがオンされる。すなわち、直流電源Ｂ１およびＢ２の各々に対して下アームオンが指令される。したがって、時刻ｔ０〜ｔ１間では、リアクトル電流ＩＬ１およびＩＬ２の両方が上昇する。なお、図１の回路構成から明らかなとおり、リアクトル電流ＩＬ１は直流電源Ｂ１の電流Ｉ［１］に相当し、リアクトル電流ＩＬ２は直流電源Ｂ２の電流Ｉ［２］に相当する。

再び図１４を参照して、時刻ｔ１において制御パルス信号ＳＤ２がＨレベルからＬレベルへ変化するため、時刻ｔ１〜ｔ２間では、ＳＤ１＝Ｈ、かつ、ＳＤ２＝Ｌである。このとき、図１５に示されるように、制御信号ＳＧ２＝ＳＧ３＝ＳＧ５＝Ｈとなる一方で、ＳＧ１＝ＳＧ４＝Ｌとなる。したがって、スイッチング素子Ｓ５がオンされて、第２アームを用いた昇圧チョッパ回路が形成される下で、スイッチング素子Ｓ２，Ｓ３がオンする一方で、スイッチング素子Ｓ１，Ｓ４がオフする。

このとき、図１１から理解されるように、第１アームのうちのＢ１ＬアームおよびＢ２Ｕアームがオンされる。すなわち、直流電源Ｂ１に対して下アームオンが指令される一方で、直流電源Ｂ２に対して上アームオンが指令される。したがって、時刻ｔ１〜ｔ２間では、リアクトル電流ＩＬ１が上昇する一方で、リアクトル電流ＩＬ２は低下する。

再び図１４を参照して、時刻ｔ２において制御パルス信号ＳＤ１がＨレベルからＬレベルへ変化するため、時刻ｔ２〜ｔ３間では、ＳＤ１＝ＳＤ２＝Ｌである。このとき、図１５に示されるように、制御信号ＳＧ２＝ＳＧ４＝ＳＧ５＝Ｌとなる一方で、ＳＧ１＝ＳＧ３＝Ｈとなる。したがって、スイッチング素子Ｓ５がオフされて第１アームを用いる昇圧チョッパ回路が形成される下で、スイッチング素子Ｓ１，Ｓ３がオンする一方で、スイッチング素子Ｓ２，Ｓ４がオフする。

このとき、図１１から理解されるように、第１アームのうちのＢ１ＵアームおよびＢ２Ｕアームがオンされる。すなわち、直流電源Ｂ１およびＢ２の各々に対して上アームオンが指令される。したがって、時刻ｔ２〜ｔ３間では、リアクトル電流ＩＬ１およびＩＬ２の両方が低下する。

再び図１４を参照して、時刻ｔ３において制御パルス信号ＳＤ１がＬレベルからＨレベルへ変化するため、時刻ｔ３〜ｔ４間では、ＳＤ１＝Ｈ、かつ、ＳＤ２＝Ｌである。したがって、時刻ｔ０〜ｔ１間におけるスイッチングパターンが再現されることにより、第１アームの使用下で、リアクトル電流ＩＬ１が上昇する一方で、リアクトル電流ＩＬ２が低下するように、スイッチング素子Ｓ１〜Ｓ５が制御される。

なお、図１４の動作例では、ＤＴ１＞ＤＴ２であるため、時刻ｔ０〜ｔ１間とは反対にＳＤ１＝Ｌ、かつ、ＳＤ２＝Ｈとなる期間が存在していないが、当該期間においては、図１５に示されるように、制御信号ＳＧ１＝ＳＧ４＝ＳＧ５＝Ｈとなる一方で、ＳＧ２＝ＳＧ３＝Ｌとなる。したがって、スイッチング素子Ｓ５がオンされて、第２アームを用いる昇圧チョッパ回路が形成される下で、スイッチング素子Ｓ１，Ｓ４がオンする一方で、スイッチング素子Ｓ２，Ｓ３がオフする。

このとき、図１１から理解されるように、第２アームのうちのＢ１ＵアームおよびＢ２Ｌアームがオンされる。すなわち、直流電源Ｂ２に対して下アームオンが指令される一方で、直流電源Ｂ１に対して上アームオンが指令される。したがって、当該期間では、リアクトル電流ＩＬ２が上昇する一方で、リアクトル電流ＩＬ１が低下するように、スイッチング素子Ｓ１〜Ｓ５が制御されることが理解される。

図１４での時刻ｔ４以降についても、デューティ比ＤＴ１，ＤＴ２に応じたＰＷＭ制御によって、図１５に示されたスイッチングパターンに従って、スイッチング素子Ｓ１〜Ｓ５を同様に制御することができる。

このように、実施の形態１に従う電力変換器１０によれば、パラレル昇圧モードにおいて、直流電源Ｂ１，Ｂ２の出力制御のデューティ比ＤＴ１およびＤＴ２に応じて、図１２に示した論理式に従って、スイッチング素子Ｓ１〜Ｓ５がオンオフ制御される。これにより、第１アームを用いる昇圧チョッパ回路が形成される期間と、第２アームを用いる昇圧チョッパ回路が形成される期間とを自動的に切換えながら、直流電源Ｂ１およびＢ２が、電力線ＰＬ，ＧＬに対して並列にＤＣ／ＤＣ変換を実行することができる。

特に、デューティ比ＤＴ１，ＤＴ２に基づく直流電源Ｂ１およびＢ２からの出力制御によって、直流電源Ｂ１，Ｂ２の一方を電圧制御（ＶＨ→ＶＨ＊）するとともに、直流電源Ｂ１，Ｂ２の他方を電流制御（Ｉ［１］またはＩ［２］→Ｉｏ＊）するように、電力変換器１０を制御することができる。これにより、パラレル昇圧モードでは、負荷３０への入出力電力（電力変換器１０全体の入出力電力）のうちの、電流制御される直流電源の入出力電力を制御することが可能となる。

すなわち、電力変換器１０は、パラレル昇圧モードでは、特許文献２に記載された電力変換器におけるパラレル接続モードと同様に、直流電源Ｂ１およびＢ２間の電力配分を制御するとともに、出力電圧ＶＨを電圧指令値ＶＨ＊に制御することができる。

（パラレル昇圧モードにおける電力変換器の電力損失）
次に、実施の形態１に従う電力変換器１０のパラレル昇圧モードにおける電力損失低減効果について詳細に説明する。

電力変換器１０は、スイッチング素子Ｓ５のオフ時、すなわち、第１アームを用いる昇圧チョッパ回路が形成されている場合には、図５に示したように、２個の昇圧チョッパ回路を並列接続した回路構成、すなわち、特許文献１の電源システムと等価である。このときのスイッチング素子Ｓ１〜Ｓ５による電力損失は、特許文献１の電力変換器と同等であることが理解される。

一方で、特許文献２に示された電力変換器では、シリーズ接続モードおよびパラレル接続モードをスイッチングパターンに応じて切換可能な回路構成としているため、一部のスイッチング素子には、２つの直流電源のＤＣ／ＤＣ変換の電流が重畳して流れることにより、導通損失が増加することが懸念される。すなわち、特許文献２の電力変換器のパラレル接続モードでは、スイッチング素子での電力損失が特許文献１の電力変換器よりも高くなってしまう虞がある。

これに対して、実施の形態１に従う電力変換器１０では、以下に説明するように、上述した第２のアームを用いる昇圧チョッパ回路が形成される期間が設けられることにより、スイッチング素子の導通損失を低減することができる。

再び図１５を参照して、電力変換器１０においてスイッチング素子Ｓ５がオンされる場合、すなわち、第２のアームを用いる昇圧チョッパ回路が形成される期間には、スイッチング素子Ｓ２，Ｓ３，Ｓ５がオン（Ｓ１，Ｓ４はオフ）されるパターンと、スイッチング素子Ｓ１，Ｓ４，Ｓ５がオン（Ｓ２，Ｓ３はオフ）されるパターンとの２つのパターンのみが存在する。すなわち、第２アームを用いる場合には、直流電源Ｂ１，Ｂ２の間で、異なるアームがオンされる。

図８から理解されるように、スイッチング素子Ｓ１，Ｓ４，Ｓ５がオンされた場合には、スイッチング素子Ｓ１およびＳ４は、直流電源Ｂ１の上アームとして、スイッチング素子Ｓ５を経由して、ノードＮ１および電力線ＰＬの間に電気的に並列接続される構成となる。さらに、スイッチング素子Ｓ１およびＳ４は、直流電源Ｂ２の下アームとしては、スイッチング素子Ｓ５およびリアクトルＬ２を経由して、直流電源Ｂ２の正極端子および負極端子間に電気的に並列接続される。

また、スイッチング素子Ｓ２，Ｓ３，Ｓ５がオンされた場合には、スイッチング素子Ｓ２およびＳ３は、直流電源Ｂ２の上アームとして、スイッチング素子Ｓ５を経由して、ノードＮ２および電力線ＧＬの間に電気的に並列接続される構成となる。さらに、スイッチング素子Ｓ２およびＳ３は、直流電源Ｂ１の下アームとしては、スイッチング素子Ｓ５およびリアクトルＬ１を経由して、直流電源Ｂ１の正極端子および負極端子間に電気的に並列接続される。

このため、スイッチング素子Ｓ１〜Ｓ５が、線形特性を有する半導体素子、たとえば、立上がり電圧が０であり、かつ、オン状態における順方向電流−電圧特性が線形である、電界効果トランジスタやショットキバリアダイオードで構成される場合には、Ｂ１Ｌアーム、Ｂ１Ｕアーム、Ｂ２ＬアームおよびＢ２Ｕアームの各々について、２個のスイッチング素子による電流経路が並列に存在することになる。この結果、並列回路における分流効果によって、各スイッチング素子の通過電流が、第１のアーム形成を有する昇圧チョッパ回路の形成時、すなわち、各アームが１個のスイッチング素子で構成される場合と比較して低減する。これにより電流量に依存する、スイッチング素子の導通損失を低減することができる。

一方で、スイッチング素子Ｓ１〜Ｓ５が、ダイオードやＩＧＢＴ（Insulated Gate Bipolar Transistor）のような非線形特性を有する半導体素子で構成される場合には、単純な分流効果によらないメカニズムで導通損失の低減が実現される。以下では、そのメカニズムについて詳細に説明する。

上述のように、第２アームを用いる場合には、スイッチング素子Ｓ１，Ｓ４，Ｓ５がオン（Ｓ２，Ｓ３はオフ）されるパターンと、スイッチング素子Ｓ２，Ｓ３，Ｓ５がオン（Ｓ１，Ｓ４はオフ）されるパターンとの２つのパターンしか存在しない。電力変換器１０の回路構成の対称性から、上記のいずれのパターンでも生じる現象は同じであるので、以下では、スイッチング素子Ｓ２，Ｓ３，Ｓ５がオン（Ｓ１，Ｓ４はオフ）されるパターン、すなわち、Ｂ１ＬアームおよびＢ２Ｕアームがオンされる場合の動作について説明する。

まず比較のために、第１アームを用いる昇圧チョッパ回路において、Ｂ１ＬアームおよびＢ２Ｕアームをオンする場合を考える。この場合には、スイッチング素子Ｓ１，Ｓ４，Ｓ５がオフされる一方で、スイッチング素子Ｓ２およびＳ３がオンされる。図１６には、このときの等価回路図が示される。

図１６を参照してスイッチング素子Ｓ２およびＳ３は、対応の制御信号ＳＧ２およびＳＧ３がＨレベルに設定されることにより電流経路を形成可能な状態に制御されている。すなわち、スイッチング素子Ｓ２，Ｓ３は、双方向にダイオードが並列接続された状態と等価である。一方で、スイッチング素子Ｓ５はオフ状態とされているため、ノードＮ１およびＮ２間の電流経路は遮断されている。

図１７は、図１６中の点線で囲まれた部分の拡大図である。
図１７を参照して、スイッチング素子Ｓ２によるＢ１Ｌアームのオンに応じて、直流電源Ｂ１からリアクトルＬ１を通過したリアクトル電流ＩＬ１は、スイッチング素子Ｓ２によって形成された、ノードＮ１から電力線ＧＬへの電流経路を流れる。また、スイッチング素子Ｓ３によるＢ２Ｕアームのオンに応じて、直流電源Ｂ２からリアクトルＬ２を通過したリアクトル電流ＩＬ２は、スイッチング素子Ｓ３によって形成された、電力線ＧＬからノードＮ２への電流経路を流れる。このように、第１アーム形成時（Ｓ５オフ時）においてＢ１ＬアームおよびＢ２Ｕアームがオンされる場合には、スイッチング素子Ｓ２にリアクトル電流ＩＬ１が流れ、スイッチング素子Ｓ３に電流ＩＬ２が流れる。

図１８は、第２アームを用いる昇圧チョッパ回路においてＢ１ＬアームおよびＢ２Ｕアームがオンされた場合の等価回路図である。

図１８を参照して、第２アームを用いる場合には、制御信号ＳＧ２，ＳＧ３，ＳＧ５がＨレベルに設定されることにより、スイッチング素子Ｓ２，Ｓ３，Ｓ５の各々は、双方向に電流経路を形成可能な状態、すなわち、双方向にダイオードが並列接続された状態となる。

図１９は、図１８における点線で囲んだ部分の等価回路図である。
図１９を参照して、第２アームが用いられる場合には、図１７とは異なり、スイッチング素子Ｓ５によってもノードＮ１およびＮ２間に電流経路を形成することが可能である。したがって、リアクトル電流ＩＬ１およびＩＬ２の経路は、ノードＮ１，Ｎ２の電位関係によって変化する。

図１７および図１９にも示したように、非線形特性を有するスイッチング素子（たとえばＩＧＢＴ）は、オン状態では、ダイオードと同等の特性を有する。一般的に知られているように、ダイオードは電流−電圧特性が非線形であり、電流が流れる導通状態に遷移するためには、立上がり電圧以上の順方向電圧が印加されることが必要になる。

また、ダイオードにおいて、電流増加に対する順方向電圧増加の感度は低く、立上がり電圧の２倍以上の順方向電圧を生じさせるには、大きな電流が必要であることが知られている。すなわち、導通して電流が通流されている状態のダイオードの各々には、ほぼ同じ大きさの順方向電圧が発生している。

ダイオードの上記性質のため、図１９に示した等価回路において、ループ状に接続されたスイッチング素子Ｓ２，Ｓ３，Ｓ５のすべてに電流が流れている状態（導通状態）は発生しない。なぜなら、ほぼ同等の３つの電圧がループ状の閉路を形成するとすれば、それぞれの電圧がどのような向きであっても、キルヒホッフ電圧則が成立しないからである。

したがって、図１９に示された等価回路中において、スイッチング素子Ｓ２，Ｓ３，Ｓ５のうちの少なくとも２つのスイッチング素子までしか導通状態となることができない。したがって、図１９の等価回路では、スイッチング素子Ｓ２，Ｓ３，Ｓ５間の単純な分流効果による導通損失の低減は期待することができない。

しかしながら、スイッチング素子Ｓ２，Ｓ３，Ｓ５の導通パターンの組合せ毎に導通損失は異なるため、最も損失の低い組み合わせに従う導通経路を選択することで、導通損失を低減することが可能である。特に、本実施の形態に従う電力変換器１０では、上記のような導通損失を低減するための導通経路の選択は、センサ等を用いた制御を行なうことなく、スイッチング素子Ｓ２，Ｓ３，Ｓ５のすべてをオンしておくだけで、自動的に損失が最小となる導通経路が選択される点が特徴である。以下、この損失低減メカニズムをさらに詳細に説明する。

まず、電力変換器１０において、リアクトル電流ＩＬ１およびＩＬ２の方向の組合せは、図２０に示す４通りに区別される。

図２０を参照して、リアクトル電流ＩＬ１およびＩＬ２の正／負の組合せから、電力変換器１０の動作領域は、直流電源Ｂ１およびＢ２の両方が力行動作する領域（ＩＬ１＞０，ＩＬ２＞０）と、直流電源Ｂ１が回生動作する一方で直流電源Ｂ２が力行動作する領域（ＩＬ１＜０，ＩＬ２＞０）と、直流電源Ｂ１，Ｂ２の両方が回生動作をする領域（ＩＬ１＜０，ＩＬ２＜０）と、直流電源Ｂ１が力行動作する一方で直流電源Ｂ２が回生動作する領域（ＩＬ１＞０，ＩＬ２＜０）に分けられる。

まず、直流電源Ｂ１およびＢ２の両方が力行動作する場合、すなわち図２０の第１象限における電力変換器１０の動作を説明する。この場合における、リアクトル電流ＩＬ１およびＩＬ２の波形例が図２１に示される。

図２１を参照して、リアクトル電流ＩＬ１およびＩＬ２が正であって（ＩＬ１＞０，ＩＬ２＞０）、かつ、Ｂ１Ｌアームがオン（ＳＤ１＝Ｈ）される一方で、Ｂ２Ｕアームがオフ（ＳＤ２＝Ｌ）される期間Ｔ０における電流波形が示される。すなわち、期間Ｔ０において、制御パルス信号ＳＤ１＝ＨおよびＳＤ２＝Ｌであるから、スイッチング素子Ｓ２，Ｓ３，Ｓ５がオンされている。

したがって、期間Ｔ０では、リアクトル電流ＩＬ１が上昇する一方で、リアクトル電流ＩＬ２が低下する。期間Ｔ０は、リアクトル電流ＩＬ１およびＩＬ２の大小が逆転する時刻ｔｙを境界として、ＩＬ２＞ＩＬ１である期間Ｔ１および、ＩＬ１＞ＩＬ２である期間Ｔ２に分割される。

上述のように、スイッチング素子Ｓ２，Ｓ３，Ｓ５をオンする場合にも、スイッチング素子Ｓ２，Ｓ３，Ｓ５のすべてが同時に導通状態とはならない。したがって、図１９の等価回路で形成され得る電流経路は、図２２の（ａ）〜（ｃ）の３通りのいずれかとなる。

図２２（ａ）を参照して、スイッチング素子Ｓ２およびＳ３が導通状態となるときには、電流経路１２１が形成される。電流経路１２１は、リアクトル電流ＩＬ１がスイッチング素子Ｓ２を流れる電流経路と、リアクトル電流ＩＬ２がスイッチング素子Ｓ３を流れる電流経路とを含む。この結果、スイッチング素子Ｓ２，Ｓ３，Ｓ５による導通損失の和Ｐｌｓ１は、下記（２）式で示される。

Ｐｌｓ１＝Ｖｆｅ・（｜ＩＬ１｜＋｜ＩＬ２｜）… （２）
（２）式において、Ｖｆｅは、オン状態のスイッチング素子に相当する各ダイオードの順方向電圧である。Ｖｆｅは、正の一定値とみなすことができる。

図２２（ｂ）を参照して、スイッチング素子Ｓ２およびＳ５が導通状態となるときには、電流経路１２２が形成される。電流経路１２２は、スイッチング素子Ｓ２を電流（ＩＬ１−ＩＬ２）が流れる電流経路と、リアクトル電流ＩＬ２がスイッチング素子Ｓ５を流れる電流経路とを含む。このときのスイッチング素子Ｓ２，Ｓ３，Ｓ５による導通損失Ｐｌｓ２は、下記（３）式で示される。

Ｐｌｓ２＝Ｖｆｅ・（｜ＩＬ２｜＋｜ＩＬ１−ＩＬ２｜）… （３）
図２２（ｃ）を参照して、スイッチング素子Ｓ３およびＳ５が導通状態となるときには、電流経路１２３が形成される。電流経路１２３は、スイッチング素子Ｓ３を電流（ＩＬ２−ＩＬ１）が流れる電流経路と、リアクトル電流ＩＬ１がスイッチング素子Ｓ５を流れる電流経路とを含む。このときのスイッチング素子Ｓ２，Ｓ３，Ｓ５による導通損失Ｐｌｓ３は、下記（４）式で示される。

Ｐｌｓ３＝Ｖｆｅ・（｜ＩＬ１｜＋｜ＩＬ２−ＩＬ１｜）… （４）
図２２（ａ）に示された電流経路１２１は、図１７に示された、第１アームを用いる昇圧チョッパ回路においてＢ１ＬアームおよびＢ２Ｕアームをオンするときの電流経路と同じである。したがって、図２２（ａ）における導通損失は、第１アームの形成時と同等である。

図２３は、図２２（ａ）〜（ｃ）に示された電流経路１２１〜１２３のそれぞれにおける導通損失Ｐｌｓ１〜Ｐｌｓ３の推移を示す波形図である。

図２３を参照して、図２１に示されるようにリアクトル電流ＩＬ１およびＩＬ２が推移することに伴い、導通損失Ｐｌｓ１〜Ｐｌｓ３は、いずれも正であるＩＬ１およびＩＬ２の変化に応じて、式（２）〜（４）に従って変化する。

ＩＬ２＞ＩＬ１である期間Ｔ１では、式（２）〜式（４）の比較から理解されるとおり、電流経路１２３（図２２（ｃ））が形成されるときにおける導通損失Ｐｌｓ３が、電流経路１２１，１２２が形成されるときの導通損失Ｐｌｓ１，Ｐｌｓ２よりも小さくなる。

これに対して、ＩＬ１＞ＩＬ２となる期間Ｔ２においては、電流経路１２２（図２２（ｂ））による導通損失Ｐｌｓ２が電流経路１２１，１２３を形成したときの導通損失Ｐｌｓ１およびＰｌｓ３よりも小さくなる。

ここで、期間Ｔ１（ＩＬ１＜ＩＬ２）に形成され得る電流経路について考察する。まず、図２２（ａ）に示された電流経路１２１の場合、スイッチング素子Ｓ５に、スイッチング素子Ｓ２およびＳ３の順方向電圧の和が印加されることになる。この順方向電圧の和は、スイッチング素子Ｓ５の立上がり電圧を超えてしまうため、この現象は、スイッチング素子Ｓ３が導通していない事象と矛盾する。したがって、期間Ｔ１において、図２２（ａ）に示された電流経路１２１が形成されることはない。

図２２（ｂ）に示された電流経路１２２の場合、スイッチング素子Ｓ２を流れる電流は、図示した方向とは反対方向になり、スイッチング素子Ｓ３に、スイッチング素子Ｓ２およびＳ５の順方向電圧の和が印加されることになる。この順方向電圧の和は、スイッチング素子Ｓ３の立上がり電圧を超えてしまう。したがって、期間Ｔ１において、スイッチング素子Ｓ３が非導通となる電流経路１２２が形成されることはない。

一方、図２２（ｃ）に示される電流経路１２３の場合、スイッチング素子Ｓ２に印加される電圧は、スイッチング素子Ｓ３およびＳ５の順方向電圧の差となり、ほとんど０となる。この現象は、スイッチング素子Ｓ２が導通していない事象と一致する。言い換えると、期間Ｔ１では、図１９に示された等価回路において、常に、図２２（ｃ）に示された電流経路１２３が形成される。図２３に示されたように、期間Ｔ１においては、電流経路１２３による導通損失Ｐｌｓ３が最小である。

次に、期間Ｔ２（ＩＬ１＞ＩＬ２）に形成され得る電流経路について考察する。まず、図２２（ａ）に示された電流経路１２１の場合、スイッチング素子Ｓ５にスイッチング素子Ｓ２およびＳ３の順方向電圧の和が印加されることになる。したがって、期間Ｔ２において、スイッチング素子Ｓ５が非導通となる電流経路１２２が形成されることはない。

図２２（ｃ）に示された電流経路１２３では、スイッチング素子Ｓ３を流れる電流は図示方向とは反対方向になり、スイッチング素子Ｓ２にスイッチング素子Ｓ３およびＳ５の順方向電圧の和が印加されることになる。この順方向電圧の和は、スイッチング素子Ｓ２の立上がり電圧を超えてしまう。したがって、期間Ｔ２において、スイッチング素子Ｓ２が非導通となる電流経路１２３が形成されることはない。

一方で、図２２（ｂ）に示された電流経路１２２の場合、スイッチング素子Ｓ３に印加される電圧は、スイッチング素子Ｓ５およびＳ２の順方向電圧の差となり、ほとんど０である。この事象は、スイッチング素子Ｓ３が導通していない事象と一致する。言い換えると、期間Ｔ２では、図１９に示された等価回路において、常に、図２２（ｂ）に示された電流経路１２２が形成される。図２３に示されたように、期間Ｔ２においては、電流経路１２２による導通損失Ｐｌｓ２が最小である。

このように、リアクトル電流ＩＬ１およびＩＬ２の大小が逆転する時刻ｔｙを境に、スイッチング素子Ｓ２，Ｓ３，Ｓ５によって形成される電流経路が自動的に選択されることが理解される。さらに、自動的に選択された電流経路は、図２２に示された３通りの電流経路のうちの、オンされるスイッチング素子Ｓ２，Ｓ３，Ｓ５における導通損失が最小となる。

図２４は、電力変換器１０において図２１および図２３中の期間Ｔ１に形成される電流経路を説明するための回路図である。

図２４を参照して、期間Ｔ１では、オンされたスイッチング素子Ｓ２，Ｓ３，Ｓ５に対して、図２２（ｃ）に示された電流経路１２３が形成される。すなわち、スイッチング素子Ｓ２はオン状態とされるものの電流は通過しない。一方で、スイッチング素子Ｓ５をリアクトル電流ＩＬ１が通過する一方で、スイッチング素子Ｓ３には電流（ＩＬ１−ＩＬ２）が通過することになる。

図２１に示されるように、期間Ｔ１では、リアクトル電流ＩＬ２が低下する一方で、リアクトル電流ＩＬ１が上昇する。したがって、スイッチング素子Ｓ３を流れる電流（ＩＬ２−ＩＬ１）は徐々に減少する。そして、時刻ｔｙ（図２１）でＩＬ１＝ＩＬ２となると、スイッチング素子Ｓ３の電流が０となる。これにより、図２２（ｂ）に示される、スイッチング素子Ｓ３に電流が流れない電流経路１２２が形成される。

図２５には、電力変換器１０において図２１および図２３中の期間Ｔ２に形成される電流経路が示される。

図２５を参照して、時刻ｔｙ以降の期間Ｔ２では、スイッチング素子Ｓ３がリアクトル電流ＩＬ２を通流させる一方で、スイッチング素子Ｓ３の電流が０を維持するように、すなわち、図２２（ｂ）の回路状態が維持されるように、ノードＮ２の電位が変化することになる。

このようなノードＮ２の電位変化は、リアクトル電流ＩＬ１がスイッチング素子Ｓ２およびＳ３に分流し、かつ、その分流比が変化することによって生じる。すなわち、期間Ｔ２において、スイッチング素子Ｓ３では、リアクトル電流ＩＬ１の分流電流と、リアクトル電流ＩＬ２とが相殺されることにより、通過電流が０となる。

言い換えると、期間Ｔ２では、リアクトル電流ＩＬ１の分流比は、スイッチング素子Ｓ３の電流が０となる状態が維持されるように、リアクトル電流ＩＬ２に応じて自動的に変化する。これにより、期間Ｔ２では、図２２（ｂ）に示した電流経路１２２が継続的に形成される。

図２５の状態（期間Ｔ２）では、スイッチング素子Ｓ３では導通損失が生じない。さらに、式（３）にも示されるように、スイッチング素子Ｓ５には、リアクトル電流ＩＬ２に応じた導通損失が生じる一方で、スイッチング素子Ｓ２には、リアクトル電流ＩＬ１が分流されることにより、ＩＬ１よりも小さい｜ＩＬ１−ＩＬ２｜に応じた導通損失しか生じない。

一方で、第１アームを用いた昇圧チョッパ回路でＢＩＬアームおよびＢ２Ｕアームをオンした場合（図１６）におけるスイッチング素子Ｓ２，Ｓ４の導通損失Ｐｌｓ０は、式（２）〜（４）に従えば、式（５）で示される。

Ｐｌｓ０＝Ｖｆｅ・（｜ＩＬ１｜＋｜ＩＬ２｜）… （５）
式（３）および式（５）を比較すると、ＩＬ１およびＩＬ２が同符号であることから、
（｜ＩＬ２｜＋｜ＩＬ１−ＩＬ２｜）＜（｜ＩＬ１｜＋｜ＩＬ２｜）であることが理解される。このように、第２アームを用いる昇圧チョッパ回路では、第１アームを用いる昇圧チョッパ回路と比較して、スイッチング素子の導通損失が抑制される。

次に、図２２〜図２３で説明した第２アームを用いた昇圧チョッパ回路における導通損失を、特許文献２に記載された電力変換器のパラレル接続モードにおける導通損失と比較する。

図２６は、比較例として示される電力変換器１０♯において、Ｂ１Ｌアーム（直流電源Ｂ１）およびＢ２Ｕアーム（直流電源Ｂ２）をオンするときの電流経路を説明するための回路図である。すなわち、図２６では、特許文献２に記載された電力変換器１０♯が、パラレル接続モードにおいて、図１８と同等に動作したときの電流経路が示される。

図２６を参照して、電力変換器１０♯では、スイッチング素子Ｑ３およびＱ４が直流電源Ｂ１の下アームとして機能する一方で、スイッチング素子Ｑ１およびＱ４が直流電源Ｂ２の上アームとして機能する。したがって、ＢＩＬアームおよびＢ１Ｕアームのオン時には、両者の論理和に従って、スイッチング素子Ｑ１，Ｑ３およびＱ４がオンされる。

この状態では、リアクトル電流ＩＬ１は、スイッチング素子Ｑ３およびＱ４を経由する電流経路を形成する。一方で、リアクトル電流ＩＬ２は、スイッチング素子Ｑ１およびＱ４を経由する電流経路を形成する。

したがって、電力変換器１０♯では、スイッチング素子Ｑ３においてリアクトル電流｜ＩＬ１｜に応じた導通損失が生じるとともに、スイッチング素子Ｑ１においてリアクトル電流｜ＩＬ２｜に応じた導通損失が生じる。さらに、スイッチング素子Ｑ４では、｜ＩＬ１−ＩＬ２｜に応じた導通損失が生じる。

このときのスイッチング素子Ｑ１，Ｑ３，Ｑ４での導通損失Ｐｌｓ♯は、式（２）〜（５）に従えば、式（６）で示される。

Ｐｌｓ♯＝Ｖｆｅ・（｜ＩＬ１｜＋｜ＩＬ２｜＋｜ＩＬ１−ＩＬ２｜）… （６）
式（５）および（６）の比較から、Ｐｌｓ０＜Ｐｌｓ♯であるから、比較例の電力変換器１０♯は、パラレル接続モードでの動作時には、スイッチング素子の導通損失が、特許文献１の電力変換器および、電力変換器１０において第１アームを用いる昇圧チョッパ回路を形成した場合と比較して、大きいことが理解される。

整理すると、第１アームを用いた昇圧チョッパ回路での導通損失は、特許文献１の電力変換器における導通損失と同等であり、かつ、特許文献２の電力変換器のパラレル接続モードにおける導通損失よりも低い。

さらに、式（３），（５），（６）から、Ｐｌｓ２＜Ｐｌｓ０＜Ｐｌｓ♯である。したがって、電力変換器１０のパラレル昇圧モードおいて、直流電源Ｂ１，Ｂ２の各々が力行動作する場合には、第２アームを用いる昇圧チョッパ回路が形成される期間では、第１アームを用いる昇圧チョッパ形成される場合よりも、スイッチング素子の導通損失が低減される。

再び図２０を参照して、直流電源Ｂ１およびＢ２の両方が回生動作する場合、すなわち、ＩＬ１＜０およびＩＬ２＜０の場合にも、図２２（ａ）〜（ｃ）に示した電流経路１２１〜１２３が、電流方向が反転されて形成される。したがって、この場合においても、直流電源Ｂ１およびＢ２の両方が力行動作するときと同様のメカニズムで、リアクトル電流ＩＬ１およびＩＬ２の変化に応じて、スイッチング素子の導通損失が最小となる電流経路が自動的に選択される。すなわち、直流電源Ｂ１およびＢ２の両方が回生動作する場合においても、第２アームを用いて昇圧チョッパ回路を構成する期間（スイッチング素子Ｓ５のオン期間）におけるスイッチング素子の導通損失は、第１アームを用いて昇圧チョッパ回路が形成される場合よりも低い。

次に、第２アームの使用時に、直流電源Ｂ１，Ｂ２の一方が力行動作するとともに、他方が回生動作するときの回路動作について説明する。一例として、直流電源Ｂ１が力行動作する一方で、直流電源Ｂ２が回生動作するとき、すなわち、ＩＬ１＞０かつＩＬ２＜０のときの電力変換器１０の動作について説明する。この場合における、リアクトル電流ＩＬ１およびＩＬ２の波形例が図２７に示される。

図２７を参照して、リアクトル電流ＩＬ１が正である一方でＩＬ２が負であって（ＩＬ１＞０，ＩＬ２＜０）、かつ、Ｂ１Ｌアームがオン（ＳＤ１＝Ｈ）される一方で、Ｂ２Ｕアームがオン（ＳＤ２＝Ｌ）される期間Ｔ３における電流波形が示される。この場合にも図１８に示されたように、制御パルス信号ＳＤ１＝ＨおよびＳＤ２＝Ｌであるから、スイッチング素子Ｓ２，Ｓ３，Ｓ５がオンされている。このため、期間Ｔ３においても図１９に示した等価回路が形成される。

期間Ｔ３においても、期間Ｔ０と同様に、リアクトル電流ＩＬ１が上昇する一方で、リアクトル電流ＩＬ２が低下する。なお、リアクトル電流ＩＬ１およびＩＬ２の向きが異なるため、期間Ｔ０とは異なり、期間Ｔ３を通じてＩＬ１＞ＩＬ２である。

図２８には、期間Ｔ３におけるスイッチング素子Ｓ２，Ｓ３，Ｓ５をオンした等価回路（図１９）における電流経路が示される。このときに形成され得る電流経路は、図２２（ａ）〜（ｃ）と同様に、図２８（ａ）〜（ｃ）の３通りのいずれかとなる。

図２８（ａ）では、図２２（ａ）と同様に、スイッチング素子Ｓ２およびＳ３が導通状態となる。すなわち、リアクトル電流ＩＬ１がスイッチング素子Ｓ２を流れるともに、スイッチング素子Ｓ３をリアクトル電流ＩＬ２（ＩＬ２＜０）が流れるように、電流経路１２４が形成される。電流経路１２４によるスイッチング素子Ｓ２，Ｓ３，Ｓ５での導通損失の合計は、式（２）で示したＰｌｓ１と同等である。

図２８（ｂ）では、図２２（ｂ）と同様に、スイッチング素子Ｓ２およびＳ５が導通状態となる。すなわち、スイッチング素子Ｓ２を電流（ＩＬ１−ＩＬ２）が流れるとともに、リアクトル電流ＩＬ２（ＩＬ２＜０）がスイッチング素子Ｓ５を流れるように電流経路１２５が形成される。電流経路１２５によるスイッチング素子Ｓ２，Ｓ３，Ｓ５での導通損失の合計は、式（３）で示したＰｌｓ２と同等である。

図２５（ｃ）では、図２２（ｃ）と同様に、スイッチング素子Ｓ３およびＳ５が導通状態となる。すなわち、スイッチング素子Ｓ３を電流（ＩＬ１−ＩＬ２）が流れるとともに、リアクトル電流ＩＬ１（ＩＬ１＞０）がスイッチング素子Ｓ５を流れるように電流経路１２６が形成される。電流経路１２６によるスイッチング素子Ｓ２，Ｓ３，Ｓ５での導通損失の合計は、式（４）で示したＰｌｓ３と同等である。

次に、期間Ｔ３（ＩＬ１＞０，ＩＬ２＜０）における電流経路１２４〜１２６について考察する。

まず、図２８（ａ）に示された電流経路１２４の場合、スイッチング素子Ｓ５には、スイッチング素子Ｓ２およびＳ３の順方向電圧の差が印加される。すなわち、スイッチング素子Ｓ５に印加される電圧はほとんど０となるため、スイッチング素子Ｓ５が導通していない事象と一致する。

これに対して、図２８（ｂ）に示された電流経路１２５の場合、スイッチング素子Ｓ３には、スイッチング素子Ｓ２およびＳ５の順方向電圧の和が印加されることになる。この順方向電圧の和は、スイッチング素子Ｓ３の立上がり電圧を超えてしまうため、この現象は、スイッチング素子Ｓ３が導通していない事象と矛盾する。したがって、期間Ｔ３において、図２８（ｂ）に示された電流経路１２５が形成されることはない。

同様に、図２８（ｃ）に示された電流経路１２６の場合、スイッチング素子Ｓ２には、スイッチング素子Ｓ３およびＳ５の順方向電圧の和が印加されることになる。この順方向電圧の和は、スイッチング素子Ｓ２の立上がり電圧を超えてしまうため、この現象は、スイッチング素子Ｓ２が導通していない事象と矛盾する。したがって、期間Ｔ３において、図２８（ｃ）に示された電流経路１２６が形成されることはない。

図２９には、図２８に示した電流経路１２４〜１２６の期間Ｔ３における導通損失の比較が示される。

図２９を参照して、期間Ｔ３中は、リアクトル電流ＩＬ１およびＩＬ２の方向（極性）が反対であるので、｜ＩＬ１−ＩＬ２｜の項は、｜ＩＬ１｜および｜ＩＬ２｜のいずれよりも大きくなる。

従って、式（２）〜（４）の比較から理解されるように、期間Ｔ３を通じて、Ｐｌｓ１〜Ｐｌｓ３のうちでは、Ｐｌｓ１が最小となる。一方で、期間Ｔ３では、図２８（ａ）〜（ｃ）で説明したように、自動的に電流経路１２４が選択的に形成される。したがって、期間Ｔ３を通じて、オン状態のスイッチング素子Ｓ２，Ｓ３，Ｓ５では、自動的に導通損失が最小となる電流経路１２４が形成されることが理解される。

再び図２４を参照して、上記の例とは反対に、直流電源Ｂ１が回生動作する（ＩＬ１＜０）一方で、直流電源Ｂ２が力行動作する（ＩＬ２＞０）場合には、図２８（ａ）〜（ｃ）に示した電流経路１２４〜１２６が、電流方向が反転されて形成される。したがって、この場合においても、直流電源Ｂ１が力行動作する一方で直流電源Ｂ２が回生動作するときと同様のメカニズムで、スイッチング素子の導通損失が最小となる電流経路１２４が自動的に選択される。

このように、第２アームの使用時に、直流電源Ｂ１，Ｂ２の一方が力行動作するとともに、他方が回生動作するときにも、オン状態のスイッチング素子Ｓ２，Ｓ３，Ｓ５において、導通損失が最小となる電流経路が自動的に選択される。このときの導通損失Ｐｌｓは、第１アームを用いた昇圧チョッパ回路における導通損失と同等である。

また、第２アームが使用されるパターンには、図２１〜図２９で説明したのと反対に、Ｂ１ＵアームおよびＢ２Ｌアームがオンされる、すなわち、スイッチング素子Ｓ１，Ｓ４，Ｓ５がオン（Ｓ２，Ｓ３はオフ）されるパターンが存在する。ただし、電力変換器１０の回路構成の対称性から、Ｂ１ＵアームおよびＢ２Ｌアームがオンされるときの回路動作は、上述したＢ１ＬアームおよびＢ２Ｕアームがオンされるパターンのときと同様である。

したがって、第２アームを用いる昇圧チョッパ回路において、直流電源Ｂ１およびＢ２の一方ずつが力行動作および回生動作する場合には、スイッチング素子の導通損失は、第１アームを用いる昇圧チョッパ回路（特許文献１の電力変換器）での導通損失と同等である。

したがって、第２アームを用いた昇圧チョッパ回路が形成される全期間を通じて、直流電源Ｂ１およびＢ２の力行／回生動作が異なる場合においても、スイッチング素子の導通損失は、第１アームを用いた昇圧チョッパ回路での導通損失（すなわち、特許文献１の電力変換器の導通損失）と同等となる。そして、少しでも、直流電源Ｂ１およびＢ２の各々が力行動作または回生動作する期間が存在すれば、第２アームを用いた昇圧チョッパ回路でのスイッチング素子の導通損失は、第１アームを用いた昇圧チョッパ回路よりも低減される。

以上より、本実施の形態に従う電力変換器１０は、パラレル昇圧モードにおいて、第１アームを用いる昇圧チョッパ回路と、第２アームを用いて昇圧チョッパ回路とを自動的に併用するように、直流電源Ｂ１およびＢ２が、電力線ＰＬ，ＧＬ（負荷３０）に対して並列にＤＣ／ＤＣ変換を実行することができる。

そして、第２アームを用いて昇圧チョッパ回路を形成する期間（スイッチング素子Ｓ５のオン期間）が設けられることによって、スイッチング素子の導通損失を、第１アームを用いた昇圧チョッパ回路での導通損失よりも小さくすることができる。このため、電力変換器１０のパラレル昇圧モードでは、特許文献１および２の電力変換器よりもスイッチング素子の導通損失を抑制することによって、ＤＣ／ＤＣ変換を高効率化することができる。

［実施の形態１の変形例］
上述のように、実施の形態１に従う電力変換器１０では、第２アームを有する昇圧チョッパ回路が形成される期間を設けることによって、スイッチング素子の導通損失が低減される。一方で、図１１，１２，１５等から理解されるように、第２のアームを有する昇圧チョッパ回路が形成されるのは、制御パルス信号ＳＤ１およびＳＤ２のレベルが異なる期間に限られる。

したがって、デューティ比ＤＴ１およびＤＴ２が一定の下で、制御パルス信号ＳＤ１およびＳＤ２の論理レベルが異なる期間をなるべく長くとることによって、導通損失をさらに抑制することができる。

実施の形態１の変形例では、直流電源Ｂ１およびＢ２の出力制御に用いられるキャリア波の位相制御（以下、「キャリア位相制御」とも称する）によって、電力変換器１０の導通損失をさらに低減する。

図３０は、本実施の形態１に従う電力変換器１０に対するキャリア位相制御の適用を説明するための波形図である。

図３０を参照して、キャリア位相制御の適用時には、キャリア波発生部２４０（図１３）は、直流電源Ｂ１のＰＷＭ制御に用いられるキャリア波ＣＷ１と、直流電源Ｂ２のＰＷＭ制御に用いられるキャリア波ＣＷ２との間に位相差φを設ける。図３０では、φ＝１８０度の場合が例示される。

これに対して、図１４に示された動作波形では、キャリア波ＣＷ１およびＣＷ２は、同一周波数かつ同一位相である。言い換えると、図１４では、φ＝０である。

位相差φが設けられた下でも、制御パルス信号ＳＤ１，／ＳＤ１は、キャリア波ＣＷ１とデューティ比ＤＴ１との電圧比較に基づくＰＷＭ制御によって生成される。同様に、制御パルス信号ＳＤ２，／ＳＤ２は、キャリア波ＣＷ２とデューティ比ＤＴ２との電圧比較に基づくＰＷＭ制御によって生成される。

図３０において、デューティ比ＤＴ１，ＤＴ２は図１４と同一値である。したがって、図３０の制御パルス信号ＳＤ１は、図１４の制御パルス信号ＳＤ１と比較して、位相は異なるもののＨレベル期間の長さは同じである。同様に、図３０の制御パルス信号ＳＤ２についても、図１４の制御パルス信号ＳＤ２と比較して、位相は異なるもののＨレベル期間の長さは同じである。

キャリア波ＣＷ１およびＣＷ２の間に位相差φを設けることにより、図３０の制御信号ＳＧ１〜ＳＧ５は、図１４の制御信号ＳＧ１〜ＳＧ５とは異なった波形となる。図１４および図３０の比較から、キャリア波ＣＷ１およびＣＷ２の間の位相差φを変化させることにより、リアクトル電流ＩＬ１およびＩＬ２の位相関係（電流位相）についても変化することが理解される。

一方で、同一のデューティ比ＤＴ１，ＤＴ２に対して、電流ＩＬ１およびＩＬ２の平均値は、図１４および図３０の間で同等であることが理解される。すなわち、直流電源Ｂ１，Ｂ２の出力は、デューティ比ＤＴ１およびＤＴ２によって制御されるものであり、キャリア波ＣＷ１，ＣＷ２間の位相差φを変化させても影響が生じない。

したがって、本実施の形態１の変形例では、キャリア波ＣＷ１，ＣＷ２間の位相差φを適切に調整するキャリア位相制御によって、電力変換器１０のパラレル接続モードにおける、スイッチング素子の導通損失の低減を図る。

実施の形態１で説明したように、電力変換器１０のパラレル昇圧モードでは、第２アームを用いた昇圧チョッパ回路の方が、第１アームを用いた昇圧チョッパ回路と比較して、スイッチング素子の導通損失が低減される。一方で、図１２に示された論理演算式から理解されるように、スイッチング素子Ｓ５のオンによって第２アームを使用できる期間は、制御パルス信号ＳＤ１およびＳＤ２の論理レベルが異なる期間に限られる。

したがって、制御パルス信号ＳＤ１およびＳＤ２のＨレベル期間の長さが、デューティ比ＤＴ１およびＤＴ２によってそれぞれ規定される下で、両制御パルス信号間の論理レベルが異なる期間がより長くなるようにパルス位相を調整すれば、電力変換器１０のパラレル昇圧モードにおける第２アームの使用期間を長くすることができる。これにより、電力変換器１０のパラレル昇圧モードの導通損失をさらに低減できる。

図３１は、本実施の形態１の変形例に従うキャリア位相制御の動作例を説明するための波形図である。

図３１を参照して、制御パルス信号ＳＤ１およびＳＤ２のＨレベル期間がそれぞれ同一の下でも、位相差φを調整することにより、制御パルス信号ＳＤ１およびＳＤ２の論理レベルが異なる期間は変化する。図３１に示されるように、位相差φ＝φ＊としたときに、制御パルス信号ＳＤ１がＨレベルからＬレベルへ遷移するタイミングと、制御パルス信号ＳＤ２がＬレベルからＨレベルへ遷移するタイミングとが同位相となる（時刻ｔａ）。このとき、制御パルス信号ＳＤ１およびＳＤ２の論理レベルが異なる期間、すなわち、制御信号ＳＧ５のＨレベル期間を最も長く確保することができる。以下では、このような位相関係をもたらす位相差φ＊を、最適位相差φ＊とも称する。

図１４に示された位相差φ＝０のときの制御信号ＳＧ５の波形と、図３１に示された位相差φ＝φ＊のときの制御信号ＳＧ５の波形との比較から、キャリア位相制御によって、デューティ比ＤＴ１，ＤＴ２が同一であるＰＷＭ制御の下で、制御信号ＳＧ５のＨレベル期間、すなわち、スイッチング素子Ｓ５のオンによって第２アームを用いた昇圧チョッパ回路が形成される期間を最も長く確保することができる。

なお、図３１の例とは逆に、制御パルス信号ＳＤ１がＬレベルからＨレベルへ遷移するタイミング（時刻ｔｂ）と、制御パルス信号ＳＤ２がＨレベルからＬレベルへ遷移するタイミングとが同位相となるように位相差φを設定した場合にも、制御パルス信号ＳＤ１およびＳＤ２の論理レベルが異なる期間を同様に確保することができる。すなわち、このときの位相差φを最適位相差φ＊とすることも可能である。

図３１に示されるように、制御パルス信号ＳＤ１がＨレベルからＬレベルへ変化するタイミングで、リアクトル電流ＩＬ１も上昇から低下に転じる。すなわち、リアクトル電流ＩＬ１は極大となる。反対に、制御パルス信号ＳＤ１がＬレベルからＨレベルへ変化するタイミングで、リアクトル電流ＩＬ１も低下から上昇に転じる。すなわち、リアクトル電流ＩＬ１は極小となる。

このように、制御パルス信号ＳＤ１，ＳＤ２の論理レベルが遷移するタイミングは、リアクトル電流ＩＬ１，ＩＬ２の変曲点（極大点または極小点）に対応する。したがって、上記のように、第２アームの使用期間が最大となるように、制御パルス信号ＳＤ１およびＳＤ２の論理レベルの遷移タイミングを一致させるように位相差φ＝φ＊に設定すると、リアクトル電流ＩＬ１およびＩＬ２の変曲点が同一タイミングとなる。

図１４および図３０，３１からも理解されるように、制御パルス信号ＳＤ１，ＳＤ２の波形は、デューティ比ＤＴ１，ＤＴ２によって決まる。したがって、図３１のような制御パルスＳＤ１，ＳＤ２間の関係およびＩＬ１，ＩＬ２の電流位相が実現できる最適位相差φ＊についても、デューティ比ＤＴ１，ＤＴ２に応じて変わることが理解される。

このため、デューティ比ＤＴ１，ＤＴ２と、最適位相差φ＊との関係を予め求めるとともに、その対応関係を予めマップ（以下、「位相差マップ」とも称する）あるいは関数式（以下、「位相差算出式」とも称する）として制御装置１００に記憶することが可能である。

したがって、電力変換器１０のパラレル昇圧モードの選択時には、キャリア波発生部２４０（図１３）は、コントローラ２１０および２２０（図１３）で算出されたデューティ比ＤＴ１，ＤＴ２に基づいて、上記位相差マップないし位相差算出式を参照して、最適位相差φ＊を設定することができる。さらに、キャリア波発生部２４０は、設定された最適位相差φ＊を有するように、同一周波数のキャリア波ＣＷ１，ＣＷ２を発生する。

ＰＷＭ制御部２３０（図１３）では、図３１に示したように、制御パルス信号ＳＤ１およびＳＤ２の間で論理レベル（Ｈ／Ｌレベル）が異なる期間が最大となるような位相関係で、制御パルス信号ＳＤ１，ＳＤ２が生成される。さらに、図１２に示された論理演算式に従って、制御信号ＳＧ１〜ＳＧ５がさらに生成される。

このように、実施の形態１の変形例に従うキャリア位相制御によって生成された制御信号ＳＧ１〜ＳＧ５に従って電力変換器１０を制御することによって、同一のデューティ比ＤＴ１，ＤＴ２の下で、スイッチング素子Ｓ５のオン期間、すなわち、第２アームを用いる期間が最も長くなるように、スイッチング素子Ｓ１〜Ｓ５のオンオフが制御される。このとき、リアクトル電流ＩＬ１の変曲点（極大点または極小点）と、リアクトル電流ＩＬ２の変曲点（極小点または極大点）とが、同一タイミングとなるように、電流位相も制御されることになる。

すなわち、図１４および図３０の比較からも理解されるとおり、デューティ比ＤＴ１，ＤＴ２に応じてキャリア波ＣＷ１およびＣＷ２間の位相差を調整するキャリア位相制御の適用により、第２アームを用いる昇圧チョッパ回路が形成される期間を長くして、スイッチング素子の導通損失を低減できる。

特に、図３１に示されるように、このように、実施の形態１の変形例に従うキャリア位相制御によれば、φ＝φ＊に制御することにより、同一のデューティ比ＤＴ１，ＤＴ２の下で、スイッチング素子の導通損失が低い第２アームを用いる期間を最長とできる。これにより、導通損失の低減効果を高めることができる。

以上のように、本実施の形態１の変形例によるキャリア位相制御の適用により、電力変換器１０のパラレル昇圧モードにおけるＤＣ／ＤＣ変換をさらに高効率化できる。

［実施の形態２］
実施の形態２では、上述した電力変換器１０の複数の動作モードのうちのシリーズ昇圧モードにおける動作について説明する。

再び図１を参照して、電力変換器１０では、スイッチング素子Ｓ１，Ｓ３をオフする一方でスイッチング素子Ｓ５をオンすることにより、直列接続された直流電源Ｂ１およびＢ２を電力線ＰＬおよびＧＬの間に電気的に接続することができる。これにより、直列接続された直流電源Ｂ１およびＢ２に対して上アームをオンした状態を形成できる。すなわち、電力線ＰＬから直流電源Ｂ１およびＢ２へ向かう電流経路、すなわち、負荷３０によって直流電源Ｂ１，Ｂ２が回生充電される電流経路が形成される。

一方で、スイッチング素子Ｓ１，Ｓ３，Ｓ５をオフする一方で、スイッチング素子Ｓ２，Ｓ４をオンすることにより、直流電源Ｂ１，Ｂ２の出力をリアクトルＬ１，Ｌ２に電磁エネルギとして蓄えることができる。すなわち、直流電源Ｂ１およびＢ２の各々に対して下アームをオンした状態を形成することができる。このように、シリーズ昇圧モードでは、スイッチング素子Ｓ１，Ｓ３は、オフに固定される。

図３２は、シリーズ昇圧モードにおける電力変換器１０の等価回路図である。
図３２を参照して、オフ固定されたスイッチング素子Ｓ１，Ｓ３の記載が省略される。ただし、電力線ＧＬからノードＮ２へ向かう方向には、スイッチング素子Ｓ３に対して逆並列接続されたダイオードＤ３によって電流経路を形成することが可能である。同様に、ノードＮ１から電力線ＰＬへ向かう方向には、スイッチング素子Ｓ１に対して逆並列接続されたダイオードＤ１によって電流経路を形成することが可能である。ノードＮ１およびＮ２の間には、スイッチング素子Ｓ５のオンおよびオフにそれぞれ応じて、電流経路が形成および遮断される。

図３２の等価回路図において、スイッチング素子Ｓ２，Ｓ４がオンされる一方で、スイッチング素子Ｓ５がオフされる期間（下アームオン期間）と、反対に、スイッチング素子Ｓ５がオンされる一方でスイッチング素子Ｓ２，Ｓ４がオフされる期間（上アームオン期間）とを交互に設けることによって、シリーズ昇圧モードの回路動作が実行される。すなわち、「上アームオン期間」および「下アームオン期間」は、シリーズ昇圧モード（第２のモード）での「第１の期間」および「第２の期間」にそれぞれ対応する。

図３３は、図３２に示された等価回路における下アームオン期間の電流経路を説明するための回路図である。

図３３を参照して、スイッチング素子Ｓ２，Ｓ４をオンする一方で、スイッチング素子Ｓ１，Ｓ３，Ｓ５をオフすることにより、直流電源Ｂ１の出力によりリアクトルＬ１にエネルギを蓄積するための電流経路２０１と、直流電源Ｂ２の出力によりリアクトルＬ２にエネルギを蓄積するための電流経路２０２とが形成される。すなわち、スイッチング素子Ｓ２，Ｓ４は、シリーズ昇圧モードでは、直流電源Ｂ１，Ｂ２の両方に対して、昇圧チョッパ回路の下アームに相当する。

図３４は、図３２に示された等価回路における上アームオン期間の電流経路を説明するための回路図である。

図３４を参照して、スイッチング素子Ｓ５をオンする一方で、スイッチング素子Ｓ１〜Ｓ４をオフすることにより、電流経路２０３が形成される。電流経路２０３により、直列接続された直流電源Ｂ１，Ｂ２からの出力電圧によるエネルギと、リアクトルＬ１，Ｌ２に蓄積されたエネルギとの和が電力線ＰＬ，ＧＬ間へ出力される。この結果、直列接続された直流電源Ｂ１，Ｂ２に対して、昇圧チョッパ回路の上アーム素子をオンした状態が形成される。すなわち、スイッチング素子Ｓ５は、シリーズ昇圧モードでは、昇圧チョッパ回路の上アームに相当する。

図３５には、電力変換器１０のシリーズ昇圧モードにおけるスイッチング素子Ｓ１〜Ｓ５の各々についてのオンオフ制御のための論理演算式が示される。

図３５を参照して、シリーズ昇圧モードでは、直列接続された直流電源Ｂ１，Ｂ２に流れる電流は共通であるので、直流電源Ｂ１，Ｂ２の出力は、パラレル制御モードのように別個に制御することができない。したがって、電圧Ｖ［１］＋Ｖ［２］に対して１個の昇圧チョッパ回路が等価的に形成される。このため、デューティ制御のための制御パルス信号ＳＤは、直流電源Ｂ１，Ｂ２の間で共通である。

シリーズ昇圧モードにおいて、下アームを形成するスイッチング素子Ｓ２，Ｓ４は、共通に、制御パルス信号ＳＤに従ってオンオフされる。一方で、上アームを形成するスイッチング素子Ｓ５は、制御パルス信号／ＳＤ（ＳＤの反転信号）に従ってオンオフされる。すなわち、スイッチング素子Ｓ２，Ｓ４のペアと、スイッチング素子Ｓ５とは相補的にオンオフされる。また、スイッチング素子Ｓ１，Ｓ３は、シリーズ昇圧モードでは、オフに固定される。

上述のように、スイッチング素子Ｓ２，Ｓ４を下アームとし、スイッチング素子Ｓ５を上アームとする昇圧チョッパ回路では、式（１）において、Ｖｉ＝Ｖ［１］＋Ｖ［２］となる。すなわち、シリーズ昇圧モードにおいて、下アームのデューティ比ＤＴ、直流電源Ｂ１，Ｂ２の電圧Ｖ［１］，Ｖ［２］、および、出力電圧ＶＨの間には、下記（６）式が成立する。

ＶＨ＝１／（１−ＤＴ）・（Ｖ［１］＋Ｖ［２］）… （６）
なお、シリーズ昇圧モードでは、直流電源Ｂ１およびＢ２の電力Ｐ［１］およびＰ［２］は、電圧Ｖ［１］およびＶ［２］に応じて自動的に決まる。すなわち、直流電源Ｂ１，Ｂ２間の電力配分は、下記（７）式に従って自動的に定まるので、パラレル昇圧モードのように直接制御することはできない。

Ｐ［１］：Ｐ［２］＝Ｖ［１］：Ｖ［２］ …（７）
図３６は、電力変換器１０のシリーズ昇圧モード時における直流電源Ｂ１，Ｂ２の出力制御例を説明するため機能ブロック図である。

図３６を参照して、シリーズ昇圧モードでは、特許文献２のシリーズ接続モードと同様に、直流電源Ｂ１およびＢ２の出力を、出力電圧ＶＨの電圧偏差ΔＶ（ΔＶ＝ＶＨ＊−ＶＨ）を補償するように制御（電圧制御）する。

図３６に例示された、シリーズ昇圧モードにおけるコンバータ制御部２５１は、減算部２５２と、直流電源Ｂ１，Ｂ２の出力を制御するためのコントローラ２２５と、ＰＷＭ制御部２３０と、キャリア波発生部２４０とを含む。

減算部２５２は、電圧制御のための電圧偏差ΔＶを演算する（ΔＶ＝ＶＨ＊−ＶＨ）。コントローラ２２５は、電圧偏差ΔＶを補償するためのフィードバック制御（たとえばＰＩ制御）によって、式（６）のデューティ比ＤＴを演算する。なお、電圧Ｖ［１］＋Ｖ［２］および電圧指令値ＶＨ＊の電圧比から求められる理論昇圧比をさらに反映して、デューティ比ＤＴを演算することも可能である。

キャリア波発生部２４０は、シリーズ昇圧モードでは、直流電源Ｂ１，Ｂ２に共通のキャリア波ＣＷを発生する。ＰＷＭ制御部２３０は、シリーズ昇圧モードでは、デューティ比ＤＴおよびキャリア波ＣＷの比較に基づくＰＷＭ制御により、制御信号ＳＧ１〜ＳＧ５を生成する。

図３７には、シリーズ接続モードにおけるＰＷＭ制御部２３０の動作を説明するための波形図が示される。

図３７を参照して、制御パルス信号ＳＤは、電圧制御のためのデューティ比ＤＴと、キャリア波ＣＷとの電圧比較に基づくＰＷＭ制御によって生成される。ＤＴ＞ＣＷの期間では、制御パルス信号ＳＤがＨレベルに設定される一方で、ＣＷ＞ＤＴの期間では、制御パルス信号ＳＤがＬレベルに設定される。

したがって、デューティ比ＤＴの上昇に応じて、制御パルス信号ＳＤのＨレベル期間が長くなり、制御パルス信号／ＳＤのＬレベル期間が短くなる。上述のように、制御パルス信号ＳＤのＨレベル期間には、昇圧チョッパ回路の下アームオンが指令されるので、デューティ比ＤＴの上昇に応じて直流電源Ｂ１，Ｂ２の出力が増加する一方で、デューティ比ＤＴの低下に応じて直流電源Ｂ１，Ｂ２の出力が減少する。

制御信号ＳＧ１〜ＳＧ５は、図３５に示された論理演算式に従って、上記ＰＷＭ制御によって得られた制御パルス信号ＳＤ，／ＳＤに応じて生成される。

制御パルス信号ＳＤがＨレベルに設定されて、スイッチング素子Ｓ２，Ｓ４がオンされる下アームオン期間では、電流経路２０１，２０２（図３３）が形成される。したがって、リアクトル電流ＩＬ１およびＩＬ２は上昇する。

一方で、制御パルス信号ＳＤがＬレベルに設定されて、スイッチング素子Ｓ５がオン（Ｓ２，Ｓ４がオフ）される上アームオン期間では、電流経路２０３（図３４）が形成される。したがって、リアクトル電流ＩＬ１およびＩＬ２は、共通の値となって低下する。

なお、図３７中にも示されるように、下アームオンから上アームオンに切換えられたタイミングにおいて、電圧Ｖ［１］およびＶ［２］が異なるときや、リアクトルＬ１，Ｌ２のインダクタンスが異なるときには、リアクトル電流ＩＬ１およびＩＬ２の値が異なる。この期間では、後ほど詳細に説明する還流経路が形成されることによって、リアクトル電流ＩＬ１，ＩＬ２の通流が維持される。そして、還流経路の形成中にＩＬ１＝ＩＬ２になると、図３４の電流経路２０３が形成される。一旦形成された電流経路２０３は、当該下アームオン期間中、維持される。

このように、本実施の形態に従う電力変換器１０によれば、実施の形態２で説明したシリーズ昇圧モードにおいて、Ｖ［１］＋Ｖ［２］を出力電圧ＶＨへ昇圧するためのデューティ比ＤＴに応じて、図３５に示した論理式に従って、スイッチング素子Ｓ１〜Ｓ５がオンオフ制御される。これにより、昇圧比（ＶＨ／（Ｖ［１］＋Ｖ［２］））を抑制したＤＣ／ＤＣ変換によって、出力電圧ＶＨを電圧指令値ＶＨ＊に従って制御できる。これにより、特許文献２のシリーズ接続モードと同様に、主にリアクトルＬ１，Ｌ２での電力損失を抑制することによって、電力変換器１０での電力損失を低減することができる。具体的には、リアクトルＬ１およびＬ２が直列接続されることによってリアクトル電流ＩＬ１，ＩＬ２の変化勾配が抑制されるためリップル幅が小さくなることにより、リアクトルＬ１，Ｌ２のコア（図示せず）で生じる鉄損およびコイル巻線（図示せず）で生じる交流損失を低減することができる。

さらに、本実施の形態に従う電力変換器１０では、シリーズ昇圧モードにおける導通損失が、特許文献２の電力変換器１０♯（シリーズ接続モード）よりも抑制されるため、ＤＣ／ＤＣ変換をさらに高効率化することができる。

図３８は、比較例として示される電力変換器１０♯のシリーズ接続モードにおける電流経路を説明するための回路図である。すなわち、図３８では、特許文献２に記載された電力変換器１０♯が、図３３および図３４と同等に動作したときの電流経路が示される。

図３８を参照して、電力変換器１０♯では、直流電源Ｂ１およびＢ２に対する下アームオン期間では、スイッチング素子Ｑ２，Ｑ３，Ｑ４がオンされることによって、電流経路２０１♯および２０２♯が形成される。このとき、スイッチング素子Ｑ４にはリアクトル電流ＩＬ１に応じた導通損失が生じるとともに、スイッチング素子Ｑ２にはリアクトル電流ＩＬ２に応じた導通損失が生じる。さらに、スイッチング素子Ｑ３では、リアクトル電流ＩＬ１およびＩＬ２が重畳して流れるので、スイッチング素子Ｑ２，Ｑ４よりも大きい、電流（ＩＬ１＋ＩＬ２）に応じた導通損失が生じる。

これに対して、電力変換器１０のシリーズ昇圧モードにおける下アームオン期間では、図３３に示された電流経路２０１および２０２が形成される。したがって、スイッチング素子Ｓ２においてリアクトル電流ＩＬ１に応じた導通損失が生じるとともに、スイッチング素子Ｓ４においてリアクトル電流ＩＬ２に応じた導通損失が生じる。すなわち、電力変換器１０では、電力変換器１０♯でのスイッチング素子Ｑ２およびＱ４による導通損失と同等の導通損失が生じる。したがって、電力変換器１０における導通損失は、電力変換器１０♯と比較すると、スイッチング素子Ｑ３による導通損失分について、シリーズ昇圧モードにおける導通損失が抑制されることが理解できる。

再び図３８を参照して、電力変換器１０♯では、直流電源Ｂ１およびＢ２に対する上アームオン期間では、スイッチング素子Ｑ１，Ｑ３がオンされることによって、電力線ＰＬ，ＧＬ間に直流電源Ｂ１，Ｂ２を電気的に直列接続する電流経路２０３♯が形成される。したがって、スイッチング素子Ｑ１，Ｑ３の各々に、リアクトル電流ＩＬ１（ＩＬ１＝ＩＬ２）が流れる。これにより、２個のスイッチング素子Ｑ１およびＱ３の各々に、ＩＬ１（ＩＬ２）に応じた導通損失が生じる。

これに対して、電力変換器１０のシリーズ昇圧モードにおける上アームオン期間では、図３４に示された電流経路２０３が形成される。したがって、スイッチング素子Ｑ５のみにリアクトル電流ＩＬ１（ＩＬ１＝ＩＬ２）が流れる。すなわち、電力変換器１０では、１個のスイッチング素子Ｑ５のみに、ＩＬ１（ＩＬ２）に応じた導通損失が生じる。したがって、電力変換器１０における導通損失は、スイッチング素子１個分（すなわち、電力変換器１０♯と比較すると約半分）まで抑制されることが理解できる。

このように、電力変換器１０では、比較例の電力変換器１０♯と比較して、シリーズ昇圧モードにおけるスイッチング素子の導通損失が低減される。

以上、実施の形態２で説明したように、本実施の形態に従う電力変換器１０は、スイッチング素子Ｓ１〜Ｓ５のオンオフ制御の態様を切換えることによって、直流電源Ｂ１，Ｂ２が直列接続された状態でＤＣ／ＤＣ変換を実行するためのシリーズ昇圧モードでの動作を選択することができる。シリーズ昇圧モードの適用により、高電圧領域（ＶＨ＞（Ｖ［１］＋Ｖ［２］））において、昇圧比を抑制することによってＤＣ／ＤＣ変換を高効率化することができる。特に、電力変換器１０のシリーズ昇圧モードでは、同様のＤＣ／ＤＣ変換を実行する特許文献２の電力変換器（シリーズ接続モード）と比較して、スイッチング素子の導通損失を低減することによって、ＤＣ／ＤＣ変換をさらに高効率化することができる。

実施の形態１および２に説明したように、本実施の形態に従う電力変換器１０では、直流電源間の電力配分を制御できるパラレル昇圧モードおよび、高電圧領域での効率が改善されるシリーズ昇圧モードの各々において、スイッチング素子の導通損失が抑制される。

ここで、上述した、電力変換器１０におけるリアクトル電流の還流経路について、図３９に説明しておく。

図３９を参照して、電力変換器１０において、直流電源Ｂ１に対しては、ダイオードＤ２による電流経路２１１によって、リアクトル電流ＩＬ１が負である期間（ＩＬ１＜０）の還流経路を確保することができる。また、ダイオードＤ１による電流経路２１３ａによって、リアクトル電流ＩＬ１が正である期間（ＩＬ１＞０）の還流経路が確保できる。

同様に、直流電源Ｂ２に対しては、ダイオードＤ４による電流経路２１２によって、リアクトル電流ＩＬ２が負である期間（ＩＬ２＜０）の還流経路を確保することができる。また、ダイオードＤ３による電流経路２１３ｂによって、リアクトル電流ＩＬ２が正である期間（ＩＬ２＞０）の還流経路が確保できる。

このように、電力変換器１０では、シリーズ昇圧モードおよびパラレル昇圧モードを含む複数の動作モードの各々において、スイッチング素子Ｓ１〜Ｓ５のオンオフによらず、リアクトル電流ＩＬ１，ＩＬ２の還流経路を形成することができる。たとえば、図３７に示されたシリーズ昇圧モードにおいて、上アームオン期間の開始時にリアクトル電流ＩＬ１およびＩＬ２が異なる場合にも、還流経路２１３ａ，２１３ｂによって、リアクトル電流ＩＬ１，ＩＬ２の経路を確保することができる。

［実施の形態３］
実施の形態３では、実施の形態１および２で説明した電力変換器１０の回路構成の変形例について説明する。具体的には、図１に示された電力変換器１０のスイッチング素子Ｓ５を、双方向スイッチによって構成する変形例が示される。

再び図３２〜図３４を参照して、電力変換器１０の実際の制御では、電力線ＰＬ，ＧＬ間に短絡経路が形成されることを防ぐために、スイッチング素子Ｓ２，Ｓ４がオンされる下アームオン期間（図３３）および、スイッチング素子Ｓ５がオンされる上アームオン期間（図３４）の間での遷移では、スイッチング素子Ｓ２，Ｓ４，Ｓ５が全てオフされる、いわゆる「デッドタイム」が設けられる。デッドタイム期間におけるリアクトル電流ＩＬ１，ＩＬ２の還流経路は、逆並列ダイオードによって確保されることが知られている。

図４０には、電力変換器１０のシリーズ昇圧モードにおけるリアクトル電流が負のときのデッドタイム期間中の還流経路を説明するための等価回路図が示される。

図４０を参照して、リアクトル電流ＩＬ１が負の期間（ＩＬ１＜０）には、下アームオン期間において電流経路２０１を形成するためのスイッチング素子Ｓ２の逆並列ダイオードＤ２を用いて、リアクトル電流ＩＬ１のデッドタイム期間中の還流経路２１１を確保することができる。同様に、リアクトル電流ＩＬ２に対しても、電流経路２０２を形成する際のスイッチング素子Ｓ４の逆並列ダイオードＤ４を用いて、リアクトル電流ＩＬ２が負の期間（ＩＬ２＜０）におけるデッドタイム期間中の還流経路２１２を形成することができる。

図４１には、電力変換器１０のシリーズ昇圧モードにおけるリアクトル電流が正のときのデッドタイム期間中の還流経路を説明するための等価回路図が示される。

図４１を参照して、上アームオン期間では、オン状態のスイッチング素子Ｓ５を経由して、デッドタイム期間中の還流経路２０３が形成される。これに対して、リアクトル電流ＩＬ１が正の期間（ＩＬ１＞０）でのデッドタイム期間中の還流経路２１３ａは、スイッチング素子Ｓ５に対して逆並列ダイオードが配設されていないため、ダイオードＤ１の導通を伴って形成される。ダイオードＤ１は、デッドタイム期間中のみに導通するので、還流終了時にリカバリ損失が発生する。

同様に、リアクトル電流ＩＬ２が正の期間（ＩＬ２＞０）でのデッドタイム期間中の電流経路２１３ｂは、ダイオードＤ３の導通を伴って形成される。これにより、ダイオードＤ３においても、還流終了時にリカバリ損失が発生する。これらのリカバリ損失は、スイッチング素子Ｓ５に対して逆並列ダイオードが配設されていないため生じることになる。

次に、図４２を用いて、図１に示された電力変換器１０の回路構成において、シリーズ昇圧モードで上アームとして動作するスイッチング素子Ｓ５に逆並列ダイオードを配置できない理由を説明する。

図４２は、電力変換器１０のパラレル昇圧モードにおいて、第１アームを用いた昇圧チョッパ回路が形成されている場合の回路図である。

図４２（ａ）には、直流電源Ｂ１，Ｂ２の各々に対して上アームがオンされているときの回路図が示され、図４２（ｂ）には、直流電源Ｂ１，Ｂ２の各々に対して下アームがオンされているときの回路図が示される。

図４２（ａ）を参照して、スイッチング素子Ｓ５のオフ時（第１アーム形成時）に、上アームをオンするためには、スイッチング素子Ｓ１およびＳ３がオンされる。これにより、ノードＮ１が電力線ＰＬと電気的に接続される一方で、ノードＮ２は電力線ＧＬと電気的に接続される。これにより、ノードＮ１は出力電圧ＶＨに従った電位を有する一方で、ノードＮ２は接地電圧ＧＮＤに従った電位を有する。

図４２（ｂ）を参照して、スイッチング素子Ｓ５のオフ時（第１アーム形成時）に、下アームをオンするためには、スイッチング素子Ｓ２およびＳ４がオンされる。これにより、図４２（ａ）とは反対に、ノードＮ２が電力線ＰＬと電気的に接続される一方で、ノードＮ１は電力線ＧＬと電気的に接続される。これにより、ノードＮ２が出力電圧ＶＨに従った電位を有する一方で、ノードＮ１は接地電圧ＧＮＤに従った電位を有するようになる。

図４２（ａ），（ｂ）から理解されるように、電力変換器１０では、パラレル昇圧モードにおいて、スイッチングパターンに応じて、ノードＮ１およびＮ２の電位の高低が入れ替わる。したがって、図中に点線で表記するように、ダイオードＤ５を接続すると、スイッチング素子Ｓ５のオフによって電気的に遮断されるべき、ノードＮ１およびＮ２の間に電流経路が形成されてしまう。すなわち、ノードＮ１からＮ２へ向かう方向、および、ノードＮ２からＮ１へ向かう方向のいずれの方向にも、ダイオードＤ５を配設することができないことが理解される。

したがって、実施の形態３では、図４０および図４１を用いて説明したデッドタイム期間中の還流経路の形成によって発生するダイオードのリカバリ損失を解消するための電力変換器の回路構成を説明する。

図４３は、実施の形態３に従う電力変換器１１の構成を説明するための回路図である。
図４３を参照して、電力変換器１１は、図１に示された電力変換器１０と比較すると、ノードＮ１およびＮ２の間に接続される半導体素子として、スイッチング素子Ｓ５に代えて、双方向スイッチＳＢ５を有する点で異なる。すなわち、双方向スイッチＳＢ５は、「第５の半導体素子」に対応する。電力変換器１１のその他の構成は、電力変換器１０と同様であるので、詳細な説明は繰り返さない。

双方向スイッチＳＢ５は、ノードＮ１およびＮ２の間に電気的に直列接続された、ダイオードＤ５ａおよびスイッチング素子Ｓ５ａを有する。ダイオードＤ５ａは、ノードＮ１からノードＮ２へ向かう方向を順方向として、ノードＮ１，Ｎ２間に電気的に接続される。

双方向スイッチＳＢ５は、ノードＮ１およびＮ２の間に電気的に直列接続された、ダイオードＤ５ｂおよびスイッチング素子Ｓ５ｂをさらに有する。ダイオードＤ５ｂおよびスイッチング素子Ｓ５ｂは、ノードＮ１およびＮ２間に、ダイオードＤ５ａおよびスイッチング素子Ｓ５ａに対して並列に接続される。ダイオードＤ５ｂは、ノードＮ２からノードＮ１へ向かう方向を順方向として、ノードＮ１，Ｎ２間に電気的に接続される。

スイッチング素子Ｓ５ａ，Ｓ５ｂは、制御装置１００（図１）からの制御信号ＳＧ５ａ，ＳＧ５ｂにそれぞれ応じてオンオフ制御される。

双方向スイッチＳＢ５では、スイッチング素子Ｓ５ａがオンすると、ダイオードＤ５ａにより、ノードＮ１からＮ２に向かう方向に電流経路が形成される。一方で、スイッチング素子Ｓ５ａがオフすると、ノードＮ１からＮ２に向かう方向の電流経路は遮断される。

また、スイッチング素子Ｓ５ｂがオンすると、ダイオードＤ５ｂにより、ノードＮ２からＮ１に向かう方向に電流経路が形成される。一方で、スイッチング素子Ｓ５ｂがオフすると、ノードＮ２からＮ１に向かう方向の電流経路は遮断される。

このように、双方向スイッチＳＢ５において、スイッチング素子Ｓ５ａをオンする一方でスイッチング素子Ｓ５ｂをオフすると、ノードＮ１からＮ２に向かう電流経路が形成される一方で、ノードＮ２からＮ１に向かう電流経路は遮断される。反対に、スイッチング素子Ｓ５ｂをオンする一方でスイッチング素子Ｓ５ａをオフすると、ノードＮ２からＮ１に向かう方向に電流経路が形成される一方で、ノードＮ１からＮ２に向かう電流経路は遮断される。

双方向スイッチＳＢ５を有する電力変換器１１では、シリーズ昇圧モードにおいて、図４４に示す論理演算式に従って、スイッチング素子Ｓ１〜Ｓ４，Ｓ５ａ，Ｓ５ｂのオンオフが制御される。

図４４は、電力変換器１１のシリーズ昇圧モードにおいて各スイッチング素子をオンオフ制御するための論理演算式の一覧を示す図表である。

図４４を参照して、スイッチング素子Ｓ１〜Ｓ４は、電力変換器１０のシリーズ昇圧モードと同様に、図３５と同様の論理演算式に従ってオンオフ制御される。すなわち、下アームを形成するスイッチング素子Ｓ２，Ｓ４は、制御パルス信号ＳＤに従ってオンオフされる。また、スイッチング素子Ｓ１，Ｓ３は、シリーズ昇圧モードでは、オフに固定される。

スイッチング素子Ｓ５ａは、デッドタイム期間中の還流経路を確保するために。ノードＮ１からＮ２へ向かう電流経路を形成するべく、常時オンとされる。一方で、スイッチング素子Ｓ５ｂは、電力変換器１０でのスイッチング素子Ｓ５と同様に、制御パルス信号／ＳＤに従ってオンオフされる。これにより、上アームオン期間（スイッチング素子Ｓ２，Ｓ４のオフ期間）において、オン状態のスイッチング素子Ｓ５ｂおよびダイオードＤ５ｂによって、直流電源Ｂ１，Ｂ２を回生充電する電流経路を形成することができる。一方で、下アームオン期間（スイッチング素子Ｓ２，Ｓ４のオン期間）には、ノードＮ２からＮ１へ向かう回生充電経路は遮断される。

電力変換器１１においても、下アームオン期間（スイッチング素子Ｓ２，Ｓ４のオン時）には、電力変換器１０と同様に、電流経路２０１，２０２が形成される。また、上アームオン期間（スイッチング素子Ｓ５ｂのオン時）には、電力変換器１０と同様に、図３４に示された電流経路２０３を双方向に形成することができる。

したがって、実施の形態３に従う電力変換器１１においても、図４４に示された論理演算式に従ってスイッチング素子Ｓ１〜Ｓ４，Ｓ５ａ，Ｓ５ｂをオンオフすることにより、シリーズ昇圧モードにおける下アームオン期間および上アームオン期間を電力変換器１０と同様に設けることができる。これにより、電力変換器１１は、シリーズ昇圧モードにおいて、電力変換器１０のと同様のＤＣ／ＤＣ変換を実行することができる。

一方で、実施の形態３に従う電力変換器１１のシリーズ昇圧モードにおけるデッドタイム期間中の還流経路は、図４５および図４６のように形成される。

図４５には、電力変換器１１のシリーズ昇圧モードにおけるリアクトル電流が負のときのデッドタイム期間中の還流経路を説明するための等価回路図が示される。

図４５を参照して、下アームオン期間では、リアクトル電流ＩＬ１（ＩＬ１＜０）およびＩＬ２（ＩＬ２＜０）に対して、図４０と同様のデッドタイム期間中の還流経路２１１および２１２を形成することができる。したがって、下アームオン期間での電流経路２０１および２０２を形成するためのスイッチング素子Ｓ２およびＳ４の逆並列ダイオードＤ２およびＤ４を用いて、リアクトル電流ＩＬ１およびＩＬ２についてのデッドタイム期間中の還流経路を確保することができる。

図４６には、電力変換器１１のシリーズ昇圧モードにおけるリアクトル電流が正のときのデッドタイム期間中の還流経路を説明するための等価回路図が示される。

図４６を参照して、シリーズ昇圧モードでは、スイッチング素子Ｓ５ａがオンに固定されるため、ダイオードＤ５ａによる電流経路が常時確保されている。したがって、スイッチング素子Ｓ５ｂがオフされる上アームオン期間においても、ダイオードＤ５ｂによるノードＮ１からＮ２へ向かう電流経路は確保されている。

したがって、リアクトル電流ＩＬ１およびＩＬ２の各々（ＩＬ１＞０，ＩＬ２＞０）に対して、ダイオードＤ５ａを経由したデッドタイム期間中の還流経路２１３を形成することができる。この還流経路２１３は、上アームオン期間に形成される電流経路２０３（図３４）と一致している。このため、電力変換器１１では、電力変換器１０のようにデッドタイム期間中の還流経路の形成に応じてダイオードＤ１，Ｄ３にリカバリ損失が生じることがない。

したがって、実施の形態３の電力変換器１１は、シリーズ昇圧モードにおける電力損失を、図１に示された電力変換器１０よりも抑制することができる。

双方向スイッチＳＢ５を有する電力変換器１１では、パラレル昇圧モードにおいて、図４７に示す論理演算式に従って、スイッチング素子Ｓ１〜Ｓ４，Ｓ５ａ，Ｓ５ｂのオンオフが制御される。

図４７は、電力変換器１１のパラレル昇圧モードにおいて各スイッチング素子をオンオフ制御するための論理演算式の一覧を示す図表である。

図４７を参照して、スイッチング素子Ｓ１〜Ｓ４は、電力変換器１０のパラレル昇圧モードと同様に、図１２と同様の論理演算式に従ってオンオフ制御される。すなわち、スイッチング素子Ｓ２が制御パルス信号ＳＤ１に応じてオンオフされる一方で、スイッチング素子Ｓ１は制御パルス信号／ＳＤ１に応じてオンオフされる。同様に、スイッチング素子Ｓ４は制御パルス信号ＳＤ２に応じてオンオフされる一方で、スイッチング素子Ｓ３は制御パルス信号／ＳＤ２に応じてオンオフされる。制御パルス信号ＳＤ１，ＳＤ２は、電力変換器１０と同様に、図１３に示されたコンバータ制御部２５０によって生成することができる。

さらに、スイッチング素子Ｓ５ａ，Ｓ５ｂは、共通に、電力変換器１０のスイッチング素子Ｓ５と同様にオンオフされる。すなわち、制御パルス信号ＳＤ１およびＳＤ２の論理レベルが異なる期間において、スイッチング素子Ｓ５ａ，Ｓ５ｂは、共にオンされる。一方で、制御パルス信号ＳＤ１およびＳＤ２の論理レベルが同じである期間において、スイッチング素子Ｓ５ａ，Ｓ５ｂは、共にオフされる。

これにより、スイッチング素子Ｓ５ａ，Ｓ５ｂのオフ期間では、電力変換器１０においてスイッチング素子Ｓ５がオフされる期間と同様に、ノードＮ１およびＮ２の間の電流経路を両方向ともに遮断できる。すなわち、図４２（ａ），（ｂ）に示された回路状態においても、ノードＮ１およびＮ２の間を電気的に遮断できる。また、スイッチング素子Ｓ５ａ，Ｓ５ｂのオン期間では、電力変換器１０においてスイッチング素子Ｓ５がオンされる期間と同様に、ノードＮ１およびＮ２の間の電流経路を両方向ともに形成できる。

この結果、電力変換器１１においても、図４７に示された論理演算式に従ってスイッチング素子Ｓ１〜Ｓ４，Ｓ５ａ，Ｓ５ｂをオンオフすることにより、電力変換器１０のパラレル昇圧モードと同様のＤＣ／ＤＣ変換を実行することができる。

なお、パラレル昇圧モードにおいて、ノードＮ１およびＮ２間の電流経路は、図６で説明したように、Ｂ１ＬアームおよびＢ２Ｌアームの両方を形成する場合には、ノードＮ２からＮ１へ向かう電流経路を遮断する必要があるとともに、図７で説明したように、Ｂ１ＵアームおよびＢ２Ｕアームの両方を形成する場合には、ノードＮ１からＮ２へ向かう電流経路が遮断する必要がある。したがって、上述のように、スイッチング素子Ｓ５ａ，Ｓ５ｂの各々をスイッチング素子Ｓ５と共通に制御する制御の他、スイッチング素子Ｓ５ａ，Ｓ５ｂを別個に制御することも可能である。

たとえば、ノードＮ１からＮ２へ向かう電流経路を遮断するスイッチング素子Ｓ５ａについては、上記のＢ１ＵアームおよびＢ２Ｕアームの形成時にオフすればよいので、ＳＤ１＝ＳＤ２＝Ｌのときに限ってオフするように制御してもよい。すなわち、スイッチング素子Ｓ５ａは、（ＳＤ１ ｏｒ ＳＤ２）がＨレベルのときにオンし、Ｌレベルのときにオフするように制御してもよい。

同様に、ノードＮ２からＮ１へ向かう電流経路を遮断するスイッチング素子Ｓ５ｂについては、上記のＢ１ＬアームおよびＢ２Ｌアームの形成時にオフすればよいので、ＳＤ１＝ＳＤ２＝Ｈのときに限ってオフするように制御してもよい。すなわち、スイッチング素子Ｓ５ａは、（／ＳＤ１ ｏｒ ／ＳＤ２）がＨレベルのときにオンし、Ｌレベルのときにオフするように制御してもよい。

また、電力変換器１１のパラレル昇圧モードにおいても、実施の形態１の変形例に従うキャリア位相制御を適用することができる。すなわち、直流電源Ｂ１およびＢ２の出力制御にそれぞれ用いられるキャリア波ＣＷ１，ＣＷ２（図１３）の間に、図３０または図３１に示したような位相差を設けることにより、電力変換器１１のパラレル昇圧モードにおける電力損失をさらに抑性できる。

以上説明したように、双方向スイッチ素子をノードＮ１，Ｎ２間に適用した電力変換器１１によっても、電力変換器１０と同様のパラレル昇圧モードおよびシリーズ昇圧モードを選択的に適用した高効率のＤＣ／ＤＣ変換によって、出力電圧ＶＨを制御することができる。さらに、実施の形態３に従う電力変換器１１では、電力変換器１０と比較して、デッドタイム期間中の還流経路の形成時におけるダイオードのリカバリ損失を解消することによって、シリーズ昇圧モードにおける電力損失をさらに低減することができる。これにより、電力変換器１１ではＤＣ／ＤＣ変換を、さらに高効率化することができる。

なお、実施の形態３に従う電力変換器に適用される双方向スイッチの構成は、図４３に例示された構成に限定されるものではない。すなわち、両方向の電流経路の形成および遮断をそれぞれ独立に制御可能に構成されていれば、任意の構成の半導体素子を双方向スイッチＳＢ５として適用することが可能である。

［実施の形態３の変形例］
実施の形態３に従う電力変換器１１では、ノードＮ１およびＮ２間の半導体素子として、双方向スイッチＳＢ５が配置される。しかしながら、双方向スイッチＳＢ５は、電力変換器１１中で最も熱定格の低い箇所となる可能性がある。ここで、熱定格が低いとは、ある一定電流が一定期間通流した場合において、双方向スイッチの温度上昇が、他のスイッチング素子の温度上昇よりも高いことを意味するものとする。

したがって、実施の形態３の変形例では、双方向スイッチＳＢ５が他のスイッチング素子Ｓ１〜Ｓ４よりも温度上昇し易いときに好適なスイッチングパターンの切換制御について説明する。

図４８は、実施の形態３の変形例に従うスイッチングパターンの切換制御を説明するフローチャートである。このスイッチングパターンの切換制御は、電力変換器１１のパラレル昇圧モード時に適用される。なお、図４８に示したフローチャートに従う制御処理は、制御装置１００によって所定周期毎に実行される。

図４８を参照して、制御装置１００は、ステップＳ１００により、電力変換器１１の現在の動作モードがパラレル昇圧モードであるかどうかを判定する。

制御装置１００は、パラレル昇圧モードの選択時（Ｓ１００のＹＥＳ判定時）には、ステップＳ１１０に処理を進めて、双方向スイッチＳＢ５の温度Ｔ（ＳＢ５）が所定の判定温度Ｔｘよりも高いかどうかを判定する。

ステップＳ１１０による判定では、たとえば、双方向スイッチＳＢ５に設けられた温度センサ（図示せず）の出力に基づいて、温度Ｔ（ＳＢ５）を検知することができる。あるいは、双方向スイッチＳＢ５における通過電流の履歴（電流量の時間推移）に基づいて双方向スイッチＳＢ５の熱負荷を推定することによって、温度Ｔ（ＳＢ５）を推定することも可能である。

制御装置１００は、Ｔ（ＳＢ５）＞Ｔｘのとき（ステップＳ１１０のＹＥＳ判定時）には、双方向スイッチＳＢ５が高温状態であると判定して、ステップＳ１２０に処理を進める。制御装置１００は、ステップＳ１２０では、双方向スイッチＳＢ５をオフ状態に維持するように、パラレル昇圧モードにおけるスイッチング素子Ｓ１〜Ｓ４，Ｓ５ａ，Ｓ５ｂのオンオフを制御する。

この場合には、スイッチング素子Ｓ５ａ，Ｓ５ｂをオフ状態に固定したままで、スイッチング素子Ｓ１〜Ｓ４が、図１２に示された論理演算式に従って、制御パルス信号ＳＤ１（／ＳＤ１），ＳＤ２（／ＳＤ２）に応じてオンオフ制御される。これにより、双方向スイッチＳＢ５の高温時には、双方向スイッチＳＢ５への電流通過を回避して、これ以上の温度上昇を避けることができる。さらに、第１アームを用いた昇圧チョッパ回路を継続的に形成することによって、パラレル昇圧モードにおけるＤＣ／ＤＣ変換を実行することができる。

一方で、制御装置１００は、Ｔ（ＳＢ５）≦Ｔｘのとき（ステップＳ１１０のＮＯ判定時）には、双方向スイッチＳＢ５が非高温状態であると判定して、ステップＳ１３０に処理を進める。制御装置１００は、ステップＳ１３０では、図４７に示した論理演算式に従って、パラレル昇圧モードにおけるスイッチング素子Ｓ１〜Ｓ４，Ｓ５ａ，Ｓ５ｂのオンオフを制御する。これにより、双方向スイッチＳＢ５の非高温時には、双方向スイッチＳＢ５への電流通過を許容して、第１アームおよび第２アームを併用したパラレル昇圧モードの回路動作を実行することができる。

このように、実施の形態３の変形例に従うスイッチングパターンの切換制御によれば、実施の形態３に従う電力変換器１１において、双方向スイッチＳＢ５の熱定格が他のスイッチング素子Ｓ１〜Ｓ４より低い場合にも、双方向スイッチＳＢ５を過度の温度上昇から保護するように、パラレル昇圧モードにおけるＤＣ／ＤＣ変換を実行できる。

さらに、双方向スイッチＳＢ５の非高温時には、電力変換器１０と同様に、スイッチング素子の導通損失が低減された高効率のＤＣ／ＤＣ変換を実行することができる。

なお、実施の形態１に従う電源システム（図２）に対しても、パラレル昇圧モードでの動作時に実施の形態３の変形例に従うスイッチングパターンの切換制御を適用することも可能である。この場合には、スイッチング素子Ｓ５の温度に基づいてステップＳ１１０の判定を実行するとともに、スイッチング素子Ｔ５の高温時（Ｓ１２０）には、スイッチング素子Ｓ５をオフ状態に固定したままで、スイッチング素子Ｓ１〜Ｓ４は、図１２に示された論理演算式に従ってオンオフ制御される。一方で、スイッチング素子Ｓ５の非高温時（Ｓ１３０）には、図１２に示された論理演算式に従って、スイッチング素子Ｓ１〜Ｓ５がオンオフ制御される。

［実施の形態４］
実施の形態４では、実施の形態１〜３で説明した、シリーズ昇圧モードおよびパラレル昇圧モード以外の動作モードについて説明する。

図４９は、電力変換器１０，１１に適用される複数の動作モードの一覧を示す図表である。

図４９を参照して、複数の動作モードは、出力電圧ＶＨを電圧指令値ＶＨ＊に従って制御する「昇圧モード」と、スイッチング素子Ｓ１〜Ｓ５（Ｓ５ａ，Ｓ５ｂ）のオンオフを固定して直流電源Ｂ１および／またはＢ２を電力線ＰＬ，ＧＬと電気的に接続する「直結モード」とに大別される。

昇圧モードには、上述のパラレル昇圧モードおよびシリーズ昇圧モードが含まれる。パラレル昇圧モードでは、電力変換器１０のスイッチング素子Ｓ１〜Ｓ５を図１２に示された論理演算式に従ってオンオフ制御することにより、直流電源Ｂ１およびＢ２と電力線ＰＬ，ＧＬ（負荷３０）との間で並列にＤＣ／ＤＣ変換を実行することができる。同様に、電力変換器１１のスイッチング素子Ｓ１〜Ｓ５ａ，Ｓ５ｂを、図４７に示された論理演算式に従ってオンオフ制御することにより、直流電源Ｂ１およびＢ２と電力線ＰＬ，ＧＬ（負荷３０）との間で並列にＤＣ／ＤＣ変換を実行することができる。なお、パラレル昇圧モードでは、直流電源Ｂ１およびＢ２間の電力配分比を制御しながら、出力電圧ＶＨを電圧指令値ＶＨ＊に従って制御することができる。

シリーズ昇圧モードでは、電力変換器１０のスイッチング素子Ｓ１〜Ｓ５を図３５に示された論理演算式に従ってオンオフ制御することにより、直流電源Ｂ１，Ｂ２が直列接続された状態でＤＣ／ＤＣ変換を実行することができる。同様に、電力変換器１１のスイッチング素子Ｓ１〜Ｓ５ａ，Ｓ５ｂを、図４４に示された論理演算式に従ってオンオフ制御することにより、直流電源Ｂ１，Ｂ２が直列接続された状態でＤＣ／ＤＣ変換を実行することができる。なお、シリーズ昇圧モードでは、出力電圧ＶＨを電圧指令値ＶＨ＊に従って制御する際に、直流電源Ｂ１およびＢ２間の電力配分比は、電圧Ｖ［１］およびＶ［２］の比に応じて自動的に決まるので、パラレル昇圧モードのように直接制御することはできない。

なお、シリーズ昇圧モードは、ＶＨ＞（Ｖ［１］＋Ｖ［２］）の高電圧範囲にしか対応できないが、当該高電圧範囲での昇圧比を低減できるので、ＤＣ／ＤＣ変換を高効率化することができる。一方で、パラレル昇圧モードでは、ｍａｘ（Ｖ［１］，Ｖ［２］）＜ＶＨ≦Ｖ［１］＋Ｖ［２］の電圧範囲にも対応できるため出力電圧範囲が広い。さらに、直流電源Ｂ１およびＢ２間の電力配分比を制御することができるので、各直流電源Ｂ１，Ｂ２の充電状態（ＳＯＣ）についても制御可能である。

さらに、昇圧モードには、直流電源Ｂ１のみを用いて電力線ＰＬ，ＧＬ（負荷３０）との間でＤＣ／ＤＣ変換を行なう「直流電源Ｂ１による昇圧モード（以下、Ｂ１昇圧モード）」と、直流電源Ｂ２のみを用いて電力線ＰＬ，ＧＬ（負荷３０）との間でＤＣ／ＤＣ変換を行なう「直流電源Ｂ２による昇圧モード（以下、Ｂ２昇圧モード）」とが含まれる。なお、パラレル昇圧モードおよびシリーズ昇圧モード以外の動作モードでは、スイッチング素子Ｓ５ａ，Ｓ５ｂの各々のオンオフ動作は、電力変換器１０のスイッチング素子Ｓ５のオンオフ動作と共通である。

Ｂ１昇圧モードでは、直流電源Ｂ２は、出力電圧ＶＨがＶ［２］よりも高く制御されている限りにおいて、電力線ＰＬと電気的に切り離された状態を維持されて不使用とされる。Ｂ１昇圧モードでは、直流電源Ｂ１に対する昇圧チョッパ回路（第１アーム）のみが構成される。したがって、スイッチング素子Ｓ５（Ｓ５ａ，Ｓ５ｂ）のオフ固定によってノードＮ１およびＮ２間の電流経路が遮断された状態で、スイッチング素子Ｓ３，Ｓ４をオフに固定する一方で、スイッチング素子Ｓ１およびＳ２が、直流電源Ｂ１の出力を制御するためのデューティ比ＤＴ１に基づく、制御パルス信号／ＳＤ１およびＳＤ１にそれぞれ応じてオンオフ制御される。

同様に、Ｂ２昇圧モードでは、直流電源Ｂ１は、出力電圧ＶＨがＶ［１］よりも高く制御されている限りにおいて、電力線ＰＬと電気的に切り離された状態を維持されて不使用とされる。

Ｂ２昇圧モードでは、直流電源Ｂ２に対する昇圧チョッパ回路（第１アーム）のみが構成される。したがって、スイッチング素子Ｓ５（Ｓ５ａ，Ｓ５ｂ）のオフ固定によってノードＮ１およびＮ２間の電流経路が遮断された状態で、スイッチング素子Ｓ１，Ｓ２をオフに固定する一方で、スイッチング素子Ｓ３およびＳ４が、直流電源Ｂ２の出力を制御するためのデューティ比ＤＴ２に基づく、制御パルス信号／ＳＤ２およびＳＤ２にそれぞれ応じてオンオフ制御される。なお、Ｂ１昇圧モードおよびＢ２昇圧モードでは、デューティ比ＤＴ１またはＤＴ２は、出力電圧ＶＨを電圧指令値ＶＨ＊に従って制御（電圧制御）するように算出される。このように、昇圧モードに属する動作モードの各々では、出力電圧ＶＨは、電圧指令値ＶＨ＊に従って制御される。

一方、直結モードには、直流電源Ｂ１のみについて電力線ＰＬ，ＧＬとの間の電流経路が形成される「直流電源Ｂ１の直結モード（以下、Ｂ１直結モード）」と、直流電源Ｂ２のみについて電力線ＰＬ，ＧＬとの間に電流経路が形成される「直流電源Ｂ２の直結モード（以下、Ｂ２直結モード）」が含まれる。

Ｂ１直結モードでは、スイッチング素子Ｓ５（Ｓ５ａ，Ｓ５ｂ）のオフ固定によってノードＮ１およびＮ２間の電流経路が遮断された状態で、スイッチング素子Ｓ１がオンに固定される一方で、スイッチング素子Ｓ２〜Ｓ４がオフに固定される。これにより、直流電源Ｂ２は、電力線ＰＬ，ＧＬ間から切り離された状態となるため、出力電圧ＶＨは、直流電源Ｂ１の電圧Ｖ［１］と同等となる（ＶＨ＝Ｖ［１］）。Ｂ１直結モードでは、直流電源Ｂ２は、電力線ＰＬ，ＧＬ間から電気的に切り離された状態を維持されて不使用とされる。なお、Ｖ［２］＞Ｖ［１］の状態でＢ１直結モードを適用すると、スイッチング素子Ｓ１およびダイオードＤ３を経由して、直流電源Ｂ２からＢ１へ短絡電流が生じる。このため、Ｂ１直結モードの適用には、Ｖ［１］＞Ｖ［２］が必要条件となる。

同様に、Ｂ２直結モードでは、スイッチング素子Ｓ５（Ｓ５ａ，Ｓ５ｂ）のオフ固定によってノードＮ１およびＮ２間の電流経路が遮断された状態で、スイッチング素子Ｓ３がオンに固定される一方で、スイッチング素子Ｓ１，Ｓ２，Ｓ４がオフに固定される。これにより、直流電源Ｂ１は、電力線ＰＬ，ＧＬ間から切り離された状態となるため、出力電圧ＶＨは、直流電源Ｂ２の電圧Ｖ［２］と同等となる（ＶＨ＝Ｖ［２］）。Ｂ２直結モー
ドでは、直流電源Ｂ１は、電力線ＰＬ，ＧＬから電気的に切り離された状態を維持されて不使用とされる。なお、Ｖ［１］＞Ｖ［２］の状態でＢ２直結モードを適用すると、ダイオードＤ１およびスイッチング素子Ｓ３を経由して、直流電源Ｂ１からＢ２へ短絡電流が生じる。このため、Ｂ２直結モードの適用には、Ｖ［２］＞Ｖ［１］が必要条件となる。

なお、Ｖ［１］およびＶ［２］が同等である場合には、直流電源Ｂ１およびＢ２を電力線ＰＬ，ＧＬ間に電気的に並列接続した状態を維持する「パラレル直結モード」を選択することも可能である。パラレル直結モードでは、スイッチング素子Ｓ５（Ｓ５ａ，Ｓ５ｂ）のオフ固定によってノードＮ１およびＮ２間の電流経路が遮断された状態で、スイッチング素子Ｓ１，Ｓ３をオンに固定する一方で、スイッチング素子Ｓ２，Ｓ４がオフに固定される。これにより、出力電圧ＶＨは、Ｖ［１］およびＶ［２］と同等となる。Ｖ［１］およびＶ［２］間の電圧差は、直流電源Ｂ１およびＢ２間に短絡電流を生じさせるので、当該電圧差が小さいときに限定して、パラレル直結モードを適用することができる。

さらに、直結モードには、直流電源Ｂ１およびＢ２を、電力線ＰＬ，ＧＬ間に電気的に直列接続した状態を維持する「シリーズ直結モード」が含まれる。シリーズ直結モードでは、スイッチング素子Ｓ５（Ｓ５ａ，Ｓ５ｂ）のオン固定によってノードＮ１およびＮ２間の電流経路が形成された状態で、スイッチング素子Ｓ１〜Ｓ４がオフに固定される。これにより、出力電圧ＶＨは、直流電源Ｂ１およびＢ２の電圧Ｖ［１］およびＶ［２］の和と同等となる（ＶＨ＝Ｖ［１］＋Ｖ［２］）。

直結モードに含まれる動作モードの各々では、出力電圧ＶＨは、直流電源Ｂ１，Ｂ２の電圧Ｖ［１］，Ｖ［２］に依存して決まるため、直接制御することができなくなる。このため、直結モードに含まれる各動作モードでは、出力電圧ＶＨが負荷３０の動作に適した電圧に設定できなくなることにより、負荷３０での電力損失が増加する可能性がある。

一方で、直結モードでは、各スイッチング素子Ｓ１〜Ｓ５（Ｓ５ａ，Ｓ５ｂ）がオンオフされないため、電力変換器１０，１１での電力損失（オンオフに伴うスイッチング損失）が抑制される。したがって、負荷３０の動作状態によっては、直結モードの適用によって、負荷３０の電力損失増加量よりも電力変換器１０，１１での電力損失減少量が多くなることにより、電源システム５全体での電力損失が抑制できる可能性がある。

このように、電力変換器１０，１１では、スイッチング素子Ｓ１〜Ｓ５（Ｓ５ａ，Ｓ５ｂ）のスイッチングパターンの切換えによって、図４９に示された複数の動作モードを選択的に適用しながら、出力電圧ＶＨを制御することが可能である。

なお、図４９において、パラレル昇圧モードは「第１のモード」に対応し、シリーズ昇圧モードは「第２のモード」に対応する。さらに、Ｂ１昇圧モードは「第３のモード」に対応し、Ｂ２昇圧モードは「第４のモード」に対応し、Ｂ１直結モードは「第５のモード」に対応し、Ｂ２直結モードは「第６のモード」に対応する。さらに、シリーズ直結モードは、「第７のモード」に対応する。

本実施の形態において、負荷３０は、直流電圧（出力電圧ＶＨ）によって動作する機器であれば、任意の機器によって構成できる点について確認的に記載する。すなわち、本実施の形態では、電動車両の走行用電動機を含むように負荷３０が構成される例を説明したが、本発明の適用はこのような負荷に限定されるものではない。

［電力変換器の構成のさらなる変形例］
本実施の形態では、「第１の半導体素子」〜「第４の半導体素子」の各々について、スイッチング素子Ｓ１〜Ｓ４および逆並列ダイオードＤ１〜Ｄ４のペアによって構成する例を説明した。また、「第５の半導体素子」については、逆並列ダイオードが設けられないスイッチング素子Ｓ５（実施の形態１）または、双方向スイッチを構成するためのスイッチング素子Ｓ５ａ，Ｓ５ｂのペアによって構成する例を示した。すなわち、「第１の半導体素子」〜「第５の半導体素子」の全てが、電流経路の形成（オン）および遮断（オフ）を制御可能なスイッチング素子を備えた構成を例示した。これらの構成例では、直流電源Ｂ１，Ｂ２の両方に対して回生充電を適用できる。

しかしながら、直流電源Ｂ１およびＢ２の一方ないし両方を回生充電しない構成では、「第１の半導体素子」から「第４の半導体素子」の一部について、スイッチング素子もしくはダイオードのどちらかを省略することで構造を簡素化することができる。すなわち、「第１の半導体素子」から「第５の半導体素子」の一部のみが、上記スイッチング素子を有する構成とすることも原理上可能である。

たとえば、直流電源Ｂ１を回生充電せず、放電（力行）のみで使用する場合には、図１に示された電力変換器１０に代えて、図５０に示される電力変換器１２ａの構成を用いることができる。

図５０を参照して、電力変換器１２ａでは、図１に示された電力変換器１０と比較して、直流電源Ｂ１への回生を制御するためのスイッチング素子Ｓ１の配置を省略することができる。すなわち、ノードＮ１および電力線ＰＬの間の「第１の半導体素子」をダイオードＤ１のみで構成することができる。電力変換器１２ａにおいても、スイッチング素子Ｓ２〜Ｓ５のオンオフは、図１２（パラレル昇圧モード）、図３５（シリーズ昇圧モード）または、図４９（その他のモード）に従って制御される。さらに、電力変換器１２ａでは、主に、直流電源Ｂ１への回生電流の経路を確保するために配置されるダイオードＤ２についても省略できる可能性がある。

同様に、直流電源Ｂ２を回生充電せず、放電（力行）のみで使用する場合には、図５１に示される電力変換器１３ａの構成を用いることができる。図５１を参照して、電力変換器１３ａでは、図１に示された電力変換器１０と比較して、直流電源Ｂ２への回生を制御するためのスイッチング素子Ｓ３の配置を省略することができる。すなわち、ノードＮ２および電力線ＧＬの間の「第３の半導体素子」をダイオードＤ３のみで構成することができる。電力変換器１３ａにおいても、スイッチング素子Ｓ１，Ｓ２，Ｓ４，Ｓ５のオンオフは、図１２（パラレル昇圧モード）、図３５（シリーズ昇圧モード）または、図４９（その他のモード）に従って制御される。さらに、電力変換器１３ａでは、主に、直流電源Ｂ２への回生電流の経路を確保するために配置されるダイオードＤ４についても省略できる可能性がある。

さらに、直流電源Ｂ１およびＢ２の両方を回生充電せず、放電（力行）のみで使用する場合には、図５２に示される電力変換器１４ａの構成を用いることができる。図５２を参照して、電力変換器１４ａでは、図１に示された電力変換器１０と比較して、直流電源Ｂ１，Ｂ２への回生を制御するためのスイッチング素子Ｓ１，Ｓ３の配置を省略することができる。すなわち、ノードＮ１および電力線ＰＬの間の「第１の半導体素子」をダイオードＤ１のみで構成することができるとともに、ノードＮ２および電力線ＧＬの間の「第３の半導体素子」をダイオードＤ３のみで構成することができる。電力変換器１４ａにおいても、スイッチング素子Ｓ２，Ｓ４，Ｓ５のオンオフは、図１２（パラレル昇圧モード）、図３５（シリーズ昇圧モード）または、図４９（その他のモード）に従って制御される。さらに、電力変換器１４ａでは、主に、直流電源Ｂ１，Ｂ２への回生電流の経路を確保するために配置されるダイオードＤ２，Ｄ４についても省略できる可能性がある。

また、図４３の電力変換器１１において、シリーズ昇圧モードに関しては、直流電源Ｂ１およびＢ２のいずれか一方でも回生不能な場合には、力行動作に限定されるため、スイッチング素子Ｓ５ｂについては省略することができる。

また、パラレル昇圧モードに関しても、たとえば、直流電源Ｂ１およびＢ２の両方が回生不能で力行動作に限定される場合には、図２５から理解されるように、スイッチング素子Ｓ５ｂが通流させる方向には電流が生じない。あるいは、直流電源Ｂ１およびＢ２の一方のみが回生不能で力行動作する場合には、図２８で説明したように、スイッチング素子Ｓ５には電流が流れない。また、図４９に示したように、Ｂ１昇圧モード、Ｂ２昇圧モード、Ｂ１直結モードおよび、Ｂ２直結モードのいずれにおいても、スイッチング素子Ｓ５（スイッチング素子Ｓ５ａ，Ｓ５ｂ）には電流が流れない。

したがって、実施の形態３の回路構成（図４３）において、直流電源Ｂ１およびＢ２のいずれか一方でも回生充電しない場合には、ノードＮ２からＮ１へ向かう電流経路は常時不要であるので、スイッチング素子Ｓ５ｂおよびダイオードＤ５ｂを省略することが可能である。すなわち、「第５の半導体素子」についても、ノードＮ１からＮ２へ向かう電流経路をオンオフする機能のみを持たせるように構成することが可能である。

したがって、直流電源Ｂ１を回生充電せず、放電（力行）のみで使用する場合には、図４３に示された電力変換器１１に代えて、図５３に示される電力変換器１２ｂの構成を用いることも可能である。

図５３を参照して、電力変換器１２ｂでは、図５０に示された電力変換器１２ａと比較して、スイッチング素子Ｓ５に代えて、ノードＮ１からＮ２に向かう電流経路の形成／遮断を制御するためのスイッチング素子Ｓ５ａおよびダイオードＤ５ａが配置される。すなわち、電力変換器１２ｂでは、図４３に示された電力変換器１１の構成と比較して、直流電源Ｂ１への回生を制御するためのスイッチング素子Ｓ１の配置が省略されるとともに、「第５の半導体素子」に関してスイッチング素子Ｓ５ｂおよびダイオードＤ５ｂが省略されている。また、ダイオードＤ２についても、電力変換器１２ａ（図５０）と同様に省略することが可能である。電力変換器１２ｂにおいても、スイッチング素子Ｓ２〜Ｓ４，Ｓ５ａのオンオフは、図４７（パラレル昇圧モード）、図４４（シリーズ昇圧モード）または、図４９（その他のモード）に従って制御される。

また、直流電源Ｂ２を回生充電せず、放電（力行）のみで使用する場合には、図４３に示された電力変換器１１に代えて、図５４に示される電力変換器１３ｂの構成を用いることも可能である。

図５４を参照して、電力変換器１３ｂでは、図５１に示された電力変換器１３ａと比較して、スイッチング素子Ｓ５に代えて、ノードＮ１からＮ２に向かう電流経路の形成／遮断を制御するためのスイッチング素子Ｓ５ａおよびダイオードＤ５ａが配置される。すなわち、電力変換器１３ｂでは、図４３に示された電力変換器１１の構成と比較して、直流電源Ｂ２への回生を制御するためのスイッチング素子Ｓ３の配置が省略されるとともに、「第５の半導体素子」に関してスイッチング素子Ｓ５ｂおよびダイオードＤ５ｂが省略されている。また、ダイオードＤ４についても、電力変換器１３ａ（図５１）と同様に省略することが可能である。なお、電力変換器１３ｂにおいても、スイッチング素子Ｓ１，Ｓ２，Ｓ４，Ｓ５ａのオンオフは、図４７（パラレル昇圧モード）、図４４（シリーズ昇圧モード）または、図４９（その他のモード）に従って制御される。

同様に、直流電源Ｂ１およびＢ２の両方を回生充電せず、放電（力行）のみで使用する場合には、図４３に示された電力変換器１１に代えて、図５５に示される電力変換器１４ｂの構成を用いることも可能である。

図５５を参照して、電力変換器１４ｂでは、図５２に示された電力変換器１４ａと比較して、スイッチング素子Ｓ５に代えて、ノードＮ１からＮ２に向かう電流経路の形成／遮断を制御するためのスイッチング素子Ｓ５ａおよびダイオードＤ５ａが配置される。すなわち、電力変換器１４ｂでは、図４３に示された電力変換器１１の構成と比較して、直流電源Ｂ１，Ｂ２への回生を制御するためのスイッチング素子Ｓ１，Ｓ３の配置が省略されるとともに、「第５の半導体素子」に関してスイッチング素子Ｓ５ｂおよびダイオードＤ５ｂが省略されている。また、ダイオードＤ２，Ｄ４についても、電力変換器１４ａ（図５２）と同様に省略することが可能である。なお、電力変換器１４ｂにおいても、スイッチング素子Ｓ２，Ｓ４，Ｓ５ａのオンオフは、図４７（パラレル昇圧モード）、図４４（シリーズ昇圧モード）または、図４９（その他のモード）に従って制御される。

なお、直流電源Ｂ１，Ｂ２の両方を回生充電しない電力変換器１４ｂ（図５５）は、「第１の半導体素子」をダイオードＤ１で構成し、「第２の半導体素子」をスイッチング素子Ｓ２で構成し、「第３の半導体素子」をダイオードＤ３で構成し、「第４の半導体素子」をスイッチング素子Ｓ４で構成し、さらに、「第５の半導体素子」を少なくともノードＮ１からＮ２へ向かう電流経路をオンオフする機能のみを持たせるように構成したものである。この構成は、直流電源Ｂ１，Ｂ２と電力線ＰＬ，ＧＬとの間で、複数の動作モードを切換えて直流電力変換（ＤＣ／ＤＣ変換）を実行するための必要最小限の構成に相当する。なお、図５２の電力変換器１４ａでは、「第５の半導体素子」は、ノードＮ１からＮ２へ向かう電流経路に加えて、ノードＮ２からＮ１へ向かう電流経路についても共通にオンオフできる機能を有するように構成されている。

電力変換器１４ａ（図５２）および電力変換器１４ｂ（図５５）の構成に対して、「第１の半導体素子」にスイッチング素子Ｓ１をさらに設けることによって直流電源Ｂ１を回生充電することが可能となる（図５１，図５４）。この場合には、図５１，図５４にも示されるように、スイッチング素子Ｓ２に対してダイオードＤ２を逆並列接続することが好ましい。また、電力変換器１４ａ（図５２）および電力変換器１４ｂ（図５５）の構成に対して、「第３の半導体素子」にスイッチング素子Ｓ３をさらに設けることによって直流電源Ｂ２を回生充電することが可能となる（図５０，図５３）。この場合には、図５０，図５３にも示されるように、スイッチング素子Ｓ４に対してダイオードＤ４を逆並列接続することが好ましい。

なお、図５０〜図５５に示された電力変換器１２ａ，１２ｂ，１３ａ，１３ｂ，１４ａ，１４ｂにおいても、スイッチング素子Ｓ５またはＳ５ａの温度に基づいて、実施の形態３の変形例に従うスイッチングパターンの切換制御を適用することが可能である。

また、電力変換器１０（図１）または電力変換器１１（図４３）のように、「第１の半導体素子」から「第４の半導体素子」の各々をスイッチング素子およびダイオードの組によって構成するとともに、「第５の半導体素子」を両方向の電流（ノードＮ１からＮ２へ向かう電流およびノードＮ２からＮ１へ向かう電流）についての遮断機能を有することにより、直流電源Ｂ１，Ｂ２の両方に対して回生充電を適用できる。

なお、本実施の形態では、電力変換器１０，１１の構成について、スイッチング素子Ｓ１〜Ｓ５（ＳＢ５）およびリアクトルＬ１，Ｌ２の接続関係を図示して説明したが、電力変換器１０，１１の構成要素が、これらの素子に限定されることを意味するものではない。すなわち、本実施の形態において、構成要素同士が「電気的に接続される」との記載は、両要素間に他の回路要素やコネクタ端子が存在し、当該他の回路要素を経由して上記構成要素間に電気的な接続が確保されることを含むものとする。

たとえば、図１または図４３に例示された構成において、直流電源Ｂ１，リアクトルＬ１，スイッチング素子Ｓ１，Ｓ２、およびダイオードＤ１，Ｄ２によって構成される一般的な昇圧チョッパ回路に対して、残りの回路部分（スイッチング素子Ｓ３〜Ｓ５、ダイオードＤ３，Ｄ４、リアクトルＬ２，および直流電源Ｂ２を別ユニット化し、上記昇圧チョッパ回路に対して当該ユニットをコネクタ端子によって電気的接続するような構成とした場合にも、図示された回路要素間の電気的接続関係が同様であれば、本実施の形態に従う電力変換器および電源システムが構成されることとなる。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

５ 電源システム、１０，１１，１２ａ，１２ｂ，１３ａ，１３ｂ，１４ａ，１４ｂ 電力変換器、１０♯ 電力変換器（比較例）、３０，ＬＤ 負荷、３２ インバータ、３５ モータジェネレータ、３６ 動力伝達ギヤ、３７ 駆動輪、１００ 制御装置、１０１，１０２，１１１〜１１８，１２１〜１２６，２０１〜２０３ 電流経路、２１１，２１２，２１３ａ，２１３ｂ 電流経路（還流経路）、２５０，２５１ コンバータ制御部、２５２，２５４ 減算部、２１０，２２０，２２５ コントローラ、２３０ 制御部、２４０ キャリア波発生部、Ｂ１，Ｂ２ 直流電源、ＣＨ 平滑コンデンサ、ＣＨＰ 昇圧チョッパ回路、ＣＷ，ＣＷ１，ＣＷ２ キャリア波、Ｄ１〜Ｄ４ 逆並列ダイオード、ＤＴ，ＤＴ１，ＤＴ２ デューティ比、ＧＬ，ＰＬ 電力線、ＧＮＤ 接地電圧、ＩＬ，ＩＬ１，ＩＬ２ リアクトル電流、Ｌ，Ｌ１，Ｌ２ リアクトル、Ｎ１，Ｎ２ ノード、Ｐｌｓ１〜Ｐｌｓ３ 導通損失、Ｑ１〜Ｑ４，Ｓ１〜Ｓ４，Ｓ５ａ，Ｓ５ｂ 電力用半導体スイッチング素子、ＳＢ５ 電力用半導体スイッチング素子（双方向スイッチ）、ＳＤ，ＳＤ１，ＳＤ２，ＳＤ２ 制御パルス信号、ＳＧ１〜ＳＧ５ 制御信号、Ｔ０，Ｔ１，Ｔ２，Ｔ３ 期間、Ｔｘ 判定温度、ＶＨ 出力電圧、ＶＨ＊ 直流電圧。

Claims (11)

1. 高電圧側の第１の電力線および低電圧側の第２の電力線の間の直流電圧を制御するための電源システムであって、
   第１の直流電源と、
   第２の直流電源と、
   前記第１および第２の直流電源と前記第１および第２の電力線との間で直流電圧変換を実行するための電力変換器と、
   前記電力変換器の動作を制御するための制御装置とを備え、
   前記電力変換器は、
   前記第１の電力線と第１のノードとの間に電気的に接続される第１の半導体素子と、
   前記第１のノードと前記第２の電力線との間に、前記第１の直流電源と直列に電気的に接続される第１のリアクトルと、
   前記第２の電力線と前記第１のノードとの間に電気的に接続される第２の半導体素子と、
   第２のノードと前記第１の電力線の間に、前記第２の直流電源と直列に電気的に接続される第２のリアクトルと、
   前記第２のノードと、前記第２の電力線との間に電気的に接続される第３の半導体素子と、
   前記第１の電力線と前記第２のノードとの間に電気的に接続される第４の半導体素子と、
   前記第１のノードと前記第２のノードとの間に電気的に接続される第５の半導体素子とを備え、
   前記第１から第５の半導体素子のうちの、前記第２、第４および第５の半導体素子を含む少なくとも一部の半導体素子は、前記制御装置からの信号に応じて電流経路の形成および遮断を制御するように構成されたスイッチング素子を含み、
   制御装置は、前記第１の直流電源と前記第１および第２の電力線との間、ならびに、前記第２の直流電源と前記第１および第２の電力線との間で並列な直流電圧変換を実行するように前記電力変換器を動作させる場合には、前記第１の直流電源からの出力を制御するために前記第２の半導体素子中の前記スイッチング素子のオンオフを制御するとともに、前記第２の直流電源からの出力を制御するために前記第４の半導体素子中の前記スイッチング素子のオンオフを制御し、
   前記第１の半導体素子中に前記スイッチング素子が設けられているときには、前記第２の半導体素子中のスイッチング素子と相補的にオンオフされ、
   前記第３の半導体素子中に前記スイッチング素子が設けられているときには、前記第４の半導体素子中のスイッチング素子と相補的にオンオフされ、
   前記第５の半導体素子において、前記第１および第３の半導体素子の両方で前記電流経路が形成されている期間では少なくとも前記第１のノードから前記第２のノードへ向かう電流経路が非形成とされる一方で、前記第２および第４の半導体素子の両方で前記電流経路が形成されている期間では少なくとも前記第２のノードから前記第１のノードへ向かう電流経路が非形成とされるように前記スイッチング素子のオンオフは制御される、電源システム。
2. 前記第１から第４の半導体素子の各々は、
   電流経路を形成するオン状態と当該電流経路を遮断するオフ状態とを前記制御装置からの信号に応答して選択的に形成するためのスイッチング素子と、
   前記スイッチング素子と逆並列に接続されて、順バイアス時に電流経路を形成するためのダイオードとを含み、
   前記第５の半導体素子は、
   前記第１および第２のノード間の電流経路を形成するオン状態と当該電流経路を遮断するオフ状態とを前記制御装置からの信号に応答して選択的に形成するためのスイッチング素子を含む、請求項１記載の電源システム。
3. 前記第１から第４の半導体素子の各々は、
   電流経路を形成するオン状態と当該電流経路を遮断するオフ状態とを前記制御装置からの信号に応答して選択的に形成するためのスイッチング素子と、
   前記スイッチング素子とそれぞれ逆並列に接続されて、順バイアス時に電流経路を形成するためのダイオードとを含み、
   前記第５の半導体素子は、
   前記第１のノードから前記第２のノードへ向かう電流経路を前記第１および第２のノード間に形成するオン状態と当該電流経路を遮断するオフ状態とを前記制御装置からの信号に応答して選択的に形成するためのスイッチング素子と、
   前記第２のノードから前記第１のノードへ向かう電流経路を前記第１および第２のノード間に形成するオン状態と当該電流経路を遮断するオフ状態とを前記制御装置からの信号
   に応答して選択的に形成するためのスイッチング素子とを含む、請求項１記載の電源システム。
4. 前記第２および第４の半導体素子の各々において、電流経路を形成するオン状態と当該電流経路を遮断するオフ状態とを前記制御装置からの信号に応答して選択的に形成するためのスイッチング素子が設けられ、
   前記第１および第３の半導体素子において、前記第１のノードから前記第１の電力線へ向かう方向を順方向として接続されたダイオードと、前記第２の電力線から前記第２のノードへ向かう方向を順方向として接続されたダイオードとがそれぞれ設けられ、
   前記第５の半導体素子において、少なくとも前記第１のノードから前記第２のノードへの電流経路の形成および遮断を制御するためのスイッチング素子が設けられる、請求項１記載の電源システム。
5. 前記第１および第３の半導体素子のいずれか一方において、前記ダイオードと並列に接続されたスイッチング素子がさらに設けられ、当該スイッチング素子は、前記オン状態および前記オフ状態を前記制御装置からの信号に応答して選択的に形成する、請求項４記載の電源システム。
6. 前記制御装置は、前記第１の直流電源からの出力を制御するための第１のパルス幅変調制御に用いる第１のキャリア波と、前記第２の直流電源からの出力を制御するための第２のパルス幅変調制御に用いる第２のキャリア波との位相差を、前記第１の直流電源からの出力デューティ比および前記第２の直流電源からの出力デューティ比に応じて変化させるとともに、前記第１のパルス幅変調制御によって得られた第１の制御パルス信号および前記第２のパルス幅変調制御によって得られた第２の制御パルス信号に基づいて、各前記スイッチング素子による前記電流経路の形成および遮断を制御する、請求項１記載の電源システム。
7. 前記制御装置は、前記第１のリアクトルの電流の変曲点と前記第２のリアクトルの電流の変曲点とが同一タイミングとなるように、前記位相差を調整する、請求項６記載の電源システム。
8. 前記制御装置は、前記第５の半導体素子の温度が所定の判定温度よりも高い場合には、前記第５の半導体素子中の前記スイッチング素子をオフに固定するとともに前記第１から第４の半導体素子中の前記スイッチング素子をオンオフ制御する一方で、前記第５の半導体素子の温度が前記判定温度よりも低い場合には、前記第１から第５の半導体素子中の前記スイッチング素子をオンオフ制御する、請求項１〜５のいずれか１項に記載の電源システム。
9. 前記電力変換器は、前記制御装置による前記スイッチング素子のオンオフ制御の態様を切換えることによって、前記直流電圧変換の態様が異なる複数の動作モードを切換えて動作し、
   前記複数の動作モードは、前記第１および第２の直流電源と前記第１および第２の電力線との間での前記並列な直流電圧変換を実行する第１の動作モードと、
   直列接続された前記第１および第２の直流電源と前記第１および第２の電力線との間で直流電圧変換を実行するための第２のモードとを含み、
   前記制御装置は、前記第２のモードにおいて、前記第２および第４の半導体素子中の前記スイッチング素子が前記オン状態とされる第１の期間と、前記第２および第４の半導体素子中の前記スイッチング素子が前記オフ状態とされるともに前記第１および第２のノードの間に前記第５の半導体素子による電流経路が形成される第２の期間とが交互に設けられるように、各前記スイッチング素子をオンオフ制御する、請求項１〜８のいずれか１項に記載の電源システム。
10. 前記複数の動作モードは、
    前記第１の直流電源と前記第１および第２の電力線との間で直流電圧変換を実行するとともに、前記第２の直流電源が前記第１および第２の電力線の間から電気的に切り離された状態を維持する第３のモードと、
    前記第２の直流電源と前記第１および第２の電力線との間で直流電圧変換を実行するとともに、前記第１の直流電源が前記第１および第２の電力線の間から電気的に切り離された状態を維持する第４のモードとをさらに含み、
    前記制御装置は、
    前記第３のモードにおいては、前記第３、第４および第５の半導体素子中の前記スイッチング素子をオフ状態に維持する一方で、前記第１および第２の半導体素子中の前記スイッチング素子をオンオフ制御することによって前記第１および第２の電力線間の前記直流電圧を制御し、
    前記第４のモードにおいては、前記第１、第２および第５の半導体素子中の前記スイッチング素子を前記オフ状態に維持する一方で、前記第３および第４の半導体素子中の前記スイッチング素子をオンオフ制御することによって前記第１および第２の電力線間の前記直流電圧を制御する、請求項９記載の電源システム。
11. 前記複数の動作モードは、
    前記第１の直流電源が前記第１および第２の電力線の間に電気的に接続される一方で、前記第２の直流電源が前記第１および第２の電力線の間から電気的に切り離される状態を維持する第５のモードと、
    前記第２の直流電源が前記第１および第２の電力線の間に電気的に接続される一方で、前記第１の直流電源が前記第１および第２の電力線の間から電気的に切り離される状態を維持する第６のモードと、
    前記第１および第２の直流電源が前記第１および第２の電力線の間に電気的に直列接続される状態を維持する第７のモードとをさらに含む、請求項９または１０に記載の電源システム。

Images