JP5656501B2

JP5656501B2 - 半導体装置及びその製造方法

Info

Publication number: JP5656501B2
Application number: JP2010176865A
Authority: JP
Inventors: 弘明冨田; 和之須藤
Original assignee: Semiconductor Components Industries LLC
Current assignee: Semiconductor Components Industries LLC
Priority date: 2010-08-06
Filing date: 2010-08-06
Publication date: 2015-01-21
Anticipated expiration: 2030-08-06
Also published as: US8796869B2; US20120032307A1; JP2012038872A

Description

本発明は、半導体装置及びその製造方法に関し、特に、ダイシングライン近傍の段差部を介して該段差部の下の面から上の面まで延在する配線の形成に係る半導体装置及びその製造方法に関するものである。

半導体装置の製造工程では、フォトリソグラフィ工程を経て、ＬＯＣＯＳ（ＬｏｃａｌＯｘｉｄａｔｉｏｎｏｆＳｉｌｉｃｏｎ）段差、ポリシリコン配線段差、アルミニューム配線段差等の種々の段差部に、該段差部の下の面から上の面に跨って延在するパターンを形成しなければならない。この場合、段差部に垂直に入射した露光光が斜め方向に反射されるためフォトマスクパターンに従ったパターンが半導体基板上に転写されない場合がある。

微細化の進んだ製造ラインではフォトレジストはポジタイプがメインとなる。ポジレジストの場合、半導体基板上にパターンを形成する部分が黒色となるレチクル（フォトマスク）が使用され、レチクルの透明部分から垂直に入射する光で露光された半導体基板上のポジレジストは現像工程を経ることにより除去される。半導体基板上にはレチクルの黒パターンが転写される。

この場合、半導体基板上に存在する上記種々の段差部分で反射された光がレチクルの黒パターンの下に回りこみ、露光されるべきでない部分のフォトレジストが露光されてしまう場合がある。現像工程を経ることにより半導体基板上に転写されるパターンの内、光の回り込みがあった部分のレジストも除去され、結果的に半導体基板上に設計より細いパターンが転写され、はなはだしい時にはパターンが切断されてしまう。

半導体基板に微細化が不要な、デザインルールの大きなパターンを形成する場合は、通常、ポジタイプのフォトレジストは使用されず、ネガタイプのフォトレジストが使用される。この場合、光が照射されたネガレジストが硬化し、現像工程を経ることにより光の照射されない部分のネガレジストは取り除かれる。

従って、段差部で光が反射しレチクルの黒パターンの下方のネガレジストを露光したとしても硬化するネガレジストの幅が大きくなりパターンに出っ張りが形成されるだけで該パターンが切断されることはない。通常、パターンの幅が大きくなったとしても微細化されていないデザインルールの場合、問題となることはない。

段差部での光の反射のため、半導体基板に細りや出っ張りのような異常パターンが転写されるのを防止する方策として、被露光対象物の表面に反射防止膜を被覆する方法や、フォトレジスト材料に工夫をする方法等が以下の特許文献１、特許文献２、特許文献３に開示されている。

特開平９−６９４７９号公報特開平９−２１１８４９号公報特開２００５−０７２５５４号公報

半導体基板に形成された段差部に、その下の面から上の面に跨って延在する反射率の高い電極パターンを形成する場合には、段差部での反射光により半導体基板に細り等の異常パターンが転写される確率が一層高くなる。係る異常パターンが問題となるのは微細化の進んだポジタイプのフォトレジストを使用する場合が殆どである。特許文献１等の対象もその様な場合である。

通常、デザインルールの大きなパターンを対象とするネガレジストを使用する場合は、段差部での露光光の反射光は半導体基板への転写パターンを多少太くするだけで余り問題とならない。しかし、デザインルールの大きなパターンでもポジレジストを使用する場合がある。微細パターンのため殆どのフォトリソグラフィ工程でポジレジストを使用する半導体装置の製造ラインで、１〜２工程程度のみ微細化されないパターンがあるような場合である。

この場合、ネガレジストを使用すればパターン形成はできるがレジスト塗布工程、レジスト現像工程でそれぞれ２種類のレジスト材料及び２種類の現像液を準備する必要があり材料手配、材料管理、装置管理、装置稼働率等の点で問題となる。また、ポジレジストが主流となる現状ではネガレジストを安価に入手するのも困難になる。

このようなデザインルールの大きなパターンをポジレジストで形成する場合でも段差部からの反射光が問題となる場合がある。

後述する図５、図１３に示すように、表面側のダイシングラインＳ近傍に第１の配線３が形成された半導体基板１上にガラス板４等を接着し、半導体基板１の裏面側から該半導体基板１をエッチングし、第１の配線３の裏面を露出させるような場合である。この場合、１００μｍ前後以上の膜厚からなる半導体基板１の裏面から該半導体基板１の表面の第１の配線３の裏面まで傾斜面を有する段差部Ｄが形成される。

ポジタイプのフォトレジストを使用して、図８に示すように第１の配線３の裏面と接続し、この段差部Ｄを跨って半導体基板１の裏面に延在する第２の配線８を形成する場合、段差部Ｄで反射した光により第１の配線３と接続される部分を含む段差部Ｄの下の面の第２の配線８に、図２に示すような異常な細り部８ａが形成される場合がある。段差部Ｄの下の面で第２の配線８に細り部８ａが形成され、該第２の配線８が細くなった場合該第２の配線の配線抵抗が増大し、極端な場合は断線する。

従って、このようなダイシングラインＳの近傍に存在する段差部Ｄに第２の配線８を形成する場合でも段差部Ｄの下の面で第２の配線８の異常な細り部８ａが発生しないようにする必要がある。

本発明の半導体装置は、半導体チップの側面部の近傍であって、当該半導体チップの表面に第１の絶縁膜を介して形成された第１の配線と、前記第１の配線を含む前記半導体チップ上に接着剤を介して接着された支持板と、前記半導体チップの側面部に形成され、該半導体チップの裏面が狭く、表面が広い傾斜壁面からなる段差部を有し、且つ、少なくとも前記第１の配線の裏面の一部を露出する凹部と、前記凹部に露出された第１の配線に接続され、第２の絶縁膜を介して前記凹部の３つの前記段差部上を一体となり被覆し該半導体チップの裏面上まで延在して形成された第２の配線と、を具備することを特徴とする。

本発明の半導体装置は、前記第２の配線が前記半導体装置の端面に対し垂直方向に延びる前記段差部の内、前記半導体チップの側面に形成された前記切り込みより内側部分の該段差部上から該半導体チップの裏面上まで延在し形成されたことを特徴とする。

また、本発明の半導体装置は、半導体チップの側面部の近傍であって、当該半導体チップの表面に第１の絶縁膜を介して形成された第１の配線と、前記第１の配線を含む前記半導体チップ上に接着剤を介して接着された支持板と、前記半導体チップの側面部に形成され、該半導体チップの裏面が狭く、表面が広い傾斜壁面からなる段差部を有し、且つ、少なくとも前記第１の配線の裏面の一部を露出する凹部と、前記凹部に露出された第１の配線に接続され、第２の絶縁膜を介して前記凹部の半導体装置の端面と平行方向に延びる段差部を介して前記半導体チップの裏面上まで延在して形成された第２の配線と、前記凹部の前記半導体装置の端面に対して垂直方向に延在する２つの段差部を被覆するダミー配線と、を具備することを特徴とする。

また、本発明の半導体装置の製造方法は、複数の半導体チップを含む半導体基板の第１の面上に形成し、前記複数の半導体チップのダイシングライン近傍に配置した第１の配線上を覆うように、接着剤を介して支持板を接着する工程と、第２の面より前記半導体基板の一部を選択的に除去して、該半導体基板の第２の面側が狭く、第１の面側が広い傾斜壁面からなる段差部を有し、且つ前記第１の配線の下部にある第２の絶縁膜を露出するダイシングラインに跨る開口部を形成する工程と、前記第１の配線に接続し、第２の絶縁膜を介して前記開口部の前記段差部の内、前記ダイシングラインの該段差部及び該ダイシングラインの近傍部分の前記半導体チップの段差部を除く該段差部を一体となり被覆し前記半導体基板の第２の面上まで延在する第２の配線を形成する工程と、前記半導体基板の第２の面上に、前記ダイシングラインに沿って切り込みを入れる工程と、前記切り込みに沿ってダイシングを行い、各々の前記半導体チップを分離する工程と、を有することを特徴とする。

また、本発明の半導体装置の製造方法は、前記ダイシングラインの近傍部分の前記半導体チップの前記段差部が該ダイシングラインに対し垂直方向に延びる該段差部の内、該ダイシングラインと隣接する部分から前記切り込みの該ダイシングラインと反対側となる内側近傍部分まで延在する該半導体チップの該段差部であることを特徴とする。

また、本発明の半導体装置の製造方法は、半導体チップの側面部の近傍であって、当該半導体チップの表面に第１の絶縁膜を介して第１の配線を形成する工程と、前記第１の配線を含む前記半導体チップ上に接着剤を介して支持板を接着する工程と、前記半導体チップの側面部に該半導体チップの裏面が狭く、表面が広い傾斜壁面からなる段差部を有し、且つ、少なくとも前記第１の配線の裏面の一部を露出する凹部を形成する工程と、前記凹部に露出された第１の配線に接続され、第２の絶縁膜を介して前記凹部のダイシングラインに対し平行方向に延在する前記段差部を介して前記半導体チップの裏面上まで延在する第２の配線を形成し、前記凹部のダイシングラインに対して垂直方向に延在する２つの段差部のそれぞれを被覆するダミー配線を前記第２の配線と同時に形成する工程と、前記半導体チップの側面から前記支持板に向かって支持板側が広くなる傾斜面からなる切り込みを形成する工程と、前記切り込みに沿ってダイシングを行い、各々の前記半導体チップを分離する工程と、を有することを特徴とする。

本発明の半導体装置及びその製造方法によれば、第２の配線が段差部の下の面で異常な細り部を形成することはない。従って、歩留及び信頼性の高い半導体装置を生産することができる。

本発明の第１の実施形態における半導体装置及びその製造方法を示す半導体装置を裏面から見た拡大した平面図である。比較例に係る半導体装置及びその製造方法を示す半導体装置を裏面から見た拡大した平面図である。本発明の第１の実施形態における半導体装置の断面図である。本発明の第１の実施形態における半導体装置の製造方法を示す断面図である。本発明の第１の実施形態における半導体装置の製造方法を示す断面図である。本発明の第１の実施形態における半導体装置の製造方法を示す断面図である。本発明の第１の実施形態における半導体装置の製造方法を示す断面図である。本発明の第１の実施形態における半導体装置の製造方法を示す断面図である。本発明の第１の実施形態における半導体装置の製造方法を示す断面図である。本発明の第１の実施形態における半導体装置の製造方法を示す断面図である。本発明の第１の実施形態における半導体装置の製造方法を示す断面図である。本発明の第１の実施形態における半導体装置の製造方法を示す断面図である。本発明の第１の実施形態における半導体装置及びその製造方法を示す半導体装置を裏面から見た平面図である。金属層が被覆された半導体基板の段差部に入射する露光光が段差部で反射される様子を示す図面である。本発明の第２の実施形態における半導体装置及びその製造方法を示す半導体装置を裏面から見た拡大した平面図である。

［第１の実施形態］
本実施形態の半導体装置５０について図１及び図３に基づいて以下に説明する。図１は半導体装置５０を裏面側から見たときの概略の平面図の一部を拡大して示している。図３は図１のＡ−Ａ断面図である。本発明の半導体装置５０はＣＳＰ（ＣｈｉｐＳｉｚｅＰａｃｋａｇｅ）型の半導体装置である。また、図２に、比較のために、本発明と異なり、問題を抱える半導体装置の裏面側から見たときの概略の平面図を示す。

本発明に係る半導体装置５０は、図３に示すように、その表面の端部近傍に第１の配線３が形成された半導体チップ１ａを有し、該半導体チップ１ａの表面に接着層５を介してガラス基板４が接着されている。また、半導体チップ１ａの端面は、該半導体チップ１ａの裏面側から第１の配線３の裏面まで延在する傾斜面からなる段差部Ｄを有する。該段差部Ｄ上を第１の配線３と接続され、半導体チップ１ａの端部から半導体チップ１ａの裏面まで第２の絶縁膜６を介して第２の配線８が延在する。

段差部Ｄは、図１の平面図で示すように、半導体装置５０の端面Ｅに垂直方向に延在する２つの段差部Ｄ１と、該端面Ｅに平行方向に延在する１つの段差部Ｄ２から構成される。即ち、段差部Ｄは半導体チップ１ａの端面から内部に向かう凹部を構成する。

本発明の半導体装置５０は、図１に示すように、半導体チップ１ａの端部から半導体チップ１ａの裏面まで延在する第２の配線８が段差部Ｄの内、半導体装置５０の端面Ｅに対して垂直方向に延在する段差部Ｄ１の該端面Ｅに隣接する一部を除く領域を一体として経由して形成される。

この結果、後述の製造方法で示すように、半導体チップ１ａの裏面側から入射する露光光Ｈ０は第２の配線と同一パターンからなる黒色のレチクルパターンで覆われた段差部Ｄに入射することができない。従って、段差部Ｄに入射する露光光Ｈ０が存在しないので段差部Ｄからの反射光Ｈ１も存在しない。

但し、黒色のレチクルパターンで覆われていない、半導体装置５０の端面Ｅに対して垂直方向に延びる段差部Ｄ１の内、該端面Ｅに隣接する部分で図１に示すように矢印で示す反射光Ｈ１が発生する。しかし、この部分には第２の配線８が形成されないので反射光Ｈ１が存在したとしても第２の配線形成上の問題とならない。

図２に比較例として、第２の配線８が半導体装置５０の端面Ｅと平行方向に延在する段差部Ｄ２を経由して形成された場合の様子を示す。段差部Ｄ１に入射した露光光Ｈ０は矢印で示す反射光Ｈ１となり半導体装置５０の端面Ｅ側に延在する第２の配線８の側面方向に垂直に入射する。その結果、その部分のポジレジストが感光し、最終的に同図に示すように、第２の配線８に異常な細り部８ａが形成される。極端な場合には、第２の配線８が断線しかかったり、断線する。

それに対して、本発明の半導体装置５０は、第２の配線８を半導体装置５０の端面Ｅに対して垂直方向に延びる段差部Ｄ１の該端面Ｅに隣接する一部を除く段差部Ｄに一体として形成するため段差部Ｄに入射した露光光Ｈ０の反射光Ｈ１が第２の配線８に異常な細り部８ａを形成することがない。この結果、第２の配線８が段差部Ｄの下の面で断線等することがなく歩留、信頼性の高い半導体装置が実現できる。

このように、第２の配線８を半導体装置５０の端面Ｅに対して垂直方向に延びる段差部Ｄ１の該端面Ｅに隣接する部分を除く段差部Ｄを一体として経由して半導体チップ１ａの裏面側に引き出したのが本発明の特徴である。

以下に、本発明による半導体装置の製造方法を、図４至図１２の半導体装置の断面図、及び図１、図１３の半導体装置の裏面側の平面図を参照しながら説明する。

最初に、図４に示すように、半導体基板１を用意する。半導体基板１には、例えばＣＣＤのイメージセンサや半導体メモリ等の半導体素子を、所定の半導体製造プロセスにより形成している。その表面上に第１の絶縁膜２を介して、後に、半導体チップ毎に分断するためのダイシングラインＳ付近で、所定の間隙を有して第１の配線３を形成する。ここで、第１の配線３は、半導体装置５０のボンディングパットから、ダイシングラインＳ付近まで拡張されたパッドである。すなわち、第１の配線３は外部接続パッドであって、半導体装置５０の図示しない回路と電気的に接続されている。

次に、第１の配線３が形成された半導体基板１上に、支持板として用いるガラス基板４を、透明の接着剤として樹脂５（例えばエポキシ樹脂）を用いて接着する。なお、ここでは、支持板としてガラス基板、接着剤としてエポキシ樹脂を使用しているが、シリコン基板やプラスチックの板を支持板として用いてもよく、接着剤はこれらの支持板に対して適切な接着剤を選択すればよい。

その後、半導体基板１について、ガラス基板４を接着した面と反対側の面をバックグラインドして、基板の厚さを薄くする。バックグラインドされた半導体基板１の面では、スクラッチが発生し、幅、深さが数μm程度になる凹凸ができる。これを小さくするために、半導体基板１の材料であるシリコンと第１の絶縁膜２の材料であるシリコン酸化膜に比して高いエッチング選択比を有する薬液を用いてウエットエッチングを行う。

次に、図５（ａ）及び図５（ｂ）に示すように、半導体基板１において、ガラス基板４を接着した面と反対側の面に対して、第１の配線３の一部を露出できるように開口部を設けた不図示のレジストパターンをマスクとして、半導体基板１の等方性エッチングを行う。この結果、第１の配線３が存在する部分では、図５（ａ）に示すように、ダイシングラインＳの部分で開口するウィンドウ２０が形成され、第１の絶縁膜２が露出した状態となる。

一方、ウィンドウ２０の外側の第１の配線３が存在しない部分では、図５（ｂ）に示すように、半導体基板１が残ったままとなる。結果として、図５（ａ）及び図５（ｂ）の半導体装置を半導体基板１側から見た場合には、図１３の平面図のようになる。

ウインドウ２０は図５（ａ）に示すように傾斜壁面からなる段差部Ｄを有する。また、図１３に示すように段差部ＤはダイシングラインＳに対して垂直方向に延在する段差部Ｄ１と平行方向に延在する段差部Ｄ２からなる。段差部Ｄの傾斜角の大小により段差部に入射したフォトリソグラフィ工程の露光時の光Ｈ０の反射光Ｈ１等の方向は異なる。後続のフォトリソグラフィ工程で第２の配線８を形成する場合、段差部Ｄの傾斜角の相違により該段差部Ｄの下の面で第２の配線８に異常な細り部８ａが形成される場合がある。

図１４に段差部Ｄに入射するフォトリソグラフィ工程の露光時の光Ｈ０の段差部Ｄからの反射光Ｈ１の方向を示す。図１４（ａ）は段差部Ｄの傾斜角が半導体基板１の底面と垂直になっている場合である。この場合、フォトリソグラフィ工程の露光時の光Ｈ０は、段差部Ｄに平行に入射するので露光時の露光光Ｈ０による段差部Ｄからの反射光Ｈ１が存在しない。従って、露光時の光はレチクルパターンＭをそのまま第２の配線材料８ｃ上に塗布されたポジレジストに転写する。

それに対して、図１４（ｂ）のように段差部Ｄの傾斜角αが４５°より大きく９０°より小さい場合は、段差部Ｄからの反射光Ｈ１はレチクルパターンＭの下まで侵入する。段差部Ｄの上方からの反射光Ｈ１程、レチクルパターンＭの下方を奥のほうまで侵入する。係る反射光Ｈ１によりレチクルパターンＭの下方のポジレジストまで感光し、レチクルパターンより細いパターンが第２の配線材料８ｃ上のポジレジストに転写される。

また、図１４（ｃ）に示すように、段差部Ｄの傾斜角βが４５°より小さい場合は段差部Ｄで反射される反射光Ｈ１は上方に反射されるためレチクルパターンＭの下のポジレジストまで感光することは少ない。

従って、後述の第２の配線８を形成する際、段差部Ｄからの反射光Ｈ１による第２の配線パターンの細り８ａが発生しないようにするためには、レチクルパターンＭの下方のポジレジストまで感光しないように段差部Ｄの傾斜角を垂直にするか、又は４５°より小さくすれば良い。

しかし、段差部Ｄの傾斜角を垂直にした場合は、１００μｍ前後以上ある段差部Ｄの高さに対して、せいぜい数μｍ前後の第２の配線８のステップカバレッジが悪くなり第２の配線８が断線する等の問題が生じる。段差部Ｄの傾斜角を４５°より小さくすれば段差部Ｄの占有面積が大きくなりすぎるという問題がある。

従って、傾斜角αが４５°より大きく９０°より小さい段差部Ｄを形成し、且つ該段差部Ｄに入射する露光光Ｈ０の反射光Ｈ１が発生しないように、第２の配線８と同一パターンからなる黒色のレチクルパターンＭを段差部Ｄの最上部の外側の半導体基板１の裏面上まで広げ、段差部に露光光Ｈ０が入射しないようにする必要がある。

なお、これ以降の工程の説明では、図５（ａ）及び図５（ｂ）と同様に、ウィンドウ２０が形成されている部分の断面図を図番（ａ）、ウィンドウ２０が形成されていない部分の断面図を図番（ｂ）として示す。但し、本実施形態の理解のため、図番（ｂ）の断面の位置をウィンドウ２０の外側で段差部Ｄ１に隣接する半導体基板１の裏面とする。

次に、図６（ａ）及び図６（ｂ）に示すように、半導体基板１において、ガラス基板４を接着した面と反対側の面に対して第２の絶縁膜６の成膜を行う。本実施形態では、シランベースの酸化膜を３μｍ程度成膜する。

次に、半導体基板１において、ガラス基板４を接着した面と反対側の面に対して、不図示のレジストを塗布し、ウィンドウ２０内の第１の配線の一部を露出させるためのコンタクトホールＣＨを開口させるようにパターニングを行って、レジスト膜を形成する。そして、図７（ａ）及び図７（ｂ）に示すように、その不図示のレジスト膜をマスクにして、第２の絶縁膜６、第１の絶縁膜２をエッチングしコンタクトホールＣＨを形成し、第１の配線３の一部を露出させる。

次に、図８（ａ）及び図８（ｂ）に示すように、後に導電端子１０を形成する位置に対応するように、柔軟性を有する緩衝部材７を形成する。なお、緩衝部材７は導電端子１０に加わる力を吸収し、導電端子１０の接合時のストレスを緩和する機能を持つものであるが、本発明は緩衝部材７の不使用を制限するものではない。

次に、前記ガラス基板４の反対側の面に、第２の配線８を形成する。第２の配線の構成は本発明の要旨となるので、以下に詳細に説明する。先ず、アルミニューム等の配線材料膜８ｃをウインドウ２０内を含む半導体基板１の裏面に所定のスッパタリング法等で堆積する。

次に、前記配線材料膜８ｃ上に所定の方法によりポジレジストを塗布する。その後、第２の配線８が形成される部分が黒色で、その他の部分が透明となるレチクルパターンを介して配線材料膜８ｃ上に塗布されたポジレジストを露光する。露光されたポジレジストは次の現像工程で現像液に溶解し除去される。非露光部分のポジレジストは配線材料膜８ｃ上に残る。

その結果、配線材料膜８ｃ上にはポジレジストによる第２の配線８のパターンが形成される。その後、所定のウエットエッチング又はドライエッチングにより配線材料膜８ｃをエッチングすることにより第２の配線８が形成される。これにより、同図（ａ）に示すように第１の配線３と第２の配線８が電気的に接続される。

第２の配線は、第１の配線３と接続され、第２の絶縁膜６を介して段差部Ｄを半導体基板１の裏面までが延在する。第２の配線８が経由する段差部Ｄは、図１、図１３に示すように、ダイシングラインＳに対して垂直方向に延びる段差部Ｄ１のダイシングラインＳに隣接する部分を除いた段差部Ｄとなる。図８（ｂ）に段差部Ｄ１から半導体基板１の裏面に引き出された部分の第２の配線８が示される。

また、露光光Ｈ０が入射することができる段差部Ｄの領域は、図１に示すように、ダイシングラインＳに対して垂直方向に延びる段差部Ｄ１のダイシングラインＳに隣接する一部のみである。その部分からの反射光Ｈ１はレチクルパターンＭの下に入り込むことがなく、第２の配線８に異常な細り部８ａが発生することはない。

次に、図９（ａ）及び図９（ｂ）に示すように、ダイシングラインＳに沿って、ガラス基板４を例えば３０μｍ程度の深さで切削するように、切り込み３０（逆Ｖ字型の溝）を形成する。図９（ｂ）にウィンドウ２０の段差部Ｄ１の上の面となる半導体チップ１ａの裏面に段差部Ｄ１を経由して延在する第２の配線８が形成された領域を示す。なお、図１０（ｂ）、図１１（ｂ）、図１２（ｂ）では裏面の第２の配線の記載は省略する。

図９に示すように、切り込み３０は該切り込み３０の終端より開始端の方が広くなる逆Ｖ字型の溝となるため、該切り込み３０はウィンドウ２０内の第２の配線８の端部に対するよりも段差部Ｄ１及び段差部Ｄ１の上の面の第２の配線８の端部の方に近い位置に形成される。従って、切り込み３０形成用のブレードは段差部Ｄ１の上の面である半導体チップ１ａの裏面に形成された第２の配線８の端部に接触しない幅のものを選択する必要がある。

仮に、切り込み３０の形成時にブレードが半導体チップ１ａの裏面に形成された第２の配線８の端部に接触するようなことがあると切り込み３０の側壁にブレードによって第２の配線材料が擦り付けられてしまう。この場合、第２の配線と半導体基板１とがブレードにより切り込み３０に擦り付けられた第２の配線材料を介して短絡してしまうからである。

次に、図１０（ａ）及び図１０（ｂ）に示すように、ガラス基板４の反対側の面に対して無電解メッキ処理を行い、第２の配線８に対して、Ｎｉ−Ａｕメッキ膜９を形成する。この膜は、メッキであるため、第２の配線８が存在する部分にのみ形成される。

次に、図１１（ａ）及び図１１（ｂ）に示すように、ガラス基板４の反対側の面に保護膜１０を形成する。これにより、ダイシングラインＳに沿って形成された切り込み３０の内壁を含む半導体基板１の裏面側に、保護膜１０が形成される。

即ち、半導体基板１上において第１の配線３が存在する部分（即ちウィンドウ２０内のダイシングラインＳに沿う部分）では、第２の絶縁膜６の表面から、切り込み３０の内壁において露出する樹脂５、及びガラス基板４を覆うようにして、保護膜１０が形成される。

一方、半導体基板１上において第１の配線３が存在する部分以外の領域（即ちウィンドウ２０が形成されない領域）では、第２の絶縁膜６の表面から、切り込み３０の内壁において露出する第２の絶縁膜６、半導体基板１、第１の絶縁膜２、樹脂５、及びガラス基板４の各露出部を覆うようにして、保護膜１０が形成される。

その後、導電端子１１を形成する部分の保護膜１０を、不図示のレジストマスク（緩衝部材７に対応する位置に開口部を有する）を利用したエッチングにより除去し、緩衝部材７に対応するＮｉ−Ａｕメッキ膜９上の位置に導電端子１１を形成する。この導電端子１１は、Ｎｉ−Ａｕメッキ膜９を介して第２の配線８と電気的に接続されている。導電端子１１は、はんだバンプや金バンプで作成する。

そして、図１２（ａ）及び図１２（ｂ）に示すように、切り込み３０を設けた部分から、ダイシングラインＳに沿ってダイシングを行い、半導体基板１等を各々の半導体チップ１ａ等からなるＣＳＰ型の半導体装置５０に分離する。この時、ダイシングに用いるブレードの幅は、ガラス基板４、及び切り込み３０内の保護膜のみを切削し得る幅である必要がある。

上述したように、本実施形態の半導体装置の製造方法によれば、第１の配線３と接続され第２の絶縁膜６を介して半導体基板１の裏面まで延在する第２の配線８を、ダイシングラインＳに対して垂直方向に延在する段差部Ｄ１のダイシングラインＳに隣接する一部を除く段差部Ｄを一体として経由する構成にしている。

従って、段差部ＤからレチクルパターンＭの下に侵入する反射光Ｈ１が存在しない為、第２の配線８が段差部Ｄの下の面で異常な細り部８ａとなることがなく、半導体装置５０の歩留及び信頼性を向上させることが可能となる。
［第２の実施形態］
本発明の第２の実施形態について図１５に基づいて説明する。図１５は本実施形態の半導体装置５０を裏面側から見た場合の拡大した平面図の一部である。第１の実施形態の場合、前述の如く、段差部Ｄ１の上の面の第２の配線と切り込み形成用ブレードが接触しないようにブレードの幅等を厳重に管理しなければならない。

通常のブレード等の管理で段差部Ｄ１の上の面に形成された第２の配線と切り込み形成用ブレードが接触しないようにするため、第２の配線形成用レチクルパターンを、図１に示すように段差部Ｄ１を下から上に向かって垂直に形成せず、切り込み３０の側壁と同じような角度を持って該切り込み３０よりダイシングライン側と反対側方向に形成する方法が有効である。

この場合、段差部Ｄ１に斜めに形成された第２の配線８及び段差部Ｄ１の上の面に形成された第２の配線８と切り込み３０の側壁の接触は回避できる。しかし、段差部Ｄ１の一部に露光光Ｈ０が入射するためその反射光Ｈ１がレチクルパターンの下方に入り込む。係る反射光により段差部の下の面の第２の電極８の形状が許容範囲を超えて変化し無いようにレチクルパターンを決めなければならない。

それに対して、本実施形態の半導体装置では係る考慮は不要である。図１５に示すように、第２の配線８を段差部Ｄ２を経由して半導体チップ１ａの裏面上まで延在させている。

段差部Ｄ１の全傾斜面は第２の配線８とは分離されたダミー配線８ｂで被覆される。第２の配線８の形成時に、黒色の第２の配線８のパターンとダミー配線８ｂのパターンが形成されたレチクルパターンを使用するので段差部Ｄ１には露光光Ｈ０が入射することができず、反射光Ｈ１が第２の電極８のレチクルパターンの下方に入り込むことがない。従って、段差部Ｄの底面で第２の配線に異常な細り８ａが形成されることはない。

また段差部Ｄ１及び段差部Ｄ１の上の面に第２の配線８が形成されることもない。従って切り込み３０形成用のブレードが第２の配線８と接触することも無い。切り込み３０形成用のブレードは段差部Ｄ１に形成されたダミー配線８ｂとは接触するがダミー配線８ｂは第２の配線８とは分離しているので問題ない。

図１５ではダミー配線８が半導体装置５０の端面Ｅより内側から形成されているので段差部Ｄ１の一部が露出しており露光光Ｈ０から反射光Ｈ１が発生しているがこの部分に第２の配線８が形成されないので特に問題とならない。なお、ダミー配線８ｂは端面Ｅに更に接近して形成しても良い。

本実施形態の半導体装置の製造方法は、第２の配線８等形成用のレチクルパターンが異なるだけで、それ以外は第１の実施形態と同様である。

１半導体基板１ａ半導体チップ２第１の絶縁膜３第１の配線
４ガラス基板５樹脂６第２の絶縁膜７緩衝部材８第２の配線
８ａ細り部８ｂダミー配線８ｃ第２の配線材料膜９Ｎｉ−Ａｕメッキ層１０保護膜１１導電端子２０ウインドウ３０切り込み
ＣＨコンタクトホールＤ,Ｄ１,Ｄ２段差部Ｅ半導体装置の端面
Ｈ０露光光Ｈ１反射光Ｓダイシングライン５０半導体装置

Claims

半導体チップの側面部の近傍であって、当該半導体チップの表面に第１の絶縁膜を介して形成された第１の配線と、
前記第１の配線を含む前記半導体チップ上に接着剤を介して接着された支持板と、
前記半導体チップの側面部に形成され、該半導体チップの裏面が狭く、表面が広い傾斜壁面からなる段差部を有し、且つ、少なくとも前記第１の配線の裏面の一部を露出する凹部と、
前記凹部に露出された第１の配線に接続され、第２の絶縁膜を介して前記凹部の３つの前記段差部上を一体となり被覆し該半導体チップの裏面上まで延在して形成された第２の配線と、を具備することを特徴とする半導体装置。
前記半導体チップの側面から前記支持板に向かって形成された支持板側が広くなる傾斜面からなる切り込みを具備することを特徴とする請求項１に記載の半導体装置。
前記第２の配線が前記半導体装置の端面に対し垂直方向に延びる前記段差部の内、前記半導体チップの側面に形成された前記切り込みより内側部分の該段差部上から該半導体チップの裏面上まで延在し形成されたことを特徴とする請求項２に記載の半導体装置。
半導体チップの側面部の近傍であって、当該半導体チップの表面に第１の絶縁膜を介して形成された第１の配線と、
前記第１の配線を含む前記半導体チップ上に接着剤を介して接着された支持板と、
前記半導体チップの側面部に形成され、該半導体チップの裏面が狭く、表面が広い傾斜壁面からなる段差部を有し、且つ、少なくとも前記第１の配線の裏面の一部を露出する凹部と、
前記凹部に露出された第１の配線に接続され、第２の絶縁膜を介して前記凹部の半導体装置の端面と平行方向に延びる段差部を介して前記半導体チップの裏面上まで延在して形成された第２の配線と、
前記凹部の前記半導体装置の端面に対して垂直方向に延在する２つの段差部を被覆するダミー配線と、を具備することを特徴とする半導体装置。
前記半導体チップの側面から前記支持板に向かって形成された支持板側が広くなる傾斜面からなる切り込み、を具備することを特徴とする請求項４に記載の半導体装置。
複数の半導体チップを含む半導体基板の第１の面上に形成し、前記複数の半導体チップのダイシングライン近傍に配置した第１の配線上を覆うように、接着剤を介して支持板を接着する工程と、
第２の面より前記半導体基板の一部を選択的に除去して、該半導体基板の第２の面側が狭く、第１の面側が広くなる傾斜部を有し、且つ前記第１の配線の下部にある第２の絶縁膜を露出するダイシングラインに跨る開口部を形成する工程と、
前記第１の配線に接続し、第２の絶縁膜を介して前記開口部の前記段差部の内、前記ダイシングラインの該段差部及び該ダイシングラインの近傍部分の前記半導体チップの段差部を除く該段差部を一体となり被覆し前記半導体基板の第２の面上まで延在する第２の配線を形成する工程と、
前記半導体基板の第２の面上に、前記ダイシングラインに沿って切り込みを入れる工程と、
前記切り込みに沿ってダイシングを行い、各々の前記半導体チップを分離する工程と、を有することを特徴とする半導体装置の製造方法。
前記ダイシングラインの近傍部分の前記半導体チップの段差部が、該ダイシングラインに対し垂直方向に延びる該段差部の内、該ダイシングラインと隣接する部分から前記切り込みの該ダイシングラインと反対側となる内側近傍部分まで延在する該半導体チップの該段差部であることを特徴とする請求項６に記載の半導体装置の製造方法。
半導体チップの側面部の近傍であって、当該半導体チップの表面に第１の絶縁膜を介して第１の配線を形成する工程と、
前記第１の配線を含む前記半導体チップ上に接着剤を介して支持板を接着する工程と、
前記半導体チップの側面部に該半導体チップの裏面が狭く、表面が広い傾斜壁面からなる段差部を有し、且つ、少なくとも前記第１の配線の裏面の一部を露出する凹部を形成する工程と、
前記凹部に露出された第１の配線に接続され、第２の絶縁膜を介して前記凹部のダイシングラインに対し平行方向に延在する前記段差部を介して前記半導体チップの裏面上まで延在する第２の配線を形成し、前記凹部のダイシングラインに対して垂直方向に延在する２つの段差部のそれぞれを被覆するダミー配線を前記第２の配線と同時に形成する工程と、
前記半導体チップの側面から前記支持板に向かって支持板側が広くなる傾斜面からなる切り込みを形成する工程と、
前記切り込みに沿ってダイシングを行い、各々の前記半導体チップを分離する工程と、を有することを特徴とする半導体装置の製造方法。