KR20050033456A - 반도체 장치의 제조 방법 및 반도체 장치 - Google Patents

반도체 장치의 제조 방법 및 반도체 장치 Download PDF

Info

Publication number
KR20050033456A
KR20050033456A KR1020040078428A KR20040078428A KR20050033456A KR 20050033456 A KR20050033456 A KR 20050033456A KR 1020040078428 A KR1020040078428 A KR 1020040078428A KR 20040078428 A KR20040078428 A KR 20040078428A KR 20050033456 A KR20050033456 A KR 20050033456A
Authority
KR
South Korea
Prior art keywords
seed layer
electrode
opening
plug
resist film
Prior art date
Application number
KR1020040078428A
Other languages
English (en)
Inventor
타니다카주마사
네모토요시히코
우메모토미츠오
Original Assignee
로무 가부시키가이샤
가부시끼가이샤 르네사스 테크놀로지
산요덴키가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 로무 가부시키가이샤, 가부시끼가이샤 르네사스 테크놀로지, 산요덴키가부시키가이샤 filed Critical 로무 가부시키가이샤
Publication of KR20050033456A publication Critical patent/KR20050033456A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03912—Methods of manufacturing bonding areas involving a specific sequence of method steps the bump being used as a mask for patterning the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05016—Shape in side view
    • H01L2224/05017—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H01L2224/05027—Disposition the internal layer being disposed in a recess of the surface the internal layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11901—Methods of manufacturing bump connectors involving a specific sequence of method steps with repetition of the same manufacturing step
    • H01L2224/11902—Multiple masking steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13006—Bump connector larger than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13007—Bump connector smaller than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01007—Nitrogen [N]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 전극이 형성된 반도체 기판의 해당 전극이 형성된 면을 덮으며 소정의 해당 전극을 노출시키는 개구가 형성된 수동막을 형성하는 공정과, 상기 수동막의 개구 부근에 금속으로 이루어지는 확산 방지 플러그를 형성하는 공정과, 상기 반도체 기판의 상기 확산 방지 플러그가 형성된 면에 금속재료를 공급하고 해당 금속으로 이루어지는 시드층을 형성하는 공정과, 상기 시드층을 덮으며 상기 확산 방지 플러그 최적의 시드층의 소정 영역을 노출시키는 개구가 형성된 레지스트막을 형성하는 공정과, 상기 레지스트막의 개구내에 금속재료를 공급하여 해당 금속으로 이루어지는 돌기 전극을 형성하는 공정과, 상기 돌기 전극을 형성하는 공정 후에 상기 레지스트막을 제거하는 공정과, 상기 돌기 전극을 형성하는 공정 후에 상기 시드층을 제거하는 공정을 포함하는 반도체 장치의 제조 방법을 제공한다.

Description

반도체 장치의 제조 방법 및 반도체 장치 {MANUFACTURING METHOD FOR SEMICONDUCTOR DEVICE AND SEMICONDUCTOR DEVICE}
본 발명은 반도체 장치의 제조 방법 및 반도체 장치에 관한 것이며, 보다 상세하게는 반도체 기판 상에 좁은 피치로 배치된 돌기 전극을 갖는 반도체 장치의 제조 방법 및 그 제조 방법에 의해 얻을 수 있는 반도체 장치에 관한 것이다.
반도체 장치의 실장 기술로서, 반도체 칩을 패키징하지 않고 직접 다른 배선 기판에 접속하는, 이른바 플립 칩 접속이 있다．플립 칩 접속을 위한 반도체 칩에는 돌기 전극이 형성되어 있고, 돌기 전극을 통해 배선 기판에 형성된 전극 패드 등과 접합할 수 있게 되어 있다．
도 5는 돌기 전극이 형성된 종래의 반도체 장치의 도해적인 단면도이다．
이 반도체 장치는 패키징되어 있지 않는 반도체 기판(109)를 갖고 있고, 이른바 플립 칩 접속이 가능하다. 반도체 기판(109)의 한쪽 표면에는 기능 소자(디바이스)나 배선을 포함하는 활성층(능동층)(102)이 형성되어 있다．활성층(102) 상의 소정 위치에는, 금속으로 되어 있고 활성층(102)의 기능 소자에 전기적으로 접속된 전극 패드 및 배선(이하, 이들을 총칭하여「전극 패드」라 함)(103)이 형성되어 있다．
활성층(102) 상에는 활성층(102)을 보호하기 위한 수동막(108)이 형성되어 있다．수동막(108)에는 전극 패드(103)를 노출시키는 개구(108a)가 형성되어 있다.
수동막(108)의 개구(108a)에 의해 노출된 전극 패드(103) 상에는 배리어 메탈층(UBM;Under Bump Metal)(104) 및 시드층(105)를 통해 돌기 전극(107)이 형성되어 있다．전극 패드(103)나 활성층(102)은 배리어 메탈층(104)에 의해 보호된다．
이 반도체 장치는 돌기 전극(107)을 배선 기판이나 다른 반도체 장치에 형성된 전극 패드 등에 접합하여 플립 칩 접속이 가능하다．이로 인해, 활성층(102)의 기능 소자를 외부 접속시킬 수 있다．
도 6(a) 내지 도 6(c)는 도 5에 도시된 반도체 장치의 제조 방법을 설명하기 위한 도해적인 단면도이다．
복수의 반도체 기판(109)에 대응하는 영역이 조밀하게 형성된 반도체 기판(101)(예를 들면, 반도체 웨이퍼)의 미리 평탄화된 한쪽 표면에 기능 소자나 배선을 포함하는 활성층(102)이 형성되고, 활성층(102) 상의 소정 위치에 활성층(102)의 기능 소자 등을 외부와 전기적으로 접속하기 위한 전극 패드(103)가 형성된다．
다음에 반도체 기판(101) 상에 수동막(108)이 형성되고, 이 수동막(108)에 전극 패드(103)를 노출시키도록 개구(108a)가 형성된다．그리고, 이상의 공정을 거친 반도체 기판(101)의 활성층(102) 측면에 배리어 메탈층(104)가 전체면에 형성된다．그리고, 배리어 메탈층(104) 상에 시드층(105)이 전체면에 형성된다．이 상태가 도 6(a)에 도시되어 있다.
또한, 시드층(105) 상에 전극 패드(103)에 대응하는 부분에 개구(106a)를 갖는 레지스트막(포토 레지스트)(106)이 형성된다(도 6(b) 참조)．반도체 기판(101)을 수직으로 내려다본 평면에 있어서, 개구(106a) 내에는 개구(108a)가 위치하도록 되어 있다．개구(106a)는 반도체 기판(101)에 거의 수직인 내측 벽면을 갖고 있다．
그 후, 전기분해 도금에 의해 레지스트막(106)의 개구(106a) 내에 돌기 전극(107)이 형성된다．이 때, 배리어 메탈층(104) 및 전기분해 도금을 행할 때 도금 성장의 기점으로 되는 시드층(105)을 통해 도금액과의 사이에 전류가 흐르게 된다．이로 인해, 시드층(105) 상에 동 등의 금속이 피착(被着)되며, 돌기 전극(107)이 형성된다．
돌기 전극(107)의 형성은 돌기 전극(107)의 두께(시드층(105)으로부터의 높이)가 레지스트층(106)의 두께를 초과하기 전에 종료된다．이로 인해, 돌기 전극(107)은 개구(106a) 내에만 존재하는 상태로 된다．이 상태가 도 6(c)에 도시되어 있다．
그 다음에, 레지스트막(106)이 제거되고, 또 드라이 에칭에 의해 시드층(105)이 배리어 메탈층(104)과 돌기 전극(107)과의 사이에 존재하는 부분은 제외되어 제거된다．그리고, 습식 에칭에 의해 배리어 메탈층(104)이 전극 패드(103) 및 수동막(108)과 시드층(105)과의 사이에 존재하는 부분은 제외되어 제거된다．이로 인해, 반도체 기판(101)(수동막(108))으로부터 돌출한 돌기 전극(107)을 얻을 수 있다．
그 후, 반도체 기판(101)이 절단되어 반도체 기판(109)의 낱개 조각(個片)으로 되고, 도 5에 도시된 바와 같이 돌기 전극(107)을 갖는 반도체 장치를 얻을 수 있다．이와 같은 반도체 장치의 제조 방법은, 예를 들면 산본호명(山本好明), 「틱소의 웨이퍼 범핑서비스」, 전자 재료, 1995년 5월, p.101-104에 개시되어 있다．
그런데, 배리어 메탈층(104)을 습식 에칭에 의해 제거할 때, 에칭량의 제어가 곤란하고, 돌기 전극(107)과 수동막(108) 및 전극 패드(103)와의 사이의 배리어 메탈층(104)까지 제거(오버 에칭)되는 경우가 있다．이 오버 에칭량, 즉 반도체 기판(101)을 수직으로 내려다본 평면에 있어서, 돌기 전극(107)의 연부로부터 안쪽을 향하는 방향의 에칭량은, 예를 들면 2㎛ 정도이다．이 경우, 돌기 전극(107)의 전극 패드(103)에 대한 접합 강도가 저하된다．
또, 배리어 메탈층(104)의 오버 에칭이 과도하게 진행되어 전극 패드(103)와 돌기 전극(107)과의 사이에 존재하는 배리어 메탈층(104)까지 에칭되는 경우에, 전극 패드(103)에는 노출된(피복되어 있지 않은) 영역이 생긴다．이는 전극 패드(103)의 부식 등에 의한 신뢰성의 저하에 연결된다．
이상의 문제를 회피하기 위해, 돌기 전극(107)의 반도체 기판(101)에 따른 방향의 사이즈(이하, 「돌기 전극(107)의 폭」이라 함)는 수동막(108)으로부터의 전극 패드(103)의 노출부의 폭(개구(108a)의 폭)보다 적어도 한쪽을 2㎛ 크게 해야 한다．
또한, 레지스트막(106)의 개구(106a)를 노광 및 현상에 의해 형성하는 경우의 노광 어긋남이나, 전기분해 도금에 의해 형성된 돌기 전극(107) 폭의 편차를 고려하면, 돌기 전극(107)의 폭은 수동막(108)으로부터의 전극 패드(103)의 노출부로부터 한쪽 5㎛ 정도의 크기인 것이 필요하다．즉, 전극 패드(103)의 수동막(108)으로부터의 노출폭을 1㎛으로 한 경우에도, 돌기 전극(107)의 폭은 11㎛ 정도로 된다．즉, 돌기 전극(107)의 사이즈를 작게 하는 것, 즉 돌기 전극(107)의 미세화 및 좁은 피치화가 불가능하였다.
또, 수동막(108)의 개구(108a)의 내측 벽면은 스트레이트(반도체 기판(101)에 수직), 또는 위로 향하여 확대개방한 테이퍼 형상으로 되는 것이 바람직하나, 역테이퍼 형상(아래쪽(반도체 기판(101)측)에 향하여 확대 개방한 테이퍼 형상)으로 되는 경우가 있다．
이 경우, 도금(시드층(105))의 바탕으로 되는 배리어 메탈층(104)이 이방성의 스패터 등에 의해 형성되면, 역테이퍼 형상의 개구(108a) 내측 벽면 부근을 배리어 메탈층(104)으로 덮을 수 없고, 전극 패드(103)에는 노출한(배리어 메탈층(104)에서 피복되어 있지 않은) 영역이 생긴다．이 경우에, 전극 패드(103)와 돌기 전극(107)과의 사이에서 금속 확산이 생겨서 신뢰성이 저하된다．
또한, 도금 바탕으로 되는 배리어 메탈층(104) 및 시드층(105)에는 수동막(108)의 개구(108a)에 의한 단차가 형성된다．이 때문에 돌기 전극(107)의 선단면(윗면)은 이 단차를 반영하여 도 5에 도시된 바와 같이 중앙부가 움푹 들어간 형상을 갖도록 된다．이와 같은 돌기 전극(107)이 형성된 반도체 장치는 배선 기판에 형성된 전극 패드 등에 접합할 때, 돌기 전극(107)을 배선 기판의 전극 패드 등에 양호하게 접속할 수 없고, 기계적인 접합 불량 및 전기적인 접속 불량이 생긴다．
본 발명의 목적은 돌기 전극을 구비하고, 이 돌기 전극의 미세화, 좁은 피치화가 가능한 반도체 장치의 제조 방법을 제공하는 것이다．
본 발명의 다른 목적은 돌기 전극을 구비하고, 이 돌기 전극의 선단면을 거의 평탄 또는 凸 형상으로 할 수 있는 반도체 장치의 제조 방법을 제공하는 것이다.
본 발명의 또다른 목적은 전극 패드를 구비하고, 이 전극 패드를 거의 완전히 피복할 수 있는 반도체 장치의 제조 방법을 제공하는 것이다．
본 발명의 또다른 목적은 돌기 전극을 구비하고, 이 돌기 전극의 미세화와 좁은 피치화가 가능한 반도체 장치를 제공하는 것이다．
본 발명의 또다른 목적은 돌기 전극을 구비하고, 이 돌기 전극의 선단면을 거의 평탄 또는 凸 형상으로 할 수 있는 반도체 장치를 제공한 것이다．
본 발명의 또다른 목적은 전극 패드를 구비하고, 이 전극 패드를 거의 완전히 피복할 수 있는 반도체 장치를 제공하는 것이다．
본 발명 반도체 장치의 제조 방법은 전극이 형성된 반도체 기판의 해당 전극이 형성된 면을 덮으며, 소정의 해당 전극을 노출시키는 개구가 형성된 수동막을 형성하는 공정과, 상기 수동막의 개구 부근에 금속으로 이루어지는 확산 방지 플러그를 형성하는 공정과, 상기 반도체 기판의 상기 확산 방지 플러그가 형성된 면에 금속재료를 공급하고 해당 금속으로 이루어지는 시드층을 형성하는 공정과, 상기 시드층을 덮으며, 상기 확산 방지 플러그상의 상기 시드층의 소정 영역을 노출시키는 개구가 형성된 레지스트막을 형성하는 공정과, 상기 레지스트막의 개구내에 금속재료를 공급하고 해당 금속으로 이루어지는 돌기 전극을 형성하는 공정과, 이 돌기 전극을 형성하는 공정 후에 상기 레지스트막을 제거하는 공정과, 상기 돌기 전극을 형성하는 공정 후에 상기 시드층을 제거하는 공정을 포함한다．
본 발명에 의하면, 확산 방지 플러그는 수동막의 개구 부근에만 형성된다. 즉, 확산 방지 플러그는 종래의 제조 방법으로 형성된 배리어 메탈층과 같이 반도체 기판의 전체면에 형성되지는 않는다．이 때문에 돌기 전극 형성후에 실시된 시드층을 제거하는 공정 후에 확산 방지 플러그의 일부를 제거할 필요가 없다．
또, 확산 방지 플러그가 형성된 후, 확산 방지 플러그의 일부를 제거하지 않는 경우에, 돌기 전극 형성후의 확산 방지 플러그의 형상은 초기 형상에 거의 따른다．이 때문에, 예를 들면 확산 방지 플러그가 수동막으로부터의 전극 패드의 노출부를 거의 완전히 피복하도록 형성되면, 그 후의 공정에서 확산 방지 플러그의 형상 변화는 거의 없고, 전극 패드의 해당 노출부가 확산 방지 플러그에 의해 거의 완전히 덮힌 상태가 유지된다．즉, 종래의 제조 방법과 같이 배리어 메탈층이 오버 엣칭되어 전극 패드가 노출되는 사태는 생기지 않는다．
이 때문에 돌기 전극의 전극 패드에 대한 접합 강도의 저하 및 전극 패드의 노출에 의한 신뢰성의 저하가 없다.
이상과 같은 이유에 의해 종래의 제조 방법과 같이 오버 에칭의 마진을 고려하여 돌기 전극의 폭을 크게 할 필요는 없다．즉, 확산 방지 플러그의 폭 및 돌기 전극의 폭을 작게 하고, 돌기 전극의 미세화 및 협피치화를 달성할 수 있다．이 반도체 장치의 제조 방법에 따라, 예를 들면 6㎛의 폭을 갖고 피치가 1O㎛로 배열된 돌기 전극을 형성할 수 있다．
시드층을 형성하는 공정은 반도체 기판의 확산 방지 플러그가 형성된 면의 전체면에 시드층을 형성하는 공정을 포함해도 된다．이 경우, 복수의 확산 방지 플러그가 형성되어 있으면, 이러한 확산 방지 플러그가 시드층에 의해 전기적으로 단락되지만, 시드층을 제거하는 공정에 의해 복수의 확산 방지 플러그 사이에 존재하는 시드층을 제거하고, 각 확산 방지 플러그를 전기적으로 분리한 것으로 할 수 있다．
확산 방지 플러그를 형성하는 공정은 수동막의 개구를 거의 완전히 충족시키도록 확산 방지 플러그를 형성하는 공정을 포함해도 된다．이 경우, 수동막의 개구에 의한 단차를 없애고, 시드층이나 돌기 전극을 형성할 수 있기 때문에 돌기 전극의 선단면을 거의 평탄 또는 凸 형상으로(돌기 전극의 선단면에 오목부가 생기지 않도록) 할 수 있다．이 경우, 이 반도체 장치를 배선 기판에 형성된 전극 패드 등에 접합할 때, 돌기 전극을 배선 기판의 전극 패드 등에 대해 기계적으로 양호하게 접합하는 동시에 전기적으로 양호하게 접속할 수 있다．
상기 시드층을 제거하는 공정은 에칭에 의해 상기 시드층을 제거하는 에칭 공정을 포함해도 되며, 이 경우에 상기 확산 방지 플러그는 상기 시드층보다 상기 에칭 공정에서 이용한 에칭 매체에 대한 에칭 비율이 낮은 금속재료로 이루어져 있어도 된다．
이 구성에 의하면, 시드층이 에칭되어 확산 방지 플러그가 노출되고, 시드층을 에칭하는 에칭 매체에 확산 방지 플러그가 방지된 경우에도, 확산 방지 플러그는 에칭되기 어렵다．
예를 들면, 시드층이 금(Au)으로 이루어지는 경우, 확산 방지 플러그는 니켈(Ni)로부터 이루어지는 것으로 할 수 있다．적당한 에칭 매체(예를 들면, 에칭액)를 선택함으로써 이 에칭 매체에 대해 금으로 이루어지는 시드층이 용이하게 에칭되고, 니켈로 이루어지는 확산 방지 플러그가 거의 에칭되지 않도록 할 수 있다．
확산 방지 플러그를 형성하는 공정은 무전해 도금법에 의해 상기 반도체 기판 상의 소정 전극 상에 금속재료를 공급하고, 해당 금속으로 이루어지는 확산 방지 플러그를 형성하는 공정을 포함해도 된다．
이 구성에 의하면, 적당한 도금 조건을 선택함으로써 전극 패드의 수동막으로부터의 노출부에서부터 확산 방지 플러그가 성장한다．이 때문에 수동막에 의한 단차(수동막의 개구의 내측 벽면)가 역테이퍼 형상의 경우에 있어서도, 전극 패드의 해당 노출부를 확산 방지 플러그로 거의 완전히 덮을 수 있다．
또, 무전해 도금법에 의해 확산 방지 플러그를 형성함으로써 수동막의 개구를 확산 방지 플러그로 거의 충족시킬 수 있다．이로 인해, 상에서 설명한 바와 같이 수동막의 개구에 의한 단차를 없애고, 돌기 전극의 선단면을 거의 평탄 또는 凸 형상으로 할 수 있음과 동시에 전극 패드가 노출하지 않도록 하여 신뢰성을 향상시킬 수 있다．
시드층은 돌기 전극과 동일한 금속재료로 이루어지는 것이어도 된다．이 구성에 의하면, 시드층을 제거하는 공정에 있어서, 시드층과 돌기 전극은 동일한 에칭 비율로 에칭되기 때문에, 돌기 전극과 수동막이나 확산 방지 플러그와의 사이의 시드층은 오버 에칭되지 않는다．
상기 레지스트막은 감광성을 가진 재료로 이루어지는 것이어도 되며, 이 경우에 상기 레지스트막을 형성하는 공정은 상기 레지스트막을 소정 패턴의 마스크를 통해 노광한 후 현상함으로써 상기 개구를 형성하는 공정을 포함해도 된다．
이 구성에 의하면, 레지스트막에 용이하게 미세한 개구를 형성할 수 있으므로, 돌기 전극을 형성하는 공정에서 이 개구내에 금속재료를 공급하여 미세한(폭이 좁은) 돌기 전극을 형성할 수 있다．
상기 돌기 전극을 형성하는 공정은 전기분해 도금법에 의해 상기 시드층의 상기 소정 영역에 금속재료를 공급하는 공정을 포함해도 된다．
이 구성에 의하면, 레지스트막의 소정 위치에 형성된 개구내에만 금속재료가 공급된다．이에 따라 필요한 영역에만 금속재료를 공급할 수 있기 때문에 금속재료가, 예를 들면 금과 같은 고가인 재료를 포함하는 경우에 비용을 삭감할 수 있다．
시드층을 제거하는 공정은 건식의 이방성의 에칭법에 의해 상기 시드층에 있어서 상기 돌기 전극으로부터 노출한 부분을 제거하는 공정을 포함해도 된다．
건식의 이방성 에칭에 의해 시드층을 제거할 때, 돌기 전극은 윗면만이 선택적으로 에칭된다．따라서 이 구성에 의하면, 시드층을 제거하는 공정에 의해 돌기 전극의 폭은 거의 변화하지 않는다．즉, 이 제조 방법에 의하면, 작은 폭을 가진 돌기 전극을 용이하게 형성할 수 있다．
또, 시드층을 제거하는 공정은 습식 에칭법에 의해 상기 시드층에 있어서 상기 돌기 전극으로부터 노출한 부분을 제거하는 공정을 포함해도 된다．
이 구성에 의하면, 습식 에칭에 의해 생산성을 높게 하여 시드층을 제거할 수 있다．
상기 레지스트막의 상기 개구의 폭은 상기 확산 방지 플러그의 폭보다 커도 된다.
이 구성에 의하면, 확산 방지 플러그가 시드층을 통해 돌기 전극에 의해 완전히 덮힌 상태로 할 수 있다．이 때문에 시드층을 제거하는 공정 등에 있어서, 확산 방지 플러그는 용이하게 노출하지 않기 때문에 전극 패드가 거의 완전히 확산 방지 플러그로 덮인 신뢰성이 높은 반도체 장치를 제조할 수 있다．
돌기 전극 재료, 시드층 및 확산 방지 플러그의 종류에 의해 이상의 방법 중에서 적당한 방법을 선택할 수 있다．
본 발명의 반도체 장치는 반도체 기판과, 이 반도체 기판상으로 형성된 전극과, 상기 반도체 기판의 상기 전극이 형성된 면을 덮으며, 소정의 상기 전극을 노출시키는 개구가 형성된 수동막과, 이 수동막의 개구 부근에 형성되며, 상기 전극에 전기 접속된 확산 방지 플러그와, 이 확산 방지 플러그 상에 형성된 시드층과, 이 시드층 상에 형성된 돌기 전극을 포함한다．상기 반도체 기판을 수직으로 내려다본 평면에 있어서, 상기 시트 층 및 상기 돌기 전극의 형성 영역이 상기 확산 방지 플러그의 형성 영역을 거의 완전히 포함하고 있고, 상기 확산 방지 플러그가 상기 시드층 및 상기 돌기 전극에 의해 거의 완전히 덮혀 있다.
본 발명에 있어서 상술한, 또는 추가의 다른 목적, 특징 및 효과는 첨부 도면을 참조하여 후술하는 실시형태의 설명에 의해 밝혀진다．
도 1은 본 발명의 제1 실시형태에 따른 제조 방법에 의해 얻을 수 있는 반도체 장치의 도해적인 단면도이다．
이 반도체 장치(10)는 패키징되어 있지 않는 반도체 기판(9)를 갖고 있고, 이른바 플립 칩 접속이 가능하다．반도체 기판(9)의 한쪽 표면에는 기능 소자(디바이스)나 배선을 포함하는 활성층(능동층)(2)가 형성된다．
활성층(2) 상의 소정 위치에는, 예를 들면 알루미늄(Al), 동(Cu), 알루미늄 및 동의 합금, 금(Au) 등으로 이루어지고, 활성층(2)의 기능 소자에 전기적으로 접속된 복수의 전극 패드 및 배선(이하, 이들을 총칭하여「전극 패드」라 함)(3)이 형성된다(도 1에는 하나의 전극 패드(3)만을 나타냄)．각 전극 패드(3)는 미세화가 도모되어 있고, 전극 패드(3)의 폭은 예를 들면 6㎛ 이하로 되어 있다．또, 복수의 전극 패드(3)는 좁은 피치화(예를 들면, 피치가 1O㎛)로 되어 배열된다．
활성층(2) 상에는 활성층(2)를 보호하기 위한 수동막(8)이 형성된다．수동막(8)에는 전극 패드(3)을 노출시키는 개구(8a)가 형성되어 있다．
수동막(8)의 개구(8a)로부터 노출한 전극 패드(3)을 거의 완전히 덮도록 금속으로 이루어지는 확산 방지 플러그(4)가 형성된다．확산 방지 플러그(4)는 수동막(8)의 표면으로부터 돌출되어 있고, 반도체 기판(9)을 수직으로 내려다본 평면에 있어서, 개구(8a)를 거의 완전히 포함하는 영역에 형성된다．확산 방지 플러그(4)는 전극 패드(3)와는 다른 재료로 이루어지는 것으로 할 수 있다．
확산 방지 플러그(4) 상에는 시드층(5)이 형성되어 있고, 시드층(5) 상에는 시드층(5)와 동일한 금속재료로 이루어지는 돌기 전극(7)이 돌출하고 있다．돌기 전극(7)의 측면은 반도체 기판(9)에 거의 수직으로 되어 있고, 시드층(5)의 단면과 거의 면이 하나로 되어 있다．시드층(5) 및 돌기 전극(7)은 확산 방지 플러그(4)와는 다른 재료로 이루어지는 것으로 할 수 있다．
확산 방지 플러그(4)는 무전해 도금에 의해 형성되고, 돌기 전극(7)은 전기분해 도금에 의해 형성된다．즉, 이 반도체 장치(10)는 무전해 도금에 의해 형성된 확산 방지 플러그(4) 상에 전기분해 도금에 의해 형성된 돌기 전극(7)을 구비하고 있다．
반도체 기판(9)을 수직으로 내려다본 평면에 있어서, 돌기 전극(7)은 확산 방지 플러그(4)의 형성 영역을 거의 완전히 포함하는 영역으로 형성된다．돌기 전극(7)의 선단면은 거의 평탄한 면으로 되어 있다．
이 반도체 장치(10)는 돌기 전극(7)을 배선 기판이나 다른 반도체 장치에 형성된 전극 패드 등에 접합하여 플립 칩 접속이 가능하다．이로 인해, 활성층(2)의 기능 소자를 전극 패드(3), 확산 방지 플러그(4), 시드층(5) 및 돌기 전극(7)을 통해 외부 접속할 수 있다．
전극 패드(3)가 거의 완전히 확산 방지 플러그(4)로 덮여 있음으로써, 확산 방지 플러그(4)를 통한 돌기 전극(7)의 전극 패드(3)에 대한 접합 강도는 높아지고, 전극 패드(3)의 노출에 의한 신뢰성의 저하는 없다．
확산 방지 플러그(4)는 종래 반도체 장치의 배리어 메탈층(104)(도 5 참조)와 동일하게 전극 패드(3)를 구성하는 금속과 돌기 전극(7)을 구성하는 금속과의 확산이 생기지 않는 금속재료로 이루어지는 것으로 할 수 있다．이로 인해, 반도체 장치(10)의 신뢰성을 향상시킬 수 있다．
돌기 전극(7)의 선단면이 거의 평탄한 면으로 됨으로써 반도체 장치(10)를 배선 기판 등에 형성된 전극 패드 등에 접합할 때, 돌기 전극(7)을 해당 전극 패드 등에 대해 기계적 및 전기적으로 양호하게 접속(접합)으로 된다．
도 2(a) 내지 도 2(f)는 도 1에 도시된 반도체 장치(10)의 제조 방법을 설명하기 위한 도해적인 단면도이다．
먼저, 반도체 기판의 일례인 반도체 웨이퍼(이하, 단지「웨이퍼」라 함) W의 사전에 평탄하게 이루어진 한쪽 표면에 기능 소자나 배선을 포함하는 활성층(2)이 형성되고, 활성층(2) 상의 소정 위치에 전극 패드(3)가 형성된다．그 후, 전극 패드(3)를 노출시키는 개구(8a)가 형성된 수동막(8)이 형성된다．개구(8a)는, 예를 들면 전극 패드(3)의 중앙부만이 노출하도록 형성된다．이 상태가 도 2(a)에 도시되어 있다．
그 다음에, 이상의 공정을 거친 웨이퍼 W의 수동막(8)이 형성된 면에 무전해 도금이 행해진다．이 때, 적당한 도금액 및 도금 조건을 선택함으로써 도금에 의한 막이 개구(8a) 내에 노출한 전극 패드(3) 상에서 성장하고, 수동막(8) 상에 직접 성장하지 않도록 된다．
이 경우, 도금에 의한 막은 개구(8a)를 전극 패드(3)측으로부터 충족하도록 성장하고, 개구(8a)를 완전히 충족하면 웨이퍼 W를 수직으로 내려다본 평면에 있어서 개구(8a)보다 넓은 영역으로 확대하여 성장한다．이로 인해, 금속으로 이루어지는 확산 방지 플러그(4)가 형성된다．
개구(8a)의 내측 벽면이 도 2(a)에 도시된 바와 같이 웨이퍼 W 측에 확대 개방한 역테이퍼 형상의 형상을 갖고 있는 경우에도, 무전해 눈매에 의해 확산 방지 플러그(4)는 전극 패드(3)을 거의 완전히 피복하도록 형성된다．확산 방지 플러그(4)의 폭은 개구(8a)의 외부에서는 개구(8a)의 폭보다 넓게 된다．확산 방지 플러그(4)의 선단면은 거의 평탄한 면으로 된다．이 상태가 도 2(b)에 도시되어 있다．
확산 방지 플러그(4)는 전극 패드(3), 시드층(5) 및 돌기 전극(7)과 확산되기 어려운 재료로 이루어지고, 예를 들면 전극 패드(3)가 알루미늄(Al), 시드층(5) 및 돌기 전극(7)이 금(Au)으로 이루어지는 경우, 확산 방지 플러그(4)는 니켈(Ni)로 이루어지는 것으로 할 수 있다．
다음에 웨이퍼 W의 수동막(8) 및 확산 방지 플러그(4)가 형성된 면에 스패터, 화학 증착 등의 방법에 의해 도전성을 가진 시드층(5)이 형성된다(도 2(c) 참조)．시드층(5)의 표면 형상은 바탕의 수동막(8) 및 확산 방지 플러그(4)의 표면 형상에 따른 것으로 된다．수동막(8)의 개구(8a)가 확산 방지 플러그(4)로 충족되어 있음으로써 시드층(5)의 표면 형상은 개구(8a)에 의한 수동막(8)의 단차가 반영되지는 않고, 확산 방지 플러그(4)의 선단면상에서는 거의 평탄하게 된다．
그 다음에, 시드층(5) 상에 전체면에 레지스트막(포토 레지스트(6))이 형성된다．레지스트막(6)의 두께는 확산 방지 플러그(4)의 두께(높이)보다 두껍게 된다．그 후, 포토 리소그래피에 의해 레지스트막(6)의 확산 방지 플러그(4) 윗쪽에 있는 부분이 제거되어 레지스트막 개구(6a)가 형성된다．이와 같은 방법에 의해 미세한 레지스트막 개구(6a)를 용이하게 형성할 수 있다．
레지스트막 개구(6a)의 폭은 확산 방지 플러그(4)의 폭보다 넓게 되고, 웨이퍼 W를 수직으로 내려다본 평면에 있어서 레지스트막 개구(6a)는 확산 방지 플러그(4)의 형성 영역을 거의 완전히 포함하는 영역에 형성된다(도 2(d) 참조)．
그 후, 레지스트막 개구(6a) 내에 노출한 시드층(5)을 시드로 한 전기분해 도금에 의해, 예를 들면 금(Au)으로 이루어지는 돌기 전극(7)이 형성된다．이 때, 시드층(5)의 노출부를 통해 도금액과의 사이에 전류가 흘려짐으로써 시드층(5) 상에 금속 원자가 피착되어 돌기 전극(7)이 성장한다．즉, 레지스트막 개구(6a)는 시드층(5)측으로부터 돌기 전극(7)에 의해 매립된다.
이 때, 돌기 전극(7)의 윗면(선단면의)형상은 확산 방지 플러그(4)의 윗면 형상을 반영해 거의 평탄 내지 凸 형상으로 된다．즉, 종래의 제조 방법에 있어서 돌기 전극(107)의 선단면과 같이 중앙부가 움푹 들어간 형상으로 되지 않는다(도 6(c) 참조)．돌기 전극(7)의 형성은 레지스트막 개구(6a)가 완전히 채워지기 전에 종료된다．
이로 인해, 도 2(e)에 도시된 바와 같이, 돌기 전극(7)은 레지스트막 개구(6a) 내에만 존재하는 상태로 된다．웨이퍼 W를 수직으로 내려다본 평면에 있어서, 돌기 전극(7)은 확산 방지 플러그(4)의 형성 영역을 거의 완전히 포함하는 영역에 형성되고, 인접하는 확산 방지 플러그(4)는 전기적으로 연결되지 않는다．
전기분해 도금에 의해 돌기 전극(7)을 구성하는 금속재료가 레지스트막 개구(6a) 내에만 공급됨으로써, 돌기 전극(7)이 금 등의 고가인 재료로 이루어지는 경우에 비용을 삭감할 수 있다．
다음에 레지스트막(6)이 제거되고, 돌기 전극(7)은 시드층(5)으로부터 돌출한 상태로 된다(도 2(f) 참조)．
그 다음에, 시드층(5)에 있어서 돌기 전극(7)과 수동막(8)과의 사이에서 노출한 부분이 습식 에칭에 의해 제거되고, 시드층(5) 및 돌기 전극(7)은 수동막(8)이나 확산 방지 플러그(4)로부터 돌출한 상태로 된다．
돌기 전극(7) 및 시드층(5)은 동일한 금속재료(예를 들면, 금)로 이루어지기 때문에 시드층(5)을 에칭하여 제거할 때, 돌기 전극(7)과 시드층(5)은 동일한 에칭 비율로 에칭된다．이 때문에 돌기 전극(7)과 수동막(8) 및 확산 방지 플러그(4)와의 사이의 시드층(5)이 오버 에칭되는 일은 없다．
확산 방지 플러그(4)는 시드층(5)의 제거에 사용된 에칭액에 대한 에칭 비율이 시드층(5)보다 낮은 금속재료로 형성되는 것으로 할 수 있다．예를 들면, 시드층(5)이 금으로 이루어지고, 확산 방지 플러그(4)가 니켈로 이루어지는 경우, 적당한 에칭액을 선택함으로써 이 에칭액에 대해 시드층(5)이 용이하게 에칭되고, 또 확산 방지 플러그(4)가 거의 에칭되지 않도록 할 수 있다．
이 경우에, 돌기 전극(7)이 시드층(5)과 함께 에칭되어 확산 방지 플러그(4)가 에칭액에 침지되는 경우에도, 확산 방지 플러그(4)는 거의 에칭되지 않기 때문에 전극 패드(3)가 노출되는 일은 없다．
또, 습식 에칭에 의해 시드층(5)을 제거함으로써 생산성을 높게할 수 있다．
시드층(5)을 제거하는 공정은 건식의 이방성 에칭에 의해 실시해도 된다．이 경우, 시드층(5)의 제거시에 돌기 전극(7)은 그 윗면(선단면)만이 선택적으로 에칭된다．따라서 돌기 전극(7)의 폭은 대부분 변화하지 않는다．이 때문에 작은 폭을 가진 돌기 전극(7)을 용이하게 형성할 수 있다．
그 후, 웨이퍼 W가 반도체 기판(9)의 낱개 조각으로 절단되고, 도 1에 도시된 반도체 장치(10)를 얻을 수 있다．
이상의 반도체 장치(10)의 제조 방법에 있어서, 확산 방지 플러그(4)는 종래의 제조 방법으로 사용되어 있는 배리어 메탈층(104)(도 5 및 도 6(a) 내지 도 6(c) 참조)과 달리, 소정의 전극 패드(3)의 노출부 부근에만 형성되기 때문에 돌기 전극(7)의 형성후에 제거할 필요가 없다．
또, 돌기 전극(7) 및 시드층(5)은 웨이퍼 W를 수직으로 내려다본 평면에 있어서, 확산 방지 플러그(4)의 형성 영역을 거의 완전히 포함하는 영역에 형성되고, 확산 방지 플러그(4)를 거의 완전히 덮는다．이 때문에 시드층(5)에 있어서 돌기 전극(7)과 수동막(8)과의 사이에서 노출한 부분을 습식 에칭할 때에 있어서도, 확산 방지 플러그(4)는 노출되지 않으면서 초기 형상으로 유지된다．즉, 종래의 제조 방법과 같이 배리어 메탈층(104)의 제거시에 배리어 메탈층(104)이 오버 에칭됨에 따라, 돌기 전극(107)의 전극 패드(103)에 대한 접합 강도가 저하되거나, 전극 패드(103)가 노출되어 신뢰성이 저하되는 일은 없다(도 5 참조).
특히, 인접하는 돌기 전극(7)의 간격(피치)이 좁게 설계된 경우에, 인접하는 돌기 전극(7) 끼리의 접촉을 피하기 위해, 돌기 전극(7)을 미세화하고 확산 방지 플러그(4)의 사이즈(특히, 폭)를 작게 해야 한다．그러나, 확산 방지 플러그(4)를 형성한 후, 그 일부를 제거할 필요가 없기 때문에 오버 에칭에 의한 돌기 전극(7)의 확산 방지 플러그(4)를 통한 전극 패드(3)에의 접합 강도의 저하 및 전극 패드(3)의 노출에 의한 신뢰성의 저하는 없다．즉, 전극 패드(3)에 대한 돌기 전극(7)의 접합 강도를 충분히 높게 하기 위해, 종래의 반도체 장치와 같이 오버 에칭의 마진을 고려하여 돌기 전극(107(7))의 폭을 크게 설계할 필요가 없다．
이 때문에, 인접하는 돌기 전극(7)의 간격(피치)이 좁게 설계된 경우에도, 돌기 전극(7)을 미세한 것으로 적용함으로써, 이러한 돌기 전극(7)이 용이하게 접촉하고, 전기적으로 단락되지 않도록 할 수 있다．즉, 이 제조 방법에 의해 미세한 돌기 전극(7)이 좁은 피치로 배열된 반도체 장치(10)를 제조할 수 있다．
또, 확산 방지 플러그(4)는 등방성의 무전해 도금에 의해 형성되기 때문에 개구(8a)가 역테이퍼 형상의 경우에 있어서도, 확산 방지 플러그(4)는 전극 패드(3)를 완전히 피복하고, 종래의 제조 방법과 같이 배리어 메탈층(104)로부터 전극 패드(103)가 노출되는 일은 없다(도 5 참조)．
도 3은 본 발명의 제2 실시형태에 따른 제조 방법에 의해 얻을 수 있는 반도체 장치의 도해적인 단면도이다．도 3에 있어서, 도 1에 도시된 각 부분에 대응하는 부분에는 도 1과 동일한 참조 부호를 붙여 설명을 생략한다．
이 반도체 장치(15)는 도 1의 반도체 장치(10)와 유사한 구조를 포함하나, 확산 방지 플러그(4) 상에는 확산 방지 플러그(4)의 폭보다 작은 폭을 가진 시드층(18) 및 돌기 전극(17)이 형성되어 있다．돌기 전극(17)의 측면과 시드층(18)의 단면은 거의 면이 하나로 되어 있다．이 때문에 확산 방지 플러그(4)는 시드층(18)이나 돌기 전극(17)에 완전히 덮혀 있지 않고 노출되어 있다．
이 반도체 장치(15)는 돌기 전극(17)을 통해, 배선 기판에 형성된 전극 패드 등에 플립 칩 접속할 수 있다．돌기 전극(17)의 폭은, 예를 들면 반도체 장치(15)가 접속되어야 할 배선 기판의 전극 패드의 폭과 비교하여 좁은 것으로 할 수 있다．이 경우, 돌기 전극(17)과 배선 기판의 전극 패드를 접합할 때 위치 이탈의 허용폭을 크게 할 수 있다．즉, 돌기 전극(17)의 선단면이 배선 기판의 전극 패드의 중앙부에서 다소 벗어난 경우에도, 돌기 전극(17)의 선단면의 전체면이 해당 전극 패드에 접합되도록 할 수 있다．
도 4(a) 내지 도 4(c)는 도 3에 도시된 반도체 장치(15)의 제조 방법을 설명하기 위한 도해적인 단면도이다．도 2(a) 내지 도 2(f)에 도시된 구성 요소에 대응하는 부분은 도 4(a) 내지 도 4(c)에서 도 2(a) 내지 도 2(f)의 경우와 동일한 부호를 붙여 설명을 생략한다．
제1 실시형태에 따른 제조 방법에 의해 웨이퍼 W의 활성층(2)이 형성된 면에 수동막(8) 및 확산 방지 플러그(4)가 형성되고, 또 스패터 등의 방법에 의해 도전성을 가진 시드층(18)이 형성된 웨이퍼 W(도 2(c) 참조)의 전체면에 레지스트막(포토 레지스트)(16)이 형성된다．
그리고, 포토 리소그래피에 의해 레지스트막(16)의 확산 방지 플러그(4) 윗쪽에 있는 부분이 제거된 레지스트막 개구(16a)가 형성된다．레지스트막 개구(16a)의 폭은 확산 방지 플러그(4)의 폭보다 좁아지게 된다．또, 레지스트막 개구(16a) 내에는 시드층(18)에 있어서, 확산 방지 플러그(4) 선단면 상의 거의 평탄한 부분만이 노출하도록 된다(도 4(a) 참조)．
그 후, 레지스트막 개구(16a) 내에 전기분해 도금법에 의해, 예를 들면 금(Au)으로 이루어지는 돌기 전극(17)이 형성된다．이 때, 레지스트막 개구(16a) 내에 노출된 시드층(18)을 통해 도금액과의 사이에 전류가 흐르게 됨으로써 시드층(18) 상에 금속 원자가 피착되고 돌기 전극(17)이 성장하게 된다．즉, 레지스트막 개구(16a)는 시드층(18)측으로부터 돌기 전극(17)에 의해 매립된다．
이 때, 돌기 전극(17)의 윗면(선단면)의 형상은 확산 방지 플러그(4)의 윗면 형상을 반영하여 거의 평탄하게 된다．돌기 전극(17)의 형성은 레지스트막 개구(16a)가 완전히 채워지기 전에 종료된다．이에 따라 도 4(b)에 도시된 바와 같이, 돌기 전극(17)은 레지스트막 개구(16a) 내에만 존재하는 상태로 된다．
다음에 레지스트막(16)이 제거되어 돌기 전극(17)은 시드층(18)으로부터 돌출한 상태로 된다(도 4(c) 참조)．
그 다음에, 습식 에칭에 의해 시드층(18)에 있어서, 확산 방지 플러그(4)와 돌기 전극(17)과의 사이의 노출 부분이 제거되고, 시드층(18) 및 돌기 전극(17)은 확산 방지 플러그(4)로부터 돌출한 상태로 된다．이 공정은 확산 방지 플러그(4)(예를 들면, 니켈로 이루어지는 것)보다 시드층(18)(예를 들면, 금으로 이루어지는 것)에 대한 에칭 비율이 큰(부식성이 강한) 에칭액을 통해 시드층(18)을 에칭함으로써 실시할 수 있다．이 경우에 확산 방지 플러그(4) 상의 시드층(18)이 제거되고, 확산 방지 플러그(4)가 에칭액에 침지된 경우에도 확산 방지 플러그(4)가 거의 제거되지 않도록 할 수 있다.
또, 시드층(18)과 돌기 전극(17)이 동일한 금속재료로 이루어지는 경우는 확산 방지 플러그(4)와 돌기 전극(17)과의 사이의 시드층(18)이 오버 에칭되는 일은 없다．
시드층(18)을 제거하는 공정은 건식의 이방성 에칭으로 실시해도 된다．
그 후, 웨이퍼 W가 반도체 기판(9)의 낱개 조각으로 절단되어 도 3에 도시된 반도체 장치(15)를 얻을 수 있다．
이상의 반도체 장치(15)의 제조 방법에 있어서, 레지스트막 개구(16a) 내에 확산 방지 플러그(4)의 평탄 면상에 있는 시드층(18)만이 노출하도록 레지스트막 개구(16a)의 폭을 좁게 함으로써 돌기 전극(17)의 선단면의 거의 전체면이 평탄하게 되도록 할 수 있다．
이상의 반도체 장치(10, 15)의 제조 방법에 있어서, 시드층(5, 18) 및 돌기 전극(7, 17)의 폭은 레지스트막 개구(6a, 16a)의 폭에 의해 결정되고, 확산 방지 플러그(4)의 크기(폭 등)에는 제약되지 않는다．레지스트막 개구(16a)의 크기가 일정한 정밀도를 갖도록 레지스트막 개구(16a)를 포토 리소그래피에 의해 레지스트막(16)에 형성할 수 있다. 또 레지스트막 개구(16a)에의 전기분해 도금에 의한 돌기 전극(17)의 형성이 돌기 전극(17)의 폭을 최대한 작게 할 수 있다．
본 발명의 실시형태의 설명은 이상과 같으나, 본 발명은 다른 형태라도 실시할 수 있다．예를 들면, 돌기 전극(7, 17)의 선단면에는 저융점 금속(예를 들면, 주석(Sn))으로 이루어지는 층이 형성되어 있어도 된다．이와 같은 반도체 장치는 배선 기판에 형성된 전극 패드 등에 접합할 때, 해당 저융점 금속의 융점(고상선 온도) 이상의 온도로 가열하고, 해당 저융점 금속으로 이루어지는 층을 용융시킴으로써 돌기 전극을 배선 기판에 형성된 전극 패드 등에 접합할 수 있다．
이와 같은 돌기 전극(7, 17)을 가진 반도체 장치는, 예를 들면 전기분해 도금에 의해 돌기 전극(7, 17)을 형성(도 2(e) 및 도 4(b) 참조)한 후, 레지스트막(6, 16)을 제거(도 2(f) 및 도 4(c) 참조)하기 전에, 예를 들면 화학 증착법이나 스패터 법 등에 의해 돌기 전극(7, 17) 및 레지스트막(6, 16) 상에 저융점 금속으로 이루어지는 층을 형성하고, 그 후, 레지스트막(6, 16)과 함께 레지스트막(6, 16) 상의 저융점 금속으로 이루어지는 층을 제거함으로써 얻어진다.
저융점 금속층은 전기분해 도금에 의해 형성되어도 된다．구체적으로는 먼저, 전기분해 도금 등에 의해 돌기 전극(7, 17)을 형성(도 2(e) 및 도 4(b) 참조)한 후, 레지스트막(6, 16)을 제거(도 2(f) 및 도 4(c) 참조)하기 전에 전기분해 도금에 의해 돌기 전극(7, 17) 상에 저융점 금속층을 형성한다．이 때, 시드층(5, 18) 및 돌기 전극(7, 17)의 노출부를 통해 도금액과의 사이에 전류가 흐르게 됨으로써 돌기 전극(7, 17) 상에 저융점 금속의 원자가 피착되어 저융점 금속층이 성장하게 된다．저융점 금속층의 형성은 레지스트막 개구(6a, 16a)가 완전히 채워지기 전에 종료된다．그 후, 레지스트막(6, 16)을 제거함으로써 선단면에 저융점 금속층이 형성된 돌기 전극(7, 17)을 얻을 수 있다．
본 발명의 실시형태에 대해 상세히 설명하였으나, 이들은 본 발명의 기술적인 내용을 명확하게 하기 위해 사용된 구체적인 예로서, 본 발명은 이러한 구체적인 예로 한정되어 해석되지는 않으며, 본 발명의 정신 및 범위는 첨부의 청구의 범위에 의해서만 한정된다．
이 출원은 2003년 10월 3일에 일본 특허청에 제출된 특원 2003-345923에 대응하고 있고, 이 출원의 전체 개시는 여기에 인용에 의해 편입되는 것으로 한다.
본 발명에 따라, 반도체 기판 상에 좁은 피치로 배치된 돌기 전극을 가진 반도체 장치의 제조 방법 및 그 제조 방법에 의해 얻을 수 있는 반도체 장치를 제공할 수 있다.
도 1은 본 발명의 제1 실시형태에 따른 반도체 장치의 도해적인 단면도．
도 2(a) 내지 도 2(f)는 도 1에 도시된 반도체 장치의 제조 방법을 설명하기 위한 도해적인 단면도．
도 3은 본 발명의 제2 실시형태에 따른 제조 방법에 의해 얻을 수 있는 반도체 장치의 도해적인 단면도．
도 4(a) 내지 도 4(c)는 도 3에 도시된 반도체 장치의 제조 방법을 설명하기 위한 도해적인 단면도．
도 5는 돌기 전극이 형성된 종래의 반도체 장치의 도해적인 단면도．
도 6(a) 내지 도 6(c)은 도 5에 도시된 반도체 장치의 제조 방법을 설명하기 위한 도해적인 단면도.

Claims (13)

  1. 전극이 형성된 반도체 기판의 해당 전극이 형성된 면을 덮으며, 소정의 해당 전극을 노출시키는 개구가 형성된 수동막을 형성하는 공정과,
    상기 수동막의 개구 부근에 금속으로 이루어지는 확산 방지 플러그를 형성하는 공정과,
    상기 반도체 기판의 상기 확산 방지 플러그가 형성된 면에 금속재료를 공급하고 해당 금속으로 이루어지는 시드층을 형성하는 공정과,
    상기 시드층을 덮으며, 상기 확산 방지 플러그 상의 상기 시드층의 소정 영역을 노출시키는 개구가 형성된 레지스트막을 형성하는 공정과,
    상기 레지스트막의 개구내에 금속재료를 공급하고 해당 금속으로 이루어지는 돌기 전극을 형성하는 공정과,
    상기 돌기 전극을 형성하는 공정 후에 상기 레지스트막을 제거하는 공정과,
    상기 돌기 전극을 형성하는 공정 후에 상기 시드층을 제거하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법．
  2. 제1항에 있어서,
    상기 시드층을 제거하는 공정이 에칭에 의해 상기 시드층을 제거하는 에칭 공정을 포함하고,
    상기 확산 방지 플러그가 상기 시드층보다 상기 에칭 공정에서 이용한 에칭 매체에 대해 에칭 비율이 낮은 금속재료로 이루어지는 것을 특징으로 하는 반도체 장치의 제조 방법．
  3. 제1항에 있어서,
    상기 확산 방지 플러그를 형성하는 공정이 무전해 도금법에 의해 상기 반도체 기판 상의 소정 전극 상에 금속재료를 공급하고, 해당 금속으로 이루어지는 확산 방지 플러그를 형성하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법．
  4. 제1항에 있어서,
    상기 시드층과 상기 돌기 전극이 동일한 금속재료로 이루어지는 것을 특징으로 하는 반도체 장치의 제조 방법．
  5. 제1항에 있어서,
    상기 레지스트막이 감광성을 가진 재료로 이루어지고,
    상기 레지스트막을 형성하는 공정이 상기 레지스트막을 소정 패턴의 마스크를 통해 노광한 후에 현상함으로써 상기 개구를 형성하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법．
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 돌기 전극을 형성하는 공정이 전기분해 도금법에 의해 상기 시드층의 상기 소정 영역에 금속재료를 공급하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법．
  7. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 시드층을 제거하는 공정이 건식의 이방성 에칭법에 의해 상기 시드층에 있어서 상기 돌기 전극으로부터 노출한 부분을 제거하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법．
  8. 제6항에 있어서,
    상기 시드층을 제거하는 공정이 건식의 이방성 에칭법에 의해 상기 시드층에 있어서 상기 돌기 전극으로부터 노출한 부분을 제거하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법．
  9. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 시드층을 제거하는 공정이 습식 에칭법에 의해 상기 시드층에 있어서 상기 돌기 전극으로부터 노출한 부분을 제거하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법．
  10. 제6항에 있어서,
    상기 시드층을 제거하는 공정이 습식 에칭법에 의해 상기 시드층에 있어서 상기 돌기 전극으로부터 노출한 부분을 제거하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법．
  11. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 레지스트막의 상기 개구의 폭이 상기 확산 방지 플러그의 폭보다 큰 것을 특징으로 하는 반도체 장치의 제조 방법．
  12. 제6항에 있어서,
    상기 레지스트막의 상기 개구의 폭이 상기 확산 방지 플러그의 폭보다 큰 것을 특징으로 하는 반도체 장치의 제조 방법．
  13. 반도체 기판과,
    상기 반도체 기판 상에 형성된 전극과,
    상기 반도체 기판의 상기 전극이 형성된 면을 덮으며, 소정의 상기 전극을 노출시키는 개구가 형성된 수동막과,
    상기 수동막의 개구 부근에 형성되고, 상기 전극에 전기 접속된 확산 방지 플러그와,
    상기 확산 방지 플러그 상에 형성된 시드층과,
    상기 시드층 상에 형성된 돌기 전극을 포함하고,
    상기 반도체 기판을 수직으로 내려다본 평면에 있어서 상기 시드층 및 상기 돌기 전극의 형성 영역이 상기 확산 방지 플러그의 형성 영역을 거의 완전히 포함하고,
    상기 확산 방지 플러그가 상기 시드층 및 상기 돌기 전극에 의해 거의 완전히 덮혀 있는 것을 특징으로 하는 반도체 장치．
KR1020040078428A 2003-10-03 2004-10-01 반도체 장치의 제조 방법 및 반도체 장치 KR20050033456A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00345928 2003-10-03
JP2003345928A JP2005116632A (ja) 2003-10-03 2003-10-03 半導体装置の製造方法および半導体装置

Publications (1)

Publication Number Publication Date
KR20050033456A true KR20050033456A (ko) 2005-04-12

Family

ID=34539054

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040078428A KR20050033456A (ko) 2003-10-03 2004-10-01 반도체 장치의 제조 방법 및 반도체 장치

Country Status (5)

Country Link
US (2) US7227262B2 (ko)
JP (1) JP2005116632A (ko)
KR (1) KR20050033456A (ko)
CN (1) CN100397601C (ko)
TW (1) TWI348216B (ko)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI254995B (en) * 2004-01-30 2006-05-11 Phoenix Prec Technology Corp Presolder structure formed on semiconductor package substrate and method for fabricating the same
JP5050384B2 (ja) * 2006-03-31 2012-10-17 富士通セミコンダクター株式会社 半導体装置およびその製造方法
JP5107529B2 (ja) * 2006-05-09 2012-12-26 ラピスセミコンダクタ株式会社 半導体装置及びその製造方法
EP2054935A2 (en) * 2006-08-17 2009-05-06 Nxp B.V. Testing for correct undercutting of an electrode during an etching step
KR20090101435A (ko) * 2006-12-25 2009-09-28 로무 가부시키가이샤 반도체 장치
TWI347643B (en) * 2007-06-13 2011-08-21 Advanced Semiconductor Eng Under bump metallurgy structure and die structure using the same and method of manufacturing die structure
TWI378544B (en) * 2007-07-19 2012-12-01 Unimicron Technology Corp Package substrate with electrically connecting structure
US8779300B2 (en) * 2007-07-19 2014-07-15 Unimicron Technology Corp. Packaging substrate with conductive structure
US7713860B2 (en) * 2007-10-13 2010-05-11 Wan-Ling Yu Method of forming metallic bump on I/O pad
JP5627835B2 (ja) 2007-11-16 2014-11-19 ローム株式会社 半導体装置および半導体装置の製造方法
US7952207B2 (en) * 2007-12-05 2011-05-31 International Business Machines Corporation Flip-chip assembly with organic chip carrier having mushroom-plated solder resist opening
JP2011129669A (ja) * 2009-12-17 2011-06-30 Panasonic Corp 半導体チップ及び該半導体チップを備えた半導体装置
JP2011165862A (ja) * 2010-02-09 2011-08-25 Sony Corp 半導体装置、チップ・オン・チップの実装構造、半導体装置の製造方法及びチップ・オン・チップの実装構造の形成方法
TWM397591U (en) * 2010-04-22 2011-02-01 Mao Bang Electronic Co Ltd Bumping structure
US20120261812A1 (en) * 2011-04-14 2012-10-18 Topacio Roden R Semiconductor chip with patterned underbump metallization
US8530344B1 (en) * 2012-03-22 2013-09-10 Chipbond Technology Corporation Method for manufacturing fine-pitch bumps and structure thereof
US8501614B1 (en) * 2012-03-22 2013-08-06 Chipbond Technology Corporation Method for manufacturing fine-pitch bumps and structure thereof
JP6154995B2 (ja) * 2012-06-20 2017-06-28 新光電気工業株式会社 半導体装置及び配線基板、並びにそれらの製造方法
JP6326723B2 (ja) * 2012-08-24 2018-05-23 Tdk株式会社 端子構造及び半導体素子
US9484291B1 (en) * 2013-05-28 2016-11-01 Amkor Technology Inc. Robust pillar structure for semicondcutor device contacts
US9576923B2 (en) 2014-04-01 2017-02-21 Ati Technologies Ulc Semiconductor chip with patterned underbump metallization and polymer film
TWI551199B (zh) 2014-04-16 2016-09-21 矽品精密工業股份有限公司 具電性連接結構之基板及其製法
CN104485295A (zh) * 2014-12-16 2015-04-01 南通富士通微电子股份有限公司 晶圆级封装方法
CN104465571A (zh) * 2014-12-16 2015-03-25 南通富士通微电子股份有限公司 晶圆封装结构
US9666550B2 (en) 2014-12-16 2017-05-30 Tongfu Microelectronics Co., Ltd. Method and structure for wafer-level packaging
US10636758B2 (en) * 2017-10-05 2020-04-28 Texas Instruments Incorporated Expanded head pillar for bump bonds

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02207531A (ja) 1989-02-07 1990-08-17 Fujitsu Ltd 半導体装置の製造方法
JPH03248528A (ja) 1990-02-27 1991-11-06 Nec Kansai Ltd 半導体装置の製造方法
JPH04199631A (ja) 1990-11-29 1992-07-20 Seiko Epson Corp 集積回路の製造方法
JP3361881B2 (ja) * 1994-04-28 2003-01-07 株式会社東芝 半導体装置とその製造方法
JPH11214421A (ja) 1997-10-13 1999-08-06 Matsushita Electric Ind Co Ltd 半導体素子の電極形成方法
US6028011A (en) * 1997-10-13 2000-02-22 Matsushita Electric Industrial Co., Ltd. Method of forming electric pad of semiconductor device and method of forming solder bump
JP3398609B2 (ja) * 1998-11-30 2003-04-21 シャープ株式会社 半導体装置
JP2000357702A (ja) * 1999-06-16 2000-12-26 Seiko Epson Corp 半導体装置及びその製造方法
US6372622B1 (en) * 1999-10-26 2002-04-16 Motorola, Inc. Fine pitch bumping with improved device standoff and bump volume
US6426281B1 (en) * 2001-01-16 2002-07-30 Taiwan Semiconductor Manufacturing Company Method to form bump in bumping technology
TW531873B (en) * 2001-06-12 2003-05-11 Advanced Interconnect Tech Ltd Barrier cap for under bump metal
US6489229B1 (en) * 2001-09-07 2002-12-03 Motorola, Inc. Method of forming a semiconductor device having conductive bumps without using gold
JP3615206B2 (ja) 2001-11-15 2005-02-02 富士通株式会社 半導体装置の製造方法
US6756294B1 (en) * 2002-01-30 2004-06-29 Taiwan Semiconductor Manufacturing Company Method for improving bump reliability for flip chip devices

Also Published As

Publication number Publication date
TWI348216B (en) 2011-09-01
CN100397601C (zh) 2008-06-25
US7227262B2 (en) 2007-06-05
US20050186771A1 (en) 2005-08-25
US20070155155A1 (en) 2007-07-05
TW200520219A (en) 2005-06-16
JP2005116632A (ja) 2005-04-28
CN1604293A (zh) 2005-04-06
US7638421B2 (en) 2009-12-29

Similar Documents

Publication Publication Date Title
US7638421B2 (en) Manufacturing method for semiconductor device and semiconductor device
US6713319B2 (en) Method for fabricating a semiconductor apparatus including a sealing member with reduced thermal stress
KR100290193B1 (ko) 반도체장치및그제조방법
US6699787B2 (en) Semiconductor device and method of production of same
KR100652443B1 (ko) 재배선층을 갖는 웨이퍼 레벨 패키지 및 그 형성방법
US8252630B2 (en) Semiconductor device, method of manufacturing the semiconductor device, flip chip package having the semiconductor device and method of manufacturing the flip chip package
US8097941B2 (en) Semiconductor device having projecting electrode formed by electrolytic plating, and manufacturing method thereof
EP1267402A2 (en) Semiconductor device and method of production of same
KR20070112645A (ko) 앵커형 결합 구조를 갖는 반도체 패키지 및 그 제조 방법
KR20000070443A (ko) 내측이 래핑된 전자 디바이스용 접점의 반도체 웨이퍼 제조방법
JP4678720B2 (ja) 回路基板およびその製造方法、半導体装置およびその製造方法
US7741705B2 (en) Semiconductor device and method of producing the same
US10985083B2 (en) Semiconductor device and method for manufacturing the same
US20060049518A1 (en) Semiconductor device and method for manufacturing the same
US11876064B2 (en) Semiconductor structure and manufacturing method thereof
CN116453962A (zh) 半导体结构及其形成方法
JP3664707B2 (ja) 半導体装置及びその製造方法
JP5656501B2 (ja) 半導体装置及びその製造方法
KR100325925B1 (ko) 반도체 웨이퍼상에 일정 구조의 금속을 형성하는 방법
US20060276023A1 (en) Method for forming bumps
KR20080030011A (ko) 반도체 장치 및 그 제조 방법
KR19990062472A (ko) 범프 그리드 어레이 패키지 및 그 제조방법
JP2004363204A (ja) 半導体素子のバンプ形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee