JP2004281982A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2004281982A JP2004281982A JP2003075064A JP2003075064A JP2004281982A JP 2004281982 A JP2004281982 A JP 2004281982A JP 2003075064 A JP2003075064 A JP 2003075064A JP 2003075064 A JP2003075064 A JP 2003075064A JP 2004281982 A JP2004281982 A JP 2004281982A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- pad
- interlayer insulating
- contact pad
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Abstract
【課題】異なる大きさの半導体チップを容易に積層できる半導体装置及びその製造方法を提供する。
【解決手段】本発明に係る半導体装置は、第１の半導体チップ６に形成され、最下層の配線層と同一層に形成された接触パッド１２ａと、接触パッド上に形成された接続手段１３ａと、接続手段上に形成された第１の電極取り出し用パッド７ａと、このパッド７ａ上に形成され、第１の半導体チップ表面から露出した第１の金属ポスト８ａと、第１の半導体チップの裏面に形成され、第１の金属ポストに対向する位置からずれた位置に形成され、接触パッド下に形成されたホール６ａと、第２の半導体チップ９に形成された第２の電極取り出し用パッド７ｂと、このパッド７ｂ上に形成され、第２の半導体チップ表面から露出し且つホール内に挿入され、接触パッド１２ａに接続された第２の金属ポスト８ｂと、を具備する。
【選択図】 図１
【解決手段】本発明に係る半導体装置は、第１の半導体チップ６に形成され、最下層の配線層と同一層に形成された接触パッド１２ａと、接触パッド上に形成された接続手段１３ａと、接続手段上に形成された第１の電極取り出し用パッド７ａと、このパッド７ａ上に形成され、第１の半導体チップ表面から露出した第１の金属ポスト８ａと、第１の半導体チップの裏面に形成され、第１の金属ポストに対向する位置からずれた位置に形成され、接触パッド下に形成されたホール６ａと、第２の半導体チップ９に形成された第２の電極取り出し用パッド７ｂと、このパッド７ｂ上に形成され、第２の半導体チップ表面から露出し且つホール内に挿入され、接触パッド１２ａに接続された第２の金属ポスト８ｂと、を具備する。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に係わり、特に、ＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）レベルに小型化された半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
近年、携帯電話や情報端末機器類の小型化に伴い、プリント回路基板等への搭載部品の小型、軽量化が要求され、ＬＳＩ等の半導体装置も、チップ積層構造でＣＳＰレベルの高密度実装が要求される。
そこで最近は、電極貫通型の３次元スタックＣＳＰ型半導体装置が提案されている。この半導体装置は次のように製造される。
【０００３】
半導体チップの表面からシリコン基板まで到達する垂直な細くて深い孔（深さ７０〜１００μｍ／太さ約３０μｍ）をエッチングにより形成し、この深い孔内に絶縁層、メタル密着層、シード層、更にメッキによるＣｕ層等を埋め込むことで該深い孔内に貫通電極を形成し、更に裏面から研削又はエッチングにより前記貫通電極の頭出しを行うことにより半導体チップが作製される。このようにして作製された半導体チップを３次元に積層し、この積層した半導体チップの相互間を貫通電極で接続することにより、各々の半導体チップの導通をとる。そして、これら積層した半導体チップをインターポーザ基板上に配置し、インターポーザ基板の上面と共に樹脂により封止することで、電極貫通型の３次元スタックＣＳＰ型半導体装置が製造される。
【０００４】
【発明が解決しようとする課題】
しかしながら、このようなＣＳＰ型半導体装置は、同じ位置に貫通電極を形成した同じ大きさの半導体チップを複数枚積層したものであり、異なる大きさの半導体チップを複数枚積層する場合には不向きであり、また困難であった。
【０００５】
本発明は上記のような事情を考慮してなされたものであり、その目的は、異なる大きさの半導体チップを容易に積層できる半導体装置及びその製造方法を提供することにある。
【０００６】
【課題を解決するための手段】
上記課題を解決するため、本発明に係る半導体装置は、基板の表面上にフェイスダウンで第１の半導体チップが配置され、第１の半導体チップの裏面上にフェイスダウンで前記第１の半導体チップとは大きさの異なる第２の半導体チップが配置された半導体装置であって、
前記第１の半導体チップに形成され、最下層の配線層と同一層に形成された接触パッドと、
前記接触パッド上に形成された接続手段と、
前記接続手段上に形成された第１の電極取り出し用パッドと、
前記第１の電極取り出し用パッド上に形成され、前記第１の半導体チップ表面から露出した第１の導電ポストと、
前記第１の半導体チップの裏面に形成され、前記第１の導電ポストに対向する位置からずれた位置に形成され、前記接触パッド下に形成されたホールと、
前記第２の半導体チップに形成された第２の電極取り出し用パッドと、
前記第２の電極取り出し用パッド上に形成され、前記第２の半導体チップ表面から露出し且つ前記ホール内に挿入され、前記接触パッドに接続された第２の導電ポストと、
前記基板の表面に形成され、前記第１の導電ポストに接続された配線パターンと、
前記基板の表面上、第１及び第２の半導体チップが封止された樹脂と、
前記基板の裏面に形成され、前記配線パターンに電気的に接続された実装用外部端子と、を具備する。
【０００７】
上記半導体装置によれば、第１の半導体チップの裏面に導電ポストに対向する位置からずれた位置にホールを形成している。このようにホールを導電ポストに対向する位置からずらして形成することにより、レイアウトの自由度が増し、第１の半導体チップとは大きさが異なる第２の半導体チップをフェイスダウンボンディングにより第１の半導体チップの裏面上に積み重ねることが容易となる。つまり、異なる大きさの半導体チップを容易に積層することが可能となる。
【０００８】
また、本発明に係る半導体装置においては、前記ホール内の形状及び前記導電ポストの外形状が五角形以上の多角形であることも可能である。
また、本発明に係る半導体装置においては、前記接触パッドと前記第２の導電ポストとはハンダボール、銀ペースト又は金ペーストを介して接続されていることも可能である。
【０００９】
本発明に係る半導体装置の製造方法は、表面に形成された配線パターンと、裏面に形成され、前記配線パターンに電気的に接続された実装用外部端子と、を有する基板と、前記基板の表面上にフェイスダウンで配置された第１の半導体チップと、前記第１の半導体チップの裏面上にフェイスダウンで配置された前記第１の半導体チップとは大きさが異なる第２の半導体チップと、を備えた半導体装置の製造方法であって、
第１の半導体チップ領域の最下層の配線層と同一層に接触パッドを形成し、前記接触パッド上に接続手段を形成し、前記接続手段上に第１の電極取り出し用パッドを形成し、前記第１の電極取り出し用パッド上に、前記第１の半導体チップ領域の表面から露出する第１の導電ポストを形成し、前記第１の半導体チップ領域の裏面に、前記第１の導電ポストに対向する位置からずれた位置のホールをエッチング加工又はレーザ加工により形成することにより前記接触パッドを露出させて第１の半導体チップを作製する工程と、
第２の半導体チップ領域に第２の電極取り出し用パッドを形成し、前記第２の電極取り出し用パッド上に、前記第２の半導体チップ領域の表面から露出する第２の導電ポストを形成することにより第２の半導体チップを作製する工程と、
前記第２の半導体チップをフェイスダウンで前記第１の半導体チップの裏面上に配置し、前記第２の導電ポストを前記ホール内に挿入し、前記第２の導電ポストを前記接触パッドに接続し、前記第１の半導体チップを基板の表面上にフェイスダウンで配置し、前記第１の導電ポストを前記配線パターンに接続する工程と、
前記基板の表面上、第１及び第２の半導体チップを樹脂で封止する工程と、を具備する。
【００１０】
また、本発明に係る半導体装置の製造方法において、前記エッチング加工は、前記第１の半導体チップの裏面にマスクパターンを形成し、前記マスクパターンをマスクとして第１の半導体チップの単結晶Ｓｉ部分を、アルカリ系水溶液を用いてウエットエッチングすることにより前記ホールを形成するものであることが好ましい。
【００１１】
また、本発明に係る半導体装置の製造方法においては、前記第２の導電ポストを前記接触パッドに接続する際、前記ホール内の前記接触パッドにインクジェットプリンター機構を用いて銀ペースト又は金ペーストを転写しておき、前記銀ペースト又は金ペーストを介して前記第２の導電ポストを前記接触パッドに接続することも可能である。
【００１２】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について説明する。
図１は、本発明に係る実施の形態による半導体装置を概略的に示す断面図である。
この半導体装置はインターポーザ基板１を有しており、このインターポーザ基板１の上面には配線パターン２が形成されている。インターポーザ基板１の下面にはパッド４が形成されており、パッド４の下には実装用外部端子としてのハンダバンプ３が配置されている。ハンダバンプ３はパッド４に接続されており、パッド４は接続部材５を介して配線パターン２に電気的に接続されている。
【００１３】
インターポーザ基板１の上面上にはフェイスダウンボンディングにより第１の半導体チップ６が配置されている。第１の半導体チップ６の能動面下（下面）には電極取り出し用パッド７ａが配置されており、電極取り出し用パッド７ａの下には外部端子としての金属ポスト（導電ポスト）８ａが形成されている。この金属ポスト８ａはインターポーザ基板１の配線パターン２に接続されている。
【００１４】
前記電極取り出し用パッド７ａの上には裏面への引き出し専用の接続手段１３ａを介して接触パッド１２ａが配置されている。第１の半導体チップ６の裏面（能動面と逆側の面）には金属ポスト８ａに対向する位置からずれた位置（即ち金属ポスト８ａと対向しない位置又は金属ポスト８ａと対向する位置に隣接する位置）にホール（深い孔）６ａが形成されている。このホール６ａによって接触パッド１２ａが露出している。尚、金属ポスト８ａは素子の無い領域に配置しても良い。このように金属ポストと素子との距離を保つことで、デバイスへのダメージを避けることができる。
【００１５】
第１の半導体チップ６の裏面上にはフェイスダウンボンディングにより第２の半導体チップ９が配置されている。第２の半導体チップ９は第１の半導体チップ６とは大きさが異なるチップである。第２の半導体チップ９の能動面下（下面）には電極取り出し用パッド７ｂが配置されており、電極取り出し用パッド７ｂの下には外部端子としての金属ポスト（導電ポスト）８ｂが形成されている。この金属ポスト８ｂは第１の半導体チップ６のホール（深い孔）６ａによって露出した接触パッド１２ａに接続されている。前記電極取り出し用パッド７ｂの上には裏面への引き出し専用の接続手段１３ｂを介して接触パッド１２ｂが配置されている。第２の半導体チップ９の裏面には金属ポスト８ｂに対向する位置からずれた位置（即ち金属ポスト８ｂに対向しない位置又は金属ポスト８ｂと対向する位置に隣接する位置）にホール６ａが形成されている。このホール６ａによって接触パッド１２ｂが露出している。尚、金属ポスト８ｂは素子の無い領域に配置しても良い。
【００１６】
第２の半導体チップ９の裏面上にはフェイスダウンボンディングにより第３の半導体チップ１０が配置されている。第３の半導体チップ１０は第２の半導体チップ９とは大きさが異なるチップである。第３の半導体チップ１０の能動面下（下面）には電極取り出し用パッド７ｃが配置されており、電極取り出し用パッド７ｃの下には外部端子としての金属ポスト（導電ポスト）８ｃが形成されている。この金属ポスト８ｃは第２の半導体チップ９のホール（深い孔）６ａによって露出した接触パッド１２ｂに接続されている。
【００１７】
インターポーザ基板１の上面上、第１〜第３の半導体チップ６，９，１０及び金属ポスト８ａ〜８ｃは封止樹脂１１によりモールド成形されている。
尚、本実施の形態では、金属ポスト８ａ〜８ｃを用いているが、金属以外の導電物からなる導電ポストを用いることも可能である。
【００１８】
次に、図１に示す半導体装置を製造する方法について図２を参照しつつ説明する。図２は、図１に示す第１〜第３の半導体チップの金属ポスト及び接触パッドの付近を部分的に拡大した断面図である。
まず、図２に示すように、第１の半導体基板（半導体ウエーハ）１１４を準備する。第１の半導体基板１１４の内部には、ＭＯＳトランジスタ等の半導体素子、これと電気的に接続された各種金属配線、層間絶縁膜などが形成されている。
【００１９】
次いで、第１の半導体基板１１４の上にスパッタリングにより密着層（バリア層）を形成し、この密着層上に第１のＡｌ合金膜を堆積する。次いで、第１のＡｌ合金膜及び密着層をパターニングすることにより、第１の半導体基板１１４の上には最下層の配線層である第１のＡｌ合金配線１１２ａ及び接触パッド１２ａが形成される。
次いで、第１のＡｌ合金配線１１２ａ及び接触パッド１２ａの上にシリコン酸化膜からなる第１の層間絶縁膜１１５をＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により形成する。次いで、第１の層間絶縁膜１１５をエッチングすることにより、第１の層間絶縁膜１１５には第１のＡｌ合金配線１１２ａ及び接触パッド１２ａそれぞれの上に位置する接続孔が形成される。
【００２０】
次に、前記接続孔内及び第１の層間絶縁膜１１５上にＴｉ，ＴａやＷ等もしくはその合金もしくはその窒化膜でなる密着層（図示せず）をスパッタリングし、更にＣＶＤ法によりＷ膜を堆積する。次いで、第１の層間絶縁膜１１５上に存在するＷ膜と密着層をＣＭＰ（ｃｈｅｍｉｃａｌ ｍｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈｉｎｇ）により研磨除去する。これにより、前記接続孔内にはＷ膜が埋め込まれたＷプラグ１１６ａ，１１６ｂが形成される。Ｗプラグ１１６ａは接触パッド１２ａに電気的に接続され、Ｗプラグ１１６ｂは第１のＡｌ合金配線１１２ａに電気的に接続される。
【００２１】
この後、Ｗプラグ１１６ａ，１１６ｂ及び第１の層間絶縁膜１１５の上に第２のＡｌ合金膜をスパッタリングにより堆積し、第２のＡｌ合金膜をパターニングすることにより、Ｗプラグ１１６ａ，１１６ｂの上には第２のＡｌ合金配線１１７ａ，１１７ｂが形成される。
次いで、第２のＡｌ合金配線１１７ａ，１１７ｂ及び第１の層間絶縁膜１１５の上にシリコン酸化膜からなる第２の層間絶縁膜１１８をＣＶＤ法により形成する。次いで、第２の層間絶縁膜１１８をエッチングすることにより、第２の層間絶縁膜１１８には第２のＡｌ合金配線１１７ａ，１１７ｂそれぞれの上に位置する接続孔が形成される。
【００２２】
次に、前記接続孔内及び第２の層間絶縁膜１１８上にＴｉ，ＴａやＷ等もしくはその合金もしくはその窒化膜でなる密着層（図示せず）をスパッタリングし、更にＣＶＤ法によりＷ膜を堆積する。次いで、第２の層間絶縁膜１１８上に存在するＷ膜と密着層をＣＭＰにより研磨除去する。これにより、前記接続孔内にはＷ膜が埋め込まれたＷプラグ１１９ａ，１１９ｂが形成される。Ｗプラグ１１９ａは第２のＡｌ合金配線１１７ａに電気的に接続され、Ｗプラグ１１９ｂは第２のＡｌ合金配線１１７ｂに電気的に接続される。
【００２３】
この後、Ｗプラグ１１９ａ，１１９ｂ及び第２の層間絶縁膜１１８の上に第３のＡｌ合金膜をスパッタリングにより堆積し、第３のＡｌ合金膜をパターニングすることにより、Ｗプラグ１１９ａ，１１９ｂの上には第３のＡｌ合金配線１２０ａ，１２０ｂが形成される。第３のＡｌ合金配線１２０ａ，１２０ｂそれぞれはＷプラグ１１９ａ，１１９ｂに電気的に接続される。
【００２４】
次いで、第３のＡｌ合金配線１２０ａ，１２０ｂ及び第２の層間絶縁膜１１８の上にシリコン酸化膜からなる第３の層間絶縁膜１２１をＣＶＤ法により形成する。次いで、第３の層間絶縁膜１２１をエッチングすることにより、第３の層間絶縁膜１２１には第３のＡｌ合金配線１２０ａ，１２０ｂそれぞれの上に位置する接続孔が形成される。
【００２５】
次に、前記接続孔内及び第３の層間絶縁膜１２１上にＴｉ，ＴａやＷ等もしくはその合金もしくはその窒化膜でなる密着層をスパッタリングし、更にＣＶＤ法によりＷ膜を堆積する。次いで第３の層間絶縁膜１２１上に存在するＷ膜と密着層をＣＭＰにより研磨除去する。これにより、前記接続孔内にはＷ膜が埋め込まれたＷプラグ１２２ａ，１２２ｂが形成される。Ｗプラグ１２２ａは第３のＡｌ合金配線１２０ａに電気的に接続され、Ｗプラグ１２２ｂは第３のＡｌ合金配線１２０ｂに電気的に接続される。
【００２６】
この後、Ｗプラグ１２２ａ，１２２ｂ及び第３の層間絶縁膜１２１の上に第４のＡｌ合金膜をスパッタリングにより堆積し、第４のＡｌ合金膜をパターニングすることにより、Ｗプラグ１２２ａ，１２２ｂの上には第４のＡｌ合金配線１２３ａ，１２３ｂが形成される。第４のＡｌ合金配線１２３ａ，１２３ｂそれぞれはＷプラグ１２２ａ，１２２ｂに電気的に接続される。
【００２７】
次いで、第４のＡｌ合金配線１２３ａ，１２３ｂ及び第３の層間絶縁膜１２１の上にシリコン酸化膜からなる絶縁膜１２６をＣＶＤ法により形成する。次いで、絶縁膜１２６をエッチングすることにより、該絶縁膜１２６には第４のＡｌ合金配線１２３ａ，１２３ｂそれぞれの上に位置する接続孔が形成される。
次いで、前記接続孔内及び絶縁膜１２６の上にＣｒやＴｉＷ等の密着層をスパッタリングにより形成し、この密着層上にＣｕシード層をスパッタリングにより形成する。次いで、このＣｕシード層上にレジスト（図示せず）を形成し、このレジストをマスクとしてＣｕを選択メッキして引き出し用の再配線層を形成する。再配線層の厚みをＡｌ合金配線より厚くすることが好ましい。これにより、組み立て強度を増すことができ、信頼性の向上を図ることができる。
【００２８】
次に、再配線層の上に新たなレジスト（図示せず）を形成し、このレジストをマスクとして厚いＣｕ層を選択メッキして、金属ポスト（Ｃｕポスト）８ａを形成する。尚、Ｃｕメッキ膜からなる金属ポストは厚みや寸法の制御が比較的に容易である。次いで、金属ポスト８ａ上にメッキ法によりＮｉ又はＡｕなどからなる異種金属キャップ１２５を形成する。次に、前記レジストを剥離した後、再配線層をマスクにシード層、密着層をエッチング除去すると、各々分離した再配線からなる電極取り出し用パッド７ａが形成される。電極取り出し用パッド７ａは第４のＡｌ合金配線１２３ａ，１２３ｂに電気的に接続される。
【００２９】
このようにして電極取り出し用パッド７ａは、裏面への引き出し専用の接続手段１３ａを介して接触パッド１２ａに電気的に接続される。接続手段１３ａは、Ｗプラグ１１６ａ，１１９ａ，１２２ａ、第２〜第４のＡｌ合金配線１１７ａ，１２０ａ，１２３ａによって構成されている。但し、このような構成の引き出し専用の接続手段１３ａは単なる一例であり、適宜変更して実施することも可能である。例えば、Ｗプラグの部分をＡｌ合金膜とすることも可能である。
【００３０】
次に、金属ポスト８ａを含む全表面を保護テープ（図示せず）で覆い、半導体ウエーハ１１４の裏面を研削して該ウエーハを所定の厚みにする。次いで、半導体ウエーハ１１４の裏面上に感光性のポリイミド膜（図示せず）を塗布し、このポリイミド膜を露光、現像することにより、ウエーハ１１４の裏面側の金属ポスト８ａに対向する位置に開孔部を有するポリイミドパターンが形成される。
【００３１】
次いで、このポリイミドパターンをマスクとして単結晶Ｓｉ部分をアルカリ系水溶液（例えばＫＯＨ）によりウエットエッチング又はＣｌ２ガス、ＨＢｒガス、ＳＦ６ガス又はこれらの混合ガスを用いてドライエッチングする。これにより、ウエーハ１１４の裏面には深い孔６ａが形成され、この深い孔６ａによって接触パッド１２ａが露出される。このようにしてウエーハレベルでチップ表面に金属ポスト８ａを形成し、チップ裏面に深い孔６ａを形成した後、電気特性をチェックする。この後、ウエーハをダイシング工程でチップ毎に分割する。このようにして第１の半導体チップ６が形成される。
【００３２】
上述したように単結晶Ｓｉ部分をウエットエッチングするとテーパー状のホールが形成されるので、金属ポストの配置マージンを増やすことができ、Ｓｉと金属ポストのショートを防ぐことができる。従って、歩留まりを向上させることができる。
【００３３】
尚、本実施の形態では、深い孔６ａを形成する際、エッチングマスクとしてポリイミド膜を用いているが、これに限定されるものではなく、他のエッチングマスク、例えば両面アライナーを用いた厚いフォトシートをマスクとして用いても良いし、酸化膜などのハードマスクを用いても良いし、他の加工方法、例えばレーザを用いて深い孔を形成しても良い。但し、酸化膜などのハードマスクを用いる場合、このハードマスクをパターニングするためのフォトリソグラフィ工程及びエッチング工程の分だけ工程数が多くなる。また、レーザを用いて深い孔を形成する場合はマスクレスで加工することが可能である。
【００３４】
次に、第２の半導体チップ９を第１の半導体チップ６とほぼ同様の方法を用いて作製する。
この後、第３の半導体チップ１０を次の方法で作製する。
半導体基板（半導体ウエーハ）２１４を準備し、この半導体基板２１４の上に最下層の配線層である第１のＡｌ合金配線２１２ａが形成される。
【００３５】
次いで、第１のＡｌ合金配線２１２ａの上にシリコン酸化膜からなる第１の層間絶縁膜２１５をＣＶＤ法により形成する。次いで、第１の層間絶縁膜２１５をエッチングすることにより、第１の層間絶縁膜２１５には第１のＡｌ合金配線２１２ａ上に位置する接続孔が形成される。
次に、前記接続孔内にＷ膜が埋め込まれたＷプラグ２１６ｂが形成される。Ｗプラグ２１６ｂは第１のＡｌ合金配線２１２ａに電気的に接続される。
【００３６】
この後、Ｗプラグ２１６ｂ及び第１の層間絶縁膜２１５の上に第２のＡｌ合金配線２１７ｂが形成される。次いで、第２のＡｌ合金配線２１７ｂ及び第１の層間絶縁膜２１５の上にシリコン酸化膜からなる第２の層間絶縁膜２１８をＣＶＤ法により形成する。次いで、第２の層間絶縁膜２１８に第２のＡｌ合金配線２１７ｂ上に位置する接続孔が形成される。
【００３７】
次に、前記接続孔内にＷ膜が埋め込まれたＷプラグ２１９ｂを形成する。Ｗプラグ２１９ｂは第２のＡｌ合金配線２１７ｂに電気的に接続される。この後、Ｗプラグ２１９ｂ及び第２の層間絶縁膜２１８の上に第３のＡｌ合金配線２２０ｂを形成する。第３のＡｌ合金配線２２０ｂはＷプラグ２１９ｂに電気的に接続される。
【００３８】
次いで、第３のＡｌ合金配線２２０ｂ及び第２の層間絶縁膜２１８の上にシリコン酸化膜からなる第３の層間絶縁膜２２１をＣＶＤ法により形成する。次いで、第３の層間絶縁膜２２１に第３のＡｌ合金配線２２０ｂ上に位置する接続孔を形成する。次に、前記接続孔内にＷ膜が埋め込まれたＷプラグ２２２ｂを形成する。Ｗプラグ２２２ｂは第３のＡｌ合金配線２２０ｂに電気的に接続される。
【００３９】
この後、Ｗプラグ２２２ｂ及び第３の層間絶縁膜２２１の上に電極取り出し用パッド７ｃが形成される。電極取り出し用パッド７ｃはＷプラグ２２２ｂに電気的に接続される。
次に、電極取り出し用パッド７ｃを含む全面上にシリコン窒化膜からなるパッシベーション膜２２６をＣＶＤ法により形成する。次いで、パッシベーション膜２２６をエッチングすることにより、パッシベーション膜２２６には電極取り出し用パッド７ｃ上に位置する開孔部が形成される。
【００４０】
次いで、開孔部内及びパッシベーション膜２２６上にＴｉ、Ｔａ、Ｗ等の高融点金属、その合金もしくはその窒化膜からなる密着層２２３をスパッタリングにより形成する。次いで、この密着層２２３の上に続けてＣｕシード層２２４をスパッタリングする。
この後、Ｃｕシード層２２４及び密着層２２３の上にフォトレジスト膜（図示せず）を塗布、もしくはフォトフィルム（図示せず）を貼り、これらを露光、現像することにより、Ｃｕシード層２２４上にはポスト領域が開孔されたレジストパターンが形成される。次いで、このレジストパターンをマスクとして開孔内のＣｕシード層２２４上にＣｕ層を選択メッキ法により形成する。これにより、Ｃｕシード層上にはＣｕ層からなる金属ポスト８ｃが形成される。次いで、金属ポスト８ｃ上にメッキ法によりＮｉ又はＡｕなどからなる異種金属キャップ２２５を形成する。次に、レジストパターンを剥離した後、金属ポスト８ｃ及びＣｕシード層２２４をマスクとして密着層２２３をエッチングする。
【００４１】
次に、第１の半導体チップを作製する際と同様の方法により、半導体ウエーハ２１４の裏面を研削して該ウエーハを所定の厚みにし、電気特性をチェックし、ウエーハをダイシング工程でチップ毎に分割する。このようにして第３の半導体チップ１０を作製する。但し、第３の半導体チップ１０の裏面には深い孔６ａを形成していない。
【００４２】
この後、第１〜第３の半導体チップ６，９，１０を重ねて積み上げる。つまり、図１に示すように、第１〜第３の半導体チップ６，９，１０を重ね、第１の半導体チップ６のホール６ａ内に第２の半導体チップ９の金属ポスト８ｂを挿入し、この金属ポスト８ｂを第１の半導体チップの接触パッド１２ａに接続し、第２の半導体チップ９のホール６ａ内に第３の半導体チップ１０の金属ポスト８ｃを挿入し、この金属ポスト８ｃを第２の半導体チップの接触パッド１２ｂに接続する。接触パッド１２ａ，１２ｂと金属ポスト８ｂ，８ｃとを接続した状態は図２に示されている。尚、接触パッド１２の下側に形成されている密着層（バリア層）は、金属ポストをＡｌ等との低温共晶で接着する場合には除去することが好ましい。また、半導体チップ６、９、１０間に絶縁接着剤や接着シート（図示せず）を配置すれば、チップ間のストレス緩衝、補強もしくは水分の侵入を防ぎ信頼性向上も図る事が出来る。
【００４３】
次いで、図１に示すインターポーザ基板１を準備し、第１の半導体チップ６の金属ポスト８ａをインターポーザ基板１の配線パターン２に接続する。次いで、第１〜第３の半導体チップ６，９，１０及びインターポーザ基板１の上面を封止樹脂１１によりモールド成形する。次いで、インターポーザ基板１の下面のパッド４にハンダバンプ３を取り付ける。このようにして半導体装置が形成される。
【００４４】
上記実施の形態によれば、第１の半導体チップ６の裏面に金属ポスト８ａに対向する位置からずれた位置、即ち金属ポスト８ａと対向しない位置又は金属ポスト８ａと対向する位置に隣接する位置にホール６ａを形成している。このようにホール６ａを金属ポスト８ａに対向する位置からずらして形成することにより、レイアウトの自由度が増し、第１の半導体チップ６とは大きさが異なる第２の半導体チップ９をフェイスダウンボンディングにより第１の半導体チップ６の裏面上に積み重ねることが可能となる。また、第２の半導体チップ９においてもホール６ａを金属ポスト８ｂに対向する位置からずらして形成することにより、レイアウトの自由度が増し、第２の半導体チップ９とは大きさが異なる第３の半導体チップ１０をフェイスダウンボンディングにより第２の半導体チップの裏面上に積み重ねることが可能となる。従って、異なる大きさの半導体チップを容易に積層することが可能となる。
【００４５】
また、本実施の形態では、第１及び第２の半導体チップ６，９において半導体基板１１４，２１４の上の最下層の配線層と同一層に接触パッド１２ａ，１２ｂを形成し、この接触パッドの上に裏面への引き出し専用の接続手段１３ａ，１３ｂを形成し、この接続手段の上に電極取り出し用パッド７ａ，７ｂを形成し、電極取り出し用パッドの上に外部端子として金属ポスト８ａ，８ｂを形成している。このため、半導体基板の裏面に深い孔６ａを設ける際、接触パッドが露出するまで半導体基板をエッチングすれば良く、接触パッド１より上の絶縁膜をエッチングする必要がない。このため、何段、何種類にもなる絶縁膜の開孔工程を減らすことができ、従来の半導体装置のようにＳｉ基板のサイドエッチで層間絶縁膜のひさしが発生することも無い。従って、深い孔６ａを寸法精度、形状精度良くエッチング加工することが可能となり、加工マージンを増加させることができる。よって、歩留まりを向上でき、コストを低減できる。
【００４６】
また、本実施の形態では、接触パッド１２ａ，１２ｂを裏面への引き出し専用の接続手段１３と電極取り出し用パッド７によって金属ポスト８ａ，８ｂに接続している。このため、第１の半導体チップ６の深い孔６ａ内の接触パッド１２ａに第２の半導体チップ９の金属ポスト８ｂを直接接続させることができ、第２の半導体チップ９の深い孔６ａ内の接触パッド１２ｂに第３の半導体チップ１０の金属ポスト８ｃを直接接続させることができる。つまり、半導体チップの裏面から接触パッドまで到達する深い孔６ａを形成し、他の半導体チップ表面の金属ポストを接触パッドに接触させるように積み上げることができる。従って、第１〜第３の半導体チップの相互間の導通をとりながら各々の半導体チップを同じ方向に重ね合わせた積層３次元ＣＳＰを形成することができる。
【００４７】
尚、上記実施の形態では、第１〜第３の半導体チップ６，９，１０に金属ポストをメッキ膜により形成しているが、これに限定されるものではなく、第１〜第３の半導体チップに金属ポストをハンダボールにより形成することも可能である。
また、本実施の形態では、インターポーザ基板１の上に３つの半導体チップを積層した半導体装置としているが、インターポーザ基板の上に２つ又は４つ以上の半導体チップを積層した半導体装置とすることも可能である。
【００４８】
図３は、図１に示す半導体装置を製造する他の方法を示す断面図であり、図３は、図１に示す第１の半導体チップの金属ポスト及び接触パッドの付近を部分的に拡大した断面図である。
まず、図２に示す半導体基板（半導体ウエーハ）１１４と同様のものを準備する。
【００４９】
次いで、前記半導体基板１１４の上にＣＶＤ法により例えばシリコン窒化膜からなる第１のエッチングストッパー膜１２９を形成し、第１のエッチングストッパー膜１２９上にＣＶＤ法によりシリコン酸化膜からなる第１の層間絶縁膜１３０を形成する。次いで、第１の層間絶縁膜１３０及び第１のエッチングストッパー膜１２９をエッチングする。これにより、第１の層間絶縁膜１３０には配線用溝及びパッド用溝が形成される。
【００５０】
次いで、配線用溝内、パッド用溝内及び第１の層間絶縁膜１３０上にＴａＮ、ＴｉＷ又はＴｉＮからなる密着層（バリア層）１３１をスパッタリングにより形成する。次いで、この密着層１３１上に電解メッキ用のＣｕシード層（図示せず）をスパッタリングにより形成する。次いで、このＣｕシード層上、配線用溝内及びパッド用溝内に電解メッキ法によりＣｕ層を形成する。
【００５１】
この後、第１の層間絶縁膜１３０上に存在するＣｕ層、Ｃｕシード層及び密着層１３１をＣＭＰ法により研磨除去する。これにより、第１の層間絶縁膜１３１の配線用溝内及びパッド用溝内にＣｕ層が埋め込まれ、配線用溝内には最下層の配線層であるＣｕ配線１３２ａが形成され、パッド用溝内には接触パッド１３２ｂが形成される。この接触パッド１３２ｂは図１に示す接触パッド１２ａに相当するものである。
【００５２】
次いで、接触パッド１３２ｂ及びＣｕ配線１３２ａの上にＣＶＤ法により例えばシリコン窒化膜からなる第２のエッチングストッパー膜１３３を形成する。次いで、第２のエッチングストッパー膜１３３上にＣＶＤ法によりシリコン酸化膜からなる第２の層間絶縁膜１３４を堆積し、第２の層間絶縁膜１３４上にＣＶＤ法によりシリコン窒化膜からなる第３のエッチングストッパー膜１３５を形成する。この後、第３のエッチングストッパー膜１３５の上にシリコン酸化膜からなる第３の層間絶縁膜１３６を堆積する。
【００５３】
次に、第３の層間絶縁膜１３６、第３のエッチングストッパー膜１３５及び第２の層間絶縁膜１３４をエッチングする。これにより、第２、第３の層間絶縁膜１３４，１３６及びエッチングストッパー膜１３５には接続孔が形成される。この後、第２及び第３のエッチングストッパー膜１３３，１３５をストッパーとして第３の層間絶縁膜１３６をエッチングする。これにより、第３の層間絶縁膜１３６には配線用溝が形成され、配線用溝は前記接続孔に繋げられる。
【００５４】
次に、第２及び第３のエッチングストッパー膜１３３，１３５をエッチングした後、接続孔内、配線用溝内及び第３の層間絶縁膜１３６上に密着層（バリア層）１３７をスパッタリングにより形成する。次いで、この密着層１３７上に電解メッキ用のＣｕシード層（図示せず）をスパッタリングにより形成する。次いで、このＣｕシード層上、配線用溝内及び接続孔内に電解メッキ法によりＣｕ層を形成する。
【００５５】
この後、第３の層間絶縁膜１３６上に存在するＣｕ層、Ｃｕシード層及び密着層１３７をＣＭＰ法により研磨除去する。これにより、第２の層間絶縁膜１３４の接続孔内及び第３の層間絶縁膜１３６の配線用溝内にＣｕ層が埋め込まれ、配線用溝内にはＣｕ配線１３８ａ，１３８ｂが形成される。
【００５６】
次いで、Ｃｕ配線１３８ａ，１３８ｂの上にＣＶＤ法により例えばシリコン窒化膜からなる第４のエッチングストッパー膜１４５を形成する。次いで、第４のエッチングストッパー膜上にＣＶＤ法によりシリコン酸化膜からなる第４の層間絶縁膜１４６を堆積し、第４の層間絶縁膜１４６上にＣＶＤ法によりシリコン窒化膜からなる第５のエッチングストッパー膜１４７を形成する。この後、第５のエッチングストッパー膜１４７の上にシリコン酸化膜からなる第５の層間絶縁膜１４８を堆積する。
【００５７】
次に、第５の層間絶縁膜１４８、第５のエッチングストッパー膜１４７及び第４の層間絶縁膜１４６をエッチングする。これにより、第４、第５の層間絶縁膜１４６，１４８及びエッチングストッパー膜１４７には接続孔が形成される。この後、第４及び第５のエッチングストッパー膜をストッパーとして第５の層間絶縁膜をエッチングする。これにより、第５の層間絶縁膜には配線用溝が形成され、配線用溝は前記接続孔に繋げられる。
【００５８】
次に、第４及び第５のエッチングストッパー膜１４５，１４７をエッチングした後、接続孔内、配線用溝内及び第５の層間絶縁膜１４８上に密着層（バリア層）１４９をスパッタリングにより形成する。次いで、この密着層１４９上に電解メッキ用のＣｕシード層（図示せず）をスパッタリングにより形成する。次いで、このＣｕシード層上、配線用溝内及び接続孔内に電解メッキ法によりＣｕ層を形成する。
【００５９】
この後、第５の層間絶縁膜１４８上に存在するＣｕ層、Ｃｕシード層及び密着層１４９をＣＭＰ法により研磨除去する。これにより、第４の層間絶縁膜１４６の接続孔内及び第５の層間絶縁膜１４８の配線用溝内にＣｕ層が埋め込まれ、配線用溝内にはＣｕ配線１５０ａ，１５０ｂが形成される。このようにして接触パッド１３２ｂ上には裏面への引き出し専用の接続手段１３ａが形成される。
【００６０】
次に、Ｃｕ配線１５０ａ，１５０ｂを含む全面上にシリコン窒化膜からなる第６のエッチングストッパー膜１３９をプラズマＣＶＤ法により形成する。次いで、第６のエッチングストッパー膜１３９上にＣＶＤ法によりシリコン酸化膜からなる第６の層間絶縁膜１４０を堆積し、第６の層間絶縁膜１４０上にＣＶＤ法によりシリコン窒化膜からなる第７のエッチングストッパー膜１４１を形成する。この後、第７のエッチングストッパー膜１４１の上にシリコン酸化膜からなる第７の層間絶縁膜１４２を堆積する。
【００６１】
次に、第５の層間絶縁膜１４２、第７のエッチングストッパー膜１４１及び第６の層間絶縁膜１４０をエッチングする。これにより、第６、第７の層間絶縁膜１４０，１４２及びエッチングストッパー膜１４１には接続孔が形成される。この後、第６及び第７のエッチングストッパー膜１３９，１４１をストッパーとして第７の層間絶縁膜１４２をエッチングする。これにより、第７の層間絶縁膜１４２にはパッド用溝が形成され、パッド用溝は前記接続孔に繋げられる。
【００６２】
次に、第６及び第７のエッチングストッパー膜１３９，１４１をエッチングした後、接続孔内、パッド用溝内及び第７の層間絶縁膜１４２上に密着層（バリア層）１４３をスパッタリングにより形成する。次いで、この密着層１４３上に電解メッキ用のＣｕシード層（図示せず）をスパッタリングにより形成する。次いで、このＣｕシード層上、パッド用溝内及び接続孔内に電解メッキ法によりＣｕ層を形成する。
【００６３】
この後、第７の層間絶縁膜１４２上に存在するＣｕ層、Ｃｕシード層及び密着層１４３をＣＭＰ法により研磨除去する。これにより、第６の層間絶縁膜１４０の接続孔内及び第７の層間絶縁膜１４２のパッド用溝内にＣｕ層が埋め込まれ、パッド用溝内には電極取り出し用パッド７ａが形成される。電極取り出し用パッド７ａは接続手段１３ａに電気的に接続されると共にＣｕ配線１５０ａに電気的に接続される。
【００６４】
次に、電極取り出し用パッド７ａを含む全面上にシリコン窒化膜からなるパッシベーション膜１４４をＣＶＤ法により形成する。次いで、パッシベーション膜１４４をエッチングすることにより、パッシベーション膜１４４には電極取り出し用パッド７ａ上に位置する開孔部が形成される。次いで、開孔部内及びパッシベーション膜１４４上にＴｉ、Ｔａ、Ｗ等の高融点金属、その合金もしくはその窒化膜からなる密着層１２３をスパッタリングにより形成する。次いで、この密着層１２３の上に続けてＣｕシード層１２４をスパッタリングする。
【００６５】
この後、Ｃｕシード層１２４及び密着層１２３の上にフォトレジスト膜（図示せず）を塗布、もしくはフォトフィルム（図示せず）を貼り、これらを露光、現像することにより、Ｃｕシード層１２４上にはポスト領域が開孔されたレジストパターンが形成される。次いで、このレジストパターンをマスクとして開孔内のＣｕシード層１２４上にＣｕ層を選択メッキ法により形成する。これにより、Ｃｕシード層上にはＣｕ層からなる金属ポスト８ａが形成される。次いで、金属ポスト８ａ上にメッキ法によりＮｉ又はＡｕなどからなる異種金属キャップ１２５を形成する。次に、レジストパターンを剥離した後、金属ポスト８ａ及びＣｕシード層１２４をマスクとして密着層１２３をエッチングする。
【００６６】
次に、半導体ウエーハ１１４の裏面を研削して該ウエーハを所定の厚みにする。次いで、実施の形態と同様の方法で、ウエーハ１１４の裏面には深い孔６ａが形成され、この深い孔６ａによって接触パッド１３２ｂ下の密着層１３１が露出される。次いで、電気特性をチェックし、ウエーハをダイシング工程でチップ毎に分割する。このようにして第１の半導体チップ６を作製する。
【００６７】
次に、第２の半導体チップ９を第１の半導体チップ６とほぼ同様の方法を用いて作製する。
この後、第３の半導体チップ１０を次の方法で作製する。
図２に示す半導体基板（半導体ウエーハ）１１４と同様のものを準備する。
【００６８】
次いで、前記半導体基板１１４の上にＣＶＤ法により第１のエッチングストッパー膜２２９を形成し、第１のエッチングストッパー膜２２９上にＣＶＤ法により第１の層間絶縁膜２３０を形成する。次いで、第１の層間絶縁膜２３０及び第１のエッチングストッパー膜２２９をエッチングする。これにより、第１の層間絶縁膜２３０には配線用溝及びパッド用溝が形成される。
【００６９】
次いで、配線用溝内、パッド用溝内及び第１の層間絶縁膜２３０上に密着層２３１をスパッタリングにより形成する。次いで、この密着層２３１上に電解メッキ用のＣｕシード層（図示せず）をスパッタリングにより形成する。次いで、このＣｕシード層上、配線用溝内及びパッド用溝内に電解メッキ法によりＣｕ層を形成する。
【００７０】
この後、第１の層間絶縁膜２３０上に存在するＣｕ層、Ｃｕシード層及び密着層２３１をＣＭＰ法により研磨除去する。これにより、第１の層間絶縁膜２３１配線用溝内には最下層の配線層であるＣｕ配線２３２ａが形成される。
次いで、Ｃｕ配線２３２ａの上にＣＶＤ法により第２のエッチングストッパー膜２３３を形成する。次いで、第２のエッチングストッパー膜２３３上にＣＶＤ法により第２の層間絶縁膜２３４を堆積し、第２の層間絶縁膜２３４上にＣＶＤ法により第３のエッチングストッパー膜２３５を形成する。この後、第３のエッチングストッパー膜２３５の上に第３の層間絶縁膜２３６を堆積する。
【００７１】
次に、第３の層間絶縁膜２３６、第３のエッチングストッパー膜２３５及び第２の層間絶縁膜２３４をエッチングする。これにより、第２、第３の層間絶縁膜２３４，２３６及びエッチングストッパー膜２３５には接続孔が形成される。この後、第２及び第３のエッチングストッパー膜２３３，２３５をストッパーとして第３の層間絶縁膜２３６をエッチングする。これにより、第３の層間絶縁膜２３６には配線用溝が形成され、配線用溝は前記接続孔に繋げられる。
【００７２】
次に、第２及び第３のエッチングストッパー膜２３５，２３５をエッチングした後、接続孔内、配線用溝内及び第３の層間絶縁膜２３６上に密着層２３７をスパッタリングにより形成する。次いで、この密着層２３７上に電解メッキ用のＣｕシード層（図示せず）をスパッタリングにより形成する。次いで、このＣｕシード層上、配線用溝内及び接続孔内に電解メッキ法によりＣｕ層を形成する。
【００７３】
この後、第３の層間絶縁膜２３６上に存在するＣｕ層、Ｃｕシード層及び密着層２３７をＣＭＰ法により研磨除去する。これにより、第２の層間絶縁膜２３４の配線用溝内にはＣｕ配線２３８ａが形成される。
次いで、Ｃｕ配線２３８ａの上に第４のエッチングストッパー膜２４５を形成する。次いで、第４のエッチングストッパー膜上に第４の層間絶縁膜２４６を堆積し、第４の層間絶縁膜２４６上に第５のエッチングストッパー膜２４７を形成する。この後、第５のエッチングストッパー膜２４７の上に第５の層間絶縁膜２４８を堆積する。
【００７４】
次に、第５の層間絶縁膜２４８、第５のエッチングストッパー膜２４７及び第４の層間絶縁膜２４６をエッチングする。これにより、第４、第５の層間絶縁膜２４６，２４８及びエッチングストッパー膜２４７には接続孔が形成される。この後、第４及び第５のエッチングストッパー膜をストッパーとして第５の層間絶縁膜をエッチングする。これにより、第５の層間絶縁膜にはパッド用溝が形成され、パッド用溝は前記接続孔に繋げられる。
【００７５】
次に、第４及び第５のエッチングストッパー膜２４５，２４７をエッチングした後、接続孔内、パッド用溝内及び第５の層間絶縁膜２４８上に密着層２４９をスパッタリングにより形成する。次いで、この密着層２４９上に電解メッキ用のＣｕシード層（図示せず）をスパッタリングにより形成する。次いで、このＣｕシード層上、パッド用溝内及び接続孔内に電解メッキ法によりＣｕ層を形成する。
【００７６】
この後、第５の層間絶縁膜２４８上に存在するＣｕ層、Ｃｕシード層及び密着層２４９をＣＭＰ法により研磨除去する。これにより、第４の層間絶縁膜２４６の接続孔内及び第５の層間絶縁膜１４８のパッド用溝内にＣｕ層が埋め込まれ、パッド用溝内には電極取り出し用パッド７ｃが形成される。
次に、電極取り出し用パッド７ｃを含む全面上にシリコン窒化膜からなるパッシベーション膜２４４を形成する。次いで、パッシベーション膜２４４をエッチングすることにより、パッシベーション膜２４４には電極取り出し用パッド７ｃ上に位置する開孔部が形成される。次いで、開孔部内及びパッシベーション膜２４４上に密着層２２３をスパッタリングにより形成する。次いで、この密着層２２３の上に続けてＣｕシード層２２４をスパッタリングする。
【００７７】
この後、Ｃｕシード層２２４及び密着層２２３の上にフォトレジスト膜（図示せず）を塗布、もしくはフォトフィルム（図示せず）を貼り、これらを露光、現像することにより、Ｃｕシード層２２４上にはポスト領域が開孔されたレジストパターンが形成される。次いで、このレジストパターンをマスクとして開孔内のＣｕシード層２２４上にＣｕ層を選択メッキ法により形成する。これにより、Ｃｕシード層上にはＣｕ層からなる金属ポスト８ｃが形成される。次いで、金属ポスト８ｃ上にメッキ法により異種金属キャップ２２５を形成する。次に、レジストパターンを剥離した後、金属ポスト８ｃ及びＣｕシード層２２４をマスクとして密着層２２３をエッチングする。
【００７８】
次に、半導体ウエーハ１１４の裏面を研削して該ウエーハを所定の厚みにする。次いで、電気特性をチェックし、ウエーハをダイシング工程でチップ毎に分割する。
上記の方法においても図１に示す半導体装置と同様のものを製造することができ、同様の作用効果を得ることができる。
【００７９】
図４は、図３の半導体チップの第１変形例を示す断面図であり、図３と同一部分には同一符号を付す。
金属ポスト８ａの外形及びホール６ａの内形それぞれを六角柱、八角柱などの五角以上の多角柱とする。この点以外の構成は図３と同一である。
【００８０】
上記第１変形例においても実施の形態と同様の効果を得ることができる。
本変形例では、金属ポストの外形及びホールの内形それぞれを五角以上の多角柱としているため、四角柱とした場合に比べて、バリア膜やシード層を良好に付き回るようにすることができる。その結果、金属ポストの形成不良が生じることを抑制できる。また、組み立て時に、金属ポストとホールが相対的に回転方向にずれてもショートを起こしにくくすることができ、歩留まり及び信頼性を向上できる。
【００８１】
図５は、図３の半導体チップの第２変形例を示す断面図であり、図３と同一部分には同一符号を付す。
金属ポスト８ａ上にハンダボール１４を搭載し、このハンダボール１４を用いて接触パッドと金属ポストとを接着する。この点以外の構成は図３と同一である。
上記第２変形例においても実施の形態と同様の効果を得ることができる。
本変形例では、組み立てが容易となる。
【００８２】
第２変形例のハンダボールに代えて、金属ポスト８ａ上にＡｇ−Ｓｎ等のハンダメッキ（電解メッキでも無電解メッキでも良い）を施し、このハンダメッキと接触パッド１３２ｂとを溶着することとしても良い。
【００８３】
図６は、図３の半導体チップの第３変形例を示す断面図であり、図３と同一部分には同一符号を付す。
半導体チップの裏面からホール６ａ内で露出した接触パッド１３２ｂに、インクジェットプリンター機構を用いてＡｇペースト１５又はＡｕペーストを転写し、これと接触パッド１３２ｂとを接着する。この接着は常温に近い温度で行うことが可能である。この点以外の構成は図３と同一である。
【００８４】
上記第３変形例においても実施の形態と同様の効果を得ることができる。
また、本変形例では、インクジェットプリンター機構を用いるため、高い精度でＡｇペーストなどを転写することができ、Ａｇペーストなどのはみ出しによるホール内Ｓｉとのショートが発生することを抑制でき、接着強度も向上できる。
【００８５】
尚、本発明は上記の実施の形態に限定されず、種々変更して実施することが可能である。例えば、上述した半導体装置はメモリーやロジックなどの種々のＬＳＩに適用することが可能である。また、前記半導体装置を搭載する一例として電子機器のプリント基板が挙げられ、このプリント基板には半導体装置の回路に応じて配線がパターニングされており、この半導体装置は実装工程でプリント基板の必要位置に搭載される。
【図面の簡単な説明】
【図１】実施の形態による半導体装置を概略的に示す断面図。
【図２】図１の半導体チップの金属ポスト及び接触パッドの拡大断面図。
【図３】図１の半導体チップの金属ポスト及び接触パッドの拡大断面図。
【図４】図３の半導体チップの第１変形例を示す断面図。
【図５】図３の半導体チップの第２変形例を示す断面図。
【図６】図３の半導体チップの第３変形例を示す断面図。
【符号の説明】
１…インターポーザ基板、２…配線パターン、３…ハンダバンプ、４…パッド、５…接続部材、６…第１の半導体チップ、６ａ…深い孔（ホール）、７ａ〜７ｃ…電極取り出し用パッド、８ａ〜８ｃ…金属ポスト、９…第２の半導体チップ、１０…第３の半導体チップ、１１…封止樹脂、１２ａ，１２ｂ…接触パッド、１３ａ，１３ｂ…接続手段、１４…ハンダボール、１５…Ａｇペースト、１１２ａ，２１２ａ…第１のＡｌ合金配線、１１４，２１４…半導体基板（半導体ウエーハ）、１１５，２１５…第１の層間絶縁膜、１１６ａ，１１６ｂ，２１６ｂ…Ｗプラグ、１１７ａ，１１７ｂ，２１７ｂ…第２のＡｌ合金配線、１１８，２１８…第２の層間絶縁膜、１１９ａ，１１９ｂ，２１９ｂ…Ｗプラグ、１２０ａ，１２０ｂ，２２０ｂ…Ｗプラグ、１２１，２２１…第３の層間絶縁膜、１２２ａ，１２２ｂ，２２２ｂ…Ｗプラグ、１２３，２２３…密着層、１２４，２２４…Ｃｕシード層、１２５，２２５…異種金属キャップ、１２６，２２６…絶縁膜、１２９，２２９…第１のエッチングストッパー膜、１３０，２３０…第１の層間絶縁膜、１３１，２３１…密着層（バリア層）、１３２ａ，２３２ａ…Ｃｕ配線、１３２ｂ…接触パッド、１３３，２３３…第２のエッチングストッパー膜、１３４，２３４…第２の層間絶縁膜、１３５，２３５…第３のエッチングストッパー膜、１３６，２３６…第３の層間絶縁膜、１３７，２３７…密着層（バリア層）、１３８ａ，１３８ｂ，２３８ａ…Ｃｕ配線、１３９…第６のエッチングストッパー膜、１４０…第６の層間絶縁膜、１４１…第７のエッチングストッパー膜、１４２…第７の層間絶縁膜、１４３…密着層（バリア層）、１４４…パッシベーション膜、１４５，２４５…第４のエッチングストッパー膜、１４６，２４６…第４の層間絶縁膜、１４７，２４７…第５のエッチングストッパー膜、１４８，２４８…第５の層間絶縁膜、１４９，２４９…密着層（バリア層）、１５０ａ，１５０ｂ…Ｃｕ配線
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に係わり、特に、ＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）レベルに小型化された半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
近年、携帯電話や情報端末機器類の小型化に伴い、プリント回路基板等への搭載部品の小型、軽量化が要求され、ＬＳＩ等の半導体装置も、チップ積層構造でＣＳＰレベルの高密度実装が要求される。
そこで最近は、電極貫通型の３次元スタックＣＳＰ型半導体装置が提案されている。この半導体装置は次のように製造される。
【０００３】
半導体チップの表面からシリコン基板まで到達する垂直な細くて深い孔（深さ７０〜１００μｍ／太さ約３０μｍ）をエッチングにより形成し、この深い孔内に絶縁層、メタル密着層、シード層、更にメッキによるＣｕ層等を埋め込むことで該深い孔内に貫通電極を形成し、更に裏面から研削又はエッチングにより前記貫通電極の頭出しを行うことにより半導体チップが作製される。このようにして作製された半導体チップを３次元に積層し、この積層した半導体チップの相互間を貫通電極で接続することにより、各々の半導体チップの導通をとる。そして、これら積層した半導体チップをインターポーザ基板上に配置し、インターポーザ基板の上面と共に樹脂により封止することで、電極貫通型の３次元スタックＣＳＰ型半導体装置が製造される。
【０００４】
【発明が解決しようとする課題】
しかしながら、このようなＣＳＰ型半導体装置は、同じ位置に貫通電極を形成した同じ大きさの半導体チップを複数枚積層したものであり、異なる大きさの半導体チップを複数枚積層する場合には不向きであり、また困難であった。
【０００５】
本発明は上記のような事情を考慮してなされたものであり、その目的は、異なる大きさの半導体チップを容易に積層できる半導体装置及びその製造方法を提供することにある。
【０００６】
【課題を解決するための手段】
上記課題を解決するため、本発明に係る半導体装置は、基板の表面上にフェイスダウンで第１の半導体チップが配置され、第１の半導体チップの裏面上にフェイスダウンで前記第１の半導体チップとは大きさの異なる第２の半導体チップが配置された半導体装置であって、
前記第１の半導体チップに形成され、最下層の配線層と同一層に形成された接触パッドと、
前記接触パッド上に形成された接続手段と、
前記接続手段上に形成された第１の電極取り出し用パッドと、
前記第１の電極取り出し用パッド上に形成され、前記第１の半導体チップ表面から露出した第１の導電ポストと、
前記第１の半導体チップの裏面に形成され、前記第１の導電ポストに対向する位置からずれた位置に形成され、前記接触パッド下に形成されたホールと、
前記第２の半導体チップに形成された第２の電極取り出し用パッドと、
前記第２の電極取り出し用パッド上に形成され、前記第２の半導体チップ表面から露出し且つ前記ホール内に挿入され、前記接触パッドに接続された第２の導電ポストと、
前記基板の表面に形成され、前記第１の導電ポストに接続された配線パターンと、
前記基板の表面上、第１及び第２の半導体チップが封止された樹脂と、
前記基板の裏面に形成され、前記配線パターンに電気的に接続された実装用外部端子と、を具備する。
【０００７】
上記半導体装置によれば、第１の半導体チップの裏面に導電ポストに対向する位置からずれた位置にホールを形成している。このようにホールを導電ポストに対向する位置からずらして形成することにより、レイアウトの自由度が増し、第１の半導体チップとは大きさが異なる第２の半導体チップをフェイスダウンボンディングにより第１の半導体チップの裏面上に積み重ねることが容易となる。つまり、異なる大きさの半導体チップを容易に積層することが可能となる。
【０００８】
また、本発明に係る半導体装置においては、前記ホール内の形状及び前記導電ポストの外形状が五角形以上の多角形であることも可能である。
また、本発明に係る半導体装置においては、前記接触パッドと前記第２の導電ポストとはハンダボール、銀ペースト又は金ペーストを介して接続されていることも可能である。
【０００９】
本発明に係る半導体装置の製造方法は、表面に形成された配線パターンと、裏面に形成され、前記配線パターンに電気的に接続された実装用外部端子と、を有する基板と、前記基板の表面上にフェイスダウンで配置された第１の半導体チップと、前記第１の半導体チップの裏面上にフェイスダウンで配置された前記第１の半導体チップとは大きさが異なる第２の半導体チップと、を備えた半導体装置の製造方法であって、
第１の半導体チップ領域の最下層の配線層と同一層に接触パッドを形成し、前記接触パッド上に接続手段を形成し、前記接続手段上に第１の電極取り出し用パッドを形成し、前記第１の電極取り出し用パッド上に、前記第１の半導体チップ領域の表面から露出する第１の導電ポストを形成し、前記第１の半導体チップ領域の裏面に、前記第１の導電ポストに対向する位置からずれた位置のホールをエッチング加工又はレーザ加工により形成することにより前記接触パッドを露出させて第１の半導体チップを作製する工程と、
第２の半導体チップ領域に第２の電極取り出し用パッドを形成し、前記第２の電極取り出し用パッド上に、前記第２の半導体チップ領域の表面から露出する第２の導電ポストを形成することにより第２の半導体チップを作製する工程と、
前記第２の半導体チップをフェイスダウンで前記第１の半導体チップの裏面上に配置し、前記第２の導電ポストを前記ホール内に挿入し、前記第２の導電ポストを前記接触パッドに接続し、前記第１の半導体チップを基板の表面上にフェイスダウンで配置し、前記第１の導電ポストを前記配線パターンに接続する工程と、
前記基板の表面上、第１及び第２の半導体チップを樹脂で封止する工程と、を具備する。
【００１０】
また、本発明に係る半導体装置の製造方法において、前記エッチング加工は、前記第１の半導体チップの裏面にマスクパターンを形成し、前記マスクパターンをマスクとして第１の半導体チップの単結晶Ｓｉ部分を、アルカリ系水溶液を用いてウエットエッチングすることにより前記ホールを形成するものであることが好ましい。
【００１１】
また、本発明に係る半導体装置の製造方法においては、前記第２の導電ポストを前記接触パッドに接続する際、前記ホール内の前記接触パッドにインクジェットプリンター機構を用いて銀ペースト又は金ペーストを転写しておき、前記銀ペースト又は金ペーストを介して前記第２の導電ポストを前記接触パッドに接続することも可能である。
【００１２】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について説明する。
図１は、本発明に係る実施の形態による半導体装置を概略的に示す断面図である。
この半導体装置はインターポーザ基板１を有しており、このインターポーザ基板１の上面には配線パターン２が形成されている。インターポーザ基板１の下面にはパッド４が形成されており、パッド４の下には実装用外部端子としてのハンダバンプ３が配置されている。ハンダバンプ３はパッド４に接続されており、パッド４は接続部材５を介して配線パターン２に電気的に接続されている。
【００１３】
インターポーザ基板１の上面上にはフェイスダウンボンディングにより第１の半導体チップ６が配置されている。第１の半導体チップ６の能動面下（下面）には電極取り出し用パッド７ａが配置されており、電極取り出し用パッド７ａの下には外部端子としての金属ポスト（導電ポスト）８ａが形成されている。この金属ポスト８ａはインターポーザ基板１の配線パターン２に接続されている。
【００１４】
前記電極取り出し用パッド７ａの上には裏面への引き出し専用の接続手段１３ａを介して接触パッド１２ａが配置されている。第１の半導体チップ６の裏面（能動面と逆側の面）には金属ポスト８ａに対向する位置からずれた位置（即ち金属ポスト８ａと対向しない位置又は金属ポスト８ａと対向する位置に隣接する位置）にホール（深い孔）６ａが形成されている。このホール６ａによって接触パッド１２ａが露出している。尚、金属ポスト８ａは素子の無い領域に配置しても良い。このように金属ポストと素子との距離を保つことで、デバイスへのダメージを避けることができる。
【００１５】
第１の半導体チップ６の裏面上にはフェイスダウンボンディングにより第２の半導体チップ９が配置されている。第２の半導体チップ９は第１の半導体チップ６とは大きさが異なるチップである。第２の半導体チップ９の能動面下（下面）には電極取り出し用パッド７ｂが配置されており、電極取り出し用パッド７ｂの下には外部端子としての金属ポスト（導電ポスト）８ｂが形成されている。この金属ポスト８ｂは第１の半導体チップ６のホール（深い孔）６ａによって露出した接触パッド１２ａに接続されている。前記電極取り出し用パッド７ｂの上には裏面への引き出し専用の接続手段１３ｂを介して接触パッド１２ｂが配置されている。第２の半導体チップ９の裏面には金属ポスト８ｂに対向する位置からずれた位置（即ち金属ポスト８ｂに対向しない位置又は金属ポスト８ｂと対向する位置に隣接する位置）にホール６ａが形成されている。このホール６ａによって接触パッド１２ｂが露出している。尚、金属ポスト８ｂは素子の無い領域に配置しても良い。
【００１６】
第２の半導体チップ９の裏面上にはフェイスダウンボンディングにより第３の半導体チップ１０が配置されている。第３の半導体チップ１０は第２の半導体チップ９とは大きさが異なるチップである。第３の半導体チップ１０の能動面下（下面）には電極取り出し用パッド７ｃが配置されており、電極取り出し用パッド７ｃの下には外部端子としての金属ポスト（導電ポスト）８ｃが形成されている。この金属ポスト８ｃは第２の半導体チップ９のホール（深い孔）６ａによって露出した接触パッド１２ｂに接続されている。
【００１７】
インターポーザ基板１の上面上、第１〜第３の半導体チップ６，９，１０及び金属ポスト８ａ〜８ｃは封止樹脂１１によりモールド成形されている。
尚、本実施の形態では、金属ポスト８ａ〜８ｃを用いているが、金属以外の導電物からなる導電ポストを用いることも可能である。
【００１８】
次に、図１に示す半導体装置を製造する方法について図２を参照しつつ説明する。図２は、図１に示す第１〜第３の半導体チップの金属ポスト及び接触パッドの付近を部分的に拡大した断面図である。
まず、図２に示すように、第１の半導体基板（半導体ウエーハ）１１４を準備する。第１の半導体基板１１４の内部には、ＭＯＳトランジスタ等の半導体素子、これと電気的に接続された各種金属配線、層間絶縁膜などが形成されている。
【００１９】
次いで、第１の半導体基板１１４の上にスパッタリングにより密着層（バリア層）を形成し、この密着層上に第１のＡｌ合金膜を堆積する。次いで、第１のＡｌ合金膜及び密着層をパターニングすることにより、第１の半導体基板１１４の上には最下層の配線層である第１のＡｌ合金配線１１２ａ及び接触パッド１２ａが形成される。
次いで、第１のＡｌ合金配線１１２ａ及び接触パッド１２ａの上にシリコン酸化膜からなる第１の層間絶縁膜１１５をＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により形成する。次いで、第１の層間絶縁膜１１５をエッチングすることにより、第１の層間絶縁膜１１５には第１のＡｌ合金配線１１２ａ及び接触パッド１２ａそれぞれの上に位置する接続孔が形成される。
【００２０】
次に、前記接続孔内及び第１の層間絶縁膜１１５上にＴｉ，ＴａやＷ等もしくはその合金もしくはその窒化膜でなる密着層（図示せず）をスパッタリングし、更にＣＶＤ法によりＷ膜を堆積する。次いで、第１の層間絶縁膜１１５上に存在するＷ膜と密着層をＣＭＰ（ｃｈｅｍｉｃａｌ ｍｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈｉｎｇ）により研磨除去する。これにより、前記接続孔内にはＷ膜が埋め込まれたＷプラグ１１６ａ，１１６ｂが形成される。Ｗプラグ１１６ａは接触パッド１２ａに電気的に接続され、Ｗプラグ１１６ｂは第１のＡｌ合金配線１１２ａに電気的に接続される。
【００２１】
この後、Ｗプラグ１１６ａ，１１６ｂ及び第１の層間絶縁膜１１５の上に第２のＡｌ合金膜をスパッタリングにより堆積し、第２のＡｌ合金膜をパターニングすることにより、Ｗプラグ１１６ａ，１１６ｂの上には第２のＡｌ合金配線１１７ａ，１１７ｂが形成される。
次いで、第２のＡｌ合金配線１１７ａ，１１７ｂ及び第１の層間絶縁膜１１５の上にシリコン酸化膜からなる第２の層間絶縁膜１１８をＣＶＤ法により形成する。次いで、第２の層間絶縁膜１１８をエッチングすることにより、第２の層間絶縁膜１１８には第２のＡｌ合金配線１１７ａ，１１７ｂそれぞれの上に位置する接続孔が形成される。
【００２２】
次に、前記接続孔内及び第２の層間絶縁膜１１８上にＴｉ，ＴａやＷ等もしくはその合金もしくはその窒化膜でなる密着層（図示せず）をスパッタリングし、更にＣＶＤ法によりＷ膜を堆積する。次いで、第２の層間絶縁膜１１８上に存在するＷ膜と密着層をＣＭＰにより研磨除去する。これにより、前記接続孔内にはＷ膜が埋め込まれたＷプラグ１１９ａ，１１９ｂが形成される。Ｗプラグ１１９ａは第２のＡｌ合金配線１１７ａに電気的に接続され、Ｗプラグ１１９ｂは第２のＡｌ合金配線１１７ｂに電気的に接続される。
【００２３】
この後、Ｗプラグ１１９ａ，１１９ｂ及び第２の層間絶縁膜１１８の上に第３のＡｌ合金膜をスパッタリングにより堆積し、第３のＡｌ合金膜をパターニングすることにより、Ｗプラグ１１９ａ，１１９ｂの上には第３のＡｌ合金配線１２０ａ，１２０ｂが形成される。第３のＡｌ合金配線１２０ａ，１２０ｂそれぞれはＷプラグ１１９ａ，１１９ｂに電気的に接続される。
【００２４】
次いで、第３のＡｌ合金配線１２０ａ，１２０ｂ及び第２の層間絶縁膜１１８の上にシリコン酸化膜からなる第３の層間絶縁膜１２１をＣＶＤ法により形成する。次いで、第３の層間絶縁膜１２１をエッチングすることにより、第３の層間絶縁膜１２１には第３のＡｌ合金配線１２０ａ，１２０ｂそれぞれの上に位置する接続孔が形成される。
【００２５】
次に、前記接続孔内及び第３の層間絶縁膜１２１上にＴｉ，ＴａやＷ等もしくはその合金もしくはその窒化膜でなる密着層をスパッタリングし、更にＣＶＤ法によりＷ膜を堆積する。次いで第３の層間絶縁膜１２１上に存在するＷ膜と密着層をＣＭＰにより研磨除去する。これにより、前記接続孔内にはＷ膜が埋め込まれたＷプラグ１２２ａ，１２２ｂが形成される。Ｗプラグ１２２ａは第３のＡｌ合金配線１２０ａに電気的に接続され、Ｗプラグ１２２ｂは第３のＡｌ合金配線１２０ｂに電気的に接続される。
【００２６】
この後、Ｗプラグ１２２ａ，１２２ｂ及び第３の層間絶縁膜１２１の上に第４のＡｌ合金膜をスパッタリングにより堆積し、第４のＡｌ合金膜をパターニングすることにより、Ｗプラグ１２２ａ，１２２ｂの上には第４のＡｌ合金配線１２３ａ，１２３ｂが形成される。第４のＡｌ合金配線１２３ａ，１２３ｂそれぞれはＷプラグ１２２ａ，１２２ｂに電気的に接続される。
【００２７】
次いで、第４のＡｌ合金配線１２３ａ，１２３ｂ及び第３の層間絶縁膜１２１の上にシリコン酸化膜からなる絶縁膜１２６をＣＶＤ法により形成する。次いで、絶縁膜１２６をエッチングすることにより、該絶縁膜１２６には第４のＡｌ合金配線１２３ａ，１２３ｂそれぞれの上に位置する接続孔が形成される。
次いで、前記接続孔内及び絶縁膜１２６の上にＣｒやＴｉＷ等の密着層をスパッタリングにより形成し、この密着層上にＣｕシード層をスパッタリングにより形成する。次いで、このＣｕシード層上にレジスト（図示せず）を形成し、このレジストをマスクとしてＣｕを選択メッキして引き出し用の再配線層を形成する。再配線層の厚みをＡｌ合金配線より厚くすることが好ましい。これにより、組み立て強度を増すことができ、信頼性の向上を図ることができる。
【００２８】
次に、再配線層の上に新たなレジスト（図示せず）を形成し、このレジストをマスクとして厚いＣｕ層を選択メッキして、金属ポスト（Ｃｕポスト）８ａを形成する。尚、Ｃｕメッキ膜からなる金属ポストは厚みや寸法の制御が比較的に容易である。次いで、金属ポスト８ａ上にメッキ法によりＮｉ又はＡｕなどからなる異種金属キャップ１２５を形成する。次に、前記レジストを剥離した後、再配線層をマスクにシード層、密着層をエッチング除去すると、各々分離した再配線からなる電極取り出し用パッド７ａが形成される。電極取り出し用パッド７ａは第４のＡｌ合金配線１２３ａ，１２３ｂに電気的に接続される。
【００２９】
このようにして電極取り出し用パッド７ａは、裏面への引き出し専用の接続手段１３ａを介して接触パッド１２ａに電気的に接続される。接続手段１３ａは、Ｗプラグ１１６ａ，１１９ａ，１２２ａ、第２〜第４のＡｌ合金配線１１７ａ，１２０ａ，１２３ａによって構成されている。但し、このような構成の引き出し専用の接続手段１３ａは単なる一例であり、適宜変更して実施することも可能である。例えば、Ｗプラグの部分をＡｌ合金膜とすることも可能である。
【００３０】
次に、金属ポスト８ａを含む全表面を保護テープ（図示せず）で覆い、半導体ウエーハ１１４の裏面を研削して該ウエーハを所定の厚みにする。次いで、半導体ウエーハ１１４の裏面上に感光性のポリイミド膜（図示せず）を塗布し、このポリイミド膜を露光、現像することにより、ウエーハ１１４の裏面側の金属ポスト８ａに対向する位置に開孔部を有するポリイミドパターンが形成される。
【００３１】
次いで、このポリイミドパターンをマスクとして単結晶Ｓｉ部分をアルカリ系水溶液（例えばＫＯＨ）によりウエットエッチング又はＣｌ２ガス、ＨＢｒガス、ＳＦ６ガス又はこれらの混合ガスを用いてドライエッチングする。これにより、ウエーハ１１４の裏面には深い孔６ａが形成され、この深い孔６ａによって接触パッド１２ａが露出される。このようにしてウエーハレベルでチップ表面に金属ポスト８ａを形成し、チップ裏面に深い孔６ａを形成した後、電気特性をチェックする。この後、ウエーハをダイシング工程でチップ毎に分割する。このようにして第１の半導体チップ６が形成される。
【００３２】
上述したように単結晶Ｓｉ部分をウエットエッチングするとテーパー状のホールが形成されるので、金属ポストの配置マージンを増やすことができ、Ｓｉと金属ポストのショートを防ぐことができる。従って、歩留まりを向上させることができる。
【００３３】
尚、本実施の形態では、深い孔６ａを形成する際、エッチングマスクとしてポリイミド膜を用いているが、これに限定されるものではなく、他のエッチングマスク、例えば両面アライナーを用いた厚いフォトシートをマスクとして用いても良いし、酸化膜などのハードマスクを用いても良いし、他の加工方法、例えばレーザを用いて深い孔を形成しても良い。但し、酸化膜などのハードマスクを用いる場合、このハードマスクをパターニングするためのフォトリソグラフィ工程及びエッチング工程の分だけ工程数が多くなる。また、レーザを用いて深い孔を形成する場合はマスクレスで加工することが可能である。
【００３４】
次に、第２の半導体チップ９を第１の半導体チップ６とほぼ同様の方法を用いて作製する。
この後、第３の半導体チップ１０を次の方法で作製する。
半導体基板（半導体ウエーハ）２１４を準備し、この半導体基板２１４の上に最下層の配線層である第１のＡｌ合金配線２１２ａが形成される。
【００３５】
次いで、第１のＡｌ合金配線２１２ａの上にシリコン酸化膜からなる第１の層間絶縁膜２１５をＣＶＤ法により形成する。次いで、第１の層間絶縁膜２１５をエッチングすることにより、第１の層間絶縁膜２１５には第１のＡｌ合金配線２１２ａ上に位置する接続孔が形成される。
次に、前記接続孔内にＷ膜が埋め込まれたＷプラグ２１６ｂが形成される。Ｗプラグ２１６ｂは第１のＡｌ合金配線２１２ａに電気的に接続される。
【００３６】
この後、Ｗプラグ２１６ｂ及び第１の層間絶縁膜２１５の上に第２のＡｌ合金配線２１７ｂが形成される。次いで、第２のＡｌ合金配線２１７ｂ及び第１の層間絶縁膜２１５の上にシリコン酸化膜からなる第２の層間絶縁膜２１８をＣＶＤ法により形成する。次いで、第２の層間絶縁膜２１８に第２のＡｌ合金配線２１７ｂ上に位置する接続孔が形成される。
【００３７】
次に、前記接続孔内にＷ膜が埋め込まれたＷプラグ２１９ｂを形成する。Ｗプラグ２１９ｂは第２のＡｌ合金配線２１７ｂに電気的に接続される。この後、Ｗプラグ２１９ｂ及び第２の層間絶縁膜２１８の上に第３のＡｌ合金配線２２０ｂを形成する。第３のＡｌ合金配線２２０ｂはＷプラグ２１９ｂに電気的に接続される。
【００３８】
次いで、第３のＡｌ合金配線２２０ｂ及び第２の層間絶縁膜２１８の上にシリコン酸化膜からなる第３の層間絶縁膜２２１をＣＶＤ法により形成する。次いで、第３の層間絶縁膜２２１に第３のＡｌ合金配線２２０ｂ上に位置する接続孔を形成する。次に、前記接続孔内にＷ膜が埋め込まれたＷプラグ２２２ｂを形成する。Ｗプラグ２２２ｂは第３のＡｌ合金配線２２０ｂに電気的に接続される。
【００３９】
この後、Ｗプラグ２２２ｂ及び第３の層間絶縁膜２２１の上に電極取り出し用パッド７ｃが形成される。電極取り出し用パッド７ｃはＷプラグ２２２ｂに電気的に接続される。
次に、電極取り出し用パッド７ｃを含む全面上にシリコン窒化膜からなるパッシベーション膜２２６をＣＶＤ法により形成する。次いで、パッシベーション膜２２６をエッチングすることにより、パッシベーション膜２２６には電極取り出し用パッド７ｃ上に位置する開孔部が形成される。
【００４０】
次いで、開孔部内及びパッシベーション膜２２６上にＴｉ、Ｔａ、Ｗ等の高融点金属、その合金もしくはその窒化膜からなる密着層２２３をスパッタリングにより形成する。次いで、この密着層２２３の上に続けてＣｕシード層２２４をスパッタリングする。
この後、Ｃｕシード層２２４及び密着層２２３の上にフォトレジスト膜（図示せず）を塗布、もしくはフォトフィルム（図示せず）を貼り、これらを露光、現像することにより、Ｃｕシード層２２４上にはポスト領域が開孔されたレジストパターンが形成される。次いで、このレジストパターンをマスクとして開孔内のＣｕシード層２２４上にＣｕ層を選択メッキ法により形成する。これにより、Ｃｕシード層上にはＣｕ層からなる金属ポスト８ｃが形成される。次いで、金属ポスト８ｃ上にメッキ法によりＮｉ又はＡｕなどからなる異種金属キャップ２２５を形成する。次に、レジストパターンを剥離した後、金属ポスト８ｃ及びＣｕシード層２２４をマスクとして密着層２２３をエッチングする。
【００４１】
次に、第１の半導体チップを作製する際と同様の方法により、半導体ウエーハ２１４の裏面を研削して該ウエーハを所定の厚みにし、電気特性をチェックし、ウエーハをダイシング工程でチップ毎に分割する。このようにして第３の半導体チップ１０を作製する。但し、第３の半導体チップ１０の裏面には深い孔６ａを形成していない。
【００４２】
この後、第１〜第３の半導体チップ６，９，１０を重ねて積み上げる。つまり、図１に示すように、第１〜第３の半導体チップ６，９，１０を重ね、第１の半導体チップ６のホール６ａ内に第２の半導体チップ９の金属ポスト８ｂを挿入し、この金属ポスト８ｂを第１の半導体チップの接触パッド１２ａに接続し、第２の半導体チップ９のホール６ａ内に第３の半導体チップ１０の金属ポスト８ｃを挿入し、この金属ポスト８ｃを第２の半導体チップの接触パッド１２ｂに接続する。接触パッド１２ａ，１２ｂと金属ポスト８ｂ，８ｃとを接続した状態は図２に示されている。尚、接触パッド１２の下側に形成されている密着層（バリア層）は、金属ポストをＡｌ等との低温共晶で接着する場合には除去することが好ましい。また、半導体チップ６、９、１０間に絶縁接着剤や接着シート（図示せず）を配置すれば、チップ間のストレス緩衝、補強もしくは水分の侵入を防ぎ信頼性向上も図る事が出来る。
【００４３】
次いで、図１に示すインターポーザ基板１を準備し、第１の半導体チップ６の金属ポスト８ａをインターポーザ基板１の配線パターン２に接続する。次いで、第１〜第３の半導体チップ６，９，１０及びインターポーザ基板１の上面を封止樹脂１１によりモールド成形する。次いで、インターポーザ基板１の下面のパッド４にハンダバンプ３を取り付ける。このようにして半導体装置が形成される。
【００４４】
上記実施の形態によれば、第１の半導体チップ６の裏面に金属ポスト８ａに対向する位置からずれた位置、即ち金属ポスト８ａと対向しない位置又は金属ポスト８ａと対向する位置に隣接する位置にホール６ａを形成している。このようにホール６ａを金属ポスト８ａに対向する位置からずらして形成することにより、レイアウトの自由度が増し、第１の半導体チップ６とは大きさが異なる第２の半導体チップ９をフェイスダウンボンディングにより第１の半導体チップ６の裏面上に積み重ねることが可能となる。また、第２の半導体チップ９においてもホール６ａを金属ポスト８ｂに対向する位置からずらして形成することにより、レイアウトの自由度が増し、第２の半導体チップ９とは大きさが異なる第３の半導体チップ１０をフェイスダウンボンディングにより第２の半導体チップの裏面上に積み重ねることが可能となる。従って、異なる大きさの半導体チップを容易に積層することが可能となる。
【００４５】
また、本実施の形態では、第１及び第２の半導体チップ６，９において半導体基板１１４，２１４の上の最下層の配線層と同一層に接触パッド１２ａ，１２ｂを形成し、この接触パッドの上に裏面への引き出し専用の接続手段１３ａ，１３ｂを形成し、この接続手段の上に電極取り出し用パッド７ａ，７ｂを形成し、電極取り出し用パッドの上に外部端子として金属ポスト８ａ，８ｂを形成している。このため、半導体基板の裏面に深い孔６ａを設ける際、接触パッドが露出するまで半導体基板をエッチングすれば良く、接触パッド１より上の絶縁膜をエッチングする必要がない。このため、何段、何種類にもなる絶縁膜の開孔工程を減らすことができ、従来の半導体装置のようにＳｉ基板のサイドエッチで層間絶縁膜のひさしが発生することも無い。従って、深い孔６ａを寸法精度、形状精度良くエッチング加工することが可能となり、加工マージンを増加させることができる。よって、歩留まりを向上でき、コストを低減できる。
【００４６】
また、本実施の形態では、接触パッド１２ａ，１２ｂを裏面への引き出し専用の接続手段１３と電極取り出し用パッド７によって金属ポスト８ａ，８ｂに接続している。このため、第１の半導体チップ６の深い孔６ａ内の接触パッド１２ａに第２の半導体チップ９の金属ポスト８ｂを直接接続させることができ、第２の半導体チップ９の深い孔６ａ内の接触パッド１２ｂに第３の半導体チップ１０の金属ポスト８ｃを直接接続させることができる。つまり、半導体チップの裏面から接触パッドまで到達する深い孔６ａを形成し、他の半導体チップ表面の金属ポストを接触パッドに接触させるように積み上げることができる。従って、第１〜第３の半導体チップの相互間の導通をとりながら各々の半導体チップを同じ方向に重ね合わせた積層３次元ＣＳＰを形成することができる。
【００４７】
尚、上記実施の形態では、第１〜第３の半導体チップ６，９，１０に金属ポストをメッキ膜により形成しているが、これに限定されるものではなく、第１〜第３の半導体チップに金属ポストをハンダボールにより形成することも可能である。
また、本実施の形態では、インターポーザ基板１の上に３つの半導体チップを積層した半導体装置としているが、インターポーザ基板の上に２つ又は４つ以上の半導体チップを積層した半導体装置とすることも可能である。
【００４８】
図３は、図１に示す半導体装置を製造する他の方法を示す断面図であり、図３は、図１に示す第１の半導体チップの金属ポスト及び接触パッドの付近を部分的に拡大した断面図である。
まず、図２に示す半導体基板（半導体ウエーハ）１１４と同様のものを準備する。
【００４９】
次いで、前記半導体基板１１４の上にＣＶＤ法により例えばシリコン窒化膜からなる第１のエッチングストッパー膜１２９を形成し、第１のエッチングストッパー膜１２９上にＣＶＤ法によりシリコン酸化膜からなる第１の層間絶縁膜１３０を形成する。次いで、第１の層間絶縁膜１３０及び第１のエッチングストッパー膜１２９をエッチングする。これにより、第１の層間絶縁膜１３０には配線用溝及びパッド用溝が形成される。
【００５０】
次いで、配線用溝内、パッド用溝内及び第１の層間絶縁膜１３０上にＴａＮ、ＴｉＷ又はＴｉＮからなる密着層（バリア層）１３１をスパッタリングにより形成する。次いで、この密着層１３１上に電解メッキ用のＣｕシード層（図示せず）をスパッタリングにより形成する。次いで、このＣｕシード層上、配線用溝内及びパッド用溝内に電解メッキ法によりＣｕ層を形成する。
【００５１】
この後、第１の層間絶縁膜１３０上に存在するＣｕ層、Ｃｕシード層及び密着層１３１をＣＭＰ法により研磨除去する。これにより、第１の層間絶縁膜１３１の配線用溝内及びパッド用溝内にＣｕ層が埋め込まれ、配線用溝内には最下層の配線層であるＣｕ配線１３２ａが形成され、パッド用溝内には接触パッド１３２ｂが形成される。この接触パッド１３２ｂは図１に示す接触パッド１２ａに相当するものである。
【００５２】
次いで、接触パッド１３２ｂ及びＣｕ配線１３２ａの上にＣＶＤ法により例えばシリコン窒化膜からなる第２のエッチングストッパー膜１３３を形成する。次いで、第２のエッチングストッパー膜１３３上にＣＶＤ法によりシリコン酸化膜からなる第２の層間絶縁膜１３４を堆積し、第２の層間絶縁膜１３４上にＣＶＤ法によりシリコン窒化膜からなる第３のエッチングストッパー膜１３５を形成する。この後、第３のエッチングストッパー膜１３５の上にシリコン酸化膜からなる第３の層間絶縁膜１３６を堆積する。
【００５３】
次に、第３の層間絶縁膜１３６、第３のエッチングストッパー膜１３５及び第２の層間絶縁膜１３４をエッチングする。これにより、第２、第３の層間絶縁膜１３４，１３６及びエッチングストッパー膜１３５には接続孔が形成される。この後、第２及び第３のエッチングストッパー膜１３３，１３５をストッパーとして第３の層間絶縁膜１３６をエッチングする。これにより、第３の層間絶縁膜１３６には配線用溝が形成され、配線用溝は前記接続孔に繋げられる。
【００５４】
次に、第２及び第３のエッチングストッパー膜１３３，１３５をエッチングした後、接続孔内、配線用溝内及び第３の層間絶縁膜１３６上に密着層（バリア層）１３７をスパッタリングにより形成する。次いで、この密着層１３７上に電解メッキ用のＣｕシード層（図示せず）をスパッタリングにより形成する。次いで、このＣｕシード層上、配線用溝内及び接続孔内に電解メッキ法によりＣｕ層を形成する。
【００５５】
この後、第３の層間絶縁膜１３６上に存在するＣｕ層、Ｃｕシード層及び密着層１３７をＣＭＰ法により研磨除去する。これにより、第２の層間絶縁膜１３４の接続孔内及び第３の層間絶縁膜１３６の配線用溝内にＣｕ層が埋め込まれ、配線用溝内にはＣｕ配線１３８ａ，１３８ｂが形成される。
【００５６】
次いで、Ｃｕ配線１３８ａ，１３８ｂの上にＣＶＤ法により例えばシリコン窒化膜からなる第４のエッチングストッパー膜１４５を形成する。次いで、第４のエッチングストッパー膜上にＣＶＤ法によりシリコン酸化膜からなる第４の層間絶縁膜１４６を堆積し、第４の層間絶縁膜１４６上にＣＶＤ法によりシリコン窒化膜からなる第５のエッチングストッパー膜１４７を形成する。この後、第５のエッチングストッパー膜１４７の上にシリコン酸化膜からなる第５の層間絶縁膜１４８を堆積する。
【００５７】
次に、第５の層間絶縁膜１４８、第５のエッチングストッパー膜１４７及び第４の層間絶縁膜１４６をエッチングする。これにより、第４、第５の層間絶縁膜１４６，１４８及びエッチングストッパー膜１４７には接続孔が形成される。この後、第４及び第５のエッチングストッパー膜をストッパーとして第５の層間絶縁膜をエッチングする。これにより、第５の層間絶縁膜には配線用溝が形成され、配線用溝は前記接続孔に繋げられる。
【００５８】
次に、第４及び第５のエッチングストッパー膜１４５，１４７をエッチングした後、接続孔内、配線用溝内及び第５の層間絶縁膜１４８上に密着層（バリア層）１４９をスパッタリングにより形成する。次いで、この密着層１４９上に電解メッキ用のＣｕシード層（図示せず）をスパッタリングにより形成する。次いで、このＣｕシード層上、配線用溝内及び接続孔内に電解メッキ法によりＣｕ層を形成する。
【００５９】
この後、第５の層間絶縁膜１４８上に存在するＣｕ層、Ｃｕシード層及び密着層１４９をＣＭＰ法により研磨除去する。これにより、第４の層間絶縁膜１４６の接続孔内及び第５の層間絶縁膜１４８の配線用溝内にＣｕ層が埋め込まれ、配線用溝内にはＣｕ配線１５０ａ，１５０ｂが形成される。このようにして接触パッド１３２ｂ上には裏面への引き出し専用の接続手段１３ａが形成される。
【００６０】
次に、Ｃｕ配線１５０ａ，１５０ｂを含む全面上にシリコン窒化膜からなる第６のエッチングストッパー膜１３９をプラズマＣＶＤ法により形成する。次いで、第６のエッチングストッパー膜１３９上にＣＶＤ法によりシリコン酸化膜からなる第６の層間絶縁膜１４０を堆積し、第６の層間絶縁膜１４０上にＣＶＤ法によりシリコン窒化膜からなる第７のエッチングストッパー膜１４１を形成する。この後、第７のエッチングストッパー膜１４１の上にシリコン酸化膜からなる第７の層間絶縁膜１４２を堆積する。
【００６１】
次に、第５の層間絶縁膜１４２、第７のエッチングストッパー膜１４１及び第６の層間絶縁膜１４０をエッチングする。これにより、第６、第７の層間絶縁膜１４０，１４２及びエッチングストッパー膜１４１には接続孔が形成される。この後、第６及び第７のエッチングストッパー膜１３９，１４１をストッパーとして第７の層間絶縁膜１４２をエッチングする。これにより、第７の層間絶縁膜１４２にはパッド用溝が形成され、パッド用溝は前記接続孔に繋げられる。
【００６２】
次に、第６及び第７のエッチングストッパー膜１３９，１４１をエッチングした後、接続孔内、パッド用溝内及び第７の層間絶縁膜１４２上に密着層（バリア層）１４３をスパッタリングにより形成する。次いで、この密着層１４３上に電解メッキ用のＣｕシード層（図示せず）をスパッタリングにより形成する。次いで、このＣｕシード層上、パッド用溝内及び接続孔内に電解メッキ法によりＣｕ層を形成する。
【００６３】
この後、第７の層間絶縁膜１４２上に存在するＣｕ層、Ｃｕシード層及び密着層１４３をＣＭＰ法により研磨除去する。これにより、第６の層間絶縁膜１４０の接続孔内及び第７の層間絶縁膜１４２のパッド用溝内にＣｕ層が埋め込まれ、パッド用溝内には電極取り出し用パッド７ａが形成される。電極取り出し用パッド７ａは接続手段１３ａに電気的に接続されると共にＣｕ配線１５０ａに電気的に接続される。
【００６４】
次に、電極取り出し用パッド７ａを含む全面上にシリコン窒化膜からなるパッシベーション膜１４４をＣＶＤ法により形成する。次いで、パッシベーション膜１４４をエッチングすることにより、パッシベーション膜１４４には電極取り出し用パッド７ａ上に位置する開孔部が形成される。次いで、開孔部内及びパッシベーション膜１４４上にＴｉ、Ｔａ、Ｗ等の高融点金属、その合金もしくはその窒化膜からなる密着層１２３をスパッタリングにより形成する。次いで、この密着層１２３の上に続けてＣｕシード層１２４をスパッタリングする。
【００６５】
この後、Ｃｕシード層１２４及び密着層１２３の上にフォトレジスト膜（図示せず）を塗布、もしくはフォトフィルム（図示せず）を貼り、これらを露光、現像することにより、Ｃｕシード層１２４上にはポスト領域が開孔されたレジストパターンが形成される。次いで、このレジストパターンをマスクとして開孔内のＣｕシード層１２４上にＣｕ層を選択メッキ法により形成する。これにより、Ｃｕシード層上にはＣｕ層からなる金属ポスト８ａが形成される。次いで、金属ポスト８ａ上にメッキ法によりＮｉ又はＡｕなどからなる異種金属キャップ１２５を形成する。次に、レジストパターンを剥離した後、金属ポスト８ａ及びＣｕシード層１２４をマスクとして密着層１２３をエッチングする。
【００６６】
次に、半導体ウエーハ１１４の裏面を研削して該ウエーハを所定の厚みにする。次いで、実施の形態と同様の方法で、ウエーハ１１４の裏面には深い孔６ａが形成され、この深い孔６ａによって接触パッド１３２ｂ下の密着層１３１が露出される。次いで、電気特性をチェックし、ウエーハをダイシング工程でチップ毎に分割する。このようにして第１の半導体チップ６を作製する。
【００６７】
次に、第２の半導体チップ９を第１の半導体チップ６とほぼ同様の方法を用いて作製する。
この後、第３の半導体チップ１０を次の方法で作製する。
図２に示す半導体基板（半導体ウエーハ）１１４と同様のものを準備する。
【００６８】
次いで、前記半導体基板１１４の上にＣＶＤ法により第１のエッチングストッパー膜２２９を形成し、第１のエッチングストッパー膜２２９上にＣＶＤ法により第１の層間絶縁膜２３０を形成する。次いで、第１の層間絶縁膜２３０及び第１のエッチングストッパー膜２２９をエッチングする。これにより、第１の層間絶縁膜２３０には配線用溝及びパッド用溝が形成される。
【００６９】
次いで、配線用溝内、パッド用溝内及び第１の層間絶縁膜２３０上に密着層２３１をスパッタリングにより形成する。次いで、この密着層２３１上に電解メッキ用のＣｕシード層（図示せず）をスパッタリングにより形成する。次いで、このＣｕシード層上、配線用溝内及びパッド用溝内に電解メッキ法によりＣｕ層を形成する。
【００７０】
この後、第１の層間絶縁膜２３０上に存在するＣｕ層、Ｃｕシード層及び密着層２３１をＣＭＰ法により研磨除去する。これにより、第１の層間絶縁膜２３１配線用溝内には最下層の配線層であるＣｕ配線２３２ａが形成される。
次いで、Ｃｕ配線２３２ａの上にＣＶＤ法により第２のエッチングストッパー膜２３３を形成する。次いで、第２のエッチングストッパー膜２３３上にＣＶＤ法により第２の層間絶縁膜２３４を堆積し、第２の層間絶縁膜２３４上にＣＶＤ法により第３のエッチングストッパー膜２３５を形成する。この後、第３のエッチングストッパー膜２３５の上に第３の層間絶縁膜２３６を堆積する。
【００７１】
次に、第３の層間絶縁膜２３６、第３のエッチングストッパー膜２３５及び第２の層間絶縁膜２３４をエッチングする。これにより、第２、第３の層間絶縁膜２３４，２３６及びエッチングストッパー膜２３５には接続孔が形成される。この後、第２及び第３のエッチングストッパー膜２３３，２３５をストッパーとして第３の層間絶縁膜２３６をエッチングする。これにより、第３の層間絶縁膜２３６には配線用溝が形成され、配線用溝は前記接続孔に繋げられる。
【００７２】
次に、第２及び第３のエッチングストッパー膜２３５，２３５をエッチングした後、接続孔内、配線用溝内及び第３の層間絶縁膜２３６上に密着層２３７をスパッタリングにより形成する。次いで、この密着層２３７上に電解メッキ用のＣｕシード層（図示せず）をスパッタリングにより形成する。次いで、このＣｕシード層上、配線用溝内及び接続孔内に電解メッキ法によりＣｕ層を形成する。
【００７３】
この後、第３の層間絶縁膜２３６上に存在するＣｕ層、Ｃｕシード層及び密着層２３７をＣＭＰ法により研磨除去する。これにより、第２の層間絶縁膜２３４の配線用溝内にはＣｕ配線２３８ａが形成される。
次いで、Ｃｕ配線２３８ａの上に第４のエッチングストッパー膜２４５を形成する。次いで、第４のエッチングストッパー膜上に第４の層間絶縁膜２４６を堆積し、第４の層間絶縁膜２４６上に第５のエッチングストッパー膜２４７を形成する。この後、第５のエッチングストッパー膜２４７の上に第５の層間絶縁膜２４８を堆積する。
【００７４】
次に、第５の層間絶縁膜２４８、第５のエッチングストッパー膜２４７及び第４の層間絶縁膜２４６をエッチングする。これにより、第４、第５の層間絶縁膜２４６，２４８及びエッチングストッパー膜２４７には接続孔が形成される。この後、第４及び第５のエッチングストッパー膜をストッパーとして第５の層間絶縁膜をエッチングする。これにより、第５の層間絶縁膜にはパッド用溝が形成され、パッド用溝は前記接続孔に繋げられる。
【００７５】
次に、第４及び第５のエッチングストッパー膜２４５，２４７をエッチングした後、接続孔内、パッド用溝内及び第５の層間絶縁膜２４８上に密着層２４９をスパッタリングにより形成する。次いで、この密着層２４９上に電解メッキ用のＣｕシード層（図示せず）をスパッタリングにより形成する。次いで、このＣｕシード層上、パッド用溝内及び接続孔内に電解メッキ法によりＣｕ層を形成する。
【００７６】
この後、第５の層間絶縁膜２４８上に存在するＣｕ層、Ｃｕシード層及び密着層２４９をＣＭＰ法により研磨除去する。これにより、第４の層間絶縁膜２４６の接続孔内及び第５の層間絶縁膜１４８のパッド用溝内にＣｕ層が埋め込まれ、パッド用溝内には電極取り出し用パッド７ｃが形成される。
次に、電極取り出し用パッド７ｃを含む全面上にシリコン窒化膜からなるパッシベーション膜２４４を形成する。次いで、パッシベーション膜２４４をエッチングすることにより、パッシベーション膜２４４には電極取り出し用パッド７ｃ上に位置する開孔部が形成される。次いで、開孔部内及びパッシベーション膜２４４上に密着層２２３をスパッタリングにより形成する。次いで、この密着層２２３の上に続けてＣｕシード層２２４をスパッタリングする。
【００７７】
この後、Ｃｕシード層２２４及び密着層２２３の上にフォトレジスト膜（図示せず）を塗布、もしくはフォトフィルム（図示せず）を貼り、これらを露光、現像することにより、Ｃｕシード層２２４上にはポスト領域が開孔されたレジストパターンが形成される。次いで、このレジストパターンをマスクとして開孔内のＣｕシード層２２４上にＣｕ層を選択メッキ法により形成する。これにより、Ｃｕシード層上にはＣｕ層からなる金属ポスト８ｃが形成される。次いで、金属ポスト８ｃ上にメッキ法により異種金属キャップ２２５を形成する。次に、レジストパターンを剥離した後、金属ポスト８ｃ及びＣｕシード層２２４をマスクとして密着層２２３をエッチングする。
【００７８】
次に、半導体ウエーハ１１４の裏面を研削して該ウエーハを所定の厚みにする。次いで、電気特性をチェックし、ウエーハをダイシング工程でチップ毎に分割する。
上記の方法においても図１に示す半導体装置と同様のものを製造することができ、同様の作用効果を得ることができる。
【００７９】
図４は、図３の半導体チップの第１変形例を示す断面図であり、図３と同一部分には同一符号を付す。
金属ポスト８ａの外形及びホール６ａの内形それぞれを六角柱、八角柱などの五角以上の多角柱とする。この点以外の構成は図３と同一である。
【００８０】
上記第１変形例においても実施の形態と同様の効果を得ることができる。
本変形例では、金属ポストの外形及びホールの内形それぞれを五角以上の多角柱としているため、四角柱とした場合に比べて、バリア膜やシード層を良好に付き回るようにすることができる。その結果、金属ポストの形成不良が生じることを抑制できる。また、組み立て時に、金属ポストとホールが相対的に回転方向にずれてもショートを起こしにくくすることができ、歩留まり及び信頼性を向上できる。
【００８１】
図５は、図３の半導体チップの第２変形例を示す断面図であり、図３と同一部分には同一符号を付す。
金属ポスト８ａ上にハンダボール１４を搭載し、このハンダボール１４を用いて接触パッドと金属ポストとを接着する。この点以外の構成は図３と同一である。
上記第２変形例においても実施の形態と同様の効果を得ることができる。
本変形例では、組み立てが容易となる。
【００８２】
第２変形例のハンダボールに代えて、金属ポスト８ａ上にＡｇ−Ｓｎ等のハンダメッキ（電解メッキでも無電解メッキでも良い）を施し、このハンダメッキと接触パッド１３２ｂとを溶着することとしても良い。
【００８３】
図６は、図３の半導体チップの第３変形例を示す断面図であり、図３と同一部分には同一符号を付す。
半導体チップの裏面からホール６ａ内で露出した接触パッド１３２ｂに、インクジェットプリンター機構を用いてＡｇペースト１５又はＡｕペーストを転写し、これと接触パッド１３２ｂとを接着する。この接着は常温に近い温度で行うことが可能である。この点以外の構成は図３と同一である。
【００８４】
上記第３変形例においても実施の形態と同様の効果を得ることができる。
また、本変形例では、インクジェットプリンター機構を用いるため、高い精度でＡｇペーストなどを転写することができ、Ａｇペーストなどのはみ出しによるホール内Ｓｉとのショートが発生することを抑制でき、接着強度も向上できる。
【００８５】
尚、本発明は上記の実施の形態に限定されず、種々変更して実施することが可能である。例えば、上述した半導体装置はメモリーやロジックなどの種々のＬＳＩに適用することが可能である。また、前記半導体装置を搭載する一例として電子機器のプリント基板が挙げられ、このプリント基板には半導体装置の回路に応じて配線がパターニングされており、この半導体装置は実装工程でプリント基板の必要位置に搭載される。
【図面の簡単な説明】
【図１】実施の形態による半導体装置を概略的に示す断面図。
【図２】図１の半導体チップの金属ポスト及び接触パッドの拡大断面図。
【図３】図１の半導体チップの金属ポスト及び接触パッドの拡大断面図。
【図４】図３の半導体チップの第１変形例を示す断面図。
【図５】図３の半導体チップの第２変形例を示す断面図。
【図６】図３の半導体チップの第３変形例を示す断面図。
【符号の説明】
１…インターポーザ基板、２…配線パターン、３…ハンダバンプ、４…パッド、５…接続部材、６…第１の半導体チップ、６ａ…深い孔（ホール）、７ａ〜７ｃ…電極取り出し用パッド、８ａ〜８ｃ…金属ポスト、９…第２の半導体チップ、１０…第３の半導体チップ、１１…封止樹脂、１２ａ，１２ｂ…接触パッド、１３ａ，１３ｂ…接続手段、１４…ハンダボール、１５…Ａｇペースト、１１２ａ，２１２ａ…第１のＡｌ合金配線、１１４，２１４…半導体基板（半導体ウエーハ）、１１５，２１５…第１の層間絶縁膜、１１６ａ，１１６ｂ，２１６ｂ…Ｗプラグ、１１７ａ，１１７ｂ，２１７ｂ…第２のＡｌ合金配線、１１８，２１８…第２の層間絶縁膜、１１９ａ，１１９ｂ，２１９ｂ…Ｗプラグ、１２０ａ，１２０ｂ，２２０ｂ…Ｗプラグ、１２１，２２１…第３の層間絶縁膜、１２２ａ，１２２ｂ，２２２ｂ…Ｗプラグ、１２３，２２３…密着層、１２４，２２４…Ｃｕシード層、１２５，２２５…異種金属キャップ、１２６，２２６…絶縁膜、１２９，２２９…第１のエッチングストッパー膜、１３０，２３０…第１の層間絶縁膜、１３１，２３１…密着層（バリア層）、１３２ａ，２３２ａ…Ｃｕ配線、１３２ｂ…接触パッド、１３３，２３３…第２のエッチングストッパー膜、１３４，２３４…第２の層間絶縁膜、１３５，２３５…第３のエッチングストッパー膜、１３６，２３６…第３の層間絶縁膜、１３７，２３７…密着層（バリア層）、１３８ａ，１３８ｂ，２３８ａ…Ｃｕ配線、１３９…第６のエッチングストッパー膜、１４０…第６の層間絶縁膜、１４１…第７のエッチングストッパー膜、１４２…第７の層間絶縁膜、１４３…密着層（バリア層）、１４４…パッシベーション膜、１４５，２４５…第４のエッチングストッパー膜、１４６，２４６…第４の層間絶縁膜、１４７，２４７…第５のエッチングストッパー膜、１４８，２４８…第５の層間絶縁膜、１４９，２４９…密着層（バリア層）、１５０ａ，１５０ｂ…Ｃｕ配線
Claims (6)
- 基板の表面上にフェイスダウンで第１の半導体チップが配置され、第１の半導体チップの裏面上にフェイスダウンで前記第１の半導体チップとは大きさの異なる第２の半導体チップが配置された半導体装置であって、
前記第１の半導体チップに形成され、最下層の配線層と同一層に形成された接触パッドと、
前記接触パッド上に形成された接続手段と、
前記接続手段上に形成された第１の電極取り出し用パッドと、
前記第１の電極取り出し用パッド上に形成され、前記第１の半導体チップ表面から露出した第１の導電ポストと、
前記第１の半導体チップの裏面に形成され、前記第１の導電ポストに対向する位置からずれた位置に形成され、前記接触パッド下に形成されたホールと、
前記第２の半導体チップに形成された第２の電極取り出し用パッドと、
前記第２の電極取り出し用パッド上に形成され、前記第２の半導体チップ表面から露出し且つ前記ホール内に挿入され、前記接触パッドに接続された第２の導電ポストと、
前記基板の表面に形成され、前記第１の導電ポストに接続された配線パターンと、
前記基板の表面上、第１及び第２の半導体チップが封止された樹脂と、
前記基板の裏面に形成され、前記配線パターンに電気的に接続された実装用外部端子と、を具備する半導体装置。 - 前記ホール内の形状及び前記導電ポストの外形状が五角形以上の多角形である請求項１に記載の半導体装置。
- 前記接触パッドと前記第２の導電ポストとはハンダボール、銀ペースト又は金ペーストを介して接続されている請求項１又は２に記載の半導体装置。
- 表面に形成された配線パターンと、裏面に形成され、前記配線パターンに電気的に接続された実装用外部端子と、を有する基板と、前記基板の表面上にフェイスダウンで配置された第１の半導体チップと、前記第１の半導体チップの裏面上にフェイスダウンで配置された前記第１の半導体チップとは大きさが異なる第２の半導体チップと、を備えた半導体装置の製造方法であって、第１の半導体チップ領域の最下層の配線層と同一層に接触パッドを形成し、前記接触パッド上に接続手段を形成し、前記接続手段上に第１の電極取り出し用パッドを形成し、前記第１の電極取り出し用パッド上に、前記第１の半導体チップ領域の表面から露出する第１の導電ポストを形成し、前記第１の半導体チップ領域の裏面に、前記第１の導電ポストに対向する位置からずれた位置のホールをエッチング加工又はレーザ加工により形成することにより前記接触パッドを露出させて第１の半導体チップを作製する工程と、
第２の半導体チップ領域に第２の電極取り出し用パッドを形成し、前記第２の電極取り出し用パッド上に、前記第２の半導体チップ領域の表面から露出する第２の導電ポストを形成することにより第２の半導体チップを作製する工程と、
前記第２の半導体チップをフェイスダウンで前記第１の半導体チップの裏面上に配置し、前記第２の導電ポストを前記ホール内に挿入し、前記第２の導電ポストを前記接触パッドに接続し、前記第１の半導体チップを基板の表面上にフェイスダウンで配置し、前記第１の導電ポストを前記配線パターンに接続する工程と、
前記基板の表面上、第１及び第２の半導体チップを樹脂で封止する工程と、を具備する半導体装置の製造方法。 - 前記エッチング加工は、前記第１の半導体チップの裏面にマスクパターンを形成し、前記マスクパターンをマスクとして第１の半導体チップの単結晶Ｓｉ部分を、アルカリ系水溶液を用いてウエットエッチングすることにより前記ホールを形成するものである請求項４に記載の半導体装置の製造方法。
- 前記第２の導電ポストを前記接触パッドに接続する際、前記ホール内の前記接触パッドにインクジェットプリンター機構を用いて銀ペースト又は金ペーストを転写しておき、前記銀ペースト又は金ペーストを介して前記第２の導電ポストを前記接触パッドに接続する請求項４又は５に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003075064A JP2004281982A (ja) | 2003-03-19 | 2003-03-19 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003075064A JP2004281982A (ja) | 2003-03-19 | 2003-03-19 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004281982A true JP2004281982A (ja) | 2004-10-07 |
Family
ID=33290470
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003075064A Withdrawn JP2004281982A (ja) | 2003-03-19 | 2003-03-19 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004281982A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007036184A (ja) * | 2005-06-24 | 2007-02-08 | Seiko Epson Corp | 半導体装置、その製造方法および電子機器 |
| JP2009506539A (ja) * | 2005-08-24 | 2009-02-12 | マイクロン テクノロジー， インク． | マイクロ電子デバイスおよびマイクロ電子支持デバイスならびに関連するアセンブリおよび方法 |
| JP2010021489A (ja) * | 2008-07-14 | 2010-01-28 | Panasonic Electric Works Co Ltd | 接合方法 |
| JP2011119481A (ja) * | 2009-12-03 | 2011-06-16 | Shinko Electric Ind Co Ltd | 半導体装置および半導体装置の製造方法 |
| JP2016213413A (ja) * | 2015-05-13 | 2016-12-15 | ローム株式会社 | 半導体装置 |
-
2003
- 2003-03-19 JP JP2003075064A patent/JP2004281982A/ja not_active Withdrawn
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007036184A (ja) * | 2005-06-24 | 2007-02-08 | Seiko Epson Corp | 半導体装置、その製造方法および電子機器 |
| JP2009506539A (ja) * | 2005-08-24 | 2009-02-12 | マイクロン テクノロジー， インク． | マイクロ電子デバイスおよびマイクロ電子支持デバイスならびに関連するアセンブリおよび方法 |
| US7968369B2 (en) | 2005-08-24 | 2011-06-28 | Micron Technology, Inc. | Microelectronic devices and microelectronic support devices, and associated assemblies and methods |
| US8174101B2 (en) | 2005-08-24 | 2012-05-08 | Micron Technology, Inc. | Microelectronic devices and microelectronic support devices, and associated assemblies and methods |
| US8778732B2 (en) | 2005-08-24 | 2014-07-15 | Micron Technology, Inc. | Microelectronic devices and microelectronic support devices, and associated assemblies and methods |
| US9129862B2 (en) | 2005-08-24 | 2015-09-08 | Micron Technology, Inc. | Microelectronic devices and microelectronic support devices, and associated assemblies and methods |
| JP2010021489A (ja) * | 2008-07-14 | 2010-01-28 | Panasonic Electric Works Co Ltd | 接合方法 |
| JP2011119481A (ja) * | 2009-12-03 | 2011-06-16 | Shinko Electric Ind Co Ltd | 半導体装置および半導体装置の製造方法 |
| JP2016213413A (ja) * | 2015-05-13 | 2016-12-15 | ローム株式会社 | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8367472B2 (en) | Method of fabricating a 3-D device | |
| KR100575591B1 (ko) | 웨이퍼 레벨 적층 패키지용 칩 스케일 패키지 및 그 제조 방법 | |
| KR100884238B1 (ko) | 앵커형 결합 구조를 갖는 반도체 패키지 및 그 제조 방법 | |
| US6607938B2 (en) | Wafer level stack chip package and method for manufacturing same | |
| KR100794658B1 (ko) | 반도체 칩 제조 방법, 이에 의해 형성된 반도체 칩 및 이를포함하는 칩 스택 패키지 | |
| US20070087544A1 (en) | Method for forming improved bump structure | |
| US20150348922A1 (en) | Method of forming a semiconductor component comprising a second passivation layer having a first opening exposing a bond pad and a plurality of second openings exposing a top surface of an underlying first passivation layer | |
| JP4522574B2 (ja) | 半導体装置の作製方法 | |
| TWI551199B (zh) | 具電性連接結構之基板及其製法 | |
| US12009281B2 (en) | Package structure and method of manufacturing the same | |
| US9607957B2 (en) | Semiconductor device | |
| EP1482553A2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2006237594A (ja) | 半導体装置及びその製造方法 | |
| JP2007036060A (ja) | 半導体装置及びその製造方法 | |
| KR101803746B1 (ko) | 반도체 칩, 적층형 반도체 패키지 및 그 제조방법 | |
| JP2004273591A (ja) | 半導体装置及びその製造方法 | |
| US20080142945A1 (en) | Semiconductor package with redistribution layer of semiconductor chip directly contacted with substrate and method of fabricating the same | |
| JP3804797B2 (ja) | 半導体装置及びその製造方法 | |
| US7964967B2 (en) | High surface area aluminum bond pad for through-wafer connections to an electronic package | |
| JP2004281982A (ja) | 半導体装置及びその製造方法 | |
| JP4764710B2 (ja) | 半導体装置とその製造方法 | |
| JP2006041512A (ja) | マルチチップパッケージ用集積回路チップの製造方法及びその方法により形成されたウエハ及びチップ | |
| US20080001289A1 (en) | Stacked-type wafer level package, method of manufacturing the same, wafer-level stack package and method of manufacturing the same | |
| JP4544902B2 (ja) | 半導体装置及びその製造方法 | |
| JP2004296812A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060606 |