JPH0969479A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0969479A
JPH0969479A JP22432695A JP22432695A JPH0969479A JP H0969479 A JPH0969479 A JP H0969479A JP 22432695 A JP22432695 A JP 22432695A JP 22432695 A JP22432695 A JP 22432695A JP H0969479 A JPH0969479 A JP H0969479A
Authority
JP
Japan
Prior art keywords
semiconductor device
film
antireflection film
exposure light
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22432695A
Other languages
English (en)
Inventor
Junji Sato
淳史 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP22432695A priority Critical patent/JPH0969479A/ja
Publication of JPH0969479A publication Critical patent/JPH0969479A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】 【構成】段差にまたがって形成される半導体装置の構成
要素(例えば配線要素)をフォトリソグラフィー法によ
り形成する際の反射防止膜として、膜厚を制御した有機
SOGやSiO2を用いる。 【効果】フォトリソグラフィー法に用いられるi線など
の露光光が、本発明の反射防止膜の効果でフォトレジス
ト内部でハレーションを起こさないため、フォトレジス
トパターンの変形や寸法ばらつきが抑制され、その結果
線幅の一定な構成要素(配線要素)を得ることが出来
た。特に構成要素が金属配線要素の場合にはマイグレー
ション試験による寿命が従来に比べ約2倍に延びた。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体装置の製造方法に
関する。
【0002】
【従来の技術】半導体装置の製造方法において、半導体
装置の構成要素パターンをある構成層を元にパターニン
グする方法としては、該構成層直上に感光性レジストの
塗布を行い、所望のマスクパターンを通してi線等の露
光光を照射して該感光性レジストの一部を軟化させ、そ
の軟化した部分を化学除去して、該構成層の露出した部
分をエッチング除去する方法が一般的に用いられてい
る。
【0003】半導体装置の集積化に伴って、前記マスク
パターンのデザインルールも微細化しており、平面方向
加工寸法として0.1μm以下の精度が要求されること
も珍しくなくなった。該平面方向加工寸法は半導体装置
の垂直方向加工寸法とほぼ同程度の長さになり、更に、
あるパターンと別のパターンとの間隔寸法も微細化の一
途を辿っている。また、特に高度に集積化した半導体装
置においては構成層の多層化に伴い、前記フォトリソグ
ラフィー法を何度も繰り返すうちに、該構成要素を多数
含む部分(以下多層部分)と、少数含む部分または全く
含まない部分(以下少層部分)とが近接して混在するよ
うになる。該多層部分と該少層部分とにまたがって次構
成要素を形成しようとする場合、その二部分間には段差
が生じてしまう。
【0004】段差としては、前記多層部分と前記少層部
分との前記段差と比較して軽微であるLOCOS段差に
ついてのものであるが、後に示すこの段差における問題
を解決するために特開昭58−057749ではフィー
ルド酸化膜上のゲート開口部を近接する配線方向に拡大
することにより、配線形成時の露光光反射を防止して、
細りを抑制している。また、特開昭63−133533
は、予想される細りの分、あらかじめマスク寸法を場所
により太らせておいて線幅が均一なパターンを得ようと
するものである。特開平1−125976および特開平
6−124943では、下地となる層の段差を減らし、
配線パターニング時の露光光のハレーションを防止し、
線幅の均一なパターンを得ている。該段差を減らす方法
として、前者は下地の熱酸化膜の形成方法に工夫してお
り、後者はSOGによる下地の平坦化をフォトリソグラ
フィー法を施した後に行っている。
【0005】段差には着目せず、ただ単に材質や膜厚を
限定した公知例もある。特開昭63−316053では
反射防止膜としてのTiNのみに着目してこの応用とし
て様々な構成層材料を用いる際の膜厚を限定している
し、特開昭63−79322では工程が2工程と多いが
反射防止膜を2層にすることによって反射防止効果を得
ている。特開平5−343315は、新規技術として実
用化されているレジスト上に水溶性膜を形成して反射防
止膜とするもののうち水溶性膜として水を選んだユニー
クなものである。また、特開平5−299338ではプ
ラズマ窒化膜にのみ着目し研究して屈折率を限定してい
るが、これらは下地段差への配慮はない。特公平1−4
5738においても熱酸化膜への窓孔形成について詳細
に述べられており、よい特許となっているが、やはり下
地の段差には着目しておらず、安定的なパターン寸法は
段差の上下では得られないと考えられる。
【0006】さらには、段差は段差でも全く異なる種類
の段差に着目した公知例もある。特開平6−14031
9では平坦な構成層の上に設けた光透過層の存在部分と
非存在部分とで段差が生じた場合に、更にその上に別な
光透過層を設けて更にその上のフォトレジストのパター
ン寸法の精度を向上させようというものである。この公
知例でも構成層の下地の段差については着目していない
ようである。
【0007】また別の従来技術として、前記平面方向加
工寸法の微細化に伴って、パーティクルによる半導体装
置の歩留まりの低下の問題が顕在化してきた。等粒径、
等密度のパーティクルであっても、疎なパターン上に比
べ微細化されたパターン上に於いては、実質上、パーテ
ィクルが増加したことと同じことになるからである。特
に前記反射防止膜形成工程におけるパーティクルは数も
多く、最も大きな問題の一つとして取り上げられる。以
下に該反射防止膜がなぜ用いられるかについて述べる。
前記次構成層として特に配線構成層を形成する場合、該
配線構成層は反射率が高い場合が多く、該配線構成層直
上に前記感光性レジストを形成した場合を仮定すると、
該感光性レジストに入射した前記露光光は、定在波効果
により該配線構成層と該感光性レジストの上界面との間
で多重反射を繰り返すため、該感光性レジストはいわゆ
る露光オーバーとなってしまう。これは前記マスクパタ
ーンの形状により、複雑な反射となるため予測や補正は
ほとんど不可能である。そこで一般に、該配線構成層直
上に該感光性レジストを形成する以前に反射防止膜を設
け、該露光光の多重反射を防ぐ方法が用いられている。
これが、反射防止膜を形成せざるを得ない理由である。
【0008】
【発明が解決しようとする課題】前述したような前記多
層部分と前記少層部分との総膜厚の差が大きな段差とな
り、次構成要素を形成する際にこの段差が原因となって
次の様な問題を生じている。
【0009】次構成層を元にパターニングして得られる
該次構成要素が配線要素として作成される場合の、該配
線要素の信頼性の低下である。これは前記段差にまたが
って該配線要素が作成される場合に段差の上下で線幅に
違いを生じることに起因する。さらにこれは、前記感光
性レジストを用いてフォトリソグラフィー法を用いる際
の、段差の上下での露光光の入射状態の違いに起因す
る。前記露光光が前記感光性レジスト内で複雑な反射お
よび屈折を繰り返すため、前記多層部分上の感光性レジ
スト部分と前記少層部分上の感光性レジスト部分とで
は、下地となる該多層部分と該少層部分との段差によ
り、露光光による被露光程度の違いを生じる。前記次構
成層を該多層部分と該少層部分にまたがった次構成要素
となるようにパターニングする場合、この露光光による
被露光程度の違いがパターン形状の違いとなって現れ
る。つまり、該入射状態の違いはパターニングしようと
する該次構成層の存在する位置が露光光の入射方向に分
布することに起因し、前記感光性レジストの被露光程度
の、パターンによるばらつきを招く。このばらつきによ
り、該感光性レジストの被現像境界の違いが生じ、該次
構成層を元にパターニングされた該次構成要素のパター
ンの細りという結果を招く。該次構成要素のなかでも、
特に比較的高抵抗の配線要素を用いた場合には配線要素
線幅の細りは大きな問題となる。半導体装置の駆動時に
は、線幅の細い部分では太い部分と比較して抵抗が集中
するため局所的に発熱する部分を生じてしまい、長期的
には断線してしまう可能性もある。これが先に述べた信
頼性の低下という問題である。よって、このため配線要
素は一定幅で形成されることが望まれる。
【0010】従来の技術においていくつか掲げた他発明
の例では、フォトリソグラフィー工程に於ける被パター
ニング次構成層の一部である反射防止膜については言及
していないが、反射防止膜が着目するべき要点となる。
【0011】反射防止膜形成時のパーティクルの問題に
於いては、次のようなことが言える。前記反射防止膜は
前記配線構成層に引き続いて形成される金属膜あるいは
金属化合物膜である場合がほとんどであり、特に形成装
置内のパーティクルを増加させる材質となっていること
が多いということである。このパーティクルは前述の通
り半導体装置の歩留りを低下させる大きな原因となる。
そこで、反射防止膜の材質としては、その形成工程にお
いてパーティクルを発生させない材質か、もしくは、反
射防止膜としての役割の他に副次的な効果が得られる材
質が求められている。
【0012】これらの問題を解決するために、本発明で
は段差にまたがって形成する次構成要素のパターニング
に非常に有用な反射防止膜を用いた。
【0013】本発明は、フォトリソグラフィー工程を用
いる半導体装置の製造方法に於いて、パターンの正確な
形成に飛躍的効果をもたらすものであり、その目的とす
るところは、信頼性の高い半導体装置の製造方法を提供
するところにある。
【0014】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、次のことを特徴とする。
【0015】少なくとも1つ以上の段差にまたがる半導
体装置構成要素をフォトリソグラフィー法を用いて形成
する半導体装置の製造方法に於いて、該段差の上側と下
側とで露光光の反射率が同様に減ずる通常は該露光光に
対して透明な材質を、該半導体装置構成要素の元となる
半導体装置構成層の反射防止膜として形成する工程を少
なくとも含み、かつ、その反射防止膜の膜厚が、該段差
の上側と下側とで異なることを特徴とする。
【0016】その反射防止膜が、回転塗布ののち固体化
させることにより形成された材質からなる膜であること
を特徴とする。
【0017】またはその反射防止膜が、成膜後に選択エ
ッチング法を用いてその一部を除去されることにより形
成された材質からなる膜であることを特徴とする。
【0018】またはその反射防止膜が、成膜後にその一
部を研磨することにより形成された材質からなる膜であ
ることを特徴とする。
【0019】上記の反射防止膜の膜厚が、該反射防止膜
内部での露光光の相互干渉により、定在波を打ち消す膜
厚であることを特徴とする。
【0020】上記の反射防止膜の、前記段差の下側での
膜厚と上側での膜厚との差が、λを前記露光光の波長、
rを前記材質の屈折率として、λ/2rの整数倍となる
ことを特徴とする。
【0021】また、膜厚のうちの薄い方の膜厚が、nを
正の整数、λを前記露光光の波長、rを前記材質の屈折
率として、(2n−1)λ/4rであることを特徴とす
る。
【0022】本発明の半導体装置の製造方法は、次のこ
とをも特徴とする。
【0023】少なくとも1つ以上の段差にまたがる半導
体装置構成要素をフォトリソグラフィー法を用いて形成
する半導体装置の製造方法に於いて、該段差の上側と下
側とで露光光の反射率が同様に減ずる通常は該露光光に
対して透明な材質を、該半導体装置構成要素の元となる
半導体装置構成層の反射防止膜として形成する工程を少
なくとも含み、かつ、その反射防止膜の膜厚が、該段差
の上側と下側とで異ならないことを特徴とする。
【0024】上記の反射防止膜の膜厚が、該反射防止膜
内部での露光光の相互干渉により、定在波を打ち消す膜
厚であることを特徴とする。
【0025】上記の反射防止膜の膜厚が、nを正の整
数、λを前記露光光の波長、rを前記材質の屈折率とし
て、(2n−1)λ/4rであることを特徴とする。
【0026】
【実施例】
(実施例1)本発明の実施例を、図1の本発明に於ける
半導体装置の工程図に従って説明する。
【0027】図1(a)は、Si基板100上にトラン
ジスタ領域のウェル形成等を行い、LOCOS酸化によ
り素子分離構造101を形成し、LOCOS段差の上側
にpoly−Siで下層電極102を配し、絶縁膜10
3としてPSG絶縁膜を形成した状態を示す図である。
ここでは、素子分離の方法や下層電極としてpoly−
Siを使用するかどうか、あるいは絶縁膜103にPS
G以外の材質を用いるか等は重要ではない。次構成層を
積層する際にこの断面図に見られる様な段差が生じると
いう点が重要である。
【0028】また、本実施例に於いては説明の簡便のた
めに主としてLOCOSにより形成された段差について
説明しているが、本発明は半導体装置の製造工程で発生
する全ての構成層段差に於いて有効な方法である。
【0029】図1(b)は、次構成層104としてWS
i、MoSi、TiSi、CoSi、NiSi、PtS
i等の材質の金属配線構成層を積層した状態を示す図で
ある。本実施例に於いては次構成層104の材質として
MoSiを用いた。次構成層104の材質としてはこの
他に、AlまたはAlを含む化合物、またはpoly−
Siなど、表面の反射率の高い材質であっても全て使用
可能である。さて、この金属配線構成層上に感光性フォ
トレジストを塗布してリソグラフィーを行うわけである
が、その前に本実施例では反射防止膜として有機SOG
を積層した。この有機SOGの屈折率rは1.39、フ
ォトリソグラフィーに用いる露光光としてはi線(波長
λ=3650Å)を用いるため、λ/4r=656.5
Åとなる。段差の上側ではこの膜厚となるように有機S
OGを塗布する。また、この時前記下部電極の膜厚を所
望の段差が得られるように調整しているので、段差の下
側では有機SOGは1969.5Å(3λ/4r)の膜
厚で塗布されている。面内に亘る有機SOG膜厚の均一
性は誤差50Å程度で確保されていた。段差の上側での
膜厚が薄くなると段差の下側での膜厚も同時に薄くなる
ため、段差の上下での膜厚の差はλ/2rとなってい
た。誤差は波長に換算してλ/40r程度であり、本発
明の主たる目的である、段差の上下で反射率が変わらな
い反射防止膜としての役割を充分果たせる程度の誤差で
ある。段差の上下で反射率が変わらない場合には、段差
上で丁度(2n−1)λ/4r(:nは正の整数)とな
るように膜厚を調節した場合に比べると露光光の反射防
止という点では多少劣るが、1チップ面積程度の範囲に
おいては均等な線幅の次構成要素が得られる。この場合
には露光光の位相を制御する方法として、全面に亘り均
一な膜厚を形成できる材質(例えばSiO2など)を反
射防止膜上に積層してその反射防止効果を高める方法も
有効である。また、段差上で丁度(2n−1)λ/4r
(=656.5Å;n=1のとき)の膜厚の反射防止膜
となるならば、露光光に対する反射防止効果が最大とな
り、感光性フォトレジストの正確な形状形成を実現する
ことができる。
【0030】図1(c)は、反射防止膜105としての
有機SOG塗布後に、感光性フォトレジスト106を塗
布した状態を示す図である。本実施例では、感光性フォ
トレジスト106は1μm塗布した。また、本実施例で
用いた感光性フォトレジスト106の屈折率は1.65
である。感光性フォトレジストの塗布膜厚や屈折率はこ
れに限らない。前工程で積層した有機SOGの膜厚を調
整したことが重要である。
【0031】なお、この屈折率を選択した場合にp波偏
向のi線露光光を用いるとブルースタ角は40.1度と
なるので、段差のスロープ部分をこの角度で形成してお
くと感光性フォトレジストから有機SOGに入射する露
光光は全て透過するので反射防止に望ましい。この場
合、ブルースタ角を越えると透過率は急激に低下するの
で、スロープはこの角度以上とならないことが望まし
い。これはs波成分を含む通常のi線についても同様の
ことが言える。
【0032】本実施例では露光光としてi線を用いた
が、g線(波長4360Å)など他の波長の露光光に対
しても本発明は有効である。例えばg線を用いた場合、
段差の上側での有機SOG膜厚は784.2Å(λ/4
r)であり,同段差の下側での同膜厚は2352.5
Å,面内に亘る均一性は約50Å、一つの段差の上下で
の同膜厚差のλ/2rからのずれは約λ/60rであっ
た。
【0033】また、請求項中「段差にまたがる半導体装
置構成要素」とあるのは、平面方向で段差を垂直に横切
って該半導体装置構成要素が形成される場合に限らな
い。段差に平行に、段差の上下で独立して、同じ材質の
半導体装置構成層から半導体装置構成要素が形成される
場合や、平面方向である角度を持って段差を横切って半
導体装置構成要素が形成される場合にも本発明は有効で
ある。
【0034】かかる方法により形成された配線要素上に
同様の方法を用いて、更に次の配線要素等を形成するこ
とも可能である。しかし、この場合には段差の種類が2
つ以上存在するため、全ての段差上下での反射防止膜の
膜厚を(2n−1)λ/4rに合わせ込む必要がある。
【0035】図1(d)は、感光性フォトレジスト10
6の露光後に感光性フォトレジスト106の軟化した部
分と反射防止膜105の一部を除去して、次構成層10
4の露出部をエッチング除去した後に、感光性フォトレ
ジスト106の残りの部分および反射防止膜105の残
りの部分を取り去った状態を示す図である。このとき、
次構成層104はパターニングされて次構成要素107
となった。次構成要素107の一例としてのMoSi配
線構成要素は段差にまたがって一定幅で形成された。反
射防止膜はその後の製造工程によっては除去する必要が
生じる場合があるが、通常は除去しなくてもよい。
【0036】配線間には層間絶縁膜を積層し、コンタク
トホールあるいはヴィアホールなどを開けて、プラグと
他の金属層あるいは単なる金属層を用いた次々配線要素
あるいは取り出し電極(パッド)を形成し、保護膜を形
成して本実施例にかかわる半導体装置は完成した。本実
施例では配線構成層は全部で4層のみの積層であった
が、本発明を用いることにより5層以上の配線構成要素
の作り込みも可能である。本実施例では用いなかった
が、本実施例の有機SOGを用いる方法に併せてCMP
法などの研磨による平坦化技術を用いれば、段差の上下
差の制御性が増し、本発明の効果がよりいっそう顕著な
ものとなる。
【0037】また、本実施例に於いては反射防止膜とし
て、回転塗布後の固体化により形成した有機SOGを用
いたが、その目的は段差の上下で反射防止膜の膜厚を制
御性良く形成しようというものであり、この目的が満足
されるならば、成膜後に選択エッチング法を用いて膜の
一部を取り去る方法や、成膜後に膜の一部を研磨する方
法なども有効であり、材質も他のものであってもよい。
【0038】本実施例に従う反射防止膜を用いることに
より、半導体装置上に観察されるパーティクルは従前と
比較して3分の1にまで低減できた。また、製品として
いわゆる0.6μmルールのメモリーを製作した場合に
はその歩留りは従前と比較して約2.1倍にまで向上し
た。
【0039】(実施例2)本発明の別の実施例を、図2
の本発明に於ける半導体装置の工程図に従って説明す
る。
【0040】図2(a)は、Si基板200上にトラン
ジスタ領域のウェル形成等を行い、LOCOS酸化によ
り素子分離構造201を形成し、LOCOS段差の上側
にpoly−Siで下層電極202を配し、絶縁膜20
3としてPSG絶縁膜を形成した状態を示す図である。
ここでは、素子分離の方法や下層電極としてpoly−
Siを使用するかどうか、あるいは絶縁膜203にPS
G以外の材質を用いるか等は重要ではない。次構成層を
積層する際にこの断面図に見られる様な段差が生じると
いう点が重要である。また、本実施例に於いては説明の
簡便のために主としてLOCOSにより形成された段差
について説明しているが、本発明は半導体装置の製造工
程で発生する全ての構成層段差に於いて有効な方法であ
る。
【0041】図2(b)は、次構成層204としてWS
i、MoSi、TiSi、CoSi、NiSi、PtS
i等の材質の金属配線構成層を積層した状態を示す図で
ある。本実施例に於いては次構成層204の材質として
WSiを用いた。次構成層204の材質としてはこの他
に、AlまたはAlを含む化合物、またはpoly−S
iなど、表面の反射率の高い材質であっても全て使用可
能である。さて、この金属配線構成層上に感光性フォト
レジストを塗布してリソグラフィーを行うわけである
が、その前に本実施例では反射防止膜としてSiO2
積層した。このSiO2の屈折率rは1.45、フォト
リソグラフィーに用いる露光光としてはg線(波長λ=
4360Å)を用いるため、λ/4r=751.7Åと
なる。段差の上下でこの膜厚となるようにSiO2を積
層する。面内に亘るSiO2膜厚の均一性は誤差50Å
程度で確保されていた。段差の上側での膜厚が薄くなる
と段差の下側での膜厚も同時に薄くなるため、積層膜厚
が変化しても段差の上下での膜厚の差はほとんどないま
ま一定である。段差の上下で反射率が変わらない場合に
は、段差の上下で丁度(2n−1)λ/4r(:nは正
の整数)となるように膜厚を調節した場合に比べると露
光光の反射防止という点では多少劣るが、1チップ面積
程度の範囲においては均等な線幅の次構成要素が得られ
る。また、段差の上下で丁度(2n−1)λ/4r(=
751.7Å;n=1のとき)の膜厚の反射防止膜とな
るならば、露光光に対する反射防止効果が最大となり、
感光性フォトレジストの正確な形状形成を実現すること
ができる。
【0042】図2(c)は、反射防止膜205としての
SiO2積層後に、感光性フォトレジスト206を塗布
した状態を示す断面図である。本実施例では、感光性フ
ォトレジスト206は1μm塗布した。また、本実施例
で用いた感光性フォトレジスト206の屈折率は1.6
5である。感光性フォトレジストの塗布膜厚や屈折率は
これに限らない。前工程で積層したSiO2の膜厚を調
整したことが重要である。
【0043】なお、この屈折率を選択した場合にp波偏
向のg線露光光を用いるとブルースタ角は41.3度と
なるので、段差のスロープ部分をこの角度で形成してお
くと感光性フォトレジストからSiO2に入射する露光
光は全て透過するので反射防止に望ましい。この場合、
ブルースタ角を越えると透過率は急激に低下するので、
スロープはこの角度以上とならないことが望ましい。こ
れはs波成分を含む通常のg線についても同様のことが
言える。
【0044】本実施例では露光光としてg線を用いた
が、i線(波長3650Å)など他の波長の露光光に対
しても本発明は有効である。例えばi線を用いた場合、
段差の上下でSiO2膜厚は629.3Å(λ/4r)
であった。(3λ/4rの場合は同膜厚は1887.9
Åとなった。)また、面内に亘る均一性は約50Å、で
あった。
【0045】また、請求項中「段差にまたがる半導体装
置構成要素」とあるのは、段差に平行に、段差の上下で
独立して、同じ材質の半導体装置構成層から半導体装置
構成要素が形成される場合に限らない。段差を平面方向
で垂直に、あるいはある角度を持って横切って該半導体
装置構成要素が形成される場合にも本発明は有効であ
る。
【0046】かかる方法により形成された配線要素上に
同様の方法を用いて、更に次の配線要素等を形成するこ
とも可能である。本実施例においては、反射防止膜20
5の膜厚を(2n−1)λ/4rの一定値に合わせ込ん
だ。
【0047】図2(d)は、感光性フォトレジスト20
6の露光後に感光性フォトレジスト206の軟化した部
分と反射防止膜205の一部を除去して、次構成層20
4の露出部をエッチング除去した後に、感光性フォトレ
ジスト206の残りの部分および反射防止膜205の残
りの部分を取り去った状態を示す図である。このとき、
次構成層204はパターニングされて次構成要素207
となった。次構成要素207の一例としてのWSi配線
構成要素は段差の上下で同じ一定幅で形成された。反射
防止膜はその後の製造工程によっては除去する必要が生
じる場合があるが、通常は除去しなくてもよい。
【0048】配線間には層間絶縁膜を積層し、コンタク
トホールあるいはヴィアホールなどを開けて、プラグと
他の金属層あるいは単なる金属層を用いた次々配線要素
あるいは取り出し電極(パッド)を形成し、保護膜を形
成して本実施例にかかわる半導体装置は完成した。ま
た、本実施例に於いては反射防止膜としてSiO2を用
いたが、その目的は段差の上下で反射防止膜の膜厚を制
御性良く形成しようというものであり、この目的が満足
されるならば、材質は他のものであってもよい。例え
ば、ITOなどの導電性膜を用いれば配線要素の低抵抗
化にも寄与し、半導体装置の信頼性のより一層の向上が
達成できる。
【0049】本実施例に従う反射防止膜を用いることに
より、半導体装置上に観察されるパーティクルは従前と
比較して2分の1にまで低減できた。また、製品として
いわゆる0.6μmルールのメモリーを製作した場合に
はその歩留りは従前と比較して約1.5倍にまで向上し
た。
【0050】
【発明の効果】以上説明したように本発明の半導体装置
の製造方法を用いることにより、パーティクルの少ない
高歩留りの半導体装置を製作することが可能となった。
本発明による半導体装置構成要素の1つとしてゲート配
線要素を作成した場合、トランジスタの待機時のリーク
電流が約1/10にまで低減した。信頼性も向上し、電
流密度1.20×106A/mm2印加のマイグレーショ
ン試験において、配線要素として従前の約2倍の長寿命
を得た。
【0051】また、本発明の半導体装置の製造方法を応
用することにより、配線構成要素の形成ばかりでなく、
他の半導体構成要素の正緻な形成も可能となり高歩留り
で信頼性の高い半導体装置を製造することも可能となっ
た。
【図面の簡単な説明】
【図1】(a)〜(d)は本発明の実施例に於ける半導
体装置の製造工程の一例を示す工程断面図である。
【図2】(a)〜(d)は本発明の別の実施例に於ける
半導体装置の製造工程の一例を示す工程断面図である。
【符号の説明】
100,200 ・・・ Si基板 101,201 ・・・ 素子分離構造 102,202 ・・・ 下層電極 103,203 ・・・ 絶縁膜 104,204 ・・・ 次構成層 105,205 ・・・ 反射防止膜 106,206 ・・・ 感光性フォトレジスト 107,207 ・・・ 次構成要素

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】少なくとも1つ以上の段差にまたがる半導
    体装置構成要素をフォトリソグラフィー法を用いて形成
    する半導体装置の製造方法に於いて、該段差の上側と下
    側とで露光光の反射率が同様に減ずる通常は該露光光に
    対して透明な材質を、該半導体装置構成要素の元となる
    半導体装置構成層の反射防止膜として形成する工程を少
    なくとも含み、かつ、その反射防止膜の膜厚が、該段差
    の上側と下側とで異なることを特徴とする半導体装置の
    製造方法。
  2. 【請求項2】前記反射防止膜が、回転塗布ののち固体化
    させることにより形成された材質からなる膜であること
    を特徴とする請求項1記載の半導体装置の製造方法。
  3. 【請求項3】前記反射防止膜が、成膜後に選択エッチン
    グ法を用いてその一部を除去することにより形成された
    材質からなる膜であることを特徴とする請求項1記載の
    半導体装置の製造方法。
  4. 【請求項4】前記反射防止膜が、成膜後にその一部を研
    磨することにより形成された材質からなる膜であること
    を特徴とする請求項1記載の半導体装置の製造方法。
  5. 【請求項5】前記反射防止膜の膜厚が、該反射防止膜内
    部での露光光の相互干渉により、定在波を打ち消す膜厚
    であることを特徴とする請求項1記載または請求項2記
    載または請求項3記載または請求項4記載の半導体装置
    の製造方法。
  6. 【請求項6】前記反射防止膜の、前記段差の下側での膜
    厚と上側での膜厚との差が、λを前記露光光の波長、r
    を前記材質の屈折率として、λ/2rの整数倍となるこ
    とを特徴とする請求項5記載の半導体装置の製造方法。
  7. 【請求項7】請求項6記載の膜厚のうちの薄い方の膜厚
    が、nを正の整数、λを前記露光光の波長、rを前記材
    質の屈折率として、(2n−1)λ/4rであることを
    特徴とする請求項5記載の半導体装置の製造方法。
  8. 【請求項8】少なくとも1つ以上の段差にまたがる半導
    体装置構成要素をフォトリソグラフィー法を用いて形成
    する半導体装置の製造方法に於いて、該段差の上側と下
    側とで露光光の反射率が同様に減ずる通常は該露光光に
    対して透明な材質を、該半導体装置構成要素の元となる
    半導体装置構成層の反射防止膜として形成する工程を少
    なくとも含み、かつ、その反射防止膜の膜厚が、該段差
    の上側と下側とで異ならないことを特徴とする半導体装
    置の製造方法。
  9. 【請求項9】前記反射防止膜の膜厚が、該反射防止膜内
    部での露光光の相互干渉により、定在波を打ち消す膜厚
    であることを特徴とする請求項8記載の半導体装置の製
    造方法。
  10. 【請求項10】前記反射防止膜の膜厚が、nを正の整
    数、λを前記露光光の波長、rを前記材質の屈折率とし
    て、(2n−1)λ/4rであることを特徴とする請求
    項8記載の半導体装置の製造方法。
JP22432695A 1995-08-31 1995-08-31 半導体装置の製造方法 Pending JPH0969479A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22432695A JPH0969479A (ja) 1995-08-31 1995-08-31 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22432695A JPH0969479A (ja) 1995-08-31 1995-08-31 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH0969479A true JPH0969479A (ja) 1997-03-11

Family

ID=16812008

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22432695A Pending JPH0969479A (ja) 1995-08-31 1995-08-31 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0969479A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8796869B2 (en) 2010-08-06 2014-08-05 Semiconductor Components Industries, Llc Semiconductor device and method of manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8796869B2 (en) 2010-08-06 2014-08-05 Semiconductor Components Industries, Llc Semiconductor device and method of manufacturing the same

Similar Documents

Publication Publication Date Title
US5525542A (en) Method for making a semiconductor device having anti-reflective coating
US6057587A (en) Semiconductor device with anti-reflective structure
US6051369A (en) Lithography process using one or more anti-reflective coating films and fabrication process using the lithography process
US5609994A (en) Method for patterning photoresist film having a stepwise thermal treatment
US5846878A (en) Method of manufacturing a wiring layer in a semiconductor device
JPH0969479A (ja) 半導体装置の製造方法
JP3455442B2 (ja) 配線構造の製造方法
JPH07201990A (ja) パターン形成方法
JP2814951B2 (ja) 半導体装置の製造方法
US7087533B2 (en) Method for fabricating semiconductor device
JPH04144230A (ja) 半導体装置及びその製造方法
JP3608978B2 (ja) 半導体装置の製造方法
KR100269330B1 (ko) 반사 방지 캡 및 스페이서를 구비하는 반도체장치, 이의 제조방법 및 이를 이용한 포토레지스트 패턴의 제조방법
JPH08162460A (ja) 半導体装置および半導体装置の製造方法
JP3948263B2 (ja) 半導体装置の製造方法
JP2569709B2 (ja) 配線の形成方法
JPH0555130A (ja) 半導体装置の製造方法
JPH07221110A (ja) 半導体装置の配線構造とその製造方法
JP2001119018A (ja) 半導体装置及びその製造方法
JP2000040739A (ja) 半導体装置の製造方法
KR100399441B1 (ko) 반도체 소자의 미세패턴 형성방법
JP2000294498A (ja) 半導体装置の製造方法
JP2006093590A (ja) 半導体装置の製造方法及びマスク材
KR100235959B1 (ko) 반도체소자의 금속배선 제조방법
KR100209337B1 (ko) 에스오우지이 산화막을 가지는 다층 금속 배선막 제조 방법