JP6277902B2 - 半導体装置及び半導体装置の製造方法 - Google Patents
半導体装置及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP6277902B2 JP6277902B2 JP2014151281A JP2014151281A JP6277902B2 JP 6277902 B2 JP6277902 B2 JP 6277902B2 JP 2014151281 A JP2014151281 A JP 2014151281A JP 2014151281 A JP2014151281 A JP 2014151281A JP 6277902 B2 JP6277902 B2 JP 6277902B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- ion implantation
- semiconductor
- semiconductor layer
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
・実施の形態1にかかる半導体装置の一例
図1は、本発明の実施の形態1にかかる半導体装置の一例を示す断面図である。図1に示すように、実施の形態1にかかる半導体装置100は、活性領域101及び耐圧構造部102を有する。耐圧構造部102は、活性領域101を囲むように配置されていてもよい。半導体装置100は、炭化珪素(SiC)でできたn+半導体基板1及びn半導体層2を備えている。
図2は、本発明の実施の形態1にかかる半導体装置の製造方法の一例における製造途中の状態を示す断面図である。図3は、図2の続きの状態を示す断面図である。図4は、図3の続きの状態を示す断面図である。図5は、図4の続きの状態を示す断面図である。図6は、図5の続きの状態を示す断面図である。
nウェル領域8をリン原子のイオン注入によって形成した半導体装置100を実施例1とする。半導体装置100において、nウェル領域8を窒素原子のイオン注入によって形成した半導体装置を比較例1とする。
・実施の形態2にかかる半導体装置の一例
図9は、本発明の実施の形態2にかかる半導体装置の一例を示す断面図である。図9に示すように、実施の形態2にかかる半導体装置200は、nウェル領域8に表面領域8aと深い領域8bとを有するものである。
図10は、本発明の実施の形態2にかかる半導体装置の製造方法の一例における製造途中の状態を示す断面図である。図10に示すように、第2の半導体層22をパターニングした後、例えば第2〜第4、第6及び第7の各イオン注入領域23〜27の活性化熱処理を行う前に、第2のイオン注入領域25よりも深い領域に例えば窒素原子をイオン注入する。それによって、図10に破線で示すように、第2のイオン注入領域25よりも深い部分に第5のイオン注入領域28が設けられる。この場合、第2のイオン注入領域25は、例えば活性化熱処理の際に、イオン注入されたリン原子がシリコン原子と置換することによって、例えばnウェル領域8の表面領域8aとなる。第5のイオン注入領域28は、例えば活性化熱処理の際に、イオン注入された窒素原子が炭素原子と置換することによって、例えばnウェル領域8の深い領域8bとなる。第2のイオン注入領域25を設けるためのイオン注入と、第5のイオン注入領域28を設けるためのイオン注入とを相前後して行ってもよい。そうすれば、同一のマスクを用いてドーパントを変えるだけで第2のイオン注入領域25と第5のイオン注入領域28とを設けることができる。
nウェル領域8の表面領域8aをリン原子のイオン注入によって形成し、nウェル領域8の深い領域8bを窒素原子のイオン注入によって形成した半導体装置200を実施例2とする。
2 n半導体層(第1の半導体層)
3 p+半導体領域
4 pベース領域
6 n+ソース領域
7 p+コンタクト領域
8 nウェル領域
8a nウェル領域の表面領域
8b nウェル領域の深い領域
9 ゲート絶縁膜
10 ゲート電極
12 ドレイン電極
13 ソース電極
21 第1のイオン注入領域
22 第2の半導体層
25 第2のイオン注入領域
26 第3のイオン注入領域
27 第4のイオン注入領域
28 第5のイオン注入領域
100,200 半導体装置
Claims (7)
- 第1導電型の炭化珪素でできた半導体基板と、
前記半導体基板の第1主面上に設けられた、前記半導体基板よりも不純物濃度の低い第
1導電型の半導体層と、
前記半導体層の表面領域の一部に設けられた第2導電型の半導体領域と、
前記半導体領域の表面上に設けられた、前記半導体領域よりも不純物濃度の低い第2導
電型のベース領域と、
前記半導体層の表面上に前記ベース領域に接して設けられた、前記半導体基板よりも不
純物濃度の低い第1導電型の炭化珪素でできたウェル領域と、
前記ベース領域の表面領域に前記ウェル領域から離れて設けられた、前記ウェル領域よ
りも不純物濃度の高い第1導電型のソース領域と、
前記半導体領域の表面上に前記ソース領域及び前記ベース領域に接して設けられた、前
記ベース領域よりも不純物濃度の高い第2導電型のコンタクト領域と、
前記コンタクト領域に接するソース電極と、
前記ベース領域の、前記ウェル領域と前記ソース領域とに挟まれた領域の表面上に設け
られたゲート絶縁膜と、
前記ゲート絶縁膜の表面上に設けられたゲート電極と、
前記半導体基板の第2主面上に設けられたドレイン電極と、を備え、
前記ウェル領域の表面領域中の一部のシリコン原子が、イオン注入されたリン原子で置換されており、
前記ウェル領域の前記表面領域よりも深い領域中の一部の炭素原子が、イオン注入された窒素原子で置換されていることを特徴とする半導体装置。 - 前記ウェル領域の前記表面領域の厚さは、0.1μm以上であることを特徴とする請求項1に記載の半導体装置。
- 前記ウェル領域の前記表面領域は窒素原子とリン原子が混合して形成され、窒素とリンの総量に対するリン原子の割合は、20at%以上であることを特徴とする請求項2に記載の半導体装置。
- リン原子のイオン注入による前記ウェル領域の不純物濃度は、1×1016/cm3以上で、かつ1×1018/cm3以下であることを特徴とする請求項1または2に記載の半導体装置。
- 前記半導体基板の前記第1主面の結晶学的面指数は、(000−1)面に対して、平行な面または10度以内に傾いた面であることを特徴とする請求項1〜4のいずれか一つに記載の半導体装置。
- 前記半導体基板の前記第1主面の結晶学的面指数は、(0001)面に対して、平行な面または10度以内に傾いた面であることを特徴とする請求項1〜4のいずれか一つに記載の半導体装置。
- 第1導電型の炭化珪素でできた半導体基板の第1主面上に、前記半導体基板よりも不純物濃度の低い第1導電型の第1の半導体層を設ける工程と、
前記第1の半導体層の表面領域の一部に第2導電型の不純物をイオン注入して第1のイオン注入領域を設ける工程と、
前記第1の半導体層の上に第2導電型の第2の半導体層を設けてベース領域にパターニングする工程と、
前記第2の半導体層の、前記第1の半導体層の表面領域において前記第1のイオン注入領域に挟まれた領域の上の領域に、前記半導体基板よりも不純物濃度が低くなるようにリン原子をイオン注入して第2のイオン注入領域を設けることと、前記第2の半導体層の表面領域において前記第2のイオン注入領域から離れた領域に、前記第2のイオン注入領域よりも不純物濃度が高くなるように第1導電型の不純物をイオン注入して第3のイオン注入領域を設けることと、前記第2の半導体層において、前記第1のイオン注入領域の上の領域で、かつ前記ベース領域及び前記第3のイオン注入領域に接する領域に、前記第2の半導体層よりも不純物濃度が高くなるように第2導電型の不純物をイオン注入して第4のイオン注入領域を設けることと、前記第2の半導体層の、前記第1の半導体層の表面領域において前記第1のイオン注入領域に挟まれた領域上で、かつ前記第2のイオン注入領域よりも深い領域に窒素原子をイオン注入して第5のイオン注入領域を設けることと、を任意の順序で行う工程と、
熱処理を行って、前記第1のイオン注入領域を第2導電型の半導体領域とし、前記第2のイオン注入領域の一部を、イオン注入されたリン原子がシリコン原子と置換することによって、前記第1の半導体層に接する第1導電型のウェル領域とし、前記第3のイオン注入領域を第1導電型のソース領域とし、前記第4のイオン注入領域を、前記ソース領域及び前記ベース領域に接する第2導電型のコンタクト領域とし、前記第5のイオン注入領域を、イオン注入された窒素原子が炭素原子と置換することによって、前記第1の半導体層に接する第1導電型のウェル領域の深い領域とし、前記第2のイオン注入領域を、イオン注入されたリン原子がシリコン原子と置換することによって、前記ウェル領域の深い領域に接し、かつ前記ウェル領域の深い領域よりも浅い第1導電型のウェル領域の表面領域とする工程と、
前記第2の半導体層の、前記ウェル領域と前記ソース領域との間のベース領域上に、ゲート絶縁膜を設ける工程と、
前記ゲート絶縁膜上にゲート電極を設ける工程と、
前記コンタクト領域に接するソース電極を設ける工程と、
前記半導体基板の第2主面上にドレイン電極を設ける工程と、
を含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014151281A JP6277902B2 (ja) | 2014-07-24 | 2014-07-24 | 半導体装置及び半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014151281A JP6277902B2 (ja) | 2014-07-24 | 2014-07-24 | 半導体装置及び半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016025336A JP2016025336A (ja) | 2016-02-08 |
JP6277902B2 true JP6277902B2 (ja) | 2018-02-14 |
Family
ID=55271811
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014151281A Expired - Fee Related JP6277902B2 (ja) | 2014-07-24 | 2014-07-24 | 半導体装置及び半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6277902B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10541300B2 (en) * | 2016-05-26 | 2020-01-21 | General Electric Company | Semiconductor device and method of making thereof |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4013660B2 (ja) * | 2002-06-14 | 2007-11-28 | 富士電機デバイステクノロジー株式会社 | 炭化珪素半導体装置の製造方法 |
JP2009182271A (ja) * | 2008-01-31 | 2009-08-13 | Toshiba Corp | 炭化珪素半導体装置 |
JP5610492B2 (ja) * | 2009-12-16 | 2014-10-22 | 国立大学法人 奈良先端科学技術大学院大学 | SiC半導体素子およびその作製方法 |
JP2013232564A (ja) * | 2012-04-27 | 2013-11-14 | National Institute Of Advanced Industrial & Technology | 半導体装置および半導体装置の製造方法 |
JP6074787B2 (ja) * | 2012-05-25 | 2017-02-08 | 国立研究開発法人産業技術総合研究所 | 炭化珪素半導体装置およびその製造方法 |
-
2014
- 2014-07-24 JP JP2014151281A patent/JP6277902B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2016025336A (ja) | 2016-02-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6572423B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP6759563B2 (ja) | 半導体装置および半導体装置の製造方法 | |
WO2010116575A1 (ja) | 半導体装置および半導体装置の製造方法 | |
JP6477912B2 (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
WO2014112204A1 (ja) | 炭化珪素半導体装置 | |
JP6219045B2 (ja) | 半導体装置およびその製造方法 | |
JP2011060930A (ja) | 半導体装置および半導体装置の製造方法 | |
WO2014083943A1 (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP6197957B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
US10707306B2 (en) | Semiconductor device and method of manufacturing the same | |
JP2012190982A (ja) | 半導体装置とその製造方法 | |
JP2018116986A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2018022854A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2017092355A (ja) | 半導体装置および半導体装置の製造方法 | |
WO2015015926A1 (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP2019004010A (ja) | 半導体装置およびその製造方法 | |
JP2017168602A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2017175115A (ja) | 炭化珪素半導体素子および炭化珪素半導体素子の製造方法 | |
JP5802492B2 (ja) | 半導体素子及びその製造方法 | |
JP2009043880A (ja) | 炭化珪素半導体装置の製造方法および炭化珪素半導体装置 | |
JP2018206872A (ja) | 半導体装置 | |
JP6277902B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP6441412B2 (ja) | 半導体装置 | |
JP6253133B2 (ja) | 炭化珪素半導体装置の製造方法 | |
JP2016058660A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170614 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170926 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171127 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171219 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180101 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6277902 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |