JP5569831B1 - マイクロ空室の内壁面処理方法 - Google Patents

マイクロ空室の内壁面処理方法 Download PDF

Info

Publication number
JP5569831B1
JP5569831B1 JP2013549461A JP2013549461A JP5569831B1 JP 5569831 B1 JP5569831 B1 JP 5569831B1 JP 2013549461 A JP2013549461 A JP 2013549461A JP 2013549461 A JP2013549461 A JP 2013549461A JP 5569831 B1 JP5569831 B1 JP 5569831B1
Authority
JP
Japan
Prior art keywords
micro
hole
processing
vacancy
liquid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013549461A
Other languages
English (en)
Other versions
JPWO2014184825A1 (ja
Inventor
健 酒井
達朗 吉田
亮輔 平塚
俊 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tohoku University NUC
Original Assignee
Tohoku University NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tohoku University NUC filed Critical Tohoku University NUC
Application granted granted Critical
Publication of JP5569831B1 publication Critical patent/JP5569831B1/ja
Publication of JPWO2014184825A1 publication Critical patent/JPWO2014184825A1/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D1/00—Processes for applying liquids or other fluent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/6704—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing
    • H01L21/67051—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing using mainly spraying means, e.g. nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • C—CHEMISTRY; METALLURGY
    • C11—ANIMAL OR VEGETABLE OILS, FATS, FATTY SUBSTANCES OR WAXES; FATTY ACIDS THEREFROM; DETERGENTS; CANDLES
    • C11D—DETERGENT COMPOSITIONS; USE OF SINGLE SUBSTANCES AS DETERGENTS; SOAP OR SOAP-MAKING; RESIN SOAPS; RECOVERY OF GLYCEROL
    • C11D2111/00—Cleaning compositions characterised by the objects to be cleaned; Cleaning compositions characterised by non-standard cleaning or washing processes
    • C11D2111/10—Objects to be cleaned
    • C11D2111/14—Hard surfaces
    • C11D2111/22—Electronic devices, e.g. PCBs or semiconductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Weting (AREA)
  • Cleaning By Liquid Or Steam (AREA)

Abstract

被処理基体に設けたホールが譬え細く深いホールであっても、エッチングや洗浄を確実に行うことが出来るホール内壁面処理方法を提供する。処理液（１０６）が付与される表面と該表面に開口（１１０）を有するマイクロ空室（１０４）を内部に有し、マイクロ空室（１０４）のアスペクト比（ｌ/ｒ）が５以上かまたはアスペクト比が５未満でかつＶ／Ｓ(Ｖ: マイクロ空室の容積、Ｓ：開口の面積)が３以上である基体（１００）を処理空間に設置する。次いで、マイクロ空室（１０４）の内部を酸化シリコン膜形成用の環境に晒してマイクロ空室（１０４）の内壁表面に酸化シリコン膜（２０１）を形成する。その後処理空間に処理液（１０６）を導入してマイクロ空室（１０４）の内壁面を処理する。

Description

本発明は、マイクロ空室の内壁面処理方法に関するものである。
半導体分野はこれまで基本電子能動素子（電子素子）の一つであるトランジスタの微細化により高集積化を進めてきている。しかし、その基本技術の一つである露光技術の停滞により、微細化による高集積化に限界説が云われ始めている。また、基本電子素子の微細化はＬＳＩデバイス化した際のデバイスの温度上昇や電子漏洩の潜在的問題もある。最近は、微細化に依らない高集積化の技術開発もされ始めている。その一つがＬＳＩの３次元化（３ＤＩ：３ Ｄｉｍｅｎｓｉｏｎａｌ Ｉｎｔｅｇｒａｔｉｏｎ）の技術である。この技術の実現に必要な技術の一つが、ＴＳＶ（Ｔｈｒｏｕｇｈ Ｓｉｌｉｃｏｎ Ｖｉａ）の技術である。この技術を用いた３Ｄ集積化ＬＳＩデバイスは、ワイヤーボンディング技術を用いるパッケージレベルの３Ｄ集積化デバイスとは異なり、集積している一つ一つのデバイス間の電気的相互接続特性の飛躍的向上も期待され、次世代の高集積化デバイスとして有力である。
ＴＳＶに要求される貫通孔の深さは数十ミクロンら数百ミクロン、アスペクト比は１０以上の細く深い孔である（高アスペクト比ホール）。この様なホールの形成には、ハーフミクロンからクオーターミクロンの微細回路パターンの形成に最近採用されているドライエッチング法とレジスト除去用としての酸素プラズマアッシング法の採用が提案されている。しかし、この様なドライエッチング法においては、形成されるホール周辺部にドライエッチングガス、レジストなどに起因する堆積ポリマーが生じてホール内部及びその周辺部に残存し、高抵抗化や電気的短絡を招き歩留り低下の原因になる。又、残存堆積ポリマーの除去及びホール内部の清浄化にはウエット洗浄を必要とする。従って、ＴＳＶにおいても、これまで通りのウエットエッチング・洗浄工程への期待が増している。
しかしながら、本発明者らの検討と実験によると、以下のようなことが明らかになってきて、従来法でのウエットエッチング・洗浄では不十分であることが分かった。即ち、高アスペクト比ホールの底部をエッチングしたり、ホール内を洗浄したりする場合、従来の処理液を使用すると、ホールが細く深いためにホール内に処理液（エッチング液、洗浄液など）が侵入して行かない場合が生ずることがある。そのために、所期通りにエッチングや洗浄が行えない状況が発生する。その解決策としては、従来から実施されている方策の一つとして、処理液に界面活性剤を混入しホール内壁との濡れ性を改善して先の課題を解決することが考えられる。
しかし、処理液の十分な機能発揮を担保しながら濡れ性を改善してその目的を達成しようとすると、エッチングでも洗浄でも適切な処理液の調合が適っていないのが現状である。更に、処理液を被処理体表面からホールに供給しようとするとホール内に雰囲気気体の気泡が形成されて、処理液のホール内侵入を妨げる現象が起きることもある。この現象は円筒状のホールで顕著に観察される。
別には、複雑で微細な穴を複数有する太陽電池用の多結晶シリコンを、超音波振動を用いて洗浄する際に、減圧と加圧を繰り返し行う技術が提案されている（特許文献１参照）。しかしながら、特許文献１に開示された技術は、超音波振動を用いるので、本件で対象としているＴＳＶのような高アスペクト比のホールパターンにおいては、ホールを形成している壁面構成部材の壁厚に対する壁の高さが極端に高いため、超音波振動によって壁面構成部材が崩れてしまう（パターン崩れ）場合があるという問題が発生する。この問題は、ホールのアスペクト比が高くなればなるほど、また、ホールパターンが微細になればなるほど、顕著になる。
特開２０１２−５９８号公報
本発明は上記点に鑑み鋭意研究することでなされたものであり、その目的とするところは、被処理基体に設けたホールが譬え細く深いホールであっても、処理液がホール内に速やかに侵入し充満することでエッチングや洗浄をホールパターン崩れもなく確実に行うことが出来るホール内壁面処理方法を提供することである。本発明においては、前記ホールが極細孔で、高アスペクト比のものを対象にするので、その技術的意味合いを反映させるために、以後、「ホール」に代えて「マイクロ空室」なる語を用いる場合がある。
本発明の一つの側面は、酸化シリコン層と該層上にシリコン層が積層されている基体であって、該シリコン層は、処理液が付与される表面と該表面に開口を有し該シリコン層を貫通し底部に前記酸化シリコン層の表面が露出しているマイクロ空室を内部に有し、且つ該マイクロ空室のアスペクト比（ｌ／ｒ）が５以上かまたはアスペクト比が５未満でかつＶ／Ｓ(Ｖ: マイクロ空室の容積、Ｓ：開口の面積)が３以上である基体が設置さている処理空間において、前記開口を通じて前記マイクロ空室を酸化シリコン膜形成の室内処理環境に晒して前記マイクロ空室の内壁表面に酸化シリコン膜を形成し、次いで、酸化シリコンに対して濡れ性のある処理液を内壁に酸化シリコン膜が形成されたマイクロ空室の空間に導入して内壁面処理を行うことを特徴とするマイクロ空室の内壁面処理方法にある。
本発明によれば、譬え極めて細く深いホール（マイクロ空室）であっても、処理液がホール内（マイクロ空室の空間）に速やかに侵入し充満することでエッチングや洗浄などの内壁面処理を確実に行うことが出来る。
図１は、ＳＯＩ基体に設けられた細く深いホール（孔）（マイクロ空室）内に気泡が存在し処理液がホール底部まで浸透していかない状況を説明するための模式的説明図。 図２は、マイクロ空室内に処理液を導入してマイクロ空室内を処理する前に、ＳｉＯ２膜をマイクロ空室内壁表面に設けた場合を説明するための模式的説明図。 図３は、本発明を具現化するための好適な製造システムの一例を説明するための模式的構成図。 図４は、図３に示す製造ラインの一部の模式的構成図。 図５は、薬莢３０２内部に備える処理（薬）液供給系の好適な構成を説明するための模式的説明図。 図６は、減圧廃液タ２０７の模式的構成図。 図７は、別の好適な処理チャンバーを説明するための模式的構成図。 図８は、図７の処理チャンバー５０１の内壁面に設けられた窒素（Ｎ２）ガスの噴出口の配列と噴出方向を説明するための模式的上面図。 図９は、水の飽和蒸気圧曲線を示すグラフ。
図１は、ＳＯＩ基体に設けられた細く深いホール（孔）内に気泡が存在し処理液がホール底部まで浸透していかない状況を説明するための模式的説明図である。
図１において、符号１００はＳＯＩ基体、１０１はＳｉ（シリコン）半導体基板、１０２はＳｉＯ２（酸化シリコン）層、１０３はＳｉ層（１０３−１，１０３−２）、１０４はホール、１０５は気泡、１０６は処理液、１０７は気液界面、１０８は内側壁面（１０８−１，１０８−２）、１０９は内底壁面、および、１１０は開口を示す。
常圧雰囲気下で、ＳＯＩ基体１００の表面に処理液を供給すると、Ｓｉ層１０３の内側壁面に対する濡れ性が良くても、ホール１０４内（マイクロ空間）が処理液で十分満たされない状況が起こる場合がある（図１に一例が模式的に示される）。ホール１０４内が処理液で満たされない状況を良く観察すると、ホール１０４内に気泡１０５が存在している。気泡１０５は、ＳＯＩ基体１００を静止状態に維持していると処理液１０６で塞がれた状態でホール１０４内に留まっている。気泡１０５が存在する状況で、超音波振動をＳＯＩ基体１００に掛けるとホール１０４内で気液交換が起こり、ホール１０４内は処理液で速やかに満たされる。或いは、超音波振動をＳＯＩ基体に掛けながらＳＯＩ基体１００表面上に処理液を供給すると気泡の形成は比較的阻止され、気泡１０４が形成されにくくなる傾向がある。しかし、超音波振動も振動が大き過ぎたり激し過ぎると、形成される、或いは形成されているホールパターン（レジストパターンやエッチングパターン等）が崩れたりするので好ましくない。
本発明において超音波振動を仮に採用するとしても、パターン崩れが起こらない程度の範囲で超音波振動を穏やかにするのが望ましい。
ホール１０４の開口直径を「ｒ」とし、ホール１０４の開口位置から内底壁面１０９までの深さを「ｌ」とすると、所謂アスペクト比は「ｌ／ ｒ」で示される。ホール１０４内に気泡１０５が形成される条件は、処理液の表面張力、粘度、液組成、側壁面１０８の表面平滑性、使用する処理液の濡れ性、「ｒ」「ｌ」の大小とアスペクト比等、パラメーターが多く、一概に論ずることは難しい。
本発明者らは、先ず、図１に示す様な構造材のＳＯＩ基体１００に、ホール１０４の内構造を円筒に限らず種々のホールを形成し処理液として超純水を使用して気泡の形成傾向を検証してみた。ホール１０４の内構造は円筒形状に限らず、巾着形状（開口の下部の方が袋状或いはテーパー状に広がっている）、矩形形状（開口が正方形、長方形、ひし形などの四角形状）、三角形状、六角形状、楕円形状、超楕円形状、星形形状のものとして、サイズを種々変えて作成した。その結果、ホール１０４の開口１１０の面積を「Ｓ」、内容積を「Ｖ」とすると、どの形状のものも、「Ｖ／Ｓ」の値が「３」付近から気泡の形成し易さが急速に進む傾向にあることが分かった。その中でも、ホール１０４の内側壁面が曲面の場合（円筒や楕円の様な）とコーナーがある（矩形の場合の様に）場合とを比較すると、曲面の場合の方が気泡の形成がよりし易くなることも分かった。その原因は、推測の域を出ないが、内壁にコーナーがあると、気泡は球体になろうとする傾向が強いので、コーナーは気泡で占められ難くなりコーナーを通じて液が内底壁面１０９まで到達し、その結果気液交換が起こりやすくなってホール空間が液で満たされるものと考えられる。
そこで、超純水に代えて、フッ酸（ＨＦ）とバッファードフッ酸（ＢＦＨ）を夫々使用して、内底壁面１０９を構成するＳｉＯ２層１０２をエッチングしてみた。その結果、フッ酸の場合は、「Ｖ／Ｓ」の値が「３」付近でも比較的気泡の形成はそれほどではなかった（「Ｖ／Ｓ」の値が「３」の３００個のホールの中、気泡形成したのは１５個程度）が、バッファードフッ酸の場合は８０％（２４０個）の割合で気泡が形成されて、エッチングは十分なされなかった。そこで、本発明者等は、鋭意研究した結果、ホール底面のエッチングあるいは洗浄するＳｉＯ２層１０２と同じＳｉＯ２膜を、ホール側表面に形成することで、ホールの内壁表面を同一材料で構成し、エッチングあるいは洗浄に使用する処理液として、ＳｉＯ２に対する濡れ性に優れた薬液を使用すれば、高アスペクト比のホールでも、効率よくホール内壁面処理ができることを見出した。
本発明においては、ホールの内空間を以後「マイクロ空室」と云うことがある。本発明においては、マイクロ空室が円筒でない構造（「非円筒」という）の場合の「ｒ」の値は、その際のマイクロ空室を円筒と見做して、非円筒の「Ｓ」より求める。その場合の「ｌ」は、開口位置からマイクロ空室の再奥内底壁面位置までの深さ（最大深さ）とする。本発明においての減圧の効果は、アスペクト比（ｌ／ｒ）が５以上かまたはアスペクト比が５未満でかつＶ／Ｓ(Ｖ: マイクロ空室の容積、Ｓ：開口の面積)が３以上の場合に顕著になる。特に、処理液がバッファードフッ酸で、被処理体がＳＯＩ基体の場合に一層顕著な効果を得ることができる。
本発明において、「ｌ／ｒ」の値が５以上のときは、「Ｖ／Ｓ」の値に依存することなく、減圧の効果が顕著に得られる。「ｌ／ｒ」の値が５未満のときは、「Ｖ／Ｓ」の値に依存し、「Ｖ／Ｓ」＜３であると減圧の効果はほとんど得られず、内部に気泡が残留するホールの割合が高くなる。本発明においては、「ｌ／ｒ」の値が５未満の場合、「Ｖ／Ｓ」の値は、より好ましくは、３．５以上とすることが望ましい。
図２は、マイクロ空室内に処理液を導入してマイクロ空室内を処理する前に、ＳｉＯ2膜をマイクロ空室内壁表面に設けた場合を説明するための模式的説明図である。図の符番は、図１と同じものは同じ符番を付してある。ＳＯＩ基体１００は、Ｓｉ層１０３に予め所定のホ−ルが設けられ、その上で、ＳｉＯ２膜形成用のオゾンを含む薬剤を液状で又は噴霧状、気体状で該ホールに導入してオゾンを含む環境にホール内空間を晒してＳｉＯ2膜２０１a（２０１a−１，２０１a−２）が内側壁面１０８（１０８−１，１０８−２）及びＳｉ層１０３表面に形成され、ホール（マイクロ空室）２０４が出来る。オゾンを含む環境の形成には、オゾン水の使用が好ましい。特に、濃度が、５〜８ｐｐｍである、超純水にオゾンを直接溶解させたオゾン水の使用が好ましい。この他、オゾンを気体状で直接ホール内に導入しても良い。更に、これらのオゾン系の薬剤によるＳｉＯ2膜形成の環境形成の他、場合によっては、シリコン（Ｓｉ）を酸化する能力のある塩酸、硝酸、硫酸及びこれらの混合液を所望に応じた濃度で使用することも出来る。更に、これ等の酸に、過酸化水素水、リン酸、酢酸、プロピオン酸、シュウ酸、およびコハク酸から選ばれる少なくとも１種以上を混合して用いても良い。レジストパターンを含むようなパターンの場合の処理には、レジストを侵さないＢＨＦの使用が望ましい。ＢＨＦは、４０％フッ化アンモニウム（ＮＨ４Ｆ）と５０％フッ化水素酸を任意の割合で混合した水溶液である。ＳｉＯ2膜２０１aは、後で除去されるので、その厚さは、数ナノメータ程度とされるのが望ましい。ＳｉＯ2膜２０１aの厚みは極めて薄いので、マイクロ空室２０４aと元のホールとの容積は殆ど同じである。本発明においては、マイクロ空室２０４a内を洗浄若しくは底面のＳｉＯ2層１０２をエッチングする際に使用される処理液は、ＳｉＯ２への親和性に優れた液組成の材料から選択される。その様な処理液としては、フッ化水素（ＨＦ）酸、バッファードフッ化水素酸（ＢＨＦ）などのエッチング液、Ｈ２ＳＯ４／Ｈ２Ｏ２（ＳＰＭ），ＮＨ４ＯＨ／Ｈ２Ｏ２／Ｈ２Ｏ（ＡＰＭ），ＨＣｌ／Ｈ２Ｏ２／Ｈ２Ｏ（ＨＰＭ），ＨＦ／Ｈ２Ｏ（ＤＨＦ）などの洗浄液が挙げられる。Ｓｉ層１０３にエッチングによってマイクロ空室２０４aを形成する場合のエッチング液としては、適宜所望に従って選択される。例えば、アルカリ性エッチング液としては、（１）水酸化テトラメチルアンモニウム、水酸化カリウム、および水酸化ナトリウムから選ばれる１種以上であるアルカリ化合物およびテトラメチルアンモニウム塩酸塩、テトラメチルアンモニウム硝酸塩、テトラメチルアンモニウム硫酸塩、テトラメチルアンモニウム酢酸塩、テトラメチルアンモニウムプロピオン酸塩、テトラメチルアンモニウムシュウ酸塩、テトラメチルアンモニウムコハク酸塩、塩化カリウム、塩化ナトリウム、酢酸カリウム、酢酸ナトリウムから選ばれる少なくとも１種であるアルカリ塩を含有したアルカリ性水溶液の少なくとも一種とヒドロキシルアミンを混合したエッチング液が挙げられる。酸性エッチング液としては、塩酸、硫酸、硝酸、リン酸、酢酸、プロピオン酸、シュウ酸、およびコハク酸から選ばれる少なくとも１種以上である酸と、ケイフッ化水素酸（Ｈ２ＳｉＦ６)、ホウフッ化水素酸（ＨＢF4)、フッ化ナトリウム（ＮａＦ)、フッ化カリウム（ＫＦ)、フッ化カルシウム（ＣａＦ)、フッ化アンモニウム（ＮＨ４Ｆ)、酸性フッ化アンモニウム（ＮＨ４ＨＦ２）から選ばれる少なくとも１種以上とを混合したエッチング液が挙げられる。この他、フッ化水素酸も使用される。
図３は、本発明を具現化するための好適な製造システムの一例を説明するための模式的構成図である。図４は、図３に示す製造ラインの一部の模式的構成図である。図３、４に示す製造システムに於いては、常圧だけでなく必要に応じて減圧下でも処理が行えるようになっている。図３，４において、２００は処理システム、２０１は減圧処理チャンバー（室）、２０２は被処理体設置テーブル、２０２−１は被処理体設置テーブル用の回転軸体、２０３は被処理体、２０４は雰囲気ガス供給ライン、２０５は処理（薬）液供給ライン、２０６は回収フード、２０７は減圧廃液タンク、２０８は大気若しくはＮ２供給ライン、２０９は排液ライン、２１０は回収ライン、２１１，２１２は排気ライン、２１３は排気ポンプ、２１４〜２２１はバルプ、２２２は処理液用の供給量可変ノズル、３０１はスピナー、３０２は薬莢、および、３０３はアルミフレームを示す。
処理システム２００は、減圧可能な処理チャンバー（室）２０１、減圧可能な廃液タンク２０７を備えており、これらの内部は、必要に応じて、排気ポンプ２１３により所定値に減圧される構成になっている。処理チャンバー（室）２０１には、外部より、雰囲気ガス供給ライン２０４を介してＮ２などの雰囲気ガスが、処理液供給ライン２０５を介して処理（薬）液が、所定のタイムミングと所定量で夫々供給される。雰囲気ガス供給ライン２０４の途中には、流量調整機能を備えた開閉バルブ２１４が設けられている。オゾン系処理液供給ライン２２３の先端には、供給量可変ノズル２２４が設けられ、処理チャンバー２０１内に処理液を所定通りに調整された流量で注入できるようになっている。処理チャンバー２０１内には、被処理体設置テーブル２０２が被処理体設置テーブル用の回転軸体２０１−１に固定されて設置されている。被処理体設置テーブル２０２上には、被処理体２０３が設置される。雰囲気ガス供給ライン２０４を介して減圧処理チャンバー２０１内に供給された雰囲気ガスは矢印Ａで示す様に、回収フード２０６を通じて、処理液供給ライン２０５を介して供給された処理は、矢印Ｂで示す様に、回収フード２０６を通じて、夫々回収ライン２１０から廃液タンク２０７内に回収される。回収ライン２１０の途中には、開閉バルブ２１７が設けてある。
廃液タンク２０７には、供給ライン２０８、排気ライン２１１が結合されている。供給ライン２０８は、大気若しくはＮ２用の供給ラインである。廃液タンク２０７内の廃液２２３は、排液ライン２０９を介して廃液タンク２０７外に放出される。廃液タンク２０７内は、必要に応じて供給ライン２０８から大気若しくはＮ２を供給して一気圧に戻すことができる。供給ライン２０８の途中には、開閉バルブ２１５が設けてある。又、排液ライン２０９の途中には、開閉バルブ２１６が設けてある。処理チャンバー２０１は、排気ライン２１２を介して、廃液タンク２０７は、排気ライン２１１を介して、必要に応じて、夫々ポンプ２１３により減圧にされる。排気ライン２１１の途中には、バルブ２１８、２１９が、排気ライン２１２の途中には、バルブ２２０、２２１が、夫々設置されてある。バルブ２１９、２２１は、流量可変機構を備えた開閉バルブである。排気ポンプ２１３は水分に耐性のあるポンプで、例えば、ダイヤフラム型ケミカルドライ真空ポンプ、具体的には、ＤＴＣ−１２０（ＵＬＶＡＣ製）が好ましく採用される。
処理チャンバー２０１と廃液タンク２０７は図５に示す様に、例えばアルミ製のフレーム３０３に取り付けられている。フレーム３０３には、回転軸体２０２−１を回転させるために設けたスピナー３０１も取り付けられてある。処理（薬）液供給ライン２０５の上流端には処理液が貯蓄されてある薬莢３０２が接続されている。
図５は、薬莢３０２内部に備える処理（薬）液供給系の好適な構成を説明するための模式的説明図である。図５において、４００は窒素圧送方式処理（薬）液供給系、４０１はキャニスター、４０２は処理液供給ライン、４０３，４１１はストップバルブ、４０４は流量調節バルブ、４０５は流量計、４０６はミストトラップ、４０７，４０８は窒素ガス供給ライン、４０９はベント（排気）バルブ、４１０は分流継手、４１２はレギュレーター、４１３は継手、および、４１４，４１５はクイックコネクターを示す。
窒素圧送方式の処理（薬）液供給系４００は、キャニスター４０１には、継手４１３を介して上流側に３／８インチラインと下流側に１／４インチラインが設けてある処理液供給ライン４０２がクイックコネクター４１４を介して、１／４インチの窒素ガス供給ライン４０７がクイックコネクター４１５を介して、夫々接続されている。処理液供給ライン４０２の途中には、ストップバルブ４０３、流量調節バル４０４、流量計４０５が設けてある。そして、処理液供給ライン４０２のストップバルブ４０３側の下流部分は、処理液供給ライン２０５に繋がっている。窒素ガス供給ライン４０７の途中には、ベント（排気）バルブ４０９、分流継手４１０が設けてある。ベント（排気）バルブ４０９は、キャニスター４０１内と窒素ガス供給ライン４０７内の窒素ガスを外部に排気するためのものである。窒素ガス供給ライン４０７の下流側は、ミストトラッップ４０６内に挿入されてある。窒素ガスは、レギュレーター４１２、ストップバルブ４１１、窒素ガス供給ライン４０８を通じてミストトラッップ４０６内に導入される。ミストトラッップ４０６は、処理液が上流側に逆流するのを防止するために設けてある。
図６は、廃液タ２０７の模式的構成図である。図５において、５０１はドレイン用のフランジ、５０２は減圧用のフランジ、５０３は廃液導入用のフランジ、５０４はガス導入用のフランジ、５０５は真空計、５０６は流量計、および、５０７は液位観察用窓を示す。
廃液タ２０７には、ドレイン用のフランジ５０１を介して排液ライン２０９が、減圧用のフランジ５０２を介して排液ライン２１１が、廃液導入用のフランジ５０３を介して回収ライン２１０が、フランジ５０４を介して供給ライン２０８が接続されている。真空計５０５は、廃液タンク２０７内の圧力を測定するものである。廃液タンク２０７の上部には、廃液タンク２０７内の廃液の水位を観察するために耐は廃液用の透明部材で構成された液位観察用窓５０４が設けてある。
図７は、別の好適な処理チャンバーを説明するための模式的構成図である。図７において、６００は減圧処理チャンバー、６０１はチャンバー構成体、６０２は上蓋、６０３は被処理体設置用のステージ、６０４は回転軸体、６０５は磁性流体シール、６０６は特殊処理（薬）液供給ライン、６０７はオゾン水供給ライン、６０８は超純水供給ライン、６０９，６１０，６１１，６１８は流量計、６１２，６１３，６１４，６１７，６２１，６２４はバルブ、６１５はガス導入ライン、６１９はガス排出ライン、６１６，６２０，６２３はフランジ、６２２は廃液ライン、６２５は観察用窓（６２５−１，６２５−２）、および、６２６は真空計を示す。
図７に示す減圧可能な処理チャンバー６００が、図３に示す処理チャンバー２０１と異なる点は、特殊処理（薬）液供給ライン６０６、オゾン水供給ライン６０７、超純水供給ライン６０８の３本の供給ラインを備えていることである。その他は、もう一つの異なる点を除いて、処理チャンバー２０１と構造上は基本的に変わらない。もう一つの異なる点は、処理チャンバー６００に、ガス導入ライン６１５、ガス排出ライン６１９が取り付けてあることである。ガス導入ライン６１５を通じて処理チャンバー６００内の雰囲気ガスが導入される。ガス導入ライン６１５は、フランジ６１６により処理チャンバー６００に取り付けられている。ガス導入ライン６１５の途中には、開閉用のバルブ６１７、流量計６１８が設けてある。ガス排出ライン６１９は、フランジ６２０により処理チャンバー６００に取り付けられている。ガス排出ライン６１５の途中には、開閉用のバルブ６２１が設けてある。ガス排出ライン６１５の下流側は、真空ポンプ２１３と同様のポンプ（不図示）に接続されている。処理チャンバー６００は、チャンバー構成体６０１と上蓋６０２で内部が減圧状態に保持されるように構成される。上蓋６０２には、チャンバー６００内部を観察するための２つの観察用窓６２５−１，６２５−２が設けてある。処理チャンバー６００の内部には、被処理体が設置される被処理体設置用のステージ６０３が設けられてある。ステージ６０３には、ステージ６０３を回転させるための回転軸体６０４が取り外し可能な状態で固設されている。回転軸体６０４は、磁性流体シール６０５でシールされて減圧処理チャンバー６００の外部に設置されているスピナーの回転軸体に接合されている。特殊処理（薬）液供給ライン６０６の途中には、流量計６０９、バルブ６１２が設けてある。オゾン水供給ライン６０７の途中には、流量計６１０、バルブ６１３が設けてある。超純水供給ライン６０８の途中には、流量計６１１、バルブ６１４が設けてある。減圧処理チャンバー６００の底部には、廃液ライン６２２がフランジ６２３によって減圧処理チャンバー６００に取り付けてある。廃液ライン６２２の途中には、開閉用のバルブ６２４が設けられてある。減圧処理チャンバー６００の側面には、処理チャンバー６００内の圧力を測定するための真空計６２６が取り付けてある。
ガス導入ライン６１５に結合されたガス噴出内壁管７０１が減圧可能な処理チャンバー６００の内壁に取り付けてある。ガス噴出内壁管７０１には、処理チャンバー６００の内空間の中心軸に噴出し方向が向けられているガス噴出口７０２が所定数設けてある。ガス噴出口７０２の噴出し径と個数は、所定のガス噴出し流速になるように設計される。
本発明においては、ガス噴出口７０２からのガス噴出（吹き出し）流速は、ガスの噴出によって処理チャンバー内でなるべく撹拌作用あるいは乱流作用が起きないように予め適宜設計時に決められるが、より正確にはガス噴出の予備実験において最適値を決定するのが望ましい。ガス噴出による撹拌作用あるいは乱流作用の程度は、ガス排気速度にも依存し、本発明においては、好ましくは、０．１〜５．０ｍ/ｓｅｃ、より好ましくは、０．５〜３．０ｍ/ｓｅｃ、最適には２．０ｍ/ｓｅｃ前後とするのが望ましい。例えば、直径２mmの噴出口７０２を図示の様に２０個半円周上に設ける場合は、処理チャンバー６００内に２００cc/minの量でＮ２ガスを流すのが望ましい。この際のＮ２ガスの流速は、２．０ｍ/ｓｅｃである。本発明においては、処理液は、気体の吸収能を高めるために予め十分脱気しておくのが好ましい。更に、処理液供給用のラインは、酸素透過性を抑制してある樹脂製の積層チューブ（ニチアス株式会社製）を使用するのが望ましい。これまでの説明においては、雰囲気ガスとして、Ｎ２ガスまたは大気ガスを例示的に挙げて説明してきたが、これらのガスに代えて、ＣＯ２ガスを使用すれば、処理液への溶解量を増すことが出来るので好ましい。
図９は、水の飽和蒸気圧曲線を示すグラフである。横軸は、温度（℃）、縦軸は、圧力（Ｔｏｒｒ）を示すものである。本発明においては、処理チャンバー内を減圧にして処理液を導入する場合は、その減圧の程度は、処理液の沸騰を避けるために３０Ｔｏｒｒを上限とするのが望ましい。減圧下で処理液を被処理基体表面上に供給した後加圧すれば、譬えホール内に気泡が残留していたとしても、気泡の体積が加圧により縮小しホールより抜け易くなるので望ましい。例えは、３０Ｔｏｒｒの減圧から７６０Ｔｏｒｒまで加圧すると、気泡の体積は約１/２５になる。したがって、本発明においては、減圧して処理液を充分に供給し、その後で加圧するのも好ましい態様である。さらに、この減圧と加圧は、繰り返し行ってもよい。本発明に於いては、通常、常圧下で処理がなされるが、上記の様に減圧下で行うと更に効果が上がる。例えば、上記に説明した様な減圧可能な処理チャンバーを用意して、減圧下（３０Ｔｏｒｒ）で行ってみた。その結果、フッ酸水溶液（ＦＨが１〜２０％）、バッファードフッ酸（フッ化アンモニウム：２０％、ＨＦ：１〜２０％）の何れも１００％の割合でエッチングが完全になされた。この減圧の効果は、減圧の程度にある程度依存はするが、余り減圧にするとその圧での処理液の沸点を超えるので沸点を超えない範囲の減圧とするのが装置の設計上都合が良いので望ましい。
本発明に於いては、マイクロ空室内の処理をより確実かつより効率的に行う目的で、対ＳｉＯ２濡れ性をより向上させた処理液、例えば、界面活性剤添加BHFを使用するのは好ましい。または、同目的で、ＣＯ２雰囲気と組み合わせることも好ましい。
［実施例］
５インチＳＯＩ基体を２枚用意した。
各基体の表面にあるＳｉ層に、本発明の説明の中に記載した数値範囲に入るサイズであるが、深さなどのサイズは異なるホール（マイクロ空室）を、半導体分野で一般に行われているエッチングプロセスで、５００個作成した（試料Ａ、Ｂ）。
ホールパターン、各ホールサイズは、試料Ａ、Ｂで同じになるように工夫した。
この試料Ａ、Ｂを図７の装置を用いて以下の様に処理した。試料Ａを４００ｒｐｍで回転させ、５ｐｐｍの濃度オゾン水を中心より流量1Ｌ/ｍｉｎで1ｍｉｎ間供給して処理を行った。その後１２００ｒｐｍで1ｍｉｎ間、試料ウェーハを空回転させ乾燥した（事前処理）。 その後、上記の様に事前処理した試料Aを４００ｒｐｍで回転させ、ＢＨＦを中心より流量1Ｌ/ｍｉｎで５ｍｉｎ間供給して処理を行った。次いで、回転数４００ｒｐｍで、中心より流量２Ｌ/ｍｉｎとして超純水を５ｍｉｎ間供給してリンス処理をした。その後１２００ｒｐｍで１ｍｉｎ間試料Aを空回転させ乾燥した（エッチング処理）。
試料Ｂは、上記の事前処理を行わない以外は、試料Ａと同様の処理を施した。
上記の手順終了後、試料のホール（マイクロ空室）のエッチング不良を評価したところ、事前処理の後にエッチング処理をした試料Ａの場合は、不良は、５００個中０個だった。
それに対して事前処理をせずにエッチング処理を行った試料Ｂの場合は、エッチング不良は、５００個中８５個にもなった。
以上、本発明について具体的に説明してきたが、本発明の技術は、ＴＳＶに限らず、高アスペクト比ホールを必要とする技術であれば、例えば、ＭＥＭＳなどの技術分野にも適用可能である。
１００・・・ＳＯＩ基体
１０１・・・Ｓｉ（シリコン）半導体基板
１０２・・・ＳｉＯ2（酸化シリコン）層
１０３・・・Ｓｉ層（１０３−１，１０３−２）
１０４・・・ホール
１０５・・・気泡
１０６・・・処理液
１０７・・・気液界面
１０８・・・内側壁面（１０８−１，１０８−２）
１０９・・・内底壁面
１１０・・・開口
２００・・・処理システム
２０１・・・減圧処理チャンバー（室）
２０１a・・・酸化シリコン膜（２０１a−1、２０１a−２）
２０２・・・被処理体設置テーブル
２０２−１・・・被処理体設置テーブル用の回転軸体
２０３・・・被処理体
２０４・・・雰囲気ガス供給ライン
２０４a・・・マイクロ室
２０５・・・処理（薬）液供給ライン
２０６・・・回収フード
２０７・・・減圧廃液タンク
２０８・・・大気若しくはＮ２供給ライン
２０９・・・排液ライン
２１０・・・回収ライン
２１１、２１２・・・排気ライン
２１３・・・排気ポンプ
２１４、２１５，２１６，２１７，２１８，２１９，２２０、２２１・・・バルブ
２２２・・・処理液用の供給量可変ノズル
２２３・・・オゾン系処理液供給ライン
２２４・・・オゾン系処理液用の供給量可変ノズル
３０１・・・スピナー
３０２・・・薬莢
３０３・・・アルミフレーム
４００・・・窒素圧送方式処理（薬）液供給系
４０１・・・キャニスター
４０２・・・処理液供給ライン
４０３、４１１・・・ストップバルブ
４０４・・・流量調節バルブ
４０５・・・流量計
４０６・・・ミストトラップ
４０７、４０８・・・窒素ガス供給ライン
４０９・・・ベント（排気）バルブ
４１０・・・分流継手
４１２・・・レギュレーター
４１３・・・継手
４１４、４１５・・・クイックコネクター
５０１・・・ドレイン用のフランジ
５０２・・・減圧用のフランジ
５０３・・・廃液導入用のフランジ
５０４・・・ガス導入用のフランジ
５０５・・・真空計
５０６・・・流量計
５０７・・・液位観察用窓
６００・・・減圧処理チャンバー
６０１・・・チャンバー構成体
６０２・・・上蓋
６０３・・・被処理体設置用のステージ
６０４・・・回転軸体
６０５・・・磁性流体シール
６０６・・・特殊処理（薬）液供給ライン
６０７・・・オゾン水供給ライン
６０８・・・超純水供給ライン
６０９，６１０，６１１，６１８・・・流量計
６１２，６１３，６１４、６１７、６２１，６２４・・・バルブ
６１５・・・ガス導入ライン
６１９・・・ガス排出ライン
６１６、６２０、６２３・・・フランジ
６２２・・・廃液ライン
６２５・・・観察用窓（６２５−１，６２５−２）
６２６・・・真空計
７０１・・・ガス噴出内壁管
７０２・・・ガス噴出口

Claims (1)

  1. 酸化シリコン層と該層上にシリコン層が積層されている基体であって、該シリコン層は、処理液が付与される表面と該表面に開口を有し該シリコン層を貫通し底部に前記酸化シリコン層の表面が露出しているマイクロ空室を内部に有し、且つ該マイクロ空室のアスペクト比（ｌ/ｒ）が５以上かまたはアスペクト比が５未満でかつＶ/Ｓ(Ｖ: マイクロ空室の容積、Ｓ：開口の面積)が３以上である基体が設置されている処理空間において、前記開口を通じて前記マイクロ空室を酸化シリコン膜形成の室内処理環境に晒して前記マイクロ空室の内壁表面に酸化シリコン膜を形成し、次いで、酸化シリコンに対して濡れ性のある処理液を内壁に酸化シリコン膜が形成されたマイクロ空室の空間に導入して内壁面処理を行い、前記処理液を前記底部の酸化シリコン層の表面まで浸透させることを有し、
    前記処理液は、前記底部の酸化シリコン層の表面の洗浄または前記底部の酸化シリコン層のエッチングに用いられる、
    ことを特徴とするマイクロ空室の内壁面処理方法。
JP2013549461A 2013-05-15 2013-05-15 マイクロ空室の内壁面処理方法 Expired - Fee Related JP5569831B1 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2013/003108 WO2014184825A1 (ja) 2013-05-15 2013-05-15 マイクロ空室の内壁面処理方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2014121769A Division JP6243802B2 (ja) 2014-06-12 2014-06-12 デバイスの製造方法

Publications (2)

Publication Number Publication Date
JP5569831B1 true JP5569831B1 (ja) 2014-08-13
JPWO2014184825A1 JPWO2014184825A1 (ja) 2017-02-23

Family

ID=51427249

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013549461A Expired - Fee Related JP5569831B1 (ja) 2013-05-15 2013-05-15 マイクロ空室の内壁面処理方法

Country Status (3)

Country Link
US (1) US10020222B2 (ja)
JP (1) JP5569831B1 (ja)
WO (1) WO2014184825A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6875811B2 (ja) * 2016-09-16 2021-05-26 株式会社Ｓｃｒｅｅｎホールディングス パターン倒壊回復方法、基板処理方法および基板処理装置
US10737359B2 (en) * 2018-04-09 2020-08-11 Lam Research Corporation Manufacture of an orifice plate for use in gas calibration

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62104072A (ja) * 1985-10-31 1987-05-14 Nec Corp 半導体集積回路
JPS6310531A (ja) * 1986-07-02 1988-01-18 Matsushita Electric Ind Co Ltd 処理方法
JPH06204332A (ja) * 1993-01-05 1994-07-22 Nec Corp 半導体装置の製造方法
JP2003077899A (ja) * 2001-09-04 2003-03-14 Sharp Corp 半導体基板の洗浄方法
JP2005207901A (ja) * 2004-01-23 2005-08-04 Univ Waseda マイクロリアク及びその製造方法
JP2011159885A (ja) * 2010-02-02 2011-08-18 Toshiba Corp 薄膜の製造方法
JP2012156369A (ja) * 2011-01-27 2012-08-16 Napura:Kk 回路基板、電子デバイス及びその製造方法

Family Cites Families (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4471040A (en) 1980-09-10 1984-09-11 Canon Kabushiki Kaisha Electrophotographic disazo photosensitive member
GB2088074B (en) 1980-09-26 1984-12-19 Copyer Co Electrophotographic photosensitive member
US4390611A (en) 1980-09-26 1983-06-28 Shozo Ishikawa Electrophotographic photosensitive azo pigment containing members
US4399206A (en) 1980-10-06 1983-08-16 Canon Kabushiki Kaisha Disazo electrophotographic photosensitive member
US4399208A (en) 1980-11-22 1983-08-16 Canon Kabushiki Kaisha Electrophotographic photosensitive member
US4420548A (en) 1980-11-28 1983-12-13 Canon Kabushiki Kaisha Electrophotographic member with hydrazone or ketazine compounds
JPS5799648A (en) 1980-12-13 1982-06-21 Copyer Co Ltd Electrophotographic receptor
US4446217A (en) 1981-02-03 1984-05-01 Canon Kabushiki Kaisha Electrophotographic photosensitive member having a hydrazone containing layer
US4418133A (en) 1981-03-27 1983-11-29 Canon Kabushiki Kaisha Disazo photoconductive material and electrophotographic photosensitive member having disazo pigment layer
JPS57195255A (en) 1981-05-26 1982-11-30 Canon Inc Electrophotographic receptor
US4427753A (en) 1981-06-02 1984-01-24 Canon Kabushiki Kaisha Electrophotographic photosensitive member with disazo or trisazo compound
US4454211A (en) 1981-06-10 1984-06-12 Canon Kabushiki Kaisha Electrophotographic photosensitive member with pyrazoline charge transport material
US4551404A (en) 1981-06-18 1985-11-05 Canon Kabushiki Kaisha Disazo electrophotographic photosensitive member
JPS5816243A (ja) 1981-07-22 1983-01-29 Copyer Co Ltd 電子写真感光体
US4399207A (en) 1981-07-31 1983-08-16 Canon Kabushiki Kaisha Electrophotographic photosensitive member with hydrazone compound
US4456671A (en) 1981-12-23 1984-06-26 Canon Kabushiki Kaisha Electrophotographic photosensitive member having a photosensitive layer containing a hydrazone compound
JPS58199353A (ja) 1982-05-17 1983-11-19 Canon Inc 電子写真感光体
US4495264A (en) 1983-03-15 1985-01-22 Canon Kabushiki Kaisha Electrophotographic photosensitive member comprising disazo compound
JPS59204839A (ja) 1983-05-09 1984-11-20 Canon Inc 電子写真感光体
JPS61151547A (ja) 1984-12-26 1986-07-10 Canon Inc 電子写真感光体
US4735882A (en) 1985-04-02 1988-04-05 Canon Kabushiki Kaisha Trisazo photsensitive member for electrophotography
US4743523A (en) 1985-04-02 1988-05-10 Canon Kabushiki Kaisha Photosensitive member for electrophotography
US4666810A (en) 1985-04-17 1987-05-19 Canon Kabushiki Kaisha Photosensitive member for electrophotography comprising azo pigments
US4760003A (en) 1985-05-24 1988-07-26 Canon Kabushiki Kaisha Electrophotographic photosensitive member containing disazo compound
JPS61272754A (ja) 1985-05-29 1986-12-03 Canon Inc 電子写真感光体
JPS62147462A (ja) 1985-12-20 1987-07-01 Canon Inc 電子写真感光体
US4931371A (en) 1987-11-24 1990-06-05 Canon Kabushiki Kaisha Electrophotographic photosensitive member
JPH0212598A (ja) 1988-06-30 1990-01-17 Toshiba Corp 携帯可能電子装置
JPH08264500A (ja) * 1995-03-27 1996-10-11 Sony Corp 基板の洗浄方法
JP3274389B2 (ja) * 1996-08-12 2002-04-15 株式会社東芝 半導体基板の洗浄方法
JP3488030B2 (ja) 1996-12-05 2004-01-19 森田化学工業株式会社 半導体装置の製造方法
JPH1187290A (ja) * 1997-09-10 1999-03-30 Hitachi Ltd 半導体基板の洗浄方法及びそれを用いた半導体装置の製造方法
US6245691B1 (en) * 1998-05-29 2001-06-12 Taiwan Semiconductor Manufacturing Company Ozone-teos method for forming with attenuated surface sensitivity a silicon oxide dielectric layer upon a thermally oxidized silicon substrate layer
US6432324B1 (en) 1999-08-25 2002-08-13 Canon Kasei Kabushiki Kaisha Semiconducting member, functional member for electrophotography, and process cartridge
JP2002289575A (ja) 2001-03-28 2002-10-04 Dainippon Screen Mfg Co Ltd 基板処理方法及びその装置
JP3967108B2 (ja) * 2001-10-26 2007-08-29 富士通株式会社 半導体装置およびその製造方法
JP3604018B2 (ja) * 2002-05-24 2004-12-22 独立行政法人科学技術振興機構 シリコン基材表面の二酸化シリコン膜形成方法、半導体基材表面の酸化膜形成方法、及び半導体装置の製造方法
JP2006278955A (ja) 2005-03-30 2006-10-12 Dainippon Screen Mfg Co Ltd 基板処理方法および基板処理装置
US7437820B2 (en) * 2006-05-11 2008-10-21 Eastman Kodak Company Method of manufacturing a charge plate and orifice plate for continuous ink jet printers
JP4519947B2 (ja) * 2007-07-13 2010-08-04 キヤノンアネルバ株式会社 Ｓｉ層凝集抑制方法、半導体装置の製造方法及び真空処理装置
JP5025508B2 (ja) 2008-01-30 2012-09-12 東京エレクトロン株式会社 ポリシリコン膜の除去方法および記憶媒体
JP5195102B2 (ja) 2008-07-11 2013-05-08 大日本印刷株式会社 センサおよびその製造方法
US7935571B2 (en) * 2008-11-25 2011-05-03 Freescale Semiconductor, Inc. Through substrate vias for back-side interconnections on very thin semiconductor wafers
JP5286052B2 (ja) * 2008-11-28 2013-09-11 株式会社東芝 半導体装置及びその製造方法
US8168470B2 (en) * 2008-12-08 2012-05-01 Stats Chippac, Ltd. Semiconductor device and method of forming vertical interconnect structure in substrate for IPD and baseband circuit separated by high-resistivity molding compound
JP5201048B2 (ja) * 2009-03-25 2013-06-05 富士通株式会社 半導体装置とその製造方法
US8614053B2 (en) 2009-03-27 2013-12-24 Eastman Chemical Company Processess and compositions for removing substances from substrates
US8278187B2 (en) * 2009-06-24 2012-10-02 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate by stepwise etching with at least two etching treatments
US8154119B2 (en) * 2010-03-31 2012-04-10 Toyota Motor Engineering & Manufacturing North America, Inc. Compliant spring interposer for wafer level three dimensional (3D) integration and method of manufacturing
TWI523976B (zh) * 2010-05-19 2016-03-01 諾菲勒斯系統公司 利用具有雙態抑制劑的電解液之矽穿孔填充
KR101396271B1 (ko) 2010-06-30 2014-05-16 샌트랄 글래스 컴퍼니 리미티드 웨이퍼의 세정방법
CN102453915B (zh) 2010-10-27 2014-03-12 富葵精密组件(深圳)有限公司 蚀刻装置及使用该蚀刻装置蚀刻基板的方法
US9704793B2 (en) 2011-01-04 2017-07-11 Napra Co., Ltd. Substrate for electronic device and electronic device
JP2013102109A (ja) * 2011-01-12 2013-05-23 Central Glass Co Ltd 保護膜形成用薬液
JP2012204424A (ja) 2011-03-24 2012-10-22 Toshiba Corp 半導体基板の表面処理方法および基板処理装置
US8872345B2 (en) * 2011-07-07 2014-10-28 Taiwan Semiconductor Manufacturing Company, Ltd. Forming grounded through-silicon vias in a semiconductor substrate
US9117759B2 (en) * 2011-08-10 2015-08-25 Micron Technology, Inc. Methods of forming bulb-shaped trenches in silicon
JP6021441B2 (ja) * 2012-05-25 2016-11-09 ラピスセミコンダクタ株式会社 半導体装置
US20130334699A1 (en) * 2012-06-19 2013-12-19 Chien-Li Kuo Semiconductor device and fabricating method thereof

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62104072A (ja) * 1985-10-31 1987-05-14 Nec Corp 半導体集積回路
JPS6310531A (ja) * 1986-07-02 1988-01-18 Matsushita Electric Ind Co Ltd 処理方法
JPH06204332A (ja) * 1993-01-05 1994-07-22 Nec Corp 半導体装置の製造方法
JP2003077899A (ja) * 2001-09-04 2003-03-14 Sharp Corp 半導体基板の洗浄方法
JP2005207901A (ja) * 2004-01-23 2005-08-04 Univ Waseda マイクロリアク及びその製造方法
JP2011159885A (ja) * 2010-02-02 2011-08-18 Toshiba Corp 薄膜の製造方法
JP2012156369A (ja) * 2011-01-27 2012-08-16 Napura:Kk 回路基板、電子デバイス及びその製造方法

Also Published As

Publication number Publication date
US10020222B2 (en) 2018-07-10
US20160086845A1 (en) 2016-03-24
WO2014184825A1 (ja) 2014-11-20
JPWO2014184825A1 (ja) 2017-02-23

Similar Documents

Publication Publication Date Title
JP5549026B1 (ja) マイクロ空室の内壁面処理方法
US9859111B2 (en) Apparatus and method of treating surface of semiconductor substrate
JP3274389B2 (ja) 半導体基板の洗浄方法
JP5695833B2 (ja) ダメージを低減した物理力アシスト洗浄方法
TW200933717A (en) Method for the wet-chemical treatment of a semiconductor wafer
JP2001015474A (ja) 半導体ウエハの超音波洗浄用脱イオン水の脱ガス処理方法及びそのための装置
JPH11340184A (ja) 半導体装置の製造方法
JP5569831B1 (ja) マイクロ空室の内壁面処理方法
JP4482844B2 (ja) ウェハの洗浄方法
JP6243802B2 (ja) デバイスの製造方法
JP2007273806A (ja) 半導体基板の洗浄方法および洗浄装置
JP2004200653A (ja) 基板の粘着表面の形成方法及び形成装置
JP7423980B2 (ja) ウエハの表面の洗浄装置及びウエハの表面の洗浄方法
TWI567810B (zh) The method of making the inner wall surface of the micro chamber and the manufacturing method of the component
TWI610355B (zh) 微空室之內壁面處理方法及元件之製造方法
JP7258915B2 (ja) 半導体ウエハの洗浄に用いられる方法及び装置
JP5561811B1 (ja) エッチング方法及びｌｓｉデバイスの製造方法、並びに３ｄ集積化ｌｓｉデバイス製造方法
Kumari et al. Enhanced megasonic processing of wafers in MegPie® using carbonated ammonium hydroxide solutions
JP6020626B2 (ja) デバイス用Ｇｅ基板の洗浄方法、洗浄水供給装置及び洗浄装置
JP2014212299A (ja) マイクロ空室の内壁面処理方法
JP2001054768A (ja) 洗浄方法及び洗浄装置
TWI487022B (zh) Method of treating inner wall of fine pores
WO2015189933A1 (ja) デバイス用Ｇｅ基板の洗浄方法、洗浄水供給装置及び洗浄装置
US20060065627A1 (en) Processing electronic devices using a combination of supercritical fluid and sonic energy
JP2002289575A (ja) 基板処理方法及びその装置

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140513

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140612

R150 Certificate of patent or registration of utility model

Ref document number: 5569831

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D04

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20140807

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20140808

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D02

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees