JP5514256B2 - 磁気記憶素子及びその製造方法 - Google Patents

磁気記憶素子及びその製造方法 Download PDF

Info

Publication number
JP5514256B2
JP5514256B2 JP2012114951A JP2012114951A JP5514256B2 JP 5514256 B2 JP5514256 B2 JP 5514256B2 JP 2012114951 A JP2012114951 A JP 2012114951A JP 2012114951 A JP2012114951 A JP 2012114951A JP 5514256 B2 JP5514256 B2 JP 5514256B2
Authority
JP
Japan
Prior art keywords
layer
magnetic
memory element
underlayer
elements selected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012114951A
Other languages
English (en)
Other versions
JP2013243220A (ja
Inventor
英二 北川
親義 鎌田
沙織 柏田
侑志 加藤
忠臣 大坊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2012114951A priority Critical patent/JP5514256B2/ja
Priority to US13/729,297 priority patent/US9117924B2/en
Publication of JP2013243220A publication Critical patent/JP2013243220A/ja
Application granted granted Critical
Publication of JP5514256B2 publication Critical patent/JP5514256B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/82Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of the magnetic field applied to the device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/01Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices

Description

本発明の実施形態は、磁気記憶素子及びその製造方法に関する。
MRAM(Magnetic Random Access Memory)の磁気記憶素子として、MTJ(magneto tunnel junction)素子が用いられている。このMTJ素子10は、磁性材料やMgO等の絶縁材料等を含んでいる。このため、半導体分野で一般的に使用されるハロゲンガスを用いて、RIE(Reactive Ion Etching)加工することが困難であった。また、MTJ素子10の加工にRIEを用いると、耐食性の弱さに起因したコロージョンの問題や、MTJ素子10は多くのエッチングが難しい材料を含んでいるため、そもそもエッチングできないという問題が生じる。
この問題の対策として、MTJ素子10の加工にあたり、不活性ガスのArイオンを用いたミリング加工が検討されている。しかし、Arイオンによるミリング加工は、物理的に原子を弾き飛ばす。このため、弾き飛ばされた原子の再付着によって、MTJ素子10のトンネル障壁層にリーク電流が流れてしまう。従って、MTJ素子10のミリング加工では、再堆積層20による絶縁破壊が問題となり、MTJ素子10をショートレスに加工することが困難であった。
特開2009−81314号公報
絶縁不良を抑制することが可能な磁気記憶素子及びその製造方法を提供する。
実施形態による磁気記憶素子は、第1の磁性層と、第2の磁性層と、前記第1の磁性層と前記第2の磁性層との間に設けられた中間層と、前記第1の磁性層の前記中間層が設けられた面と反対面に設けられ、Hf、Al及びMgの中から選択された1つ以上の元素とBとを含む層と、前記中間層の側壁に設けられ、前記層に含まれる前記Hf、Al及びMgの中から選択された1つ以上の元素を含む絶縁層とを具備し、前記層は前記第1の磁性層の下地である
第1の実施形態に係るMTJ素子を示す断面図。 第1の実施形態に係る他のMTJ素子を示す断面図。 第1の実施形態に係るMTJ素子の製造工程を示す断面図。 第1の実施形態に関する、各種材料の酸化物を形成した際の標準自由エネルギーを示す図。 図3の工程を用いて作製したMTJ素子の抵抗(R)と抵抗変化率(MR)の相関を示す図。 第2の実施形態に係るMTJ素子を示す断面図。 第2の実施形態に係る他のMTJ素子を示す断面図。 第3の実施形態に係るMTJ素子を示す断面図。 第3の実施形態に係る他のMTJ素子を示す断面図。
以下、実施形態について、図面を参照して説明する。但し、図面は、模式的又は概念的なものであり、各図面の寸法及び比率等は、必ずしも現実のものと同一であるとは限らないことに留意すべきである。また、図面の相互間で同じ部分を表す場合においても、互いの寸法の関係や比率が異なって表される場合もある。特に、以下に示す幾つかの実施形態は、本発明の技術思想を具体化するための磁気記憶素子を例示したものであって、構成部品の形状、構造、配置等によって、本発明の技術思想が特定されるものではない。尚、以下の説明において、同一の機能及び構成を有する要素については、同一符号を付し、重複説明は必要な場合にのみ行う。
[1]第1の実施形態
[1−1]構成
図1及び図2を用いて、第1の実施形態に係るMTJ素子10(磁気記憶素子、磁気抵抗素子)の構成について説明する。
図1に示すように、MTJ素子10は、下地層12、記憶層13、中間層14、参照層15、上部電極16及び堆積層20を含んで構成されている。図1のMTJ素子10では、下地層12、記憶層13、中間層14、参照層15及び上部電極16の順で積層されている。堆積層20は、下地層12、記憶層13、中間層14及び参照層15の側壁に形成されている。
下地層12は、Hf(ハフニウム)、Al(アルミニウム)及びMg(マグネシウム)の中から選択された1つ以上の元素とB(ホウ素)とを含んで形成されている。下地層12の材料として、例えば、HfB、AlB、MgB、HfAlB、HfMgB、MgAlBを用いてもよい。
堆積層20は、下地層12に含まれる元素と同種の元素を1つ以上含んだ絶縁材料で形成されている。つまり、堆積層20は、下地層12に含まれるHf、Al及びMgの中から選択された1つ以上の元素を含んだ絶縁材料や、下地層12に含まれるHf、Al及びMgの中から選択された1つ以上の元素とBとを含んだ絶縁材料で形成されている。堆積層20は、下地層12を構成する材料に対して窒化又は酸化することで絶縁化しており、下地層12を構成する材料に酸素(O)又は窒素(N)を含有した材料で構成される。堆積層20の酸素含有絶縁材料としては、例えば、HfBO、AlBO、MgBO、HfAlBO、HfMgBO、MgAlBOが挙げられる。堆積層20の窒素含有絶縁材料としては、例えば、BN、MgN、AlN、AlBN、MgBN、MgAlBNが挙げられる。
記憶層13及び参照層15は、それぞれ、強磁性材料からなる。垂直磁気異方性を有する垂直磁化型のMTJ素子10の場合、記憶層13及び参照層15は、膜面に垂直な方向の磁気異方性を有し、記憶層13及び参照層15の容易磁化方向は、膜面に対して垂直方向を向く。
記憶層13には、例えば、1.0〜1.4nm程度のCoFeBを用いてもよい。
参照層15には、例えば、TbCoFe、CoとPtを積層させた人工格子、FePtをL10に規則化させた結晶膜等を用いてもよい。尚、参照層15と中間層14の間にCoFeBを挟むことで、参照層15の分極率を向上させ、高いMR比(磁気抵抗比)を得ることが可能になる。
中間層14は、非磁性材料からなり、非磁性金属、非磁性半導体、絶縁体等を用いることができる。中間層14には、例えば、1nm程度の膜厚のMgOが用いられてもよい。MgOを中間層14として用いることで、高いMR比を得ることが可能になる。
上部電極16は、電極としての機能の他、MTJ素子10をパターニングする際のマスクとしても用いられる。このため、上部電極16としては、低電気抵抗及び耐拡散耐性に優れた材料で、かつ、耐エッチング耐性又は耐ミリング耐性に優れた材料が望まれる。上部電極16として、例えば、Ta/Ruの積層膜が用いられる。
尚、図2に示すように、MTJ素子10は、下地層12の下に下部電極11を有してもよい。下部電極11は、低電気抵抗及び耐拡散耐性に優れた材料が望まれる。下部電極11として、例えば、Ta/Cu/Taの積層膜を用いてもよく、下部電極11を低抵抗化するためにCuが用いられ、耐拡散耐性を向上させるためにTaが用いられている。
図2に示すMTJ素子10では、下地層12の下部及び下部電極11は、下地層12の上部、記憶層13、中間層14、参照層15及び上部電極16よりも幅が広くなっている。堆積層20は、下地層12の上部、記憶層13、中間層14、参照層15及び上部電極16の側壁と下地層12の下部上に形成されている。
[1−2]製造方法
図3(a)乃至(c)を用いて、第1の実施形態に係るMTJ素子10の加工プロセスの一例を説明する。
図3(a)に示すように、下地層12、記憶層13、中間層14、参照層15及び上部電極16が順に積層される。次に、MTJ素子10を加工するために、第1のミリングが行われる。第1のミリングは、Ar、Kr、Xe等の不活性ガス(本例では、Arイオン)を用いたイオンミリングによって実施される。また、第1のミリングでは、入射するイオンの角度を傾斜する方向(例えば、MTJ素子10の膜面に対して垂直な方向に対して50°程度傾斜した方向)に調整することで、中間層14の側壁に堆積層20が形成されないようにする。この第1のミリングは、下地層12の上部が加工されるまで実施される。
次に、図3(b)に示すように、Arイオンの入射角度を膜面に対して垂直方向になるように変え、第2のミリングが行われる。第2のミリングでは、下地層12がさらにミリングされる。その結果、Arイオンによってミリングされた下地層12の一部が、MTJ素子10の側壁に堆積し、堆積層20が形成される。尚、第2のミリングにおけるイオンの入射方向は、MTJ素子10の膜面に対して、第1のミリングにおけるイオンの入射方向より垂直な方向であることが望ましい。
次に、図3(c)に示すように、MTJ素子10の側壁に堆積した堆積層20を酸化又は窒化し、絶縁化された堆積層20が形成される。
ここで、堆積層20の酸化は、例えば、大気暴露によって実施される。但し、堆積層20の酸化は、大気暴露以外でも可能であり、真空中で酸素ガス、ラジカル酸素、プラズマ酸素又はクラスター酸素イオンに曝すことで、堆積層20の十分な酸化は可能である。
また、堆積層20の窒化は、例えば、ラジカル窒素、プラズマ窒素又はクラスター窒素イオンによって実施される。
尚、堆積層20の酸化物、窒化物は、価数状態に関わりなく、絶縁性が確保されていれば良い。
[1−3]堆積層20の材料
下地層12は、(i)Hf、Al及びMgの中から選択された1つ以上の元素と、(ii)Bとを含んでいる。堆積層20は、下地層12を構成する(i)及び(ii)のうち、少なくとも(i)を含んだ絶縁材料で形成されることが望ましい。尚、窒化物からなる堆積層20の場合、下地層12を構成する(i)及び(ii)のうち、少なくとも(ii)を含んだ絶縁材料で形成されてもよい。この点の詳細について、以下に述べる。
中間層14の側壁に堆積した堆積層20が導電性を有すると、中間層14の側壁に電気が通り、ショート不良が生じる。ショート不良を防止するために、堆積層20の抵抗率は、0.0005Ωcm以上であることが望ましい。また、中間層14の側壁に堆積した金属が酸化等により絶縁化していても、この絶縁層の破壊電圧耐性が中間層14に比べて低いと、耐電圧が低下して、MTJ素子10に対する繰り返し読み書きの絶縁耐性が劣化する。つまり、中間層14の側壁に堆積する堆積層20の材料は、中間層14と同種の材料、又は、酸化した際に高い絶縁破壊耐性を有することが望ましい。中間層14に、MgO又はBを含有したMgOを用いると、破壊電圧は、5〜20MV/cm程度となる。このため、堆積層20は、酸化された状態においてMgOやMgBO、又は、酸化することで破壊電圧が5MV/cm以上となる材料を用いることが望ましく、例えば、Hf、Al及びMgの中から選択された1つ以上の元素とBとを組み合わせた材料を酸化させた酸化物を用いることが望ましい。
また、図3(c)の工程で、堆積層20を絶縁化するための酸化には、酸素ガスや、ラジカル酸素、プラズマ酸素への暴露工程が必要となる。堆積層20の酸化プロセスにおいて、酸素強度が強すぎると、記憶層13や参照層15が酸化され、磁気特性が劣化してしまう。磁気特性の劣化は、熱擾乱耐性の劣化を引き起こすため、好ましくない。よって、堆積層20を酸化させるための酸化プロセスは、磁性体を酸化させない程度の弱い酸化であっても、堆積層20は完全に酸化できることが望まれる。つまり、記憶層13や参照層15に比べ、堆積層20の方が酸化し易い材料であることが必要となる。
図4に示すように、各種材料(Mg、Hf、Al、Ti、B、Ta、W、Fe、Co)の酸化物を形成した場合、この酸化物の標準自由エネルギーΔG(kJ/mol)は異なる。酸化マグネシウム(MgO)、酸化ハフニウム(HfO)、酸化アルミニウム(Al)は、マイナス値が大きい酸化物形成の標準自由エネルギーを有する。つまり、Mg、Hf及びAlは、記憶層13や参照層15で主に用いられるFeやCoよりも、酸素と結合し易いことが分かる。
よって、Mg、Hf、Alを主とした材料をMTJ素子10の側壁に堆積させ、記憶層13や参照層15が酸化しない程度の弱い酸化、例えば酸素ガスに暴露するだけで、堆積層20を十分に酸化させることが可能になり、堆積層20を良好な絶縁体とすることが可能になる。
また、堆積層20の絶縁化には、窒化を行ってもよい。この場合、磁性体への酸化ダメージを抑制しつつ、堆積層20を高抵抗化することが可能になる。
BN、MgN、AlNは、良好な耐電圧特性を有する絶縁体である。このため、下地層12としてMg、Al又はBを主体とする材料を用い、MTJ素子10のミリング加工によって中間層14の側壁にMg、Al又はBを堆積させ、窒化させることで、絶縁不良の無いMTJ素子10を製造することが可能になる。
記憶層13で用いるFeやCoは、窒素に対する反応性が酸素に比べ弱い。つまり、堆積層20として、窒化し易い材料、かつ、窒化後に良好な絶縁体及び耐破壊電圧特性を有する材料を用いれば、記憶層13や参照層15の窒化による磁気特性の劣化を抑えつつ、堆積層20の窒化による絶縁化を図ることが可能になる。
[1−4]効果
上記第1の実施形態によれば、MTJ素子10の下地層12は、Hf、Al及びMgの中から選択された1つ以上の元素とホウ素とを含んだ材料で形成されている。そして、MTJ素子10のミリング加工において、MTJ素子10の側壁に、下地層12からスパッタリングされた原子の一部を堆積させる。さらに、堆積層を絶縁化することで、MTJ素子10の側壁には、下地層12を構成する元素を含んだ絶縁物からなる堆積層20が形成される。
このような堆積層20を構成する材料において、Hf、Al又はMgは、記憶層13や参照層15の材料よりも酸化され易く、かつ、Hf、Al又はMgの酸化物は、絶縁破壊耐性が高い。また、堆積層20を構成する材料において、B、Al又はMgは、記憶層13や参照層15の材料よりも窒化され易く、かつ、B、Al又はMgの窒化物は、絶縁破壊耐性が高い。さらに、下地層12を構成する材料としてBが含まれることで、スピンポンピング効果を抑制でき、低電流書き込みが実現できる。よって、本実施形態によれば、絶縁不良の無いMTJ素子10を実現できる。
一般に、中間層14の側壁の堆積層20に導電性が残っていれば、MTJ素子10の抵抗Rが小さくなるに従って、抵抗変化率MRが小さくなってしまう。しかし、本実施形態では、図5に示すように、低い抵抗Rで低い抵抗変化率MRとなるMTJ素子10が無く、堆積層20の絶縁不良によるMR劣化が1ビットも無いことが分かる。
[2]第2の実施形態
第2の実施形態は、下地層12を2層化した例である。尚、第2の実施形態では、上記第1の実施形態と同様の点の説明は省略する。
[2−1]構成
図6及び図7を用いて、第2の実施形態に係るMTJ素子10の構成について説明する。
図6及び図7に示すように、第2の実施形態の下地層12は、第1の下地層12Aと第2の下地層12Bとの2層で構成されている。第1の下地層12Aは、記憶層13に隣接している。第2の下地層12Bは、第1の下地層12Aの記憶層13と隣接する面と反対側の面に隣接している。
第1の下地層12Aは、スピンポンピング効果が小さくなる材料を用いるとよい。例えば、第1の下地層12Aには、AlTiやTiからなる窒化物(AlTiN、TiN)が用いられる。第1の下地層12Aに、スピンポンピング効果が小さい材料を用いることで、記憶層13の摩擦定数が小さくなり、書き込み電流を低減することが可能になる。
第2の下地層12Bは、中間層14の側壁に堆積した際に酸化又は窒化し易く、かつ、酸化又は窒化すると耐破壊電圧が高い材料を用いるとよい。例えば、第2の下地層12Bは、第1の実施形態における下地層12と同様、Hf、Al及びMgの中から選択された1つ以上の元素とBとを含んで形成されている。但し、第2の下地層12Bの材料として、Bは含まれていなくてもよい。
第2の下地層12Bの膜厚は、第1の下地層12Aの膜厚よりも厚いことが望ましい。MTJ素子10のパターニングの際に、下部電極11の表面が露出しないようにするためである。
第2の実施形態の堆積層20は、第2の下地層12Bに含まれるHf、Al及びMgの中から選択された1つ以上の元素を含んだ絶縁材料や、第2の下地層12Bに含まれるHf、Al及びMgの中から選択された1つ以上の元素とBとを含んだ絶縁材料で形成されている。
尚、第2の実施形態では、2層で下地層12が形成されているため、第2の下地層12Bと記憶層13との間に第1の下地層12Aが存在する。この場合、第2の下地層12Bは、導電性の材料であっても、中間層14の側壁に堆積した後に絶縁体となる材料であれば、上記元素に限定されない。
[2−2]効果
上記第2の実施形態では、下地層12を2層化し、第1の下地層12Aを窒化物で形成し、第2の下地層12Bを第1の実施形態における下地層12と同様の材料で形成する。これにより、MTJ素子10の側壁の絶縁物からなる堆積層20によって、中間層14の側壁による絶縁破壊の防止とともに、高MRと低電流書き込みが可能になる。
[3]第3の実施形態
第3の実施形態は、第2の実施形態の第1の下地層12A及び第2の下地層12Bの間に、第3の下地層12Cを設けた例である。尚、第3の実施形態では、上記第1及び第2の実施形態と同様の点の説明は省略する。
[3−1]構成
図8及び図9を用いて、第3の実施形態に係るMTJ素子10の構成について説明する。
図8及び図9に示すように、第3の実施形態の下地層12は、第1の下地層12Aと第2の下地層12Bと第3の下地層12Cとの3層で構成されている。第3の下地層12Cは、第1の下地層12Aと第2の下地層12Bとの間に形成されている。
第1の下地層12Aは、記憶層13の摩擦定数が小さくなる材料を用いるとよい。例えば、第1の下地層12Aは、AlTiやTiからなる窒化物(AlTiN、TiN)からなる。
第2の下地層12Bは、中間層14の側壁に堆積した際に酸化又は窒化し易く、かつ、酸化又は窒化すると耐破壊電圧が高い材料を用いるとよい。例えば、第2の下地層12Bは、第1の実施形態における下地層12と同様、Hf、Al及びMgの中から選択された1つ以上の元素とBとを含んで形成されている。
第3の下地層12Cの材料としては、ホウ素を含まない金属が望ましく、例えばHfを用いることができる。
尚、第3の下地層12Cは、ホウ素を含んで形成されてもよい。この場合、第2の下地層12Bのホウ素の量は、第3の下地層12Cのホウ素の量より多いことが望ましい。ホウ素の拡散を防止するためである。
第2の下地層12Bの膜厚は、第1の下地層12Aや第3の下地層12Cの膜厚よりも厚いことが望ましい。MTJ素子10のパターニングの際に、下部電極11の表面が露出しないようにするためである。
[3−2]効果
上記第3の実施形態では、上記第1及び第2の実施形態と同様の効果を得ることができるだけでなく、さらに以下のような効果も得ることができる。
ホウ素を含む第2の下地層12B上に窒化物からなる第1の下地層12Aを形成すると、成膜プロセスによっては、第2の下地層12B中のホウ素と第1の下地層12中の窒素とが結びつき、絶縁膜を形成する場合がある。下地層12が絶縁化すると、MR比の劣化が生じるため好ましくない。
そこで、第3の実施形態では、窒化物からなる第1の下地層12Aとホウ素を含む第2の下地層12Bとの間に、第3の下地層12Cを挟む。これにより、第2の下地層12Bの窒化を防止することが可能になり、MR比の劣化を抑制することができる。
尚、本明細書中における「窒化物」、「酸化物」は、B、N、O、又はCが混入してもよく、「窒素含有物」、「酸素含有物」であればよい。
上記各実施形態では、下地層12に隣接する磁性層は、記憶層13であったが、これに限定されず、記憶層13と参照層15の配置を入れ替えることも可能である。
各実施形態における堆積層20は、下地層12、記憶層13、中間層14及び参照層15の側壁の全てに形成されることに限定されず、少なくとも中間層14の側壁に形成されていればよい。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
10…MTJ素子、11…下部電極、12…下地層、13…記憶層、14…中間層、15…参照層、16…上部電極、20…堆積層。

Claims (15)

  1. 第1の磁性層と、
    第2の磁性層と、
    前記第1の磁性層と前記第2の磁性層との間に設けられた中間層と、
    前記第1の磁性層の前記中間層が設けられた面と反対面に設けられ、Nを含む第1の層と、
    前記第1の層の前記第1の磁性層が設けられた面と反対面に設けられ、Hf、Al及びMgの中から選択された1つ以上の元素とBとを含む第2の層と、
    前記第1の層と前記第2の層との間に設けられ、Hf、Al及びMgの中から選択された1つ以上の元素とBとを含む第3の層と、
    前記中間層の側壁に設けられ、前記第2の層及び前記第3の層に含まれる前記Hf、Al及びMgの中から選択された1つ以上の元素とBとを含む酸化物又は窒化物で形成された絶縁層と、
    を具備し、
    前記第2の層の前記Bの量は、前記第3の層の前記Bの量より多く、
    前記第1、第2、第3の層は前記第1の磁性層の下地である、磁気記憶素子。
  2. 第1の磁性層と、
    第2の磁性層と、
    前記第1の磁性層と前記第2の磁性層との間に設けられた中間層と、
    前記第1の磁性層の前記中間層が設けられた面と反対面に設けられ、Hf、Al及びMgの中から選択された1つ以上の元素とBとを含む層と、
    前記中間層の側壁に設けられ、前記層に含まれる前記Hf、Al及びMgの中から選択された1つ以上の元素を含む絶縁層と、
    を具備し、
    前記層は前記第1の磁性層の下地である、磁気記憶素子。
  3. 第1の磁性層と、
    第2の磁性層と、
    前記第1の磁性層と前記第2の磁性層との間に設けられた中間層と、
    前記第1の磁性層の前記中間層が設けられた面と反対面に設けられ、Nを含む第1の層と、
    前記第1の層の前記第1の磁性層が設けられた面と反対面に設けられ、Hf、Al及びMgの中から選択された1つ以上の元素を含む第2の層と、
    前記中間層の側壁に設けられ、前記第2の層に含まれる前記Hf、Al及びMgの中から選択された1つ以上の元素を含む絶縁層と、
    を具備し、
    前記第1、第2の層は前記第1の磁性層の下地である、磁気記憶素子。
  4. 前記第2の層は、Bを含む、請求項3に記載の磁気記憶素子。
  5. 前記第1の層と前記第2の層との間に設けられ、Hf、Al及びMgの中から選択された1つ以上の元素を含む第3の層をさらに具備する、請求項4に記載の磁気記憶素子。
  6. 前記第3の層は、Bを含み、
    前記第2の層の前記Bの量は、前記第3の層の前記Bの量より多い、請求項5に記載の磁気記憶素子。
  7. 前記絶縁層は、Bを含む、請求項2、4、5、6のうちいずれか1項に記載の磁気記憶素子。
  8. 層、第1の磁性層、中間層及び第2の磁性層を順に積層する工程と、
    前記層、前記第1の磁性層、前記中間層及び前記第2の磁性層をミリングで加工することで、前記層の一部を前記中間層の側壁に堆積し、堆積層を形成する工程と、
    前記堆積層を絶縁化し、絶縁層を形成する工程と、
    を具備する磁気記憶素子の製造方法であって、
    前記層は、Hf、Al及びMgの中から選択された1つ以上の元素とBとを含み、
    前記絶縁層は、前記層に含まれる前記Hf、Al及びMgの中から選択された1つ以上の元素を含む、磁気記憶素子の製造方法。
  9. 第1の層、第2の層、第1の磁性層、中間層及び第2の磁性層を順に積層する工程と、
    前記第1の層、前記第2の層、前記第1の磁性層、前記中間層及び前記第2の磁性層をミリングで加工することで、前記第1の層の一部を前記中間層の側壁に堆積し、堆積層を形成する工程と、
    前記堆積層を絶縁化し、絶縁層を形成する工程と、
    を具備する磁気記憶素子の製造方法であって、
    前記第1の層は、Hf、Al及びMgの中から選択された1つ以上の元素を含み、
    前記第2の層は、Nを含み、
    前記絶縁層は、前記第1の層に含まれる前記Hf、Al及びMgの中から選択された1つ以上の元素を含む、磁気記憶素子の製造方法。
  10. 前記ミリングは、第1のミリング工程と、前記第1のミリング工程後の第2のミリング工程とを有し、
    前記第1のミリング工程は、前記磁気記憶素子の膜面に対して垂直な方向に対して傾斜する第1の方向でイオンを入射し、
    前記第2のミリング工程は、前記磁気記憶素子の前記膜面に対して前記第1の方向より垂直な方向で前記イオンを入射し、
    前記堆積層は、前記第2のミリング工程によって前記中間層の側壁に形成する、請求項8又は9に記載の磁気記憶素子の製造方法。
  11. 前記第1の層は、Bを含む、請求項9又は10に記載の磁気記憶素子の製造方法。
  12. 前記第1の層と前記第2の層との間に設けられ、Hf、Al及びMgの中から選択された1つ以上の元素を含む第3の層をさらに具備する、請求項11に記載の磁気記憶素子の製造方法。
  13. 前記第3の層は、Bを含み、
    前記第1の層の前記Bの量は、前記第3の層の前記Bの量より多い、請求項12に記載の磁気記憶素子の製造方法。
  14. 前記絶縁層は、Bを含む、請求項8、11、12、13のうちいずれか1項に記載の磁気記憶素子の製造方法。
  15. 前記絶縁層は、酸化物又は窒化物で形成される、請求項8乃至14のうちいずれか1項に記載の磁気記憶素子の製造方法。
JP2012114951A 2012-05-18 2012-05-18 磁気記憶素子及びその製造方法 Active JP5514256B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012114951A JP5514256B2 (ja) 2012-05-18 2012-05-18 磁気記憶素子及びその製造方法
US13/729,297 US9117924B2 (en) 2012-05-18 2012-12-28 Magnetic memory element and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012114951A JP5514256B2 (ja) 2012-05-18 2012-05-18 磁気記憶素子及びその製造方法

Publications (2)

Publication Number Publication Date
JP2013243220A JP2013243220A (ja) 2013-12-05
JP5514256B2 true JP5514256B2 (ja) 2014-06-04

Family

ID=49580649

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012114951A Active JP5514256B2 (ja) 2012-05-18 2012-05-18 磁気記憶素子及びその製造方法

Country Status (2)

Country Link
US (1) US9117924B2 (ja)
JP (1) JP5514256B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10573805B2 (en) 2017-09-21 2020-02-25 Toshiba Memory Corporation Magnetic memory device

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110224235A1 (en) 2008-07-16 2011-09-15 Pharmacyclics, Inc. Inhibitors of bruton's tyrosine kinase for the treatment of solid tumors
NZ772688A (en) 2010-06-03 2022-09-30 Pharmacyclics Llc The use of inhibitors of bruton’s tyrosine kinase (btk)
JP5209011B2 (ja) 2010-09-16 2013-06-12 株式会社東芝 磁気抵抗素子
AU2012283775A1 (en) 2011-07-13 2014-01-23 Pharmacyclics Llc Inhibitors of Bruton's tyrosine kinase
JP2013048210A (ja) * 2011-07-22 2013-03-07 Toshiba Corp 磁気抵抗素子
JP5514256B2 (ja) * 2012-05-18 2014-06-04 株式会社東芝 磁気記憶素子及びその製造方法
NZ702548A (en) 2012-06-04 2015-11-27 Pharmacyclics Llc Crystalline forms of a bruton’s tyrosine kinase inhibitor
KR20180088926A (ko) 2012-07-24 2018-08-07 파마싸이클릭스 엘엘씨 브루톤 티로신 키나제(btk)의 억제제에 대한 내성과 관련된 돌연변이
JP5680045B2 (ja) * 2012-11-14 2015-03-04 株式会社東芝 磁気抵抗素子及び磁気メモリ
CA2920534A1 (en) 2013-08-12 2015-02-19 Pharmacyclics Llc Methods for the treatment of her2 amplified cancer
JP2015060970A (ja) 2013-09-19 2015-03-30 株式会社東芝 磁気抵抗素子および磁気メモリ
CN106062945B (zh) * 2014-03-11 2019-07-26 东芝存储器株式会社 磁存储器和制造磁存储器的方法
JP6139444B2 (ja) * 2014-03-18 2017-05-31 株式会社東芝 磁気抵抗効果素子、磁気抵抗効果素子の製造方法及び磁気メモリ
CA2942528A1 (en) 2014-03-20 2015-09-24 Pharmacyclics Inc. Phospholipase c gamma 2 and resistance associated mutations
JP2016018964A (ja) * 2014-07-10 2016-02-01 株式会社東芝 磁気抵抗効果素子
KR102259870B1 (ko) * 2014-07-30 2021-06-04 삼성전자주식회사 자기 메모리 장치 및 그의 형성방법
US10026888B2 (en) * 2014-08-06 2018-07-17 Toshiba Memory Corporation Magnetoresistive effect element and magnetic memory
BR112017002231A2 (pt) 2014-08-07 2018-07-17 Pharmacyclics Llc novas formulações de um inibidor de tirosina cinase de bruton
US9698338B2 (en) * 2014-09-11 2017-07-04 Kabushiki Kaisha Toshiba Magnetic memory device and method of manufacturing magnetic memory device
KR102354468B1 (ko) 2015-01-23 2022-01-24 삼성전자주식회사 패턴 형성 방법, 이를 이용한 반도체 소자의 제조방법, 및 이를 이용하여 제조된 반도체 소자
SG10202102078VA (en) 2015-03-03 2021-04-29 Pharmacyclics Llc Pharmaceutical formulations of a bruton’s tyrosine kinase inhibitor
US9502642B2 (en) * 2015-04-10 2016-11-22 Micron Technology, Inc. Magnetic tunnel junctions, methods used while forming magnetic tunnel junctions, and methods of forming magnetic tunnel junctions
KR20160135044A (ko) * 2015-05-15 2016-11-24 삼성전자주식회사 패턴 형성 방법, 이를 이용한 자기기억소자의 제조방법, 및 이를 이용하여 제조된 자기기억소자
US9818935B2 (en) * 2015-06-25 2017-11-14 Taiwan Semiconductor Manufacturing Co., Ltd. Techniques for MRAM MTJ top electrode connection
US10381556B2 (en) 2015-09-18 2019-08-13 Intel Corporation Spin transfer torque memory (STTM), methods of forming the same using a non-conformal insulator, and devices including the same
WO2017048270A1 (en) * 2015-09-18 2017-03-23 Intel Corporation Spin transfer torque memory (sttm), methods of forming the same using volatile compound forming elements, and devices including the same
KR102458921B1 (ko) 2016-03-10 2022-10-25 삼성전자주식회사 메모리 소자 제조 방법
US9680089B1 (en) 2016-05-13 2017-06-13 Micron Technology, Inc. Magnetic tunnel junctions
JP6679455B2 (ja) 2016-09-20 2020-04-15 キオクシア株式会社 磁気抵抗素子及び磁気メモリ
JP6416180B2 (ja) 2016-12-16 2018-10-31 株式会社東芝 磁気記憶装置
JP2020043201A (ja) * 2018-09-10 2020-03-19 キオクシア株式会社 磁気記憶装置及びその製造方法
US11563054B2 (en) * 2019-03-21 2023-01-24 International Business Machines Corporation MJT based anti-fuses with low programming voltage

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6198608B1 (en) * 1999-03-18 2001-03-06 Read-Rite Corporation MR sensor with blunt contiguous junction and slow-milling-rate read gap
JP2001196659A (ja) * 2000-01-12 2001-07-19 Tdk Corp トンネル磁気抵抗効果素子、薄膜磁気ヘッド、メモリ素子ならびにこれらの製造方法
TW504713B (en) * 2000-04-28 2002-10-01 Motorola Inc Magnetic element with insulating veils and fabricating method thereof
JP3939514B2 (ja) * 2001-03-27 2007-07-04 アルプス電気株式会社 磁気検出素子の製造方法
JP5013494B2 (ja) * 2001-04-06 2012-08-29 ルネサスエレクトロニクス株式会社 磁性メモリの製造方法
JP2006165031A (ja) * 2004-12-02 2006-06-22 Ulvac Japan Ltd トンネル接合素子の製造方法およびその製造装置
US7241632B2 (en) * 2005-04-14 2007-07-10 Headway Technologies, Inc. MTJ read head with sidewall spacers
JP4649457B2 (ja) 2007-09-26 2011-03-09 株式会社東芝 磁気抵抗素子及び磁気メモリ
JP4745414B2 (ja) * 2009-03-30 2011-08-10 株式会社東芝 磁気抵抗素子及び磁気メモリ
JP2011040483A (ja) * 2009-08-07 2011-02-24 Toshiba Corp 抵抗変化メモリ
JP5025696B2 (ja) * 2009-08-11 2012-09-12 株式会社東芝 抵抗変化メモリ
JP5214691B2 (ja) * 2010-09-17 2013-06-19 株式会社東芝 磁気メモリ及びその製造方法
JP5601181B2 (ja) * 2010-12-02 2014-10-08 富士通セミコンダクター株式会社 磁気抵抗効果素子及びその製造方法
JP2013016587A (ja) * 2011-07-01 2013-01-24 Toshiba Corp 磁気抵抗効果素子及びその製造方法
JP5665707B2 (ja) * 2011-09-21 2015-02-04 株式会社東芝 磁気抵抗効果素子、磁気メモリ及び磁気抵抗効果素子の製造方法
JP5659181B2 (ja) * 2012-03-21 2015-01-28 株式会社東芝 磁気抵抗効果素子の製造方法
JP5514256B2 (ja) * 2012-05-18 2014-06-04 株式会社東芝 磁気記憶素子及びその製造方法
JP5571142B2 (ja) * 2012-09-25 2014-08-13 株式会社東芝 磁気メモリ
JP5575198B2 (ja) * 2012-09-25 2014-08-20 株式会社東芝 磁気抵抗効果素子の製造方法及び磁気抵抗効果素子の製造装置
JP5680045B2 (ja) * 2012-11-14 2015-03-04 株式会社東芝 磁気抵抗素子及び磁気メモリ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10573805B2 (en) 2017-09-21 2020-02-25 Toshiba Memory Corporation Magnetic memory device

Also Published As

Publication number Publication date
JP2013243220A (ja) 2013-12-05
US20130307099A1 (en) 2013-11-21
US9117924B2 (en) 2015-08-25

Similar Documents

Publication Publication Date Title
JP5514256B2 (ja) 磁気記憶素子及びその製造方法
JP5680045B2 (ja) 磁気抵抗素子及び磁気メモリ
JP5502627B2 (ja) 磁気ランダムアクセスメモリ及びその製造方法
US9337419B2 (en) Magnetic memory cell and method of manufacturing the same
JP2013008868A (ja) 半導体記憶装置
US9252357B2 (en) Magnetoresistive element
US20150069556A1 (en) Magnetic memory and method for manufacturing the same
US20120217476A1 (en) Semiconductor memory device and method for manufacturing the same
JP2012160671A (ja) 磁気ランダムアクセスメモリ及びその製造方法
JP2016018964A (ja) 磁気抵抗効果素子
JP2013048210A (ja) 磁気抵抗素子
US9647203B2 (en) Magnetoresistive element having a magnetic layer including O
US10134981B1 (en) Free layer sidewall oxidation and spacer assisted magnetic tunnel junction (MTJ) etch for high performance magnetoresistive random access memory (MRAM) devices
US9306152B2 (en) Magnetic memory and method for manufacturing the same
JP2012099741A (ja) 磁気ランダムアクセスメモリ及びその製造方法
US10707268B2 (en) Magnetoresistive element and magnetic memory
US20150069554A1 (en) Magnetic memory and method of manufacturing the same
US9178134B2 (en) Magnetoresistive element and method of manufacturing the same
KR20110002706A (ko) 자기터널접합 장치 제조방법
JP2014135449A (ja) 磁気抵抗効果素子およびその製造方法
KR20100076556A (ko) 자기터널접합 장치 제조방법
JP2014241449A (ja) 磁気抵抗素子及び磁気メモリ
JP2012043854A (ja) 磁気トンネル接合素子及びその製造方法
JP2013008870A (ja) 半導体記憶装置
US20170069683A1 (en) Magnetoresistive memory device and manufacturing method of the same

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131210

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131219

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131226

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20140109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140304

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140328

R151 Written notification of patent or utility model registration

Ref document number: 5514256

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350