JP5500810B2 - 多層配線構造に空隙を形成する方法 - Google Patents

多層配線構造に空隙を形成する方法 Download PDF

Info

Publication number
JP5500810B2
JP5500810B2 JP2008263151A JP2008263151A JP5500810B2 JP 5500810 B2 JP5500810 B2 JP 5500810B2 JP 2008263151 A JP2008263151 A JP 2008263151A JP 2008263151 A JP2008263151 A JP 2008263151A JP 5500810 B2 JP5500810 B2 JP 5500810B2
Authority
JP
Japan
Prior art keywords
trench
layer
dielectric
film
conformal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008263151A
Other languages
English (en)
Other versions
JP2009152544A (ja
Inventor
シア リークン
シュー フイウェン
バルセアヌ ミヘアラ
マギー リー シェック メイイー
アール． ウィッティー デレック
マサッド イシェム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2009152544A publication Critical patent/JP2009152544A/ja
Application granted granted Critical
Publication of JP5500810B2 publication Critical patent/JP5500810B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/32—Carbides
    • C23C16/325—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3148—Silicon Carbide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31633—Deposition of carbon doped silicon oxide, e.g. SiOC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/101—Forming openings in dielectrics
    • H01L2221/1015—Forming openings in dielectrics for dual damascene structures
    • H01L2221/1036—Dual damascene with different via-level and trench-level dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)
  • Formation Of Insulating Films (AREA)

Description

発明の背景
発明の分野
[0001]本発明の実施形態は概して集積回路の製作に関する。より具体的には、本発明の実施形態は、低誘電定数を有する誘電材料を含む多層配線構造を形成する方法に関する。
関連技術の説明
[0002]集積回路形状は、このようなデバイスが数十年前に最初に導入されて以来、劇的に縮小している。これ以来、集積回路は概して（しばしばムーアの法則と称される）１８ヶ月サイズルールに従っており、これは、２年ごとにチップのデバイス数が２倍になるということを意味している。今日の製作設備は、０．１μｍ形状サイズを有するデバイスを定期的に製造しており、将来の設備はやがて、より小型の形状サイズを有するデバイスを製造しているだろう。
[0003]デバイス形状の継続的縮小は、低誘電定数（ｋ）値を有する膜に対する要求を生成しているが、これは、隣接する金属ライン間の容量結合が、集積回路でのデバイスサイズをさらに縮小するために、削減されなければならないからである。とりわけ、約３．０未満の誘電定数を有する絶縁体が望ましい。このような低誘電定数を有する絶縁体の例は、多孔性誘電体、炭素ドープ酸化シリコンおよびポリテトラフルオロエチレン（ＰＴＦＥ）を含んでいる。
[0004]多孔性炭素ドープ酸化シリコン膜を生成するために使用されてきた方法の１つは、有機シリコン化合物、および熱的に不安定な種や揮発性基を備える化合物を備えるガス混合物から膜を堆積した後、堆積膜を事後処置して、堆積膜から、有機基などの熱的に不安定な種や揮発性基を除去するためのものであった。熱的に不安定な種や揮発性基を堆積膜から除去することは膜にナノメートルサイズの間隙を作成し、これは膜の誘電定数を、例えば約２．５に低下させる。
[0005]ナノメートルサイズの間隙からなる大きな空隙の形成はさらに誘電定数を低下させるが、これは、空気がおよそ１の誘電定数を有しているからである。しかしながら、大型空隙の形成に使用された熱プロセスは複数の問題を有している。例えば、熱的除去はこの構造にストレスを作成し、これは安定性の問題を表している。
[0006]したがって、集積回路の形状の継続的縮小および従来の方法における既存の問題に関して、３．０未満の誘電定数を有する誘電層を形成する方法が必要とされている。
発明の概要
[0007]本発明は概して、より小型の特徴部に封入されている均一な空隙を含む多層配線構造を含む多層配線構造を形成する方法を提供する。
[0008]一実施形態は、第１の誘電層にトレンチを形成するステップであって、空隙が該第１の誘電層に形成されることになるステップと、該トレンチにコンフォーマル誘電バリア膜を堆積するステップであって、該コンフォーマル誘電バリア膜が、該第１の誘電層に該空隙を形成する際に使用されるウェットエッチング化学薬品に対するバリアとして作用するように構成されている低ｋ誘電材料を備えるステップと、該コンフォーマル低ｋ誘電層に金属拡散バリア膜を堆積するステップと、該トレンチを充填するために導電材料を堆積するステップとを備える、半導体構造に導電ラインを形成する方法を提供する。
[0009]別の実施形態は、第１の誘電層にトレンチを形成するステップであって、該トレンチが、導電材料をこの中に保有するように構成されているステップと、該トレンチに第１のコンフォーマル誘電バリア膜を堆積するステップと、該トレンチを充填するために第１の導電材料を堆積するステップと、該第１の誘電層を露出するために該第１の導電材料を平坦化するステップと、該導電材料に第１の自己整合型キャップ層を形成するステップと、該第１の導電材料および該第１の誘電層上に第１の多孔性誘電バリアを堆積するステップと、該第１の多孔性誘電バリアを介してウェットエッチング溶液を使用して該第１の誘電層を除去することによって該トレンチ間に空隙を形成するステップであって、該第１のコンフォーマル誘電バリア膜が該ウェットエッチング溶液に対するバリアおよびエッチングストップとして作用するステップとを備える、空隙を有する誘電構造を形成する方法を提供する。
[0010]さらに別の実施形態は、第１の誘電層にトレンチを形成するステップであって、角度付き側壁を有する該トレンチが底部では狭く、開口では広いステップと、該トレンチに第１のコンフォーマル誘電バリア膜を堆積するステップと、該トレンチを充填するために第１の導電材料を堆積するステップと、該第１の誘電層を露出するために該第１の導電材料を平坦化するステップと、該第１の導電材料周辺に逆トレンチを形成するために該第１の誘電層を除去するステップであって、該逆トレンチは角度付き側壁を有しており、また開口では狭く、底部では広いステップと、逆トレンチに第１の非コンフォーマル誘電層を堆積することによって該逆トレンチの少なくとも一部に空隙を形成するステップであって、特定の値より大きなアスペクト比を有する該逆トレンチに空隙が形成されているステップとを備える、空隙を有する誘電構造を形成する方法を提供する。
[0011]本発明の上記引用された特徴が詳細に理解されるように、上記簡潔に要約されている本発明に関するより特定的な説明は実施形態を参照してなされてもよく、この一部は添付の図面に図示されている。しかしながら、添付の図面は本発明の通常の実施形態のみを図示しており、また本発明は他の等しく効果的な実施形態を許容可能であるため、この範囲を制限するものと見なされるべきではない点に注目する。
[0018]理解を容易にするために、同一参照番号が、可能ならば、図面に共通の同一要素を指し示すために使用されてきた。一実施形態に開示されている要素は、具体的な引用なしに他の実施形態で効果的に利用可能であることが想定されている。
詳細な説明
[0019]本発明の実施形態は概して、多層配線構造に空隙を形成する方法を提供する。空隙は概して、金属構造が、例えばダマシン構造のトレンチレベルで緊密にパックされているエリアに形成される。コンフォーマル低ｋ誘電バリア膜が、空隙周辺に機械的サポートを提供し、かつ空隙形成中のウェットエッチング化学薬品および湿気から金属構造を保護するために、金属構造周辺に堆積される。一意の多孔性低ｋ誘電層が除去可能な層間誘電（ＩＬＤ）層上に形成される。多孔性誘電バリアは、ウェットエッチング化学薬品の浸透を許容し、かつＩＬＤ層の除去およびこの中への空隙の形成を可能にする皮膜として作用する。高密度誘電バリアは次いで多孔性誘電バリア上に堆積される。低ストレス低ｋＩＬＤ層は高密度誘電バリア上に堆積されてもよく、次のレベルで構造を形成するために誘電体を提供する。低ストレスＩＬＤ層は、多層配線構造内の空隙の形成によってもたらされるストレスを低減する。別の実施形態では、非コンフォーマル低ｋ誘電層が、側壁が傾斜されている金属構造周辺に堆積されており、空隙は、金属構造が緊密にパックされている非コンフォーマル低ｋ層の一部内に形成されてもよい。
多孔性誘電バリアを介する空隙の形成
[0020]図１Ａ〜図１Ｊは、本発明の実施形態に従って多層配線構造を形成する処理シーケンス中の基板スタックの断面図を概略的に図示している。図４は、図１Ａ〜図１Ｊに示されている処理シーケンスに従ったプロセス２００を図示している。
[0021]トランジスタなどのデバイスが半導体基板１０１上に形成された後、ビア層１０２が基板１０１上に形成されてもよい。ビア層１０２は通常、導電要素（ビア）１０３をこの中に形成している誘電膜である。導電要素１０３は、基板１０１に形成されたデバイスと電気的に連通するように構成されている。通常は導電材料および誘電体のトレンチ層およびビア層を交互に含んでいる多層配線構造がビア層１０２上に形成されて、基板１０１のデバイスに回路を提供する。トレンチ層は概して、導電ラインを形成している誘電膜のことである。ビア層は、一方のトレンチ層から別のトレンチ層への電気経路を提供する小型金属ビアを有する１層の誘電体である。
[0022]プロセス２００は、ビア層１０２上に多層配線構造を形成する方法を提供する。
[0023]ステップ２０１において、図１Ａに示されているエッチングストップ層１０４がビア層１０２上全体に堆積されて、第１の誘電層１０５、例えば二酸化シリコン層がエッチングストップ層１０４上に堆積される。エッチングストップ層１０４は、後続のエッチングステップ中にビア層１０２を保護し、かつ誘電拡散バリアとして作用するように構成されている。エッチングストップ層１０４はシリコンカーバイド層であってもよい。
[0024]ステップ２０２において、トレンチ１０６が誘電層１０５およびエッチングストップ層１０４に形成される。トレンチ１０６は、エッチングが続く、フォトレジストを使用するパターニングなどの、当業者に公知の任意の従来の方法を使用して形成されてもよい。
[0025]ステップ２０４において、コンフォーマル誘電バリア膜１０７が、トレンチ１０６の側壁を含む基板の上部表面全体に堆積される。コンフォーマル誘電バリア膜１０７は、後にトレンチ１０６に形成される銅線などの金属構造を、後続プロセス中のウェットエッチング化学薬品および湿気から保護するためのバリア層として作用するように構成されている。加えて、コンフォーマル誘電バリア膜１０７はまた、空隙が形成された後に、トレンチ１０６に形成されている金属構造に機械的サポートを提供する。一実施形態では、コンフォーマル誘電バリア膜１０７は低ｋ誘電バリア材料、例えば窒化ホウ素（ＢＮ）、窒化シリコン（ＳｉＮ）、シリコンカーバイド（ＳｉＣ）、窒化シリコンカーバイド（ＳｉＣＮ）、窒化シリコンホウ素（ＳｉＢＮ）またはこれらの組み合わせを備えている。
[0026]一実施形態では、コンフォーマル誘電バリア膜１０７は、プラズマ化学気相堆積（ＰＥＣＶＤ）プロセスによって形成された、約５．０未満のｋ値を具備する窒化ホウ素（ＢＮ）層である。コンフォーマル誘電バリア膜１０７は約１０Å〜約２００Åの厚さを有することがある。窒化ホウ素層の堆積は、ホウ素含有前駆体からホウ素含有膜を形成するステップと、このホウ素含有膜を窒素含有前駆体で処置するステップとを備えてもよい。ホウ素含有膜の形成はプラズマによって、またはこれなしで実行可能である。ホウ素含有前駆体はジボラン（Ｂ２Ｈ６）、ボラジン（Ｂ３Ｎ３Ｈ６）、またはボラジンのアルキル置換誘導体であってもよい。ホウ素含有膜の処置は、プラズマプロセス、紫外線（ＵＶ）硬化プロセス、熱アニーリングプロセスおよびこれらの組み合わせからなる群より選択されてもよい。窒素含有前駆体は窒素ガス（Ｎ２）、アンモニア（ＮＨ３）またはヒドラジン（Ｎ２Ｈ４）であってもよい。窒化ホウ素膜の堆積に関する詳細な説明は、２００７年５月２３日に出願された「Ｂｏｒｏｎ Ｎｉｔｒｉｄｅ ａｎｄ Ｂｏｒｏｎ−Ｎｉｔｒｉｄｅ Ｄｅｒｉｖｅｄ Ｍａｔｅｒｉａｌｓ Ｄｅｐｏｓｉｔｉｏｎ Ｍｅｔｈｏｄ」（代理人整理番号第１１９９６号）と題された米国仮特許出願第６０／９３９，８０２号に見られ、これは参照によって本明細書に組み込まれている。
[0027]ステップ２０６において、金属拡散バリア１０８がコンフォーマル誘電バリア膜１０７上に形成される。金属拡散バリア１０８は、トレンチ１０６および誘電構造に後に近接して堆積される金属ライン間の拡散を防止するように構成されている。金属拡散バリア１０８はタンタル（Ｔａ）および／または窒化タンタル（ＴａＮ）を備えてもよい。
[0028]ステップ２０８において、トレンチ１０６は、図１Ｂに示されているように、１つ以上の金属を備える導電ライン１０９によって充填されてもよい。一実施形態では、スパッタリングステップが、金属拡散バリア１０８およびコンフォーマル誘電バリア膜１０７をトレンチ１０６の底部壁の全体または一部から除去するために実行されてもよく、導電ライン１０９は、ビア層１０２の導電要素１０３と直接接触可能である。導電ライン１０９の堆積は、導電シード層を形成するステップと、導電シード層上に金属を堆積するステップとを備えてもよい。導電ライン１０９は、銅（Ｃｕ）、アルミニウム（Ａｌ）、または所望の伝導率の任意の適切な材料を備えてもよい。
[0029]ステップ２１０において、化学的機械的研磨（ＣＭＰ）プロセスが導電ライン１０９、金属拡散バリア１０８およびコンフォーマル誘電バリア膜１０７に実行されて、誘電層１０５が、図１Ｃに示されているように露出される。
[0030]ステップ２１２において、自己整合型キャップ層１１０が導電ライン１０９上に形成される。自己整合型キャップ層１１０は無電解堆積を使用して形成されてもよく、また導電ライン１０９の露出表面にのみ形成されてもよい。自己整合型キャップ層１１０は、空隙形成で使用されるウェットエッチング化学薬品から導電ライン１０９を保護し、かつ導電ライン１０９の上部表面全体への種の拡散を防止するためのバリアとして構成されている。自己整合型キャップ層１１０は銅および酸素両方の拡散を防止可能である。銅を備える導電ライン１０９について、自己整合型キャップ層１１０は、コバルト（Ｃｏ）、タングステン（Ｗ）またはモリブデン（Ｍｏ）、リン（Ｐ）、ホウ素（Ｂ）、レニウム（Ｒｅ）およびこれらの組み合わせを含有する多様な組成を備えてもよい。自己整合型キャップ層１１０の形成に関する詳細な説明は、「Ａｄｈｅｓｉｏｎ ａｎｄ Ｍｉｎｉｍｉｚｉｎｇ Ｏｘｉｄａｔｉｏｎ ｏｎ Ｅｌｅｃｔｒｏｌｅｓｓ Ｃｏ Ａｌｌｏｙ Ｆｉｌｍｓ ｆｏｒ Ｉｎｔｅｇｒａｔｉｏｎ ｗｉｔｈ Ｌｏｗ ｋ Ｉｎｔｅｒ−Ｍｅｔａｌ Ｄｉｅｌｅｃｔｉｒｃ ａｎｄ Ｅｔｃｈ Ｓｔｏｐ」と題された米国特許公報第２００７／００９９４１７号に見られ、これは参照によって本明細書に組み込まれている。
[0031]ステップ２１４において、多孔性誘電バリア１１１が導電ライン１０９およびコンフォーマル誘電バリア膜１０７上に堆積される。多孔性誘電バリア１１１は、ｋ＜４．０の低ｋ誘電バリアであってもよい。多孔性誘電バリア１１１は透過性であり、希釈フッ化水素（ＤＨＦ）溶液などのエッチング溶液を、第１の誘電層１０５などの除去可能な層に浸透させて、その下に空隙を形成することができる。多孔性誘電バリア１１１は炭素が豊富であり、疎水性である。多孔性誘電バリア１１１は概して、エッチング溶液との接触がこの構造に影響を与えない程度の低ウェットエッチングレートを有している。一実施形態では、低ウェットエッチングレートが、多孔性誘電バリア１１１におけるＳｉ−Ｏ結合を削減または排除することによって達成されてもよい。一実施形態では、多孔性誘電バリア１１１はまた、導電ライン１０９における銅などの金属に対する拡散バリア層として作用することもある。一実施形態では、多孔性誘電バリア１１１は疎水性であるため、ウェットエッチングプロセスからの残渣および汚染を最小化することができる。一実施形態では、多孔性誘電バリア１１１の疎水性は、多孔性誘電バリア１１１における炭素含有量をコントロールすることによって取得されてもよい。
[0032]一実施形態では、多孔性誘電バリア１１１は、シリコン酸素結合（Ｓｉ−Ｏ）なしの、シリコンカーバイド（ＳｉＣ）、窒化シリコンカーバイド（ＳｉＣＮ）またはこれらの組み合わせを備えている。一実施形態では、多孔性誘電バリア１１１は、約１０Å〜約１００Åの厚さを有することがある。別の実施形態では、多孔性誘電バリア１１１は、約５０Å〜約３００Åの厚さを有することがある。
[0033]多孔性誘電バリア１１１は、シリコンおよび炭素を含有する前駆体を使用する化学気相堆積法を使用して形成されてもよい。一実施形態では、低密度プラズマ条件が、多孔性誘電バリア１１１を形成するために使用される。一実施形態では、多孔性誘電バリア１１１は、参照によって本明細書に組み込まれている「Ｍｅｔｈｏｄ ｏｆ Ｉｍｐｒｏｖｉｎｇ Ｓｔａｂｉｌｉｔｙ ｉｎ Ｌｏｗ ｋ Ｂａｒｒｉｅｒ Ｌａｙｅｒｓ」と題された米国特許第６，７９０，７８８号における低ｋシリコンカーバイド層の堆積方法に類似の、水素を備える処理ガスと酸素フリー有機シリコン化合物を反応させることによって堆積されたシリコンカーバイド層であってもよい。
[0034]多孔性誘電バリアの形成方法に関する詳細な説明は、２００７年１０月９日に出願され、「Ｍｅｔｈｏｄ ｔｏ Ｏｂｔａｉｎ Ｌｏｗ Ｋ Ｄｉｅｌｅｃｔｒｉｃ Ｂａｒｒｉｅｒ ｗｉｔｈ Ｓｕｐｅｒｉｏｒ Ｅｔｃｈ Ｒｅｓｉｓｔｉｖｉｔｙ」と題された米国特許出願（代理人整理番号第１１４９８号）に見られ、これは参照によって本明細書に組み込まれている。実施例１は、多孔性誘電バリア１１１を堆積するための例示的レシピを列挙している。
実施例１
[0035]シリコンカーバイドを有する多孔性誘電バリアを堆積するためのＰＥＣＶＤ堆積プロセスは、トリメチルシラン（ＴＭＳ、（ＣＨ３）３ＳｉＨ）およびエチレン（Ｃ２Ｈ４）の組み合わせを備える前駆体を使用するステップを備えている。ＴＭＳ／エチレン比を含むプロセス条件は、炭素の原子パーセンテージが１５％以上になるように設定される。一実施形態では、エチレン／ＴＭＳ比は約１：１〜約８：１であり、ＴＭＳ／エチレン前駆体およびキャリアガスの流量は約５ｓｃｃｍ〜約１０，０００ｓｃｃｍであり、温度は約３５０℃でる。これらの条件について、チャンバ圧力は約１０ミリトール〜約１気圧であり、プラズマ生成の無線周波数（ＲＦ）電力は約１５Ｗ〜約３，０００Ｗであり、処理中の基板に前駆体を提供するように構成されている、基板とシャワーヘッド間の間隔は約２００ミル〜約２０００ミルである。
[0036]図４を参照すると、ステップ２１６において、空隙が形成されることになるエリアを露出するためにパターンが生成されてもよい。フォトレジスト層１１２が多孔性誘電バリア１１１上に堆積される。パターンは次いで、図１Ｄに示されているように、フォトレジスト層１１２で現像され、ホール１１３を介して多孔性誘電バリア１１１の一部を露出する。このパターンは、導電ライン１０９間の距離が特定の範囲にあるエリアに空隙を制限するために使用される。例えば、空隙は、近接する導電ライン１０９の距離が５ｎｍ以上であるエリアに制限されることがある。空隙は、緊密にパックされている導電ライン１０９間の誘電体のｋ値を低下させるためにもっとも効果的である。加えて、ピッチが大きい導電ライン１０９、またはビア層におけるビアなどの、かなり離れた金属構造間の空隙の形成は、機械的構造の一体性に影響を与えることがある。したがって、パターンは、特定の範囲に空隙を制限するように、本ステップで形成される。一実施形態では、空隙は近接する導電ライン１０９間に形成されてもよく、この場合導電ライン１０９間の距離は約５ｎｍ〜約２００ｎｍである。
[0037]ステップ２１８において、ウェットエッチングプロセスが実行される。第１の誘電層１０５の一部は、ホール１１３によって露出されている多孔性誘電バリア１１１を介してＤＨＦ溶液などのエッチング溶液に接触しており、また、図１Ｅに示されているように、空隙１１４を形成するために完全または部分的にエッチングされている。一実施形態では、ＤＨＦ溶液は水６に対してフッ化水素１を備えている。バッファ化されたフッ化水素（ＢＨＦ、ＮＨ４Ｆ＋ＨＦ＋Ｈ２Ｏ）などの他のウェットエッチング化学薬品もまた、多孔性誘電バリア１１１を介して第１の誘電層１０５をエッチングするために使用されてもよい。例示的なエッチング方法は、「Ｅｔｃｈ Ｐｒｏｃｅｓｓ ｆｏｒ Ｅｔｃｈｉｎｇ Ｍｉｃｒｏｓｔｒｕｃｔｕｒｅｓ」と題された米国特許第６，９３６，１８３号に見られ、これは参照によって本明細書に組み込まれている。図１Ｅに矢印で示されているように、エッチング溶液は多孔性誘電バリア１１１を介して第１の誘電層１０５に達し、エッチング生成物は多孔性誘電バリア１１１を介して除去される。
[0038]エッチングプロセスは、第１の誘電層１０５を囲むコンフォーマル誘電バリア膜１０７、エッチングストップ層１０４および多孔性誘電バリア１１１によってコントロールされる。コンフォーマル誘電バリア膜１０７および多孔性誘電バリア１１１はまた空隙１１４に均一な構造を提供する。クリーニングプロセスには、エッチングプロセスのフォトレジストおよび残渣を除去するためのエッチングプロセスが続いてもよい。
[0039]ステップ２２０において、図１Ｆに示されている高密度誘電バリア１１５は、空隙形成の完了時に多孔性誘電バリア１１１に堆積される。高密度誘電バリア１１５は、導電ライン１０９における銅などの金属の拡散、および空隙１１４への湿気の移行を防止するように構成されている。高密度誘電バリア１１５は、シリコンカーバイド（ＳｉＣ）、窒化シリコンカーバイド（ＳｉＣＮ）、窒化ホウ素（ＢＮ）、窒化シリコンホウ素（ＳｉＢＮ）、窒化シリコンホウ素カーバイド（ＳｉＢＣＮ）またはこれらの組み合わせなどの薄い低ｋ誘電バリア膜を備えてもよい。一実施形態では、高密度誘電バリア１１５は約２０Å〜約５００Åの厚さを有している。別の実施形態では、高密度誘電バリア１１５は約５０Å〜約２００Åの厚さを有する。
[0040]ステップ２２２において、ＩＬＤ層１１６が高密度誘電バリア１１５上に堆積されている。任意の適切な誘電材料がＩＬＤ層１１６として使用されてもよい。一実施形態では、ＩＬＤ層１１６は、トレンチ層間の誘電定数ｋ＜２．７の低ｋかつ低ストレス誘電体である。ＩＬＤ層１１６の低ストレスによってＩＬＤ層１１６は、空隙１１４の形成によって生成されたストレスを吸収および／または中和することができる。ＩＬＤ層１１６はまた、この構造をサポートするための良好な機械的特性を有している。一実施形態では、ＩＬＤ層１１６は約１００Å〜約５，０００Åの厚さを有している。ＩＬＤ層１１６は炭素ドープ二酸化シリコン、シリコンオキシカーバイド（ＳｉＯｘＣｙ）またはこれらの組み合わせであってもよい。ＩＬＤ層１１６の形成方法は、「Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｐｒｏｃｅｓｓ ｔｏ Ｐｒｏｄｕｃｅ Ｌｏｗ−Ｋ Ｄｉｅｌｅｃｔｒｉｃｓ ｗｉｔｈ Ｌｏｗ Ｓｔｒｅｓｓ ｂｙ Ｐｌａｓｍａ−Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ（ＰＥＣＶＤ）」と題された米国特許公報第２００６／００４３５９１号に見られ、これは参照によって本明細書に組み込まれている。
[0041]ステップ２２４において、エッチングストップ層１２７がＩＬＤ層１１６上に形成される。エッチングストップ層１２７は、ＩＬＤ層１１６上の後続トレンチ層に空隙を形成する際に使用されるウェットエッチング化学薬品からＩＬＤ層１１６を保護するように構成されている。一実施形態では、エッチングストップ層１２７はシリコンカーバイドを備えてもよい。
[0042]ステップ２２６において、第２の誘電層１１７がエッチングストップ層１２７上に形成される。第２の誘電層１１７は第１の誘電層１０５に類似していてもよい。一実施形態では、第２の誘電層１１７は二酸化シリコンを備えている。
[0043]ステップ２２７において、図１Ｆに示されているように、従来の二重ダマシン構造１１８は、新たなビア層および新たなトレンチ層をそれぞれこの中に形成するためにＩＬＤ層１１６および第２の誘電層１１７に形成されてもよい。二重ダマシン構造の形成についての詳細な説明は、「Ｍｅｔｈｏｄ ｏｆ Ｆａｂｒｉｃａｔｉｎｇ ａ Ｄｕａｌ Ｄａｍａｓｃｅｎｅ Ｉｎｔｅｒｃｏｎｎｅｃｔ Ｓｔｒｕｃｔｕｒｅ」と題された米国特許出願公報第２００６／０２１６９２６号に見られ、これは参照によって本明細書に組み込まれている。
[0044]図１Ｇ〜図１Ｊに示されているように、ステップ２０４〜２１８は、第２の誘電層１１７に形成されている導電ライン１２１間に空隙１２６を形成するために反復されてもよい。コンフォーマル誘電バリア膜１０７に類似のコンフォーマル誘電バリア膜１１９は、バリア層１０８に類似の金属拡散バリア層１２０の堆積前に、二重ダマシン構造１１８に堆積されてもよい。導電ライン１２１は、パンチスルーステップ後にダマシン構造１１８に形成されてもよい。自己整合型キャップ層１１０に類似のキャップ層１２２、および多孔性誘電バリア１１１に類似の多孔性誘電バリア１２３がＣＭＰプロセス後に形成されてもよい。フォトレジスト層１２４は、多孔性誘電バリア１２３と、フォトレジストに形成されているパターンとに堆積されてもよく、フォトレジスト層１２４のホール１２５を介して第２の誘電層１１７の一部を露出する。次いでウェットエッチングプロセスが、空隙１２６を形成するために使用される。
[0045]同様に、空隙は、上記プロセスを使用して各順次誘電層の選択領域に形成されてもよい。
[0046]上記空隙形成プロセスは、従来の空隙形成方法、例えば熱分解に対して複数の利点を有している。
[0047]まず、コンフォーマル誘電バリア１０７および１１９などのコンフォーマル低ｋ誘電バリアは、順次ステップで使用されている湿気および化学溶液から銅などの金属を保護するための良好な誘電バリアとして作用するのみならず、空隙形成後に導電ラインに機械的サポートを提供する。
[0048]第２に、熱分解と比較して、本発明の実施形態は、均一な空隙を形成するために選択的ウェットエッチング方法を使用する。特に、ＳｉＯ２などの形成されている誘電体を除去して空隙を形成するために、ＤＨＦおよびＢＨＦなどのウェットエッチング化学薬品が使用される。熱分解は選択的でなくてもよい。全ての使い捨て材料は除去されたりダメージを与えられたりすることになり、またこの構造における任意の残りの使い捨て材料は、後続のプロセスステップに信頼性の問題を招くことがある。本発明で使用されているウェットエッチング方法は選択的であってもよく、またフォトリソグラフィおよびパターニングステップを介して選択エリアにのみ適用してもよい。したがって、空隙のエリアパーセンテージおよび場所は、所望の誘電値ならびに必要な機械的強度を満たすように設計可能である。例えば、空隙は、２つの隣接する金属ライン間のピッチ長が１０ｎｍ〜２００ｎｍである高密度金属エリアに形成されてもよい。
[0049]第３に、低ストレス低誘電層が、スタック全体のストレスを最小化するために層間誘電体で使用されており、またこれは、配線構造全体に強力な機械的サポートを提供する。
[0050]第４に、ウェットエッチング化学薬品に対して透過的な多孔性誘電バリア膜が、ウェットエッチング溶液を除去可能な誘電層に浸透させて、その下に空隙を形成するための皮膜として使用される。
[0051]第５に、バリア層１１５などの薄い高密度密封誘電バリア膜が、拡散ならびに湿気の浸透を防止するために多孔性誘電バリア膜の上部に堆積される。
非コンフォーマル誘電層への空隙の形成
[0052]本発明の実施形態はまた、導電ライン間のトレンチに非コンフォーマル誘電層を堆積することによって空隙を生成する方法を提供する。角度付き側壁を具備するトレンチは、コントロールエッチングプロセスによって誘電層に形成されてもよい。側壁は、トレンチが底部より広い開口を有するように角度が付けられている。コンフォーマル誘電バリアが、ウェットエッチング化学薬品からのバリアを提供するためにトレンチ表面に堆積される。角度付き側壁を具備するトレンチは次いで、導電ラインを形成する導電材料で充填される。導電ライン周辺の誘電層は除去されて、導電ライン間に逆トレンチを残す。導電ライン間の逆トレンチは、底部より狭い開口を具備する角度付き側壁を有する。非コンフォーマル誘電層は次いで、導電ライン間のトレンチに堆積される。堆積プロセスは、空隙が狭いトレンチ内に形成するようにコントロールされてもよい。固体誘電層が形成されるが、この場合トレンチは広い。したがって、空隙形成は、マスクを使用せずに当然選択的である。２つの例示的処理シーケンスについて後述する。
シーケンス１
[0053]図２Ａ〜図２Ｊは、本発明の一実施形態に従って多層配線構造を形成する処理シーケンス２４０中の基板スタックの断面図を概略的に図示している。図５は、図２Ａ〜図２Ｊに示されている処理シーケンス２４０に従った処理ステップを図示している。
[0054]図２Ａに示されているように、トランジスタなどのデバイスが半導体基板１０１上に形成された後、ビア層１０２が基板１０１上に形成されてもよい。導電要素１０３は、基板１０１に形成されているデバイスと電気連通するように構成されている。エッチングストップ層１０４は次いでビア層１０２上全体に堆積される。第１の誘電層１０５、例えば二酸化シリコン層がエッチングストップ層１０４上に堆積される。
[0055]ステップ２４２において、角度付き側壁１３２を具備するトレンチ１３１は、フォトレジスト１３０に形成されているパターンを介するエッチングプロセスによって生成される。エッチングプロセスは概して、垂直壁を具備するトレンチを形成する際に使用される従来のエッチングプロセスと比較して異方性ではない。一実施形態では、等方性プラズマエッチングプロセスが、角度付き側壁１３２を具備するトレンチ１３１を形成するために使用されてもよい。側壁１３２の角度は、処理パラメータ、例えばバイアス電力レベルを調整することによってチューニング可能である。一実施形態では、トレンチ１３１の対向する側壁１３２間の角度αは、約５°〜約１３０°の範囲であってもよい。
[0056]ステップ２４４において、コンフォーマル誘電バリア膜１３３は、図２Ｂに示されているように、エッチングストップ層１０４およびフォトレジスト１３０の一部を除去した後にトレンチ１３１に堆積される。コンフォーマル誘電バリア膜１３３は、後にトレンチ１３１に形成される銅線などの金属構造をプロセス中の湿気および／または化学薬品から保護するためのバリア層として作用するように構成されている。加えて、コンフォーマル誘電バリア膜１３３はまた、周辺に空隙が形成された後、トレンチ１３１に形成されている金属構造に機械的サポートを提供する。一実施形態では、コンフォーマル誘電バリア膜１３３は窒化シリコン（ＳｉＮ）を備えている。コンフォーマル誘電バリア膜１３３は、窒化ホウ素（ＢＮ）、窒化シリコン（ＳｉＮ）、シリコンカーバイド（ＳｉＣ）、窒化シリコンカーバイド（ＳｉＣＮ）、窒化シリコンホウ素（ＳｉＢＮ）またはこれらの組み合わせなどの任意の適切な低ｋ誘電材料を備えてもよい。コンフォーマル誘電バリア膜１３３は、コンフォーマル誘電バリア膜１０７を堆積するために、図４のステップ２０４に説明されている類似のプロセスを使用して堆積されてもよい。
[0057]ステップ２４６において、金属拡散バリア１３４が、図２Ｂに示されているように、コンフォーマル誘電バリア膜１３３上に形成される。金属拡散バリア１３４は、後にトレンチ１３１およびこの構造に近接して堆積される金属ライン間の拡散を防止するように構成されている。高密度誘電バリアはタンタル（Ｔａ）および／または窒化タンタル（ＴａＮ）を備えてもよい。
[0058]ステップ２４８において、トレンチ１３１は、図２Ｃに示されているように、１つ以上の金属を備える導電ライン１３５によって充填されてもよい。一実施形態では、スパッタリングステップが、トレンチ１３１の底部壁の全部または一部から金属拡散バリア１３４およびコンフォーマル誘電バリア膜１３３を除去するために実行されてもよく、導電ライン１３５はビア層１０２の導電要素１０３と直接接触することができる。導電ライン１３５の堆積は、導電シード層を形成するステップと、導電シード層上に金属を堆積するステップとを備えてもよい。導電ライン１３５は、銅（Ｃｕ）、アルミニウム（Ａｌ）、または所望の伝導率を具備する任意の適切な材料を備えてもよい。
[0059]ステップ２５０において、化学的機械的研磨（ＣＭＰ）プロセスが、導電ライン１３５、金属拡散バリア１３４およびコンフォーマル誘電バリア膜１３３に対して実行され、誘電層１０５が、図２Ｃに示されているように露出される。
[0060]ステップ２５２において、自己整合型キャップ層１３６が導電ライン１３５上に形成される。自己整合型キャップ層１３６は、導電ライン１３５の上部表面における種の拡散を防止するバリアとなるように構成される。自己整合型キャップ層１３６は、銅および酸素両方の拡散を防止可能である。自己整合型キャップ層１３６は、無電解堆積を使用して形成されてもよく、また導電ラインの露出表面上にのみ形成されてもよい。自己整合型キャップ層１３６は、空隙形成で使用されるウェットエッチング化学薬品から導電ライン１３５を保護し、かつ導電ライン１３５の上部表面への種の拡散を防止するためのバリアとなるように構成されている。自己整合型キャップ層１３６は、銅および酸素両方の拡散を防止可能である。導電ライン１３５は銅を備えているため、自己整合型キャップ層１３６は、コバルト（Ｃｏ）、タングステン（Ｗ）またはモリブデン（Ｍｏ）、リン（Ｐ）、ホウ素（Ｂ）、レニウム（Ｒｅ）およびこれらの組み合わせを含有する多様な組成を備えてもよい。自己整合型キャップ層１３６の形成についての詳細な説明は、「Ａｄｈｅｓｉｏｎ ａｎｄ Ｍｉｎｉｍｉｚｉｎｇ Ｏｘｉｄａｔｉｏｎ ｏｎ Ｅｌｅｃｔｒｏｌｅｓｓ Ｃｏ Ａｌｌｏｙ Ｆｉｌｍｓ ｆｏｒ Ｉｎｔｅｇｒａｔｉｏｎ ｗｉｔｈ Ｌｏｗ ｋ Ｉｎｔｅｒ−Ｍｅｔａｌ Ｄｉｅｌｅｃｔｉｒｃ ａｎｄ Ｅｔｃｈ Ｓｔｏｐ」と題された米国特許公報第２００７／００９９４１７号に見られ、これは参照によって本明細書に組み込まれている。
[0061]ステップ２５４において、エッチングプロセスが、図２Ｄに示されているように、第１の誘電層１０５を除去して導電ライン１３５間に逆トレンチ１３７を形成するために実行されてもよい。逆トレンチ１３７は、逆トレンチ１３７を開口で狭く、かつ底部で広くする角度付き側壁１３８を有している。ウェットまたはドライエッチングプロセスは、第１の誘電層１０５を除去するために使用可能である。逆トレンチ１３７はエッチングストップ層１０４およびコンフォーマル誘電バリア膜１３３と整列され、これらはエッチング中にそれぞれビア層１０２および導電ライン１３５を保護する。
[0062]ステップ２５６において、非コンフォーマル誘電層１３９が、図２Ｅに示されているように、角度付き側壁を具備する逆トレンチ１３７に堆積される。非コンフォーマル誘電層１３９は、基板スタックの構造をサポートするための良好な機械的特性を具備する低ｋ、例えばｋ≦２．７の低ストレス層間誘電膜を備えている。逆トレンチ１３７の狭い開口は、逆トレンチ１３７のアスペクト比が特定の値より高い場合、非コンフォーマル誘電層１３９に空隙１４０を形成する開口付近でピッチオフさせる。トレンチのアスペクト比は概して、トレンチ高さ対トレンチ幅の比のことである。したがって、空隙１４０は、狭い逆トレンチ１３７内に形成される。非コンフォーマル誘電層１３９の固体層は、広い逆トレンチ１３７に形成されてもよい。結果として、角度付き側壁は空隙形成に対して当然の選択性を提供する。パターニングは必要ないため、コストを節約できる。
[0063]逆トレンチ１３７の側壁間の角度および逆トレンチ１３７のアスペクト比は、空隙１４０の場所をコントロールするために調整可能である。トレンチの側壁間の角度は、後続のＣＭＰプロセスが空隙のシールを破壊しないように空隙の垂直位置をコントロールするためにチューニングされてもよい。例えば、空隙は、トレンチの側壁間の角度が増大する場合に最小のアスペクト比でトレンチに形成してもよい。一実施形態では、空隙１４０は、相互に約１０ｎｍ〜約２００ｎｍの距離を有する隣接する導電ライン１３５間に形成されてもよい。
[0064]空隙１４０を導電ライン１３５の上部表面の下方に位置決めして、空隙１４０がＣＭＰプロセス後に、上に形成されている後続層に露出されないようにすることが望ましい。一実施形態では、非コンフォーマルＩＬＤ層１３９は約１００Å〜約５０００Åの厚さを有することがある。
[0065]一実施形態では、非コンフォーマル誘電層１３９は、炭素ドープ二酸化シリコン、シリコンオキシカーバイド（ＳｉＯｘＣｙ）またはこれらの組み合わせを備える低ｋ誘電材料である。類似の誘電層の形成方法は、「Ｍｅｔｈｏｄ ｏｆ Ｄｅｐｏｓｉｔｉｎｇ ａ Ｌｏｗ Ｋ Ｄｉｅｌｅｃｔｒｉｃ ｗｉｔｈ Ｏｒｇａｎｏ Ｓｉｌａｎｅ」と題された米国特許第６，０５４，３７９号にみられ、これは参照によって本明細書に組み込まれている。
[0066]ステップ２５８において、化学的機械的研磨（ＣＭＰ）プロセスが、図２Ｆに示されているように、自己整合型キャップ層１３６を露出するために非コンフォーマル誘電層１３９に実行される。空隙１４０はＣＭＰステップ後に依然としてシールされている。
[0067]ステップ２６０において、高密度誘電バリア１４１は、図２Ｆに示されているように、非コンフォーマル誘電層１３３上に堆積されてもよい。高密度誘電バリア１４１は、導電ライン１３５における銅などの金属の拡散、および空隙１４０からの種の移行を防止するように構成されている。高密度誘電バリア１４１は、シリコンカーバイド（ＳｉＣ）、窒化シリコンカーバイド（ＳｉＣＮ）、窒化ホウ素（ＢＮ）、窒化シリコンホウ素（ＳｉＢＮ）、窒化シリコンホウ素カーバイド（ＳｉＢＣＮ）またはこれらの組み合わせなどの薄い低ｋ誘電バリアを備えてもよい。一実施形態では、高密度誘電バリア１１５は約２０Å〜約２００Åの厚さを有している。
[0068]ステップ２６２において、ＩＬＤ層１４２は、図２Ｆに示されているように、高密度誘電バリア１４１に堆積される。ＩＬＤ層１４２は、この中にビアを形成するためにトレンチ層と誘電層間に誘電体を提供する、ｋ＜２．７の低ｋ誘電体である。ＩＬＤ層１４２はまた低ストレス膜であってもよい。一実施形態では、ＩＬＤ層１４２は約１００Å〜約５，０００Åの厚さを有する。ＩＬＤ層１４２は、炭素ドープ二酸化シリコン、シリコンオキシカーバイド（ＳｉＯｘＣｙ）またはこれらの組み合わせであってもよい。ＩＬＤ層１４２の形成方法は、「Ｍｅｔｈｏｄ ｏｆ Ｄｅｐｏｓｉｔｉｎｇ ａ Ｌｏｗ Ｋ Ｄｉｅｌｅｃｔｒｉｃ ｗｉｔｈ Ｏｒｇａｎｏ Ｓｉｌａｎｅ」と題された米国特許第６，０５４，３７９号に見られ、これは参照によって本明細書に組み込まれている。
[0069]ステップ２６４において、エッチングストップ層１５３がＩＬＤ層１４２上に形成される。エッチングストップ層１５３は、ＩＬＤ層１４２上の後続トレンチ層に空隙を形成する際に使用されるウェットエッチング化学薬品からＩＬＤ層１４２を保護するように構成されている。一実施形態では、エッチングストップ層１５３はシリコンカーバイドを備えてもよい。
[0070]ステップ２６６において、第２の誘電層１４３は、図２Ｇに示されているように、エッチングストップ層１５３上に堆積されてもよい。第２の誘電層１４３は、新たなトレンチ層用のトレンチをこの中に形成するように構成されている。第２の誘電層１４３は第１の誘電層１０５に類似していてもよい。一実施形態では、第２の誘電層１４３は二酸化シリコンを備えている。
[0071]ステップ２６８において、図２Ｇに示されているように、二重ダマシン構造１４４は、それぞれ新たなビア層および新たなトレンチ層をこの中に形成するためにＩＬＤ層１４２および第２の誘電層１４３に形成されてもよい。二重ダマシン構造１４４は、二重ダマシン構造１４４のトレンチが角度付き側壁１４５を有するように第２の誘電層１４３のエッチングがチューニングされる点を除いて、従来のダマシンプロセスを使用して形成されてもよい。二重ダマシン構造の形成についての詳細な説明は、「Ｍｅｔｈｏｄ ｏｆ Ｆａｂｒｉｃａｔｉｎｇ ａ Ｄｕａｌ Ｄａｍａｓｃｅｎｅ Ｉｎｔｅｒｃｏｎｎｅｃｔ Ｓｔｒｕｃｔｕｒｅ」と題された米国特許出願公報第２００６／０２１６９２６号に見られ、これは参照によって本明細書に組み込まれている。
[0072]図２Ｇ〜図２Ｊに示されているように、ステップ２４４〜２５８は、第２の誘電層１４３に形成されている導電ライン１４８間に空隙１５２を形成するために反復されてもよい。コンフォーマル誘電バリア膜１３３に類似のコンフォーマル誘電バリア膜１４６は、金属拡散バリア１３４に類似の金属拡散バリア層１４７の堆積前に二重ダマシン構造１４４に堆積されてもよい。導電ライン１４８は、導電ライン１４８が導電ライン１３５に電気的に接続されるように、パンチスルーステップ後にダマシン構造１４４に形成されてもよい。キャップ層１３６に類似のキャップ層１４９はＣＭＰプロセス後に形成されてもよい。第２の誘電層１４３は次いで除去されて、導電ライン１４８間に角度付き側壁を具備するトレンチ１５０を形成する。非コンフォーマル層１３９に類似の非コンフォーマル誘電層１５１が次いで堆積されて、高アスペクト比を有するトレンチ１５０内に空隙１５２を形成する。非コンフォーマル誘電層１５１はＣＭＰプロセスに付され、かつ後続プロセスを準備する。
[0073]類似のプロセスが、空隙が望まれる後続トレンチ層ごとに実行されてもよい。
シーケンス２
[0074]図３Ａ〜図３Ｆは、本発明の別の実施形態に従って多層配線構造を形成する処理シーケンス２８０中の基板スタックの断面図を概略的に図示している。図６は、図３Ａ〜図３Ｆに示されている処理シーケンス２８０に従った処理ステップを図示している。
[0075]プロセスシーケンス２８０は、図３Ａ〜図３Ｃに示されているように、処理シーケンス２４０のステップ２４２〜２５４に類似のステップ２４２〜２５４を備えている。ビア層１０２は基板１０１上に形成されてもよい。導電要素１０３は、基板１０１に形成されているデバイスと電気的に連通するように構成されている。エッチングストップ層１０４は次いでビア層１０２上全体に堆積される。第１の誘電層１０５はエッチングストップ層１０４上に堆積される。角度付き側壁１３２を具備するトレンチ１３１は第１の誘電層１０５内に形成される。コンフォーマル誘電バリア膜１３３および金属拡散バリア１３４は後に堆積される。導電ライン１３５はトレンチ１３１に形成される。ＣＭＰプロセスが実行され、導電ライン１３５上への自己整合型キャップ層１３６の形成が続く。第１の誘電層１０５は次いで除去されて、導電ライン１３５間に逆トレンチ１３７を形成する。逆トレンチ１３７は、開口が底部よりも狭い角度付き側壁１３８を有している。
[0076]ステップ２５４に続くステップ２８６において、コンフォーマル誘電バリア膜１６０が、図３Ｄに示されているように、逆トレンチ１３７および導電ライン１３５上、つまり上部表面全体に堆積される。コンフォーマル誘電バリア膜１６０は、導電ライン１３５などの金属構造と、トレンチ１３７に後に形成される空隙を保護するためのバリア層として作用するように構成される。一実施形態では、コンフォーマル誘電バリア膜１６０は低ｋ誘電バリア材料、例えば窒化シリコン（ＳｉＮ）、シリコンカーバイド（ＳｉＣ）、窒化シリコンカーバイド（ＳｉＣＮ）、窒化シリコンホウ素（ＳｉＢＮ）またはこれらの組み合わせを備えている。一実施形態では、コンフォーマル誘電バリア膜１６０は約１０Å〜約２００Åの厚さを有することがある。コンフォーマル誘電バリア膜１６０の組成および形成は、図４のステップ２０４に説明されているコンフォーマル誘電バリア膜１０７に類似していることもある。
[0077]ステップ２８８において、非コンフォーマルＩＬＤ層１６１がコンフォーマル誘電バリア膜１６０上に堆積される。非コンフォーマルＩＬＤ層１６１の堆積は、図５のステップ２５６に説明されている非コンフォーマルＩＬＤ層１３９の堆積に類似していることもある。空隙１６２が、高アスペクト比を有するトレンチ１３７の非コンフォーマルＩＬＤ層１６１に形成されてもよい。非コンフォーマルＩＬＤ層１６１の堆積に続くＣＭＰプロセスは、導電ライン１３６や自己整合型キャップ層１３６を露出するために非コンフォーマルＩＬＤ層１６１まで研磨しないため、空隙１６２の場所は逆トレンチ１３７内に制限されなくてもよく、堆積プロセスに柔軟性を提供することができる。図３Ｄに示されているように、空隙１６２は導電ライン１３５の上部の上部表面より高く配置されてもよい。一実施形態では、非コンフォーマルＩＬＤ層１６１は約１００Å〜５，０００Åの厚さを有してもよい。
[0078]ステップ２９０において、ＣＭＰプロセスが非コンフォーマルＩＬＤ層１６１に実行され、非コンフォーマルＩＬＤ層１６１は次のステップでは平らであり、導電ライン１３５を後続トレンチ層に接続するために導電ライン１３５およびビア層を収容するのに十分な厚さを有している。
[0079]ステップ２９２において、エッチングストップ層１６６が非コンフォーマルＩＬＤ層１６１上に形成される。エッチングストップ層１６６は、ＩＬＤ層１６１上の後続トレンチ層に空隙を形成する際に使用されるウェットエッチング化学薬品からＩＬＤ層１６１を保護するように構成されている。一実施形態では、エッチングストップ層１６６はシリコンカーバイドを備えてもよい。
[0080]ステップ２９４において、第２の誘電層１６３が、図３Ｅに示されているように、エッチングストップ層１６６上に堆積される。第２の誘電層１６３は、新たなトレンチ層に対するトレンチを形成するように構成されている。一実施形態では、第２の誘電層１６３は二酸化シリコンを備えている。別の実施形態では、エッチングストップ層は第２の誘電層１６３と非コンフォーマルＩＬＤ層１６１間に堆積されてもよい。
[0081]ステップ２９６において、図３Ｆに示されているように、二重ダマシン構造１６４が非コンフォーマルＩＬＤ層１６１および第２の誘電層１６３に形成されてもよい。二重ダマシン構造１６４は、非コンフォーマルＩＬＤ層１６１に形成されているビア１６４ａと、第２の誘電層１６３に形成されているトレンチ１６４ｂとを備えている。二重ダマシン構造１６４は、トレンチ１６４ｂのトレンチが角度付き側壁１６５を有するように第２の誘電層１６３のエッチングがチューニングされる点を除いて従来のダマシンプロセスを使用して形成されてもよい。
[0082]プロセスシーケンス２８０のステップ２４４〜２５２は、新たなビア層および新たなトレンチ層の形成を完了させるために反復されてもよい。
[0083]類似のプロセスが新たなビアおよびトレンチ層ごとに実行されてもよく、この場合空隙が誘電構造で所望されている。
[0084]上記は本発明の実施形態を目的としているが、本発明の他のさらなる実施形態がこの基本的範囲から逸脱せずに考案されてもよく、またこの範囲は以下の特許請求の範囲によって判断される。
本発明の実施形態に従って多層配線構造を形成する処理シーケンス中の基板スタックの断面図を概略的に図示している。 本発明の実施形態に従って多層配線構造を形成する処理シーケンス中の基板スタックの断面図を概略的に図示している。 本発明の実施形態に従って多層配線構造を形成する処理シーケンス中の基板スタックの断面図を概略的に図示している。 本発明の実施形態に従って多層配線構造を形成する処理シーケンス中の基板スタックの断面図を概略的に図示している。 本発明の実施形態に従って多層配線構造を形成する処理シーケンス中の基板スタックの断面図を概略的に図示している。 本発明の実施形態に従って多層配線構造を形成する処理シーケンス中の基板スタックの断面図を概略的に図示している。 本発明の実施形態に従って多層配線構造を形成する処理シーケンス中の基板スタックの断面図を概略的に図示している。 本発明の実施形態に従って多層配線構造を形成する処理シーケンス中の基板スタックの断面図を概略的に図示している。 本発明の実施形態に従って多層配線構造を形成する処理シーケンス中の基板スタックの断面図を概略的に図示している。 本発明の実施形態に従って多層配線構造を形成する処理シーケンス中の基板スタックの断面図を概略的に図示している。 本発明の別の実施形態に従って多層配線構造を形成する処理シーケンス中の基板スタックの断面図を概略的に図示している。 本発明の別の実施形態に従って多層配線構造を形成する処理シーケンス中の基板スタックの断面図を概略的に図示している。 本発明の別の実施形態に従って多層配線構造を形成する処理シーケンス中の基板スタックの断面図を概略的に図示している。 本発明の別の実施形態に従って多層配線構造を形成する処理シーケンス中の基板スタックの断面図を概略的に図示している。 本発明の別の実施形態に従って多層配線構造を形成する処理シーケンス中の基板スタックの断面図を概略的に図示している。 本発明の別の実施形態に従って多層配線構造を形成する処理シーケンス中の基板スタックの断面図を概略的に図示している。 本発明の別の実施形態に従って多層配線構造を形成する処理シーケンス中の基板スタックの断面図を概略的に図示している。 本発明の別の実施形態に従って多層配線構造を形成する処理シーケンス中の基板スタックの断面図を概略的に図示している。 本発明の別の実施形態に従って多層配線構造を形成する処理シーケンス中の基板スタックの断面図を概略的に図示している。 本発明の別の実施形態に従って多層配線構造を形成する処理シーケンス中の基板スタックの断面図を概略的に図示している。 本発明の別の実施形態に従って多層配線構造を形成する処理シーケンス中の基板スタックの断面図を概略的に図示している。 本発明の別の実施形態に従って多層配線構造を形成する処理シーケンス中の基板スタックの断面図を概略的に図示している。 本発明の別の実施形態に従って多層配線構造を形成する処理シーケンス中の基板スタックの断面図を概略的に図示している。 本発明の別の実施形態に従って多層配線構造を形成する処理シーケンス中の基板スタックの断面図を概略的に図示している。 本発明の別の実施形態に従って多層配線構造を形成する処理シーケンス中の基板スタックの断面図を概略的に図示している。 本発明の別の実施形態に従って多層配線構造を形成する処理シーケンス中の基板スタックの断面図を概略的に図示している。 図１Ａ〜図１Ｊに示されている処理シーケンスに従った処理ステップを図示している。 図２Ａ〜図２Ｊに示されている処理シーケンスに従った処理ステップを図示している。 図３Ａ〜図３Ｆに示されている処理シーケンスに従った処理ステップを図示している。
符号の説明
１０１…基板、１０２…ビア層、１０３…導電要素、１０４…エッチングストップ層、１０５…第１の誘電層、１０６…トレンチ、１０７…コンフォーマル誘電バリア膜、１０８…金属拡散バリア、１０９…導電ライン、１１０…自己整合型キャップ層、１１１…多孔性誘電バリア、１１２…フォトレジスト層、１１３…ホール、１１４…空隙、１１５…高密度誘電バリア、１１６…ＩＬＤ層、１１７…第２の誘電層、１１８…ダマシン構造、１１９…誘電バリア、１２０…金属拡散バリア層、１２１…導電ライン、１２２…キャップ層、１２３…多孔性誘電バリア、１２４…フォトレジスト層、１２５…ホール、１２６…空隙、１２７…エッチングストップ層、１３０…フォトレジスト、１３１…トレンチ、１３２…角度付き側壁、１３３…バリア膜、１３４…金属拡散バリア、１３５…導電ライン、１３６…自己整合型キャップ層、１３７…逆トレンチ、１３８…側壁、１３９…非コンフォーマル誘電層、１４０…空隙、１４１…高密度誘電バリア、１４２…ＩＬＤ層、１４３…第２の誘電層、１４４…二重ダマシン構造、１４５…角度付き側壁、１４６…コンフォーマル誘電バリア膜、１４７…金属拡散バリア層、１４８…導電ライン、１４９…キャップ層、１５０…トレンチ、１５１…非コンフォーマル誘電層、１５２…空隙、１５３…エッチングストップ層、１６０…コンフォーマル誘電バリア膜、１６１…非コンフォーマルＩＬＤ層、１６２…空隙、１６３…第２の誘電層、１６４…二重ダマシン構造、１６４ａ…ビア、１６４ｂ…トレンチ、１６５…角度付き側壁、１６６…エッチングストップ層、２００…プロセス、２０１、２０２、２０４、２０６、２０８、２１０、２１２、２１４、２１６、２１８、２２０、２２２、２２４、２２６、２２７、２４２，２４４，２４６，２４８，２５０，２５２，２５４，２５６，２５８，２６０，２６２，２６４、２６６，２６８，２８０，２８６，２８８，２９０，２９２，２９４，２９６…ステップ、２４０…処理シーケンス

Claims (10)

  1. 半導体構造に導電ラインを形成する方法であって、
    第１の誘電層にトレンチを形成するステップと、
    前記トレンチにコンフォーマル低ｋ誘電バリア膜を堆積するステップであって、前記コンフォーマル低ｋ誘電バリア膜がプラズマ化学気相堆積（ＰＥＣＶＤ）プロセスにより形成された窒化ホウ素（ＢＮ）膜を備え、前記コンフォーマル低ｋ誘電バリア膜を堆積するステップが、
    ホウ素含有前駆体からホウ素含有膜を形成する工程と、
    窒素を前記ホウ素含有膜に取り込んで窒化ホウ素膜を形成するために、前記ホウ素含有膜を窒素含有前駆体で処置する工程と、を備えるステップと、
    前記コンフォーマル低ｋ誘電バリア膜上に金属拡散バリア膜を堆積するステップと、
    前記トレンチを充填するために導電材料を堆積するステップと、
    前記第１の誘電層を露出するために前記導電材料を平坦化するステップと、
    前記導電材料上に自己整合型キャップ層を形成するステップと、
    ウェットエッチング化学薬品を使用して前記第１の誘電層を除去するステップであって、前記コンフォーマル低ｋ誘電バリア膜の前記窒化ホウ素膜が、前記ウェットエッチング化学薬品に対する前記導電材料のバリアとして作用するステップと、
    を備える方法。
  2. 前記第１の誘電層を除去する前に、前記導電材料および前記第１の誘電層上に多孔性誘電バリアを堆積するステップであって、前記第１の誘電層が、前記多孔性誘電バリアを介して前記ウェットエッチング化学薬品を使用して除去されるステップをさらに備える、請求項１に記載の方法。
  3. 前記多孔性誘電バリアが、シリコンカーバイド（ＳｉＣ）結合、窒化シリコンカーバイド（ＳｉＣＮ）結合またはこれらの組み合わせを備えており、かつシリコン酸素結合を具備していない、請求項２に記載の方法。
  4. 前記多孔性誘電バリアを堆積するステップが、トリメチルシラン（ＴＭＳ、（ＣＨ３）３ＳｉＨ）およびエチレン（Ｃ２Ｈ４）の組み合わせを備える前駆体を使用してシリコンカーバイド層を堆積する工程を備える、請求項３に記載の方法。
  5. 前記第１の誘電層を除去した後に非コンフォーマル誘電層を堆積するステップをさらに備えており、前記トレンチを形成するステップが角度付き側壁を具備するトレンチを形成する工程を備えており、前記トレンチが底部では狭くかつ開口では広く、前記第１の誘電層を除去するステップが前記導電材料周辺に逆トレンチを形成し、前記非コンフォーマル誘電層を堆積するステップが、特定の値より大きなアスペクト比を有する前記逆トレンチに空隙を形成する、請求項１に記載の方法。
  6. 前記トレンチの対向する角度付き側壁間の角度は約５°〜１３０°である、請求項５に記載の方法。
  7. 前記非コンフォーマル誘電層を堆積する前に前記逆トレンチ上にコンフォーマル誘電バリア膜を堆積するステップをさらに備える、請求項５に記載の方法。
  8. 空隙を有する誘電構造を形成する方法であって、
    第１の誘電層にトレンチを形成するステップであって、前記トレンチが導電材料をこの中に保有するように構成されているステップと、
    前記トレンチに第１のコンフォーマル誘電バリア膜を堆積するステップであって、前記第１のコンフォーマル誘電バリア膜がプラズマ化学気相堆積（ＰＥＣＶＤ）プロセスにより形成された窒化ホウ素（ＢＮ）膜を備え、前記窒化ホウ素膜が５未満のｋ値を有し、前記第１のコンフォーマル誘電バリア膜を堆積するステップが、
    ホウ素含有前駆体からホウ素含有膜を形成する工程と、
    窒素を前記ホウ素含有膜に取り込んで窒化ホウ素膜を形成するために、前記ホウ素含有膜を窒素含有前駆体で処置する工程と、を備えるステップと、
    前記トレンチを充填するために第１の導電材料を堆積するステップと、
    前記第１の誘電層を露出するために前記第１の導電材料を平坦化するステップと、
    前記導電材料上に第１の自己整合型キャップ層を形成するステップと、
    前記第１の導電材料および前記第１の誘電層上に第１の多孔性誘電バリアを堆積するステップと、
    前記第１の多孔性誘電バリアを介してウェットエッチング溶液を使用して前記第１の誘電層を除去することによって前記トレンチ間に空隙を形成するステップであって、前記第１のコンフォーマル誘電バリア膜が前記ウェットエッチング溶液に対するバリアおよびエッチングストップとして作用するステップと、
    を備える方法。
  9. 前記第１の多孔性誘電バリアが、シリコンカーバイド（ＳｉＣ）結合、窒化シリコンカーバイド（ＳｉＣＮ）結合またはこれらの組み合わせを備えており、また一酸化シリコン（ＳｉＯ）を具備していない、請求項８に記載の方法。
  10. 空隙を有する誘電構造を形成する方法であって、
    第１の誘電層にトレンチを形成するステップであって、角度付き側壁を具備する前記トレンチが底部で狭くかつ開口で広いステップと、
    前記トレンチに第１のコンフォーマル誘電バリア膜を堆積するステップあって、前記第１のコンフォーマル誘電バリア膜がプラズマ化学気相堆積（ＰＥＣＶＤ）プロセスにより形成された窒化ホウ素（ＢＮ）膜を備え、前記窒化ホウ素膜が５未満のｋ値を有し、前記第１のコンフォーマル誘電バリア膜を堆積するステップが、
    ホウ素含有前駆体からホウ素含有膜を形成する工程と、
    窒素を前記ホウ素含有膜に取り込んで窒化ホウ素膜を形成するために、前記ホウ素含有膜を窒素含有前駆体で処置する工程と、を備えるステップと、
    前記トレンチを充填するために第１の導電材料を堆積するステップと、
    前記第１の誘電層を露出するために前記第１の導電材料を平坦化するステップと、
    前記第１の導電材料周辺に逆トレンチを形成するために前記第１の誘電層を除去するステップであって、前記逆トレンチが角度付き側壁を有しており、また開口で狭くかつ底部で広いステップと、
    前記逆トレンチに第１の非コンフォーマル誘電層を堆積することによって空隙を形成するステップであって、前記空隙が、少なくとも部分的に、特定の値より大きなアスペクト比を有する前記逆トレンチに形成されるステップと、
    を備える方法。
JP2008263151A 2007-10-09 2008-10-09 多層配線構造に空隙を形成する方法 Expired - Fee Related JP5500810B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/869,409 US20090093100A1 (en) 2007-10-09 2007-10-09 Method for forming an air gap in multilevel interconnect structure
US11/869,409 2007-10-09

Publications (2)

Publication Number Publication Date
JP2009152544A JP2009152544A (ja) 2009-07-09
JP5500810B2 true JP5500810B2 (ja) 2014-05-21

Family

ID=40523625

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008263151A Expired - Fee Related JP5500810B2 (ja) 2007-10-09 2008-10-09 多層配線構造に空隙を形成する方法

Country Status (5)

Country Link
US (1) US20090093100A1 (ja)
JP (1) JP5500810B2 (ja)
KR (1) KR101027216B1 (ja)
CN (1) CN101431047B (ja)
TW (1) TW200939394A (ja)

Families Citing this family (269)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2910178B1 (fr) * 2006-12-15 2009-05-15 St Microelectronics Sa Procede de realisation d'un element dielectrique poreux et element dielectrique correspondant
JP5342811B2 (ja) * 2008-06-09 2013-11-13 東京エレクトロン株式会社 半導体装置の製造方法
US8563090B2 (en) * 2008-10-16 2013-10-22 Applied Materials, Inc. Boron film interface engineering
US8456009B2 (en) * 2010-02-18 2013-06-04 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure having an air-gap region and a method of manufacturing the same
US8951911B2 (en) * 2011-03-31 2015-02-10 Applied Materials, Inc. Process for damascene structure with reduced low-k damage
US20130023129A1 (en) 2011-07-20 2013-01-24 Asm America, Inc. Pressure transmitter for a semiconductor processing environment
KR101619682B1 (ko) * 2011-12-29 2016-05-10 인텔 코포레이션 후드층을 갖는 에어갭 인터커넥트 및 그 형성 방법
KR101898876B1 (ko) * 2012-03-02 2018-09-17 삼성전자주식회사 반도체 소자 및 그 제조 방법
US9064764B2 (en) 2012-03-22 2015-06-23 Sionyx, Inc. Pixel isolation elements, devices, and associated methods
US20130323930A1 (en) * 2012-05-29 2013-12-05 Kaushik Chattopadhyay Selective Capping of Metal Interconnect Lines during Air Gap Formation
CN102683274B (zh) * 2012-06-05 2017-04-19 上海集成电路研发中心有限公司 应用于铜互连的空气间隔工艺
KR101986126B1 (ko) * 2012-07-18 2019-06-05 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법
US9490163B2 (en) * 2012-08-31 2016-11-08 Taiwan Semiconductor Manufacturing Company Limited Tapered sidewall conductive lines and formation thereof
US10714315B2 (en) 2012-10-12 2020-07-14 Asm Ip Holdings B.V. Semiconductor reaction chamber showerhead
US20160376700A1 (en) 2013-02-01 2016-12-29 Asm Ip Holding B.V. System for treatment of deposition reactor
KR102003881B1 (ko) * 2013-02-13 2019-10-17 삼성전자주식회사 반도체 소자 및 그 제조 방법
US9762830B2 (en) 2013-02-15 2017-09-12 Sionyx, Llc High dynamic range CMOS image sensor having anti-blooming properties and associated methods
US9040421B2 (en) * 2013-05-03 2015-05-26 GlobalFoundries, Inc. Methods for fabricating integrated circuits with improved contact structures
KR102037830B1 (ko) 2013-05-20 2019-10-29 삼성전자주식회사 반도체 장치 및 그 제조 방법
CN104241194B (zh) * 2013-06-20 2017-10-27 中芯国际集成电路制造(上海)有限公司 半导体互连结构及其制作方法
US9024411B2 (en) * 2013-08-12 2015-05-05 International Business Machines Corporation Conductor with sub-lithographic self-aligned 3D confinement
US9514986B2 (en) 2013-08-28 2016-12-06 Taiwan Semiconductor Manufacturing Company, Ltd. Device with capped through-substrate via structure
CN104517894B (zh) * 2013-09-29 2018-10-16 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US20150162277A1 (en) * 2013-12-05 2015-06-11 International Business Machines Corporation Advanced interconnect with air gap
KR102146705B1 (ko) * 2013-12-23 2020-08-21 삼성전자주식회사 반도체 소자의 배선 구조물 및 그 형성 방법
US9230911B2 (en) 2013-12-30 2016-01-05 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method of forming the same
JP6284144B2 (ja) * 2014-02-14 2018-02-28 マクセルホールディングス株式会社 電鋳品及びその製造方法
US9177931B2 (en) 2014-02-27 2015-11-03 Globalfoundries U.S. 2 Llc Reducing thermal energy transfer during chip-join processing
US9472453B2 (en) * 2014-03-13 2016-10-18 Qualcomm Incorporated Systems and methods of forming a reduced capacitance device
US9370907B2 (en) 2014-03-20 2016-06-21 Seagate Technology Llc Apparatuses and methods utilizing etch stop layers
US10490497B2 (en) * 2014-06-13 2019-11-26 Taiwan Semiconductor Manufacturing Company, Ltd. Selective formation of conductor nanowires
KR20150145823A (ko) 2014-06-19 2015-12-31 삼성전자주식회사 메모리 장치 및 그 제조 방법
US9583380B2 (en) * 2014-07-17 2017-02-28 Globalfoundries Inc. Anisotropic material damage process for etching low-K dielectric materials
US10163792B2 (en) 2014-07-28 2018-12-25 Qualcomm Incorporated Semiconductor device having an airgap defined at least partially by a protective structure
US9991200B2 (en) * 2014-09-25 2018-06-05 Taiwan Semiconductor Manufacturing Company, Ltd. Air gap structure and method
US10941490B2 (en) 2014-10-07 2021-03-09 Asm Ip Holding B.V. Multiple temperature range susceptor, assembly, reactor and system including the susceptor, and methods of using the same
US9502293B2 (en) * 2014-11-18 2016-11-22 Globalfoundries Inc. Self-aligned via process flow
TWI590735B (zh) * 2014-12-15 2017-07-01 財團法人工業技術研究院 訊號傳輸板及其製作方法
WO2016105344A1 (en) * 2014-12-22 2016-06-30 Intel Corporation Via self alignment and shorting improvement with airgap integration capacitance benefit
CN109216267A (zh) 2014-12-23 2019-01-15 英特尔公司 解耦过孔填充
US10276355B2 (en) 2015-03-12 2019-04-30 Asm Ip Holding B.V. Multi-zone reactor, system including the reactor, and method of using the same
US9793212B2 (en) * 2015-04-16 2017-10-17 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures and methods of forming same
US10458018B2 (en) 2015-06-26 2019-10-29 Asm Ip Holding B.V. Structures including metal carbide material, devices including the structures, and methods of forming same
CN108369923B (zh) 2015-09-23 2023-03-14 英特尔公司 防止过孔穿通的无掩模气隙
US9633896B1 (en) 2015-10-09 2017-04-25 Lam Research Corporation Methods for formation of low-k aluminum-containing etch stop films
US10211308B2 (en) 2015-10-21 2019-02-19 Asm Ip Holding B.V. NbMC layers
KR102334736B1 (ko) * 2015-12-03 2021-12-03 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9812353B2 (en) 2015-12-03 2017-11-07 Samsung Electronics Co., Ltd. Semiconductor device and method of manufacturing the same
US9984967B2 (en) * 2015-12-21 2018-05-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and manufacturing method thereof
US11139308B2 (en) 2015-12-29 2021-10-05 Asm Ip Holding B.V. Atomic layer deposition of III-V compounds to form V-NAND devices
US9653348B1 (en) 2015-12-30 2017-05-16 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
SG11201806578XA (en) * 2016-02-02 2018-09-27 Tokyo Electron Ltd Self-alignment of metal and via using selective deposition
US10529554B2 (en) 2016-02-19 2020-01-07 Asm Ip Holding B.V. Method for forming silicon nitride film selectively on sidewalls or flat surfaces of trenches
US10490483B2 (en) 2016-03-07 2019-11-26 Micron Technology, Inc. Low capacitance through substrate via structures
US9837355B2 (en) * 2016-03-22 2017-12-05 International Business Machines Corporation Method for maximizing air gap in back end of the line interconnect through via landing modification
JP6329199B2 (ja) * 2016-03-30 2018-05-23 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
US10607885B2 (en) 2016-03-30 2020-03-31 Intel Corporation Shell structure for insulation of a through-substrate interconnect
US11453943B2 (en) 2016-05-25 2022-09-27 Asm Ip Holding B.V. Method for forming carbon-containing silicon/metal oxide or nitride film by ALD using silicon precursor and hydrocarbon precursor
US10612137B2 (en) 2016-07-08 2020-04-07 Asm Ip Holdings B.V. Organic reactants for atomic layer deposition
US9859151B1 (en) * 2016-07-08 2018-01-02 Asm Ip Holding B.V. Selective film deposition method to form air gaps
US9859212B1 (en) 2016-07-12 2018-01-02 International Business Machines Corporation Multi-level air gap formation in dual-damascene structure
US10269706B2 (en) 2016-07-26 2019-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US9887082B1 (en) 2016-07-28 2018-02-06 Asm Ip Holding B.V. Method and apparatus for filling a gap
US9812320B1 (en) 2016-07-28 2017-11-07 Asm Ip Holding B.V. Method and apparatus for filling a gap
US10049869B2 (en) * 2016-09-30 2018-08-14 Lam Research Corporation Composite dielectric interface layers for interconnect structures
KR102655189B1 (ko) * 2016-09-30 2024-04-04 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US11532757B2 (en) 2016-10-27 2022-12-20 Asm Ip Holding B.V. Deposition of charge trapping layers
US10714350B2 (en) 2016-11-01 2020-07-14 ASM IP Holdings, B.V. Methods for forming a transition metal niobium nitride film on a substrate by atomic layer deposition and related semiconductor device structures
KR102546317B1 (ko) 2016-11-15 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기체 공급 유닛 및 이를 포함하는 기판 처리 장치
US9748175B1 (en) * 2016-11-18 2017-08-29 Taiwan Semiconductor Manufacturing Co., Ltd. Conductive structure in semiconductor structure and method for forming the same
KR20180068582A (ko) 2016-12-14 2018-06-22 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11581186B2 (en) 2016-12-15 2023-02-14 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus
US11447861B2 (en) 2016-12-15 2022-09-20 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus and a method of forming a patterned structure
CN106601667B (zh) * 2016-12-20 2019-08-20 上海集成电路研发中心有限公司 一种具有空气隙的金属互连层结构及其制备方法
US10269558B2 (en) 2016-12-22 2019-04-23 Asm Ip Holding B.V. Method of forming a structure on a substrate
WO2018125239A1 (en) * 2016-12-30 2018-07-05 Intel Corporation Microelectronic devices having air gap structures integrated with interconnect for reduced parasitic capacitances
US11390950B2 (en) 2017-01-10 2022-07-19 Asm Ip Holding B.V. Reactor system and method to reduce residue buildup during a film deposition process
US10468261B2 (en) 2017-02-15 2019-11-05 Asm Ip Holding B.V. Methods for forming a metallic film on a substrate by cyclical deposition and related semiconductor device structures
US9793214B1 (en) * 2017-02-21 2017-10-17 Texas Instruments Incorporated Heterostructure interconnects for high frequency applications
JP6441989B2 (ja) * 2017-04-27 2018-12-19 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、プログラムおよび記録媒体
US10770286B2 (en) 2017-05-08 2020-09-08 Asm Ip Holdings B.V. Methods for selectively forming a silicon nitride film on a substrate and related semiconductor device structures
US10354955B2 (en) * 2017-06-19 2019-07-16 Qualcomm Incorporated Graphene as interlayer dielectric
US11306395B2 (en) 2017-06-28 2022-04-19 Asm Ip Holding B.V. Methods for depositing a transition metal nitride film on a substrate by atomic layer deposition and related deposition apparatus
KR20190009245A (ko) 2017-07-18 2019-01-28 에이에스엠 아이피 홀딩 비.브이. 반도체 소자 구조물 형성 방법 및 관련된 반도체 소자 구조물
US11374112B2 (en) 2017-07-19 2022-06-28 Asm Ip Holding B.V. Method for depositing a group IV semiconductor and related semiconductor device structures
US10590535B2 (en) 2017-07-26 2020-03-17 Asm Ip Holdings B.V. Chemical treatment, deposition and/or infiltration apparatus and method for using the same
KR102365108B1 (ko) 2017-08-01 2022-02-18 삼성전자주식회사 집적회로 장치
US10770336B2 (en) 2017-08-08 2020-09-08 Asm Ip Holding B.V. Substrate lift mechanism and reactor including same
US10692741B2 (en) 2017-08-08 2020-06-23 Asm Ip Holdings B.V. Radiation shield
US11769682B2 (en) 2017-08-09 2023-09-26 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
US11830730B2 (en) 2017-08-29 2023-11-28 Asm Ip Holding B.V. Layer forming method and apparatus
US11088020B2 (en) * 2017-08-30 2021-08-10 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of interconnection structure of semiconductor device
US11295980B2 (en) 2017-08-30 2022-04-05 Asm Ip Holding B.V. Methods for depositing a molybdenum metal film over a dielectric surface of a substrate by a cyclical deposition process and related semiconductor device structures
US10658205B2 (en) 2017-09-28 2020-05-19 Asm Ip Holdings B.V. Chemical dispensing apparatus and methods for dispensing a chemical to a reaction chamber
KR101842176B1 (ko) 2017-10-27 2018-03-26 동우 화인켐 주식회사 전극 접속 구조체 및 이를 포함하는 전자 소자
US11639811B2 (en) 2017-11-27 2023-05-02 Asm Ip Holding B.V. Apparatus including a clean mini environment
CN111316417B (zh) 2017-11-27 2023-12-22 阿斯莫Ip控股公司 与批式炉偕同使用的用于储存晶圆匣的储存装置
US10872771B2 (en) 2018-01-16 2020-12-22 Asm Ip Holding B. V. Method for depositing a material film on a substrate within a reaction chamber by a cyclical deposition process and related device structures
TWI799494B (zh) 2018-01-19 2023-04-21 荷蘭商Ａｓｍ 智慧財產控股公司 沈積方法
US11482412B2 (en) 2018-01-19 2022-10-25 Asm Ip Holding B.V. Method for depositing a gap-fill layer by plasma-assisted deposition
US11081345B2 (en) 2018-02-06 2021-08-03 Asm Ip Holding B.V. Method of post-deposition treatment for silicon oxide film
US10896820B2 (en) 2018-02-14 2021-01-19 Asm Ip Holding B.V. Method for depositing a ruthenium-containing film on a substrate by a cyclical deposition process
WO2019158960A1 (en) 2018-02-14 2019-08-22 Asm Ip Holding B.V. A method for depositing a ruthenium-containing film on a substrate by a cyclical deposition process
KR102636427B1 (ko) 2018-02-20 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 장치
US10975470B2 (en) 2018-02-23 2021-04-13 Asm Ip Holding B.V. Apparatus for detecting or monitoring for a chemical precursor in a high temperature environment
US11473195B2 (en) 2018-03-01 2022-10-18 Asm Ip Holding B.V. Semiconductor processing apparatus and a method for processing a substrate
US11629406B2 (en) 2018-03-09 2023-04-18 Asm Ip Holding B.V. Semiconductor processing apparatus comprising one or more pyrometers for measuring a temperature of a substrate during transfer of the substrate
KR102646467B1 (ko) 2018-03-27 2024-03-11 에이에스엠 아이피 홀딩 비.브이. 기판 상에 전극을 형성하는 방법 및 전극을 포함하는 반도체 소자 구조
US11230766B2 (en) 2018-03-29 2022-01-25 Asm Ip Holding B.V. Substrate processing apparatus and method
US10968522B2 (en) * 2018-04-02 2021-04-06 Elwha Llc Fabrication of metallic optical metasurfaces
JP7033999B2 (ja) * 2018-04-16 2022-03-11 東京エレクトロン株式会社 ボロン系膜の成膜方法および成膜装置
WO2019193872A1 (ja) * 2018-04-04 2019-10-10 東京エレクトロン株式会社 ボロン系膜の成膜方法および成膜装置
US10566194B2 (en) * 2018-05-07 2020-02-18 Lam Research Corporation Selective deposition of etch-stop layer for enhanced patterning
TWI811348B (zh) 2018-05-08 2023-08-11 荷蘭商Ａｓｍ 智慧財產控股公司 藉由循環沉積製程於基板上沉積氧化物膜之方法及相關裝置結構
KR102596988B1 (ko) 2018-05-28 2023-10-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 그에 의해 제조된 장치
US10395986B1 (en) * 2018-05-30 2019-08-27 International Business Machines Corporation Fully aligned via employing selective metal deposition
US11270899B2 (en) 2018-06-04 2022-03-08 Asm Ip Holding B.V. Wafer handling chamber with moisture reduction
US11718913B2 (en) 2018-06-04 2023-08-08 Asm Ip Holding B.V. Gas distribution system and reactor system including same
US11286562B2 (en) 2018-06-08 2022-03-29 Asm Ip Holding B.V. Gas-phase chemical reactor and method of using same
KR102568797B1 (ko) 2018-06-21 2023-08-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 시스템
US10797133B2 (en) 2018-06-21 2020-10-06 Asm Ip Holding B.V. Method for depositing a phosphorus doped silicon arsenide film and related semiconductor device structures
CN112292478A (zh) 2018-06-27 2021-01-29 Asm Ip私人控股有限公司 用于形成含金属的材料的循环沉积方法及包含含金属的材料的膜和结构
TW202405221A (zh) 2018-06-27 2024-02-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於形成含金屬材料及包含含金屬材料的膜及結構之循環沉積方法
US10665499B2 (en) * 2018-06-28 2020-05-26 Intel Corporation Integrated circuit with airgaps to control capacitance
US10612136B2 (en) 2018-06-29 2020-04-07 ASM IP Holding, B.V. Temperature-controlled flange and reactor system including same
US10755922B2 (en) 2018-07-03 2020-08-25 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US10388513B1 (en) 2018-07-03 2019-08-20 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US11430674B2 (en) 2018-08-22 2022-08-30 Asm Ip Holding B.V. Sensor array, apparatus for dispensing a vapor phase reactant to a reaction chamber and related methods
KR20200030162A (ko) 2018-09-11 2020-03-20 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법
US11024523B2 (en) 2018-09-11 2021-06-01 Asm Ip Holding B.V. Substrate processing apparatus and method
KR102635828B1 (ko) * 2018-09-20 2024-02-15 삼성전자주식회사 반도체 소자 및 이의 제조 방법
CN110970344A (zh) 2018-10-01 2020-04-07 Asm Ip控股有限公司 衬底保持设备、包含所述设备的***及其使用方法
US11232963B2 (en) 2018-10-03 2022-01-25 Asm Ip Holding B.V. Substrate processing apparatus and method
KR102592699B1 (ko) 2018-10-08 2023-10-23 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 박막 증착 장치와 기판 처리 장치
KR102605121B1 (ko) 2018-10-19 2023-11-23 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
KR102546322B1 (ko) 2018-10-19 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
US11087997B2 (en) 2018-10-31 2021-08-10 Asm Ip Holding B.V. Substrate processing apparatus for processing substrates
KR20200051105A (ko) 2018-11-02 2020-05-13 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 기판 처리 장치
US11572620B2 (en) 2018-11-06 2023-02-07 Asm Ip Holding B.V. Methods for selectively depositing an amorphous silicon film on a substrate
EP3654372B1 (en) * 2018-11-13 2021-04-21 IMEC vzw Method of forming an integrated circuit with airgaps and corresponding integrated circuit
US10818758B2 (en) 2018-11-16 2020-10-27 Asm Ip Holding B.V. Methods for forming a metal silicate film on a substrate in a reaction chamber and related semiconductor device structures
US11217444B2 (en) 2018-11-30 2022-01-04 Asm Ip Holding B.V. Method for forming an ultraviolet radiation responsive metal oxide-containing film
KR102636428B1 (ko) 2018-12-04 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치를 세정하는 방법
US11158513B2 (en) 2018-12-13 2021-10-26 Asm Ip Holding B.V. Methods for forming a rhenium-containing film on a substrate by a cyclical deposition process and related semiconductor device structures
TW202037745A (zh) 2018-12-14 2020-10-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成裝置結構之方法、其所形成之結構及施行其之系統
TW202405220A (zh) 2019-01-17 2024-02-01 荷蘭商Ａｓｍ Ｉｐ 私人控股有限公司 藉由循環沈積製程於基板上形成含過渡金屬膜之方法
KR20200091543A (ko) 2019-01-22 2020-07-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
JP2020136678A (ja) 2019-02-20 2020-08-31 エーエスエム・アイピー・ホールディング・ベー・フェー 基材表面内に形成された凹部を充填するための方法および装置
KR20200102357A (ko) 2019-02-20 2020-08-31 에이에스엠 아이피 홀딩 비.브이. 3-d nand 응용의 플러그 충진체 증착용 장치 및 방법
KR102626263B1 (ko) 2019-02-20 2024-01-16 에이에스엠 아이피 홀딩 비.브이. 처리 단계를 포함하는 주기적 증착 방법 및 이를 위한 장치
TW202104632A (zh) 2019-02-20 2021-02-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用來填充形成於基材表面內之凹部的循環沉積方法及設備
JP2020133004A (ja) 2019-02-22 2020-08-31 エーエスエム・アイピー・ホールディング・ベー・フェー 基材を処理するための基材処理装置および方法
KR20200108242A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. 실리콘 질화물 층을 선택적으로 증착하는 방법, 및 선택적으로 증착된 실리콘 질화물 층을 포함하는 구조체
KR20200108248A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. SiOCN 층을 포함한 구조체 및 이의 형성 방법
US10763160B1 (en) 2019-03-22 2020-09-01 International Business Machines Corporation Semiconductor device with selective insulator for improved capacitance
JP2020167398A (ja) 2019-03-28 2020-10-08 エーエスエム・アイピー・ホールディング・ベー・フェー ドアオープナーおよびドアオープナーが提供される基材処理装置
KR20200116855A (ko) 2019-04-01 2020-10-13 에이에스엠 아이피 홀딩 비.브이. 반도체 소자를 제조하는 방법
US11447864B2 (en) 2019-04-19 2022-09-20 Asm Ip Holding B.V. Layer forming method and apparatus
KR20200125453A (ko) 2019-04-24 2020-11-04 에이에스엠 아이피 홀딩 비.브이. 기상 반응기 시스템 및 이를 사용하는 방법
KR20200130118A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 비정질 탄소 중합체 막을 개질하는 방법
KR20200130121A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 딥 튜브가 있는 화학물질 공급원 용기
KR20200130652A (ko) 2019-05-10 2020-11-19 에이에스엠 아이피 홀딩 비.브이. 표면 상에 재료를 증착하는 방법 및 본 방법에 따라 형성된 구조
JP2020188254A (ja) 2019-05-16 2020-11-19 エーエスエム アイピー ホールディング ビー．ブイ． ウェハボートハンドリング装置、縦型バッチ炉および方法
JP2020188255A (ja) 2019-05-16 2020-11-19 エーエスエム アイピー ホールディング ビー．ブイ． ウェハボートハンドリング装置、縦型バッチ炉および方法
USD975665S1 (en) 2019-05-17 2023-01-17 Asm Ip Holding B.V. Susceptor shaft
USD947913S1 (en) 2019-05-17 2022-04-05 Asm Ip Holding B.V. Susceptor shaft
KR20200141002A (ko) 2019-06-06 2020-12-17 에이에스엠 아이피 홀딩 비.브이. 배기 가스 분석을 포함한 기상 반응기 시스템을 사용하는 방법
KR20200143254A (ko) 2019-06-11 2020-12-23 에이에스엠 아이피 홀딩 비.브이. 개질 가스를 사용하여 전자 구조를 형성하는 방법, 상기 방법을 수행하기 위한 시스템, 및 상기 방법을 사용하여 형성되는 구조
USD944946S1 (en) 2019-06-14 2022-03-01 Asm Ip Holding B.V. Shower plate
KR20210005515A (ko) 2019-07-03 2021-01-14 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치용 온도 제어 조립체 및 이를 사용하는 방법
JP2021015791A (ja) 2019-07-09 2021-02-12 エーエスエム アイピー ホールディング ビー．ブイ． 同軸導波管を用いたプラズマ装置、基板処理方法
CN112216646A (zh) 2019-07-10 2021-01-12 Asm Ip私人控股有限公司 基板支撑组件及包括其的基板处理装置
KR20210010307A (ko) 2019-07-16 2021-01-27 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210010820A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 실리콘 게르마늄 구조를 형성하는 방법
KR20210010816A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 라디칼 보조 점화 플라즈마 시스템 및 방법
US11643724B2 (en) 2019-07-18 2023-05-09 Asm Ip Holding B.V. Method of forming structures using a neutral beam
CN112242296A (zh) 2019-07-19 2021-01-19 Asm Ip私人控股有限公司 形成拓扑受控的无定形碳聚合物膜的方法
KR20210012786A (ko) 2019-07-26 2021-02-03 에스케이하이닉스 주식회사 수직형 반도체 장치 및 그 제조 방법
CN112309843A (zh) 2019-07-29 2021-02-02 Asm Ip私人控股有限公司 实现高掺杂剂掺入的选择性沉积方法
CN112309899A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
CN112309900A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
US11587815B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
US11587814B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
US11227782B2 (en) 2019-07-31 2022-01-18 Asm Ip Holding B.V. Vertical batch furnace assembly
CN112323048B (zh) 2019-08-05 2024-02-09 Asm Ip私人控股有限公司 用于化学源容器的液位传感器
USD965044S1 (en) 2019-08-19 2022-09-27 Asm Ip Holding B.V. Susceptor shaft
USD965524S1 (en) 2019-08-19 2022-10-04 Asm Ip Holding B.V. Susceptor support
JP2021031769A (ja) 2019-08-21 2021-03-01 エーエスエム アイピー ホールディング ビー．ブイ． 成膜原料混合ガス生成装置及び成膜装置
USD940837S1 (en) 2019-08-22 2022-01-11 Asm Ip Holding B.V. Electrode
KR20210024423A (ko) 2019-08-22 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 홀을 구비한 구조체를 형성하기 위한 방법
USD949319S1 (en) 2019-08-22 2022-04-19 Asm Ip Holding B.V. Exhaust duct
USD979506S1 (en) 2019-08-22 2023-02-28 Asm Ip Holding B.V. Insulator
US11286558B2 (en) 2019-08-23 2022-03-29 Asm Ip Holding B.V. Methods for depositing a molybdenum nitride film on a surface of a substrate by a cyclical deposition process and related semiconductor device structures including a molybdenum nitride film
KR20210024420A (ko) 2019-08-23 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 비스(디에틸아미노)실란을 사용하여 peald에 의해 개선된 품질을 갖는 실리콘 산화물 막을 증착하기 위한 방법
KR20210029090A (ko) 2019-09-04 2021-03-15 에이에스엠 아이피 홀딩 비.브이. 희생 캡핑 층을 이용한 선택적 증착 방법
KR20210029663A (ko) 2019-09-05 2021-03-16 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11562901B2 (en) 2019-09-25 2023-01-24 Asm Ip Holding B.V. Substrate processing method
CN112593212B (zh) 2019-10-02 2023-12-22 Asm Ip私人控股有限公司 通过循环等离子体增强沉积工艺形成拓扑选择性氧化硅膜的方法
TW202129060A (zh) 2019-10-08 2021-08-01 荷蘭商Ａｓｍ Ｉｐ控股公司 基板處理裝置、及基板處理方法
KR20210043460A (ko) 2019-10-10 2021-04-21 에이에스엠 아이피 홀딩 비.브이. 포토레지스트 하부층을 형성하기 위한 방법 및 이를 포함한 구조체
KR20210045930A (ko) 2019-10-16 2021-04-27 에이에스엠 아이피 홀딩 비.브이. 실리콘 산화물의 토폴로지-선택적 막의 형성 방법
US11637014B2 (en) 2019-10-17 2023-04-25 Asm Ip Holding B.V. Methods for selective deposition of doped semiconductor material
KR20210047808A (ko) 2019-10-21 2021-04-30 에이에스엠 아이피 홀딩 비.브이. 막을 선택적으로 에칭하기 위한 장치 및 방법
KR20210050453A (ko) 2019-10-25 2021-05-07 에이에스엠 아이피 홀딩 비.브이. 기판 표면 상의 갭 피처를 충진하는 방법 및 이와 관련된 반도체 소자 구조
US11646205B2 (en) 2019-10-29 2023-05-09 Asm Ip Holding B.V. Methods of selectively forming n-type doped material on a surface, systems for selectively forming n-type doped material, and structures formed using same
KR20210054983A (ko) 2019-11-05 2021-05-14 에이에스엠 아이피 홀딩 비.브이. 도핑된 반도체 층을 갖는 구조체 및 이를 형성하기 위한 방법 및 시스템
US11501968B2 (en) 2019-11-15 2022-11-15 Asm Ip Holding B.V. Method for providing a semiconductor device with silicon filled gaps
KR20210062561A (ko) 2019-11-20 2021-05-31 에이에스엠 아이피 홀딩 비.브이. 기판의 표면 상에 탄소 함유 물질을 증착하는 방법, 상기 방법을 사용하여 형성된 구조물, 및 상기 구조물을 형성하기 위한 시스템
US11450529B2 (en) 2019-11-26 2022-09-20 Asm Ip Holding B.V. Methods for selectively forming a target film on a substrate comprising a first dielectric surface and a second metallic surface
CN112951697A (zh) 2019-11-26 2021-06-11 Asm Ip私人控股有限公司 基板处理设备
CN112885692A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
CN112885693A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
JP2021090042A (ja) 2019-12-02 2021-06-10 エーエスエム アイピー ホールディング ビー．ブイ． 基板処理装置、基板処理方法
KR20210070898A (ko) 2019-12-04 2021-06-15 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
CN112992667A (zh) 2019-12-17 2021-06-18 Asm Ip私人控股有限公司 形成氮化钒层的方法和包括氮化钒层的结构
KR20210080214A (ko) 2019-12-19 2021-06-30 에이에스엠 아이피 홀딩 비.브이. 기판 상의 갭 피처를 충진하는 방법 및 이와 관련된 반도체 소자 구조
KR20210089077A (ko) 2020-01-06 2021-07-15 에이에스엠 아이피 홀딩 비.브이. 가스 공급 어셈블리, 이의 구성 요소, 및 이를 포함하는 반응기 시스템
US11993847B2 (en) 2020-01-08 2024-05-28 Asm Ip Holding B.V. Injector
KR20210095050A (ko) 2020-01-20 2021-07-30 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법 및 박막 표면 개질 방법
TW202130846A (zh) 2020-02-03 2021-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成包括釩或銦層的結構之方法
TW202146882A (zh) 2020-02-04 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 驗證一物品之方法、用於驗證一物品之設備、及用於驗證一反應室之系統
US11776846B2 (en) 2020-02-07 2023-10-03 Asm Ip Holding B.V. Methods for depositing gap filling fluids and related systems and devices
US11781243B2 (en) 2020-02-17 2023-10-10 Asm Ip Holding B.V. Method for depositing low temperature phosphorous-doped silicon
TW202203344A (zh) 2020-02-28 2022-01-16 荷蘭商Ａｓｍ Ｉｐ控股公司 專用於零件清潔的系統
US11876356B2 (en) 2020-03-11 2024-01-16 Asm Ip Holding B.V. Lockout tagout assembly and system and method of using same
KR20210116240A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 조절성 접합부를 갖는 기판 핸들링 장치
KR20210117157A (ko) 2020-03-12 2021-09-28 에이에스엠 아이피 홀딩 비.브이. 타겟 토폴로지 프로파일을 갖는 층 구조를 제조하기 위한 방법
US11315893B2 (en) * 2020-03-25 2022-04-26 Nanya Technology Corporation Semiconductor device with composite connection structure and method for fabricating the same
KR20210124042A (ko) 2020-04-02 2021-10-14 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법
TW202146689A (zh) 2020-04-03 2021-12-16 荷蘭商Ａｓｍ Ｉｐ控股公司 阻障層形成方法及半導體裝置的製造方法
TW202145344A (zh) 2020-04-08 2021-12-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於選擇性蝕刻氧化矽膜之設備及方法
US11821078B2 (en) 2020-04-15 2023-11-21 Asm Ip Holding B.V. Method for forming precoat film and method for forming silicon-containing film
US11996289B2 (en) 2020-04-16 2024-05-28 Asm Ip Holding B.V. Methods of forming structures including silicon germanium and silicon layers, devices formed using the methods, and systems for performing the methods
US20210335607A1 (en) * 2020-04-22 2021-10-28 X-FAB Texas, Inc. Method for manufacturing a silicon carbide device
KR20210132600A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 바나듐, 질소 및 추가 원소를 포함한 층을 증착하기 위한 방법 및 시스템
US11898243B2 (en) 2020-04-24 2024-02-13 Asm Ip Holding B.V. Method of forming vanadium nitride-containing layer
TW202146831A (zh) 2020-04-24 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 垂直批式熔爐總成、及用於冷卻垂直批式熔爐之方法
KR20210134226A (ko) 2020-04-29 2021-11-09 에이에스엠 아이피 홀딩 비.브이. 고체 소스 전구체 용기
KR20210134869A (ko) 2020-05-01 2021-11-11 에이에스엠 아이피 홀딩 비.브이. Foup 핸들러를 이용한 foup의 빠른 교환
TWI755722B (zh) * 2020-05-05 2022-02-21 力晶積成電子製造股份有限公司 半導體結構及其製造方法
KR20210141379A (ko) 2020-05-13 2021-11-23 에이에스엠 아이피 홀딩 비.브이. 반응기 시스템용 레이저 정렬 고정구
KR20210143653A (ko) 2020-05-19 2021-11-29 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210145078A (ko) 2020-05-21 2021-12-01 에이에스엠 아이피 홀딩 비.브이. 다수의 탄소 층을 포함한 구조체 및 이를 형성하고 사용하는 방법
TW202200837A (zh) 2020-05-22 2022-01-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於在基材上形成薄膜之反應系統
TW202201602A (zh) 2020-05-29 2022-01-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
US11302641B2 (en) 2020-06-11 2022-04-12 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned cavity strucutre
US11508585B2 (en) * 2020-06-15 2022-11-22 Taiwan Semiconductor Manufacturing Company Ltd. Methods for chemical mechanical polishing and forming interconnect structure
TW202218133A (zh) 2020-06-24 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成含矽層之方法
TW202217953A (zh) 2020-06-30 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
US11482447B2 (en) * 2020-07-08 2022-10-25 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming an integrated chip having a cavity between metal features
KR20220010438A (ko) 2020-07-17 2022-01-25 에이에스엠 아이피 홀딩 비.브이. 포토리소그래피에 사용하기 위한 구조체 및 방법
TW202204662A (zh) 2020-07-20 2022-02-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於沉積鉬層之方法及系統
TW202212623A (zh) 2020-08-26 2022-04-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成金屬氧化矽層及金屬氮氧化矽層的方法、半導體結構、及系統
USD990534S1 (en) 2020-09-11 2023-06-27 Asm Ip Holding B.V. Weighted lift pin
USD1012873S1 (en) 2020-09-24 2024-01-30 Asm Ip Holding B.V. Electrode for semiconductor processing apparatus
TW202229613A (zh) 2020-10-14 2022-08-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 於階梯式結構上沉積材料的方法
TW202217037A (zh) 2020-10-22 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 沉積釩金屬的方法、結構、裝置及沉積總成
TW202223136A (zh) 2020-10-28 2022-06-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於在基板上形成層之方法、及半導體處理系統
TW202235675A (zh) 2020-11-30 2022-09-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 注入器、及基板處理設備
CN114639631A (zh) 2020-12-16 2022-06-17 Asm Ip私人控股有限公司 跳动和摆动测量固定装置
TW202231903A (zh) 2020-12-22 2022-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 過渡金屬沉積方法、過渡金屬層、用於沉積過渡金屬於基板上的沉積總成
US11652054B2 (en) 2021-04-21 2023-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. Dielectric on wire structure to increase processing window for overlying via
USD981973S1 (en) 2021-05-11 2023-03-28 Asm Ip Holding B.V. Reactor wall for substrate processing apparatus
USD980813S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas flow control plate for substrate processing apparatus
USD980814S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas distributor for substrate processing apparatus
USD1023959S1 (en) 2021-05-11 2024-04-23 Asm Ip Holding B.V. Electrode for substrate processing apparatus
US11842966B2 (en) * 2021-06-23 2023-12-12 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated chip with inter-wire cavities
USD990441S1 (en) 2021-09-07 2023-06-27 Asm Ip Holding B.V. Gas flow control plate
TWI832655B (zh) * 2023-01-04 2024-02-11 力晶積成電子製造股份有限公司 晶片堆疊結構

Family Cites Families (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3451840A (en) * 1965-10-06 1969-06-24 Us Air Force Wire coated with boron nitride and boron
FR2525391B1 (fr) * 1982-04-16 1985-09-13 Thomson Csf Substrat pour circuit electronique fonctionnant dans la gamme des hyperfrequences, et procede de metallisation de ce substrat
US4656052A (en) * 1984-02-13 1987-04-07 Kyocera Corporation Process for production of high-hardness boron nitride film
US5270125A (en) * 1989-07-11 1993-12-14 Redwood Microsystems, Inc. Boron nutride membrane in wafer structure
KR930011413B1 (ko) * 1990-09-25 1993-12-06 가부시키가이샤 한도오따이 에네루기 겐큐쇼 펄스형 전자파를 사용한 플라즈마 cvd 법
US5897751A (en) * 1991-03-11 1999-04-27 Regents Of The University Of California Method of fabricating boron containing coatings
US5306530A (en) * 1992-11-23 1994-04-26 Associated Universities, Inc. Method for producing high quality thin layer films on substrates
JP3236111B2 (ja) * 1993-03-31 2001-12-10 キヤノン株式会社 プラズマ処理装置及び処理方法
KR0142150B1 (ko) * 1993-04-09 1998-07-15 윌리엄 티. 엘리스 붕소 질화물을 에칭하기 위한 방법
US5483920A (en) * 1993-08-05 1996-01-16 Board Of Governors Of Wayne State University Method of forming cubic boron nitride films
US5461003A (en) * 1994-05-27 1995-10-24 Texas Instruments Incorporated Multilevel interconnect structure with air gaps formed between metal leads
ATE255769T1 (de) * 1997-01-21 2003-12-15 Georgia Tech Res Inst Verfahren zur herstellung einer halbleitervorrichtung mit luftspalten für verbindungen mit ultraniedriger kapazität
JPH10233449A (ja) 1997-02-20 1998-09-02 Nec Corp 半導体装置の製造方法
JP2000174019A (ja) * 1998-12-01 2000-06-23 Fujitsu Ltd 半導体装置及びその製造方法
US6071805A (en) * 1999-01-25 2000-06-06 Chartered Semiconductor Manufacturing, Ltd. Air gap formation for high speed IC processing
US6159845A (en) * 1999-09-11 2000-12-12 United Microelectronics Corp. Method for manufacturing dielectric layer
US6815329B2 (en) * 2000-02-08 2004-11-09 International Business Machines Corporation Multilayer interconnect structure containing air gaps and method for making
US6620723B1 (en) * 2000-06-27 2003-09-16 Applied Materials, Inc. Formation of boride barrier layers using chemisorption techniques
US7166524B2 (en) * 2000-08-11 2007-01-23 Applied Materials, Inc. Method for ion implanting insulator material to reduce dielectric constant
US6413852B1 (en) * 2000-08-31 2002-07-02 International Business Machines Corporation Method of forming multilevel interconnect structure containing air gaps including utilizing both sacrificial and placeholder material
JP2002083870A (ja) * 2000-09-11 2002-03-22 Tokyo Electron Ltd 半導体装置及びその製造方法
US6984577B1 (en) * 2000-09-20 2006-01-10 Newport Fab, Llc Damascene interconnect structure and fabrication method having air gaps between metal lines and metal layers
US6753258B1 (en) * 2000-11-03 2004-06-22 Applied Materials Inc. Integration scheme for dual damascene structure
US6380106B1 (en) * 2000-11-27 2002-04-30 Chartered Semiconductor Manufacturing Inc. Method for fabricating an air gap metallization scheme that reduces inter-metal capacitance of interconnect structures
JP5013353B2 (ja) * 2001-03-28 2012-08-29 隆 杉野 成膜方法及び成膜装置
KR101013231B1 (ko) * 2001-09-14 2011-02-10 에이에스엠 인터내셔널 엔.브이. 환원펄스를 이용한 원자층증착에 의한 질화금속증착
US6936183B2 (en) * 2001-10-17 2005-08-30 Applied Materials, Inc. Etch process for etching microstructures
US6890850B2 (en) * 2001-12-14 2005-05-10 Applied Materials, Inc. Method of depositing dielectric materials in damascene applications
US6838393B2 (en) * 2001-12-14 2005-01-04 Applied Materials, Inc. Method for producing semiconductor including forming a layer containing at least silicon carbide and forming a second layer containing at least silicon oxygen carbide
US7226853B2 (en) * 2001-12-26 2007-06-05 Applied Materials, Inc. Method of forming a dual damascene structure utilizing a three layer hard mask structure
US7060330B2 (en) * 2002-05-08 2006-06-13 Applied Materials, Inc. Method for forming ultra low k films using electron beam
US20030224217A1 (en) * 2002-05-31 2003-12-04 Applied Materials, Inc. Metal nitride formation
US6780753B2 (en) * 2002-05-31 2004-08-24 Applied Materials Inc. Airgap for semiconductor devices
DE10238024B4 (de) * 2002-08-20 2007-03-08 Infineon Technologies Ag Verfahren zur Integration von Luft als Dielektrikum in Halbleitervorrichtungen
JP2004186403A (ja) * 2002-12-03 2004-07-02 Mitsubishi Heavy Ind Ltd 窒化ホウ素膜の成膜方法及び成膜装置
US6790788B2 (en) * 2003-01-13 2004-09-14 Applied Materials Inc. Method of improving stability in low k barrier layers
KR100487948B1 (ko) * 2003-03-06 2005-05-06 삼성전자주식회사 이중 다마신 기술을 사용하여 비아콘택 구조체를 형성하는방법
US7115517B2 (en) * 2003-04-07 2006-10-03 Applied Materials, Inc. Method of fabricating a dual damascene interconnect structure
US7238604B2 (en) * 2003-04-24 2007-07-03 Intel Corporation Forming thin hard mask over air gap or porous dielectric
US6967405B1 (en) * 2003-09-24 2005-11-22 Yongsik Yu Film for copper diffusion barrier
US7205233B2 (en) * 2003-11-07 2007-04-17 Applied Materials, Inc. Method for forming CoWRe alloys by electroless deposition
JP2005203568A (ja) * 2004-01-15 2005-07-28 Semiconductor Leading Edge Technologies Inc 半導体装置の製造方法及び半導体装置
US7405147B2 (en) * 2004-01-30 2008-07-29 International Business Machines Corporation Device and methodology for reducing effective dielectric constant in semiconductor devices
US7088003B2 (en) 2004-02-19 2006-08-08 International Business Machines Corporation Structures and methods for integration of ultralow-k dielectrics with improved reliability
US7060638B2 (en) * 2004-03-23 2006-06-13 Applied Materials Method of forming low dielectric constant porous films
US7611996B2 (en) * 2004-03-31 2009-11-03 Applied Materials, Inc. Multi-stage curing of low K nano-porous films
US7547643B2 (en) * 2004-03-31 2009-06-16 Applied Materials, Inc. Techniques promoting adhesion of porous low K film to underlying barrier layer
JP2006019401A (ja) * 2004-06-30 2006-01-19 Renesas Technology Corp 半導体装置及びその製造方法
US7422776B2 (en) * 2004-08-24 2008-09-09 Applied Materials, Inc. Low temperature process to produce low-K dielectrics with low stress by plasma-enhanced chemical vapor deposition (PECVD)
JP4106048B2 (ja) * 2004-10-25 2008-06-25 松下電器産業株式会社 半導体装置の製造方法及び半導体装置
US20060105106A1 (en) * 2004-11-16 2006-05-18 Applied Materials, Inc. Tensile and compressive stressed materials for semiconductors
JP4506677B2 (ja) * 2005-03-11 2010-07-21 東京エレクトロン株式会社 成膜方法、成膜装置及び記憶媒体
TW200746355A (en) * 2005-07-12 2007-12-16 St Microelectronics Crolles 2 Integration control and reliability enhancement of interconnect air cavities
US20070099417A1 (en) * 2005-10-28 2007-05-03 Applied Materials, Inc. Adhesion and minimizing oxidation on electroless CO alloy films for integration with low K inter-metal dielectric and etch stop
JP2007188919A (ja) * 2006-01-11 2007-07-26 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
CN100499069C (zh) * 2006-01-13 2009-06-10 中芯国际集成电路制造(上海)有限公司 使用所选掩模的双大马士革铜工艺
US7838428B2 (en) * 2006-03-23 2010-11-23 International Business Machines Corporation Method of repairing process induced dielectric damage by the use of GCIB surface treatment using gas clusters of organic molecular species
US7605073B2 (en) * 2006-05-19 2009-10-20 Intel Corporation Sealants for metal interconnect protection in microelectronic devices having air gap interconnect structures
US8084105B2 (en) * 2007-05-23 2011-12-27 Applied Materials, Inc. Method of depositing boron nitride and boron nitride-derived materials

Also Published As

Publication number Publication date
US20090093100A1 (en) 2009-04-09
TW200939394A (en) 2009-09-16
KR20090036524A (ko) 2009-04-14
KR101027216B1 (ko) 2011-04-06
JP2009152544A (ja) 2009-07-09
CN101431047B (zh) 2011-03-30
CN101431047A (zh) 2009-05-13

Similar Documents

Publication Publication Date Title
JP5500810B2 (ja) 多層配線構造に空隙を形成する方法
US7964442B2 (en) Methods to obtain low k dielectric barrier with superior etch resistivity
TWI402887B (zh) 用以整合具有改良可靠度之超低ｋ介電質之結構與方法
JP5267130B2 (ja) 半導体装置およびその製造方法
TWI645506B (zh) 形成具有氣隙之半導體元件的方法
JP3712356B2 (ja) 成膜方法および半導体装置の製造方法
TWI528454B (zh) 半導體裝置及半導體裝置之製造方法
US20090104774A1 (en) Method of manufacturing a semiconductor device
KR100541185B1 (ko) 캡핑막을 포함하는 층간절연막 및 이를 포함하는 금속배선형성 방법
US9177918B2 (en) Apparatus and methods for low k dielectric layers
US20220367380A1 (en) Hardened interlayer dielectric layer
US7138333B2 (en) Process for sealing plasma-damaged, porous low-k materials
KR20220166338A (ko) 유전체 재료 충전 및 처리 방법들
JP5823359B2 (ja) 半導体装置の製造方法
JP2004214566A (ja) 半導体装置の製造方法および半導体装置
JP5217272B2 (ja) 配線の形成方法及び半導体装置の製造方法
JP2007157959A (ja) 半導体装置の製造方法および半導体装置
US20070128553A1 (en) Method for forming feature definitions
KR20140028908A (ko) 금속 배선을 포함하는 반도체 소자의 형성방법
KR100613381B1 (ko) 반도체 소자의 금속 배선 형성 방법
JP4643975B2 (ja) 半導体装置の製造方法
KR20210025498A (ko) 구리 확산을 저감시키기 위한 비정질층 및 이것을 형성하는 방법
TW202348825A (zh) 用於選擇性金屬沉積的選擇性抑制
WO2013123679A1 (zh) 扩散阻挡层、金属互连结构及其制造方法

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20101130

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101210

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111007

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20120925

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130711

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130716

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20131015

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20131018

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140311

R150 Certificate of patent or registration of utility model

Ref document number: 5500810

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees