CN100499069C - 使用所选掩模的双大马士革铜工艺 - Google Patents

使用所选掩模的双大马士革铜工艺 Download PDF

Info

Publication number
CN100499069C
CN100499069C CNB2006100233011A CN200610023301A CN100499069C CN 100499069 C CN100499069 C CN 100499069C CN B2006100233011 A CNB2006100233011 A CN B2006100233011A CN 200610023301 A CN200610023301 A CN 200610023301A CN 100499069 C CN100499069 C CN 100499069C
Authority
CN
China
Prior art keywords
mask
layer
photoresist layer
photoresist
district
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2006100233011A
Other languages
English (en)
Other versions
CN101000886A (zh
Inventor
曾繁中
吴启熙
简维廷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CNB2006100233011A priority Critical patent/CN100499069C/zh
Priority to US11/539,614 priority patent/US7989341B2/en
Publication of CN101000886A publication Critical patent/CN101000886A/zh
Application granted granted Critical
Publication of CN100499069C publication Critical patent/CN100499069C/zh
Priority to US13/093,809 priority patent/US8685853B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/50—Mask blanks not covered by G03F1/20 - G03F1/34; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/54—Absorbers, e.g. of opaque materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/101—Forming openings in dielectrics
    • H01L2221/1015—Forming openings in dielectrics for dual damascene structures
    • H01L2221/1021—Pre-forming the dual damascene structure in a resist layer

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种用于在仅使用一个光刻和掩蔽步骤时产生双大马士革结构的方法。常规的双大马士革结构利用两个光刻步骤：一个用来掩蔽和曝光通路，而第二步骤用来掩蔽和曝光沟槽互连。该用于产生双大马士革结构的新颖方法允许较小数量的处理步骤，因此减小了用于完成该双大马士革结构的处理时间。另外，可以需要较低数量的掩模。在工艺中使用的示例性掩模或掩模版结合了具有不同透射率的不同区。在曝光步骤期间，来自曝光源的光通过掩模以曝光位于晶片顶部的光刻胶层部分。取决于不同区的透射率，光刻胶层的不同厚度被曝光并且随后通过显影液去除，这允许随后的蚀刻工艺去除电介质层以及光刻胶层两者的部分而产生双大马士革结构。

Description

使用所选掩模的双大马士革铜工艺
技术领域
本发明涉及用于半导体器件制造的集成电路以及其处理。更具体地，本发明提供一种用于双大马士革工艺(dual damascene process)的新颖方法，其在集成电路的制造中使用所选掩模。仅举例来说，本发明可以被应用到用于高级信号处理装置的铜金属大马士革结构，如双大马士革结构。但是将认识到，本发明具有更广阔的适用性范围。例如，本发明可以被应用到微处理器装置，逻辑电路，专用集成电路器件，以及各种其他的互连结构。
背景技术
集成电路或者“IC”已经从在单个硅芯片上制造的少数互连器件演变到上百万的器件。目前的IC提供远在当初想象之上的性能和复杂度。为了实现复杂度和电路密度(即能够被封装到给定芯片面积上的器件的数量)的改善，最小器件特征的尺寸，也称为器件“几何结构(geometry)”，已经随着IC的每一代而变得更小。半导体器件现在正以宽小于四分之一微米的特征而被制造。
增加电路密度不仅改善了IC的复杂度和性能而且也向消费者提供了较低成本部分。IC制造设备可价值数亿，或者甚至数十亿美元。每个制造设备会具有某个晶片产量，并且每个晶片会在其上具有某个数量的IC。因此，通过使IC的各个器件较小，较多的器件可以制造在每个晶片上，从而增加该制造设备的产量。使器件较小是具有挑战性的，因为IC制造中使用的每个工艺具有限制。也就是说，给定的工艺典型地最小只能达到某个特征尺寸，并且随后该工艺或者器件布局需要被改变。这样的限制的例子是形成交替的金属和电介质层的能力，其中不想要金属层以噪声的形式与其他金属层相互作用。
仅作为例子，铝金属层已经成为用于半导体装置的材料选择，因为这样的层一直被用在早期的集成电路器件中。铝提供良好的导电性并且粘附到电介质材料以及半导体材料。但是近些时候，铝金属层已经部分地被铜互连所代替。铜互连已经与低-k电介质材料一起用以形成高级常规半导体器件。铜与铝相比具有减小的电阻值，以便于通过铜互连以高速度传送信号。但是，随着增加的铜互连的使用而已经发生的一个显著问题是铜的蚀刻以及图案化比铝要难得多，因为其不形成挥发性的副产品。因此，铜金属化方案不能与用于铝的常规负蚀刻过程(subtractive etching procedure)一起使用。双大马士革工艺已经取代常规金属化方案而被使用，从而使互连沟槽和通路(via)在相同序列的工艺步骤中形成，并且化学机械平坦化步骤(CMP)被用于去除所述沟槽和通路中过度填充的沉积材料。尽管双大马士革过程已经减少了在工艺序列中使用的步骤的数量，更大的简化可以被实施以减小所采用的双大马士革工艺的复杂度。
从上面可以看出一种改进的用于处理半导体器件的技术是所需要的。
发明内容
本发明涉及用于半导体器件制造的集成电路以及其处理。更具体地，本发明提供一种用于双大马士革过程的新颖方法，其在集成电路的制造中使用所选掩模。仅举例来说，本发明可以被应用到用于高级信号处理装置的铜金属大马士革结构，如双大马士革结构。但是将认识到，本发明具有更广阔的适用性范围。例如，本发明可以被应用到微处理器装置，逻辑电路，专用集成电路装置，以及各种其他互连结构。
在一个特定的实施例中，本发明提供了一种制造集成电路器件的方法。半导体基板提供有表面区，其具有覆盖该表面区的至少铜层，电介质层，以及光刻胶层。掩模被放置在半导体基板上，其中该掩模具有多个具有不同透射率的区，掩模的第一区具有第一透射率并且掩模的第二区具有低于第一透射率的第二透射率。光刻胶层随后通过掩模曝光于曝光源，其中该掩模的第一区之下的光刻胶层第一部分的第一厚度被曝光并且该掩模的第二区之下的光刻胶层第二部分的第二厚度被曝光。随后对光刻胶层施加显影剂，从而使该光刻胶层的第一部分的第一厚度以及第二部分的第二厚度被去除，并且光刻胶层和电介质层被蚀刻以在电介质层中光刻胶层第一部分的第一厚度被去除的地方产生通路开口，以及在电介质层中光刻胶层第二部分的第二厚度被去除的地方产生沟槽开口，使得该通路开口接触所述铜层。
在本发明的一个特定实施例中，描述了一种制造集成电路器件的方法。半导体基板提供有表面区，其具有覆盖该表面区的至少铜层，电介质层，以及光刻胶层。通过在光刻胶层上放置掩模版(reticle)以及将来自曝光源的光透射到该光刻胶层，该光刻胶层的部分被曝光，该掩模版具有至少两个具有不同透射率的区，该掩模版的第一区被用于在该光刻胶层产生通路蚀刻图案，并且该掩模版的第二区被用于在该光刻胶层产生沟槽蚀刻图案。该光刻胶层随后被显影，从而使光刻胶层的第一部分被去除以暴露电介质层的部分，以及该光刻胶层的第二部分的一厚度被形成。光刻胶层和电介质层在单个步骤中被蚀刻以在电介质层产生双大马士革图案。
在本发明的一个特定实施例中，描述了在光刻过程中使用以用于在基板上产生双大马士革结构的掩模版。该掩模版包括在曝光过程中放置在晶片上的光透射基板；位于该光透射基板上的掩模版的第一区，其具有第一透射率，该掩模版的第一区被用于产生用于双大马士革结构的通路图案；以及位于该光透射基板上的掩模版的第二区，其具有比所述第一透射率低的第二透射率，该掩模版的第二区被用于建立用于双大马士革结构的沟槽图案。
通过本发明可以获得优于常规技术的许多好处。例如，本技术提供了依赖于常规技术的容易使用的工艺。在一些实施例中，所使用的示例性方法通过仅利用一个光刻步骤取代常规双大马士革工艺所需的两个步骤而减少了所需工艺步骤的数量。另外，仅需要一个所选的光刻掩模，这与常规双大马士革工艺中所需的两个或者更多掩模相反。在一些实施例中，通过使用较少的工艺步骤可以获得减少的工艺时间，导致成本节约以及减少的循环时间。另外，该方法提供与常规工艺技术兼容的工艺而没有对常规设备以及工艺的实质修改。依赖于特定的实施例，这些好处的一个或者多个可以被实现。这些以及其他好处将在整个本说明书中更多地并且在下面更具体地描述。
参照详细说明以及后面的附图，本发明的各种另外的目的，特征以及优点将得到更为全面的理解。
附图说明
图1A-1H是沟槽优先的(trench-first)双大马士革工艺期间覆盖表面区的层的简化示例性横截面图；
图2A-2F是示出使用正性或负性光刻胶(resist)对晶片的部分实施光刻工艺的简化示例图；
图3A是光刻工艺中使用的示例掩模的简化顶视图；
图3B是光刻工艺中使用的示例掩模的简化横截面图；
图4A-4E使用所选掩模的双大马士革工艺期间覆盖表面区的层的简化示例性横截面图；以及
图5是示出使用所选掩模的双大马士革工艺期间的工艺流程的简化的工艺流程图。
具体实施方式
本发明涉及半导体器件制造的集成电路以及其处理。更具体地，本发明提供一种用于双大马士革工艺的新颖方法，其在集成电路的制造中使用所选掩模。仅举例来说，本发明可以被应用到用于高级信号处理装置的铜金属大马士革结构，如双大马士革结构。但是将认识到，本发明具有更广阔的适用性范围。例如，本发明可以被应用到微处理器装置，逻辑电路，专用集成电路装置，以及各种其他互连结构。
图1A-1H是沟槽优先的双大马士革工艺期间覆盖表面区的层的简化示例性横截面图；这些图仅是例子，其在此不应不适当地限制权利要求的范围。本领域的普通技术人员将认识到许多变化，修改和替换。在图1A中，三层硬掩模6，7，8以及两层低-k电介质4，5覆盖铜线2。铜线2另外覆盖形成在半导体基板(未示出)上的表面区(未示出)。该表面区可以包括覆盖半导体基板的任何数量的层并且不被限制于仅包括一层。硬掩模层可以包括氮化硅材料，但是也可以包括其他的蚀刻停止层，如碳化硅或者氮化硅碳(silicon carbon nitride)。所使用的低-k电介质可以是下面的电介质之一，但不限制于其：Aurora 2.85，Black Diamond，Coral，或SiLK。光刻胶层被沉积在最上的硬掩模层6上，并且通过使用第一光刻掩模(未示出)而光刻图案化以暴露沟槽开口。图1B示出该沉积步骤的结果，其中光刻胶10的部分保留在硬掩模6的最上层上。蚀刻工艺，优选为各向异性干蚀刻，被用于蚀刻穿透硬掩模层6和电介质层4，停止于嵌入的第二硬掩模层7的沟槽12。光刻胶层10保护与沟槽12相连的硬掩模层6以及电介质层4。该蚀刻工艺的结果在图1C中示出。当然，可以有其他变化，修改，以及替换。
在该蚀刻工艺之后，光刻胶剥离被执行以从图1C中的结构去除光刻胶部分10。表面掩模层6，7用于保护电介质层4和5不受光刻胶剥离工艺中使用的化学药品的影响。在图1D中，光刻胶层18被沉积，其填充沟槽12以及也存在于与沟槽12相连的最上的硬掩模层6的区上。使用第二掩模层来光刻图案化光刻胶层18以暴露用于通路22的开口。通路22被蚀刻穿透嵌入的停止层7以及电介质层5到达底部硬掩模层8。通路蚀刻的结果在图1E中示出。通路22具有比在沟道蚀刻步骤中形成的沟道12小的宽度。底部硬掩模层8在蚀刻过程期间保持完好，因为如果底部硬掩模层8被蚀刻穿透，则铜离子会从铜线2被溅射到通路22中，铜离子因此会扩散到电介质层4和5的暴露区，这会导致不良的器件性能和电故障。当然，可以有其他变化，修改，以及替换。
由于难于定制通路蚀刻工艺的过程参数而蚀刻穿透光刻胶层18，电介质层5以及硬掩模层7，而不蚀刻在沟槽22底部的硬掩模层8，附加的蚀刻工艺被采用而不是仅依赖一个蚀刻工艺。附加的受控蚀刻工艺被用于去除通过通路蚀刻工艺而暴露的底部硬掩模层8的部分。用于去除底部硬掩模层22部分的蚀刻工艺被选择为仅去除硬掩模层而不蚀刻到下面的铜线2中。在该受控的蚀刻工艺之后，光刻胶剥离工艺可以被用于去除光刻胶18。这些步骤的结果在图1F中示出。当然，可以有其他变化，修改，以及替换。
薄扩散阻挡层32随后沿图1G中所示的双大马士革结构被沉积，因此防止在后面的步骤中沉积的铜扩散到电介质层4和5中。阻挡层材料可以包括，但不限于，氮化钛(TiN)，氮化钽(TaN)或者钽(Ta)。铜种子层可以随后沉积在该阻挡层上，并且电化学镀工艺可以被用于将铜离子镀到该种子层上，从而以铜36填充沟槽和通路两者。CMP工艺可以被用于去除铜层36的过度填充部分，并且将铜层36留在正确的高度。当然，可以有其他变化，修改，以及替换。
尽管沟槽优先的工艺已经参照图1A-1H描述，通路优先的途径也可以被使用。取代在双大马士革工艺中首先蚀刻沟槽12，通路22可以被首先蚀刻到底部蚀刻停止层并且沟槽随后被蚀刻。通路优先的双大马士革工艺的一个缺点是，被施加来掩蔽沟槽优先的工艺中的通路蚀刻的光刻胶将聚集(pool)在其中形成了通路的区域，使得极难在较低器件几何结构时形成通路。当然，可以有其他变化，修改，以及替换。
图1A-1H中使用的沟槽优先的双大马士革工艺利用两个光刻和掩蔽步骤来产生如图1H中所示的铜填充的双大马士革结构，首先掩蔽光刻胶层10以曝光用于沟槽蚀刻的接触开口，以及第二，掩蔽光刻胶层18以曝光用于通路蚀刻的接触开口。通路优先的双大马士革工艺也利用两个光刻和掩蔽步骤，第一用于向下延伸到底部硬掩模层的通路蚀刻工艺以及第二，用于沟槽蚀刻工艺，其蚀刻沟槽到中间硬掩模层。有明显的动机来减少在双大马士革工艺中使用的工艺步骤的数量，如果完全有可能的话。附加的工艺步骤花费附加的处理时间，从而使在相同量的时间内较少数量的晶片被处理，这减少了产量。另外，较大数量的工艺步骤使在晶片处理期间错误发生的可能性较大，从而导致损坏晶片或不然使晶片不可用的故障的较大可能性。即使处理步骤中轻微的缺陷或者严密的容差亦可导致无用或者不合规格而制成的芯片。附加的工艺步骤也可导致较大的循环时间，因此增加完成芯片的制造时间并且导致较长的到市场的时间。当然，可以有其他变化，修改，以及替换。
除较大循环时间以及较大量错误方面的附加工艺步骤的成本之外，一个其他的关注是在附加的工艺步骤中使用的设备的成本。用于光刻和掩蔽工艺以产生掩模模板的典型掩模写工具(mask-writingtool)可能对于工具本身来说价值1500万到2000万美元之间，不包括操作和修理成本，所述掩模模板用于产生晶片上的芯片设计。另外，掩模组(mask set)可价值数百万美元，而用于掩模的成本由于较小的处理节点而增加。为此原因，开发双大马士革工艺是极有利的，其仅利用一个光刻和掩蔽步骤以及因此仅利用所选掩模来产生双大马士革结构。
此申请中描述的掩模也可以被描述为光掩模版(photoreticle)或者掩模版，取决于所使用的特定实施。例如，当步进器(stepper)或扫描器被用于在单个晶片的多个区上的掩模版上重新产生图案时，掩模版可以用于集成电路装置的大规模生产。
[25] 为了理解示出仅采用所选掩模的双大马士革工艺的本发明示例性实施例如何被采用，首先有必要理解光刻工艺，通过它图案可以被写在半导体材料的表面上。图2A-2F是示出使用正性或负性光刻胶对晶片的部分执行光刻工艺的简化示例图。这些图仅是例子，其在此不应不适当地限制权利要求的范围。本领域的普通技术人员将认识到许多变化，修改和替换。图2A示出半导体基板的示例性部分40，其中光刻胶层46以及二氧化硅(SiO2)层44覆盖硅基板42。包括一个或者多个层的表面区也可被包括在二氧化硅层44和硅基板42之间。所述光刻胶层可以是负性或正性光刻胶，这取决于所制造的电路的特定需要以及可用的材料。光刻胶层46通常使用旋涂工艺而施加到晶片，其中旋涂工艺使水性(aqueous)光刻胶分布在晶片的整个表面上。底料也可以被施加以确保附着到直接在该光刻胶之下的层，在此情况下是二氧化硅层44。软烘焙工艺随后被用于将光刻胶硬化到使其在随后的步骤中可被曝光和显影的水平。当然，可以有其他变化，修改，以及替换。
[26] 图2B示出施加在光刻胶层46上的掩模52。此步骤发生在掩模对准和曝光步骤期间，从而使该掩模与晶片上的对准特征正确对准，以将图案从掩模传递到光刻胶层46。在本发明的一个特定实施例中，所使用的该对准特征可以是对准标记或者刻痕(notch)，或者帮助将晶片正确取向于对准设备的其他特征。掩模52典型地是由完全光透明的材料如石英或者钠钙玻璃(soda lime glass)形成的，并且可以被蚀刻或者图案化。掩模52还包括阻挡区(blocking region)56，其在随后的曝光步骤中防止光通过并且与光刻胶层46反应。掩模的不正确对准可导致形成在基板上的器件特征的失准，从而导致电问题以及故障电路。阻挡区56可以通过化学处置掩模52以形成具有不同光透射特性的区而形成，或者可以通过将具有不同光透射特性的附加层粘附到掩模52而形成。例如，阻挡区56可以由非透射的或者部分透射的不透明材料如铬或者氧化铁(Fe2O3)形成。阻挡区56的形成方法对于工艺不是关键的，只要阻挡区56可阻挡一个程度的光通过掩模52而与光刻胶层46反应。阻挡区56典型地被形成在掩模52的底部，但是也可以形成在掩模52的顶部，这取决于应用。掩模52也可以被蚀刻或不然图案化以在晶片上产生图案。当然，可以有其他变化，修改，以及替换。
[27] 在掩模52已经与晶片适当地对准之后，透镜***将可见或者紫外光通过掩模照到晶片上。在该掩模的透明区中，光通过该掩模并且曝光直接在其下的光刻胶的对应区，而阻挡区56防止光通过，从而使阻挡区56之下的光刻胶层52的区不曝光。该曝光可以由步进机执行，该步进机将到晶片上的相同图案投射到晶片上，或者可以通过接近或者投射***来执行，其中掩模与晶片图案尺寸相同，意味着再现比率是1:1。当然，可以有其他变化，修改，以及替换。
[28] 在曝光工艺中，暴露于光的光刻胶经历化学反应。特定的反应根据使用正性或负性光刻胶而变化。当正性光刻胶被暴露于光时，其在暴露于显影剂时分解，允许下面的层被随后的工艺适当地图案化。图2C示出了在正性光刻胶暴露于光以及随后的湿化学显影之后的半导体基板的示例部分，在所述湿化学显影中化学显影剂仅溶解所曝光区域中的光刻胶。由于阻挡区56防止光透射到直接在该区之下的光刻胶46的部分，光刻胶46的剩余部分被暴露于光并且随后被显影剂去除。后烘焙或硬烘焙工艺可以被用于稳定以及硬化被显影的光刻胶。这使光刻胶块(resist block)58留在SiO2层44的顶部，如图2C中所示。常规的蚀刻工艺可以随后被使用以去除未覆盖有被显影的光刻胶的SiO2层44的部分，以及光刻胶剥离工艺可以被用于去除光刻胶的剩余部分，从而导致图2D中所示的结构。经图案化的SiO2层62的部分存在于硅基板42上，其中剩余SiO2层62的图案与掩模52上的阻挡区56的图案匹配。当然，可以有其他变化，修改，以及替换。
图2E接着图2B，并且示出负性光刻胶取代图2C-2D中使用的正性光刻胶层而使用时光刻胶层的曝光以及显影之后的结果。来自曝光源的光如上面所述通过掩模52并且与暴露的光刻胶的部分反应，导致它们成为聚合的并且不可溶于显影液。在晶片用显影液处置之后，光刻胶62的未聚合部分被去除，导致图2E中所示的结构。位于阻挡区56之下的光刻胶部分被去除。蚀刻工艺现在可以以光刻胶层的剩余部分66充当蚀刻阻止层而执行。SiO2层44的部分通过该蚀刻工艺来去除。光刻胶剥离工艺随后被采用以从基板去除光刻胶层66，导致图2F中所示的结构，其中经图案化的SiO2层70设置在基板42上。当然，可以有其他变化，修改，以及替换。
关于光刻工艺的一个显著问题是工艺中使用的掩模对于制造晶片的公司是基本的成本。掩模必须由具有很高水平的纯度的材料构成，如高等级石英，以保证所需的确切光透射特性，然后阻挡区必须形成在掩模上。阻挡区的形成通常是不可逆的，导致用于特定光刻工艺的特定掩模。由于操作光刻曝光和显影工艺的高成本，大为有利的是，减少光刻工艺中采用的掩模的数目，以及在基板上形成所需电路所需的重复的数目。当然，可以有其它的变化，修改和替换。
示例性的掩模或掩模版在图3A和3B中被示出，其将仅需要所需掩模被用在双大马士革工艺中。图3A和3B分别为掩模的示例性的顶视图和横截面视图。这些图仅是实例，其在这里不应不适当地限制权利要求的范围。本领域的技术人员将认识到许多变化，修改和替换。在图3A示出的掩模80的顶视图中，呈现了两个不同的区：通路图案区84和沟槽图案区82。通路图案区84位于线图案区82的中心并且拥有不同于沟槽图案区82的光透射特性。因为双大马士革工艺中的通路比形成在基板上的层中的沟槽延伸得深，所以通路图案区拥有比沟槽图案区82大的光透射率。这允许在两个区之间，光刻胶的不同厚度被曝光，导致具有依赖于不同区的透射率的阶梯状剖面的光刻胶层。不同的光透射特性可以通过使用用于阻挡区的不同材料，通过定制用于阻挡区的材料的化学或物理特性来获得。例如，一种材料可以用于沟槽图案区82，而第二种材料用于通路图案区84，或一种材料用于沟槽图案区82并在特定位置被处置以得到具有与通路图案区84不同的光透射特性的材料的部分，或不同的工艺可被用于针对不同区来处置基板以得到具有不同光透射特性的区。在本发明的一个特定的实施例中，掩模上阻挡区的制造可以通过在掩膜上沉积铬膜来进行。然而，针对不同原因而实现不同透射特性的工艺不是关键因素，只要掩膜的不同区拥有不同的透射特性。线86指示掩模的边界，以及在曝光工艺期间掩模的哪些区域允许来自曝光源的光通过。当然，可以有其它变化，修改和替换。
图3B为图3A所示的掩模的横截面视图。此图仅是实例，其在这里不应不适当地限制权利要求的范围。本领域的技术人员将认识到许多变化，修改和替换。通路图案区84在横截面区的中心，在沟槽图案区82之间。图3A和3B两者中的区88不透射通过掩模的光。尽管图3B示出了通路图案区84和沟槽图案区82在如图3B所示的截面视图中位于掩模80内，但是通路图案区84和沟槽图案区82也可位于掩模80的顶部或下面并且通过粘附元件附着或者被处置以拥有与掩模80的持久连接。尽管只有两个具有不同透射特性的区在图3A和3B中示出，但是针对不同的应用，多个具有不同透射特性的区可被实施。当然，可以有其它变化，修改和替换。
图4A-4E为在使用所需掩模的双大马士革工艺期间覆盖表面区的层的示例性横截面视图，而图5为示出在使用所需掩模的双大马士革工艺期间的工艺流程的伴随的工艺流程图。这些图仅是实例，其在这里不应不适当地限制权利要求的范围。本领域的技术人员将认识到许多变化，修改和替换。图4A示出基板的横截面，其中光刻胶层94覆盖在表面区(未示出)顶部的电介质层92和铜层90。该表面区可以包括覆盖半导体基板的任何数目的层，而不限于包括仅一层。阻挡层可以结合在电介质和铜层之间以防止扩散和电迁移，但为了简单起见已经在图4A-4E中示出的结构中被省略。光刻胶层94使用掩模80由曝光源曝光。如图3A和3B中所描述的，掩模80具有拥有不同光透射特性的不同区。不透明区88不允许光透射通过，而沟槽图案区82拥有比通路图案区84低的透射率。在步骤120中，来自曝光源96的光通过通路图案区84穿透到比通过沟槽图案区域82更深的光刻胶94厚度。许多不同因素控制在曝光工艺期间受影响的光刻胶的实际厚度。这些因素包括光刻胶的物理/化学特性，被选作曝光源的光的类型，可见、UV或其它，以及曝光的光96透射通过的掩模区的透射特性。然而，对于给定光阻，曝光源和掩模，通过选择用于得到蚀刻至已知厚度的蚀刻工艺的工艺条件和材料，这些因素可以得到适当的控制。当然，可以有其它变化，修改和替换。
在光刻胶层94已经由来自曝光源96通过掩模80的光曝光之后，被曝光的区对于正性光刻胶变得较可溶于显影液，或者对于负性光刻胶，变成聚合的且较难以溶解。两种类型的光刻胶都可以用于图4A-4E中所描述的工艺流程，但将针对正性光刻胶来讨论该工艺流程。任一类型的光刻胶可以以最小损害或没有损害地用于该工艺。由于曝光工艺而变得较可溶的光刻胶层94的被曝光区的厚度由于掩模80的不同透射特性而不同。对应于已经曝光的通路图案区84的光刻胶层94的部分延伸到光刻胶层的整个厚度，而对应于已经曝光的沟槽图案区82的光刻胶层94的部分只延伸到整个光刻胶层的部分厚度。在步骤122中，在光刻胶层94用显影液处置之后，光刻胶层94的被曝光区被去除，从而得到如图4B所示的结构。通路图案100和沟槽图案102已经形成在光刻胶层94中，其中通路图案100延伸通过光刻胶层94的整个厚度以将接触开口暴露到电介质层92，并且沟槽图案102部分地延伸通过光刻胶层94。通过利用光刻工艺来去除光刻胶层94的不同厚度，仅需要一个蚀刻和光刻工艺来形成所需的双大马士革结构。当然，可以有其它变化，修改和替换。
在步骤124中，蚀刻工艺在同一过程中用于光刻胶层94和电介质层92的部分。根据相应层的厚度来选择电介质层92与光刻胶层94的蚀刻率之比，使得双大马士革图案可以被蚀刻于电介质层中并允许接触到下面的金属层。例如，如果光刻胶和电介质层的厚度比为1：1，并且曝光/显影步骤使通路图案100延伸通过光刻胶层94的整个厚度而沟槽图案102延伸通过光刻胶层94的整个厚度的一半，则电介质层92与光刻胶层94的蚀刻率之比为1：1将是适当的。这将允许蚀刻工艺去除通路图案100之下的全部电介质层92，并且去除光刻胶层94的剩余部分以及沟槽图案102之下的电介质层92的部分。然而，借助足够的测试，还可以采用除1：1以外的不同蚀刻率之比。当然，可以有其它变化，修改和替换。
所述蚀刻工艺的结果在图4E中示出，其中通路108和沟槽110在步骤120中被蚀刻到电介质层中。沟槽110和通路108可以容易地通过随后的工艺来填充以形成垂直的铜通路连接和铜金属线。然而，图4C所示的蚀刻工艺可能没有完全去除光刻胶层，并且需要步骤126中的附加光刻胶剥离步骤。这在图4D中示出，其中光刻胶区112保留在该结构的周边，并且通过光刻胶剥离工艺来去除。任选的光刻胶剥离工艺的结果在图4E中示出。现在该器件已准备好在通路和沟槽区域中进行阻挡层沉积和铜沉积以金属互连，而形成双大马士革结构。在一个特定的实施例中，扩散阻挡形成在电介质层和铜层上，铜种子层覆盖扩散阻挡层而形成，并且铜层从铜种子层使用电化学镀(ECP)而形成。然后通过使用化学机械抛光(CMP)工艺来平坦化铜层。当然，可以有其它变化，修改和替换。
还应当理解，这里所描述的实例和实施例仅用于说明目的，并且其各种修改和变化对本领域的技术人员是显然的且应包括在本申请的精神和范围以及所附权利要求的范围内。

Claims (20)

1.一种制造集成电路器件的方法，包括：
提供具有表面区的半导体基板，该表面区包括覆盖该半导体基板的一个或者多个层；
形成覆盖所述表面区的铜层；
形成覆盖所述铜层的电介质层；
形成覆盖所述电介质层的光刻胶层；
将掩模版与对准特征对准，该掩模版包括阻挡区，所述阻挡区由非透射的铬和部分透射的氧化铁形成；
使用所述掩模版来曝光光刻胶材料，光刻胶层的第一部分通过该掩模版的由非透射的铬构成的非透射区来曝光以及光刻胶层的第二部分通过由部分透射的氧化铁构成的部分透射区来曝光；
显影所述光刻胶层，从而使光刻胶层的第一部分被去除，以及光刻胶层的第二部分的一厚度被形成；以及
通过使用单个蚀刻步骤，使用蚀刻工艺在电介质层中产生通路开口和沟槽开口。
2.如权利要求1的方法，其中所述通路开口延伸到所述铜层。
3.如权利要求1的方法，其中所述蚀刻工艺去除光刻胶和电介质层两者的部分。
4.如权利要求1的方法，其中所述蚀刻工艺去除所述显影工艺之后留下的所述光刻胶层的剩余部分。
5.如权利要求1的方法，还包括：
通过使用光刻胶剥离工艺来去除所述蚀刻工艺之后留下的所述光刻胶层的部分。
6.如权利要求1的方法，还包括步骤：
在所述电介质层和铜层之上形成扩散阻挡；
形成覆盖扩散阻挡层的铜种子层；
使用电化学镀(ECP)工艺从所述铜种子层来形成铜层；以及
通过使用化学机械抛光(CMP)工艺来平坦化该铜层。
7.如权利要求1的方法，其中所述掩模版的由非透射的铬构成的非透射区被用于形成通路图案。
8.如权利要求1的方法，其中所述掩模版的由部分透射的氧化铁构成的部分透射区被用于形成沟槽图案。
9.如权利要求1的方法，其中所述掩模版由石英制成。
10.如权利要求1的方法，其中所述光刻胶层与所述电介质层的蚀刻率之比是1:1。
11.如权利要求1的方法，其中通过将所述光刻胶层曝光于曝光源来执行所述曝光步骤并且该曝光源是紫外光。
12.如权利要求1的方法，其中通过将所述光刻胶层曝光于曝光源来执行所述曝光步骤并且该曝光源是可见光。
13.如权利要求1的方法，还包括步骤：在覆盖所述表面区铜层上形成硬掩模层。
14.如权利要求1的方法，其中所述对准特征是对准标记。
15.一种制造集成电路器件的方法，包括：
提供具有表面区的半导体基板，该表面区包括覆盖该半导体基板的一个或者多个层；
形成覆盖所述表面区的铜层；
形成覆盖所述铜层的电介质层；
形成覆盖所述电介质层的光刻胶层；
通过将掩模版放置在光刻胶层上以及将来自曝光源的光透射到该光刻胶层来曝光该光刻胶层的部分，该掩模版具有至少两个由非透射的铬和部分透射的氧化铁形成的具有不同透射率的区，该掩模版的由非透射的铬构成的非透射区用于在所述光刻胶层产生通路蚀刻图案，并且该掩模版的由部分透射的氧化铁构成的部分透射区用于在所述光刻胶层产生沟槽蚀刻图案；
显影所述光刻胶层，从而使光刻胶层的第一部分被去除以暴露电介质层的部分，并且光刻胶层的第二部分的一厚度被形成；以及
在单个步骤中蚀刻所述光刻胶层以及所述电介质层以在电介质层产生双大马士革图案。
16.如权利要求15的方法，还包括步骤：
通过使用光刻胶剥离工艺来去除所述蚀刻工艺之后留下的所述光刻胶层的部分。
17.一种光刻工艺中使用的掩模版，用于产生双大马士革结构，
包括：
光透射基板，在曝光工艺中放置在晶片上；
掩模版的第一区，由非透射的铬构成，位于所述光透射基板上，该掩模版的第一区被用于产生用于双大马士革结构的通路图案；以及
掩模版的第二区，由部分透射的氧化铁构成，位于所述光透射基板上，该掩模版的第二区被用于产生用于双大马士革结构的沟槽图案。
18.如权利要求17的掩模版，其中所述掩模版的第一区位于与所述掩模的第二区相同的表面区域。
19.如权利要求17的掩模版，其中所述掩模版的第一和第二区是通过改变所述光透射基板的化学或物理特性而产生的。
20.如权利要求17的掩模版，其中所述掩模版的第一和第二区是通过将一材料耦合到所述光透射基板而产生的。
CNB2006100233011A 2006-01-13 2006-01-13 使用所选掩模的双大马士革铜工艺 Active CN100499069C (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CNB2006100233011A CN100499069C (zh) 2006-01-13 2006-01-13 使用所选掩模的双大马士革铜工艺
US11/539,614 US7989341B2 (en) 2006-01-13 2006-10-06 Dual damascence copper process using a selected mask
US13/093,809 US8685853B2 (en) 2006-01-13 2011-04-25 Dual damascene copper process using a selected mask

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2006100233011A CN100499069C (zh) 2006-01-13 2006-01-13 使用所选掩模的双大马士革铜工艺

Publications (2)

Publication Number Publication Date
CN101000886A CN101000886A (zh) 2007-07-18
CN100499069C true CN100499069C (zh) 2009-06-10

Family

ID=38692789

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006100233011A Active CN100499069C (zh) 2006-01-13 2006-01-13 使用所选掩模的双大马士革铜工艺

Country Status (2)

Country Link
US (2) US7989341B2 (zh)
CN (1) CN100499069C (zh)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100499069C (zh) 2006-01-13 2009-06-10 中芯国际集成电路制造(上海)有限公司 使用所选掩模的双大马士革铜工艺
US8652763B2 (en) * 2007-07-16 2014-02-18 The Board Of Trustees Of The University Of Illinois Method for fabricating dual damascene profiles using sub pixel-voting lithography and devices made by same
US20090023283A1 (en) * 2007-07-17 2009-01-22 United Microelectronics Corp. Interconnection process
US7994639B2 (en) * 2007-07-31 2011-08-09 International Business Machines Corporation Microelectronic structure including dual damascene structure and high contrast alignment mark
CN101359619B (zh) * 2007-08-01 2011-01-19 联华电子股份有限公司 内连线工艺
US20090093100A1 (en) * 2007-10-09 2009-04-09 Li-Qun Xia Method for forming an air gap in multilevel interconnect structure
CN101546727B (zh) * 2008-03-25 2011-03-23 中芯国际集成电路制造(上海)有限公司 一种大马士革工艺方法
US8470515B2 (en) * 2011-09-15 2013-06-25 Nanya Technology Corp. Method of forming an etch mask
US20130178068A1 (en) * 2012-01-10 2013-07-11 Taiwan Semiconductor Manufacturing Co., Ltd. Dual damascene process and apparatus
US8871596B2 (en) 2012-07-23 2014-10-28 International Business Machines Corporation Method of multiple patterning to form semiconductor devices
CN102881650B (zh) * 2012-10-22 2017-12-15 上海集成电路研发中心有限公司 一种双大马士革结构的制作方法
US9535316B2 (en) * 2013-05-14 2017-01-03 Taiwan Semiconductor Manufacturing Company, Ltd. Photomask with three states for forming multiple layer patterns with a single exposure
WO2015035088A1 (en) * 2013-09-05 2015-03-12 Applied Materials, Inc Methods and apparatus for forming a resist array using chemical mechanical planarization
US9257282B2 (en) 2014-05-02 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method of semiconductor integrated circuit fabrication
CN105789218A (zh) * 2016-03-10 2016-07-20 京东方科技集团股份有限公司 一种基板、其制作方法及显示装置
US10541228B2 (en) 2017-06-15 2020-01-21 Taiwan Semiconductor Manufacturing Company, Ltd. Packages formed using RDL-last process
US11764062B2 (en) * 2017-11-13 2023-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming semiconductor structure
FR3076658B1 (fr) * 2018-01-05 2020-09-11 St Microelectronics Crolles 2 Sas Procede de gravure d'une cavite dans un empilement de couches
WO2019161791A1 (en) * 2018-02-23 2019-08-29 Master Dynamic Limited Method of marking a solid-state material, markings formed from such methods and solid-state materials marked according to such a method
US10720591B2 (en) 2018-03-27 2020-07-21 Sharp Kabushiki Kaisha Crosslinked emissive layer containing quantum dots for light-emitting device and method for making same
US10784151B2 (en) * 2018-09-11 2020-09-22 Taiwan Semiconductor Manufacturing Company Ltd. Interconnect structure and manufacturing method for the same
CN109326610B (zh) * 2018-09-19 2022-03-11 京东方科技集团股份有限公司 柔性显示面板及其制造方法
CN111952242A (zh) * 2019-05-16 2020-11-17 芯恩（青岛）集成电路有限公司 双大马士革沟槽结构及制备方法
CN110544671A (zh) * 2019-08-26 2019-12-06 上海新微技术研发中心有限公司 半导体结构的形成方法
CN112558437B (zh) * 2020-12-18 2023-03-31 中国科学院光电技术研究所 一种双面少层超构表面器件的加工方法
CN113436967A (zh) * 2021-05-26 2021-09-24 四川蓝彩电子科技有限公司 高压半导体器件横向非均匀掺杂方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5914202A (en) * 1996-06-10 1999-06-22 Sharp Microeletronics Technology, Inc. Method for forming a multi-level reticle
US6204168B1 (en) * 1998-02-02 2001-03-20 Applied Materials, Inc. Damascene structure fabricated using a layer of silicon-based photoresist material
US6355399B1 (en) 2000-01-18 2002-03-12 Chartered Semiconductor Manufacturing Ltd. One step dual damascene patterning by gray tone mask
US6225221B1 (en) * 2000-02-10 2001-05-01 Chartered Semiconductor Manufacturing Ltd. Method to deposit a copper seed layer for dual damascene interconnects
US6962771B1 (en) * 2000-10-13 2005-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. Dual damascene process
KR100583693B1 (ko) * 2001-05-23 2006-05-25 에이에스엠엘 네델란즈 비.브이. 실질적으로 투과성인 공정층내에 정렬마크가 제공된 기판,상기 마크를 노광하는 마스크, 디바이스 제조방법 및 그디바이스
US6610594B2 (en) * 2001-07-10 2003-08-26 Advanced Micro Devices, Inc. Locally increasing sidewall density by ion implantation
US6548401B1 (en) * 2002-01-23 2003-04-15 Micron Technology, Inc. Semiconductor processing methods, and semiconductor constructions
JP3754378B2 (ja) * 2002-02-14 2006-03-08 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
US7229544B2 (en) * 2002-10-01 2007-06-12 University Of Southern California Multi-cell masks and methods and apparatus for using such masks to form three-dimensional structures
US20040241557A1 (en) * 2003-05-29 2004-12-02 Bellman Robert A. Mask, mask blank, photosensitive material therefor and fabrication thereof
US7288366B2 (en) * 2003-10-24 2007-10-30 Chartered Semiconductor Manufacturing Ltd. Method for dual damascene patterning with single exposure using tri-tone phase shift mask
US7235474B1 (en) * 2004-05-04 2007-06-26 Advanced Micro Devices, Inc. System and method for imprint lithography to facilitate dual damascene integration with two imprint acts
JP4479486B2 (ja) * 2004-11-30 2010-06-09 ソニー株式会社 マスクパターンの補正方法
KR100640952B1 (ko) * 2004-12-29 2006-11-02 동부일렉트로닉스 주식회사 반도체 소자의 금속배선 형성방법
US20060197228A1 (en) * 2005-03-04 2006-09-07 International Business Machines Corporation Single mask process for variable thickness dual damascene structures, other grey-masking processes, and structures made using grey-masking
CN100499069C (zh) 2006-01-13 2009-06-10 中芯国际集成电路制造(上海)有限公司 使用所选掩模的双大马士革铜工艺

Also Published As

Publication number Publication date
US20120108054A1 (en) 2012-05-03
US20080020565A1 (en) 2008-01-24
US7989341B2 (en) 2011-08-02
CN101000886A (zh) 2007-07-18
US8685853B2 (en) 2014-04-01

Similar Documents

Publication Publication Date Title
CN100499069C (zh) 使用所选掩模的双大马士革铜工艺
US7727708B2 (en) Method for fabricating dual damascene structures
US5753417A (en) Multiple exposure masking system for forming multi-level resist profiles
US6962771B1 (en) Dual damascene process
CN1327292C (zh) 制作自对准部件的方法
CN101488450B (zh) 用于形成包括印刷分辨率辅助特征的合成图形的方法
KR100470181B1 (ko) 단순화된홀인터커넥트공정
US8241838B2 (en) Method of manufacturing semiconductor device
CN110660733B (zh) 光刻工艺方法和双大马士革工艺方法
US20070010092A1 (en) Method for eliminating bridging defect in via first dual damascene process
KR20000010559A (ko) 집적 회로내의 소규모 구조 형성을 위한 이미지 리버설 방법
US6174801B1 (en) E-beam direct writing to pattern step profiles of dielectric layers applied to fill poly via with poly line, contact with metal line, and metal via with metal line
US7402914B2 (en) Semiconductor device featuring overlay-mark used in photolithography process
JP2002156740A (ja) 位相変化したマルチレベルレチクルを含む、バイレベルレジストを用いたマルチレベルレチクルの製造方法
KR100752180B1 (ko) 반도체 소자의 콘택홀 형성방법
US20030027419A1 (en) Tri-tone photomask to form dual damascene structures
KR20060005503A (ko) 포토 마스크 및 그 제조방법과 포토 마스크를 이용한반도체 소자의 배선 형성방법
KR100831267B1 (ko) 반도체 소자 형성 방법
US8031329B2 (en) Overlay mark, and fabrication and application of the same
US5902717A (en) Method of fabricating semiconductor device using half-tone phase shift mask
KR20100038600A (ko) 3상 마스크 및 이를 이용한 반도체 소자의 제조 방법
JP2000058647A (ja) 半導体装置の製造方法
JP2009080381A (ja) フォトマスク、及び電子装置の製造方法
KR20040041877A (ko) 반도체 소자의 금속 배선 형성 방법
KR100208667B1 (ko) 반도체 장치의 미세 패턴형성방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20111121

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Co-patentee after: Semiconductor Manufacturing International (Beijing) Corporation

Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation