JPH0112411Y2 - - Google Patents

Info

Publication number
JPH0112411Y2
JPH0112411Y2 JP1980135035U JP13503580U JPH0112411Y2 JP H0112411 Y2 JPH0112411 Y2 JP H0112411Y2 JP 1980135035 U JP1980135035 U JP 1980135035U JP 13503580 U JP13503580 U JP 13503580U JP H0112411 Y2 JPH0112411 Y2 JP H0112411Y2
Authority
JP
Japan
Prior art keywords
amplifier
circuit
signal
bias
potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1980135035U
Other languages
English (en)
Other versions
JPS5757620U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP1980135035U priority Critical patent/JPH0112411Y2/ja
Priority to US06/295,698 priority patent/US4446441A/en
Publication of JPS5757620U publication Critical patent/JPS5757620U/ja
Application granted granted Critical
Publication of JPH0112411Y2 publication Critical patent/JPH0112411Y2/ja
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/305Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in case of switching on or off of a power supply

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Control Of Amplification And Gain Control (AREA)

Description

【考案の詳細な説明】 〔考案の目的〕 (産業上の利用分野) この考案は、電源スイツチやミユーテイングス
イツチのオン/オフ時などにおいて生じるポツプ
ノイズのような過渡的ノイズの発生を押えた増幅
器回路に関する。
(従来の技術) 通常、テープレコーダなどの増幅器には、随所
に直流しや断用のキヤパシタが用いられる。これ
らのキヤパシタは、増幅器を構成する抵抗類とと
もに、種々の時定数回路を作る。一般的にこれら
の時定数はまちまちである。このため、たとえば
電源をオンしてから増幅器回路が平常の動作点に
達するまでの過渡期において、不快なノイズが生
じる。このノイズは、いわゆるポツプノイズとし
て知られている。この種のノイズは、正負2電源
を利用して特別に設計されたDC増幅器あるいは
ミユーテイングリレーなどの採用によつて実用上
除去することができる。
(考案の課題) しかしながら、電池動作を行なうポータブルテ
ープレコーダなどでは、単一電源型のAC増幅器
が主流である。このような、AC増幅器では、電
源をオン/オフするたびに、ポツプノイズが生じ
る。この種のノイズは、増幅器の動作点を決定す
るバイアス電位を変更することでミユーテイング
動作を行なわせようとするときにも生じる。
この考案は上記事情にかんがみなされたもの
で、電源のオン/オフ時などにおいて生じる過渡
的ノイズを押えた増幅器回路を提供することを目
的とする。
〔考案の構成〕
(考案の課題を解決するための手段およびその作
用) 上記目的を達成するために、この考案に係る増
幅器回路においては、互いに逆相で動作する一対
の増幅器を用い、これらの増幅器に対するバイア
スの供給を実質的に同一のタイミングでもつて行
なつている。すなわち、上記一対の増幅器のおの
おのの出力に過渡的ノイズが生じたとしても、こ
れらの増幅器の両出力端には同様な(平衡した)
電位変化が現われる。したがつて、これら両出力
端から出力信号を取り出すならば、前記過渡的ノ
イズの有無にかかわらず、このノイズは出力に現
われない。この特徴を利用すれば、前記一対の増
幅器に対するバイアス電位をたとえば電源電位の
1/2とゼロ電位との間で切換えることで、過渡的
ノイズをともなわないミユーテイング動作も可能
となる。さらに、前記一対の増幅器を電力増幅器
として利用すれば、低い電源電圧で大出力を得る
ことができる。これは、前記一対の増幅器がいわ
ゆるBTL(Balanced Transformer Less)回路
を形成するため、理論上、単一の出力増幅器を用
いた場合の2倍の出力電圧(4倍の出力電力)が
得られるからである。加えて、前記一対の増幅器
の両出力端間には実質的に電位差が生じないた
め、大容量が要求される出力キヤパシタを省略す
ることもできる。
(実施例) 次に図面を参照してこの考案の一実施例を説明
する。第1図において、入力端子10に与えられ
る入力信号e1は、入力キヤパシタc1を介し
て、第1増幅器12の正相入力端(信号入力端)
に与えられる。キヤパシタc1を介して得られる
信号e1は、反転増幅器14の逆相入力端(信号
入力端)にも与えられる。ここで用いられる反転
増幅器14は増幅度が1であり、信号e1と逆相
の反転信号e2を出力する。この信号e2は、第
2増幅器16の正相入力端(信号入力端)に与え
られる。増幅器12の出力端子(第1出力端子)
18および増幅器16の出力端子(第2出力端
子)20の間に、負荷インピーダンス22が接続
される。
前記増幅器12および16の逆相入力端(バイ
アス入力端)および増幅器14の正相入力端に
は、バイアス回路24から導出されるバイアス電
位E10が印加される。この電位E10は、増幅
器12および16に対する電源電位Vccのほぼ1/
2に設定される。電位E10は、直流抵抗分を有
するインピーダンス素子26を介して、前記増幅
器12および14の信号入力端に与えられる。バ
イアス電位E10の給電ラインは、バイパスキヤ
パシタc2およびミユーテイングスイツチ28の
並列回路を介して接地される。増幅器12,1
4,16およびバイアス回路24の電源回路は、
電源スイツチ30を介して、電源32に接続され
る。スイツチ30がオンされると、増幅器12,
14,16および回路24は、電源電位Vccでも
つて給電される。
いま、スイツチ28,30がオフされていると
きを考える。ここでスイツチ30がオンされる
と、バイアス電位E10は、ゼロから1/2Vccに
向つて、徐々に上昇する。増幅器12および14
の入力バイアス電流が十分に小さく素子26の直
流抵抗分があまり大きくなければ、増幅器12お
よび14の信号入力端に与えられる電位E12
は、前記電位E10とほとんど変らない。そのた
め、増幅器12の正相入力端電位E12とその逆
相入力端電位E10とは、同じ割合で上昇する。
また、増幅度1の増幅器14の正相入力端には電
位E10が与えられているため、増幅器14の出
力電位E14も電位E10と同じ割合で上昇す
る。したがつて、増幅器12および14が同一の
回路構成を有しておれば、増幅器12の出力電位
E18と増幅器16の出力電位E20とは、全く
同じ電位変化を行なう。このことから、端子18
および20間の電位差はゼロとなるので、スイツ
チ30をオンした直後のポツプノイズ(過渡ノイ
ズ)に対応する信号電流が負荷22に流れること
はない。スイツチ30をオフした場合も同様であ
る。すなわち、電位E10の降下と同じ割合で電
位E12およびE14が降下するため、端子18
および20間の電位差はゼロを保つ。そのため、
スイツチ30をオフした直後のポツプノイズも生
じない。
以上説明したように、第1図の回路構成によれ
ば、スイツチ30のオン/オフにともなうポツプ
ノイズの発生が押えられる。同様に、ミユーテイ
ングスイツチ28のオン/オフにともなうポツプ
ノイズの発生も押えられる。スイツチ30がオン
され回路動作が安定すると、電位E12,E1
4,E18およびE20は、バイアス電位E10
とほぼ同じ電位となる。このときスイツチ28が
オンされると、電位E10は短時間のうちにゼロ
となる。このとき、電位E10の低下にともなつ
て電位E12およびE14も同様に低下するた
め、電位E18とE20とは、同様な電位変化を
行なう。したがつて端子18および20の間の電
位差ゼロが保たれ、ポツプノイズは生じない。ス
イツチ28がオンされると増幅器12,14およ
び16は全てカツトオフされ、ミユーテイング状
態となる。このミユーテイング状態においては増
幅器12,14,16はほとんど電力を消費しな
い。このため、電源32が電池の場合、電池がむ
だに消耗されることがない。スイツチ28がオフ
されるとバイアス電位E10は徐々に上昇する。
この場合の動作は前述したスイツチ30がオンさ
れた場合と同様に考えればよい。すなわち、電位
E18およびE20は同様に変化するため、ポツ
プノイズは生じない。第1図に示すようなミユー
テイング回路は、ミユーテイング動作中に電池の
消耗が少なくなる点で、単に音声信号経路をオ
ン/オフさせる従来のミユーテイング回路よりも
優れている。しかも、ミユーテイング動作にとも
なうポツプノイズも生じない。
電源スイツチ30がオンされミユーテイングス
イツチ28がオフされているときは、増幅器12
から入力信号e1と同相の第1出力信号e3が出
力され、増幅器16から入力信号e1と逆相の第
2出力信号e4が出力される。これらの信号e3
と信号e4との和が、入力信号e1に対応する出
力信号として、負荷インピーダンス22に与えら
れる。
第2図は第1図に示す回路ブロツクの具体例を
示す。以下の説明においては、重複説明を避ける
ために、共通あるいは類似部分を示す場合に共通
あるいは類似の参照符号を用いる。
入力信号e1はキヤパシタc1を介して可変抵
抗器26の第1端子に与えられる。可変抵抗器2
6の第2端子は、抵抗R241およびR242の接
続点Xに接続される。この接続点Xからバイアス
電位E10が導出される。抵抗R241の他端に
は電源電位Vccが印加され、抵抗R242の他端
は接地される。可変抵抗器26のスライダから
は、信号e1に相似な信号e1aが導出される。
信号e1aは増幅器A12の非反転入力端に与え
られる。増幅器A12の出力端は第1出力端子1
8に接続されるとともに、抵抗R121を介して
その反転入力端に接続される。増幅器A12の反
転入力端は、抵抗R122を介して前記接続点X
に接続される。
前記信号e1aはまた、抵抗R141を介して増
幅器A14の反転入力端に与えられる。増幅器A
14の出力端は抵抗R142を介してその反転入
力端に接続される。増幅器A14の非反転入力端
は、前記接続点Xに接続される。増幅器A14か
ら出力される反転信号e2は、増幅器A16の非
反転入力端に与えられる。増幅器A16の出力端
は第2出力端子20に接続されるとともに、抵抗
R161を介してその反転入力端に接続される。
増幅器A16の反転入力端は、抵抗R162を介
して前記接続点Xに接続される。出力端子18と
20との間には、負荷としてスピーカ22が接続
される。なお、第2図においては、増幅器A1
2,A14およびA16に対する給電回路の図示
は省略してある。
第2図において、増幅器A12,A14および
A16は、オープンループゲインおよび入力イン
ピーダンスが十分に高く、かつ入力オフセツト電
流が十分に小さいものと考える。また、R141
R142,R121/R122=R161/R162であり、入力信
号e1の周波数帯域内でキヤパシタc2のインピ
ーダンスが十分に小さいものとする。すると、増
幅器A12は増幅度が(1+R121/R122)であ
る正相増幅器となり、増幅器A14+A16は、増幅
度が−(1+R161/R162)である逆相増幅器とな
る。したがつて、第2図の増幅器回路は、信号e
1に対してはBTL型パワーアンプを構成する。
一方、電源のオン/オフまたはミユーテイングス
イツチ28のオン/オフによつて生じる電位変化
に対しては、増幅器A12および増幅器A14+
A16は同相動作を行なう。すなわち、電源のオ
ン/オフまたはスイツチ28のオン/オフにとも
なう電位E10の変化は、増幅器A12およびA
16に対して同様に与えられる。この電位E10
の変化にともなう電位E12とE14との変化
も、同様に生じる。すなわち、増幅器A12およ
びA14の入力オフセツト電流を無視すれば、
E10=E12となる。
増幅器A14の反転入力端電位E13は、負帰
還作用によりE10=E13となる。このことは、増
幅器A14の非反転入力端を電位の基準(グラン
ドレベル)と考えたときに、その反転入力端がイ
マジナリグラウンドとなることと同様に考えるこ
とができる。上述したように、E10=E12=E13
であるから、抵抗R141およびR142には電流
が流れない。したがつて、E13=E14、すなわち
E10=E12=E14となる。このことから、電位E
10の変化にともなう電位E12およびE14の
変化は同様なものとなり、出力電位E18および
E20も同様に変化する。すなわち、スピーカ2
2の両端電位差は、電位E10の変化にかかわら
ず常にゼロとなり、電源スイツチのオン/オフあ
るいはミユーテイングスイツチ28のオン/オフ
にともなうポツプノイズは生じない。
なお、キヤパシタc2は、バイアス電位E10
の給電ラインの交流インピーダンスを実質的にゼ
ロとする働きのほかに、ミユーテイング動作をな
めらかに行なわせる作用も持つている。すなわ
ち、スイツチ28のオンによつて、キヤパシタc
2の電荷は短時間のうちに放電され、直ちに増幅
機能が停止する。次にスイツチ28がオフされる
と、キヤパシタc2は抵抗R241を介してゆつ
くりと充電される。したがつて、スイツチ28を
オフ(ミユートオフ)にもどした瞬間に突然大音
量がスピーカ22から発生されることはない。
第3図は第2図に示す回路の変形例を示す。第
3図においては、負帰還ループの抵抗R122
よびR162と直列に、キヤパシタc12および
c16を設けている。これらのキヤパシタc1
2,c16によつて、増幅器A12およびA16
には、直流領域で100%の負帰還がかかる。この
ため、出力端子18,20におけるDCドリフト
は、第2図の場合よりも少ない。また、時定数c
12・R122およびc16・R162を適当に選
ぶと、音声再生に不要な低域成分をカツトするハ
イパスフイルタ特性を得ることができる。ここで
R121=R161,R122=R162,c12=c16としておけ
ば、電位E10の変化にともなう電位E18,E
20の変化を同様なものとすることができる。し
たがつて、キヤパシタc12,c16を設けても
ポツプノイズが発生することはない。
第4図ないし第6図は第1図のバイアス回路2
4の具体例を示す。第2図においては回路24と
して抵抗分圧器を用いているが、第4図ではツエ
ナダイオードZD24を用いた定電圧バイアス回
路を構成している。また、第2図ではミユーテイ
ングスイツチ28を抵抗R242と並列に設けて
いるが、第5図ではミユーテイングスイツチ28
aを抵抗R241と直列に設けている。スイツチ
28と28aとの作動は逆であるが、その機能は
同じである。すなわち、第2図ではスイツチ28
のオンによつてミユーテイング状態となるのに対
して、第5図ではスイツチ28aのオフによつて
ミユーテイング状態となる。第6図は第2図のス
イツチ28を電子スイツチすなわちNPNトラン
ジスタQ24に置換した場合を示す。抵抗R24
とR242との接続点Xは、トランジスタQ24
のコレクタ・エミツタ路を介して接地される。ト
ランジスタQ24は、ミユーテイング指令信号
EXがロジツク“1”のときにオンされ、ミユー
テイング状態に入る。信号EXがロジツク“0”
のときは、ミユーテイングは解除される。なお、
図示しないが、第2図ないし第6図に示す抵抗R
241は、ジヤンクシヨンFETのドレイン・ソー
ス間のような定電流特性を示す素子に置換されて
もよい。
以上この明細書で詳述され図面に図示された実
施例は、この考案を限定するものではない。この
考案の趣旨および実用新案登録請求の範囲内で、
種々の置換、変更などが可能である。たとえば第
1図において、電位E10の変化にともなう電位
E18,E20の変化が同様になるならば、第1
増幅器12の回路構成と第2増幅器16の回路構
成とが異なつていてもよい。また、反転増幅器1
4および第2増幅器16を1つの反転増幅器(14
+16)とみなしてもよい。この増幅器(14+16)
内に反転増幅機能を有する回路が含まれる限り、
これは本願実用新案登録請求の範囲を逸脱するも
のではない。また、本願考案に係る増幅器回路は
正負2電源型回路にも適用できる。この場合は、
入力キヤパシタc1の省略も可能である。
〔考案の効果〕
この考案では、インピーダンス素子26の直流
抵抗分を介して、入力キヤパシタC1を、バイア
ス電位E10でもつて特に充電するようにしてい
る。このため、BTL出力段を構成する増幅器1
2,16の入力バイアスE10の変化に対する増
幅器12,14の直流入力電位E12および増幅
器16の直流入力電位E14の変化のずれの大き
さおよびこのずれが生ずる期間が押さえられ、こ
れにより増幅器12,16から出力されるBTL
出力のポツプノイズが少なくなる。
【図面の簡単な説明】
第1図はこの考案の一実施例に係る増幅器回路
を示すブロツク図;第2図は第1図の主要部を具
体的に例示する回路図;第3図は第2図の変形例
を示す回路図;第4図ないし第6図は第1図のバ
イアス回路の具体例を示す回路図である。 10……入力端子;e1……入力信号;c1…
…入力キヤパシタ;12……第1増幅器;14…
…反転増幅器;e2……反転信号;16……第2
増幅器;18……第1出力端子;20……第2出
力端子;22……負荷インピーダンス(スピー
カ);24……バイアス回路;E10……バイア
ス電位;Vcc……電源電位;26……インピーダ
ンス素子(可変抵抗器);c2……バイパスキヤ
パシタ;28,28a……ミユーテイングスイツ
チ;30……電源スイツチ;32……電源;E1
8,E20……出力電位;e3……第1出力信
号;e4……第2出力信号;X……接続点;ZD
24……ツエナダイオード;Q24……NPNト
ランジスタ;EX……ミユーテイング指令信号。

Claims (1)

  1. 【実用新案登録請求の範囲】 (1) キヤパシタを介して入力信号が与えられる信
    号入力端と第1出力端を有する第1増幅器と; 前記入力信号を位相反転し反転信号を出力す
    る反転増幅器と; 前記反転信号が与えられる信号入力端と第2
    出力端を有し前記第1増幅器と同相の増幅を行
    なう第2増幅器と; 前記第1および第2増幅器のバイアス入力端
    に所定のバイアス電位を与えるバイアス回路
    と; 前記バイアス電位を前記反転増幅器および前
    記第1増幅器おのおのの信号入力端に伝えるも
    のであつて、有限の直流抵抗成分を有するイン
    ピーダンス素子とを備え; 前記インピーダンス素子の直流抵抗成分を介
    し前記バイアス電位の変化に応じて前記キヤパ
    シタを充電し、前記第1増幅器の第1出力端お
    よび前記第2増幅器の第2出力端間から前記入
    力信号に対応する出力信号を導出することを特
    徴とする増幅器回路。 (2) 前記バイアス電位がバイパスキヤパシタを介
    して交流的に接地される実用新案登録請求の範
    囲第1項に記載の増幅器回路。 (3) 前記バイアス電位はミユートスイツチ回路に
    よつて接地回路電位に変更されるものであり、
    このミユートスイツチ回路の作動により前記第
    1増幅器および第2増幅器を含む回路が信号増
    幅作用を有する状態と信号増幅作用を有しない
    状態とのいずれかの状態に設定される実用新案
    登録請求の範囲第1項または第2項に記載の増
    幅器回路。 (4) 前記反転増幅器の増幅度は実質的に1であ
    り、前記第2増幅器は実質的に前記第1増幅器
    と同じ回路構成を有する実用新案登録請求の範
    囲第1項ないし第3項のいずれかに記載の増幅
    器回路。 (5) 前記インピーダンス素子が抵抗器で構成され
    る実用新案登録請求の範囲第1項ないし第4項
    のいずれかに記載の増幅器回路。 (6) 前記インピーダンス素子が信号レベル調整用
    可変抵抗器を含む実用新案登録請求の範囲第1
    項ないし第5項のいずれかに記載の増幅器回
    路。 (7) 前記第1増幅器、反転増幅器、第2増幅器お
    よびバイアス回路に対する給電が同じ単一電源
    によつてなされる実用新案登録請求の範囲第1
    項ないし第6項のいずれかに記載の増幅器回
    路。 (8) 前記第1および第2増幅器の信号入力端は正
    相入力端でありそのバイアス入力端は逆相入力
    端であり、前記第1および第2増幅器それぞれ
    の出力端と逆相入力端との間には負帰還回路が
    設けられ、前記バイアス回路と前記逆相入力端
    との間に前記負帰還回路の一部が介挿される実
    用新案登録請求の範囲第1項ないし第7項のい
    ずれかに記載の増幅器回路。
JP1980135035U 1980-09-22 1980-09-22 Expired JPH0112411Y2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP1980135035U JPH0112411Y2 (ja) 1980-09-22 1980-09-22
US06/295,698 US4446441A (en) 1980-09-22 1981-08-24 Transient noise free type amplifier circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1980135035U JPH0112411Y2 (ja) 1980-09-22 1980-09-22

Publications (2)

Publication Number Publication Date
JPS5757620U JPS5757620U (ja) 1982-04-05
JPH0112411Y2 true JPH0112411Y2 (ja) 1989-04-11

Family

ID=15142415

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1980135035U Expired JPH0112411Y2 (ja) 1980-09-22 1980-09-22

Country Status (2)

Country Link
US (1) US4446441A (ja)
JP (1) JPH0112411Y2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009071562A (ja) * 2007-09-13 2009-04-02 Rohm Co Ltd 増幅装置及びこれを用いた音響機器

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0722899Y2 (ja) * 1985-09-19 1995-05-24 三洋電機株式会社 ミュ−ティング回路
JPH07105677B2 (ja) * 1987-05-27 1995-11-13 三菱電機株式会社 増幅器
GB2205210B (en) * 1987-05-27 1991-04-24 Mitsubishi Electric Corp Amplifier circuit including single capacitor for dc differential-input balance
JPH07105676B2 (ja) * 1987-05-27 1995-11-13 三菱電機株式会社 増幅器
JP2547781B2 (ja) * 1987-07-13 1996-10-23 株式会社東芝 Btl電力増幅回路
JP2609723B2 (ja) * 1989-05-31 1997-05-14 株式会社東芝 増幅回路
JP2000332542A (ja) * 1999-05-20 2000-11-30 Mitsubishi Electric Corp 多段電力増幅器のバイアス回路及びそのバイアス供給方法
US7039377B2 (en) * 2002-06-14 2006-05-02 Skyworks Solutions, Inc. Switchable gain amplifier
JP5498998B2 (ja) * 2011-08-12 2014-05-21 株式会社東芝 電力増幅回路
CN103369426A (zh) * 2012-04-09 2013-10-23 鸿富锦精密工业(深圳)有限公司 防爆音电路
JP5865815B2 (ja) * 2012-10-12 2016-02-17 旭化成エレクトロニクス株式会社 演算増幅器
JP2015115881A (ja) * 2013-12-13 2015-06-22 株式会社東芝 差動増幅回路およびマイクアンプシステム
US11303250B2 (en) * 2020-08-09 2022-04-12 Shenzhen GOODIX Technology Co., Ltd. High linearity low noise amplifier

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS568911A (en) * 1979-07-05 1981-01-29 Toko Inc Btl amplifier

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5545227A (en) * 1978-09-26 1980-03-29 Nec Corp Power amplifier
JPS5596707A (en) * 1979-01-18 1980-07-23 Trio Kenwood Corp Bias circuit of power amplifier

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS568911A (en) * 1979-07-05 1981-01-29 Toko Inc Btl amplifier

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009071562A (ja) * 2007-09-13 2009-04-02 Rohm Co Ltd 増幅装置及びこれを用いた音響機器

Also Published As

Publication number Publication date
US4446441A (en) 1984-05-01
JPS5757620U (ja) 1982-04-05

Similar Documents

Publication Publication Date Title
JPH0112411Y2 (ja)
US20040051508A1 (en) Voltage regulator with enhanced stability
CN101271344B (zh) 一种高电源噪声抑制的低压差电压调节器
JPH03259611A (ja) アクティブ・フィルタ
US10627844B1 (en) LDO regulator with circuits for noise reduction
US8248112B2 (en) Transconductance amplifier
JPH08272461A (ja) ボルテージ・レギュレータ
US4105945A (en) Active load circuits
JPH0472401B2 (ja)
US20080232610A1 (en) Audio Amplifier with Reduced Noises
US6933708B2 (en) Voltage regulator with reduced open-loop static gain
KR0170777B1 (ko) 증폭 회로
JPS59154805A (ja) 増幅回路
JPH0490206A (ja) 半導体集積回路
CN112904931A (zh) 电压电流转换电路及集成电路芯片
JPS61251214A (ja) 電源回路
JPS5826687B2 (ja) 増幅器
US4035738A (en) Low noise amplifier
JP2723664B2 (ja) スイッチドキャパシタフィルタ
JPS5834836Y2 (ja) Fet スイツチカイロ
JPS6012393Y2 (ja) スピ−カ保護回路
JPH0225286B2 (ja)
JPS644363B2 (ja)
Kurt et al. A High-PSR Wide-Load Capacitor-Less LDO with Back-Gate Control Technique in 22-nm FD-SOI
JPS6210917A (ja) 差動増幅型ヒステリシスコンパレ−タ回路