JP4655154B2

JP4655154B2 - ウィンドウコンパレータ回路

Info

Publication number: JP4655154B2
Application number: JP2009012952A
Authority: JP
Inventors: 弘之佐竹; 猛三木
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2009-01-23
Filing date: 2009-01-23
Publication date: 2011-03-23
Anticipated expiration: 2029-01-23
Also published as: US20100188789A1; US8102191B2; JP2010169562A

Description

本発明は、保護対象回路を過大入力電圧および過小入力電圧から保護するためのウィンドウコンパレータ回路に関する。

この種のウィンドウコンパレータ回路は、保護対象回路を過大入力電圧および過小入力電圧から保護するために設けられている（例えば、特許文献１参照）。この特許文献１記載の構成によれば、抵抗を直列接続して２つの基準電圧を生成し、当該２つの基準電圧を２つのコンパレータの反転入力端子、非反転入力端子にそれぞれ入力させている。また、２つのコンパレータは、その出力端子がオープンコレクタ構成となっており、当該出力端子は抵抗によりプルアップされている。この構成において、入力電圧が２つのコンパレータの非反転入力端子、反転入力端子に入力され、当該入力電圧を２つの基準電圧と比較して上限電圧および下限電圧を検出するようにしている。尚、その他、本願に関連する文献として例えば特許文献２、３が挙げられる。

特開昭５７−４０６５７号公報特開２００４−３０１７０９号公報特開２００８−１７０２８５号公報

しかしながら、特許文献１の技術的構成では上限電圧および下限電圧を検出するための構成としてオペアンプを適用しているものの、オペアンプ１個につき２０個程度のトランジスタを必要とするため、回路規模が大きくなってしまう。特許文献２、３の技術思想においても同様にオペアンプを多数適用しているため同様の問題点を生じる。

本発明は、上記事情に鑑みてなされたもので、その目的は、従来と同等の機能を実現しながらより回路規模を小さくすることができるようにしたウィンドウコンパレータ回路を提供することにある。

請求項１記載の発明によれば、次に示す作用効果を奏する。基準電圧発生部は、第１および第２の電源ノード間に印加される電圧に基づいて第１および第２の基準電圧を生成する。第１制御端子を備えた第１トランジスタは、第１および第２の電源ノード間にダイオード接続されると共に、第１定電流源から第１定電流が供給される第１ノードに接続されている。この第１ノードには第１の基準電圧が与えられている。他方、第２制御端子を備えた第２トランジスタは、第１および第２の電源ノード間にダイオード接続されると共に、第２定電流源から第２定電流が供給される第２ノードに接続されている。この第２ノードには第２の基準電圧が与えられている。

第３トランジスタは第３制御端子を備え、第３制御端子と第１出力端子との間の電圧が所定以上の電圧となる場合に第１の基準電圧を第１出力端子から出力し、第４トランジスタは第４制御端子を備え、第２出力端子と第４制御端子との間の電圧が所定以上の電圧となる場合に第２の基準電圧を第１出力端子と共通接続された第２出力端子から出力するため、保護対象回路の入力には制限された電圧が入力されるようになる。この場合、第１ないし第４のトランジスタが主として電圧制限動作することになる。

従来、例えばオペアンプを用いて構成した回路によれば、少なくとも２０〜数十個のトランジスタを必要とするが、請求項１に係る発明によれば第１ないし第４のトランジスタを主として構成することができるため、過大入力電圧および過小入力電圧から保護対象回路を保護するための回路について規模を小さくして構成できる。しかも、従来と同等の電圧制限機能を設けることができる。

請求項２記載の発明によれば、基準電圧発生部が、第１および第２の電源ノード間に直列接続された複数の抵抗により構成されているため、当該複数の抵抗の抵抗値を調整することで第１および第２の基準電圧の値を容易に変更することができ、電圧制限範囲を容易に調整することができる。

本発明の第１の実施形態について電気的構成を概略的に示す回路図保護対象回路の入力電圧特性を概略的に示す特性図電圧発生回路の発生電圧が高い場合の電流通電状態を概略的に示す図電圧発生回路の発生電圧が低い場合の電流通電状態を概略的に示す図電圧発生回路の発生電圧が中間電圧の場合の電流通電状態を概略的に示す図本発明の第２の実施形態を示す図１相当図本発明の第３の実施形態を示す図１相当図本発明の第４の実施形態を示す図１相当図

（第１の実施形態）
以下、本発明の第１の実施形態について図１ないし図５を参照しながら説明する。
図１は、ウィンドウコンパレータ回路を示す構成図を表わしている。この図１に示すように、ウィンドウコンパレータ回路１は、保護対象回路２の入力を過大入力電圧または過小入力電圧から保護するように構成されており、保護対象回路２は入力電圧に制限が存在する回路によって構成されている。保護対象回路２は例えばセンサ回路により構成され当該センサ回路の動作に必要な電圧が入力されることによって動作する。電圧発生回路３は、例えば保護対象回路２を構成するセンサ回路の出力信号に基づいてフィードバック電圧を発生するもので、保護対象回路２の出力信号が所定範囲を外れて大きい場合または小さい場合に出力発生電圧が過大または過小になるという帰還回路を構成している。したがって、保護対象回路２の入力電圧が所定範囲以外の電圧値になると保護対象回路２が異常な動作をする虞があるため、本実施形態ではウィンドウコンパレータ回路１を設けている。

ウィンドウコンパレータ回路１は、電流源Ｉｓ１と、ＰＮＰ型のバイポーラジャンクショントランジスタ（以下、トランジスタ）Ｑａ１〜Ｑａ６と、ＮＰＮ型のバイポーラジャンクショントランジスタ（以下、トランジスタ）Ｑｂ１〜Ｑｂ７と、抵抗Ｒ１〜Ｒ３とを備えており、入力側に抵抗Ｒ４を接続して構成されている。抵抗Ｒ４は、電圧発生回路３の出力端子３ａと保護対象回路２との間に介在して設けられている。

電源ノードＮ０（第１の電源ノードに相当）には電源電圧Ｖｄ（例えば５Ｖ）が与えられており、電源ノードＮ０とグランドＧＮＤ（第２の電源ノードに相当）との間には抵抗Ｒ１〜Ｒ３が直列接続されている。本実施形態では、片電源回路を適用した実施形態を示すが、両電源の電源回路を適用しても良い。

基準電圧発生部としての基準電圧発生回路４は、抵抗Ｒ１〜Ｒ３により構成されている。抵抗Ｒ１と抵抗Ｒ２との共通接続点をノードＮ１とし、抵抗Ｒ２と抵抗Ｒ３との共通接続点をノードＮ２とすると、基準電圧発生回路４は、抵抗Ｒ１〜Ｒ３の抵抗値に応じた分圧電圧をノードＮ１、Ｎ２にそれぞれ出力する。電源ノードＮ０とグランドＧＮＤとの間には、電流源Ｉｓ１と、ダイオード接続されたトランジスタＱｂ１とが直列接続されている。

トランジスタＱｂ１のベースと、トランジスタＱｂ２〜Ｑｂ４のベースとは共通に接続されており、これらのうち、トランジスタＱｂ１およびＱｂ２はカレントミラー回路ＣＭ１を構成しており、トランジスタＱｂ１およびＱｂ３はカレントミラー回路ＣＭ２を構成しており、さらに、トランジスタＱｂ１およびＱｂ４はカレントミラー回路ＣＭ３を構成している。トランジスタＱｂ２〜Ｑｂ４のエミッタはグランドＧＮＤに接続されており、トランジスタＱｂ１およびＱｂ２、Ｑｂ１およびＱｂ３、Ｑｂ１およびＱｂ４の各カレントミラー回路ＣＭ１〜ＣＭ３のミラー比はそれぞれ１：１に設定されている。

トランジスタＱａ１は、そのエミッタが電源ノードＮ０に接続されていると共に、ベースおよびコレクタが共通接続されている。トランジスタＱａ１のコレクタはトランジスタＱｂ２のコレクタと共通接続されている。トランジスタＱａ１のベースはトランジスタＱａ２、Ｑａ３のベースと共通接続されている。トランジスタＱａ２、Ｑａ３は、それぞれ、そのエミッタが電源ノードＮ０に接続されている。

トランジスタＱａ２は、そのコレクタがノードＮ１に接続されている。また、ノードＮ１には、トランジスタＱａ４のエミッタが接続されており、トランジスタＱａ４のベース−コレクタ間は共通に接続されている。トランジスタＱａ４のコレクタはトランジスタＱｂ３のコレクタと共通に接続されている。

トランジスタＱａ３のエミッタは電源ノードＮ０に接続されており、トランジスタＱａ３のコレクタはトランジスタＱｂ５のベースおよびコレクタに共通に接続されている。トランジスタＱｂ５のエミッタはノードＮ２に接続されており、ノードＮ２は、トランジスタＱｂ４のコレクタに接続されている。トランジスタＱａ１およびＱａ２はカレントミラー回路ＣＭ４を構成しており、トランジスタＱａ１およびＱａ３はカレントミラー回路ＣＭ５を構成している。トランジスタＱａ１およびＱａ２、Ｑａ１およびＱａ３の各カレントミラー回路ＣＭ４、ＣＭ５のミラー比はそれぞれ１：１に設定されている。

トランジスタＱｂ５およびＱｂ６のベースは共通に接続されている。電源ノードＮ０は、トランジスタＱａ６のエミッタに接続されていると共に抵抗Ｒ５の一方に接続されている。抵抗Ｒ５の他方はトランジスタＱｂ６のコレクタに接続されていると共にトランジスタＱａ６のベースに接続されている。トランジスタＱｂ６のエミッタは、トランジスタＱａ５のエミッタに接続されている。尚、以下の説明では、トランジスタＱｂ６のエミッタとトランジスタＱａ５のエミッタとの共通接続点をノードＮ３として説明する。トランジスタＱａ４およびＱａ５の各ベースは互いに共通接続されている。

トランジスタＱａ５のコレクタは、トランジスタＱｂ７のベースに接続されていると共に抵抗Ｒ６の一方に接続されている。抵抗Ｒ６の他方はグランドＧＮＤに接続されている。したがって、電源ノードＮ０およびグランドＧＮＤ間には、抵抗Ｒ５、トランジスタＱｂ６のコレクタ−エミッタ間、トランジスタＱａ５のエミッタ−コレクタ間、抵抗Ｒ６が直列接続されている。抵抗Ｒ５およびＲ６は、それぞれ例えば数ｋΩに設定されており、回路の対称性を考慮すると同一抵抗値とすることが望ましい。

電源ノードＮ０およびグランドＧＮＤ間には、トランジスタＱａ６のエミッタ−コレクタ間、トランジスタＱｂ７のコレクタ−エミッタ間が直列接続されている。これらのトランジスタＱａ６およびＱｂ７のコレクタの共通接続点は、ノードＮ３に接続されている。ノードＮ３は、保護対象回路２の入力端子のノードとなっている。ノードＮ３は抵抗Ｒ４を介して電圧発生回路３の出力端子３ａに接続されている。

上記構造の作用を説明する。図２は、ウィンドウコンパレータ回路が保護対象回路の入力電圧を保護する場合の電圧特性を概略的に示している。まず、この図２を参照しながら、定常状態におけるバイアス状態を説明する。

この図２に示すように、原理的に、電圧Ｖｈは、ウィンドウコンパレータ回路１により、電圧発生回路３が出力する直流電圧Ｖｏに対しある所定範囲（ノードＮ２の電圧Ｖ２３〜ノードＮ１の電圧Ｖ１２の範囲）に制限（保護）される。前記の所定範囲においては、電圧Ｖｏがそのまま保護対象回路２に印加され、ＶｏがノードＮ２の電圧Ｖ２３よりも小さい電圧範囲では、電圧Ｖ２３が保護対象回路２に印加され、ＶｏがノードＮ１の電圧Ｖ１２よりも大きい電圧範囲では、電圧Ｖ１２が保護対象回路２に印加されるように構成されている。また、前述の所定範囲外の電圧Ｖｏが、電圧発生回路３から抵抗Ｒ４を介してそのままノードＮ３に印加されないように、ウィンドウコンパレータ回路１によって保護されている。

定常的な電流が電流源Ｉｓ１からトランジスタＱｂ１を通じて流れると、電流源Ｉｓ１に流れる電流Ｉ１と同一値の電流が、トランジスタＱｂ２、Ｑｂ３、Ｑｂ４のコレクタ電流として流れるようになる。

回路構成上、トランジスタＱｂ２のコレクタ電流は、トランジスタＱａ１に流れる電流と等価であり、しかもトランジスタＱａ１およびＱａ２はミラー比１：１のカレントミラー回路ＣＭ２を構成しているため、トランジスタＱａ２のコレクタ電流は電流Ｉ１と等価となる。また、トランジスタＱｂ３のコレクタ電流も電流Ｉ１と等価であるため、トランジスタＱａ２のコレクタ電流Ｉ１はノードＮ１を通じてトランジスタＱａ４に流れることになり、原理的に、電流はトランジスタＱａ２からノードＮ１を通じて抵抗Ｒ２、Ｒ３に電流が流れることはない。トランジスタＱａ４には電流Ｉ１が常時通電されることになるため、トランジスタＱａ４のオン状態が保たれる。

同様に、トランジスタＱａ３のコレクタ電流とトランジスタＱｂ４のコレクタ電流とは電流Ｉ１と等価であるため、トランジスタＱｂ５にも電流Ｉ１が流れるものの、この電流Ｉ１はノードＮ２を通じて抵抗Ｒ３に流れることはない。トランジスタＱｂ５に電流Ｉ１が常時通電されることになるため、トランジスタＱｂ５のオン状態が保たれる。このようなバイアス状態が保持される。

図３は、保護対象回路２の入力電圧Ｖｈ（ノードＮ３の電圧）がＶ１２＜Ｖｏの電圧条件を満たす場合の各トランジスタのオン／オフ状態を概略的に示している。
前述したように定常状態においては、トランジスタＱａ４、Ｑｂ５はオン状態となっている。トランジスタＱａ４およびＱａ５のベース共通接続点となるノードＮ４の電圧は、ノードＮ１の電圧Ｖ１２からトランジスタＱａ４のベース−エミッタ間電圧だけ降下した電圧となるため、ノードＮ３の電圧が、ノードＮ４の電圧からトランジスタＱａ５のベース−エミッタ間電圧だけ上昇した電圧以上になるとトランジスタＱａ５がオンする。

トランジスタＱａ４およびＱａ５のベース−エミッタ間電圧Ｖｂｅが同一値であるとすると、ノードＮ３の電圧がノードＮ１の電圧よりも高くなるとトランジスタＱａ５を通じて抵抗Ｒ６に電流を引くため、ノードＮ３の電圧はノードＮ１の電圧Ｖ１２と同一値になり、当該電圧Ｖ１２を超える電圧には至らない。抵抗Ｒ６に所定以上の電流が流れると、トランジスタＱｂ７のベース−エミッタ間電圧も上昇し、トランジスタＱｂ７がオン状態となる。

尚、前述したように、トランジスタＱｂ５は定常状態においてオン状態であるため、トランジスタＱｂ５およびＱｂ６のベース共通接続点となるノードＮ５の電圧は、ノードＮ２の電圧からトランジスタＱｂ５のベース−エミッタ間電圧Ｖｂｅだけ上昇した値となる。したがって、ノードＮ３の電圧が電圧Ｖ１２を超える場合には、ノードＮ５とノードＮ３との間の電圧はトランジスタＱｂ６のオン時の飽和電圧に至ることはなく、例えばトランジスタＱｂ６はオフ状態になる。したがって、トランジスタＱａ６もオフ状態となる。

図４は、保護対象回路２の入力電圧Ｖｈ（ノードＮ３の電圧）がＶ２３＞Ｖｏの電圧条件を満たす場合の各トランジスタのオン／オフ状態を概略的に示している。
前述したように定常状態においては、トランジスタＱａ４、Ｑｂ５はオン状態となっている。トランジスタＱｂ５およびＱｂ６のベース共通接続点となるノードＮ５の電圧は、ノードＮ２の電圧からトランジスタＱｂ５のベース−エミッタ間電圧Ｖｂｅだけ上昇した電圧となるため、ノードＮ３の電圧が、ノードＮ５の電圧からトランジスタＱｂ６のベース−エミッタ間電圧だけ下降した電圧以下になるとトランジスタＱｂ６がオンする。

トランジスタＱｂ５およびＱｂ６のベース−エミッタ間電圧が同一値であるとすると、ノードＮ３の電圧がノードＮ２の電圧よりも低くなると、トランジスタＱｂ６を通じて抵抗Ｒ５に電流が流れるようになるため、ノードＮ３の電圧はノードＮ２の電圧Ｖ２３と同一値になり、当該電圧Ｖ２３よりも低い電圧には至らない。抵抗Ｒ５に所定以上の電流が流れると、トランジスタＱａ６のベース−エミッタ間電圧も上昇し、トランジスタＱａ６がオン状態となる。

尚、前述したように、トランジスタＱａ４は定常状態においてオン状態であるため、トランジスタＱａ４およびＱａ５のベース共通接続点となるノードＮ４の電圧は、ノードＮ１の電圧からトランジスタＱａ４のベース−エミッタ間電圧だけ下降した値となり、ノードＮ３の電圧が電圧Ｖ２３よりも低い場合には、ノードＮ３とノードＮ４との間の電圧はトランジスタＱａ５のオン時の飽和電圧に至ることはなく、例えばトランジスタＱａ５はオフ状態になる。したがって、トランジスタＱｂ７もオフ状態となる。

図５は、保護対象回路２の入力電圧Ｖｈ（ノードＮ３の電圧）がＶ１２＞Ｖｏ＞Ｖ２３の電圧条件を満たす場合の各トランジスタの状態を概略的に示している。
この図５に示すように、ノードＮ３の入力電圧ＶｈがＶ１２＞Ｖｏ＞Ｖ２３の電圧条件を満たしている場合には、ノードＮ５とノードＮ３との間の電圧がトランジスタＱｂ６のベース−エミッタ間電圧Ｖｂｅよりも低くなるため、トランジスタＱｂ６はオフとなる。また、ノードＮ４とノードＮ３との間の電圧がトランジスタＱａ５のベース−エミッタ電圧Ｖｂｅよりも低くなるため、トランジスタＱａ５はオフとなる。すると、抵抗Ｒ５と抵抗Ｒ６の各両端電圧は０Ｖとなり、トランジスタＱａ６、Ｑｂ７もオフとなる。

したがって、電流はノードＮ３を通じてウィンドウコンパレータ回路１内に流れることはなくなることから、電圧発生回路３の出力電圧Ｖｏは直接保護対象回路２に与えられるようになる。

以上説明したように、本実施形態によれば特に次に示す特徴的な作用効果を奏する。基準電圧発生回路４は、電源ノードＮ０に与えられる電源電圧Ｖｄに基づいて基準電圧Ｖ１２、基準電圧Ｖ２３を生成し、それぞれ、ノードＮ１、ノードＮ２に印加する。カレントミラー回路ＣＭ４〜ＣＭ５は、電流源Ｉｓ１が供給する電流Ｉ１と同一の電流を流し、カレントミラー回路ＣＭ１〜ＣＭ３は、電流源Ｉｓ１が供給する電流Ｉ１と同一の電流を引く。

尚、トランジスタＱａ４のエミッタが抵抗Ｒ１およびＲ２の共通接続ノードＮ１に接続され、トランジスタＱｂ５のエミッタが抵抗Ｒ２およびＲ３の共通接続ノードＮ２に接続されているが、前述のようにカレントミラー回路ＣＭ１〜ＣＭ５には同一の電流が流れるため、基準電圧発生回路４とカレントミラー回路ＣＭ１〜ＣＭ５との間に電流の授受は行われない。

ノードＮ１にはトランジスタＱａ４のエミッタが接続されており、トランジスタＱａ４のエミッタ−コレクタ間には電流Ｉ１が通電されており、トランジスタＱａ４は定常状態でオンとなる。他方、ノードＮ２にはトランジスタＱｂ５のエミッタが接続されており、トランジスタＱｂ５のコレクタ−エミッタ間には電流Ｉ１が通電されており、トランジスタＱｂ５は定常状態でオンとなる。

電圧発生回路３がノードＮ３に電圧Ｖ１２以上の電圧を与えると、トランジスタＱａ５、Ｑｂ７が共にオンしトランジスタＱｂ６、Ｑａ６が共にオフするため、ノードＮ３の電圧は電圧Ｖ１２に原理的に固定される。逆に電圧発生回路３がノードＮ３に電圧Ｖ２３以下の電圧を与えると、トランジスタＱｂ６、Ｑａ６は共にオンしトランジスタＱａ５、Ｑｂ７が共にオフするため、ノードＮ３の電圧は電圧Ｖ２３に原理的に固定される。このようにして電圧制限処理を行うことができる。

本実施形態では主要な動作を行うトランジスタは、トランジスタＱｂ５、Ｑｂ６、Ｑａ４、Ｑａ５の４つであり、これらのトランジスタで所定範囲の電圧制限を行うことができる。このため、例えば特許文献１〜３に開示されている回路のようにオペアンプを複数個用いる必要がなくなる。尚、オペアンプは通常１つ２０〜数十個のトランジスタを有するため、トランジスタ個数を格段に減少させて構成することができ、回路規模を小規模化することができる。

このウィンドウコンパレータ回路１を半導体集積回路装置内に構成した場合には、回路構成面積（容積）を減少させることができ、しかも、従来と同等の回路構成を実現できるようになる。

また、抵抗Ｒ１〜Ｒ３の抵抗値を調整するだけで、ノードＮ１における分圧電圧Ｖ１を上限電圧として容易に設定できると共に、ノードＮ２における分圧電圧Ｖ２３を下限電圧として容易に設定できる。

（第２の実施形態）
図６は、本発明の第２の実施形態を示すもので、前述実施形態と異なるところは、ウィンドウコンパレータの出力段の構成を変更したところにある。特に、ウィンドウコンパレータ回路に引き込まれる電流が前述実施形態より少ない場合に適用したところにある。前述実施形態と同一部分について同一符号を付して説明を省略し、以下、異なる部分について説明する。

図６に示すように、ウィンドウコンパレータ回路１に代わるウィンドウコンパレータ回路１１は、前述実施形態で説明したウィンドウコンパレータ回路１の出力段からトランジスタＱａ６、Ｑｂ７を取り除いた構成を適用している。逆に言及すると、前述実施形態のウィンドウコンパレータ回路１の構成では電流引込能力が高いため、電圧発生回路３の出力電流が大きい場合には前述実施形態の回路構成を適用することが望ましい。

ウィンドウコンパレータ回路１１は、特に抵抗Ｒ４の抵抗値が比較的大きく、当該ウィンドウコンパレータ回路１１に引き込まれる電流Ｉ２が比較的少ない場合に適用される回路となっている。このような実施形態においてはトランジスタＱａ６、Ｑｂ７を削除しても前述実施形態とほぼ同様の作用効果を奏する。

（第３の実施形態）
図７は、本発明の第３の実施形態を示すもので、前述実施形態と異なるところは、抵抗Ｒ１〜Ｒ３による分圧回路に代えて別途基準電圧発生回路を設けたところにある。すなわち、ウィンドウコンパレータ１に代わるウィンドウコンパレータ２１は、抵抗Ｒ１〜Ｒ３に代えて基準電圧発生回路２２を備えており、当該基準電圧発生回路２２が、ノードＮ１に基準電圧Ｖ１２を印加すると共に、ノードＮ２に基準電圧Ｖ２３を印加するように構成されている。このように抵抗Ｒ１〜Ｒ３以外の回路構成を適用しても前述実施形態とほぼ同様の作用効果を奏する。

（第４の実施形態）
図８は、本発明の第４の実施形態を示すもので、前述実施形態と異なるところは、カレントミラー回路ＣＭ１〜ＣＭ５に代えて、他の形態の電流源を適用して構成したところにある。前述実施形態と同一部分について同一符号を付して説明を省略し、以下、異なる部分について説明する。

図８は、他の形態の電流源を適用したウィンドウコンパレータ回路を示している。
この図８に示すように、ウィンドウコンパレータ回路１に代わるウィンドウコンパレータ回路３１は、カレントミラー回路ＣＭ１〜ＣＭ５を設けることなく、これらに代えて、電流源Ｉｓ３〜Ｉｓ６を備えている。電流源Ｉｓ３は、電源ノードＮ０とノードＮ１との間に接続されており、電流源Ｉｓ４は、トランジスタＱａ４のコレクタ（ノードＮ４）とグランドＧＮＤとの間に接続されている。これらの電流源Ｉｓ３およびＩｓ４の電流供給値は互いに同一の電流値Ｉ３に設定されており、電流源Ｉｓ３の供給電流を電流源Ｉｓ４は全て引くように構成されている。

また、電流源Ｉｓ５は、電源ノードＮ０とトランジスタＱｂ５のコレクタ（ノードＮ５）との間に接続されており、電流源Ｉｓ６は、トランジスタＱｂ５のエミッタ（ノードＮ２）とグランドＧＮＤとの間に接続されている。これらの電流源Ｉｓ５およびＩｓ６の電流供給値は互いに同一の電流値Ｉ４に設定されており、電流源Ｉｓ５の供給電流を電流源Ｉｓ６は全て引くように構成されている。したがって、本実施形態に示すような回路構成を適用すれば、ノードＮ１の電圧Ｖ１２が一定電圧で且つノードＮ２の電圧Ｖ２３が一定電圧となるため、前述実施形態と同様の作用効果を奏する。

（他の実施形態）
本発明は、上記実施形態に限定されるものではなく、例えば、以下に示す変形または拡張が可能である。
直流の入力電圧信号を適用した実施形態を示したが、各トランジスタの応答速度さえ満足すれば過大または過小の交流信号から保護する回路として適用しても良い。
バイポーラジャンクショントランジスタＱａ１〜Ｑａ６、Ｑｂ１〜Ｑｂ７は、必要に応じて他種類のトランジスタを適用しても良い。

前述実施形態では、保護対象回路２から電圧発生回路３を通じて電圧を保護対象回路２にフィードバックする構成を適用し、保護対象回路２を過小入力電圧および過大入力電圧から保護しているが、フィードバック回路を適用しない構成であっても良い。

図面中、１、１１、２１、３１はウィンドウコンパレータ回路、４は基準電圧発生回路（基準電圧発生部）、Ｑａ１〜Ｑａ６、Ｑｂ１〜Ｑｂ７はトランジスタ（Ｑａ４は第１トランジスタ、Ｑｂ５は第２トランジスタ、Ｑａ５は第３トランジスタ、Ｑｂ６は第４トランジスタ）、Ｎ０は電源ノード（第１の電源ノード）、ＧＮＤはグランド（第２の電源ノード）を示す。

Claims

第１および第２の電源ノード間に印加される電圧に基づいて第１および第２の基準電圧を生成する基準電圧発生部と、
第１制御端子を備え、前記第１および第２の電源ノード間にダイオード接続されると共に、第１定電流源から第１定電流が供給される第１ノードに接続された第１トランジスタであって、前記第１ノードが前記基準電圧発生部により生成された第１の基準電圧の生成ノードに接続された第１トランジスタと、
第２制御端子を備え、前記第１および第２の電源ノード間にダイオード接続されると共に、第２定電流源から第２定電流が供給される第２ノードに接続された第２トランジスタであって、前記第２ノードが前記基準電圧発生部により生成された第２の基準電圧の生成ノードに接続された第２トランジスタと、
前記第１制御端子と共通接続された第３制御端子と、保護対象回路の入力に接続された第１出力端子とを備え、前記第２の電源ノードと前記第１出力端子との間に介在して接続された第３トランジスタであって、前記第３制御端子と前記第１出力端子との間の電圧が所定以上の電圧となる場合に前記第１の基準電圧を前記第１出力端子から出力する第３トランジスタと、
前記第２制御端子と共通接続された第４制御端子と、前記保護対象回路の入力に接続されると共に前記第１出力端子と共通接続された第２出力端子とを備え、前記第１の電源ノードと前記第２出力端子との間に介在して接続された第４トランジスタであって、前記第２出力端子と前記第４制御端子との間の電圧が所定以上の電圧となる場合に前記第２の基準電圧を前記第２出力端子から出力する第４トランジスタとを備えたことを特徴とするウィンドウコンパレータ回路。
前記基準電圧発生部は、第１および第２の電源ノード間に直列接続された複数の抵抗により構成されていることを特徴とする請求項１記載のウィンドウコンパレータ回路。