JP5485110B2 - 配線基板及びその製造方法、電子装置 - Google Patents
配線基板及びその製造方法、電子装置 Download PDFInfo
- Publication number
- JP5485110B2 JP5485110B2 JP2010243728A JP2010243728A JP5485110B2 JP 5485110 B2 JP5485110 B2 JP 5485110B2 JP 2010243728 A JP2010243728 A JP 2010243728A JP 2010243728 A JP2010243728 A JP 2010243728A JP 5485110 B2 JP5485110 B2 JP 5485110B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- electronic component
- connection terminal
- terminal
- heat sink
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
- H05K1/0203—Cooling of mounted components
- H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
- H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
- H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/09118—Moulded substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10106—Light emitting diode [LED]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10227—Other objects, e.g. metallic pieces
- H05K2201/10416—Metallic blocks or heatsinks completely inserted in a PCB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/01—Tools for processing; Objects used during processing
- H05K2203/0147—Carriers and holders
- H05K2203/0156—Temporary polymeric carrier or foil, e.g. for processing or transferring
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/04—Soldering or other types of metallurgic bonding
- H05K2203/049—Wire bonding
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Structure Of Printed Boards (AREA)
Description
[第1の実施の形態に係る配線基板の構造]
まず、第1の実施の形態に係る配線基板の構造について説明する。図1は、第1の実施の形態に係る配線基板を例示する断面図である。図2は、第1の実施の形態に係る配線基板を例示する上面斜視図である。図3は、第1の実施の形態に係る配線基板を例示する底面斜視図である。なお、図1は図2のA−A線に沿う断面図である。
次に、第1の実施の形態に係る配線基板の製造方法について説明する。図4〜図11は、第1の実施の形態に係る配線基板の製造工程を例示する図である。
第1の実施の形態の変形例1では、放熱板11の第1の面11aにスリット(略十字状の溝11x)を形成する例を示す。なお、第1の実施の形態の変形例1において、既に説明した実施の形態と同一構成部品についての説明は省略する。
第1の実施の形態の変形例2では、放熱板11の第1の面11aに第1の実施の形態の変形例1とは異なる形状のスリット(略十字状の溝11y)を形成する例を示す。なお、第1の実施の形態の変形例2において、既に説明した実施の形態及びその変形例と同一構成部品についての説明は省略する。
第2の実施の形態では、複数の電子部品を搭載可能な配線基板を例示する。なお、第2の実施の形態において、既に説明した実施の形態及びその変形例と同一構成部品についての説明は省略する。
第2の実施の形態では、複数の電子部品搭載領域に、それぞれ放熱板の第1の面が露出している1つの放熱板を設けて複数の電子部品を搭載可能とした配線基板の例を示した。第2の実施の形態の変形例1では、複数の放熱板を設けて複数の電子部品を搭載可能とした配線基板の例を示す。なお、第2の実施の形態の変形例1において、既に説明した実施の形態及びその変形例と同一構成部品についての説明は省略する。
第2の実施の形態及びその変形例1では、同一形状の複数の電子部品を搭載可能とした配線基板の例を示した。第2の実施の形態の変形例2では、形状の異なる複数の電子部品を搭載可能とした配線基板の例を示す。なお、第2の実施の形態の変形例2において、既に説明した実施の形態及びその変形例と同一構成部品についての説明は省略する。
第3の実施の形態では、多層構造の放熱板を用いる例を示す。なお、第3の実施の形態において、既に説明した実施の形態及びその変形例と同一構成部品についての説明は省略する。
第4の実施の形態では、第1の実施の形態に係る配線基板に電子部品の一例として半導体パッケージを搭載した電子装置の例を示す。なお、第4の実施の形態において、既に説明した実施の形態及びその変形例と同一構成部品についての説明は省略する。
第4の実施の形態では、第1の実施の形態に係る配線基板に電子部品の一例として半導体パッケージを搭載した電子装置の例を示した。第4の実施の形態の変形例1では、第1の実施の形態に係る配線基板に電子部品の一例として半導体素子(ベアチップ)を搭載した電子装置の例を示す。なお、第4の実施の形態の変形例1において、既に説明した実施の形態及びその変形例と同一構成部品についての説明は省略する。
第4の実施の形態では、第1の実施の形態に係る配線基板に電子部品の一例として半導体パッケージを搭載した電子装置の例を示した。第4の実施の形態の変形例2では、第1の実施の形態に係る配線基板に電子部品の一例として半導体パッケージを搭載した電子装置の他の例を示す。なお、第4の実施の形態の変形例2において、既に説明した実施の形態及びその変形例と同一構成部品についての説明は省略する。
10a、20a 配線基板の第1主面
10b、20b 配線基板の第2主面
10x、20x 電子部品搭載領域
11、21、22、23、31 放熱板
11a、21a、22a、23a、31a 放熱板の第1の面
11b、21b、22b、23b、31b 放熱板の第2の面
11c、21c 段差部
11x、11y 溝
12 封止樹脂
13 内部接続端子
13a 内部接続端子の端子面
14、 外部接続端子
14a 外部接続端子の端子面
15 配線
18 金属平板
18x 外枠
19 支持体
19a 支持体の一方の面
32 第1層
33 第2層
34 第3層
50、50A、50B 電子装置
60、80 半導体パッケージ
61 封止樹脂
62 リード
65、75 固着部
66 導電部
70 半導体素子
76 ボンディングワイヤ
81 セラミック基板
82 蛍光体
83 レンズ
84 内部配線
85、86 接続端子
Claims (12)
- 第1主面に電子部品搭載領域を設けた配線基板であって、
前記電子部品搭載領域に搭載される電子部品の発する熱を外部に放出する放熱板と、
前記放熱板の第1の面を前記第1主面の前記電子部品搭載領域に露出するように、前記放熱板を被覆する封止樹脂と、
前記電子部品の電極と電気的に接続される端子面を備えた内部接続端子と、
配線を介して前記内部接続端子と電気的に接続すると共に、外部と信号の入出力を行う端子面を備えた外部接続端子と、を有し、
前記封止樹脂は、前記配線の少なくとも前記第1主面側及びその反対面である第2主面側、前記端子面を除く前記内部接続端子、及び前記端子面を除く前記外部接続端子、を被覆し、
前記放熱板の前記第1の面、前記内部接続端子の前記端子面、及び前記外部接続端子の前記端子面は、前記第1主面側の同一平面上に露出し、
前記放熱板の前記第1の面の反対面である第2の面は、前記第2主面側において前記封止樹脂から露出している配線基板。 - 前記放熱板の前記第1の面に溝が形成されている請求項1記載の配線基板。
- 前記溝が空洞である請求項2記載の配線基板。
- 前記第1主面には、複数の電子部品搭載領域が設けられ、
前記放熱板の前記第1の面は複数の領域に分割され、分割された前記第1の面はそれぞれ前記各電子部品搭載領域に露出している請求項1乃至3の何れか一項記載の配線基板。 - 前記第1主面には、複数の電子部品搭載領域が設けられ、
前記放熱板は複数個設けられ、
複数の前記放熱板の各第1の面は複数の前記電子部品搭載領域に露出している請求項1乃至3の何れか一項記載の配線基板。 - 前記放熱板は多層構造である請求項1乃至5の何れか一項記載の配線基板。
- 前記放熱板の前記封止樹脂から露出する最外層に、内層よりも腐食耐性の高い材料を用いた請求項6記載の配線基板。
- 前記内層の材料は、前記最外層の材料よりも比重が小さい請求項7記載の配線基板。
- 前記放熱板の材料は、アルマイト処理したアルミニウム(Al)である請求項1乃至5の何れか一項記載の配線基板。
- 請求項1乃至9の何れか一項記載の配線基板の前記電子部品搭載領域に前記電子部品を搭載した電子装置。
- 第1主面に電子部品搭載領域を設けた配線基板の製造方法であって、
前記電子部品の電極と電気的に接続される端子面を備えた内部接続端子、及び配線を介して前記内部接続端子と電気的に接続すると共に外部と信号の入出力を行う端子面を備えた外部接続端子を一体的に形成する第1工程と、
支持体の一方の面に前記内部接続端子の前記端子面、前記外部接続端子の前記端子面、及び前記電子部品の発する熱を外部に放出する放熱板の第1の面を当接するように仮固定する第2工程と、
前記支持体の一方の面に、前記内部接続端子、前記外部接続端子、及び前記配線、並びに前記放熱板を被覆する封止樹脂を形成する第3工程と、
前記支持体を除去し、前記放熱板の前記第1の面、前記内部接続端子の端子面、及び前記外部接続端子の端子面を、前記第1主面側において前記封止樹脂から同一平面上に露出させる第4工程と、
前記放熱板の前記第1の面の反対面である第2の面上に前記封止樹脂が形成されている場合に、前記第2の面上の前記封止樹脂を除去し、前記第2の面を前記封止樹脂から露出させる第5工程と、を有する配線基板の製造方法。 - 前記第1工程では、金属平板にハーフエッチングを行い、前記内部接続端子、前記外部接続端子、及び前記配線を一体的に形成する請求項11記載の配線基板の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010243728A JP5485110B2 (ja) | 2010-10-29 | 2010-10-29 | 配線基板及びその製造方法、電子装置 |
US13/280,682 US8436249B2 (en) | 2010-10-29 | 2011-10-25 | Wiring substrate, electronic device, and method of manufacturing wiring substrate |
CN2011103326521A CN102543913A (zh) | 2010-10-29 | 2011-10-28 | 布线衬底、电子装置和制造布线衬底的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010243728A JP5485110B2 (ja) | 2010-10-29 | 2010-10-29 | 配線基板及びその製造方法、電子装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012099540A JP2012099540A (ja) | 2012-05-24 |
JP5485110B2 true JP5485110B2 (ja) | 2014-05-07 |
Family
ID=45995396
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010243728A Active JP5485110B2 (ja) | 2010-10-29 | 2010-10-29 | 配線基板及びその製造方法、電子装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8436249B2 (ja) |
JP (1) | JP5485110B2 (ja) |
CN (1) | CN102543913A (ja) |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102738024A (zh) * | 2011-04-01 | 2012-10-17 | 飞思卡尔半导体公司 | 半导体封装及其引线框 |
JP5959285B2 (ja) * | 2012-04-18 | 2016-08-02 | 株式会社東芝 | 半導体モジュール |
JP2014192323A (ja) * | 2013-03-27 | 2014-10-06 | Furukawa Electric Co Ltd:The | 基板および基板の製造方法 |
JP2015010765A (ja) * | 2013-06-28 | 2015-01-19 | トヨタ自動車株式会社 | ベーパーチャンバーおよびベーパーチャンバーの製造方法 |
JP6190732B2 (ja) * | 2014-01-30 | 2017-08-30 | 新光電気工業株式会社 | 放熱板及び半導体装置 |
JP6031642B2 (ja) * | 2014-02-28 | 2016-11-24 | 板橋精機株式会社 | パワーモジュールとその製造方法 |
JP6617710B2 (ja) * | 2014-10-23 | 2019-12-11 | 住友ベークライト株式会社 | 金属箔張基板、回路基板および発熱体搭載基板 |
JP6191785B2 (ja) * | 2014-11-20 | 2017-09-06 | 日本精工株式会社 | 電子部品搭載用放熱基板 |
WO2016080520A1 (ja) * | 2014-11-20 | 2016-05-26 | 日本精工株式会社 | 電子部品搭載用放熱基板 |
WO2016080393A1 (ja) * | 2014-11-20 | 2016-05-26 | 日本精工株式会社 | 放熱基板 |
JP6249931B2 (ja) * | 2014-12-04 | 2017-12-20 | オムロンオートモーティブエレクトロニクス株式会社 | 回路基板、回路基板の放熱構造、回路基板の製造方法 |
KR102536256B1 (ko) * | 2015-04-03 | 2023-05-25 | 엘지이노텍 주식회사 | 임베디드 인쇄회로기판 |
JP6683018B2 (ja) * | 2015-06-01 | 2020-04-15 | 日本精工株式会社 | 電子部品搭載用放熱基板 |
JP6575321B2 (ja) * | 2015-11-20 | 2019-09-18 | 住友ベークライト株式会社 | 樹脂組成物、回路基板、発熱体搭載基板および回路基板の製造方法 |
JP2017199803A (ja) * | 2016-04-27 | 2017-11-02 | 日立マクセル株式会社 | 三次元成形回路部品 |
CN109287092B (zh) | 2017-07-19 | 2019-11-29 | 苏州旭创科技有限公司 | 光模块 |
WO2019193930A1 (ja) * | 2018-04-03 | 2019-10-10 | ソニーセミコンダクタソリューションズ株式会社 | 電子モジュールおよびその製造方法 |
KR101944755B1 (ko) * | 2018-05-14 | 2019-02-01 | 세일전자 주식회사 | 전자부품 기판 |
CN110798961B (zh) * | 2018-08-01 | 2022-10-21 | 苏州旭创科技有限公司 | 一种电路板及具有其的光模块 |
KR20200142236A (ko) | 2019-06-12 | 2020-12-22 | 이종은 | 다층 구조의 방열체를 구비한 인쇄회로기판 및 그 제조방법 |
JP7251446B2 (ja) * | 2019-10-28 | 2023-04-04 | 株式会社オートネットワーク技術研究所 | 伝熱部材付基板及び伝熱部材付基板の製造方法 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6447058A (en) | 1987-08-18 | 1989-02-21 | Shinko Electric Ind Co | Package for semiconductor device |
JP3676197B2 (ja) * | 2000-06-08 | 2005-07-27 | 三洋電機株式会社 | 半導体装置および混成集積回路装置 |
JP4290134B2 (ja) * | 2005-03-14 | 2009-07-01 | パナソニック株式会社 | 固体撮像装置と固体撮像装置の製造方法 |
JP2006332449A (ja) * | 2005-05-27 | 2006-12-07 | Cmk Corp | 多層プリント配線板及びその製造方法 |
CN100341143C (zh) * | 2005-08-04 | 2007-10-03 | 上海交通大学 | 半导体器件微型散热器 |
JP2007073904A (ja) * | 2005-09-09 | 2007-03-22 | Toyota Industries Corp | 回路基板 |
JP4566866B2 (ja) * | 2005-09-07 | 2010-10-20 | 新光電気工業株式会社 | 半導体パッケージ、半導体パッケージの実装構造、半導体パッケージの製造方法 |
JP4789671B2 (ja) | 2006-03-28 | 2011-10-12 | 京セラ株式会社 | 発光素子用配線基板ならびに発光装置 |
JP2007281146A (ja) * | 2006-04-05 | 2007-10-25 | Sharp Corp | 半導体発光装置 |
JP2008282927A (ja) * | 2007-05-09 | 2008-11-20 | Matsushita Electric Ind Co Ltd | 光半導体用パッケージ、光半導体装置、及びその製造方法 |
TW200941659A (en) * | 2008-03-25 | 2009-10-01 | Bridge Semiconductor Corp | Thermally enhanced package with embedded metal slug and patterned circuitry |
JP2010028009A (ja) * | 2008-07-24 | 2010-02-04 | Kato Denki Seisakusho:Kk | 金属・樹脂一体型平坦回路基板の製造方法、及び金属・樹脂一体型平坦回路基板 |
-
2010
- 2010-10-29 JP JP2010243728A patent/JP5485110B2/ja active Active
-
2011
- 2011-10-25 US US13/280,682 patent/US8436249B2/en active Active
- 2011-10-28 CN CN2011103326521A patent/CN102543913A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
US8436249B2 (en) | 2013-05-07 |
CN102543913A (zh) | 2012-07-04 |
JP2012099540A (ja) | 2012-05-24 |
US20120103663A1 (en) | 2012-05-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5485110B2 (ja) | 配線基板及びその製造方法、電子装置 | |
TWI602270B (zh) | 晶片埋入式印刷電路板及應用印刷電路板之半導體封裝及其製造方法 | |
US8441121B2 (en) | Package carrier and manufacturing method thereof | |
TWI565021B (zh) | 連接器總成及其製造方法 | |
KR101939864B1 (ko) | 캐리어 장치, 캐리어 장치를 포함하는 전기 장치 및 이들의 제조 방법 | |
US20110079814A1 (en) | Light emitted diode substrate and method for producing the same | |
TWI611538B (zh) | 封裝載板及其製作方法 | |
KR101986855B1 (ko) | 발광 부품용 회로와 그 제조 방법 | |
JP2007220925A (ja) | モジュール基板と液晶表示装置、及び照明装置 | |
JP5151158B2 (ja) | パッケージ、およびそのパッケージを用いた半導体装置 | |
KR100860533B1 (ko) | 금속 인쇄회로기판 제조방법 | |
US8487192B2 (en) | Printed wiring board and method for manufacturing the same | |
TW200933831A (en) | Integrated circuit package and the method for fabricating thereof | |
JP2012104542A (ja) | Led発光素子用リードフレーム及びそれを用いたledパッケージ、およびその製造方法 | |
JP4667154B2 (ja) | 配線基板、電気素子装置並びに複合基板 | |
KR100643318B1 (ko) | 초소형 발광다이오드 패키지 및 그 제조방법 | |
KR101814843B1 (ko) | 인쇄회로기판 및 그의 제조 방법 | |
JP2011077275A (ja) | Ledパッケージおよびその製造方法 | |
KR101162506B1 (ko) | 반도체 패키지 제조용 인쇄회로기판 및 그 제조 방법 | |
KR20140078104A (ko) | 광소자 패키지 및 그 제조방법 | |
TWI596678B (zh) | 半導體封裝結構及其製作方法 | |
KR19980068016A (ko) | 가요성(可撓性) 회로 기판을 이용한 볼 그리드 어레이(Ball Grid Array : BGA) 반도체 패키지 및 그 제조 방법 | |
JP6282959B2 (ja) | 多数個取り配線基板、配線基板および電子装置 | |
JP2012182209A (ja) | Led素子用リードフレーム基板の製造方法 | |
JP2013042156A (ja) | 電子装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130530 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131122 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131203 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140122 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140212 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140219 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5485110 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |