KR100643318B1 - 초소형 발광다이오드 패키지 및 그 제조방법 - Google Patents

초소형 발광다이오드 패키지 및 그 제조방법 Download PDF

Info

Publication number
KR100643318B1
KR100643318B1 KR1020050083780A KR20050083780A KR100643318B1 KR 100643318 B1 KR100643318 B1 KR 100643318B1 KR 1020050083780 A KR1020050083780 A KR 1020050083780A KR 20050083780 A KR20050083780 A KR 20050083780A KR 100643318 B1 KR100643318 B1 KR 100643318B1
Authority
KR
South Korea
Prior art keywords
light emitting
emitting diode
package
insulating body
gold
Prior art date
Application number
KR1020050083780A
Other languages
English (en)
Inventor
박찬익
Original Assignee
럭스피아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 럭스피아 주식회사 filed Critical 럭스피아 주식회사
Priority to PCT/KR2006/001897 priority Critical patent/WO2006126809A1/en
Application granted granted Critical
Publication of KR100643318B1 publication Critical patent/KR100643318B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Led Device Packages (AREA)

Abstract

발광다이오드 칩을 실장하는 기판을 패키지로부터 제거하여 소형 박형화를 이루는 것으로, 금도금된 금속판에 패키지를 형성한 뒤 금속판을 부식시켜 금도금 층을 패키지로 전사하는 초소형 발광다이오드 패키지 및 그 제조방법에 관한 것으로, 육면체로 이루어진 투명 또는 반투명의 에폭시 절연몸체, 절연 몸체 표면의 적어도 한면에 걸쳐 전사되고 적어도 2개 영역으로 절연하여 구분되는 금도금층 및 금도금층에 본딩되어 전기적 결선이 이루어지고 절연 몸체에 내장되는 구성을 마련한다.
상기와 같은 초소형 발광다이오드 패키지 및 그 제조방법을 이용하는 것에 의해, 더욱 경박단소화 하고 제조공정을 간단하게 할 수 있다는 할 수 있다.
발광다이오드, 패키지, 초소형, 절연, 패드

Description

초소형 발광다이오드 패키지 및 그 제조방법 {Very small light emitting diode package and manufacturing methods of it}
도 1은 종래의 소형 발광다이오드 패키지를 도시한 사시도,
도 2는 본 발명에 의한 일 실시예의 초소형 발광다이오드 패키지의 사시도,
도 3a는 본발명에 의한 또 다른 일실시예의 초소형 발광다이오드 패키지의 사시도,
도 3b는 도3a의 배면 사시도,
도 4는 도2에 도시한 패키지의 제조공정단계별 패키지 형성 구조를 도시하는 단면도,
도 5는 도2의 패키지 제조과정에 대한 도3의 패키지를 위한 추가공정단계를 도시한 도면,
도 6은 본발명에 따른 초소형 발광다이오드 패키지의 절연 몸체를 성형하는 방법의 일예를 도시하는 사시도,
도 7은 본발명에 따른 패키지의 절연몸체를 개별화하는 방법을 도시하는 사시도,
도 8은 도7에 도시한 개별화 된 절연몸체가 금속판으로 연결되어져 있는 상태를 도시하는 사시도.
* 도면의 주요 부분에 대한 부호의 설명 *
10, 20, 30 ....발광다이오드 패키지 22, 31....금도금 층
13, 21, 32 .... 에폭시 절연몸체 11, 24....발광다이오드 칩
40, 40a .... 도금절연막 (포토레지스터)
본 발명은 초소형 발광다이오드 패키지 및 그 제조방법에 관한 것으로, 더욱 상세하게는 발광다이오드 칩을 실장하는 기판을 패키지로부터 제거하여 소형 박형화를 이루는 것으로, 금도금된 금속판에 패키지를 형성한 뒤 금속판을 부식시켜 금도금 층을 패키지로 전사하는 초소형 발광다이오드 패키지 및 그 제조방법에 관한 것이다.
일반적으로 종래기술에서는 발광다이오드 패키지는 칩을 안착하고 전기적 도선과 단자를 제공하는 리드프레임이나 인쇄회로기판을 패키지의 주 구성요소로 하고 있다. 이러한 리드프레임과 인쇄회로기판은 패키지의 뼈대를 이루는 구조물로서 일련의 패키지 제조공정을 부가하고 축적하여 패키지를 이루는 패키지의 베이스이다. 따라서 리드프레임과 인쇄회로기판은 패키지의 원가, 생산성, 품질, 설계 한계를 좌우하는 패키지의 가장 핵심 재료이다.
도1은 종래 기술에 의한 초소형 발광다이오드의 패키지(10)를 도시한다.
상기 패키지(10)는 리드프레임보다 패키지 소형화에 보다 유리한 인쇄회로기 판(1)을 패키지 베이스로 삼았다. 상기 인쇄회로기판(1)은 수지(2)의 양면에 동박(3)이 적층된 기판을 복잡한 과정으로 가공하여, 상하부 동판(3)간의 전기적 연결(4)을 이루고, 하부에 패키지 외부전극(5)과 상부에 칩본딩패드(6) 및 와이어본딩 패드(7)의 패턴을 형성하고, 최종으로 상기 패턴에 금 도금을 함으로써 완성된다. 이후 상기 기판에 발광다이오드 칩(11)을 본딩하고 와이어(12) 본딩을 하며, 투명 수지(13)로 몰딩하고, 개별 패키지로 쏘우 절단하는 과정으로 패키지가 완성된다.
그러나, 상기와 같은 발광다이오드 패키지(10)는 제조과정이 복잡한 기판(1)위에 형성됨으로 기판의 설계한계에 따라 패키지의 소형화의 한계가 정해진다. 또한 기판의 가격 및 품질 상태에 따라, 발광다이오드 패키지의 가격, 생산성 그리고 품질이 크게 영향을 받는다는 문제가 있었다.
본 발명의 목적은 상술한 바와 같은 문제점을 해결하기 위해 이루어진 것으로서, 발광다이오드 칩을 실장하여 패키지의 베이스가 되는 기판을 단순화하고 패키지에 미치는 영향력을 줄일 수 있는 초소형 발광다이오드 패키지 및 그 제조방법을 제공하는 것이다.
본 발명의 다른 목적은 기판이 패키지를 이루는 구성요소가 아니라 패키지 공정을 수행하는 공정에서 매개체로서 최종에는 기판이 없는 발광다이오드 패키지로 마련하여 원가, 품질, 생산성 및 소형화를 더욱 개선할 수 있는 초소형 발광다 이오드 패키지 및 그 제조방법을 제공하는 것이다.
상기 목적을 달성하기 위해 본 발명에 따른 초소형 발광다이오드 패키지 는 육면체로 이루어진 투명 또는 반투명의 에폭시 절연몸체, 상기 절연 몸체 표면의 적어도 한면에 걸쳐 전사되고 적어도 2개 영역으로 절연하여 구분되는 금도금층 및 상기 금도금층에 본딩되어 전기적 결선이 이루어지고 절연 몸체에 내장되는 발광다이오드 칩을 포함하는 것을 특징으로 한다.
또 본 발명에 따른 발광다이오드 패키지에 있어서, 상기 절연몸체에 접하는 금도금 층위에 도금된 은도금 층을 더 포함하는 것을 특징으로 한다.
또 본 발명에 따른 발광다이오드 패키지에 있어서, 상기 절연 몸체가 평행하는 두 측면만을 쏘우 절단면으로 하는 것을 특징으로 한다.
또 본 발명에 따른 발광다이오드 패키지에 있어서, 상기 절연 몸체가 네 측면을 모두 쏘우 절단면으로 하는 것을 특징으로 한다.
또 본 발명에 따른 발광다이오드 패키지에 있어서, 상기 절연 몸체의 측면이 쏘우 절단면을 포함하지 않은 것을 특징으로 한다.
또한, 상기 목적을 달성하기 위해 본 발명에 따른 초소형 발광다이오드 패키지 의 제조 방법은 금도금이 가능한 금 이외의 금속판에 포토레지스터와 같은 도금 절연막을 코팅하는 단계, 상기 도금 절연막을 현상하여 발광다이오드 칩을 본딩하고 전기적 결선을 이루게 할 패드를 노출하는 단계, 상기 노출된 패드에 선택적으 로 금도금하는 단계, 상기 금도금 패드에 발광다이오드 칩을 본딩하고 전기적 결선을 이루는 단계, 상기 칩, 전기적 결선 그리고 금도금층을 덮도록 절연몸체를 성형하는 단계 및 상기 금속판을 부식하고 절연몸체로 금도금 층이 전사되게 하여 패키지를 완성하는 단계를 포함하는 것을 특징으로 한다.
또 본 발명에 따른 발광다이오드 패키지의 제조방법에 있어서, 상기 금도금하는 단계 전에 상기 노출 패드를 반식각하여 함몰면을 이루는 단계를 더 포함하는 것을 특징으로 한다.
또 본 발명에 따른 발광다이오드 패키지의 제조방법에 있어서, 상기 도금 절연막이 상기 절연 몸체의 일부로서 절연몸체의 저면에 부착된 형태로 남도록 상기 금도금 부분 이외에는 상기 도금절연막이 제거되지 않는 것을 특징으로 한다.
또 본 발명에 따른 발광다이오드 패키지의 제조방법에 있어서, 상기 금도금하는 단계 후에 상기 금도금 층위에 은도금을 하는 단계를 더 포함하는 것을 특징으로 한다.
본 발명의 상기 및 그밖의 목적과 새로운 특징은 본 명세서의 기술 및 첨부 도면에 의해 더욱 명확하게 될 것이다.
이하, 본 발명의 구성을 도면에 따라서 설명한다.
또한, 본 발명의 설명에 있어서는 동일 부분은 동일 부호를 붙이고, 그 반복 설명은 생략한다.
도 2는 본 발명의 바람직한 일 실시예에 따른 초소형 발광다이오드 패키지(20)를 도시한다.
상기 패키지(20)는 투명 에폭시로된 육면체의 절연 몸체(21), 상기 절연 몸체의 적어도 한면에 부착되고 두개의 전극부로 나누어 진 금도금 층(22), 상기 금도금층에 실장되고 전기적 결선(23)이 이루어진 발광다이오드 칩(24)으로 이루어져 있다.
여기서, 상기 금도금층(22)은 일반적인 리드프레임이나 인쇄회로기판의 역할을 대신하여 발광다이오드 칩(24)을 실장하고, 와이어(23) 본딩하는 패드 역할뿐만 아니라 그 이면은 패키지 외부 단자로도 적용되어 리드프레임이나 인쇄회로기판과 같은 패키지 베이스의 역활을 한다. 또한 상기 에폭시 절연몸체(21)에 부착된 금도금 층(22)은, 에폭시에 직접 도금된 것이 아니라 동 또는 니켈합금의 금속판위에 도금된 것을 전사한 것이다. 이는 상기 금속판과 달리 금은 왕수와 같은 특수 부식액이 아니고는 부식시킬 수 없는 점을 이용하여, 금도금층에 접착하도록 에폭시를 몰딩하고 금속판을 부식시켜 이루어 진다.
또한, 발광다이오드의 발광 효율을 높이기 위해 반사 기능을 갖는 은도금층을 금도금 층위에 마련하여도 좋다. 즉, 금도금층을 마련한 후 이 금도금층 상에 은도금층을 마련하는 구조로 할 수 도 있다.
하지만 금도금층이 패키지 외부 단자로서 솔더링 되어지는데 있어, 금도금층은 얇은 두께로 절연몸체(21)의 저면에만 있기 때문에 솔더링 품질과 용이성이 떨어지는 단점이 있다.
도 3은 패키지의 솔더링 품질을 개선하기 위해 도2의 패키지(20)를 개선 변 형한 형태를 도시한다.
상기 패키지(30)는 금도금층(31)을 전사하는 금속판을 반식각 처리에 의한 함몰 면을 두고 금도금 층(31)을 이루므로 해서, 그 위에 몰딩된 패키지 절연몸체(32)의 저면은 약간 돌출되고, 상기 돌출부위(31a) 전체에 금도금 층이 전사되어 돌출부의 저면과 측면이 솔더링될 수 있어 솔더링 품질과 용이함을 더한다.
도 4는 도2에 도시된 패키지(20)의 제조방법을 설명하기 위한 제조 단계별 패키지가 구성되어 가는 단계를 도시한다.
즉, 도 4a는 포토레지스터(40)가 코팅된 금속판(41)을 나타낸다
도 4b는 상기 포토레지스터(40)를 현상하여 발광다이오드 칩을 실장하고 와이어본딩을 위한 칩본딩패드와 와이어본딩패드를 겸한 패키지 외부단자로서의 두 전극부를 노출하고 금도금(22)을 한 것을 도시한다.
도4c는 도금 절연막 또는 도금 마스크로서의 역할을 다한 포토레지스터(40)를 제거하고, 금도금 면(22)에 발광다이오드 칩(24)을 본딩하고, 와이어(23) 본딩을 한 단계를 보여준다.
도4d는 상기 금도금 면 전체 덮고, 발광다이오드 칩(24) 및 본딩와이어(23)를 보호하도록 투명 에폭시로 패키지의 절연몸체(21)를 몰딩한 단계를 도시한다.
도4e는 상기 금속판(41)을 부식액으로 제거하여 금속판에 형성된 도금층(22)이 몰딩 에폭시(21)에 전사되어 부착된 형태로 패키지(20)가 완성되었음을 도시한다.
도4에 도시한 바와 같이 도 2의 패키지(20)는 본 발명에 의한 가장 단순한 일실시 예이다.
여기서, 외부단자로서 솔더링 패드, 즉 금도금층을 돌출시켜 솔더링 품질을 개선하기 위해 도 3의 패키지(30)를 제조하는 단계로서, 전술한 제조단계중 도금 대상면을 반식각하여 함몰면(42)으로 마련하는 단계를 금도금 전에 더할 수 있다. 이를 도5에 도시하였다.
또한, 도4c에 도시한 것과는 달리, 포토레지스트(40)를 제거하지 않고 포토레지스트(40a)를 상기 몰딩에폭시에 부착되어 패키지 저면을 이루는 일부가 되게 하여도 무방하다.
도 6은 전술한 도4e의 에폭시 몰딩으로 패키지 절연몸체의 형성에 대한 그 형태를 상세하게 도시한다.
상기 절연 몸체(21)는 하나의 패키지(20)를 이룰 단위체(43)가 행열로 복수 정렬 배치된 금속판(41)의 한 열을 그룹별로 몰딩한 띠(44) 형태로 형성된다.
도 7은 도금으로 표시된 절단선 마크(45)를 따라 패키지의 두면이 절단면이 되도록 쏘우 절단하는 것을 구체적으로 도시하였다.
이는 패키지의 절연몸체(21)가 한 열의 복수 배열에 대해 띠(44) 형태로 그룹화 되어 있기 때문에, 쏘우(Saw) 절단 공정에 의해 개별화 되어야 한다.
도8은 쏘우 절단에 의해 개별 절연 몸체(21)로 나누어진 패키지가 금속판(41)으로 이어진 한 행의 패키지 배열로 남은 것을 도시한다.
상기 상태로 금속판을 부식액으로 제거하여 패키지를 개별화 한다.
이상으로 전술한 바와 같이 본 발명에 따른 초소형 발광다이오드 패키지 및 그 제조방법을 설명하였다.
이상 본 발명자에 의해서 이루어진 발명을 상기 실시예에 따라 구체적으로 설명하였지만, 본 발명은 상기 실시예에 한정되는 것은 아니고 그 요지를 이탈하지 않는 범위에서 여러 가지로 변경 가능한 것은 물론이다.
즉, 상기 실시예에 있어서는 절연 몸체가 평행하는 두 측면 또는 네 측면을 쏘우 절단면으로 하는 실시예에 대해 설명하였지만, 이에 한정되는 것은 아니며 절연 몸체의 측면이 쏘우 절단면을 포함하지 않은 형태로도 실현할 수 있음은 물론이다.
상술한 바와 같이, 본 발명에 따른 초소형 발광다이오드 패키지 및 그 제조방법에 의하면, 패키지 베이스로서 금속기판을 패키지의 절연몸체에 금도금 패드만을 전사하고 기판을 제거한 발광다이오드 패키지를 더욱 경박단소화 하고 제조공정을 간단하게 할 수 있다는 효과가 얻어진다.
또, 본 발명에 따른 초소형 발광다이오드 패키지 및 그 제조방법에 의하면, 발광다이오드 제품의 적용 한계 및 범위를 넓히고 경제성과 생산성을 향상시킬 수 있다는 효과도 얻어진다.

Claims (9)

  1. 육면체로 이루어진 투명 또는 반투명의 에폭시 절연몸체;
    상기 절연 몸체 표면의 적어도 한면에 걸쳐 전사되고 적어도 2개 영역으로 절연하여 구분되는 금도금층; 및
    상기 금도금층에 본딩되어 전기적 결선이 이루어지고 절연 몸체에 내장되는 발광다이오드 칩을 포함하는 것을 특징으로 하는 발광다이오드 패키지.
  2. 제 1항에 있어서,
    상기 절연몸체에 접하는 금도금 층위에 도금된 은도금 층을 더 포함하는 것을 특징으로 하는 발광다이오드 패키지.
  3. 제 1항에 있어서,
    상기 절연 몸체가 평행하는 두 측면만을 쏘우 절단면으로 하는 것을 특징으로 하는 발광다이오드 패키지.
  4. 제 1항에 있어서,
    상기 절연 몸체가 네 측면을 모두 쏘우 절단면으로 하는 것을 특징으로 하는 발광다이오드 패키지.
  5. 제 1항에 있어서,
    상기 절연 몸체의 측면이 쏘우 절단면을 포함하지 않은 것을 특징으로 하는 발광다이오드 패키지.
  6. 금도금이 가능한 금 이외의 금속판에 포토레지스터와 같은 도금 절연막을 코팅하는 단계;
    상기 도금 절연막을 현상하여 발광다이오드 칩을 본딩하고 전기적 결선을 이루게 할 패드를 노출하는 단계;
    상기 노출된 패드에 선택적으로 금도금하는 단계;
    상기 금도금 패드에 발광다이오드 칩을 본딩하고 전기적 결선을 이루는 단계;
    상기 칩, 전기적 결선 그리고 금도금층을 덮도록 절연몸체를 성형하는 단계; 및
    상기 금속판을 부식하고 절연몸체로 금도금 층이 전사되게 하여 패키지를 완성하는 단계를 포함하는 것을 특징으로 하는 발광다이오드 패키지의 제조방법.
  7. 제 6항에 있어서,
    상기 금도금하는 단계 전에 상기 노출 패드를 반식각하여 함몰면을 이루는 단계를 더 포함하는 것을 특징으로 하는 발광다이오드 패키지의 제조방법.
  8. 제 6항에 있어서,
    상기 도금 절연막이 상기 절연 몸체의 일부로서 절연몸체의 저면에 부착된 형태로 남도록 상기 금도금 부분 이외에는 상기 도금절연막이 제거되지 않는 것을 특징으로 하는 발광다이오드 패키지의 제조방법.
  9. 제 6항에 있어서,
    상기 금도금하는 단계 후에 상기 금도금 층위에 은도금을 하는 단계를 더 포함하는 것을 특징으로 하는 발광다이오드 패키지의 제조방법.
KR1020050083780A 2005-05-26 2005-09-08 초소형 발광다이오드 패키지 및 그 제조방법 KR100643318B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/KR2006/001897 WO2006126809A1 (en) 2005-05-26 2006-05-19 Very small light emitting diode package and manufacturing methods of it

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020050044675 2005-05-26
KR20050044675 2005-05-26

Publications (1)

Publication Number Publication Date
KR100643318B1 true KR100643318B1 (ko) 2006-11-10

Family

ID=37653888

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050083780A KR100643318B1 (ko) 2005-05-26 2005-09-08 초소형 발광다이오드 패키지 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100643318B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101537795B1 (ko) * 2009-03-31 2015-07-22 서울반도체 주식회사 Led 패키지 제조 방법 및 그 led 패키지
CN113555489A (zh) * 2021-07-27 2021-10-26 深圳市迈科光电有限公司 一种基于医疗内窥镜照明补光的超小型led及其制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101537795B1 (ko) * 2009-03-31 2015-07-22 서울반도체 주식회사 Led 패키지 제조 방법 및 그 led 패키지
CN113555489A (zh) * 2021-07-27 2021-10-26 深圳市迈科光电有限公司 一种基于医疗内窥镜照明补光的超小型led及其制备方法

Similar Documents

Publication Publication Date Title
US6800508B2 (en) Semiconductor device, its manufacturing method and electrodeposition frame
JP5485110B2 (ja) 配線基板及びその製造方法、電子装置
US8551820B1 (en) Routable single layer substrate and semiconductor package including same
JP5154039B2 (ja) 半導体装置および半導体装置製造方法
JPH10261753A (ja) 樹脂封止型半導体装置
US6696310B2 (en) Manufacturing method of lighting device
JP2000294719A (ja) リードフレームおよびそれを用いた半導体装置ならびにその製造方法
US20050158917A1 (en) Manufacturing method for resin sealed semiconductor device
TW201240164A (en) Light-emitting diode light bar and the method for manufacturing the same
TWI403234B (zh) 安裝基板及使用該基板之薄型發光裝置的製造方法
JP2008047834A (ja) 半導体装置および半導体装置製造方法
JP2008053290A (ja) 光半導体装置およびその製造方法
JP3600131B2 (ja) 回路装置の製造方法
US8030753B2 (en) Semiconductor device and method for making the same
KR100643318B1 (ko) 초소형 발광다이오드 패키지 및 그 제조방법
JP2023164634A (ja) 半導体装置用基板とその製造方法、および半導体装置
JP2001217372A (ja) 回路装置およびその製造方法
WO2006126809A1 (en) Very small light emitting diode package and manufacturing methods of it
JP2012104542A (ja) Led発光素子用リードフレーム及びそれを用いたledパッケージ、およびその製造方法
JP4118320B1 (ja) 実装基板およびそれを用いた薄型発光装置の製造方法
JP2003037296A (ja) 照明装置とその製造方法
JP3600137B2 (ja) 回路装置の製造方法
JP3600130B2 (ja) 回路装置の製造方法
US20240170291A1 (en) Pre-mold substrate and method for manufacturing the pre-mold substrate
JP2001250887A (ja) 回路装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee