JP5475435B2 - 電圧安定化装置及びそれを用いた半導体装置並びに電圧安定化方法 - Google Patents
電圧安定化装置及びそれを用いた半導体装置並びに電圧安定化方法 Download PDFInfo
- Publication number
- JP5475435B2 JP5475435B2 JP2009292316A JP2009292316A JP5475435B2 JP 5475435 B2 JP5475435 B2 JP 5475435B2 JP 2009292316 A JP2009292316 A JP 2009292316A JP 2009292316 A JP2009292316 A JP 2009292316A JP 5475435 B2 JP5475435 B2 JP 5475435B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- generation unit
- channel mos
- mos transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 28
- 239000004065 semiconductor Substances 0.000 title claims description 18
- 230000000087 stabilizing effect Effects 0.000 title claims description 9
- 230000015654 memory Effects 0.000 claims description 15
- 238000003860 storage Methods 0.000 claims description 10
- 230000006641 stabilisation Effects 0.000 claims description 9
- 238000011105 stabilization Methods 0.000 claims description 9
- 239000003381 stabilizer Substances 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 11
- 230000004913 activation Effects 0.000 description 7
- 238000001514 detection method Methods 0.000 description 7
- 230000002123 temporal effect Effects 0.000 description 4
- 238000009826 distribution Methods 0.000 description 3
- 238000013459 approach Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
この構成によれば、第1の電圧生成部によって生成された第1の電圧が予め定められる基準電圧より低い第1の状態にある場合には、第1の電圧が供給される第2の電圧生成部によって、第1の電圧以下の第2の電圧が生成される。他方、第1の電圧生成部によって生成された第1の電圧が予め定められる基準電圧より高い第2の状態にある場合には、第1の電圧より高い電圧が供給される第3の電圧生成部によって、第2の電圧生成部の出力において第2の電圧が生成される。この基準電圧を、第1の電圧が負荷容量等を充分充電した状態の電圧に設定することで、第1の電圧より高い電圧が供給される第3の電圧生成部によって生成される第2の電圧を、第1の電圧以下に容易に制御することができる。また、第3の電圧生成部に第1の電圧より高い電圧を供給することで、第2の電圧の充電能力を高めることができる。
2、2a 第1のレギュレータ
3、3b 第2のレギュレータ
10 第1の電圧生成部
20、20a 判定部
30 第2の電圧生成部
40、40b 第3の電圧生成部
13、14、21、22 抵抗
12、15、32、35、42、43、121 PチャネルMOSトランジスタ
11、31、44、45 オペアンプ
16、36 レベルシフト回路
100 半導体チップ(半導体装置)
111 不揮発性メモリセル
Claims (10)
- 第1の電圧を生成する第1の電圧生成部と、
前記第1の電圧が予め定められる基準電圧より低い第1の状態と、前記基準電圧より高い第2の状態を判定する判定部と、
前記第1の状態にあるとき前記第1の電圧が供給され、前記第1の電圧以下の第2の電圧を生成する第2の電圧生成部と、
前記第2の状態にあるとき前記第1の電圧より高い電圧が供給され、前記第2の電圧生成部の出力において前記第2の電圧を生成する第3の電圧生成部と
を備えることを特徴とする電圧安定化装置。 - 前記第3の電圧生成部は、
前記第1の電圧の変化にしたがった前記判定部の判定結果に応じて、活性化される
ことを特徴とする請求項1に記載の電圧安定化装置。 - 前記第3の電圧生成部は、
前記判定部の判定結果に応じて、前記第1の電圧より高い電圧が供給される
ことを特徴とする請求項1又は請求項2に記載の電圧安定化装置。 - 前記判定部は、前記第1の電圧生成部が出力する第1の電圧の分圧回路を前記第1の電圧生成部と共有する
ことを特徴とする請求項1から請求項3のいずれかに記載の電圧安定化装置。 - 前記第1の電圧生成部が、
前記第1の電圧を第1の分圧比で分圧した入力に応じ、第1の基準電圧を基準として第1の出力トランジスタを駆動する第1の演算増幅回路と、
前記第1の分圧比を所定の制御信号に応じて変化させる第1の分圧比変化部と
を有している
ことを特徴とする請求項1から請求項4のいずれかに記載の電圧安定化装置。 - 前記第2の電圧生成部が、第2の基準電圧を基準として第2の出力トランジスタを駆動する第2の演算増幅回路を有して構成され、
前記第3の電圧生成部が、前記第2の基準電圧を基準として第3の出力トランジスタを駆動する第3の演算増幅回路を有して構成され、
前記第2の出力トランジスタの出力端と前記第3の出力トランジスタの出力端とが接続されている
ことを特徴とする請求項1から請求項5のいずれかに記載の電圧安定化装置。 - 前記第2の電圧生成部が、前記第2の電圧を第2の分圧比で分圧した入力に応じ、第2の基準電圧を基準として第2の出力トランジスタを駆動する第2の演算増幅回路を有して構成され、
前記第3の電圧生成部が、前記第2の電圧を第2の分圧比で分圧した入力に応じ、前記第2の基準電圧を基準として第3の出力トランジスタを駆動する第3の演算増幅回路を有して構成され、
前記第2の出力トランジスタの出力端と前記第3の出力トランジスタの出力端とが接続され、
さらに、前記第2の分圧比を所定の制御信号に応じて変化させる第2の分圧比変化部を備える
ことを特徴とする請求項1から請求項6のいずれかに記載の電圧安定化装置。 - 記憶素子と、
前記記憶素子に供給される電源電圧又は制御信号の電圧が、請求項1から請求項7のいずれかに記載の電圧安定化装置によって供給される
ことを特徴とする半導体記憶装置。 - 前記記憶素子が、多値記憶の不揮発性半導体素子であり、
前記第1の電圧が複数の前記不揮発性半導体素子に接続されたワード線を駆動するPチャネルMOSトランジスタのウェル電位であり、
前記第2の電圧が前記PチャネルMOSトランジスタのソース電位である
ことを特徴とする請求項8に記載の半導体記憶装置。 - 第1の電圧生成部が、第1の電圧を生成し、
判定部が、前記第1の電圧が予め定められる基準電圧より低い第1の状態と、前記基準電圧より高い第2の状態を判定し、
第2の電圧生成部が、前記第1の状態にあるとき前記第1の電圧が供給され、前記第1の電圧以下の第2の電圧を生成し、
第3の電圧生成部が、前記第2の状態にあるとき前記第1の電圧より高い電圧が供給され、前記第2の電圧生成部の出力において前記第2の電圧を生成する
ことを特徴とする電圧安定化方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009292316A JP5475435B2 (ja) | 2009-12-24 | 2009-12-24 | 電圧安定化装置及びそれを用いた半導体装置並びに電圧安定化方法 |
KR1020100027453A KR101415227B1 (ko) | 2009-12-24 | 2010-03-26 | 전압 안정화 장치 및 그것을 포함하는 반도체 장치 및 전압 생성 방법 |
US12/971,339 US8493795B2 (en) | 2009-12-24 | 2010-12-17 | Voltage stabilization device and semiconductor device including the same, and voltage generation method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009292316A JP5475435B2 (ja) | 2009-12-24 | 2009-12-24 | 電圧安定化装置及びそれを用いた半導体装置並びに電圧安定化方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011134059A JP2011134059A (ja) | 2011-07-07 |
JP5475435B2 true JP5475435B2 (ja) | 2014-04-16 |
Family
ID=44346729
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009292316A Active JP5475435B2 (ja) | 2009-12-24 | 2009-12-24 | 電圧安定化装置及びそれを用いた半導体装置並びに電圧安定化方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP5475435B2 (ja) |
KR (1) | KR101415227B1 (ja) |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11145413A (ja) * | 1997-11-13 | 1999-05-28 | Nec Corp | 半導体集積回路装置 |
JPH11265225A (ja) * | 1998-03-16 | 1999-09-28 | Toyota Motor Corp | エンジン制御装置用の電源装置 |
JP4043142B2 (ja) * | 1999-05-18 | 2008-02-06 | 富士通株式会社 | メモリデバイス |
JP2002237187A (ja) * | 2001-12-13 | 2002-08-23 | Mitsubishi Electric Corp | 半導体集積回路の内部電圧発生装置 |
DE10361724A1 (de) * | 2003-12-30 | 2005-08-04 | Infineon Technologies Ag | Spannungsregelsystem |
JP4822941B2 (ja) * | 2006-06-12 | 2011-11-24 | 株式会社東芝 | 電源電圧制御回路および半導体集積回路 |
JP4945748B2 (ja) * | 2006-06-29 | 2012-06-06 | オンセミコンダクター・トレーディング・リミテッド | 電源回路 |
JP2008172946A (ja) * | 2007-01-12 | 2008-07-24 | Mitsubishi Electric Corp | 電力変換装置 |
US7795848B2 (en) * | 2007-05-09 | 2010-09-14 | Freescale Semiconductor, Inc. | Method and circuit for generating output voltages from input voltage |
JP4479797B2 (ja) * | 2008-01-23 | 2010-06-09 | 株式会社デンソー | 電子制御装置 |
-
2009
- 2009-12-24 JP JP2009292316A patent/JP5475435B2/ja active Active
-
2010
- 2010-03-26 KR KR1020100027453A patent/KR101415227B1/ko active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
JP2011134059A (ja) | 2011-07-07 |
KR20110074407A (ko) | 2011-06-30 |
KR101415227B1 (ko) | 2014-07-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4262227B2 (ja) | 半導体記憶装置の読み出し回路 | |
US8379452B2 (en) | Nonvolatile semiconductor memory device | |
US7948809B2 (en) | Regulator and semiconductor device | |
US9589657B2 (en) | Internal power supply voltage auxiliary circuit, semiconductor memory device and semiconductor device | |
US20080304349A1 (en) | Voltage supply circuit and semiconductor memory | |
KR101001147B1 (ko) | 상변화 메모리 장치 | |
JP2005190626A (ja) | 半導体読み出し回路 | |
JP2006294144A (ja) | 不揮発性半導体記憶装置 | |
US9047946B2 (en) | Read circuit and non-volatile memory using the read circuit | |
KR20070121507A (ko) | 전압 발생 회로 | |
JP2010009728A (ja) | データ処理装置及びトリミングデータ読み出し方法 | |
US8243505B2 (en) | Phase change memory device having write driving control signal corresponding to set/reset write time | |
JP4989927B2 (ja) | 負電位放電回路 | |
KR101157023B1 (ko) | 반도체 메모리 장치 및 그 워드라인 디스차지방법 | |
US9208830B2 (en) | Semiconductor memory device | |
KR20180008173A (ko) | 음의 전압 생성 장치를 포함하는 메모리 장치 | |
JP5475435B2 (ja) | 電圧安定化装置及びそれを用いた半導体装置並びに電圧安定化方法 | |
US7538584B2 (en) | Sense amplifier | |
JP6103815B2 (ja) | 不揮発性メモリ回路、及び半導体装置 | |
JP5259279B2 (ja) | 半導体装置及びその制御方法 | |
JP2015149108A (ja) | 半導体装置及び記憶装置並びにその制御方法 | |
JP5289860B2 (ja) | 不揮発性記憶装置及び不揮発性記憶装置からのデータ読み出し方法 | |
JP6201646B2 (ja) | 半導体記憶装置 | |
WO2022133777A1 (en) | Voltage regulation for multiple voltage levels | |
KR101391928B1 (ko) | 고전압 생성 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121206 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140107 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140206 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5475435 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |