JP3709814B2 - 半導体装置とその製造方法 - Google Patents

半導体装置とその製造方法 Download PDF

Info

Publication number
JP3709814B2
JP3709814B2 JP2001208540A JP2001208540A JP3709814B2 JP 3709814 B2 JP3709814 B2 JP 3709814B2 JP 2001208540 A JP2001208540 A JP 2001208540A JP 2001208540 A JP2001208540 A JP 2001208540A JP 3709814 B2 JP3709814 B2 JP 3709814B2
Authority
JP
Japan
Prior art keywords
semiconductor region
semiconductor
region
semiconductor device
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001208540A
Other languages
English (en)
Other versions
JP2002299618A (ja
Inventor
雅人 樹神
勉 上杉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Central R&D Labs Inc
Original Assignee
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Central R&D Labs Inc filed Critical Toyota Central R&D Labs Inc
Priority to JP2001208540A priority Critical patent/JP3709814B2/ja
Publication of JP2002299618A publication Critical patent/JP2002299618A/ja
Application granted granted Critical
Publication of JP3709814B2 publication Critical patent/JP3709814B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7834—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a non-planar structure, e.g. the gate or the source or the drain being non-planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は半導体装置に関する。特に、耐圧が高く、ＯＮ抵抗（半導体装置がＯＮした状態での抵抗をいう）が低い半導体装置を実現する技術に関する。本発明はまたＯＮ抵抗の温度依存性が低い半導体装置を実現する技術にも関する。
【０００２】
【従来の技術】
特開平７−７１４９号公報に縦型半導体装置の原型が記載されている。この縦型半導体装置は、半導体装置の表面側から、第１半導体領域（具体的にはソース領域）、第２半導体領域（具体的にはボディ領域またはベース領域）、第３半導体領域（具体的にはドリフト領域）、第４半導体領域（具体的にはドレイン領域）の順に積層されている。第１と第３半導体領域は同じ導電型であり、第２半導体領域は反対の導電型である。この結果縦方向にトランジスタが形成される。
また、半導体装置の表面から、第１半導体領域と第２半導体領域を貫いて、第３半導体領域の深部または第４半導体領域に達する少なくとも一対のトレンチが形成されている。そのトレンチ内には導体が形成されている。その導体がゲート電極となる。トレンチ内の導体（ゲート電極）と、第１から第４半導体領域のそれぞれは絶縁層（具体的には酸化層）で絶縁されている。
この縦型半導体装置は、トレンチ内導体（ゲート電極）に電圧が印加されたときに第２半導体領域（ボディ領域）のうちのゲート電極に向い合う部分にチャネルが形成されてＯＮする。
【０００３】
【この発明の原点技術】
上記の縦型半導体装置は、耐圧が高く、ＯＮ抵抗が低いという特性を備えている。本発明者は、この特性をさらに改善するために、特願２０００―０３７５９０号に記載の縦型半導体装置を開発した。但し、この出願はまだ公開されていない。
この縦型半導体装置は本出願の半導体装置の原型となったものであり、一対のトレンチ間の第１半導体領域（ソース領域あるいはエミッタ領域）の幅よりも第３半導体領域（ドリフト領域）の幅を狭くすることを特徴とする。
第１半導体領域（ソース領域あるいはエミッタ領域）の幅を広くすることによって電極との接触面積を確保してＯＮ抵抗を下げることができ、しかも、第３半導体領域（ドリフト領域）の幅を狭くすることによって、一対のトレンチから側方に伸びる空乏層同士がつながって第３半導体領域（ドリフト領域）が空乏化され、高い耐圧を確保することができる。
【０００４】
【発明が解決しようとする課題】
特願２０００−０３７５９０号に記載の縦型半導体装置によって、ＯＮ抵抗をさらに下げ、耐圧電圧をさらに高くすることができる。しかしながら、ＯＮ抵抗が温度に依存して大きく変動するという問題がなおも残っている。
本発明の一つの目的は、ＯＮ抵抗を下げ、耐圧電圧を高くし、さらにその上にＯＮ抵抗の温度依存性を低く抑えられる半導体装置を実現することである。ＯＮ抵抗の温度依存性が低く抑えられれば、即ち、ＯＮ抵抗が温度変化に抗してほぼ一定に維持されれば、半導体装置を用いて制御する各種電力制御の信頼性が大きく向上する。
本発明の他の一つの目的は、特願２０００−０３７５９０号に記載された縦型半導体装置によって実現された「ＯＮ抵抗が低くて耐圧電圧が高い」という特性を横型半導体装置で実現することである。これが成功すれば、半導体装置の片面に配線するだけで各種の電力制御装置が構成できる。
【０００５】
【課題を解決するための手段および作用と効果】
本発明の一つの半導体装置は、特開平７−７１４９号公報に縦型半導体装置と特願２０００−０３７５９０号の縦型半導体装置をさらに改良したものであって、その特徴を箇条書きすると下記のものとなる。
（１）第１半導体領域、第２半導体領域、第３半導体領域、第４半導体領域を順に備えている。縦方向に順に積層されていても、あるいは横方向に順に配列されていてもよい。
（２）第１と第３半導体領域は同じ導電型であり、それに対して、第２半導体領域は反対の導電型である。
（３）第３半導体領域は少なくとも一対の電極間に形成されている。
（４）その電極と、第１から第４半導体領域のそれぞれは絶縁層で絶縁されている。
（５）一対の電極間に存在する第３半導体領域は、半導体装置のオフ時に一対の電極から第３半導体領域内に伸びる空乏層同士がつながる厚み以下に形成されている。
（６）第３半導体領域の少なくとも一部の不純物濃度は、第２半導体領域の不純物濃度よりも高い。
【０００６】
ＯＮ抵抗の温度依存性は、第３半導体領域（ドリフト領域）の不純物濃度を高くすることによって、低く抑えられることが知られている。また、第３半導体領域の不純物濃度を高くすれば、ＯＮ抵抗自体を低く抑えられることも知られている。
しかしながら、第３半導体領域の不純物濃度を高くすれば、耐圧が低下してしまう。従来の技術では、必要な耐圧を確保するために必要な不純物濃度の範囲内でしか不純物濃度を選定できず、おのずと、ＯＮ抵抗を充分に下げることができず、また、ＯＮ抵抗の温度依存性を充分に抑えることができなかった。
この発明の半導体装置の場合、一対の電極間の第３半導体領域は、半導体装置のオフ時に一対の電極から第３半導体領域内に伸びる空乏層同士がつながって第３半導体領域が空乏化する厚み以下に形成されている。このために、この発明の半導体装置では、耐圧を下げないようにしながら第３半導体領域の不純物濃度を高めることに成功しており、この結果、ＯＮ抵抗を充分に下げ、さらに、ＯＮ抵抗の温度依存性を充分に抑えることに成功したものである。この発明の半導体装置は、耐圧が高く、ＯＮ抵抗が低く、しかも、ＯＮ抵抗の温度依存性が低いという特性を実現する。
【０００７】
本発明は縦型半導体にも横型半導体にも具現化することができるが、縦型半導体装置に具現化する場合には、下記の構成を有することもできる。
（１）半導体装置の表面側から、第１半導体領域、第２半導体領域、第３半導体領域、第４半導体領域の順に積層されている。
（２）第１と第３半導体領域は同じ導電型であり、それに対して、第２半導体領域は反対の導電型である。
（３）半導体装置の表面から第３半導体領域の深部または第４半導体領域に達する少なくとも一対のトレンチが形成されている。
（４）そのトレンチ内には導体が形成されている。
（５）そのトレンチ内の導体と、第１から第４半導体領域のそれぞれとは、絶縁層で絶縁されている。
（６）一対のトレンチ間の第１半導体領域の幅よりも第３半導体領域の幅は狭い。
（７）第２半導体領域の不純物濃度よりも、第３半導体領域の少なくとも一部の不純物濃度の方が高い。
【０００８】
この発明の半導体装置の場合、一対のトレンチ間の第３半導体領域の幅を第１半導体領域の幅よりも狭くしたために、第３半導体領域の不純物濃度を高くしても、一対のトレンチから側方に伸びる空乏層同士がつながってドリフト領域が空乏化される現象が利用できる。このために、この縦型半導体装置では、耐圧を下げないようにしながら第３半導体領域の不純物濃度を高めることに成功しており、ＯＮ抵抗を充分に下げ、さらに、ＯＮ抵抗の温度依存性を充分に抑えることに成功している。
【０００９】
第３半導体領域の全体において第２半導体領域よりも不純物濃度が高いことが望ましい。しかしながら、必ずしも第３半導体領域の全領域で高い必要はなく、第３半導体領域の中に第２半導体領域よりも不純物濃度が低い領域が部分的に存在していても、耐圧が高く、ＯＮ抵抗が低く、しかも、ＯＮ抵抗の温度依存性が低いという特性が相当程度に実現される。
この場合、第３半導体領域の全体厚みの半分以上の厚みで、第３半導体領域の不純物濃度が第２半導体領域の不純物濃度よりも高いことが好ましい。
【００１０】
第３半導体領域の全体厚みの半分以上の厚みで、第３半導体領域の不純物濃度が第２半導体領域の不純物濃度よりも高いと、耐圧が高く、ＯＮ抵抗が低く、しかも、ＯＮ抵抗の温度依存性が低いという特性が顕著に表れる。
【００１１】
この発明の縦型半導体装置では、一対のトレンチ間の第１半導体領域の幅よりも第３半導体領域の幅が狭いというだけでなく、半導体装置の内側に位置するトレンチ内導体（これはゲート電極として機能する）と第２半導体領域（即ちボディ領域）は薄い絶縁層で絶縁されている一方、半導体装置の外郭に位置するトレンチ内導体（これは素子分離用に機能する）と第２半導体領域は厚い絶縁層で絶縁されている必要がある。前者の絶縁層は薄くなければボディ領域にチャネルを形成するのに必要なゲート電圧が高くなり、後者の絶縁膜が厚くなければ耐圧を確保できない。
【００１２】
絶縁層を形成するために、トレンチの壁面を酸化させる。このとき、半導体装置の内側に位置するトレンチの第２半導体領域に接する面では酸化が進行せず、同じトレンチの第３半導体領域に接する面では深く酸化が進行する一方、半導体装置の外郭に位置するトレンチでは、第２半導体領域に接する面と第３半導体領域に接する面でともに深く酸化が進むことが好ましい。
このような酸化深さのコントロールが得られれば、一対のトレンチ間の第１半導体領域の幅よりも第３半導体領域の幅は狭く、ゲート電極として機能する半導体装置の内側に位置するトレンチ内導体と第２半導体領域は薄い絶縁層で絶縁され、素子分離用に機能する半導体装置の外郭に位置するトレンチ内導体と第２半導体領域は厚い絶縁層で絶縁されている構造を容易に得ることができる。
【００１３】
本発明の製造方法は、このために開発されたものであり、半導体装置の内側に位置するトレンチに第２半導体領域が露出する壁面に耐酸化性の保護膜を形成し、ついで半導体装置の外郭に位置するトレンチと半導体装置の内側に位置するトレンチの双方の壁面を同時に酸化することによって縦型半導体装置を製造する。この製造方法によると、ゲート電極に対向する薄い絶縁膜と、素子分離用導体に対向する厚い絶縁膜を同一工程で作成でき、半導体装置の製造に要するステップ数を減少させることができる。
【００１４】
本発明の他の一つの半導体装置は特願２０００−０３７５９０号の縦型半導体装置を横型にしたものであり、その特徴とを箇条書きすると下記のものとなる。（１）第１半導体領域、第２半導体領域、第３半導体領域、第４半導体領域を横方向に順に備えている。
（２）第１と第３半導体領域は同じ導電型であり、第２半導体領域は反対の導電型である。
（３）第３半導体領域は少なくとも一対の電極間に形成されている。
（４）その電極と、第１から第４半導体領域のそれぞれは絶縁層で絶縁されている。
（５）一対の電極間に存在する第３半導体領域は、半導体装置のオフ時に一対の電極から第３半導体領域内に伸びる空乏層同士がつながる厚み以下に形成されている。
【００１５】
この横型半導体装置の場合、一対の電極間に存在する第３半導体領域は、半導体装置のオフ時に一対の電極から第３半導体領域内に伸びる空乏層同士がつながって第３半導体領域が空乏化する厚み以下に形成されている。このために、この発明の半導体装置では耐圧が高い。また、第１半導体領域に電極に対する充分な接触面積を確保することができ、ＯＮ抵抗を下げることができる。また、第３半導体領域が空乏化するために、耐圧を下げることなく第３半導体領域の不純物濃度を高めることができ、不純物濃度を高めると、ＯＮ抵抗さらに下げ、さらに、ＯＮ抵抗の温度依存性を充分に抑えることができる。
【００１６】
【実施の形態】
下記に説明する実施例の特徴を先に整理しておく。
（形態１） 請求項２に記載の縦型半導体装置の第３半導体領域は、第３半導体領域上層と第３半導体領域下層を有し、第３半導体領域下層の不純物濃度が第２半導体領域の不純物濃度よりも高い。
（形態２） 形態１において、第３半導体領域上層の不純物濃度は第２半導体領域の不純物濃度よりも低い。この場合、第２半導体領域の下面から第３半導体領域上層のなかに空乏層が伸びるために、高い耐圧を確保することができる。
（形態３） ＯＮ抵抗の温度係数が０．０８mΩmm２／℃以下の半導体装置。これ程に低い温度係数をもつ半導体装置は、本発明ではじめて実現される。
（形態４） 第３半導体領域の不純物濃度が１０１７cm−３以上である半導体装置。この濃度は従来の半導体装置の１０倍以上の濃度であり、従来の半導体装置でこのような高濃度とすると耐圧が確保されない。本発明ではじめて実現された高濃度である。
（形態５） 縦型半導体装置では、縦型半導体装置の内側に位置するトレンチ形成部にまず第２半導体領域を貫通する浅いトレンチを形成し、その壁面に窒化膜を形成し、その後に、半導体装置の外郭と内側の双方において第３半導体領域の深部または第４半導体領域に達するトレンチを形成する。
（形態６） 形態５の後で、トレンチの壁面を酸化処理する。
【００１７】
【実施例】
（第１実施例） 第１実施例の縦型半導体装置を図１を参照して説明する。図１は縦型半導体装置２のソース電極４が第1半導体領域（以下ソース領域という）１０に接触する部位での断面を示す。
参照番号１８はシリコン基板であり、第４半導体領域（以下ドレイン領域という）として機能する。ドレイン領域１８はｎ＋型で、不純物濃度は１０１８／cm３〜１０２１／cm３である。
参照番号１６は第２エピタキシャル層であり、第３半導体領域下層（以下ドリフト領域下層という）として機能する。ドリフト領域下層１６はｎ−型で、不純物濃度は２×１０１７／cm３ある。
参照番号１４は第１エピタキシャル層であり、第３半導体領域上層（以下ドリフト領域上層という）として機能する。ドリフト領域上層１４はｎ−型で、不純物濃度は１×１０１６／cm３ある。
参照番号１２はｐドープ層であり、第２半導体領域（以下ボディ領域という）として機能する。ボディ領域１２はｐ型で、不純物濃度は１×１０１７／cm３ある。
参照番号１０はｎドープ層であり、第１半導体領域（以下ソース領域という）として機能する。ソース領域１０はｎ＋型で、不純物濃度は１０１８／cm３〜１０２１／cm３である。
参照番号６と８は絶縁層である。参照番号２０はゲート電極である。参照番号２２は素子分離用の導体である。
【００１８】
図１の断面構造中、ソース領域１０、ボディ領域１２、ドリフト領域上層１４、ドリフト領域下層１６、ドレイン領域１８の積層構造、ならびにゲート電極２０の基本構造は紙面垂直方向に連続している。図１と異なる断面では、ゲート電極２０群にゲート信号線が接続されている。
図１の断面図ではドレイン電極の図示が省略されており、ドレイン領域１８の下面にドレイン電極が固定されている。ドレイン電極には直流１００ボルトが印加される。
図１の断面は、半導体装置２の周縁部での断面を示し、実際には、ソース領域１０とボディ領域１２とドリフト領域上層１４とドリフト領域下層１６とドレイン領域１８の積層構造と、ゲート電極２０の水平方向の互層構造が図示右側に連続している。半導体装置２の右側周縁での断面は図１をミラー反転したものとなる。
素子分離用の導体２２は、半導体装置２を平面視したときに、外郭を一巡しており、その内部に多数のゲート電極２０群が平行に配置されている。
【００１９】
一対のゲート電極２０、２０間に位置するソース領域１０の幅W３は、一対のゲート電極２０、２０間に位置するドリフト領域下層１６の幅W４よりも広い。
また、ゲート電極２０とボディ領域１２間の絶縁層８ａの厚みＷ２は薄く、ゲート電極２０とドリフト領域下層１６間の絶縁層８ｂの厚みＷ５は厚く、素子分離用導体２２とボディ領域１２間の絶縁層８ｃの厚みW１は厚い。
【００２０】
一対のゲート電極２０、２０間に位置するドリフト領域下層１６の幅W４は０．４μｍ以下であり、上記不純物濃度の条件下で空乏層となっている。即ち、一対のゲート電極２０、２０からドリフト領域下層１６内に側方に伸びる空乏層同士がつながる厚さとなっている。
【００２１】
この半導体装置は、ソース領域１０が幅広であり、ソース電極４との接触面積が広く確保でき、ＯＮ抵抗が低い。また、一対のゲート電極２０、２０間に位置するドリフト領域下層１６の幅W４が狭く、ゲート電極２０から側方に伸びる空乏層が繋がってドリフト領域下層１６が空乏層となり、耐圧が高い。ゲート電極２０とボディ領域１２間の絶縁層８ａの厚みＷ２が薄いために、ＯＮ動作に必要なゲート電圧が低い。ゲート電極２０とドリフト領域下層１６間の絶縁層８ｂの厚みＷ５は厚く、素子分離用導体２２とボディ領域１２間の絶縁層８ｃの厚みW1も厚いために耐圧が高い。
【００２２】
さらに、ドリフト領域下層１６の不純物濃度（２×１０１７／ｃｍ３）が、ボディ領域１２の不純物濃度（１×１０１７／ｃｍ３）よりも高いために、ＯＮ抵抗が低い上に、ＯＮ抵抗の温度依存性も低い。ＯＮ抵抗の温度係数は、０．０７６mΩmm２／℃であり、従来の同種半導体装置の温度係数が０．６７ｍΩｍｍ２／℃であったのに対し、一桁小さな値に抑えられている。
ドリフト領域上層１４の不純物濃度（１×１０１６／ｃｍ３）は、ボディ領域１２の不純物濃度（１×１０１７／ｃｍ３）よりも低いが、その厚みはドリフト領域下層１６の厚さよりも薄く、ドリフト領域下層１６の不純物濃度が高いために、ＯＮ抵抗が低く、ＯＮ抵抗の温度依存性も低いという特性は失われない。ボディ領域１２の不純物濃度よりも不純物濃度の高い層がドリフト領域の全体厚みの半分以上に及んでいれば、ドリフト領域の一部にボディ領域１２の不純物濃度よりも不純物濃度の低い層が含まれていても、ＯＮ抵抗が低く、ＯＮ抵抗の温度依存性も低いという特性は失われない。なお、ドリフト領域上層１４の幅広部はボディ領域１２から伸びる空乏層となり、耐圧を損ねることもない。
【００２３】
次に図２以降を参照しながら製造プロセスを説明する。図２に示すように、ｎ型のシリコン基板３０（不純物濃度１０１８／cm３〜１０２１／cm３）の上に、ｎ型の第２エピタキシャル層３２とｎ型の第１エピタキシャル層３４を結晶成長させたシリコンウエハ２８を準備する。第２エピタキシャル層３２の不純物濃度を２×１０１７／ｃｍ３とし、第１エピタキシャル層３４の不純物濃度を１×１０１６／ｃｍ３とする。用意されたシリコンウエハ２８をアニール処理して、完成後にｎ型ドリフト領域１４，１６となる層の不純物濃度プロファイルを調整する。
【００２４】
次に、図３に示すように、シリコンウエハ２８の表面に酸化シリコンの絶縁層３８を形成し、絶縁層３８を介してｐ型のイオンを第１エピタキシャル層３４の略上半分にイオン注入し、加熱処理して注入されたイオンを拡散させる。拡散後の不純物濃度が、１×１０１７／ｃｍ３となるようイオン注入する。このｐ型イオンのｐドープ層３６が完成後にはボディ領域１２となる。
次に、図４に示すように、シリコンウエハ２８の表面に、窒化膜４０をＣＶＤ法によって形成する。
【００２５】
次に、図５に示すように、シリコンウエハ２８を平面視したときの外郭部４２で、酸化膜３８と窒化膜４０を除去する。酸化膜３８と窒化膜４０を局所的に除去するためにホトレジストと異方性エッチング（具体的にはリアクティブイオンエッチング）技術を利用する。ホトレジスト層の形成工程と除去工程は図示省略されている。図５はシリンコンウエハの外郭近傍での断面を示し、実際には右側に伸びている。右端では、図５の左右反転させた断面が現れる。
次に、図６に示すように、シリコンウエハ２８の表面に、アンドープトガラス層４４をＣＶＤ法で成形する。シリコンウエハ２８を平面視したときの外郭部４２では、ｐドープ層３６の表面にアンドープトガラス層４４が形成される。
【００２６】
次に、図７に示すように、ゲート電極形成部４８で、絶縁膜３８，４０，４４を除去する。実際には、アンドープトガラス層４４の表面にホトレジスト層を形成し（ただし、ゲート電極形成部４８ではアンドープトガラス層４４を露出させておく）、ホトレジスト層で被覆されていないアンドープトガラス層４４と窒化膜４０と酸化層３８を異方性エッチング（具体的にはリアクティブイオンエッチング）して除去する。このとき、シリコンウエハ２８を平面視したときの外郭部４２（素子分離用導体２２を形成する部分）ではアンドープトガラス層４４等を除去しない。
次に、図８に示すように、アンドープトガラス層４４等をマスクとして異方性エッチング（具体的にはリアクティブイオンエッチング）してｐドープ層３６を貫通する浅いトレンチ５２を作成する。このトレンチ５２は、ゲート電極２０の形成部に形成され、素子分離用導体２２の形成部には形成されない。
次に、図９に示すように、浅いトレンチ５２の側面と底面にバッファ酸化層５４を形成する。さらにその上にＣＶＤ法によって窒化層５６を積層する。バッファ酸化層５４と窒化層５６は、後記する図１３の酸化工程において、酸化から保護する層として機能する。
【００２７】
次に、図１０に示すように、シリコンウエハ２８を平面視したときの外郭部４２の素子分離用導体２２を形成する部分で、アンドープトガラス層４４と窒化層５６を異方性エッチング（具体的にはリアクティブイオンエッチング）して除去する。
次に、図１１に示すように、アンドープトガラス層４４をマスクとして異方性エッチング（具体的にはリアクティブイオンエッチング）してシリコン基板３０に達するトレンチを形成する。ゲート電極形成用のトレンチ６２は深く、素子分離用導体形成用のトレンチ６０は浅い。第２半導体領域となるｐドープ層３６のゲート電極形成用のトレンチ６２に露出する壁面はバッファ酸化層５４と窒化層５６に覆われていている。それに対して、第２半導体領域となるｐドープ層３６の素子分離用導体形成用のトレンチ６０に露出する壁面は被覆されておらず、直接に露出している。
次に、図１２に示すように、アンドープトガラス層４４を湿式のエッチング法で除去する。
次に、図１３に示すように、シリコンウエハ２８の表面を、まず犠牲酸化し、次に犠牲酸化膜を湿式のエッチング法で除去し、最後に、Ｖ−ＬＯＣＯＳ酸化する。これによって、トレンチ６０、６２の底面と側面、ｐドープ層３６の表面と側面に酸化層６４が形成される。ここで、バッファ酸化層５４と窒化層５６からなる耐酸化層で被覆されていた部分では浅く酸化される。このために、第２半導体領域となるｐドープ層３６がゲート電極形成用のトレンチ６２に露出する壁面には薄い絶縁層（酸化層６４ａ）が形成される。一方、バッファ酸化層５４と窒化層５６からなる耐酸化層で被覆されていない部分では深く酸化される。このために第２半導体領域となるｐドープ層３６が素子分離用導体形成用のトレンチ６０に露出する壁面には厚い酸化層６４ｃが形成される。バッファ酸化層５４と窒化層５６からなる耐酸化層で被覆されていなかったシリコン基板３０と第１エピタキシャル層３２と第２エピタキシャル層３４の壁面には、ゲート電極形成用のトレンチ６２と素子分離用導体形成用のトレンチ６０の双方において厚い酸化層６４ｂが形成される。
【００２８】
次に、図１４に示すように、トレンチ６２とトレンチ６０の双方に、ドープされた多結晶シリコンをＣＶＤ法によって充填する。酸化絶縁層６４の表面に堆積した多結晶シリコンはエッチングによって除去される。ドープされた多結晶シリコンは導電性であり、ゲート電極形成用のトレンチ６２に充填された導体６６がゲート電極２０となり、素子分離用導体形成用のトレンチ６０に充填された導体６８が素子分離用導体２２となる。
【００２９】
次に、図１５に示すように、表面を酸化する。
次に、図１６に示すように、酸化絶縁層７０を介して、ｎ型のイオンをｐドープ層３６の上面に注入する。
次に、図１７に示すように、ＣＶＤ法によって表面をアンドープトガラス層７４で被覆する。
【００３０】
次に、図１８に示すように、ゲート電極２０となるトレンチ内導体６６間であって、ｐドープ層３６が存在する部位において、アンドープトガラス層７４と酸化層７０とｎ型のイオン注入層７２を貫いてｐドープ層３６に達する浅い溝７６を形成する。実際には、アンドープトガラス層７４の表面にコンタクトフォト層を形成し、それをマスクとして異方性エッチング（具体的にはリアクティブイオンエッチング）し、最後にコンタクトフォト層を除去する。
次に、図１９に示すように、溝７６の底面にｐ型のイオン（具体的にはボロン）を注入する。その後に熱処理して、先に注入されたｎ型のイオン７２と、今回注入されたｐ型のイオンを拡散する。この結果、ｎドープ層８０と、ｐドープ層７８が形成される。ｎドープ層８０は完成後にソース領域となる。
【００３１】
次に、図２０に示すように、絶縁層７４、７０を湿式エッチングして溝幅を広げる。この結果、ｎドープ層８０の表面が露出する。
次に、図２１に示すように、表面にアルミ層８４をスパッタする。このアルミ層８４は、ｎドープ層８０に接触している。
【００３２】
トレンチ内導体６６は、図示されない断面において、アルミ層８４から絶縁された別の導体層に接続されてゲート電極２０となる。また、シリコン基板３０の裏面には図示されないドレイン電極が形成される。素子分離用導体６８（２２）は接地しても良いし、ゲート電極に接続しておいても良い。以上のプロセスを経て、図１の半導体装置２が完成する。
【００３３】
上記の製造プロセスでは、図１２に明瞭に示されるように、第２半導体領域となるｐドープ層３６が半導体装置の内側に位置するトレンチ６２に露出する壁面に耐酸化性の保護膜５４，５６を形成し、ついで、図１３に示されるように、半導体装置の外郭に位置するトレンチ６０と半導体装置の内側に位置するトレンチ６２の双方の壁面を同時に酸化する。そのことによって、半導体装置の外郭に位置するトレンチ６０内の導体６８と第２半導体領域３６は厚い絶縁層６４ｃで絶縁され、半導体装置の内側に位置するトレンチ６２内の導体６６と第２半導体領域３６は薄い絶縁層６４ａで絶縁されている半導体装置が得られる。
従来は、ゲート電極形成用のトレンチ６２と、素子分離導体用のトレンチ６０を全く別の工程で酸化していた。本発明の製造方法によると、製造過程が大幅に減少する。
【００３４】
（第２実施例） 次に、第２実施例の横型半導体装置を図２２から図２７を参照して説明する。図２２は第２実施例の横型半導体装置の一部を破断して示す斜視図を示し、図２３は平面図を示す。図２４は図２３のＡ−Ａ線の断面図、図２５はＢ−Ｂ線の断面図、図２６はＣ−Ｃ線の断面図、図２７はＤ−Ｄ線の断面図を示す。
図２２に示す参照番号１１８はｎ+ドープ層であり、第４半導体領域（以下、ドレイン領域という）として機能する。ドレイン領域１１８の不純物濃度は１×１０１８／cm３〜１０２１／cm３である。
参照番号１１６はｎ−ドープ層であり、第３半導体領域（以下、ドリフト領域という）として機能する。ドリフト領域１１６の不純物濃度は２×１０１７／cm３である。
参照番号１１２はｐドープ層であり、第２半導体領域（以下、ボディ領域という）として機能する。ボディ領域１２の不純物濃度は１×１０１７／cm３ある。ドリフト領域１１６の不純物濃度は２×１０１７／cm３であり、ボディ領域１２の不純物濃度よりも高濃度である。
参照番号１１０はｎ＋ドープ層であり、第１半導体領域（以下、ソース領域という）として機能する。ソース領域１１０の不純物濃度は１０１８／cm３〜１０２１／cm３である。
参照番号１３０はｎ型のシリコン基板である。参照番号１０８は絶縁層である。参照番号１２０はゲート電極であり、参照番号１２１はゲート電極１２０に電圧を供給するゲート電極である。参照番号１２２は素子分離用の導体であり、平面視（図２３参照）したときに、シリコン基板１３０の外周に沿って伸び、素子形成領域を取り囲んでいる。参照番号１０９はソースコンタクトである。
【００３５】
図２２と図２４に示すように、ソース領域１１０、ボディ領域１１２、ドリフト領域１１６、ドレイン領域１１８は図示横方向に連続して配置されている。ソース領域１１０とボディ領域１１２は図２２のＸ方向に連続的に伸び、ドリフト領域１１６は、ゲート電極１２０と絶縁層１０８によって、Ｘ方向に分断されている。その様子が、図２３のＤ−Ｄ線断面を示す図２７に明瞭に示されている。図２３のＡ−Ａ線断面を示す図２４には、ドリフト領域１１６の断面が現れ、図２３のＢ−Ｂ線断面図である図２５には、絶縁体１０８の断面が現れ、図２３のＣ−Ｃ線断面図である図２６には、ゲート電極１２０の断面が現れている。
図２２と図２４に示すように、ボディ領域１１２とドリフト領域１１６上には、絶縁層１０８を介して、図２２のＸ方向に伸びる平板状のゲート電極用ゲート電極１２１が配置されている。図示の明瞭化のために、ソース電極とドレイン電極の図示が省略されている。図２４に示すように、平板状のゲート電極１２１の左側でソース領域１１０が露出しており、実際にはそのソース領域１１０上にソース電極が配置される。また平板状のゲート電極１２１の右側でドレイン領域１１８が露出しており、実際にはそのドレイン領域１１８上にドレイン電極が配置される。なお、ドレイン電極には直流１００ボルトが印加される。
図２２と図２３に示すように、素子分離用の導体１２２は、横型半導体装置１０２を平面視したときに外郭を一巡しており、図２２の縦方向に伸びている。
【００３６】
図２４に示すように、平板状のゲート電極１２１とボディ領域１１２間の絶縁層１０８ａの厚みＷ８は薄く、平板状のゲート電極１２１とドリフト領域１１６間の絶縁層１０８ｂの厚みＷ９は厚く、素子分離用導体１２２とボディ領域１１２間の絶縁層１０８ｃの厚みW１０は厚い。
【００３７】
図２２に示す一対のゲート電極１２０、１２０間に位置するドリフト領域１１６の幅W６は０．４μm以下であり、一対のゲート電極１２０、１２０にオフ電圧が掛けられている間は空乏層となる。即ち、オフ電圧が掛けられている一対のゲート電極１２０、１２０からドリフト領域１１６内に側方に伸びる空乏層同士がつながる厚さとなっている。
【００３８】
図２２に示すように、この横型半導体装置１０２は、一対のゲート電極１２０、１２０間に位置するドリフト領域１１６の幅W６が狭く、ゲート電極１２０から側方に伸びる空乏層がつながってドリフト領域１１６が空乏層となるために、耐圧が高い。また、ゲート電極１２０とドリフト領域１１６間の絶縁層１０８の厚みＷ７が厚いために、耐圧が高い。また、図２４に示すように、平板状のゲート電極１２１とドリフト領域１１６間の絶縁層１０８ｂの厚みＷ９が厚く、素子分離用導体１２２とボディ領域１１２間の絶縁層１０８ｃの厚みW１０も厚いために、耐圧が高い。一方、平板状のゲート電極１２１とボディ領域１１２間の絶縁層１０８ａの厚みＷ８が薄いために、ＯＮ動作に必要なゲート電圧が低い。
【００３９】
さらに、ドリフト領域１１６の不純物濃度（２×１０１７／ｃｍ３）が、ボディ領域１１２の不純物濃度（１×１０１７／ｃｍ３）よりも高いために、ＯＮ抵抗が低い上に、ＯＮ抵抗の温度依存性も低い。ＯＮ抵抗の温度係数は、０．０７６mΩmm２／℃であり、従来の同種半導体装置の温度係数が０．６７ｍΩｍｍ２／℃であったのに対し、一桁小さな値に抑えられている。
なお、ＯＮ抵抗の温度依存性が高くても良い場合には、ドリフト領域１１６の不純物濃度をボディ領域１１２の不純物濃度よりも低濃度とすることができる。また、ＯＮ抵抗の温度依存性を低く抑える必要がある場合にも、ドリフト領域（第３半導体領域）の全領域でボディ領域（第２半導体領域）の不純物濃度よりも高濃度である必要はなく、第３半導体領域の中に第２半導体領域よりも不純物濃度の低い領域が部分的に存在していてもい。
【００４０】
第２実施例では、ゲート電極１２０が、ドレイン領域１１６を分離するように半導体装置１０２の表面から縦方向に伸びている。これに代えて、図２８に示す埋め込み式のゲート電極２２０を利用しても良い。図２８において、ゲート電極２２０は図示されない断面で平板上のゲート電極２２１に接続され、絶縁体２０８で覆われている。平板上のゲート電極２２１と埋め込み式のゲート電極２２０の間のドレイン領域２１６の厚みＷ１１は十分に薄く、ゲート電極２２０、２２１にオフ電圧が掛けられている間はドレイン領域２１６は空乏層となる。即ち、オフ電圧が掛けられている一対のゲート電極２２０、２２１からドリフト領域２１６内に上下方向に伸びる空乏層同士がつながる厚さとなっている。
【００４１】
上記の実施例では、電界効果型トランジスタに本発明を適用している。しかしながら本発明は、電界効果型トランジスタに限られるものでなく、バイポーラ型のトランジスタやＩＧＢＴにも適用することができる。
また、当業者は実施例の技術から様々に変形することが可能であり、例えば、ｐとｎの関係を逆転すること、製造方法のステップ順を適宜変更すること、トレンチ６０，６２の深さを第３半導体領域の深部に留めることなど、当業者は通常の知識によって自在に変形することができる。
【図面の簡単な説明】
【図１】 第１実施例の縦型半導体装置の断面図。
【図２】 図１の半導体装置を製造する第１段階での断面図。
【図３】 図１の半導体装置を製造する第２段階での断面図。
【図４】 図１の半導体装置を製造する第３段階での断面図。
【図５】 図１の半導体装置を製造する第４段階での断面図。
【図６】 図１の半導体装置を製造する第５段階での断面図。
【図７】 図１の半導体装置を製造する第６段階での断面図。
【図８】 図１の半導体装置を製造する第７段階での断面図。
【図９】 図１の半導体装置を製造する第８段階での断面図。
【図１０】 図１の半導体装置を製造する第９段階での断面図。
【図１１】 図１の半導体装置を製造する第１０段階での断面図。
【図１２】 図１の半導体装置を製造する第１１段階での断面図。
【図１３】 図１の半導体装置を製造する第１２段階での断面図。
【図１４】 図１の半導体装置を製造する第１３段階での断面図。
【図１５】 図１の半導体装置を製造する第１４段階での断面図。
【図１６】 図１の半導体装置を製造する第１５段階での断面図。
【図１７】 図１の半導体装置を製造する第１６段階での断面図。
【図１８】 図１の半導体装置を製造する第１７段階での断面図。
【図１９】 図１の半導体装置を製造する第１８段階での断面図。
【図２０】 図１の半導体装置を製造する第１９段階での断面図。
【図２１】 図１の半導体装置を製造する第２０段階での断面図。
【図２２】 第２実施例の横型半導体装置の斜視図。
【図２３】 図２２の横型半導体装置の平面図。
【図２４】 図２３の横型半導体装置のＩ−Ｉ線断面図。
【図２５】 図２３の横型半導体装置のII−II線断面図。
【図２６】 図２３の横型半導体装置のIII−III線断面図。
【図２７】 図２３の横型半導体装置のIV−IV線断面図。
【図２８】 第２実施例の横型半導体装置の他の変形例を示した図。
【符号の説明】
２、１０２：半導体装置
１０、１１０：第１半導体領域：ソース領域
１２、１１２：第２半導体領域：ボディ領域
１６、１１６：第３半導体領域：ドリフト領域
１８、１１８：第４半導体領域：ドレイン領域

Claims (5)

  1. 第１半導体領域、第２半導体領域、第３半導体領域、第４半導体領域を順に備えた半導体装置であって、
    第１と第３半導体領域は同じ導電型であり、第２半導体領域は反対の導電型であり、
    第３半導体領域は少なくとも一対の電極間に形成されており、
    その電極と、第１から第４半導体領域のそれぞれは絶縁層で絶縁されており、
    一対の電極間に存在する第３半導体領域は、半導体装置のオフ時に一対の電極から第３半導体領域内に伸びる空乏層同士がつながる厚み以下に形成され、
    第３半導体領域の少なくとも一部の不純物濃度は、第２半導体領域の不純物濃度よりも高いことを特徴とする半導体装置。
  2. 半導体装置の表面側から、第１半導体領域、第２半導体領域、第３半導体領域、第４半導体領域の順に積層されており、
    第１と第３半導体領域は同じ導電型であり、第２半導体領域は反対の導電型であり、
    表面から第３半導体領域の深部または第４半導体領域に達する少なくとも一対のトレンチが形成されており、
    そのトレンチ内には導体が形成されており、
    そのトレンチ内の導体と、第１から第４半導体領域のそれぞれが絶縁層で絶縁されており、
    一対のトレンチ間の第１半導体領域の幅よりも第３半導体領域の幅は狭く、かつ、第２半導体領域の不純物濃度よりも第３半導体領域の少なくとも一部の不純物濃度の方が高いことを特徴とする縦型半導体装置。
  3. 第２半導体領域の不純物濃度よりも不純物濃度が高い第３半導体領域の厚みが、第３半導体領域の全体厚みの半分以上であることを特徴とする請求項１または２に記載の縦型半導体装置。
  4. 半導体装置の表面側から、第１半導体領域、第２半導体領域、第３半導体領域、第４半導体領域の順に積層されており、表面から第３半導体領域の深部または第４半導体領域に達する複数のトレンチが形成されており、各トレンチ内には導体が形成されており、半導体装置の外郭に位置するトレンチ内導体と第２半導体領域は厚い絶縁層で絶縁され、半導体装置の内側に位置するトレンチ内導体と第２半導体領域は薄い絶縁層で絶縁されている縦型半導体装置の製造方法であり、
    半導体装置の内側に位置するトレンチに第２半導体領域が露出する壁面に耐酸化性の保護膜を形成し、ついで半導体装置の外郭に位置するトレンチと半導体装置の内側に位置するトレンチの双方の壁面を同時に酸化して、上記の縦型半導体装置を製造する方法。
  5. 第１半導体領域、第２半導体領域、第３半導体領域、第４半導体領域を横方向に順に備えた半導体装置であって、
    第１と第３半導体領域は同じ導電型であり、第２半導体領域は反対の導電型であり、
    第３半導体領域は少なくとも一対の電極間に形成されており、
    その電極と、第１から第４半導体領域のそれぞれは絶縁層で絶縁されており、
    一対の電極間に存在する第３半導体領域は、半導体装置のオフ時に一対の電極から第３半導体領域内に伸びる空乏層同士がつながる厚み以下に形成されていることを特徴とする半導体装置。
JP2001208540A 2001-01-24 2001-07-09 半導体装置とその製造方法 Expired - Fee Related JP3709814B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001208540A JP3709814B2 (ja) 2001-01-24 2001-07-09 半導体装置とその製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001015624 2001-01-24
JP2001-15624 2001-01-24
JP2001208540A JP3709814B2 (ja) 2001-01-24 2001-07-09 半導体装置とその製造方法

Publications (2)

Publication Number Publication Date
JP2002299618A JP2002299618A (ja) 2002-10-11
JP3709814B2 true JP3709814B2 (ja) 2005-10-26

Family

ID=26608204

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001208540A Expired - Fee Related JP3709814B2 (ja) 2001-01-24 2001-07-09 半導体装置とその製造方法

Country Status (1)

Country Link
JP (1) JP3709814B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7557395B2 (en) * 2002-09-30 2009-07-07 International Rectifier Corporation Trench MOSFET technology for DC-DC converter applications
DE102004063946B4 (de) 2004-05-19 2018-03-22 Infineon Technologies Ag Transistoranordnungen mit einer in einem Trennungstrench angeordneten Elektrode
JP2008504697A (ja) * 2004-06-25 2008-02-14 インターナショナル レクティファイアー コーポレイション ソースフィールド電極を有するｍｏｓゲートが設けられているパワー半導体デバイス
DE102005020075A1 (de) * 2005-04-29 2006-11-09 Infineon Technologies Ag Verfahren zum Herstellen einer Grabenstrukturhalbleitereinrichtung
JP5466816B2 (ja) * 2007-08-09 2014-04-09 ピーエスフォー ルクスコ エスエイアールエル 縦型ｍｏｓトランジスタの製造方法
JP6062269B2 (ja) 2013-01-31 2017-01-18 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6385755B2 (ja) * 2014-08-08 2018-09-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US10763355B2 (en) * 2018-04-02 2020-09-01 Kabushiki Kaisha Toyota Chuo Kenkyusho Power semiconductor device
CN112864019A (zh) * 2019-11-28 2021-05-28 苏州东微半导体股份有限公司 半导体功率器件的制造方法及半导体功率器件
JP7319496B2 (ja) * 2020-03-17 2023-08-02 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
JP2002299618A (ja) 2002-10-11

Similar Documents

Publication Publication Date Title
US6770539B2 (en) Vertical type MOSFET and manufacturing method thereof
JP3471473B2 (ja) 半導体装置及びその製造方法
JP3157357B2 (ja) 半導体装置
JP3387563B2 (ja) 電界効果トランジスタ及びその製造方法
KR100400079B1 (ko) 트랜치 게이트 구조를 갖는 전력용 반도체 소자의 제조 방법
JP4192281B2 (ja) 炭化珪素半導体装置
US6495883B2 (en) Trench gate type semiconductor device and method of manufacturing
JP4204389B2 (ja) 高電圧縦型ｄｍｏｓトランジスタ及びその製造方法
JP5298565B2 (ja) 半導体装置およびその製造方法
JPH1174514A (ja) 半導体装置の製造方法
JP5604029B2 (ja) 半導体装置およびその製造方法
TW591752B (en) Symmetric trench MOSFET device and method of making same
US20130062690A1 (en) Semiconductor device, and manufacturing method for same
JP3531291B2 (ja) 炭化珪素半導体装置の製造方法
US8017494B2 (en) Termination trench structure for mosgated device and process for its manufacture
JP4447474B2 (ja) 半導体装置およびその製造方法
JP3709814B2 (ja) 半導体装置とその製造方法
JP2008084901A (ja) 半導体装置およびその製造方法
US7391077B2 (en) Vertical type semiconductor device
US7368353B2 (en) Trench power MOSFET with reduced gate resistance
JP2007258582A (ja) 絶縁ゲート型半導体装置の製造方法
JP4929559B2 (ja) 半導体素子
JP3646343B2 (ja) 半導体装置の製造方法
KR20000066467A (ko) 반도체 장치에서의 소자격리구조 및 소자격리방법
JP2000223708A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040421

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050624

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050719

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050801

LAPS Cancellation because of no payment of annual fees