JP2001308207A - 不揮発性半導体記憶装置の製造方法 - Google Patents
不揮発性半導体記憶装置の製造方法Info
- Publication number
- JP2001308207A JP2001308207A JP2000121412A JP2000121412A JP2001308207A JP 2001308207 A JP2001308207 A JP 2001308207A JP 2000121412 A JP2000121412 A JP 2000121412A JP 2000121412 A JP2000121412 A JP 2000121412A JP 2001308207 A JP2001308207 A JP 2001308207A
- Authority
- JP
- Japan
- Prior art keywords
- region
- substrate
- insulating film
- protective insulating
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 30
- 238000000034 method Methods 0.000 title claims description 35
- 239000000758 substrate Substances 0.000 claims abstract description 60
- 230000001681 protective effect Effects 0.000 claims abstract description 51
- 239000012298 atmosphere Substances 0.000 claims abstract description 13
- 238000005229 chemical vapour deposition Methods 0.000 claims abstract description 8
- 239000012535 impurity Substances 0.000 claims description 45
- 238000009792 diffusion process Methods 0.000 claims description 28
- 238000004519 manufacturing process Methods 0.000 claims description 22
- 238000010438 heat treatment Methods 0.000 claims description 12
- 150000002500 ions Chemical class 0.000 claims description 11
- 239000011261 inert gas Substances 0.000 claims description 6
- 230000000873 masking effect Effects 0.000 claims description 4
- 230000001590 oxidative effect Effects 0.000 claims description 4
- 239000007789 gas Substances 0.000 claims description 3
- 230000003213 activating effect Effects 0.000 claims description 2
- 230000007547 defect Effects 0.000 abstract description 20
- -1 arsenic ions Chemical class 0.000 abstract description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 11
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 11
- 229910052785 arsenic Inorganic materials 0.000 abstract description 10
- 239000013078 crystal Substances 0.000 abstract description 10
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052757 nitrogen Inorganic materials 0.000 abstract description 2
- 238000005468 ion implantation Methods 0.000 description 18
- 238000001994 activation Methods 0.000 description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 8
- 238000002513 implantation Methods 0.000 description 8
- 239000001301 oxygen Substances 0.000 description 8
- 229910052760 oxygen Inorganic materials 0.000 description 8
- 230000004913 activation Effects 0.000 description 7
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- 230000014759 maintenance of location Effects 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 239000012299 nitrogen atmosphere Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 239000007864 aqueous solution Substances 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 2
- 238000005406 washing Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- 108700042918 BF02 Proteins 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 108700033771 Tyr(65)-Phe(67)-Pro(69,71)-Ala(73)- (65-74) complement C5a Proteins 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000001912 gas jet deposition Methods 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 238000000608 laser ablation Methods 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000001443 photoexcitation Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 238000007669 thermal treatment Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
ネル酸化膜の下側の領域に結晶欠陥を生じさせないよう
にする。 【解決手段】 基板11に、第1の保護絶縁膜18を介
して高濃度砒素イオンを浅接合となるように選択的に注
入することにより、低抵抗のソース領域19及び第1の
ドレイン領域21Aを順次形成する。その後、酸化シリ
コンからなる第1の保護絶縁膜18を除去した後、堆積
温度が約480℃の比較的低温のCVD法により、基板
11上にスタックセル電極17を含む全面にわたって酸
化シリコンからなる第2の保護絶縁膜22を堆積する。
その後、注入領域が活性化する温度の窒素雰囲気で1時
間程度の熱処理を行なうことにより、ソース領域19並
びに第1及び第2のドレイン領域21A、21Bを活性
化する。
Description
有する不揮発性半導体記憶装置の製造方法に関し、特
に、ソース領域又はドレイン領域における浮遊ゲート電
極の端部の下側の領域に生じる結晶欠陥を防止する不揮
発性半導体記憶装置の製造方法に関する。
造方法について図面を参照しながら説明する。
型不揮発性半導体記憶装置の製造方法の一例であって、
製造工程順の断面構成を示している。
コンからなる基板101上における素子分離膜102に
区画された素子形成領域に、熱酸化法によりトンネル酸
化膜103を形成し、その後、トンネル酸化膜103上
に、浮遊ゲート電極104、容量絶縁膜105及び制御
ゲート電極106からなるスタックセル電極107を形
成する。続いて、化学気相成長(CVD)法を用いて、
基板101上にスタックセル電極107を含め全面にわ
たって、例えば膜厚が30nm程度のシリコン酸化膜1
08を堆積する。
1に対して砒素イオンを選択的に注入することにより、
その端部がトンネル酸化膜103における浮遊ゲート電
極104の端部の下側の領域に達するソース領域109
を形成する。続いて、基板101に対して、角度イオン
注入法により、基板不純物と同一のP型不純物であるホ
ウ素イオンを浮遊ゲート電極104の下側で且つソース
領域109の端部の近傍に選択的に注入することによ
り、メモリセルの閾値電圧を設定する閾値電圧設定領域
110を形成する。その後、ソース領域をマスクして、
基板101に対して砒素イオンを注入することにより、
その端部がトンネル酸化膜103における浮遊ゲート電
極104のソース領域109と反対側の端部の下側の領
域に達するドレイン領域111を形成する。
1に対して、酸素雰囲気の熱処理を行なうことにより、
ソース領域109及びドレイン領域111にそれぞれ注
入された不純物を活性化させる。このとき、酸素雰囲気
で熱処理を行なうのは、トンネル酸化膜103における
浮遊ゲート電極104のゲート長方向側の端部の下側の
領域の膜厚を拡大するためである。
酸化膜に対してダメージを与えやすい砒素イオンが注入
されており、さらに、ソース領域109の端部が、トン
ネル酸化膜103における浮遊ゲート電極104の端部
の下側の領域にまで達している上に、閾値電圧設定領域
110を形成するための角度イオン注入を行なっている
ため、トンネル酸化膜103のゲート長方向側の端部は
注入によるダメージを受けて膜質が低下する。このダメ
ージを緩和するために、トンネル酸化膜103のゲート
長方向側の両端部の膜厚の厚膜化を図っている。
荷を浮遊ゲート104に蓄積することによってデータの
記憶を行なっているため、電荷が基板101に漏れにく
い電荷保持特性(リテンション特性)を有していなけれ
ばならない。このリテンション特性が低下する要因とし
て、ソース領域109又はドレイン領域111における
トンネル酸化膜103の下側の領域に生じる結晶欠陥が
挙げられる。
欠陥が生じると、トンネル酸化膜103に歪が生じた
り、電荷のトラップ準位が生成されることにより電荷が
基板101に漏れやすくなる。
導体記憶装置の製造方法においては、トンネル酸化膜1
03の端部を保護する目的で基板101上に堆積した、
膜厚が比較的小さいシリコン酸化膜108を介してソー
ス領域109及びドレイン領域111のイオン注入を行
なっている。また、これらのイオン注入のためのマスク
用レジストの塗布や該レジストの除去のための洗浄を行
なうため、シリコン酸化膜108は、注入によるダメー
ジ、汚染及び洗浄によってその膜厚にばらつきが生じ
る。このような状態のまま、酸化性雰囲気の熱処理によ
ってイオン注入領域の活性化を行なうと、ソース領域1
09又はドレイン領域111に酸素誘起欠陥が生じた
り、不純物欠陥が発生したりしやすくなる。
モリセルの動作電流を維持したままゲート電極の電極幅
の縮小化を図るために、砒素イオンの注入による浅接合
で且つ低抵抗のソース領域109が望まれる。これを実
現するため、ソース領域109の端部が、トンネル酸化
膜103のゲート長方向側の端部の下側にまで達するよ
うに形成され、さらに、メモリセルの閾値電圧を制御す
るホウ素イオンが角度イオン注入によってトンネル酸化
膜103の下側にまで注入されている。その結果、図4
(c)に示すように、ソース領域109の活性化による
結晶欠陥D1がトンネル酸化膜103の下側の領域に生
じてしまう。
抗化を図るために、その端部がトンネル酸化膜103の
下側の領域にまで達するように砒素イオンが注入される
ことにより、ソース領域109と同様に結晶欠陥D2が
生じる虞がある。
発性半導体記憶装置における基板のトンネル酸化膜の下
側の領域に結晶欠陥を生じさせないようにすることを目
的とする。
め、本発明は、不揮発性半導体記憶装置の製造方法を、
イオン注入時に用いたトンネル絶縁膜を保護する保護絶
縁膜をイオンの注入領域の活性化の前に形成し直す(更
新する)と共に、注入領域の活性化を不活性ガス雰囲気
で行なう構成とする。
憶装置の製造方法は、基板上にトンネル絶縁膜を形成し
た後、トンネル絶縁膜の上に浮遊ゲート電極を選択的に
形成する第1の工程と、基板上における浮遊ゲート電極
の側方の領域に第1の保護絶縁膜を形成する第2の工程
と、基板上における浮遊ゲート電極の側方の一方側の領
域をマスクして、基板に第1の保護絶縁膜を介して不純
物イオンを注入することにより、基板における浮遊ゲー
ト電極の側方の他方側の領域及び該他方側の端部の下方
の領域にまで達する不純物拡散領域を形成する第3の工
程と、第1の保護絶縁膜を除去した後、基板上における
浮遊ゲート電極の側方の領域に第2の保護絶縁膜を形成
する第4の工程と、第2の保護絶縁膜が形成された基板
に対して、不活性ガス雰囲気で熱処理を行なうことによ
り、不純物拡散領域の活性化を行なう第5の工程とを備
えている。
法によると、基板上の浮遊ゲート電極の側方の一方側の
領域をマスクして、基板に対して第1の保護絶縁膜を介
した不純物イオンを注入することにより、基板における
浮遊ゲート電極の側方の他方側の領域及び該他方側の端
部の下方の領域にまで達する不純物拡散領域を形成し、
その後、第1の保護絶縁膜を除去する。続いて、基板上
の浮遊ゲート電極の側方の領域に第2の保護絶縁膜を形
成し直し、形成し直された第2の保護絶縁膜を有する基
板に対して不活性ガス雰囲気で熱処理を行なって不純物
拡散領域の活性化を行なう。このように、注入工程でダ
メージを受けた第1の保護絶縁膜に代えて、膜質が良好
な新たな第2の保護絶縁膜を不純物拡散領域上に形成し
直した後、不活性ガス雰囲気で熱処理による活性化を行
なうため、不純物拡散領域における浮遊ゲート電極の端
部の下側の領域に酸素誘起欠陥及び不純物欠陥が生じな
くなる。
法において、第4の工程が、不純物拡散領域を活性化さ
せない温度を用いた化学気相成長法により、第2の保護
絶縁膜を形成する工程を含むことが好ましい。このよう
にすると、第2の保護絶縁膜の形成が完了する前に、不
純物拡散領域が活性化されてしまうことを防止できる。
法は、第5の工程よりも後に、基板に対して酸化性ガス
雰囲気で熱処理を行なうことにより、トンネル絶縁膜に
おける浮遊ゲート電極のゲート長方向側の端部の膜厚を
大きくする工程をさらに備えていることが好ましい。こ
のようにすると、トンネル絶縁膜における浮遊ゲート電
極のゲート長方向側の端部がイオン注入により受けたダ
メージを緩和することができる。
法において、不純物拡散領域がソース領域であり、第3
の工程と第4の工程との間に、基板上における浮遊ゲー
ト電極の側方の一方側の領域をマスクして、基板に対し
て不純物イオンと異なる他の不純物イオンを第1の保護
絶縁膜を介して注入することにより、基板における浮遊
ゲート電極の下方の領域のソース領域側に閾値電圧設定
領域を形成する工程をさらに備えていることが好まし
い。このようにすると、半導体記憶装置が所望の動作を
確実に行なえるようになる。
法において、不純物拡散領域が浅接合の第1のドレイン
領域であり、第3の工程と第4の工程との間に、基板上
における浮遊ゲート電極の側方の一方側の領域をマスク
して、基板に対して不純物イオンと同一導電型の不純物
イオンを第1の保護絶縁膜を介して注入することによ
り、基板における第1のドレイン領域の下側に広がる第
2のドレイン領域を形成する工程をさらに備えているこ
とが好ましい。このようにすると、第1のドレイン領域
の下側に第2のドレイン領域が形成されることにより、
ドレイン領域の接合耐圧を向上させることができる。
を参照しながら説明する。
及び図3(a)、(b)は本発明の一実施形態に係るス
タック型不揮発性半導体記憶装置の製造方法の工程順の
断面構成を示している。
からなる基板11上にトレンチ素子分離12を形成し、
その後、イオン注入によって基板11の素子形成領域に
P型ウェル領域を形成する。続いて、素子形成領域上の
自然酸化膜をウエットエッチングにより除去した後、熱
酸化法によって膜厚が約12nmのトンネル酸化膜13
を形成する。続いて、トンネル酸化膜13上に、ポリシ
リコンからなる浮遊ゲート電極14と、窒化シリコン及
び酸化シリコンの積層体からなる容量絶縁膜15と、ポ
リシリコンからなる制御ゲート電極16とにより構成さ
れるスタックセル電極17を形成する。続いて、CVD
法を用いて、基板11上にスタックセル電極17を含む
全面にわたって、膜厚が約30nmの酸化シリコンから
なる第1の保護絶縁膜18を堆積する。第1の保護絶縁
膜18は、後工程で形成されるイオン注入によるソース
領域及びドレイン領域の形成時に、トンネル酸化膜13
における浮遊ゲート電極14の端部の下側の領域が被る
ダメージを低減する目的で形成される。
フィ法を用いて、シリコン基板11上におけるソース形
成領域を開口する開口パターンを持つ第1のレジストパ
ターン51を形成する。続いて、イオン注入法により、
第1のレジストパターン51をマスクとして、基板11
に対してN型不純物である高濃度の砒素イオンを浅接合
となるように注入することにより、低抵抗のソース領域
19を形成する。
ト電極14のゲート長方向側の側面に対して約30度傾
いた角度イオン注入法を用いて、P型不純物であるホウ
素イオンを、基板11におけるトンネル酸化膜13の下
側の領域に注入することにより、メモリセルの閾値電圧
を決定する閾値電圧設定領域20を形成する。
ジストパターン51を洗浄により除去した後、リソグラ
フィ法を用いて、シリコン基板11上におけるドレイン
形成領域を開口する開口パターンを持つ第2のレジスト
パターン52を形成する。続いて、イオン注入法によ
り、第2のレジストパターン52をマスクとして、基板
11に対してN型不純物である高濃度の砒素イオンを浅
接合となるように注入することにより、低抵抗の第1の
ドレイン領域21Aを形成する。さらに、第2のレジス
トパターン52をマスクとして、基板11に対してN型
不純物である燐イオンを第1のドレイン領域21Aの下
側の領域にまで広がるように注入することにより、接合
耐圧が高い第2のドレイン領域21Bを形成する。その
後、第2のレジストパターン52を洗浄して除去する。
イン領域21Aに注入した砒素イオンによる注入層の端
部は、基板11上に堆積した第1の保護絶縁膜18の膜
厚が30nm程度と小さいために、トンネル酸化膜13
における浮遊ゲート電極14の端部の下側の領域にまで
達している。また、第1の保護絶縁膜18は、ソース領
域19及び第1のドレイン領域21Aの注入工程、特に
砒素イオンの注入によってダメージを受けて表面が荒れ
る上に、これらのソース領域19及び第1のドレイン領
域21A等に対する注入用の第1のレジストパターン5
1及び第2のレジストパターン52を形成する際のレジ
ストの塗布や、該レジストを除去する際の洗浄工程によ
って、第1の保護絶縁膜18は、その膜厚が減少したり
汚染されたりするため、第1の保護絶縁膜18の膜質が
極めて劣悪な状態となっている。
(b)に示すように、フッ酸水溶液とアンモニア水溶液
との混合比が1:5の希釈フッ酸を用いたウエットエッ
チングにより、第1の保護絶縁膜18を除去することに
する。ここでは、希釈フッ酸による、第1の保護絶縁膜
18とトンネル酸化膜13のエッチングレートは3:1
であり、トンネル酸化膜13と比べて第1の保護絶縁膜
18のエッチングレートが大きい条件を用いている。こ
れにより、酸化シリコンからなる第1の保護絶縁膜18
に対するウエットエッチングによって、トンネル酸化膜
13が大きくエッチングされることを防止できる。な
お、第1の保護絶縁膜18に対する異方性ドライエッチ
ングを用いて、第1の保護絶縁膜18におけるソース領
域19及び第1のドレイン領域21Aの上側の領域を除
去してもよい。
シリコン酸化膜の原料ガスであるテトラエトキシシラン
を用いた、堆積温度が約480℃の比較的低温のCVD
法により、基板11上にスタックセル電極17を含む全
面にわたって、膜厚が約30nmの酸化シリコンからな
る第2の保護絶縁膜22を堆積する。ここで、第2の保
護絶縁膜22の堆積を温度が480℃程度という比較的
低温で行なうのは、熱CVDによる堆積温度によって、
イオン注入されたソース領域19並びに第1及び第2の
ドレイン領域21A、21Bが活性化されるのを防ぐた
めである。なお、第2の保護絶縁膜22の堆積には、熱
CVD法に限らず、低温成長が可能な光励起反応を用い
た光CVD法、レーザアブレーション法又はジェット気
相成長法等を用いてもよい。
注入領域が活性化する温度、例えば温度が約900℃の
窒素雰囲気において、1時間程度の熱処理を行なうこと
により、ソース領域19並びに第1及び第2のドレイン
領域21A、21Bを固相成長によって活性化する。こ
のとき、活性化の熱処理を窒素雰囲気で行なうため、酸
素が誘起されることに起因する酸素誘起欠陥が生じな
い。さらに、ソース及びドレインの各拡散領域19、2
1Aの上面にはダメージがない第2の保護絶縁膜22が
形成されているため、不純物が誘起されることに起因す
る不純物誘起欠陥が生じない。
積せずに、ソース領域19及び第1のドレイン領域21
Aの上面が露出したまま、窒素雰囲気の熱処理を行なう
とすると、注入された砒素イオン等が注入領域の外側へ
拡散する、いわゆる外方拡散が生じるため、ソース領域
19及び第1のドレイン領域21Aの抵抗値が変動して
しまう。従って、この外方拡散を抑止するために、拡散
領域19、21Aの上面を第2の保護絶縁膜22により
覆うことが極めて好ましい。
ゴン(Ar)を用いてもよい。
散領域の活性化処理を終えた基板11に対して、温度が
約900℃の酸化雰囲気で30分間程度の酸化を行なう
ことにより、トンネル酸化膜13におけるゲート長方向
側の端部の膜厚を大きくする。これにより、トンネル酸
化膜13におけるゲート長方向側の端部がイオン注入に
よって受けたダメージを緩和することができる。
と、基板11におけるソース及びドレインとなる不純物
拡散領域の活性化を行なう前に、イオン注入により膜質
が劣化した第1の保護絶縁膜18を除去し、代わりに、
膜質が良好な新たな第2の保護絶縁膜22を形成するた
め、ソース領域19並びに第1及び第2のドレイン領域
21A、21Bに不純物誘起欠陥が生じることがない。
さらに、これらの拡散領域の活性化を不活性ガス雰囲気
で行なうため、酸素誘起欠陥が誘発されることもない。
ト長方向側の端部は、結晶欠陥による歪やトラップ準位
が形成されないため、良好なリテンション特性を有する
スタック型不揮発性半導体記憶装置を実現することがで
きる。
憶装置の製造方法を用いると、ソース領域及びドレイン
領域におけるトンネル酸化膜の下側の結晶欠陥を防止で
きるだけでなく、ソース領域及びドレイン領域の拡散層
の全体にわたって結晶欠陥を生じにくくすることができ
るため、ソース領域及びドレイン領域の接合リークの低
減をも実現できる。
後に、基板11上に新たな第2の保護絶縁膜22を形成
し直すため、該第2の保護絶縁膜22の上面は平坦で、
ダメージも受けていないので、窒素雰囲気における熱処
理による外方拡散を確実に抑えることができ、その結
果、メモリセル特性の安定化を図ることもできる。
製造方法によると、不純物拡散領域における浮遊ゲート
電極の端部の下側の領域に酸素誘起欠陥及び不純物欠陥
が生じなくなって、トンネル絶縁膜に与えるストレスを
低減できるので、リテンション特性を向上させることが
できる。
タック型不揮発性半導体記憶装置の製造方法を示す工程
順の構成断面図である。
タック型不揮発性半導体記憶装置の製造方法を示す工程
順の構成断面図である。
スタック型不揮発性半導体記憶装置の製造方法を示す工
程順の構成断面図である。
導体記憶装置の製造方法を示す工程順の構成断面図であ
る。
Claims (5)
- 【請求項1】 基板上にトンネル絶縁膜を形成した後、
前記トンネル絶縁膜の上に浮遊ゲート電極を選択的に形
成する第1の工程と、 前記基板上における前記浮遊ゲート電極の側方の領域に
第1の保護絶縁膜を形成する第2の工程と、 前記基板上における前記浮遊ゲート電極の側方の一方側
の領域をマスクして、前記基板に前記第1の保護絶縁膜
を介して不純物イオンを注入することにより、前記基板
における前記浮遊ゲート電極の側方の他方側の領域及び
該他方側の端部の下方の領域にまで達する不純物拡散領
域を形成する第3の工程と、 前記第1の保護絶縁膜を除去した後、前記基板上におけ
る前記浮遊ゲート電極の側方の領域に第2の保護絶縁膜
を形成する第4の工程と、 前記第2の保護絶縁膜が形成された基板に対して、不活
性ガス雰囲気で熱処理を行なうことにより、前記不純物
拡散領域の活性化を行なう第5の工程とを備えているこ
とを特徴とする不揮発性半導体記憶装置の製造方法。 - 【請求項2】 前記第4の工程は、前記不純物拡散領域
を活性化させない温度を用いた化学気相成長法により、
前記第2の保護絶縁膜を形成する工程を含むことを特徴
とする請求項1に記載の不揮発性半導体装置の製造方
法。 - 【請求項3】 前記第5の工程よりも後に、 前記基板に対して酸化性ガス雰囲気で熱処理を行なうこ
とにより、前記トンネル絶縁膜における前記浮遊ゲート
電極のゲート長方向側の端部の膜厚を大きくする工程を
さらに備えていることを特徴とする不揮発性半導体記憶
装置の製造方法。 - 【請求項4】 前記不純物拡散領域はソース領域であ
り、 前記第3の工程と前記第4の工程との間に、 前記基板上における前記浮遊ゲート電極の側方の前記一
方側の領域をマスクして、前記基板に対して前記不純物
イオンと異なる他の不純物イオンを前記第1の保護絶縁
膜を介して注入することにより、前記基板における前記
浮遊ゲート電極の下方の領域の前記ソース領域側に閾値
電圧設定領域を形成する工程をさらに備えていることを
特徴とする不揮発性半導体記憶装置の製造方法。 - 【請求項5】 前記不純物拡散領域は、浅接合の第1の
ドレイン領域であり、 前記第3の工程と前記第4の工程との間に、 前記基板上における前記浮遊ゲート電極の側方の前記一
方側の領域をマスクして、前記基板に対して前記不純物
イオンと同一導電型の不純物イオンを前記第1の保護絶
縁膜を介して注入することにより、前記基板における前
記第1のドレイン領域の下側に広がる第2のドレイン領
域を形成する工程をさらに備えていることを特徴とする
不揮発性半導体記憶装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000121412A JP3953706B2 (ja) | 2000-04-21 | 2000-04-21 | 不揮発性半導体記憶装置の製造方法 |
US09/834,643 US6582998B2 (en) | 2000-04-21 | 2001-04-16 | Method for fabricating nonvolatile semiconductor memory device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000121412A JP3953706B2 (ja) | 2000-04-21 | 2000-04-21 | 不揮発性半導体記憶装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001308207A true JP2001308207A (ja) | 2001-11-02 |
JP3953706B2 JP3953706B2 (ja) | 2007-08-08 |
Family
ID=18632063
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000121412A Expired - Fee Related JP3953706B2 (ja) | 2000-04-21 | 2000-04-21 | 不揮発性半導体記憶装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6582998B2 (ja) |
JP (1) | JP3953706B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007511084A (ja) * | 2003-11-12 | 2007-04-26 | インフィネオン テクノロジーズ アクチエンゲゼルシャフト | 非対称のポケットドープ領域を有するメモリトランジスタおよびメモリユニット |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003023113A (ja) * | 2001-07-05 | 2003-01-24 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JP4112330B2 (ja) * | 2002-10-02 | 2008-07-02 | 富士通株式会社 | 半導体装置の製造方法 |
US6939766B1 (en) * | 2003-07-09 | 2005-09-06 | Advanced Micro Devices, Inc. | Method for fabricating a flash memory device |
JP2005086122A (ja) * | 2003-09-11 | 2005-03-31 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
TWI260717B (en) * | 2004-05-17 | 2006-08-21 | Mosel Vitelic Inc | Ion-implantation method for forming a shallow junction |
US7651915B2 (en) * | 2006-10-12 | 2010-01-26 | Infineon Technologies Ag | Strained semiconductor device and method of making same |
JP5283916B2 (ja) * | 2008-02-01 | 2013-09-04 | セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー | 半導体装置の製造方法 |
US8361856B2 (en) | 2010-11-01 | 2013-01-29 | Micron Technology, Inc. | Memory cells, arrays of memory cells, and methods of forming memory cells |
US8450175B2 (en) | 2011-02-22 | 2013-05-28 | Micron Technology, Inc. | Methods of forming a vertical transistor and at least a conductive line electrically coupled therewith |
US8569831B2 (en) | 2011-05-27 | 2013-10-29 | Micron Technology, Inc. | Integrated circuit arrays and semiconductor constructions |
JP2013110331A (ja) * | 2011-11-24 | 2013-06-06 | Sumitomo Electric Ind Ltd | 半導体装置の製造方法 |
US9036391B2 (en) | 2012-03-06 | 2015-05-19 | Micron Technology, Inc. | Arrays of vertically-oriented transistors, memory arrays including vertically-oriented transistors, and memory cells |
US9129896B2 (en) | 2012-08-21 | 2015-09-08 | Micron Technology, Inc. | Arrays comprising vertically-oriented transistors, integrated circuitry comprising a conductive line buried in silicon-comprising semiconductor material, methods of forming a plurality of conductive lines buried in silicon-comprising semiconductor material, and methods of forming an array comprising vertically-oriented transistors |
US9006060B2 (en) | 2012-08-21 | 2015-04-14 | Micron Technology, Inc. | N-type field effect transistors, arrays comprising N-type vertically-oriented transistors, methods of forming an N-type field effect transistor, and methods of forming an array comprising vertically-oriented N-type transistors |
US9478550B2 (en) | 2012-08-27 | 2016-10-25 | Micron Technology, Inc. | Arrays of vertically-oriented transistors, and memory arrays including vertically-oriented transistors |
US9111853B2 (en) | 2013-03-15 | 2015-08-18 | Micron Technology, Inc. | Methods of forming doped elements of semiconductor device structures |
CN106129007A (zh) * | 2016-07-27 | 2016-11-16 | 上海华虹宏力半导体制造有限公司 | 存储单元及一次可编程存储器的形成方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2771066B2 (ja) | 1992-02-03 | 1998-07-02 | シャープ株式会社 | 半導体装置の製造方法 |
US5525529A (en) * | 1994-11-16 | 1996-06-11 | Texas Instruments Incorporated | Method for reducing dopant diffusion |
-
2000
- 2000-04-21 JP JP2000121412A patent/JP3953706B2/ja not_active Expired - Fee Related
-
2001
- 2001-04-16 US US09/834,643 patent/US6582998B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007511084A (ja) * | 2003-11-12 | 2007-04-26 | インフィネオン テクノロジーズ アクチエンゲゼルシャフト | 非対称のポケットドープ領域を有するメモリトランジスタおよびメモリユニット |
Also Published As
Publication number | Publication date |
---|---|
JP3953706B2 (ja) | 2007-08-08 |
US6582998B2 (en) | 2003-06-24 |
US20010034102A1 (en) | 2001-10-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7312138B2 (en) | Semiconductor device and method of manufacture thereof | |
US6069041A (en) | Process for manufacturing non-volatile semiconductor memory device by introducing nitrogen atoms | |
JP2001308207A (ja) | 不揮発性半導体記憶装置の製造方法 | |
US20090042347A1 (en) | Method for manufacturing vertical mos transistor | |
US7262101B2 (en) | Method of manufacturing a semiconductor integrated circuit device | |
US7265011B2 (en) | Method of manufacturing a transistor | |
JP2000332237A (ja) | 半導体装置の製造方法 | |
JP2002190535A (ja) | 半導体装置及びその製造方法 | |
JP4093855B2 (ja) | 半導体素子の製造方法 | |
US6699744B2 (en) | Method of forming a MOS transistor of a semiconductor device | |
KR100327736B1 (ko) | 반도체장치의 제조방법 | |
JP3994049B2 (ja) | フラッシュメモリセルの製造方法 | |
JP2002170941A (ja) | 半導体装置及びその製造方法 | |
KR100495858B1 (ko) | 반도체 소자의 제조 방법 | |
JP4041676B2 (ja) | 半導体装置の製造方法 | |
JP3808814B2 (ja) | 半導体装置の製造方法 | |
JPH09298297A (ja) | 半導体装置およびその製造方法 | |
JP2000232173A (ja) | 半導体記憶装置およびその製造方法 | |
JP2004260203A (ja) | 半導体装置の製造方法 | |
KR100990145B1 (ko) | 리프레쉬 타임을 향상시킨 반도체 소자 제조방법 | |
KR100691937B1 (ko) | 반도체 소자의 제조 방법 | |
KR100751685B1 (ko) | 게이트 형성 방법 | |
KR20030094444A (ko) | 플래시 메모리 셀의 제조 방법 | |
JP5545809B2 (ja) | 半導体装置の製造方法 | |
JPH10189952A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061114 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061211 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070403 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070425 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110511 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110511 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120511 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |