JP5448477B2 - 昇圧回路、この昇圧回路を用いた表示装置、この昇圧回路を用いた昇圧方法およびこの昇圧方法を用いた表示装置への電力供給方法 - Google Patents

Description

本発明は、昇圧回路に係り、特に、フィードバック回路部を有する昇圧回路に関する。

近年の表示装置は、液晶表示パネルに代表される様に低消費化が進んでいる。こうした表示装置向けの電源としては、昇圧回路が用いられることが多い。表示装置のドライバー内蔵電源としては、常に動作し続ける単純なチャージポンプ回路も存在するが、より高効率でより低消費な電源の利用が多くなっている。こうした背景の為、フィードバック回路部を有して、負荷および出力変動に応じて昇圧動作をするチャージポンプ回路の利用が増えている。

図１は、従来技術によるフィードバック系の昇圧回路における回路図の例である。従来、高効率な電源の例としては、図１に示すフィードバック系の昇圧回路が利用されている。

図２は、従来技術によるフィードバック系の昇圧回路における回路図をより簡略化した例である。本発明との比較を容易にする為、図２の回路図を用いて従来技術を説明する。

図２の昇圧回路は、チャージポンプ１０と、フィードバック回路部２０と、論理回路部３０とを具備している。チャージポンプ１０は、ＤＣ／ＤＣコンバータ１１と、昇圧用コンデンサー（Ｃ１）１２と、出力用コンデンサー（ＣＬ）１３とを具備している。ＤＣ／ＤＣコンバータ１１は、電圧入力部（ＶＩＮ：Ｖｏｌｔａｇｅ ＩＮｐｕｔ）１１１と、クロック信号入力部（ＣＬＫＩＮ：ＣＬｏｃＫ ＩＮｐｕｔ）１１３と、昇圧電圧出力部（ＶＯＵＴ：Ｖｏｌｔａｇｅ ＯＵＴｐｕｔ）１１２とを具備している。フィードバック回路部２０は、分圧回路部２４と、比較回路部２１と、リファレンス電圧源部２２とを具備している。分圧回路部２４は、第１の固定抵抗（Ｒ１）２４１と、分圧点２４０と、第２の固定抵抗（Ｒ２）２４２とを具備している。比較回路部２１は、コンパレーター２１０を具備している。リファレンス電圧源部２２は、リファレンス電圧源（ＶＲＥＦ：Ｖｏｌｔａｇｅ ｏｆ ＲＥＦｅｒｅｎｃｅ）２２０を具備している。論理回路部３０は、外部クロック信号入力部（ＣＬＫ：ＣＬｏｃＫ）３１を具備している。

電圧入力部１１１は、ＤＣ／ＤＣコンバータ１１に接続されている。ＤＣ／ＤＣコンバータ１１はさらに、論理回路部３０の出力部と、昇圧用コンデンサー（Ｃ１）１２の両端子と、昇圧電圧出力部１１２とにも接続されている。昇圧電圧出力部１１２はさらに、出力用コンデンサー（ＣＬ）１３と、フィードバック回路部２０の入力部とにも接続されている。出力用コンデンサー（ＣＬ）１３はさらに、もう一方で、グラウンド１９にも接続されている。フィードバック回路部２０の出力部と、外部クロック信号入力部（ＣＬＫ）３１とは、論理回路部３０の２つの入力部にそれぞれ接続されている。

フィードバック回路部２０において、入力部は、分圧回路部２４における第２の固定抵抗（Ｒ２）２４２に接続されている。第２の固定抵抗（Ｒ２）２４２はさらに、もう一方で、分圧点２４０にも接続されている。分圧点２４０はさらに、第１の固定抵抗（Ｒ１）２４１と、コンパレーター２１０の反転側入力部とにも接続されている。第１の固定抵抗（Ｒ１）２４１はさらに、もう一方で、グラウンド２４９にも接続されている。コンパレーター２１０の非反転側入力部には、リファレンス電圧源（ＶＲＥＦ）２２０が接続されている。リファレンス電圧源（ＶＲＥＦ）２２０はさらに、もう一方で、グラウンド２２９にも接続されている。コンパレーター２１０の出力部は、フィードバック回路部２０の出力部に接続されている。

ここで、図２の回路図、及び、今後の回路において記載されるＤＣ／ＤＣコンバータ１１の基本動作について説明する。

まず、クロック信号入力部（ＣＬＫＩＮ）１１３＝Ｌ（Ｌｏｗ：ロー状態）の場合におけるＤＣ／ＤＣコンバータ１１の動作モードを、「放電モード」と呼ぶことにする。

放電モードにおいて、ＤＣ／ＤＣコンバータ１１は、昇圧用コンデンサー（Ｃ１）１２の正極側を電圧入力部（ＶＩＮ）１１１に接続している。すなわち、昇圧用コンデンサー（Ｃ１）１２は、電圧入力部（ＶＩＮ）１１１から供給される電圧で充電されている。

同時に、ＤＣ／ＤＣコンバータ１１は、出力用コンデンサー（ＣＬ）１３の正極側を昇圧電圧出力部（ＶＯＵＴ）１１２に接続している。すなわち、出力用コンデンサー（ＣＬ）１３は、昇圧電圧出力部（ＶＯＵＴ）１１２に接続された任意の外部装置に向けて電力を放電している。

次に、クロック信号入力部（ＣＬＫＩＮ）１１３＝Ｈ（Ｈｉｇｈ：ハイ状態）の場合におけるＤＣ／ＤＣコンバータ１１の動作モードを、「充電モード」と呼ぶことにする。

充電モードにおいて、ＤＣ／ＤＣコンバータ１１は、昇圧用コンデンサー（Ｃ１）１２の負極側を電圧入力部（ＶＩＮ）１１１に接続する。また、昇圧用コンデンサー（Ｃ１）１２の正極側の接続先を切り替えて、昇圧電圧出力部（ＶＯＵＴ）１１２に接続する。この時、昇圧用コンデンサー（Ｃ１）１２はすでに、放電モードにおいて、電圧入力部（ＶＩＮ）１１１の電圧で充電されている。こうすることにより、直列に接続された電圧入力部（ＶＩＮ）１１１および昇圧用コンデンサー（Ｃ１）１２が、出力用コンデンサー（ＣＬ）１３を充電する。すなわち、昇圧用コンデンサー（Ｃ１）１２に充電されている電荷が出力用コンデンサー（ＣＬ）１３へチャージシェアされる。その結果、出力用コンデンサー（ＣＬ）１３は、電圧入力部（ＶＩＮ）１１１の２倍の電圧で充電されることになる。

図２の例とは逆相の動作をする場合のＤＣ／ＤＣコンバータ１１については、基本的には本回路の論理を反転することにより容易に実現できる。さらに、昇圧の比率や、使用される各種コンデンサーの数や、動作モードの種類や総数などは、いくらでも変更可能である。これらの変更にかかわる説明は、容易に類推可能なので省略する。

ここで、図２における従来技術によるフィードバック回路部２０の動作について説明する。
まず、分圧回路部２４が、昇圧電圧出力部（ＶＯＵＴ）１１２の電圧を分圧して、分圧点２４０から出力する。分圧点２４０から出力される電圧を、以下、フィードバック電圧ＶＦＢ（Ｖｏｌｔａｇｅ ＦｅｅｄＢａｃｋ）と呼ぶ。この時、昇圧電圧出力部（ＶＯＵＴ）１１２と、第１の固定抵抗（Ｒ１）２４１と、分圧点２４０と、第２の固定抵抗（Ｒ２）２４２と、グラウンド２４９とが直列に接続されている。また、フィードバック電圧ＶＦＢは第１の固定抵抗（Ｒ１）２４１における両ノード間の電圧である。したがって、
ＶＦＢ＝ＶＯＵＴ×Ｒ１／（Ｒ１＋Ｒ２） …（式１）
が成立する。ここで、式１の右辺の係数
Ｒ１／（Ｒ１＋Ｒ２）
を、以降、「分圧比率」と呼ぶ。

次に、フィードバック電圧ＶＦＢは比較回路部２１におけるコンパレーター２１０の反転側入力部に供給される。コンパレーター２１０は、フィードバック電圧ＶＦＢと、非反転側入力部に接続されたリファレンス電圧源（ＶＲＥＦ）２２０のリファレンス電圧ＶＲＥＦとを比較する。比較回路部２１は、両電圧の比較結果をフィードバック信号ＥＮ（ＥＮａｂｌｅ）として出力する。ここでは、ＶＦＢ＞ＶＲＥＦの場合ではフィードバック信号ＥＮ＝Ｌ状態となり、これ以外の場合ではフィードバック信号ＥＮ＝Ｈ状態となることにして説明を続ける。

フィードバック信号ＥＮは、論理回路部３０に供給される。論理回路部３０にはさらに、外部クロック信号入力部（ＣＬＫ）３１からの外部クロック信号ＣＬＫも供給されている。フィードバック信号ＥＮ＝Ｈ状態で、かつ、外部クロック信号ＣＬＫ＝Ｈ状態の時において、論理回路部３０が出力するクロック信号ＣＬＫＩＮ＝Ｈ状態となる。昇圧用コンデンサー（Ｃ１）１２に充電された電荷を出力用コンデンサー（ＣＬ）１３へ放電される。その結果、チャージポンプ１０の昇圧動作が行われる。

外部クロック信号ＣＬＫ＝Ｌ状態、又は、フィードバック信号ＥＮ＝Ｌ状態の時には、出力用コンデンサー（ＣＬ）１３への放電が行われ、すなわち昇圧動作はＯＦＦ状態となる。また、昇圧用コンデンサー（Ｃ１）１２は、次の昇圧に備えて、電圧入力部１１１からの入力電圧ＶＩＮで充電される状態となる。

フィードバック信号ＥＮは、フィードバック電圧ＶＦＢと、リファレンス電圧ＶＲＥＦとを比較するコンパレーター２１０によって出力される。すなわち、フィードバック信号ＥＮが切り替わるタイミングは、コンパレーター２１０の動作によって決定される。コンパレーター２１０の動作を考慮すれば、以下の関係が成立する時である。
ＶＲＥＦ＝ＶＦＢ＝ＶＯＵＴ×Ｒ１／（Ｒ１＋Ｒ２） …（式２）

即ち、
ＶＯＵＴ＝ＶＲＥＦ×（１＋Ｒ２／Ｒ１） …（式３）
の関係を維持する様に、コンパレーター２１０が動作する。以下、式３の右辺の値を「設定電圧」と呼ぶ。

出力電圧ＶＯＵＴが、上記の設定電圧よりも高い場合には、フィードバック信号ＥＮ＝Ｌ状態となる。フィードバック信号ＥＮ＝Ｌ状態の時は、昇圧回路を動作させる外部クロック信号ＣＬＫに関係無く、ＤＣ／ＤＣコンバータ１１に入力されるクロック信号ＣＬＫＩＮ＝Ｌ状態となる。その結果、昇圧動作は停止するが、この時、図２の場合は、昇圧用コンデンサー（Ｃ１）１２が充電される状態となる。

出力電圧ＶＯＵＴが、上記の設定電圧よりも低い場合には、フィードバック信号ＥＮ＝Ｈ状態となる。さらに、昇圧回路を動作させる外部クロック信号ＣＬＫ＝Ｈ状態となって入力されると、昇圧動作が行われる。すなわち、各コンデンサーの充電と放電との繰り返し動作が行われる。

但し、図２の場合、フィードバック信号ＥＮの波形との論理演算を行っている為、ＤＣ／ＤＣコンバータ１１が外部クロック信号ＣＬＫと同期して動くとは限らない。例えば、フィードバック信号ＥＮ＝Ｈ状態となる時間が、外部クロック信号ＣＬＫ＝Ｈ状態となる時間の半分である場合を考える。この場合、外部クロックＣＬＫ＝Ｈ状態となる時間の半分だけ、昇圧用コンデンサー（Ｃ１）１２の放電動作が行われる。

但し、実際には、昇圧用コンデンサー（Ｃ１）１２に充電された電荷を出力用コンデンサー（ＣＬ）１３に向けて放電する際の電流と、出力用コンデンサー（ＣＬ）１３に充電された電荷を外部の負荷に向けて放電する際の電流とは、一致しない場合がある。さらに、コンパレーター２１０を含むフィードバック回路部２０の応答速度が有限であるため、出力電圧ＶＯＵＴの波形は、設定電圧の近傍にて上下するリプルノイズを含む波形となる。

図３は、リプルノイズを含む出力電圧ＶＯＵＴの波形と、リプルノイズが表示装置の表示波形Ｓ１に与える影響を説明するための波形図である。図３において、横軸は時間を表し、縦軸は電圧を表す。Ｓ１の波形は、破線で示す設定電圧近傍に負荷と昇圧用コンデンサー（Ｃ１）１２の放電量に従い上下に変化する。

上記に関連して、特許文献１（特開２００５−２７８３８３号公報）には電源回路に係る発明が開示されている。
特許文献１発明の電源回路は、クロック信号により昇圧動作するチャージポンプの出力に応じた電圧をコンパレーター２１０でリファレンス電圧ＶＲＥＦと比較する。また、リファレンス電圧ＶＲＥＦを上回ったときのコンパレーター２１０出力によりクロック信号のパルスをスキップさせて昇圧動作を停止させる。さらに、リファレンス電圧ＶＲＥＦを下回ったときのコンパレーター２１０出力によりクロック信号のパルスのスキップを停止させて昇圧動作を復帰させることによりチャージポンプからレギュレート電圧を出力する。ここで、コンパレーター２１０の速度が、チャージポンプの出力に応じた電圧がリファレンス電圧ＶＲＥＦを上回った時点からコンパレーター２１０出力が反転するまでは速くなるように制御される。また、コンパレーター２１０の速度が、チャージポンプの出力に応じた電圧がリファレンス電圧ＶＲＥＦを下回った時点からコンパレーター２１０出力が反転するまでは遅くなるように制御される。

特開２００５−２７８３８３号公報

フィードバック制御昇圧回路の出力電圧ＶＯＵＴが、リプル波形になることについて、上述にて説明した。この現象が実際の表示パネルにおける表示に与える問題点について、以下に説明する。

図４は、従来技術による昇圧回路を用いる液晶表示パネルシステムの回路図の例である。図４の液晶表示パネルシステムは、ＬＣＤ（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐａｙ：液晶表示装置）ドライバーと、液晶表示パネルを具備する。図４に示す様に、このような液晶表示パネルシステムにおいて、昇圧回路出力の電圧は、主にＬＣＤドライバーの電源として利用される。ＬＣＤドライバーは、液晶表示パネルへ所定の電圧を駆動するアンプバッファを具備する。

図４の液晶表示パネルは、複数の画素を具備する。これら複数の画素のそれぞれは、ＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：電界効果トランジスター）を具備している。これら複数のＦＥＴのゲートにはそれぞれ、ゲート制御信号を伝える走査信号線Ｇ１、Ｇ２、…が接続されている。また、これら複数のＦＥＴのソースにはそれぞれ、ソースライン信号を伝えるデータ線Ｓ１、Ｓ２、…が接続されている。ここで、ゲート制御信号とは、液晶表示パネルの各画素を駆動させるためのものである。また、ソースライン信号とは、液晶表示パネルの各画素に表示する色に対応する電圧を印加するためのものである。

図３（Ａ）は、液晶表示パネルを駆動するための走査信号線Ｇ１、Ｇ２、Ｇ３のゲート制御信号と、データ線Ｓ１のソースライン信号と、昇圧回路の出力電圧とを示す波形図である。ここで、ゲート制御信号と、ソースライン信号とは同期している。

図３（Ｂ）は、図３（Ａ）の一部をより詳細に説明するための、走査線信号線Ｇ１と、データ線Ｓ１のソースライン信号と、昇圧回路の出力圧電圧波形図との波形の、拡大図である。

図５は、ドライバー電源のノイズが液晶表示装置に与える影響を説明するための図である。複数の走査信号線Ｇ１、Ｇ２、…は、一本ずつ順番にアクティブになる。すると、アクティブな走査信号線に接続された全ての画素がアクティブになる。これらアクティブな画素に、ソースドライバが出力するアナログ値が、データ線を介して書き込まれる。

各画素のトランジスターは、ゲート制御信号に同期してＯＮ状態になる。各画素のトランジスターがＯＮ状態になることで、各画素の負荷容量が充電される。このため、各画素の負荷電流は、ゲート制御信号に同期する。しかし、各画素へ充電される電荷は、その時に表示される画像によって異なる。すなわち、負荷電流は表示ラインごとに異なり、また、電荷の消費量は不規則である。

従って、負荷駆動に伴い減少した出力電圧（ＶＯＵＴ）を昇圧するタイミングも、表示とは非同期的な動作をする場合が多い。図３に示す波形はその一例である。立ち上り波形が急峻なのは、先に昇圧回路動作について説明したとおりである。すなわち、昇圧用コンデンサー（Ｃ１）１２に蓄えられた電荷を持ち上げるために、負極側の端子を電圧入力部（ＶＩＮ）１１１に切り替えている。この電荷を昇圧電圧出力部（ＶＯＵＴ）１１２へチャージシェアするためにスイッチング動作をさせている為、電圧の波形がＡＣ的に急峻となる。また、昇圧用のＳＷのインピーダンスが低いことも、電圧の波形が急峻となる原因となっている。

一方、放電は、バイパスコンデンサーとして動作する出力用コンデンサー（ＣＬ）１３を通して平均的に行われる。また、アンプ出力インピーダンスと液晶表示パネル負荷で制限された電流で放電が行われる。これに、その放電電荷も昇圧コンデンサーと比較すれば小さい。これらの理由により、波形は平均的にはなだらかとなっている。

この、非同期かつ急峻な立ち上がりの故に、昇圧用コンデンサー（Ｃ１）１２が放電することによる昇圧動作が走査切替直前に発生すると、出力電圧ＶＯＵＴにおいて急峻な立上げリプルノイズが発生する。また、昇圧電圧出力部（ＶＯＵＴ）１１２を電源とするアンプ出力にノイズが出力される。特に、これが図３に示す様に走査完了直前に発生すると、アンプにより所定電圧に戻すことは難しく、所定電圧からシフトした電圧を印加する結果となる。

図５は、具体的な電源ノイズが液晶表示パネル画素に影響する様子を示している。実際には、電源ノイズの全てがドライバー出力（Ｓ１、Ｓ２、…）に乗るのでは無く、アンプの電源ノイズ除去比率に応じた分が出力として現れる。したがって、昇圧電圧出力部に現れるノイズは、実際の電源ノイズよりは一般には１桁程度小さい。

しかし、近年液晶表示パネルの高精細化、高階調化が進むにつれてＬＣＤドライバーアンプの要求精度も高くなり、上記ノイズの影響も無視出来なくなってきた。具体的には上記ノイズが不規則に印加されて所定電圧から不規則にシフトすることにより表示としてはラインチラツキを発生させる。

以下に、（発明を実施するための形態）で使用される番号を用いて、課題を解決するための手段を説明する。これらの番号は、（特許請求の範囲）の記載と（発明を実施するための形態）との対応関係を明らかにするために付加されたものである。ただし、それらの番号を、（特許請求の範囲）に記載されている発明の技術的範囲の解釈に用いてはならない。

本発明による昇圧回路は、チャージポンプ（１０）と、フィードバック回路部（２０）とを具備する。ここで、チャージポンプ（１０）は、外部電源より供給される電圧を昇圧して、出力コンデンサー（１３）を介して出力する昇圧動作を行う。また、フィードバック回路部（２０）は、出力コンデンサー（１３）の出力電圧（ＶＯＵＴ）に応じて、チャージポンプ（１０）の昇圧動作を制御するためのものである。昇圧動作は、充電モードと、放電モードとを具備する。ここで、充電モードは、出力用コンデンサー（１３）を外部電源から供給される電圧によって充電するためのものである。また、放電モードは、出力用コンデンサー（１３）を放電するためのものである。充電モードおよび放電モードは、出力コンデンサー（１３）の出力電圧（ＶＯＵＴ）に応じて、一方からもう一方に遷移される。フィードバック回路部（２０）は、昇圧動作制御部（２００）を具備する。ここで、昇圧動作制御部（２００）は、外部より供給される外部同期信号（ＶＤＷＮ、ＥＮ＿ＯＮ、ＥＮ＿ＯＦＦ）に応じて、放電モードから充電モードに遷移しない期間を確保するためのものである。

本発明による昇圧方法は、（ａ）外部電源より供給される電圧を昇圧して出力用コンデンサー（１３）を充電する充電ステップと、（ｂ）出力用コンデンサー（１３）が放電する放電ステップと、（ｃ）出力用コンデンサー（１３）の出力電圧（ＶＯＵＴ）に応じて、充電ステップ（ａ）から放電ステップ（ｂ）に遷移するステップと、（ｄ）出力用コンデンサー（１３）の出力電圧（ＶＯＵＴ）に応じて、放電ステップ（ｂ）から充電ステップ（ａ）に遷移するステップとを具備する。ステップ（ｄ）は、（ｄ−１）外部同期信号（ＶＤＷＮ、ＥＮ＿ＯＮ、ＥＮ＿ＯＦＦ）に応じて、放電ステップ（ｂ）から充電ステップ（ａ）に遷移しない期間を確保するステップを具備する。

本発明による昇圧回路は、外部同期信号でフィードバック電圧をシフトする。すなわち、本発明による昇圧回路は、フィードバック制御系動作のタイミングを、複数の閾値で制御する。本発明による昇圧回路を表示装置の電源回路として用いる場合は、表示装置の走査信号の切替タイミング近傍において、昇圧動作を制限する。昇圧回路の出力が急峻に立ち上がるポイントを、表示信号を画素に書き込むタイミングとずらすことが出来るため、表示が昇圧回路の動作によるノイズの影響を受けることを避けることが出来る。なお、ここで用いられる複数の閾値は、任意の電圧を事前に設定することで実現可能である。

図１は、従来技術によるフィードバック系の昇圧回路における回路図の例である。 図２は、従来技術によるフィードバック系の昇圧回路における回路図をより簡略化した例である。 図３は、リプル波形を含むＶＯＵＴ波形と、リプル波形による表示波形への影響を説明するための波形図である。図３（Ａ）は、液晶表示パネルを駆動するための走査信号線Ｇ１、Ｇ２、Ｇ３のゲート制御信号と、データ線Ｓ１のソースライン信号と、昇圧回路の出力電圧とを示す波形図である。図３（Ｂ）は、図３（Ａ）の一部をより詳細に説明するための、走査線信号線Ｇ１と、データ線Ｓ１のソースライン信号と、昇圧回路の出力圧電圧波形図との波形の、拡大図である。 図４は、従来技術による昇圧回路を用いる表示システムの回路図の例である。 図５は、ドライバー電源のノイズが液晶表示装置に与える影響を説明するための図である。 図６Ａは、本実施形態による昇圧回路の回路図における、全体図の例である。 図６Ｂは、本実施形態による昇圧回路の回路図のうち、分圧回路部２４に係る部分の詳細な回路図の例である。 図７は、本発明の第１の実施形態による昇圧回路における、各種信号を説明するための図である。 図８Ａは、本発明の第２の実施形態による昇圧回路の回路図における、全体図の例である。 図８Ｂは、本発明の第２の実施形態による昇圧回路の回路図のうち、分圧回路部２４に係る部分の詳細な回路図の例である。 図９は、本発明の第２の実施形態による昇圧回路における、各種信号を説明するための図である。 図１０は、本発明の第３の実施形態による昇圧回路の回路図の例である。 図１１は、本発明の第４の実施形態による昇圧回路の回路図の例である。 図１２は、低温ポリシリコン型液晶表示パネルにおけるドライバーの構成図の例である。 図１３は、本発明の第４の実施形態による昇圧回路における、各種信号を説明するための図である。

添付図面を参照して、本発明による昇圧回路を実施するための形態を以下に説明する。

（第１の実施形態）
図６Ａは、本実施形態による昇圧回路の回路図における、全体図の例である。図６Ｂは、本実施形態による昇圧回路の回路図のうち、分圧回路部２４に係る部分の詳細な回路図の例である。

本実施形態による昇圧回路は、チャージポンプ１０と、フィードバック回路部２０と、論理回路部３０とを具備する。チャージポンプ１０は、ＤＣ／ＤＣコンバータ１１と、充電用コンデンサー（Ｃ１）１２と、昇圧用コンデンサー（ＣＬ）１３とを具備する。ＤＣ／ＤＣコンバータ１１は、電圧入力部（ＶＩＮ）１１１と、クロック入力部（ＣＬＫＩＮ）１１２と、昇圧電力出力部（ＶＯＵＴ）１１２とを具備する。フィードバック回路部２０は、分圧回路部２４と、比較回路部２１と、リファレンス電圧源部（ＶＲＥＦ）２２と、外部同期信号入力部（ＶＤＷＮ）２５と、昇圧動作制御部２００とを具備する。なお、本実施形態における昇圧動作制御部２００は、後述するように、分圧回路部２４と、外部同期信号入力部（ＶＤＷＮ）２５とを含む。比較回路部２１は、コンパレーター２１０を具備する。分圧回路部２４は、可変抵抗（Ｒ１）２４３と、固定抵抗（Ｒ２）２４２とを具備する。可変抵抗（Ｒ１）２４３は、２つの固定抵抗２４５（Ｒ１ａ）および２４６（Ｒ１ｂ）と、スイッチ（ＳＷ１）２４７とを具備している。なお、スイッチ（ＳＷ１）２４７は、Ｌｏｗアクティブ型である。すなわち、外部の同期信号出力部から供給される外部同期信号ＶＤＷＮがＬ状態の時にスイッチ（ＳＷ１）が導通し、固定抵抗Ｒ１ｂが短絡されて、Ｒ１＝Ｒ１ａとなる。反対に、外部同期信号ＶＤＷＮがＨ状態の時に、スイッチ（ＳＷ１）２４７は非導通状態になり、Ｒ１＝Ｒ１ａ＋Ｒ１ｂとなる。

チャージポンプ１０は、その電圧入力部（ＶＩＮ）１１１において、外部の電圧源に接続されている。チャージポンプ１０はさらに、その昇圧電圧出力部（ＶＯＵＴ）１１２において、フィードバック回路部２０の入力部に接続されている。チャージポンプ１０はさらに、そのクロック入力部（ＣＬＫＩＮ）１１３において、論理回路部３０の出力部に接続されている。フィードバック回路部２０はさらに、その出力において、論理回路３０の入力部に接続されている。フィードバック回路部２０はその他にも、外部の同期信号出力部とにも接続されている。論理回路部３０はさらに、その外部クロック信号入力部（ＣＬＫ）３１において、外部のクロック信号出力部に接続されている。

チャージポンプの構成について説明する。
チャージポンプの電圧入力部には、ＤＣ／ＤＣコンバータ１１の電圧入力部に接続されている。ＤＣ／ＤＣコンバータ１１はさらに、昇圧用コンデンサー（Ｃ１）１２の両端にも接続されている。ＤＣ／ＤＣコンバータ１１はさらに、その電圧出力部において、昇圧電力出力部が接続されている。ＤＣ／ＤＣコンバータ１１はさらに、そのクロック信号入力部において、論理回路部３０の出力部に接続されている。昇圧電力出力部には、出力用コンデンサー（ＣＬ）１３が接続されている。出力用コンデンサー（ＣＬ）１３はさらに、もう一方において、グラウンド１９に接続されている。

フィードバック回路部２０の構成について説明する。
フィードバック回路部２０の入力部には、分圧回路部２４が接続されている。分圧回路部２４はさらに、その分圧点２４０において、比較回路部２１の一方の入力部に接続されている。比較回路部２１のもう一方の入力部には、リファレンス電圧源部２２が接続されている。比較回路部２１の出力部には、フィードバック回路部２０の出力部に接続されている。

論理回路部３０の構成について説明する。
論理回路部３０の入力部には、フィードバック回路部２０の出力部が接続されている。論理回路部３０の外部クロック信号入力部（ＣＬＫ）３１には、外部のクロック信号出力部が接続されている。論理回路部３０の出力部には、チャージポンプ１０のクロック入力部（ＣＬＫＩＮ）１１３が接続されている。

分圧回路部２４の構成について説明する。
グラウンド２４９と、可変抵抗（Ｒ１）２４３と、分圧点２４０と、固定抵抗（Ｒ２）２４２と、チャージポンプ１０の昇圧電圧出力部（ＶＯＵＴ）１１２とが、この順番に直列に接続されている。分圧点２４０には、比較回路部２１の入力部が接続されている。分圧点２４０における電圧を、フィードバック電圧ＶＦＢと呼ぶ。

可変抵抗（Ｒ１）２４３の構成について説明する。
固定抵抗（Ｒ１ａ）２４５と、固定抵抗（Ｒ１ｂ）２４６とは、直列に接続されている。固定抵抗（Ｒ１ｂ）２４６には、スイッチ（ＳＷ１）２４７が並列に接続されている。スイッチ（ＳＷ１）２４７はさらに、その制御部において、外部同期信号入力部（ＶＤＷＮ）２５に接続されている。したがって、外部同期信号ＶＤＷＮの変化に応じて、分圧回路部２４の分圧比率が変化する。なお、図６ＡおよびＢによる分圧回路部２４の構成はあくまでも一例であり、分圧比率が外部同期信号ＶＤＷＮの変化に応じて変化する限り、他の構成でも構わない。

比較回路部２１の構成について説明する。
コンパレーター２１０は、その反転側入力部において、分圧点２４０に接続されている。コンパレーター２１０はさらに、その非反転側入力部において、リファレンス電圧源部（ＶＲＥＦ）２２に接続されている。コンパレーター２１０はさらに、その出力部において、論理回路部３０の一方の入力部に接続されている。

リファレンス電圧源部２２の構成について説明する。
リファレンス電圧源（ＶＲＥＦ）２２０の正極側と負極側にはそれぞれ、グラウンドと、コンパレーター２１０の非反転側入力部とが接続されている。

本実施形態による昇圧回路の動作について説明する。
図７は、本実施形態による昇圧回路における、各種信号を説明するための図である。Ｇ１、Ｇ２およびＧ３のグラフはそれぞれ、第１、第２および第３のゲート制御信号の時間変化を表す。ＶＤＷＮは、外部同期信号の時間変化を表す。フィードバック電圧ＶＦＢと、出力電圧ＶＯＵＴとはそれぞれ、分圧点２４０と昇圧電圧出力部（ＶＯＵＴ）１１２とにおける電圧の時間変化を表す。Ｓ１は、ソースライン信号の時間変化を表す。なお、Ｇ１〜Ｇ３以外のゲートラインや、Ｓ１以外のソースラインは、図７には示されてはいないが、実際には幾つあっても構わない。

図７の各種グラフを用いて、本発明による昇圧回路の動作を時系列に沿って説明する。
まず、時刻Ｔ０〜時刻Ｔ１において、ゲート制御信号のうち、Ｇ１はＨｉｇｈ状態であり、Ｇ２とＧ３とはＬｏｗ状態である。外部同期信号ＶＤＷＮはＬｏｗ状態である。フィードバック電圧ＶＦＢはＨｉｇｈ状態である。Ｓ１は、昇圧回路の昇圧動作に応じて、過渡現象的に電圧が上昇している。その他、Ｓ１では、電圧の突発的な変化が何度も起こっている。これは、ＤＣ／ＤＣコンバータ１１の昇圧動作におけるスイッチング動作によって発せられる高周波信号の影響である。

この状態において、出力電圧ＶＯＵＴは、昇圧回路の昇圧動作に応じて上下を繰り返している。以下、昇圧回路の動作を２つのモードに分けて考えて、出力電圧ＶＯＵＴが上昇する期間を「充電モード」、反対に出力電圧ＶＯＵＴが下降する期間を「放電モード」と呼ぶ。

ここで、チャージポンプ１０の放電モードについて詳細に説明する。
外部クロック信号ＣＬＫは、Ｈ状態とＬ状態との間で変化を繰り返している。ここで、外部クロック信号ＣＬＫの変化は定期的であることが一般的であるが、必ずしも定期的である必要はない。ここでは、一例として、外部クロック信号ＣＬＫがＬ状態であり、または、フィードバック回路部２０の出力がＬ状態であるとき、論理回路部３０の出力はＬ状態になることにする。その結果、論理回路部３０の出力が供給されるＤＣ／ＤＣコンバータ１１のクロック信号入力部（ＣＬＫＩＮ）１１３もＬ状態になる。同じく一例として、ここではクロック信号入力部（ＣＬＫＩＮ）１１３がＨ状態の時、ＤＣ／ＤＣコンバータ１１は、電圧入力部（ＶＩＮ）１１１から供給される電荷を昇圧用コンデンサー（Ｃ１）１２に充電することにする。この時、ＤＣ／ＤＣコンバータ１１は、昇圧用コンデンサー（Ｃ１）１２の正極側を電圧入力部（ＶＩＮ）１１１に、同じく負極側をグラウンド１９に、それぞれ接続している。

その一方で、出力用コンデンサー（ＣＬ）１３は放電中である。後述するチャージポンプ１０の充電モードにおいて、出力用コンデンサー（ＣＬ）１３は電荷を蓄えている。昇圧回路の昇圧電圧出力部（ＶＯＵＴ）１１２に接続された任意の外部回路に、出力用コンデンサー（ＣＬ）１３が電力を供給するに伴い、出力用コンデンサー（ＣＬ）１３の電圧は徐々に低下する。

出力用コンデンサー（ＣＬ）１３の電圧は分圧回路部２４によって分圧されて、分圧点２４０においてフィードバック電圧ＶＦＢが出力される。フィードバック電圧ＶＦＢは比較回路部２１に入力されて、リファレンス電圧ＶＲＥＦと比較される。出力用コンデンサー（ＣＬ）１３が放電して、再度充電が必要となるときに、フィードバック電圧ＶＦＢと等しくなるように、リファレンス電圧ＶＲＥＦは設定されている。出力用コンデンサー（ＣＬ）１３の電圧が低下して、フィードバック電圧ＶＦＢがリファレンス電圧ＶＲＥＦ以下になると、比較回路部２１の出力がＬ状態からＨ状態に変化する。その結果、チャージポンプの動作モードは放電モードから充電モードに移行する。

なお、上記に説明したＨ状態とＬ状態との組み合わせはあくまでも一つの例である。すなわち、外部クロック信号ＣＬＫと、フィードバック回路部２０の出力と、ＤＣ／ＤＣコンバータ１１のクロック信号入力部（ＣＬＫＩＮ）１１３とはそれぞれ、Ｈ状態とＬ状態とが逆であっても構わない。ただし、当然ながら、論理回路部３０の動作または真理値表を適宜変更して読み換える必要がある。

チャージポンプ１０の充電モードについて説明する。
外部クロック信号ＣＬＫがＨ状態であり、かつ、フィードバック回路部２０の出力がＨ状態である時、論理回路部３０の出力はＨ状態になる。したがって、論理回路部３０の出力が供給されるＤＣ／ＤＣコンバータ１１のクロック信号入力部（ＣＬＫＩＮ）１１３もＨ状態になる。クロック信号入力部（ＣＬＫＩＮ）１１３がＨ状態の時、ＤＣ／ＤＣコンバータ１１は、昇圧用コンデンサー（Ｃ１）１２に充電された電荷を出力用コンデンサー（ＣＬ）１３にチャージシェアする。すなわち、ＤＣ／ＤＣコンバータ１１が、放電モードとは反対に、昇圧用コンデンサー（Ｃ１）１２の負極側に電圧入力部（ＶＩＮ）１１１を接続する。ＤＣ／ＤＣコンバータ１１はさらに、昇圧用コンデンサー（Ｃ１）１２の正極側を昇圧電圧出力部（ＶＯＵＴ）１１２に接続する。直列に接続された昇圧用コンデンサー（Ｃ１）１２と電圧入力部とは、昇圧電圧出力部（ＶＯＵＴ）１１２に接続された出力用コンデンサー（ＣＬ）１３を充電する。この時、各種接続を切り替えるスイッチング動作が高周波ノイズを発し、昇圧電圧出力部の向こう側の外部回路にも影響を与える場合がある。

その結果、昇圧用コンデンサー（Ｃ１）１２は放電されて、出力電圧ＶＯＵＴは上昇する。同時に、フィードバック電圧ＶＦＢの値も上昇して、リファレンス電圧ＶＲＥＦの値を上回るので、比較回路部２１の出力はＬ状態になる。したがって、チャージポンプ１０の動作モードは充電モードから放電モードに移行する。

なお、出力用コンデンサー（ＣＬ）１３の充電は、ほぼ瞬間的に完了するのが一般的である。

また、出力用コンデンサー（ＣＬ）１３の電圧が低下する速度は、出力用コンデンサー（ＣＬ）１３から電力を供給される外部回路の消費電力に依存する。したがって、外部回路の消費電力が変化すれば、チャージポンプ１０の充電モードと放電モードとが切り替わる周期も変化する。すなわち、外部回路の負荷が上がれば、両モードの切り替え周期が短くなり、反対に外部回路の負荷が下がれば、両モードの切り替え周期が長くなる。

図７の各種グラフを用いた、本発明による昇圧回路の動作を時系列の説明を続ける。
時刻Ｔ１から時刻Ｔ３までの間において、外部同期信号ＶＤＷＮがＬｏｗ状態からＨｉｇｈ状態に遷移する。その結果、可変抵抗（Ｒ１）２４３の抵抗値が変更されて、分圧回路部２４における分圧比率が変更されて、フィードバック電圧ＶＦＢが下がる。

時刻Ｔ２において、ゲート制御信号Ｇ１がＨ状態からＬ状態に切り替わり、反対に、ゲート制御信号Ｇ２がＬ状態からＨ状態に切り替わる。これはすなわち、表示装置においてアクティブな走査線がＧ１からＧ２に切り替わったことを意味する。

ここで、時刻Ｔ１から時刻Ｔ２までの期間と、時刻Ｔ２から時刻Ｔ３までの期間を、同じ長さの期間として、以降「Ｔ」と呼ぶ。Ｔは、時刻Ｔ１〜時刻Ｔ３の期間外での昇圧動作で発生した場合に所定の電圧に安定するまでに必要な時間である。昇圧回路のノイズが昇圧電圧出力部に現れる量は、電源ノイズ除去比率を考えると、経験的には通常の信号駆動振幅より１桁以上は少ない。従って、１走査期間の１０％以上確保すれば良い。

また、可変抵抗（Ｒ１）２４３の両端に掛かっている電圧が、出力リプル電圧の２倍程度になるように、抵抗値の変化量を設定する。というのは、これ以上の差電圧をつけると、上位側と下位側との設定電圧間におけるリプル差が大きくなり、平均的出力電圧へ影響するからである。従って、一般的には、外部同期信号ＶＤＷＮの違いによる２つの設定電圧の差が、数１００ｍＶ程度に収まる様に設定するのが望ましい。

この時、既に説明した様に、通常はフィードバック付近で昇圧回路が動作し、負荷電流とＤＣ／ＤＣによる供給電流のバランスをとっている。しかし、上記動作により、図７における、アクティブな走査線の切替時付近の、破線で囲まれた期間において、設定電圧が下がる。この為、昇圧電圧出力部に接続された負荷の、通常の範囲における電圧降下をもってしても、設定電圧以下にはなり難い。したがって、フィードバック回路部２０における比較回路部２１から出力されるフィードバック信号ＥＮもＬ状態になりやすく、昇圧回路の放電動作は発生しない。

以上に説明した様に、本実施形態では、アクティブな走査線の切替時付近の期間においては、昇圧動作による出力電圧ＶＯＵＴの変動が少ない。ＤＣ／ＤＣコンバータ１１の昇圧動作は、スイッチの切替によってリプルノイズを発生させるので、出力される昇圧電圧にリプルノイズが乗る場合がある。このことは、図７のソースライン波形例Ｓ１を見れば明確である。しかし、ソースラインが駆動の途中である為、リプルノイズが乗って電圧がシフトしても、残りの駆動時間がＴ期間以上確保されていれば、所定の電圧に安定化する。ソースラインの駆動時間における最後のＴ期間においては、昇圧動作は可変抵抗（Ｒ１）２４３の抵抗値を変更することによって、閾値が変化している。つまり、フィードバック回路部２０の制御でＤＣ／ＤＣコンバータ１１は昇圧動作を行わない為、表示は影響を受けない。

その他、考えられる問題として、液晶表示パネルと、外部環境とが人為的な原因によって接触するなどして、昇圧電圧出力部（ＶＯＵＴ）１１２において過放電が発生する可能性がある。また、ノイズの影響等により表示制御系信号の誤動作により上記切替期間（Ｔ）が長くなる誤動作が発生する可能性もある。それでも、本実施形態では、設定電圧を変更している為、下位側設定電圧以下になれば、ＤＣ／ＤＣコンバータ１１は昇圧動作を再開する。つまり、本実施形態による昇圧回路は、各種誤動作に対するリカバリー機能をも保持している。

以上に説明したように、コンパレーター２１０における設定電圧を複数用いることにより、フィードバック回路部２０の出力結果の出力タイミングを制御することが可能である。すなわち、フィードバック回路部２０に入力される電圧を、表示装置からの外部同期信号ＶＤＷＮに同期して調整することにより、表示切替直前の期間に昇圧動作が制限される。その結果、表示装置の表示に影響しないフィードバック制御が実現される。

（第２の実施形態）
図８Ａは、本実施形態による昇圧回路の回路図における、全体図の例である。図８Ｂは、本実施形態による昇圧回路の回路図のうち、分圧回路部２４に係る部分の詳細な回路図の例である。

本実施形態による昇圧回路の構成は、第１の実施形態による構成と、１箇所を除いて同一である。昇圧回路の構成における、本実施形態と、第１の実施形態との差異は、スイッチ（ＳＷ１）２４７とスイッチ（ＳＷ２）２４８の動作の違いだけである。第１の実施形態では、スイッチ（ＳＷ１）２４７は、Ｌｏｗアクティブ型である。しかし、本実施形態では、スイッチ（ＳＷ２）２４８は、Ｈｉｇｈアクティブ型である。すなわち、外部同期信号入力部（ＶＤＷＮ）２５に供給される外部同期信号ＶＤＷＮがＨ（Ｈｉｇｈ）状態の時に短絡する。反対に、外部同期信号がＬ（Ｌｏｗ）状態の時に、スイッチ（ＳＷ２）２４８は非導通状態になる。

本実施形態による昇圧回路の、上記以外の構成は、第１の実施形態の場合と同一であるので、説明を省略する。

図９は、本実施形態による昇圧回路における、各種信号を説明するための図である。
第１の実施形態では、フィードバック回路部２０における可変抵抗（Ｒ１）２４３の抵抗値を上げることで、走査線切り替え時前後における設定電圧を低下させた。反対に、本実施形態では、可変抵抗（Ｒ１’）２４４の抵抗値を下げることで、走査線切り替え時前後における設定電圧を上昇させる。

本実施形態では、第１の実施形態でも設定した、走査線切り替えよりＴ期間だけ前の一定期間において、設定電圧を上昇させる。このことにより、走査信号切替前後の一定期間前に昇圧動作を発生させて、走査切替前後の、第１の実施形態と同等の期間において、昇圧動作を発生し難くさせる。

本実施形態の目的も、第１の実施形態で設定したのと同じ所定期間において、昇圧動作を発生させないことである。その方法として、走査線切り替え前の期間に設定電圧を上昇させて、意図的に昇圧動作を事前に発生させる。こうすることで、出力電圧ＶＯＵＴを上昇させて、その後に外部負荷によって出力電圧ＶＯＵＴが降下しても、フィードバック回路部２０が動作しない様にする。

一般的には、先に説明した様に、昇圧用コンデンサー（Ｃ１）１２の容量は、液晶表示パネルにおける１本の走査ライン全体の負荷より大きい。したがって、昇圧動作後のＴ期間に再度昇圧する可能性は無い。

本実施形態は、２つの設定値を設定する場合に、出力電圧ＶＯＵＴの下限値にマージンが取れない場合に有効である。例えば、基本設定電圧が５Ｖで、アンプドライバーの出力電圧が４．７Ｖの場合には、下位側の設定電圧を４．７−５Ｖの範囲で設定することが必要となる。リプルノイズの影響と、Ｔ期間における負荷による電圧降下とを考慮すると、Ｔ期間の間に昇圧動作が発生する可能性が高くなってしまう。このような場合において、本実施形態の方式が特に有効である。

例えば、上記の場合、基本の設定電圧を５Ｖとして、上位側設定電圧を５．５Ｖに設定にすれば、問題無い。

以上に説明したように、コンパレーター２１０における設定電圧を複数用いることにより、フィードバック回路部２０の出力結果の出力タイミングを制御することが可能である。すなわち、コンパレーター２１０に入力されるリファレンス電圧源（ＶＲＥＦ）２２０の電圧を、表示装置からの外部同期信号ＶＤＷＮに同期して調整することにより、表示切替直前の一定期間前までに昇圧動作を発生させる。その結果、表示装置の表示に影響しないフィードバック制御が実現される。

（第３の実施形態）
図１０は、本実施形態による昇圧回路の回路図の例である。
本実施形態による昇圧回路の構成は、第１または第２の実施形態による構成と、２箇所を除いて同一である。すなわち、本実施形態による昇圧回路と、第１または第２の実施形態による昇圧回路との構成上の差異は、分圧回路部２４と、リファレンス電圧源部２２とにある。また、その結果、本実施形態における昇圧動作制御部２００は、外部同期信号入力部（ＶＤＷＮ）２５と、リファレンス電圧源部２２とを含む。

第１または第２の実施形態による昇圧回路の分圧回路部２４は、可変抵抗２４３（Ｒ１）または２４４（Ｒ１’）と、固定抵抗（Ｒ２）２４２とを具備している。しかし、本実施形態による昇圧回路の分圧回路部２４は、２つの固定抵抗２４１（Ｒ１）および２４２（Ｒ２）を具備している。また、当然のことながら、本実施形態による固定抵抗（Ｒ１）２４１は、外部同期信号入力部（ＶＤＷＮ）２５に接続されていない。

第１または第２の実施形態によるリファレンス電圧源部２２は、単独のリファレンス電圧源（ＶＲＥＦ）２２０を具備している。しかし、本実施形態によるリファレンス電圧源部２２は、２つのリファレンス電圧源２２１（ＶＲＥＦ１）および２２２（ＶＲＥＦ２）と、基準電圧源選択用スイッチ２２３とを具備する。ここで、基準電圧源選択用スイッチ２２３は、両リファレンス電圧源２２１（ＶＲＥＦ１）または２２２（ＶＲＥＦ２）のいずれかをコンパレーター２１０の非反転側ノードに選択的に接続するものである。基準電圧源選択用スイッチ２２３は、外部同期信号入力部（ＶＤＷＮ）２５に接続されており、外部同期信号ＶＤＷＮに応じて接続を切り替える。なお、２つのリファレンス電圧源２２１（ＶＲＥＦ１）と２２２（ＶＲＥＦ２）とはいずれも、基準電圧源選択用スイッチ２２３の反対側はグラウンド２２９に接続されている。

本実施形態による昇圧回路の、上記以外の構成は、第１または第２の実施形態の場合と同一であるので、説明を省略する。

第１または第２の実施形態では、フィードバック回路部２０における可変抵抗２４３（Ｒ１）または２４４（Ｒ１’）と、固定抵抗Ｒ２との比率を変更することで、比較回路部２１の出力が変化するタイミングを変化させていた。本実施形態では、分圧回路部２４の各種抵抗値は固定のまま、外部同期信号ＶＤＷＮに応じてリファレンス電圧ＶＲＥＦの値を変化させることで、比較回路部２１の出力が変化するタイミングを変化させる。すなわち、２つのリファレンス電圧源２２１（ＶＲＥＦ１）と２２２（ＶＲＥＦ２）とを、外部同期信号ＶＤＷＮに応じて二者択一的にコンパレーター２１０の非反転側ノードに接続する。

外部同期信号がＨ状態であるかＬ状態であるかによって、コンパレーター２１０に接続されるリファレンス電圧源部２２のリファレンス電圧ＶＲＥＦが設定電圧よりも高いか低いかで、２種類の動作パターンが得られる。どちらの場合も、各種信号のタイムチャートは、図７または図９と同様であるので、詳細な動作の説明は省略する。

本実施形態の場合、分圧回路部２４の総抵抗値（＝Ｒ１＋Ｒ２）が固定である。したがって、出力電圧ＶＯＵＴに対する影響が少ない。即ち、昇圧電圧出力部（ＶＯＵＴ）１１２に常時接続されるフィードバック抵抗負荷は一定である為、フィードバック回路部２０の動作による出力電圧ＶＯＵＴ変動は少ないという利点がある。

以上に説明したように、コンパレーター２１０における設定電圧を複数用いることにより、フィードバック回路部２０の出力結果の出力タイミングを制御することが可能である。すなわち、フィードバック回路部２０に入力される電圧を、表示装置からの外部同期信号ＶＤＷＮに同期して調整することにより、表示切替直前の期間に昇圧動作が制限される。もしくは、コンパレーター２１０に入力されるリファレンス電圧源部２０の電圧ＶＲＥＦを、表示装置からの外部同期信号ＶＤＷＮに同期して調整することにより、表示切替直前の一定期間前までに昇圧動作を発生させる。その結果、表示装置の表示に影響しないフィードバック制御が実現される。

（第４の実施形態）
図１１は、本実施形態による昇圧回路の回路図の例である。
本実施形態による昇圧回路の構成は、第１または第２の実施形態による構成と、２箇所を除いて同一である。すなわち、本実施形態による昇圧回路と、第１または第２の実施形態による昇圧回路との構成上の差異は、分圧回路部２４と、比較回路部２１とにある。

まず、本実施形態による昇圧回路の分圧回路部２４は、直列に接続された２つの固定抵抗２４１（Ｒ１）および２４２（Ｒ２）を具備する。すなわち、第３の実施形態と同様であるので、詳細な説明は省略する。

次に、本実施形態による昇圧回路の比較回路部２１は、第１または第２の実施形態における比較回路部２１に同期回路２６が追加されたものである。同期回路２６の入力部には、コンパレーター２１０の出力部と、外部同期信号入力部とが接続されている。また、同期回路２６の出力部は、論理回路部３０の１つの入力部に接続されている。

第１〜３の実施形態では、コンパレーター２１０の動作基準点を可変として、外部同期信号に同期させて変更させることにより、昇圧動作の制限を実現していた。本実施形態では、複数の設定電圧を用いる代わりに、複数の外部同期信号を利用する。すなわち、外部同期信号入力部（ＶＤＷＮ）２５は、第１の外部同期信号入力部（ＥＮ＿ＯＮ）２５１と、第２の外部同期信号入力部（ＥＮ＿ＯＦＦ）２５２とを具備する。複数の外部同期信号としては、例えば、表示装置から出力される２種類の表示系同期信号を、２種類の外部同期信号ＥＮ＿ＯＮおよびＥＮ＿ＯＦＦとして利用する。２つの外部同期信号ＥＮ＿ＯＮとＥＮ＿ＯＦＦとはそれぞれ、フィードバック動作の有効期間と無効期間とを設定するための信号である。

同期回路２６は、例えば、ラッチ回路や遅延型フリップフロップ（Ｄｅｌａｙ Ｆｌｉｐ Ｆｌｏｐ：以下「ＤＦＦ」と記す）などを用いることで実現される。図１１の例では、ＤＦＦのデータ（Ｄａｔａ：図中「Ｄ」）信号入力部にコンパレーター２１０の出力部が接続されている。フィードバック動作を有効化するための第１の外部同期信号ＥＮ＿ＯＮは、ＤＦＦのクロック（ＣＬｏｃＫ：図中「ＣＬＫ」）信号入力部に供給される。フィードバック動作を無効化するための第２の外部同期信号ＥＮ＿ＯＦＦは、ＤＦＦのリセット（ＲＥＳｅｔ：図中「ＲＥＳ」）信号入力部に供給される。ＤＦＦは、データ信号入力部に入力された信号を、２つの外部同期信号ＥＮ＿ＯＮおよびＥＮ＿ＯＦＦの各状態に合わせたタイミングまで遅らせて出力する。こうすることで、表示装置の状態に合わせて、チャージポンプが昇圧動作を行わない期間を確保することが可能となる。

つまり、本実施形態における同期回路２６は、フィードバック動作の有効期間と無効の期間とにおける出力イネーブル期間を、モジュレーション設定させるものである。さらに具体的に言い換えれば、同期回路２６は、コンパレーター２１０の出力波形をモジュレーションすることによって、非応答期間を設けるものである。

なお、本実施形態によるフィードバック回路部２０は、上記の動作以外については通常のフィードバック動作を実現するので、詳細な説明は省略する。

図１２は、低温ポリシリコン型液晶表示パネル（以下、「低温ポリシリパネル」と呼ぶ）におけるドライバーの構成図の例である。
本実施形態による昇圧回路は、低温ポリシリコン型の液晶表示パネルの電源として用いられる場合に、特に有効であることを説明する。

低温ポリシリパネルは、主に液晶表示パネル側、そして一部はドライバー側に、時分割駆動用の複数のスイッチを持っている。低温ポリシリパネルでは、これらの時分割駆動スイッチを用いることにより、少ないアンプドライバーにより、それより多くのデータラインを駆動可能としている。

例えば、図１２の例における３時分割駆動の場合、３本のソースラインＳ１、Ｓ２およびＳ３が、一つのアンプで駆動されている。ただし、その為には、アンプ接続先の時分割駆動スイッチを切り替える３つの制御信号ＳＲ、ＳＧ、ＳＢが必要となる。この場合、これらの時分割駆動スイッチを切り替えるための信号ＳＲ、ＳＧおよびＳＢを、通常の走査信号と同等に考える必要がある。なぜなら、ソースライン切替信号ＳＲ、ＳＧ、ＳＢがＯＦＦ状態になるまでは、ソースラインの出力を所定の電圧まで確定しなければならず、液晶表示パネルの負荷に直接繋がるからである。

図１３は、本実施形態による昇圧回路における、各種信号を説明するための図である。横軸は時間経過を表し、縦軸は各種信号または電圧を表す。Ｇ１およびＧ２のグラフはそれぞれ、第１および第２のゲート制御信号の時間変化を表す。ＳＲ、ＳＧおよびＳＢは、ソースライン切替信号の時間変化を表す。ＥＮ＿ＯＮとＥＮ＿ＯＦＦは、２種類の表示系信号の時間変化を表す。ＣＭＯＵＴは、コンパレーター２１０から出力されて同期回路２６に供給される信号の時間変化を表す。フィードバック信号ＥＮは、同期回路２６から出力されて論理回路部３０に供給される信号の時間変化を表す。ＶＯＵＴは、昇圧電圧出力部における電圧の時間変化を表す。Ｓ１は、ソースライン信号の時間変化を表す。なお、Ｇ１またはＧ２以外のゲートラインや、Ｓ１以外のソースラインは、図１３には示されてはいないが、実際には幾つあっても構わない。

図１３において、破線で囲まれた領域は、ソースラインの駆動を切り替えるタイミングを示す。ゲートラインＧ１、Ｇ２などが一度アクティブになる毎に、ソースラインの切り替えは３回発生する。このように、駆動を切り替える頻度は従来の３倍になる為、駆動の切り替えに同期して設定電圧を変化させるのは難しい。そこで、先に説明したＥＮ＿ＯＮ、ＥＮ＿ＯＦＦの２つの外部同期信号と同期回路２６を利用して、フィードバック回路部２０の出力を制御する。こうすることにより、ソースライン切替信号ＳＲ、ＳＧ、ＳＢがＯＦＦ状態になるタイミングの近傍で昇圧動作をＯＦＦすることが可能となる。

以上に説明したように、表示装置の外部同期信号に同期した２つの信号を用いてフィードバック回路部２０の出力結果の出力タイミングを制御することが可能である。さらに、フィードバック制御信号に遅延差または位相差を付加することも可能である。すなわち、本実施形態の昇圧回路を液晶表示装置の電源として用いることで、表示装置の表示に影響しないフィードバック制御を実現できる。

ここまで、液晶表示装置との組み合わせに特に適した昇圧回路について説明した。しかし、本発明の昇圧回路の使用目的は液晶表示装置との組み合わせに限らない。本発明による昇圧回路における最大の特徴は、昇圧動作を行うタイミングを外部信号によって制御可能であることにある。そして、その結果、昇圧動作を行わない期間を確保可能であることが本発明による昇圧回路において重要な特徴である。したがって、本発明による昇圧回路は、液晶表示装置以外の広い範囲における使用が期待される。

１０ チャージポンプ
１１ ＤＣ／ＤＣコンバータ
１１１ 電圧入力部（ＶＩＮ）
１１２ 昇圧電圧出力部（ＶＯＵＴ）
１１３ クロック信号入力部（ＣＬＫＩＮ）
１２ 昇圧用コンデンサー（Ｃ１）
１３ 出力用コンデンサー（ＣＬ）
１９ グラウンド
２０ フィードバック回路部
２００ 昇圧動作制御部
２１ 比較回路部
２１０ コンパレーター
２２ リファレンス電圧源部
２２０ リファレンス電圧源（ＶＲＥＦ）
２２１ 第１のリファレンス電圧源（ＶＲＥＦ１）
２２２ 第２のリファレンス電圧源（ＶＲＥＦ２）
２２３ 基準電圧源選択用スイッチ
２２９ グラウンド
２４ 分圧回路部
２４０ 分圧点
２４１ 固定抵抗（Ｒ１）
２４２ 固定抵抗（Ｒ２）
２４３ 可変抵抗（Ｒ１）
２４４ 可変抵抗（Ｒ１’）
２４５ 固定抵抗（Ｒ１ａ）
２４６ 固定抵抗（Ｒ１ｂ）
２４７ スイッチ（ＳＷ１）
２４８ スイッチ（ＳＷ２）
２４９ グラウンド
２５ 外部同期信号入力部（ＶＤＷＮ）
２５１ 第１の外部同期信号入力部（ＥＮ＿ＯＮ）
２５２ 第２の外部同期信号入力部（ＥＮ＿ＯＦＦ）
２６ 同期回路
３０ 論理回路部
３１ 外部クロック信号入力部（ＣＬＫ）

Claims (8)

1. 外部電源より供給される電圧を昇圧して、出力用コンデンサーを介して出力する昇圧動作を行うチャージポンプと、
   前記出力用コンデンサーの出力電圧に応じて、前記チャージポンプの前記昇圧動作を制御するためのフィードバック回路部と
   を具備し、
   前記昇圧動作は、
   前記出力用コンデンサーを前記外部電源から供給される電圧によって充電するための充電モードと、
   前記出力用コンデンサーを放電するための放電モードと
   を具備し、
   前記充電モードおよび前記放電モードは、前記出力用コンデンサーの出力電圧に応じて、一方からもう一方に遷移され、
   前記フィードバック回路部は、
   外部より供給される外部同期信号に応じて、前記放電モードから前記充電モードに遷移しない期間を確保するための昇圧動作制御部
   を具備し、
   前記昇圧動作制御部は、
   前記出力用コンデンサーの出力電圧を、前記外部同期信号に応じた分圧比率で分圧して、フィードバック電圧として出力する分圧回路部
   を具備し、
   前記フィードバック回路部は、
   基準となるリファレンス電圧を出力するリファレンス電圧源部と、
   前記リファレンス電圧と、前記フィードバック電圧とを比較して、前記比較の結果を出力する比較回路部と
   をさらに具備し、
   前記フィードバック電圧は、
   前記外部同期信号がＯＮ状態の時よりも、前記外部同期信号がＯＦＦ状態の時の方が低い
   昇圧回路。
2. 請求項１に記載の昇圧回路において、
   前記昇圧動作を制御するための外部クロック信号と、前記フィードバック回路部の出力信号との組み合わせに応じて、前記昇圧動作を制御する昇圧動作制御信号を出力する論理回路部と
   をさらに具備する
   昇圧回路。
3. 請求項１または２に記載の昇圧回路において、
   前記チャージポンプは、
   前記放電モードにおいて前記外部電源によって充電された後、前記充電モードにおいて放電するための昇圧用コンデンサーと、
   前記放電モードと前記充電モードとの間を遷移する度に、前記外部電源と、前記昇圧用コンデンサーと、前記出力用コンデンサーとの接続関係を変更することによって、前記外部電源の電圧を昇圧した電圧を、前記出力用コンデンサーを介して出力するＤＣ／ＤＣコンバータと
   をさらに具備し、
   前記出力用コンデンサーは、前記充電モードにおいて前記外部電源および前記昇圧用コンデンサーによって充電された後、前記放電モードにおいて放電する
   昇圧回路。
4. 請求項１〜３のいずれかに記載の昇圧回路において、
   前記昇圧回路を含む電源部と、
   走査線の切替時において表示制御信号を前記外部同期信号として前記昇圧回路に供給する表示制御部と
   を具備する
   表示装置。
5. （ａ）外部電源より供給される電圧を昇圧して出力用コンデンサーを充電する充電ステップと、
   （ｂ）前記出力用コンデンサーが放電する放電ステップと、
   （ｃ）前記出力用コンデンサーの出力電圧に応じて、前記充電ステップ（ａ）から前記放電ステップ（ｂ）に遷移するステップと、
   （ｄ）前記出力用コンデンサーの出力電圧に応じて、前記放電ステップ（ｂ）から前記充電ステップ（ａ）に遷移するステップと
   を具備し、
   前記ステップ（ｄ）は、
   （ｄ−１）外部同期信号に応じて、前記放電ステップ（ｂ）から前記充電ステップ（ａ）に遷移しない期間を確保するステップ
   を具備し、
   前記ステップ（ｂ）は、
   （ｂ−１）前記外部同期信号に応じて、分圧回路部の分圧比率を変更するステップと、
   （ｂ−２）前記分圧比率によって、前記出力用コンデンサーの出力電圧を分圧してフィードバック電圧として出力するステップと、
   （ｂ−３）前記フィードバック電圧と、基準となるリファレンス電圧とを比較するステップと、
   （ｂ−４）前記ステップ（ｂ−３）における比較の結果を比較結果信号として出力するステップと
   を具備し、
   前記ステップ（ｂ−１）は、
   （ｂ−１ａ）前記外部同期信号がＯＮ状態の時に、前記フィードバック電圧を上げる方向に前記分圧比率を変更するステップと、
   （ｂ−１ｂ）前記外部同期信号がＯＦＦ状態の時に、前記フィードバック電圧を下げる方向に前記分圧比率を変更するステップと
   を具備する
   昇圧方法。
6. 請求項５に記載の昇圧方法において、
   前記ステップ（ｂ）は、
   （ｂ−１３）前記昇圧動作を制御するための外部クロック信号を受信するステップと、
   （ｂ−１４）前記外部クロック信号と、前記比較結果信号との論理演算を行うステップと、
   （ｂ−１５）前記論理演算の結果を昇圧動作制御信号として出力するステップと
   をさらに具備する
   昇圧方法。
7. 請求項５または６に記載の昇圧方法において、
   前記放電ステップ（ｂ）は、
   （ｂ−１６）外部電源で昇圧用コンデンサーを充電するステップ
   をさらに具備し、
   前記ステップ（ｄ）は、
   （ｄ−２）前記外部電源と、前記昇圧用コンデンサーと、前記出力用コンデンサーとの接続を変更するステップ
   を具備し、
   前記充電ステップ（ａ）は、
   （ａ−１）前記外部電源と、前記昇圧用コンデンサーとで、前記出力用コンデンサーを充電するステップ
   を具備し、
   前記ステップ（ｃ）は、
   （ｃ−１）前記外部電源と、前記昇圧用コンデンサーと、前記出力用コンデンサーとの接続を変更するステップ
   を具備する
   昇圧方法。
8. 請求項５〜７のいずれかに記載の昇圧方法において、
   前記放電ステップ（ｂ）は、
   （ｂ−１７）前記出力用コンデンサーから放電される電力を、表示装置に供給するステップと、
   （ｂ−１８）前記表示装置の走査線の切替時において、前記表示装置の表示制御信号を、前記外部同期信号として受信すること
   をさらに具備する
   表示装置への電力供給方法。

Images