JP4543964B2 - コモン電圧生成回路、電源回路、表示ドライバ及び表示装置 - Google Patents

Description

本発明は、コモン電圧生成回路、電源回路、表示ドライバ及び表示装置に関する。

従来より、電子機器に用いられる液晶パネル（電気光学装置）として、単純マトリクス方式の液晶パネルと、薄膜トランジスタ（Thin Film Transistor：以下ＴＦＴと略す。）等のスイッチング素子を用いたアクティブマトリクス方式の液晶パネルとが知られている。

単純マトリクス方式は、アクティブマトリクス方式に比べて低消費電力化が容易である反面、多色化や動画表示が困難である。一方、アクティブマトリクス方式は、多色化や動画表示に適している反面、低消費電力化が難しい。

近年、携帯電話機等の携帯型電子機器では、高品質な画像の提供のために、多色化、動画表示への要望を強まっている。このため、これまで用いられてきた単純マトリクス方式の液晶パネルに代えて、アクティブマトリクス方式の液晶パネルが用いられるようになってきている。

そして携帯型電子機器に用いられるアクティブマトリクス方式の液晶パネルでは、液晶の交流駆動や電源の低電圧化の要望から、画素電極と該画素電極に対向するコモン電極（共通電極、対向電極）との間に封入された液晶素子の印加電圧を例えば走査期間ごとに反転させている。
特開２００２−３６６１１４号公報

このようなコモン電極に印加されるコモン電圧を生成する場合、コモン電圧の高電位側電圧及び低電位側電圧それぞれを、演算増幅器により発生させることが考えられる。しかしながら、演算増幅器の出力振幅を十分に確保するために、これらの演算増幅器にいわゆる両電源と呼ばれる手法で電源電圧を与えなければならない。このため、演算増幅器の電源電圧が大きくなることにより、消費電力が増大し、より一層の低消費電力化の実現が困難となる。

また低消費電力でコモン電圧の高電位側電圧及び低電位側電圧を発生させたとしても、コモン電極の負荷が大きい場合、コモン電圧が変動すると、液晶パネルの画質を劣化させる要因となる。そのため、コモン電極の負荷が大きい場合であっても、低消費電力で安定したコモン電圧の高電位側電圧及び低電位側電圧を発生させることが望ましい。

本発明は、以上のような技術的課題に鑑みてなされたものであり、その目的とするところは、低消費電力で、コモン電圧を生成できるコモン電圧生成回路、電源回路、表示ドライバ及び表示装置を提供することにある。

また本発明の第２の目的は、コモン電極の負荷が大きい場合であっても、低消費電力で安定したコモン電圧を生成できるコモン電圧生成回路、電源回路、表示ドライバ及び表示装置を提供することにある。

上記課題を解決するために本発明は、電気光学装置の走査線及びデータ線により特定される画素電極と電気光学物質を挟んで対向するコモン電極に印加されるコモン電圧を生成するためのコモン電圧生成回路であって、第１の電源電圧を基準に前記コモン電圧の振幅電圧を出力する第１の演算増幅器と、前記第１の電源電圧を基準に前記コモン電圧の高電位側電圧を出力する第２の演算増幅器と、一端に第１の電圧が供給されるバックアップコンデンサの他端に、前記高電位側電圧を基準に前記振幅電圧だけ低電位の前記コモン電圧の低電位側電圧をチャージポンプ動作により生成して供給する低電位側電圧生成回路とを含み、前記高電位側電圧又は前記低電位側電圧を、前記コモン電極に供給するコモン電圧生成回路に関係する。

また本発明は、電気光学装置の走査線及びデータ線により特定される画素電極と電気光学物質を挟んで対向するコモン電極に印加されるコモン電圧を生成するためのコモン電圧生成回路であって、第１の電源電圧を基準に前記コモン電圧の振幅電圧を出力する第１の演算増幅器と、前記第１の電源電圧を基準に前記コモン電圧の高電位側電圧を出力する第２の演算増幅器と、前記第１の電源電圧と前記振幅電圧との間の電圧差に対応した電荷が蓄積されるフライングコンデンサの一端に前記高電位側電圧を供給するチャージポンプ動作により、前記高電位側電圧を基準に前記振幅電圧だけ低電位の前記コモン電圧の低電位側電圧を生成する低電位側電圧生成回路とを含み、前記高電位側電圧又は前記低電位側電圧を、前記コモン電極に供給するコモン電圧生成回路に関係する。

本発明によれば、コモン電圧の低電位側電圧をチャージポンプ動作により生成するため、演算増幅器の数を削減することができる。また低電位側電圧を演算増幅器が出力する構成と比べて、コモン電圧生成回路を構成する演算増幅器の電源電圧の幅を小さくできる。そして演算増幅器の消費電流の経路を削減し、かつ演算増幅器の電源電圧の幅を小さくすることで、低電位側電圧を演算増幅器が出力する構成と比べて大幅に低消費電力化を実現できる。

また本発明に係るコモン電圧生成回路では、前記低電位側電圧生成回路が、直列に接続された第１及び第２のスイッチ素子と、直列に接続された第３及び第４のスイッチ素子とを含み、前記第１のスイッチ素子の一端に、前記振幅電圧が供給され、前記第２のスイッチ素子の一端に、前記高電位側電圧が供給され、前記第３のスイッチ素子の一端に、前記第１の電源電圧が供給され、バックアップコンデンサの一端に、前記第１の電源電圧が供給され、第１の期間では、前記第１のスイッチ素子がオン、前記第２のスイッチ素子がオフとなってフライングコンデンサの一端に前記振幅電圧を供給すると共に、前記第３のスイッチ素子がオン、前記第４のスイッチ素子がオフし、前記第１の期間に続く第２の期間では、前記第１のスイッチ素子がオフ、前記第２のスイッチ素子がオンとなって前記フライングコンデンサの一端に前記高電位側電圧を供給すると共に、前記第３のスイッチ素子がオフ、前記第４のスイッチ素子がオンとなって前記バックアップコンデンサの他端に、前記フライングコンデンサの他端の電圧を供給することができる。

本発明によれば、第１〜第４のスイッチ素子を設けるという簡素な構成で、演算増幅器の消費電流の経路を削減し、かつ演算増幅器の電源電圧の幅を小さくしてコモン電圧生成回路の大幅な低消費電力化を実現できる。

本発明に係るコモン電圧生成回路では、前記第１及び第２のスイッチ素子はＭＯＳトランジスタであり、前記第１及び第２のスイッチ素子を構成するＭＯＳトランジスタのゲート電圧の振幅が、前記振幅電圧と前記高電位側電圧との間の電圧差より大きく、前記第３及び第４のスイッチ素子はＭＯＳトランジスタであり、前記第３及び第４のスイッチ素子を構成するＭＯＳトランジスタのゲート電圧の振幅が、前記第１の電源電圧と前記低電位側電圧との間の電圧差より大きくてもよい。

また本発明に係るコモン電圧生成回路では、前記第１〜第４のスイッチ素子を構成するＭＯＳトランジスタのゲート電圧の振幅が、前記走査線に印加される走査電圧の振幅と同じであってもよい。

本発明によれば、コモン電圧生成回路の第１〜第４のスイッチ素子がオン状態のときのインピーダンスを下げることができるので、チャージポンプ動作による損失を抑え、昇圧効率を向上させると共に、上記の低消費電力化を実現できる。

また本発明に係るコモン電圧生成回路では、前記第２の演算増幅器が、ボルテージフォロワ接続された演算増幅器であり、ｎチャネル型駆動トランジスタによりその出力が駆動され、前記振幅電圧が、前記高電位側電圧より高い電位であってもよい。

また本発明に係るコモン電圧生成回路では、前記第２の演算増幅器が、第２の差動部と第２の駆動部とを含み、ボルテージフォロワ接続することにより形成され、前記第２の駆動部が、一端が第２の電源電圧側に接続され他端が前記第２の演算増幅器の出力側に接続された電流源と、一端が前記第１の電源電圧側に接続され他端が前記第２の演算増幅器の出力側に接続されたｎチャネル型駆動トランジスタとを含むことができる。

本発明によれば、第２の演算増幅器が、その出力電位を下げない程度に電流を供給できればよいため、第２の演算増幅器の電流源に流れる電流値を小さくでき、より低消費電力化が可能となる。

また本発明に係るコモン電圧生成回路では、前記第１の演算増幅器が、ボルテージフォロワ接続された演算増幅器であり、ｐチャネル型駆動トランジスタによりその出力が駆動されてもよい。

また本発明に係るコモン電圧生成回路では、前記第１の演算増幅器が、第１の差動部と第１の駆動部とを含み、ボルテージフォロワ接続することにより形成され、前記第１の駆動部が、一端が第２の電源電圧側に接続され他端が前記第１の演算増幅器の出力側に接続されたｐチャネル型駆動トランジスタと、一端が前記第１の電源電圧側に接続され他端が前記第１の演算増幅器の出力側に接続された電流源とを含むことができる。

本発明によれば、第１の演算増幅器が、その出力電位を低電位側に引き下げる必要がなくなるため、第１の演算増幅器の電流源に流れる電流値を小さくでき、より低消費電力化が可能となる。

また本発明に係るコモン電圧生成回路では、一端に前記高電位側電圧が供給される第１の出力トランジスタと、一端に前記低電位側電圧が供給される第２の出力トランジスタとを含み、前記第１の出力トランジスタの他端と前記第２の出力トランジスタの他端とが接続され、前記第１及び第２の出力トランジスタのゲート電圧の振幅が、それぞれ前記高電位側電圧と前記低電位側電圧との間の電圧差より大きくてもよい。

また本発明に係るコモン電圧生成回路では、前記第１及び第２の出力トランジスタのゲート電圧の振幅が、前記走査線に印加される走査電圧の振幅と同じであってもよい。

本発明においては、コモン電圧生成回路の出力インピーダンスを下げることができるので、コモン電極に所望の高電位側電圧又は低電位側電圧を供給できる。従って、演算増幅器と比較して駆動能力の弱いチャージポンプ出力であっても、画質の劣化を防止して、低消費電力化を実現できる。

また本発明に係るコモン電圧生成回路では、前記高電位側電圧を前記コモン電極に供給する期間及び前記低電位側電圧を前記コモン電極に供給する期間のうち、前記低電位側電圧を前記コモン電極に供給する期間において前記チャージポンプ動作を行うためのチャージクロックの周波数を設定するためのチャージクロック設定レジスタを含み、前記高電位側電圧を前記コモン電極に供給する期間では、前記チャージクロック設定レジスタの設定値にかかわらず、所定の周波数のチャージクロックに基づいてチャージポンプ動作を行い、前記低電位側電圧を前記コモン電極に供給する期間では、前記チャージクロック設定レジスタの設定値に対応した周波数のチャージクロックに基づいて前記チャージポンプ動作を行うことができる。

本発明においては、高電位側電圧コモン電極に供給する期間及び低電位側電圧をコモン電極に供給する期間のうち、低電位側電圧をコモン電極に供給する期間において、チャージクロック設定レジスタ設定値に対応した周波数でチャージポンプ動作を行わせるようにしている。これにより、コモン電極の負荷が大きい場合であっても、低電位側電圧を安定して供給できるようになり、画質の劣化を防止できるようになる。

また本発明は、上記のいずれか記載のコモン電圧生成回路を含む電源回路に関係する。

また本発明は、複数の走査線及び複数のデータ線を含む電気光学装置の電源供給を行うための電源回路であって、上記のいずれか記載のコモン電圧生成回路と、前記走査線の走査電圧を生成すると共に、前記走査電圧の高電位側電圧及び低電位側電圧を前記コモン電圧生成回路に供給する走査電圧生成回路とを含む電源回路に関係する。

本発明によれば、大幅な低消費電力化を実現した電源回路を提供できるようになる。

また本発明は、複数の走査線及び複数のデータ線を含む電気光学装置を駆動するための表示ドライバであって、上記記載の電源回路と、前記走査電圧を用いて、前記走査線を駆動する走査線駆動回路を含む表示ドライバに関係する。

また本発明に係る表示ドライバでは、表示データに基づいて、前記データ線を駆動するデータ線駆動回路を含むことができる。

また本発明に係る表示ドライバでは、複数の走査線及び複数のデータ線を含む電気光学装置を駆動するための表示ドライバであって、上記記載の電源回路と、表示データに基づいて、前記データ線を駆動するデータ線駆動回路を含む表示ドライバに関係する。

本発明によれば、大幅な低消費電力化を実現した表示ドライバを提供できるようになる。

また本発明は、上記のいずれか記載のコモン電圧生成回路を含み、該コモン電圧生成回路によって生成されたコモン電圧を用いて液晶表示を行う表示装置に関係する。

本発明によれば、大幅な低消費電力化を実現した表示装置を提供できるようになる。

また本発明は、電気光学装置の走査線及びデータ線により特定される画素電極と電気光学物質を挟んで対向するコモン電極に印加されるコモン電圧を生成するためのコモン電圧生成方法であって、ボルテージフォロワ接続された第１の演算増幅器のｐチャネル型駆動トランジスタにより第１の電源電圧を基準に前記コモン電圧の振幅電圧を出力すると共に、ボルテージフォロワ接続された第２の演算増幅器のｎチャネル型駆動トランジスタにより前記第１の電源電圧を基準に前記コモン電圧の高電位側電圧を生成し、前記第１の演算増幅器の出力と前記第１の電源電圧との間に接続されるフライングコンデンサを用いたチャージポンプ動作により、前記高電位側電圧を基準に前記振幅電圧だけ低電位の前記コモン電圧の低電位側電圧を生成し、前記高電位側電圧又は前記低電位側電圧を、前記コモン電極に供給するコモン電圧生成方法に関係する。

また本発明に係るコモン電圧生成方法では、前記チャージポンプ動作を行うためのチャージクロックの周波数をチャージクロック設定レジスタに設定し、前記高電位側電圧を前記コモン電極に供給する期間では、前記チャージクロック設定レジスタの設定値にかかわらず、所定の周波数のチャージクロックに基づいてチャージポンプ動作を行い、前記低電位側電圧を前記コモン電極に供給する期間では、前記チャージクロック設定レジスタの設定値に対応した周波数のチャージクロックに基づいて前記チャージポンプ動作を行うことができる。

以下、本発明の実施の形態について図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成のすべてが本発明の必須構成要件であるとは限らない。

１． 液晶装置
図１に、本実施形態のコモン電圧生成回路を適用した液晶装置のブロック図の例を示す。

この液晶装置１０（広義には表示装置）は、表示パネル１２（狭義にはＬＣＤ（Liquid Crystal Display）パネル）、データ線駆動回路２０（狭義にはソースドライバ）、走査線駆動回路３０（狭義にはゲートドライバ）、コントローラ４０、電源回路５０を含む。なお、液晶装置１０にこれらのすべての回路ブロックを含める必要はなく、その一部の回路ブロックを省略する構成にしてもよい。

ここで表示パネル１２（広義には電気光学装置）は、複数の走査線（狭義にはゲート線）と、複数のデータ線（狭義にはソース線と）と、走査線及びデータ線により特定される画素電極を含む。この場合、データ線に薄膜トランジスタＴＦＴ（Thin Film Transistor、広義にはスイッチング素子）を接続し、このＴＦＴに画素電極を接続することで、アクティブマトリクス型の液晶装置を構成できる。

より具体的には、表示パネル１２はアクティブマトリクス基板（例えばガラス基板）に形成される。このアクティブマトリクス基板には、図１のＹ方向に複数配列されそれぞれＸ方向に伸びる走査線Ｇ_１〜Ｇ_Ｍ（Ｍは２以上の自然数）と、Ｘ方向に複数配列されそれぞれＹ方向に伸びるデータ線Ｓ_１〜Ｓ_Ｎ（Ｎは２以上の自然数）とが配置されている。また、走査線Ｇ_Ｋ（１≦Ｋ≦Ｍ、Ｋは自然数）とデータ線Ｓ_Ｌ（１≦Ｌ≦Ｎ、Ｌは自然数）との交差点に対応する位置に、薄膜トランジスタＴＦＴ_ＫＬ（広義にはスイッチング素子）が設けられている。

ＴＦＴ_ＫＬのゲート電極は走査線Ｇ_Ｋに接続され、ＴＦＴ_ＫＬのソース電極はデータ線Ｓ_Ｌに接続され、ＴＦＴ_ＫＬのドレイン電極は画素電極ＰＥ_ＫＬに接続されている。この画素電極ＰＥ_ＫＬと、画素電極ＰＥ_ＫＬと液晶（広義には電気光学物質）を挟んで対向するコモン電極ＣＥ（共通電極、対向電極）との間には、液晶容量ＣＬ_ＫＬ（液晶素子）及び補助容量ＣＳ_ＫＬが形成されている。そして、ＴＦＴ_ＫＬ、画素電極ＰＥ_ＫＬ等が形成されるアクティブマトリクス基板とコモン電極ＣＥが形成される対向基板との間に液晶が封入されるように形成され、画素電極ＰＥ_ＫＬとコモン電極ＣＥとの間の印加電圧に応じて画素の透過率が変化するようになっている。

なお、コモン電極ＣＥに与えられるコモン電圧ＶＣＯＭの電圧レベル（高電位側電圧、低電位側電圧）は、電源回路５０に含まれるコモン電圧生成回路より生成される。また、コモン電極ＣＥを対向基板上に一面に形成せずに、各走査線に対応するように帯状に形成してもよい。

データ線駆動回路２０は、表示データに基づいて表示パネル１２のデータ線Ｓ_１〜Ｓ_Ｎを駆動する。一方、走査線駆動回路３０は、表示パネル１２の走査線Ｇ_１〜Ｇ_Ｍを走査（順次駆動）する。

コントローラ４０は、図示しない中央処理装置（Central Processing Unit：ＣＰＵ）等のホストにより設定された内容に従って、データ線駆動回路２０、走査線駆動回路３０及び電源回路５０を制御する。より具体的には、コントローラ４０は、データ線駆動回路２０及び走査線駆動回路３０に対しては、例えば動作モードの設定や内部で生成した垂直同期信号や水平同期信号の供給を行い、電源回路５０に対しては、コモン電極ＣＥに印加するコモン電圧ＶＣＯＭの電圧レベルの極性反転タイミングの制御を行う。

電源回路５０は、外部から供給される基準電圧に基づいて、表示パネル１２の駆動に必要な各種の電圧レベル（階調電圧）や、コモン電極ＣＥのコモン電圧ＶＣＯＭの電圧レベルを生成する。

このような構成の液晶装置１０は、コントローラ４０の制御の下、外部から供給される表示データに基づいて、データ線駆動回路２０、走査線駆動回路３０及び電源回路５０が協調して表示パネル１２を駆動する。

なお、図１では、液晶装置１０がコントローラ４０を含む構成になっているが、コントローラ４０を液晶装置１０の外部に設けてもよい。或いは、コントローラ４０と共にホストを液晶装置１０に含めるようにしてもよい。また、データ線駆動回路２０、走査線駆動回路３０、コントローラ４０、電源回路５０の一部又は全部を表示パネル１２上に形成してもよい。

また図１において、データ線駆動回路２０、走査線駆動回路３０及び電源回路５０を集積化して、半導体装置（集積回路、ＩＣ）として表示ドライバ６０を構成してもよい。また表示ドライバ６０が、コントローラ４０を内蔵してもよい。或いは図１において、表示ドライバ６０が、データ線駆動回路２０及び走査線駆動回路３０のいずれか一方と、電源回路５０とを集積化した半導体装置であってもよい。

１．１ データ線駆動回路
図２に、図１のデータ線駆動回路２０の構成例を示す。

データ線駆動回路２０は、シフトレジスタ２２、ラインラッチ２４、２６、ＤＡＣ２８（Digital-to-Analog Converter）（広義にはデータ電圧生成回路）、出力バッファ２９を含む。

シフトレジスタ２２は、各データ線に対応して設けられ、順次接続された複数のフリップフロップを含む。このシフトレジスタ２２は、クロック信号ＣＬＫに同期してイネーブル入出力信号ＥＩＯを保持すると、順次クロック信号ＣＬＫに同期して隣接するフリップフロップにイネーブル入出力信号ＥＩＯをシフトする。

ラインラッチ２４には、コントローラ４０から例えば１８ビット（６ビット（階調データ）×３（ＲＧＢ各色））単位で表示データ（ＤＩＯ）が入力される。ラインラッチ２４は、この表示データ（ＤＩＯ）を、シフトレジスタ２２の各フリップフロップで順次シフトされたイネーブル入出力信号ＥＩＯに同期してラッチする。

ラインラッチ２６は、コントローラ４０から供給される水平同期信号ＬＰに同期して、ラインラッチ２４でラッチされた１水平走査単位の表示データをラッチする。

ＤＡＣ２８は、各データ線に供給すべきアナログのデータ電圧を生成する。具体的にはＤＡＣ２８は、ラインラッチ２６からのデジタルの表示データに基づいて、図１の電源回路５０からの階調電圧のいずれかを選択し、デジタルの表示データに対応するアナログのデータ電圧を出力する。

出力バッファ２９は、ＤＡＣ２８からのデータ電圧をバッファリングしてデータ線に出力し、データ線を駆動する。具体的には、出力バッファ２９は、各データ線毎に設けられたボルテージフォロワ接続の演算増幅回路ＯＰＣを含み、これらの各演算増幅回路ＯＰＣが、ＤＡＣ２８からのデータ電圧をインピーダンス変換して、各データ線に出力する。

なお、図２では、デジタルの表示データをデジタル・アナログ変換して、出力バッファ２９を介してデータ線に出力する構成を採用しているが、アナログの映像信号をサンプル・ホールドして、出力バッファ２９を介してデータ線に出力する構成を採用することもできる。

１．２ 走査線駆動回路
図３に、図１の走査線駆動回路３０の構成例を示す。

走査線駆動回路３０は、シフトレジスタ３２、レベルシフタ３４、出力バッファ３６を含む。

シフトレジスタ３２は、各走査線に対応して設けられ、順次接続された複数のフリップフロップを含む。このシフトレジスタ３２は、クロック信号ＣＬＫに同期してイネーブル入出力信号ＥＩＯをフリップフロップに保持すると、順次クロック信号ＣＬＫに同期して隣接するフリップフロップにイネーブル入出力信号ＥＩＯをシフトする。ここで入力されるイネーブル入出力信号ＥＩＯは、コントローラ４０から供給される垂直同期信号である。

レベルシフタ３４は、シフトレジスタ３２からの電圧レベルを、表示パネル１２の液晶素子とＴＦＴのトランジスタ能力とに応じた電圧レベルにシフトする。この電圧レベルとしては、例えば２０Ｖ〜５０Ｖの高い電圧レベルが必要とされるため、他のロジック回路部とは異なる高耐圧プロセスが用いられる。

出力バッファ３６は、レベルシフタ３４によってシフトされた走査電圧をバッファリングして走査線に出力し、走査線を駆動する。

１．３ 電源回路
図４に、図１の電源回路５０の構成例を示す。

電源回路５０は、正方向２倍昇圧回路５２、走査電圧生成回路５４、コモン電圧生成回路５６を含む。この電源回路５０には、システム接地電源電圧ＶＳＳ（第１の電源電圧）及びシステム電源電圧ＶＤＤが供給される。

正方向２倍昇圧回路５２には、システム接地電源電圧ＶＳＳ及びシステム電源電圧ＶＤＤが供給される。そして正方向２倍昇圧回路５２は、システム接地電源電圧ＶＳＳを基準に、システム電源電圧ＶＤＤを正方向に２倍に昇圧した電源電圧ＶＯＵＴ（第２の電源電圧）を生成する。即ち正方向２倍昇圧回路５２は、システム接地電源電圧ＶＳＳとシステム電源電圧ＶＤＤとの間の電圧差を２倍に昇圧する。このような正方向２倍昇圧回路５２は、公知のチャージポンプ回路により構成できる。電源電圧ＶＯＵＴは、データ線駆動回路２０、走査電圧生成回路５４やコモン電圧生成回路５６に供給される。なお正方向２倍昇圧回路５２は、２倍以上の昇圧倍率で昇圧後にレギュレータで電圧レベルを調整して、システム電源電圧ＶＤＤを正方向に２倍に昇圧した電源電圧ＶＯＵＴを出力することが望ましい。

走査電圧生成回路５４には、システム接地電源電圧ＶＳＳ及び電源電圧ＶＯＵＴが供給される。そして走査電圧生成回路５４は、走査電圧を生成する。走査電圧は、走査線駆動回路３０によって駆動される走査線に印加される電圧である。この走査電圧の高電位側電圧はＶＤＤＨＧであり、低電位側電圧はＶＥＥである。本実施形態では、走査電圧の高電位側電圧ＶＤＤＨＧ、低電位側電圧ＶＥＥがコモン電圧生成回路５６にも供給されるようになっている。

コモン電圧生成回路５６は、コモン電圧ＶＣＯＭを生成する。コモン電圧生成回路５６は、極性反転信号ＰＯＬに基づいて、高電位側電圧ＶＣＯＭＨ又は低電位側電圧ＶＣＯＭＬのいずれかの電圧を、コモン電圧ＶＣＯＭとして出力する。極性反転信号ＰＯＬは、極性反転タイミングに合わせてコントローラ４０によって生成される。

図５に、図４の走査電圧生成回路５４の構成例を示す。

走査電圧生成回路５４は、正方向３倍昇圧回路５８、負方向２倍昇圧回路５９を含む。

正方向３倍昇圧回路５８は、システム接地電源電圧ＶＳＳを基準に、電源電圧ＶＯＵＴを正方向に３倍に昇圧した走査電圧の高電位側電圧ＶＤＤＨＧを生成する。即ち正方向３倍昇圧回路５８は、システム接地電源電圧ＶＳＳと電源電圧ＶＯＵＴとの間の電圧差を３倍に昇圧する。このような正方向３倍昇圧回路５８は、公知のチャージポンプ回路により構成できる。

負方向２倍昇圧回路５９は、システム接地電源電圧ＶＳＳを基準に、電源電圧ＶＯＵＴを負方向に２倍に昇圧した走査電圧の低電位側電圧ＶＥＥを生成する。即ち負方向２倍昇圧回路５９は、システム接地電源電圧ＶＳＳと電源電圧ＶＯＵＴとの間の電圧差を（−２）倍に昇圧する。このような負方向２倍昇圧回路５９は、公知のチャージポンプ回路により構成できる。

なお正方向３倍昇圧回路５８、負方向２倍昇圧回路５９は、それぞれ所定以上の昇圧倍率で昇圧後にレギュレータで電圧レベルを調整して、調整後の電圧を出力してもよい。

図４におけるコモン電圧生成回路５６が走査電圧生成回路５４のように高耐圧プロセスを用いて形成された場合、コモン電圧生成回路５６を構成する金属酸化膜半導体（Metal Oxide Semiconductor：ＭＯＳ）トランジスタのゲート電圧の振幅が、走査電圧生成回路５４によって生成された高電位側電圧ＶＤＤＨＧ及び低電位側電圧ＶＥＥの間の振幅であることが望ましい。この場合、各ＭＯＳトランジスタが導通状態になったときに、インピーダンスを十分に下げることができる。

図６に、図１の表示パネル１２の駆動波形の一例を示す。

データ線には、表示データの階調値に応じた階調電圧ＤＬＶが印加される。図６では、システム接地電源電圧ＶＳＳ（＝０Ｖ）を基準に、５Ｖの振幅の階調電圧ＤＬＶが印加されている。

走査線には、非選択時において低電位側電圧ＶＥＥ（＝−１０Ｖ）、選択時において高電位側電圧ＶＤＤＨＧ（＝１５Ｖ）の走査電圧ＧＬＶが印加される。

コモン電極ＣＥには、高電位側電圧ＶＣＯＭＨ（＝３Ｖ）、低電位側電圧ＶＣＯＭＬ（＝−２Ｖ）のコモン電圧ＶＣＯＭが印加される。そして所与の電圧を基準としたコモン電圧ＶＣＯＭの電圧レベルの極性が、極性反転タイミングに合わせて反転している。図６では、いわゆる走査ライン反転駆動時のコモン電圧ＶＣＯＭの波形を示している。この極性反転タイミングに合わせて、データ線の階調電圧ＤＬＶもまた、所与の電圧を基準に、その極性が反転している。

１．４ 極性反転駆動
ところで液晶素子は、直流電圧を長時間印加すると劣化するという性質がある。このため、液晶素子に印加する電圧の極性を所定期間毎に反転させる駆動方式が必要になる。このような駆動方式としては、フレーム反転駆動、走査（ゲート）ライン反転駆動、データ（ソース）ライン反転駆動、ドット反転駆動等がある。

このうち、フレーム反転駆動は、消費電力は低いが、画質がそれほど良くないという不利点がある。また、データライン反転駆動、ドット反転駆動は、画質は良いが、表示パネルの駆動に高い電圧が必要になるという不利点がある。

そこで本実施形態では、走査ライン反転駆動を採用している。この走査ライン反転駆動では、液晶素子に印加される電圧が走査期間毎（走査線毎）に極性反転される。例えば、第１の走査期間（走査線）では正極性の電圧が液晶素子に印加され、第２の走査期間では負極性の電圧が印加され、第３の走査期間では正極性の電圧が印加される。一方、次のフレームにおいては、今度は、第１の走査期間では負極性の電圧が液晶素子に印加され、第２の走査期間では正極性の電圧が印加され、第３の走査期間では負極性の電圧が印加されるようになる。

そして、この走査ライン反転駆動では、コモン電極ＣＥのコモン電圧ＶＣＯＭの電圧レベルが走査期間毎に極性反転される。

より具体的には図７に示すように、正極の期間Ｔ１（第１の期間）ではコモン電圧ＶＣＯＭの電圧レベルは低電位側電圧ＶＣＯＭＬになり、負極の期間Ｔ２（第２の期間）では高電位側電圧ＶＣＯＭＨになる。そして、このタイミングに合わせてデータ線に印加される階調電圧も、その極性が反転する。なお、低電位側電圧ＶＣＯＭＬは、所与の電圧レベルを基準として高電位側電圧ＶＣＯＭＨの極性を反転した電圧レベルである。

ここで、正極の期間Ｔ１は、データ線の階調電圧が供給された画素電極の電圧レベルがコモン電極ＣＥの電圧レベルよりも高くなる期間である。この期間Ｔ１では液晶素子に正極性の電圧が印加されることになる。一方、負極の期間Ｔ２は、データ線の階調電圧が供給された画素電極の電圧レベルがコモン電極ＣＥの電圧レベルよりも低くなる期間である。この期間Ｔ２では液晶素子に負極性の電圧が印加されることになる。

このようにコモン電圧ＶＣＯＭを極性反転することで、表示パネルの駆動に必要な電圧を低くすることができる。これにより、駆動回路の耐圧を低くでき、駆動回路の製造プロセスの簡素化、低コスト化を図ることができる。

２． コモン電圧生成回路
このような極性反転駆動を目的として上述のようなコモン電圧ＶＣＯＭが印加されるコモン電極ＣＥは、例えば対向基板上に一面に形成される１つの電極である。コモン電極ＣＥを駆動する場合の負荷容量が大きい上に、所定の期間内で電圧レベルを変化させる必要があるため、コモン電極ＣＥは、駆動能力の大きな演算増幅器によって駆動されることが一般的である。例えば高電位側電圧ＶＣＯＭＨ、低電位側電圧ＶＣＯＭＬを生成するそれぞれ２つの演算増幅器の出力を、極性反転タイミングに応じて選択出力することが行われる。

この場合、２つの演算増幅器の出力の振幅を十分に確保するため、これら演算増幅器にいわゆる両電源と呼ばれる手法で電源電圧を与えなければならず、演算増幅器の電源電圧の幅が大きくなることにより、低消費電力化を図ることが困難となっていた。

本実施形態では、このような課題を解決するために、以下のような構成のコモン電圧生成回路を採用し、低消費電力化を図る。

図８に、図４のコモン電圧生成回路５６の模式的な構成例を示す。

コモン電圧生成回路５６は、第１及び第２の演算増幅器ＯＰ１、ＯＰ２、選択回路ＳＥＬを含む。

第１の演算増幅器ＯＰ１は、システム接地電源電圧ＶＳＳ（広義には第１の電源電圧）を基準に、コモン電圧ＶＣＯＭの振幅電圧ＶＣＯＭＷを出力する。第２の演算増幅器ＯＰ２は、システム接地電源電圧ＶＳＳを基準に、コモン電圧ＶＣＯＭの高電位側電圧ＶＣＯＭＨを出力する。

そして、高電位側電圧ＶＣＯＭＨを基準に、振幅電圧ＶＣＯＭＷとシステム接地電源電圧ＶＳＳとの間の電圧差だけ低電位の低電位側電圧ＶＣＯＭＬをチャージポンプ動作により生成する。その後、選択回路ＳＥＬが、極性反転信号ＰＯＬの論理レベルに応じて、高電位側電圧ＶＣＯＭＨ又は低電位側電圧ＶＣＯＭＬのいずれかを、コモン電圧ＶＣＯＭとして出力する。

このように、コモン電圧ＶＣＯＭの低電位側電圧ＶＣＯＭＬを、演算増幅器により出力せず、チャージポンプ動作により生成するようにしている。

画素電極の電圧とコモン電極の電圧との差に応じて画素の透過率が変化するため、一般的には、液晶の印加電圧の偏差の目標値は５〜２０ｍＶとされる。従って、該偏差以上になると、色むらが目視で確認されるため、高精度で印加電圧を設定できなければならない。そして、駆動能力が弱いチャージポンプ出力で行うと、該偏差内で安定して周期的にコモン電極に出力することが困難となるため、演算増幅器により行われてきた。

ところが、コモン電極への電圧出力をチャージポンプ出力で行ったとしても、所定の偏差以内にコモン電圧を設定できれば、液晶パネル全体での画質への影響が目視でほとんど識別できないことが、本発明者によって確認された。従って、上述のようにコモン電極への電圧出力をチャージポンプ出力で行っても、画質の劣化を防ぐことができる。

そして本実施形態のような構成を採用することで、両電源と呼ばれる手法で電源電圧を与える必要がなくなる。従って、コモン電圧を生成するための演算増幅器の電源電圧の幅をより小さくし、かつ演算増幅器の数を削減できるので、低消費電力化を図ることができるようになる。

図９に、本実施形態におけるコモン電圧生成回路の原理的構成図の一例を示す。但し、図８に示すコモン電圧生成回路５６と同一部分には同一符号を付し、適宜説明を省略する。

このコモン電圧生成回路１００は、図４に示す電源回路５０に適用できる。コモン電圧生成回路１００は、第１及び第２の演算増幅器ＯＰ１、ＯＰ２、低電位側電圧生成回路１１０を含む。

第１の演算増幅器ＯＰ１は、システム接地電源電圧ＶＳＳ（第１の電源電圧）を基準にコモン電圧ＶＣＯＭの振幅電圧ＶＣＯＭＷを出力する。第２の演算増幅器ＯＰ２は、システム接地電源電圧ＶＳＳ（第１の電源電圧）を基準にコモン電圧ＶＣＯＭの高電位側電圧ＶＣＯＭＨを出力する。

低電位側電圧生成回路１１０は、チャージポンプ動作により、バックアップコンデンサＢＣの一方の端子（他端）に、高電位側電圧ＶＣＯＭＨを基準に振幅電圧ＶＣＯＭＷだけ低電位のコモン電圧ＶＣＯＭの低電位側電圧ＶＣＯＭＬを供給する。バックアップコンデンサＢＣの他方の端子（一端）には、所与の第１の電圧（例えばシステム接地電源電圧ＶＳＳ）が供給されている。コモン電圧生成回路１００等（コモン電圧生成回路１００又は該コモン電圧生成回路１００を内蔵する電源回路）が、このバックアップコンデンサＢＣを内蔵してもよい。また、コモン電圧生成回路１００等が有する外部接続端子を介して、コモン電圧生成回路１００等と接続されるように、外部にバックアップコンデンサＢＣを設けてもよい。

コモン電圧生成回路１００は、このように生成された高電位側電圧ＶＣＯＭＨ又は低電位側電圧ＶＣＯＭＬを、コモン電極ＣＥに供給する。そのためコモン電圧生成回路１００は、選択回路ＳＥＬを含むことができる。選択回路ＳＥＬは、極性反転信号ＰＯＬの論理レベルに応じて、高電位側電圧ＶＣＯＭＨ又は低電位側電圧ＶＣＯＭＬのいずれかを出力する。

図１０に、本実施形態におけるコモン電圧生成回路の原理的構成図の他の例を示す。但し、図９と同一部分には同一符号を付し、適宜説明を省略する。

このコモン電圧生成回路１２０は、図４に示す電源回路５０に適用できる。コモン電圧生成回路１２０は、第１及び第２の演算増幅器ＯＰ１、ＯＰ２、低電位側電圧生成回路１３０を含む。

低電位側電圧生成回路１３０は、システム接地電源電圧ＶＳＳ（第１の電源電圧）と振幅電圧ＶＣＯＭＷとの間の電圧差に対応した電荷が蓄積されるフライングコンデンサＦＣの一端に高電位側電圧ＶＣＯＭＨを供給する。これにより、低電位側電圧生成回路１３０は、高電位側電圧ＶＣＯＭＨを基準に振幅電圧ＶＣＯＭＷだけ低電位のコモン電圧ＶＣＯＭの低電位側電圧ＶＣＯＭＬを生成できる。コモン電圧生成回路１２０等（コモン電圧生成回路１２０又は該コモン電圧生成回路１２０を内蔵する電源回路）が、このフライングコンデンサＦＣを内蔵してもよい。また、コモン電圧生成回路１２０等が有する外部接続端子を介してコモン電圧生成回路１２０等と接続されるように、外部にフライングコンデンサＦＣを設けてもよい。

コモン電圧生成回路１２０は、このように生成された高電位側電圧ＶＣＯＭＨ又は低電位側電圧ＶＣＯＭＬを、コモン電極ＣＥに供給する。そのためコモン電圧生成回路１２０は、選択回路ＳＥＬを含むことができる。

図１１に、本実施形態におけるコモン電圧生成回路の構成例の回路図を示す。このコモン電圧生成回路２００は、図９又は図１０に示すコモン電圧生成回路１００、１２０の具体的な構成例と考えることができる。

第１の演算増幅器ＯＰ１は、ボルテージフォロワ接続された演算増幅器により構成される。第１の演算増幅器ＯＰ１は、電源電圧ＶＯＵＴ、システム接地電源電圧ＶＳＳを電源として動作する。電源電圧ＶＯＵＴは、図４の電源回路５０によって生成される。第１の演算増幅器ＯＰ１の非反転入力端子（＋端子）への入力信号は、電源電圧ＶＯＵＴとシステム接地電源電圧ＶＳＳとの間の電圧差を抵抗分割した分割電圧Ｖｉｎ１である。また第１の演算増幅器ＯＰ１の出力が、その反転入力端子（−端子）に接続される。このような第１の演算増幅器ＯＰ１は、入力インピーダンスが高く、出力インピーダンスが低いため、分割電圧Ｖｉｎ１に応じた出力電圧として、振幅電圧ＶＣＯＭＷを安定供給できる。

第２の演算増幅器ＯＰ２は、ボルテージフォロワ接続された演算増幅器により構成される。第２の演算増幅器ＯＰ２は、電源電圧ＶＯＵＴ、システム接地電源電圧ＶＳＳを電源として動作する。第２の演算増幅器ＯＰ２の非反転入力端子（＋端子）への入力信号は、電源電圧ＶＯＵＴとシステム接地電源電圧ＶＳＳとの間の電圧差を抵抗分割した分割電圧Ｖｉｎ２である。また第２の演算増幅器ＯＰ２の出力が、その反転入力端子（−端子）に接続される。このような第２の演算増幅器ＯＰ２は、入力インピーダンスが高く、出力インピーダンスが低いため、分割電圧Ｖｉｎ２に応じた出力電圧として、コモン電圧ＶＣＯＭの高電位側電圧ＶＣＯＭＨを安定供給できる。

低電位側電圧生成回路２１０は、第１〜第４のスイッチ素子ＳＷ１〜ＳＷ４を含む。第１及び第２のスイッチ素子ＳＷ１、ＳＷ２は直列に接続され、直列に接続された第１及び第２のスイッチ素子ＳＷ１、ＳＷ２の両端には振幅電圧ＶＣＯＭＷ及び高電位側電圧ＶＣＯＭＨが供給されている。第３及び第４のスイッチ素子ＳＷ３、ＳＷ４は、直列に接続される。第３のスイッチ素子ＳＷ３の一端には、システム接地電源電圧ＶＳＳ（第１の電源電圧）が供給される。第３のスイッチ素子ＳＷの他端は、第４のスイッチ素子ＳＷ４の一端に接続される。そして第４のスイッチ素子ＳＷ４の他端の電圧が、コモン電圧ＶＣＯＭの低電位側電圧ＶＣＯＭＬとなる。

第１〜第４のスイッチ素子ＳＷ１〜ＳＷ４それぞれは、スイッチ制御信号によりオンオフ制御される。このような第１〜第３のスイッチ素子ＳＷ１〜ＳＷ３は、ｐチャネル型ＭＯＳトランジスタにより構成され、第４のスイッチ素子ＳＷ４はｎチャネル型ＭＯＳトランジスタにより構成される。そして、各ＭＯＳトランジスタのゲート電極には、チャージクロックＣＫ１Ｐ〜ＣＫ３Ｐ、ＣＫ１Ｎが入力され、各ＭＯＳトランジスタは、チャージクロックＣＫ１Ｐ〜ＣＫ３Ｐ、ＣＫ１Ｎによりオンオフ制御される。

第１及び第２のスイッチ素子ＳＷ１、ＳＷ２の接続ノードＮＤ１は、外部接続端子ＴＣ１に接続される。第３及び第４のスイッチ素子ＳＷ３、ＳＷ４の接続ノードＮＤ２は、外部接続端子ＴＣ４に接続される。コモン電圧生成回路２００の外部において、フライングコンデンサＦＣが外部接続端子ＴＣ１、ＴＣ４の間に接続される。

選択回路ＳＥＬは、第１及び第２の出力スイッチ素子ＳＷＯ１、ＳＷＯ２を含む。第１及び第２の出力スイッチ素子ＳＷＯ１、ＳＷＯ２は直列に接続され、その両端にはコモン電圧ＶＣＯＭの高電位側電圧ＶＣＯＭＨ及び低電位側電圧ＶＣＯＭＬが供給される。

第１の出力スイッチ素子ＳＷＯ１は、第１の出力トランジスタとしてｐチャネル型ＭＯＳトランジスタにより構成される。第２の出力スイッチ素子ＳＷＯ２は、第２の出力トランジスタとしてｎチャネル型ＭＯＳトランジスタにより構成される。各出力トランジスタのゲート電極には、極性反転信号ＰＯＬが供給される。

第１及び第２の出力スイッチ素子ＳＷＯ１、ＳＷＯ２の接続ノードは、外部接続端子ＴＣ２に接続される。外部接続端子ＴＣ２に接続されたコモン電極ＣＥに、コモン電圧ＶＣＯＭが供給される。

また第３のスイッチ素子ＳＷ３のソース電極側は、外部接続端子ＴＣ３に接続される。第４のスイッチ素子ＳＷ４のソース電極側は、外部接続端子ＴＣ５に接続される。第３のスイッチ素子ＳＷ３のソース電極側には、システム接地電源電圧ＶＳＳが供給される。第４のスイッチ素子ＳＷ４のソース電極側は、コモン電圧ＶＣＯＭの低電位側電圧ＶＣＯＭＬが供給される。そして、コモン電圧生成回路２００の外部において、バックアップコンデンサＢＣが外部接続端子ＴＣ３、ＴＣ５の間に接続される。

図１２に、図１１のコモン電圧生成回路２００の動作例のタイミング図を示す。

ここでは、チャージクロックＣＫ１Ｐ〜ＣＫ３Ｐ、ＣＫ１Ｎ、接続ノードＮＤ１、ＮＤ２、ＮＤＯの変化を模式的に示している。また、説明の簡略化のため、ＭＯＳトランジスタは抵抗のない理想スイッチ素子とし、回路素子の損失がないものと考える。

チャージクロックＣＫ１Ｐ〜ＣＫ３Ｐ、ＣＫ１Ｎは、それぞれ２種類の期間（ＰＨ１、ＰＨ２）を有する。チャージクロックＣＫ１Ｐ、ＣＫ３Ｐは、同時に変化する信号である。チャージクロックＣＫ２Ｐ、ＣＫ１Ｎは、同時に変化する信号である。チャージクロックＣＫ１Ｐ、ＣＫ２Ｐの変化は、同時でないことが望ましい。チャージクロックＣＫ３Ｐ、ＣＫ１Ｎの変化は、同時でないことが望ましい。

フェーズＰＨ１（第１の期間）では、チャージクロックＣＫ１Ｐ、ＣＫ３Ｐ、ＣＫ１ＮがＬレベル、チャージクロックＣＫ２ＰがＨレベルとなる。従って、第１のスイッチ素子ＳＷ１がオン、第２のスイッチ素子ＳＷ２がオフとなって、接続ノードＮＤ１に振幅電圧ＶＣＯＭＷが供給される。このためフライングコンデンサＦＣの一端に、振幅電圧ＶＣＯＭＷが供給される。また、このフェーズＰＨ１では、第３のスイッチ素子ＳＷ３がオン、第４のスイッチ素子ＳＷ４がオフとなって、接続ノードＮＤ２にシステム接地電源電圧ＶＳＳ（第１の電源電圧）が供給される。このためフライングコンデンサＦＣの他端に、システム接地電源電圧ＶＳＳが供給される。

フェーズＰＨ２（第１の期間に続く第２の期間）では、チャージクロックＣＫ１Ｐ、ＣＫ３Ｐ、ＣＫ１ＮがＨレベル、チャージクロックＣＫ２ＰがＬレベルとなる。従って、第１のスイッチ素子ＳＷ１がオフ、第２のスイッチ素子ＳＷ２がオンとなって、接続ノードＮＤ１に高電位側電圧ＶＣＯＭＨが供給される。このためフライングコンデンサＦＣの一端に、高電位側電圧ＶＣＯＭＨが供給される。また、このフェーズＰＨ２では、第３のスイッチ素子ＳＷ３がオフ、第４のスイッチ素子ＳＷ４がオンとなって、接続ノードＮＤＯに、フライングコンデンサＦＣの他端の電圧が供給される。このためバックアップコンデンサＢＣの一端に、フライングコンデンサＦＣの他端の電圧が供給される。

図１３（Ａ）、（Ｂ）に、フェーズＰＨ１、ＰＨ２における低電位側電圧生成回路２１０の等価回路を示す。

図１３（Ａ）は、フェーズＰＨ１における等価回路を示す。このフェーズＰＨ１では、フライングコンデンサＦＣの両端には、振幅電圧ＶＣＯＭＷとシステム接地電源電圧ＶＳＳとの間の電圧差が発生する。システム接地電源電圧ＶＳＳを０Ｖ（ボルト）、フライングコンデンサＦＣの容量をＣ１とすると、フライングコンデンサＦＣに充電される電荷Ｑ１は、Ｃ１×ＶＣＯＭＷとなる。

図１３（Ｂ）は、フェーズＰＨ２における等価回路を示す。フェーズＰＨ１では正側の電圧が供給されたフライングコンデンサＦＣの端子に、フェーズＰＨ２では高電位側電圧ＶＣＯＭＨが供給される。そのため、フライングコンデンサＦＣの他端は、高電位側電圧ＶＣＯＭＨを基準に電荷Ｑ１に対応した電圧だけ低い電圧となる。即ちフェーズＰＨ２では、フライングコンデンサＦＣの他端の電圧は（ＶＣＯＭＨ−ＶＣＯＭＷ）となり、接続ノードＮＤＯに、低電位側電圧ＶＣＯＭＬとして（ＶＣＯＭＨ−ＶＣＯＭＷ）が供給される。

そして、（ＶＣＯＭＨ−ＶＣＯＭＷ）が供給されたバックアップコンデンサＢＣに電荷が充電され、フェーズＰＨ１に戻る。第４のスイッチ素子ＳＷ４がオフとなった場合には、バックアップコンデンサＢＣに充電された電荷がコモン電極ＣＥに放電される。しかしながら、フライングコンデンサＦＣからの電荷供給が繰り返されるため、接続ノードＮＤＯの電圧として低電位側電圧ＶＣＯＭＬが維持される。

そして図１１に示すコモン電圧生成回路２００は、第１の演算増幅器ＯＰ１として、ｐチャネル型演算増幅器を採用する。またコモン電圧生成回路２００は、第２の演算増幅器ＯＰ２として、ｎチャネル型演算増幅器を採用する。

図１４に、ｐチャネル型演算増幅器が採用された第１の演算増幅器ＯＰ１の構成例の回路図を示す。

第１の演算増幅器ＯＰ１は、ボルテージフォロワ接続された演算増幅器であり、ｐチャネル型駆動トランジスタＰＴ１３によりその出力が駆動される。このような第１の演算増幅器ＯＰ１は、第１の差動部ＤＩＦ１と、第１の駆動部ＤＲＶ１とを含み、ボルテージフォロワ接続することにより形成できる。

第１の駆動部ＤＲＶ１は、ｐチャネル型駆動トランジスタＰＴ１３を含む一方で、ｎチャネル型駆動トランジスタを含まない構成を有する。この第１の駆動部ＤＲＶ１は、ｐチャネル型駆動トランジスタＰＴ１３と、電流源ＩＳ１２とを含む。ｐチャネル型駆動トランジスタＰＴ１３の一端は、電源電圧ＶＯＵＴ（第２の電源電圧）側に接続され、他端は第１の演算増幅器ＯＰ１の出力側に接続される。電流源ＩＳ１２の一端は、システム接地電源電圧（第１の電源電圧）側に接続され、他端は第１の演算増幅器ＯＰ１の出力側に接続される。図１４において、コンデンサＣＣ１は位相補償用である。

第１の差動部ＤＩＦ１は、ゲート電極が第１の差動部ＤＩＦ１の出力ＤＱ１に共通接続されたｐチャネル型トランジスタＰＴ１１、ＰＴ１２と、ゲート電極が第１の差動部ＤＩＦ１の入力Ｉ１、ＸＩ１に接続されたｎチャネル型トランジスタＮＴ１１、ＮＴ１２と、システム接地電源電圧ＶＳＳ（第１の電源電圧）側に設けられた電流源ＩＳ１１を含む。

なお、第１の演算増幅器ＯＰ１では、その出力Ｑ１が第１の差動部ＤＩＦ１の入力ＸＩ１（反転入力）に接続されており、ボルテージフォロワ接続になっている。

図１５に、ｎチャネル型演算増幅器が採用された第２の演算増幅器ＯＰ２の構成例の回路図を示す。

第２の演算増幅器ＯＰ２は、ボルテージフォロワ接続された演算増幅器であり、ｎチャネル型駆動トランジスタＮＴ２３によりその出力が駆動される。このような第２の演算増幅器ＯＰ２は、第２の差動部ＤＩＦ２と、第２の駆動部ＤＲＶ２とを含み、ボルテージフォロワ接続することにより形成できる。

第２の駆動部ＤＲＶ２は、ｎチャネル型駆動トランジスタＮＴ２３を含む一方で、ｐチャネル型駆動トランジスタを含まない構成を有する。この第２の駆動部ＤＲＶ２は、ｎチャネル型駆動トランジスタＮＴ２３と、電流源ＩＳ２２とを含む。ｎチャネル型駆動トランジスタＮＴ２３の一端は、システム接地電源電圧ＶＳＳ（第１の電源電圧）側に接続され、他端は第２の演算増幅器ＯＰ２の出力側に接続される。電流源ＩＳ２２の一端は、電源電圧ＶＯＵＴ（第２の電源電圧）側に接続され、他端は第２の演算増幅器ＯＰ２の出力側に接続される。図１５において、コンデンサＣＣ２は位相補償用である。

第２の差動部ＤＩＦ２は、ゲート電極が第２の差動部ＤＩＦ２の出力ＤＱ２に共通接続されたｎチャネル型トランジスタＮＴ２１、ＮＴ２２と、ゲート電極が第２の差動部ＤＩＦ２の入力Ｉ２、ＸＩ２に接続されたｐチャネル型トランジスタＰＴ２１、ＰＴ２２と、電源電圧ＶＯＵＴ（第２の電源電圧）側に設けられた電流源ＩＳ２１を含む。

なお、第２の演算増幅器ＯＰ２では、その出力Ｑ２が第２の差動部ＤＩＦ２の入力ＸＩ２（反転入力）に接続されており、ボルテージフォロワ接続になっている。

図１４の第１の演算増幅器ＯＰ１では、電流の流れる経路がＩ１１、Ｉ１２の２本だけとなる。同様に図１５の第２の演算増幅器ＯＰ２でも、電流の流れる経路がＩ２１、Ｉ２２の２本だけとなる。従って、第１及び第２の演算増幅器ＯＰ１、ＯＰ２は、電流経路が３本以上のいわゆるＡＢ級の演算増幅回路に比べて、無駄に流れる電流を少なくでき、低消費電力化を図ることができる。

また第１の演算増幅器ＯＰ１では、出力Ｑ１の電圧レベルを低電位側に引き下げる必要がそれほど無い場合、電流源ＩＳ１２に流れる電流Ｉ１２を非常に小さくできる。図１１のコモン電圧生成回路２００では、コモン電圧ＶＣＯＭの振幅電圧ＶＣＯＭＷがコモン電圧ＶＣＯＭの高電位側電圧ＶＣＯＭＨより高電位であるとき、第１の演算増幅器ＯＰ１がフライングコンデンサＦＣの一端を低電位側に引き下げる必要がない。そのため、第１の演算増幅器ＯＰ１としてｐチャネル型演算増幅器を採用することで、低消費電力化を図ることができる。

また第２の演算増幅器ＯＰ２では、出力Ｑ２の電圧レベルを高電位側に引き上げる必要がそれほど無い場合、電流源ＩＳ２２に流れる電流Ｉ２２を非常に小さくできる。図１１のコモン電圧生成回路２００では、コモン電圧ＶＣＯＭの振幅電圧ＶＣＯＭＷがコモン電圧ＶＣＯＭの高電位側電圧ＶＣＯＭＨより高電位であるとき、第２の演算増幅器ＯＰ２がフライングコンデンサＦＣの一端を高電位側に引き上げる必要がない。そのため、第２の演算増幅器ＯＰ２としてｎチャネル型演算増幅器を採用することで、低消費電力化を図ることができる。

２．１ 比較例
次に、本実施形態の効果を説明するために、まず両電源と呼ばれる手法で電源電圧を与える比較例について説明する。

図１６に、本実施形態の比較例におけるコモン電圧生成回路の構成例の回路図を示す。但し、図１１に示す本実施形態におけるコモン電圧生成回路２００と同一部分には同一符号を付し、適宜説明を省略する。

比較例におけるコモン電圧生成回路は、第３〜第５の演算増幅器ＯＰ３〜ＯＰ５を含む。第３の演算増幅器ＯＰ３は、電源電圧ＶＯＵＴ（第２の電源電圧）とシステム接地電源電圧ＶＳＳ（第１の電源電圧）との間の電圧を電源電圧として、振幅電圧ＶＣＯＭＷを出力する。第４の演算増幅器ＯＰ４もまた、電源電圧ＶＯＵＴとシステム接地電源電圧ＶＳＳとの間の電圧を電源電圧として、コモン電圧ＶＣＯＭの高電位側電圧ＶＣＯＭＨを出力する。

第５の演算増幅器ＯＰ５は、抵抗素子（Ｒ１、Ｒ２）を含む減算回路として動作し、コモン電圧ＶＣＯＭの低電位側電圧ＶＣＯＭＬを出力する。より具体的には、第５の演算増幅器ＯＰ５の反転入力端子には、その出力電圧である低電位側電圧ＶＣＯＭＬと振幅電圧ＶＣＯＭＷとの間の電圧を抵抗素子（Ｒ１、Ｒ２）により分割した分割電圧が供給される。抵抗素子Ｒ１、Ｒ２の抵抗値が同一の場合、第５の演算増幅器ＯＰ５の非反転入力端子には、高電位側電圧ＶＣＯＭＨの２分の１の電圧が供給される。

ここで、第５の演算増幅器ＯＰ５を用いて形成された減算回路について説明する。

図１７に、第５の演算増幅器ＯＰ５を用いて形成された減算回路の構成例を示す。

第５の演算増幅器ＯＰ５の反転入力端子には、その出力電圧である低電位側電圧ＶＣＯＭＬと振幅電圧ＶＣＯＭＷとの間の電圧を抵抗素子（Ｒ１、Ｒ２）により分割した電圧が供給される。第５の演算増幅器ＯＰ５の非反転入力端子には、システム接地電源電圧ＶＳＳと高電位側電圧ＶＣＯＭＨとの間の電圧を抵抗素子（ｒ１、ｒ２）により分割した電圧が供給される。

このような減算回路は、第５の演算増幅器ＯＰ５を用いて形成された反転増幅回路と第５の演算増幅器ＯＰ５を用いて形成された非反転増幅回路との合成回路として考えることができる。

図１８に、第５の演算増幅器ＯＰ５を用いて形成された反転増幅回路の構成例を示す。

図１８では、図１７において高電位側電圧ＶＣＯＭＨがシステム接地電源電圧ＶＳＳであるものと考える。第５の演算増幅器ＯＰ５の入力インピーダンスが非常に高いため、反転入力端子を介して第５の演算増幅器ＯＰ５には電流が流れ込まない。従って、図１８における反転増幅回路の出力Ｖ１は、次の（１）式で表わされる。

V1=-(R2/R1)・VCOMW ・・・（１）
即ち、第５の演算増幅器ＯＰ５の増幅度に関わらず、抵抗素子Ｒ１、Ｒ２の比で増幅度を決定できることを示している。また反転入力端子に入力電圧を供給するため、入力信号と出力信号の極性が反転する。

図１９に、第５の演算増幅器ＯＰ５を用いて形成された非反転増幅回路の構成例を示す。

図１９では、図１７において振幅電圧ＶＣＯＭＷがシステム接地電源電圧ＶＳＳであるものと考える。第５の演算増幅器ＯＰ５の入力インピーダンスが非常に高いため、反転入力端子を介して第５の演算増幅器ＯＰ５には電流が流れ込まない。従って、図１９における非反転増幅回路の出力Ｖ２は、次の（２）式で表わされる。

V2=(1+(R2/R1))・(r2/(r1+r2))・VCOMH ・・・（２）
即ち、第５の演算増幅器ＯＰ５の増幅度に関わらず、抵抗素子Ｒ１、Ｒ２、ｒ１、ｒ２の比で増幅度を決定でき、入力電圧の１倍以上の出力電圧を出力できることを示している。また非反転入力端子に入力電圧を供給するため、入力信号と出力信号の極性が反転しない。

以上より、図１７における減算回路の出力ＶＣＯＭＬは、Ｖ１＋Ｖ２となる。

VCOML=V1+V2=-(R2/R1)・VCOMW+(1+(R2/R1))・(r2/(r1+r2))・VCOMH ・・・（３）
ここで、Ｒ１＝Ｒ２、ｒ１＝ｒ２とすると、低電位側電圧ＶＣＯＭＬは、次の（４）式となる。

VCOML=VCOMH-VCOMW ・・・（４）
従って、図１７に示す減算回路は、抵抗素子ｒ１、ｒ２により高電位側電圧ＶＣＯＭＨを抵抗分割した電圧から、抵抗素子Ｒ１、Ｒ２により低電位側電圧ＶＣＯＭＬと振幅電圧ＶＣＯＭＷとの間の電圧を抵抗分割した電圧を差し引いた電圧を、低電位側電圧ＶＣＯＭＬとして出力する。なお低電位側電圧ＶＣＯＭＬの極性は、反転入力端子の入力電圧の極性に対して反転する。

以上のように、図１６に示す第５の演算増幅器ＯＰ５は、抵抗素子Ｒ１、Ｒ２の抵抗値が同一の場合、高電位側電圧ＶＣＯＭＨから振幅電圧ＶＣＯＭＷを差し引いた電圧を、低電位側電圧ＶＣＯＭＬとして出力する。

そして図１６に示す比較例におけるコモン電圧生成回路は、第４の演算増幅器ＯＰ４が出力する高電位側電圧ＶＣＯＭＨ、第５の演算増幅器ＯＰ５が出力する低電位側電圧ＶＣＯＭＬのいずれかを、極性反転信号ＰＯＬの論理レベルに応じてコモン電圧ＶＣＯＭとして出力する。

図２０に、図１６の比較例におけるコモン電圧生成回路の各種電源電圧の一例を模式的に示す。

各データ線の駆動信号の最大振幅を５．０Ｖ、システム接地電源電圧ＶＳＳを０Ｖとすると、データ線の駆動信号が供給される画素電極と対向するコモン電極に印加されるコモン電圧ＶＣＯＭの振幅電圧ＶＣＯＭＷもまた５．０Ｖとする必要がある。そのため、第３の演算増幅器ＯＰ３の高電位側の電源電圧は、最大出力電圧５．０Ｖより大きい電圧として例えば５．６Ｖとする。従って、電源電圧ＶＯＵＴが５．６Ｖとなる。

ところでコモン電圧ＶＣＯＭは、画素電圧に対して予め負方向にオフセット電位を有している。従って、コモン電圧ＶＣＯＭの低電位側電圧ＶＣＯＭＬは、システム接地電源電圧ＶＳＳより低電位である。これは、画素を構成するＴＦＴがオフになったときに、画素電極に蓄積された電荷がＴＦＴの寄生容量により分割されて、意図した電圧が液晶素子に印加されなくなることを防止する措置である。

図２１に、ＴＦＴの寄生容量の説明図を示す。

図２１では、ＴＦＴ_ＫＬのみを示している。ＴＦＴ_ＫＬのソース・ドレイン間、ゲート・ドレイン間、ゲート・ソース間には、それぞれ寄生容量Ｃ_ＳＤ、Ｃ_ＧＤ、Ｃ_ＧＳが存在する。ここで、ＴＦＴ_ＫＬのゲート電極には、例えば１５Ｖと−１０Ｖとの間を振幅とする走査電圧が供給される。このＴＦＴ_ＫＬを、例えば１５Ｖの電位を有する走査電圧が供給されると、ＴＦＴ_ＫＬがオンし、データ線Ｓ_Ｌに印加されている最大５Ｖの駆動信号が、画素電極ＰＥ_ＫＬに供給される。

その後、ＴＦＴ_ＫＬの走査電圧が−１０Ｖの電位となると、ＴＦＴ_ＫＬがオフとなる。そして、振幅の非常に大きなゲート電圧に引っ張られて、画素電極ＰＥ_ＫＬに充電された電荷が寄生容量Ｃ_ＳＤ、Ｃ_ＧＤ、Ｃ_ＧＳにより容量分割され、画素電極ＰＥ_ＫＬに充電される電荷が減少してしまう。

そこで、予め負方向にオフセット電位（例えば−１Ｖ、−２Ｖ）をコモン電圧ＶＣＯＭに設けることで、ＴＦＴ_ＫＬがオンしたときに、容量分割による電荷の減少量を見込んで、本来より大きい電圧を画素電極ＰＥ_ＫＬに供給するようにしている。

図２０では、このオフセット電位を１ｓＶとし、コモン電圧ＶＣＯＭの高電位側電圧ＶＣＯＭＨを４．０Ｖ、低電位側電圧ＶＣＯＭＬを−１．０Ｖとする。そのため、低電位側電圧ＶＣＯＭＬを出力する第５の演算増幅器ＯＰ５の低電位側の電源電圧は、−１．０Ｖより低い電圧として例えば−２．８Ｖとする。

以上のように比較例においては、第３及び第５の演算増幅器ＯＰ３、ＯＰ５の出力の振幅を十分に確保するために、両電源と呼ばれる手法で電源電圧を与えなければならない。この場合、コモン電圧生成回路からコモン電極ＣＥに流れる電流経路Ｐ１、Ｐ２が形成さる。比較例においては、第３〜第５の演算増幅器ＯＰ３〜ＯＰ５の電源電圧が、電源電圧ＶＯＵＴから低電位側の電源電圧ＶＯＵＴＭまでの範囲となり、コモン電極ＣＥを駆動するために８．４（＝５．６＋２．８）Ｖの間で電流を消費していることになる。

２．２ 本実施形態の効果
次に、図１６〜図２１で説明した比較例との対比により、本実施形態におけるコモン電圧生成回路の効果について説明する。

図２２に、図１１の本実施形態におけるコモン電圧生成回路の各種電源電圧の一例を模式的に示す。ここでは、図１１と同一部分には同一符号を付し、適宜説明を省略する。

また図２２では、図２０と同様に、システム接地電源電圧ＶＳＳが０Ｖ、電源電圧ＶＯＵＴが５．６Ｖ、コモン電圧ＶＣＯＭの高電位側電圧ＶＣＯＭＨが４．０Ｖ、低電位側電圧ＶＣＯＭＬが−１．０Ｖであるものとする。

本実施形態においては、コモン電圧生成回路からコモン電極ＣＥに流れる電流経路Ｐ３、Ｐ４が形成される。従って本実施形態において、コモン電極ＣＥは、フライングコンデンサＦＣによって駆動される。このフライングコンデンサＦＣの両端に供給される電圧は、上述のようにチャージポンプ動作によって切り換えられ、フライングコンデンサＦＣへの電荷の充電は、第１の演算増幅器ＯＰ１によって行われる（経路Ｐ５）。そのため本実施形態では、第１の演算増幅器ＯＰ１に対して電源電圧ＶＯＵＴからシステム接地電源電圧ＶＳＳまでの範囲を電源電圧とすればよい。即ち、本実施形態では、コモン電極ＣＥを駆動するために５．６Ｖの間で電流を消費していることになる。

図２３（Ａ）に、本実施形態におけるコモン電圧生成回路の消費電力の説明図を示す。本実施形態におけるコモン電圧生成回路が、例えば電圧Ｖｘ（図２２では５．６Ｖ）の間で動作するものとする。そして、負荷であるコモン電極ＣＥに印加されるコモン電圧ＶＣＯＭの振幅Ｖ０であるものとし、コモン電極ＣＥに対する充放電電流をＩとする。コモン電圧ＶＣＯＭの振幅Ｖ０は、高電位側電圧ＶＣＯＭＨと低電位側電圧ＶＣＯＭＬとの間の電圧である。コモン電極ＣＥの負荷容量をＣ、コモン電圧ＶＣＯＭの極性反転タイミングの周波数をｆとすると、充放電電流Ｉは、ｆ・Ｃ・Ｖ０である。従って、本実施形態におけるコモン電圧生成回路の消費電力Ｗ０＝Ｉ・Ｖｘ＝ｆ・Ｃ・Ｖ０・Ｖｘとなる。

図２３（Ｂ）に、比較例におけるコモン電圧生成回路の消費電力の説明図を示す。比較例におけるコモン電圧生成回路が、例えば電圧ｎ・Ｖｘ（ｎは１より大きい実数）（図２０では８．４Ｖ）の間で動作するものとする。比較例におけるコモン電圧ＶＣＯＭの振幅、コモン電極ＣＥの負荷容量及びコモン電圧ＶＣＯＭの極性反転タイミングの周波数は、本実施形態と同様である。従って、比較例におけるコモン電極ＣＥに対する充放電電流Ｉもまた、本実施形態と同一と考えることができる。従って、比較例におけるコモン電圧生成回路の消費電力Ｗ１＝Ｉ・ｎ・Ｖｘ＝ｆ・Ｃ・Ｖ０・ｎ・Ｖｘとなる。

以上のように、本実施形態では、比較例に対して消費電力を１／ｎに下げることができるようになる。図２０及び図２２の例では、消費電力を２／３倍にすることができ、大幅な低消費電力化を実現できるようになる。

そして、比較例に対して、本実施形態では、コモン電圧ＶＣＯＭの低電位側電圧ＶＣＯＭＬを出力する演算増幅器を省略できるため、コモン電圧生成回路の消費電流が流れる経路を削減できる。

また更に本実施形態では、振幅電圧ＶＣＯＭＷの電位が高電位側電圧ＶＣＯＭＨの電位より高い場合には、第１の演算増幅器ＯＰ１は、フライングコンデンサＦＣの一端を低電位側に引き下げる必要がない。そのため、第１の演算増幅器ＯＰ１は、図１４に示すようにｐチャネル型演算増幅器により構成できる。従って、ｐチャネル型演算増幅器の第１の駆動部の電流源に流れる電流値を小さくできるため、より低消費電力化が可能となる。

また振幅電圧ＶＣＯＭＷの電位が高電位側電圧ＶＣＯＭＨの電位より高い場合には、第２の演算増幅器ＯＰ２は、高電位側電圧ＶＣＯＭＨが下がらない程度に電流を供給できればよい。そのため第２の演算増幅器ＯＰ２は、図１５に示すようにｎチャネル型演算増幅器により構成できる。従って、ｎチャネル型演算増幅器の第２の駆動部の電流源に流れる電流値を小さくできるため、より低消費電力化が可能となる。

以上のように、本実施形態によれば、演算増幅器の数を削減できると共に、比較例と異なり、高電位側電圧ＶＣＯＭＨを出力する演算増幅器がコモン電極ＣＥの駆動に寄与しないようにすることができる。

なお本実施形態において、以下に述べるように出力インピーダンスを下げるようにすることで、弱い駆動能力を有するチャージポンプ出力であっても画質の劣化を防止できる。

図１１に示す本実施形態におけるコモン電圧生成回路２００の出力インピーダンス下げるためには、選択回路ＳＥＬを構成する第１及び第２の出力スイッチ素子ＳＷＯ１、ＳＷＯ２が導通状態になったときのインピーダンスを下げることが有効である。例えば第１及び第２の出力スイッチ素子ＳＷＯ１、ＳＷＯ２がＭＯＳトランジスタにより構成される場合、各ＭＯＳトランジスタのチャネル幅Ｗを大きくすることが有効である。

第１及び第２の出力スイッチ素子ＳＷＯ１、ＳＷＯ２がＭＯＳトランジスタにより構成される場合、第１及び第２の出力スイッチ素子ＳＷＯ１、ＳＷＯ２をそれぞれ第１及び第２の出力トランジスタということができる。この場合、第１及び第２の出力トランジスタのゲート電圧の振幅を、高電位側電圧ＶＣＯＭＨと低電位側電圧ＶＣＯＭＬとの間の電圧差より大きくすることでも、出力インピーダンスを下げることができる。

上述したように、低電位側電圧ＶＣＯＭＬはシステム接地電源電圧ＶＳＳより低いため、本実施形態におけるコモン電圧生成回路２００は、いわゆるトリプルウェル構造で形成される。従って、トリプルウェル構造を形成するプロセスにより形成されるＭＯＳトランジスタの耐圧は、当該プロセスで最も高い耐圧となる。この場合、第１及び第２の出力トランジスタのゲート電圧の振幅が高電位側電圧ＶＣＯＭＨと低電位側電圧ＶＣＯＭＬとの間の電圧差である場合に比べて、該振幅を高電位側電圧ＶＣＯＭＨと低電位側電圧ＶＣＯＭＬとの間の電圧差より大きくすることで、トランジスタがオン状態になったときに、インピーダンスをより低下させることができるようになる。

図２４に、図４に示す電源回路における電位関係の説明図を示す。

本実施形態におけるコモン電圧生成回路を内蔵する電源回路が、図４に示すように走査電圧生成回路を含む場合、走査電圧の高電位側電圧及び低電位側電圧の間の電圧が非常に大きいため、高耐圧プロセスを用いて形成される。そのため、第１及び第２の出力トランジスタのゲート電圧の振幅を、走査線に印加される走査電圧の振幅と同じにすることで、トランジスタのインピーダンスをより低くできる。

この場合、図２５に示すようなゲート電圧が、第１及び第２の出力トランジスタに供給されることになる。

同様に、低電位側電圧生成回路２１０を構成する第１〜第４のスイッチ素子ＳＷ１〜ＳＷ４がＭＯＳトランジスタにより構成される場合、各ＭＯＳトランジスタのゲート電圧の振幅を次のようにすることが望ましい。

即ち、第１及び第２のスイッチ素子ＳＷ１、ＳＷ２を構成するＭＯＳトランジスタのゲート電圧の振幅が、振幅電圧ＶＣＯＭＷと高電位側電圧ＶＣＯＭＨとの間の電圧差より大きいことが望ましい。また、第３及び第４のスイッチ素子ＳＷ３、ＳＷ４を構成するＭＯＳトランジスタのゲート電圧の振幅が、システム接地電源電圧ＶＳＳ（第１の電源電圧）と低電位側電圧ＶＣＯＭＬとの間の電圧差より大きいことが望ましい。こうすることで、各ＭＯＳトランジスタがオン状態になったときに、よりインピーダンスを低下させることができるので、チャージポンプ動作による昇圧効率を向上させることができるようになる。

また本実施形態におけるコモン電圧生成回路を内蔵する電源回路が、図４に示すように走査電圧生成回路を含む場合、第１〜第４のスイッチ素子ＳＷ１〜ＳＷ４を構成するＭＯＳトランジスタのゲート電圧の振幅を、走査線に印加される走査電圧の振幅と同じにすることで、トランジスタのインピーダンスをより低くできる。そのため、チャージポンプ動作による昇圧効率をより一層向上させることができる。

この場合、図２６に示すようなゲート電圧が、第１〜第４のスイッチ素子ＳＷ１〜ＳＷ４を構成するＭＯＳトランジスタに供給されることになる。

３． チャージクロック発生回路
また低消費電力でコモン電圧の高電位側電圧及び低電位側電圧を発生させたとしても、コモン電極の負荷が大きい場合、コモン電圧が変動すると、液晶パネルの画質を劣化させる要因となることがある。そのため、コモン電極の負荷が大きい場合であっても、低消費電力で安定したコモン電圧の高電位側電圧ＶＣＯＭＨ及び低電位側電圧ＶＣＯＭＬを発生させることが望ましい。

そこで本実施形態では、図９〜図１１のコモン電圧生成回路１００、１２０、２００のいずれかの内部又は外部にチャージクロック発生回路を設けることができる。

図２７に、本実施形態におけるチャージクロック発生回路の説明図を示す。

チャージクロック発生回路３００は、例えば図１２に示すチャージクロックＣＫ１Ｐ、ＣＫ２Ｐ、ＣＫ３Ｐ、ＣＫ１Ｎを生成する。より具体的には、チャージクロック発生回路３００は、チャージクロック設定レジスタ３１０の設定値に基づいて、チャージクロックＣＫ１Ｐ、ＣＫ２Ｐ、ＣＫ３Ｐ、ＣＫ１Ｎを生成する。このとき、チャージクロック発生回路３００は、極性反転信号ＰＯＬの論理レベルに基づき、低電位側電圧ＶＣＯＭＬをコモン電圧ＶＣＯＭとして出力する期間のみ、チャージクロック設定レジスタ３１０の設定値に対応したチャージクロックＣＫ１Ｐ、ＣＫ２Ｐ、ＣＫ３Ｐ、ＣＫ１Ｎを生成する。

チャージクロック設定レジスタ３１０には、上述のチャージポンプ動作を行うためのチャージクロックＣＫ１Ｐ、ＣＫ２Ｐ、ＣＫ３Ｐ、ＣＫ１Ｎの周波数を設定するための制御データが設定される。チャージクロック設定レジスタ３１０に設定される制御データは、例えばコントローラ４０又は図示しないホストによって設定される。

チャージクロック発生回路３００は、チャージクロック設定レジスタ３１０に設定された制御データに対応した周波数のチャージクロックＣＫ１Ｐ、ＣＫ２Ｐ、ＣＫ３Ｐ、ＣＫ１Ｎを、低電位側電圧ＶＣＯＭＬをコモン電圧ＶＣＯＭとして出力する期間のみ出力する。即ち、高電位側電圧ＶＣＯＭＨをコモン電圧ＶＣＯＭとして出力する期間では、チャージクロック発生回路３００は、チャージクロック設定レジスタ３１０に設定された制御データに関わらず、所定の周波数のチャージクロックＣＫ１Ｐ、ＣＫ２Ｐ、ＣＫ３Ｐ、ＣＫ１Ｎを出力できる。

チャージクロック発生回路３００には、発振回路３２０から互いに周波数が異なる複数の基準クロックＲＣＬＫ１〜ＲＣＬＫ４が供給される。この場合、チャージクロック発生回路３００は、極性反転信号ＰＯＬに基づいて高電位側電圧ＶＣＯＭＨをコモン電圧ＶＣＯＭとして出力する期間では、例えば基準クロックＲＣＬＫ４の周波数でチャージクロックＣＫ１Ｐ、ＣＫ２Ｐ、ＣＫ３Ｐ、ＣＫ１Ｎを生成する。またチャージクロック発生回路３００は、極性反転信号ＰＯＬに基づいて低電位側電圧ＶＣＯＭＬをコモン電圧ＶＣＯＭとして出力する期間では、基準クロックＲＣＬＫ１〜ＲＣＬＫ４のうちチャージクロック設定レジスタ３１０の設定値に基づいて選択された基準クロックの周波数でチャージクロックＣＫ１Ｐ、ＣＫ２Ｐ、ＣＫ３Ｐ、ＣＫ１Ｎを生成する。

図２８に、図２７のチャージクロック発生回路３００の動作例のタイミング図を示す。

図２８では、極性反転信号ＰＯＬがＨレベルであって、高電位側電圧ＶＣＯＭＨをコモン電圧ＶＣＯＭとして出力する期間（ＶＣＯＭＨ供給期間）では、チャージクロック発生回路３００が、基準クロックＲＣＬＫ４の周波数でチャージクロックＣＫ１Ｐ、ＣＫ２Ｐ、ＣＫ３Ｐ、ＣＫ１Ｎを生成している。

また、低電位側電圧ＶＣＯＭＬをコモン電圧ＶＣＯＭとして出力する期間（ＶＣＯＭＬ供給期間）では、チャージクロック発生回路３００が、基準クロックＲＣＬＫ１〜ＲＣＬＫ４のうちチャージクロック設定レジスタ３１０の設定値に基づいて選択された基準クロックの周波数でチャージクロックＣＫ１Ｐ、ＣＫ２Ｐ、ＣＫ３Ｐ、ＣＫ１Ｎを生成している。

例えばチャージクロック発生回路３００は、チャージクロック設定レジスタ３１０に設定された制御データに基づいて、基準クロックＲＣＬＫ１〜ＲＣＬＫ４のうち１つの基準クロックを選択するセレクタを含むことができる。そして該セレクタの出力に基づいて、図２８に示すチャージクロックＣＫ１Ｐ、ＣＫ２Ｐ、ＣＫ３Ｐ、ＣＫ１Ｎを生成することができる。この場合、上記のセレクタの出力の立ち上がりエッジに同期してチャージクロックＣＫ１Ｐを立ち上がらせた後、チャージクロックＣＫ２Ｐを立ち下がらせる。その後、チャージクロックＣＫ２Ｐを立ち上がらせた後、チャージクロックＣＫ１Ｐを立ち下がらせる。この後、チャージクロックＣＫ１Ｐが、上記のセレクタの出力の立ち上がりエッジに同期して立ち上がらせる。こうして１周期のチャージクロックＣＫ１Ｐ、ＣＫ２Ｐを生成する。同様にチャージクロックＣＫ３Ｐ、ＣＫ１Ｎを生成することができる。

ＶＣＯＭＨ供給期間及びＶＣＯＭＬ供給期間の各期間におけるチャージポンプ動作については、図１２と同様であるため説明を省略する。

なおチャージクロック発生回路３００は、図２８に示したタイミングのチャージクロックを発生させるものに限定されるものではない。

以上のように、チャージクロック発生回路３００によってチャージクロックＣＫ１Ｐ、ＣＫ２Ｐ、ＣＫ３Ｐ、ＣＫ１Ｎを生成させることによって、高電位側電圧ＶＣＯＭＨをコモン電極に供給する期間及び低電位側電圧ＶＣＯＭＬをコモン電極に供給する期間のうち、低電位側電圧ＶＣＯＭＬをコモン電極に供給する期間において、チャージクロック設定レジスタ３１０の設定値に対応した周波数でチャージポンプ動作を行わせることができる。これにより、コモン電極の負荷が大きい場合であっても、低電位側電圧ＶＣＯＭＬを安定して供給できるようになり、画質の劣化を防止できる。

なおチャージクロック発生回路３００のみならず、チャージクロック設定レジスタ３１０及び発振回路３２０の少なくとも１つを図９〜図１１のコモン電圧生成回路１００、１２０、２００のいずれかの内部に設けることができる。

なお、本発明は上述した実施の形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。例えば、本発明は上述の液晶表示パネルの駆動に適用されるものに限らず、エレクトロクミネッセンス、プラズマディスプレイ装置の駆動に適用可能である。

また、本発明のうち従属請求項に係る発明においては、従属先の請求項の構成要件の一部を省略する構成とすることもできる。また、本発明の１の独立請求項に係る発明の要部を、他の独立請求項に従属させることもできる。

本実施形態のコモン電圧生成回路を適用した液晶装置のブロック図の例。 図１のデータ線駆動回路の構成例のブロック図。 図１の走査線駆動回路の構成例のブロック図。 図１の電源回路の構成例のブロック図。 図４の走査電圧生成回路の構成例のブロック図。 図１の表示パネルの駆動波形の一例を示す図。 コモン電極の極性反転駆動の説明図。 図４のコモン電圧生成回路の模式的な構成例を示す図。 本実施形態におけるコモン電圧生成回路の原理的構成の一例を示す図。 本実施形態におけるコモン電圧生成回路の原理的構成の他の例を示す図。 本実施形態におけるコモン電圧生成回路の構成例の回路図。 図１１のコモン電圧生成回路の動作例のタイミング図。 図１３（Ａ）、（Ｂ）は低電位側電圧生成回路の各フェーズにおける等価回路を示す図。 ｐチャネル型演算増幅器が採用された第１の演算増幅器の構成例の回路図。 ｎチャネル型演算増幅器が採用された第２の演算増幅器の構成例の回路図。 本実施形態の比較例におけるコモン電圧生成回路の構成例の回路図。 第５の演算増幅器を用いて形成された減算回路の構成例を示す図。 第５の演算増幅器を用いて形成された反転増幅回路の構成例を示す図。 第５の演算増幅器を用いて形成された非反転増幅回路の構成例を示す図。 図１６の比較例におけるコモン電圧生成回路の各種電源電圧の一例を模式的に示す図。 ＴＦＴの寄生容量の説明図。 図１１の本実施形態におけるコモン電圧生成回路の各種電源電圧の一例を模式的に示す図。 図２３（Ａ）は本実施形態におけるコモン電圧生成回路の消費電力の説明図。図２３（Ｂ）は比較例におけるコモン電圧生成回路の消費電力の説明図。 図４に示す電源回路における電位関係の説明図。 第１及び第２の出力スイッチ素子を構成するＭＯＳトランジスタのゲート電圧の一例を示す図。 第１〜第４のスイッチ素子を構成するＭＯＳトランジスタのゲート電圧の一例を示す図。 本実施形態におけるチャージクロック発生回路の説明図。 図２７のチャージクロック発生回路３００の動作例のタイミング図。

符号の説明

１０ 液晶装置（表示装置）、１２ 表示パネル、２０ データ線駆動回路、
３０ 走査線駆動回路、４０ コントローラ、５０ 電源回路、
５２ 正方向２倍昇圧回路、５４ 走査電圧生成回路、
５６、１００、１２０、２００ コモン電圧生成回路、６０ 表示ドライバ、
１１０、１３０、２１０ 低電位側電圧生成回路、
３００ チャージクロック発生回路、３１０ チャージクロック設定レジスタ、
３２０ 発振回路、ＢＣ バックアップコンデンサ、ＣＥ コモン電極、
ＣＫ１Ｐ〜ＣＫ３Ｐ、ＣＫ１Ｎ チャージクロック、ＣＬ_ＫＬ 液晶容量、
ＣＳ_ＫＬ 補助容量、ＦＣ フライングコンデンサ、Ｇ_１〜Ｇ_Ｍ、Ｇ_Ｋ 走査線、
ＮＤ１、ＮＤ２、ＮＤＯ 接続ノード、ＯＰ１ 第１の演算増幅器、
ＯＰ２ 第２の演算増幅器、ＰＥ_ＫＬ 画素電極、ＰＯＬ 極性反転信号、
Ｓ_１〜Ｓ_Ｎ、Ｓ_Ｌ データ線、ＳＥＬ 選択回路、
ＳＷ１〜ＳＷ４ 第１〜第４のスイッチ素子、ＳＷＯ１ 第１の出力スイッチ素子、
ＳＷＯ２ 第２の出力スイッチ素子、ＴＣ１〜ＴＣ５ 外部接続端子、
ＶＣＯＭ コモン電圧、ＶＣＯＭＨ コモン電圧の高電位側電圧、
ＶＣＯＭＬ コモン電圧の低電位側電圧、ＶＣＯＭＷ コモン電圧の振幅電圧、
ＶＯＵＴ 電源電圧（第２の電源電圧）、
ＶＳＳ システム接地電源電圧（第１の電源電圧）

Claims (19)

1. 電気光学装置の走査線及びデータ線により特定される画素電極と電気光学物質を挟んで対向するコモン電極に印加されるコモン電圧を生成するためのコモン電圧生成回路であって、
   第１の電源電圧を基準に前記コモン電圧の振幅電圧を出力する第１の演算増幅器と、
   前記第１の電源電圧を基準に前記コモン電圧の高電位側電圧を出力する第２の演算増幅器と、
   一端に第１の電圧が供給されるバックアップコンデンサの他端に、前記高電位側電圧を基準に前記振幅電圧だけ低電位の前記コモン電圧の低電位側電圧をチャージポンプ動作により生成して供給する低電位側電圧生成回路とを含み、
   前記高電位側電圧又は前記低電位側電圧を、前記コモン電極に供給することを特徴とするコモン電圧生成回路。
2. 請求項１において、
   前記低電位側電圧生成回路が、
   直列に接続された第１及び第２のスイッチ素子と、
   直列に接続された第３及び第４のスイッチ素子とを含み、
   前記第１のスイッチ素子の一端に、前記振幅電圧が供給され、
   前記第２のスイッチ素子の一端に、前記高電位側電圧が供給され、
   前記第３のスイッチ素子の一端に、前記第１の電源電圧が供給され、
   前記第１の電圧は、前記第１の電源電圧であり、
   前記第１のスイッチ素子の他端は、フライングコンデンサの一端と接続され、
   前記第２のスイッチ素子の他端は、前記フライングコンデンサの前記一端と接続され、
   前記第３のスイッチ素子の他端は、前記フライングコンデンサの他端と接続され、
   前記第４のスイッチ素子の一端は、前記バックアップコンデンサの前記他端と接続され、
   前記第４のスイッチ素子の他端は、前記フライングコンデンサの前記他端と接続され、
   第１の期間では、前記第１のスイッチ素子がオン、前記第２のスイッチ素子がオフとなって前記フライングコンデンサの前記一端に前記振幅電圧を供給すると共に、前記第３のスイッチ素子がオン、前記第４のスイッチ素子がオフし、
   前記第１の期間に続く第２の期間では、前記第１のスイッチ素子がオフ、前記第２のスイッチ素子がオンとなって前記フライングコンデンサの前記一端に前記高電位側電圧を供給すると共に、前記第３のスイッチ素子がオフ、前記第４のスイッチ素子がオンとなって前記バックアップコンデンサの前記他端に、前記フライングコンデンサの前記他端の電圧を供給することを特徴とするコモン電圧生成回路。
3. 請求項２において、
   前記第１及び第２のスイッチ素子はＭＯＳトランジスタであり、前記第１及び第２のスイッチ素子を構成するＭＯＳトランジスタのゲート電圧の振幅が、前記振幅電圧と前記高電位側電圧との間の電圧差より大きく、
   前記第３及び第４のスイッチ素子はＭＯＳトランジスタであり、前記第３及び第４のスイッチ素子を構成するＭＯＳトランジスタのゲート電圧の振幅が、前記第１の電源電圧と前記低電位側電圧との間の電圧差より大きいことを特徴とするコモン電圧生成回路。
4. 請求項３において、
   前記第１〜第４のスイッチ素子を構成するＭＯＳトランジスタのゲート電圧の振幅が、
   前記走査線に印加される走査電圧の振幅と同じであることを特徴とするコモン電圧生成回路。
5. 請求項１乃至４のいずれかにおいて、
   前記第２の演算増幅器が、
   ボルテージフォロワ接続された演算増幅器であり、ｎチャネル型駆動トランジスタによりその出力が駆動され、
   前記振幅電圧が、前記高電位側電圧より高い電位であることを特徴とするコモン電圧生成回路。
6. 請求項５において、
   前記第２の演算増幅器が、
   第２の差動部と第２の駆動部とを含み、ボルテージフォロワ接続することにより形成され、
   前記第２の駆動部が、
   一端が第２の電源電圧側に接続され他端が前記第２の演算増幅器の出力側に接続された電流源と、
   一端が前記第１の電源電圧側に接続され他端が前記第２の演算増幅器の出力側に接続されたｎチャネル型駆動トランジスタとを含むことを特徴とするコモン電圧生成回路。
7. 請求項１乃至５のいずれかにおいて、
   前記第１の演算増幅器が、
   ボルテージフォロワ接続された演算増幅器であり、ｐチャネル型駆動トランジスタによりその出力が駆動されることを特徴とするコモン電圧生成回路。
8. 請求項７において、
   前記第１の演算増幅器が、
   第１の差動部と第１の駆動部とを含み、ボルテージフォロワ接続することにより形成され、
   前記第１の駆動部が、
   一端が第２の電源電圧側に接続され他端が前記第１の演算増幅器の出力側に接続されたｐチャネル型駆動トランジスタと、
   一端が前記第１の電源電圧側に接続され他端が前記第１の演算増幅器の出力側に接続された電流源とを含むことを特徴とするコモン電圧生成回路。
9. 請求項６において、
   前記第１の演算増幅器が、
   ボルテージフォロワ接続された演算増幅器であり、ｐチャネル型駆動トランジスタによりその出力が駆動されることを特徴とするコモン電圧生成回路。
10. 請求項９において、
    前記第１の演算増幅器が、
    第１の差動部と第１の駆動部とを含み、ボルテージフォロワ接続することにより形成され、
    前記第１の駆動部が、
    一端が前記第２の電源電圧側に接続され他端が前記第１の演算増幅器の出力側に接続されたｐチャネル型駆動トランジスタと、
    一端が前記第１の電源電圧側に接続され他端が前記第１の演算増幅器の出力側に接続された電流源とを含むことを特徴とするコモン電圧生成回路。
11. 請求項１乃至１０のいずれかにおいて、
    一端に前記高電位側電圧が供給される第１の出力トランジスタと、
    一端に前記低電位側電圧が供給される第２の出力トランジスタとを含み、
    前記第１の出力トランジスタの他端と前記第２の出力トランジスタの他端とが接続され、
    前記第１及び第２の出力トランジスタのゲート電圧の振幅が、それぞれ前記高電位側電圧と前記低電位側電圧との間の電圧差より大きいことを特徴とするコモン電圧生成回路。
12. 請求項１１において、
    前記第１及び第２の出力トランジスタのゲート電圧の振幅が、
    前記走査線に印加される走査電圧の振幅と同じであることを特徴とするコモン電圧生成回路。
13. 請求項１乃至１２のいずれかにおいて、
    前記高電位側電圧を前記コモン電極に供給する期間及び前記低電位側電圧を前記コモン電極に供給する期間のうち、前記低電位側電圧を前記コモン電極に供給する期間において前記チャージポンプ動作を行うためのチャージクロックの周波数を設定するためのチャージクロック設定レジスタを含み、
    前記高電位側電圧を前記コモン電極に供給する期間では、前記チャージクロック設定レジスタの設定値にかかわらず、所定の周波数のチャージクロックに基づいてチャージポンプ動作を行い、
    前記低電位側電圧を前記コモン電極に供給する期間では、前記チャージクロック設定レジスタの設定値に対応した周波数のチャージクロックに基づいて前記チャージポンプ動作を行うことを特徴とするコモン電圧生成回路。
14. 請求項１乃至１３のいずれか記載のコモン電圧生成回路を含むことを特徴とする電源回路。
15. 複数の走査線及び複数のデータ線を含む電気光学装置の電源供給を行うための電源回路であって、
    請求項１乃至１３のいずれか記載のコモン電圧生成回路と、
    前記走査線の走査電圧を生成すると共に、前記走査電圧の高電位側電圧及び低電位側電圧を前記コモン電圧生成回路に供給する走査電圧生成回路とを含むことを特徴とする電源回路。
16. 複数の走査線及び複数のデータ線を含む電気光学装置を駆動するための表示ドライバであって、
    請求項１５記載の電源回路と、
    前記走査電圧を用いて、前記走査線を駆動する走査線駆動回路を含むことを特徴とする表示ドライバ。
17. 請求項１６において、
    表示データに基づいて、前記データ線を駆動するデータ線駆動回路を含むことを特徴とする表示ドライバ。
18. 複数の走査線及び複数のデータ線を含む電気光学装置を駆動するための表示ドライバであって、
    請求項１４記載の電源回路と、
    表示データに基づいて、前記データ線を駆動するデータ線駆動回路を含むことを特徴とする表示ドライバ。
19. 請求項１乃至１３のいずれか記載のコモン電圧生成回路を含み、該コモン電圧生成回路によって生成されたコモン電圧を用いて液晶表示を行うことを特徴とする表示装置。

Images