KR102405182B1

KR102405182B1 - 부스팅 전압 발생 회로 및 이를 포함하는 표시 장치

Info

Publication number: KR102405182B1
Application number: KR1020150111047A
Authority: KR
Inventors: 황준호; 김호인; 이심호
Original assignee: 삼성디스플레이 주식회사
Priority date: 2015-08-06
Filing date: 2015-08-06
Publication date: 2022-06-08
Also published as: US20170039981A1; KR20170018173A; US10147384B2

Abstract

부스팅 전압 발생 회로는 스위칭부, 제어부 및 부스팅부를 포함한다. 스위칭부는 제1 프레임 신호를 수신하는 제1 입력 단자 및 제1 프레임 신호의 위상과 반대 위상을 가지는 제2 프레임 신호를 수신하는 제2 입력 단자와 연결되고, 제1 입력 단자의 전압 및 제2 입력 단자의 전압에 기초하여 제1 스위칭 신호 및 제2 스위칭 신호를 발생한다. 제어부는 제1 입력 단자 및 제2 입력 단자와 연결되고, 모드 선택 신호에 기초하여 제1 입력 단자 및 제2 입력 단자를 접지 전압과 선택적으로 연결시킨다. 부스팅부는 제1 스위칭 신호, 제2 스위칭 신호, 제1 피드백 전압 및 제2 피드백 전압에 기초하여 제1 부스팅 전압 및 제2 부스팅 전압을 발생한다.

Description

부스팅 전압 발생 회로 및 이를 포함하는 표시 장치{BOOSTING VOLTAGE GENERATOR AND DISPLAY APPARATUS INCLUDING THE SAME}

본 발명은 표시 장치에 관한 것으로서, 더욱 상세하게는 표시 패널에 부스팅 전압을 제공하는 부스팅 전압 발생 회로 및 상기 부스팅 전압 발생 회로를 포함하는 표시 장치에 관한 것이다.

일반적으로, 액정 표시 장치는 픽셀 전극을 포함하는 제1 기판, 공통 전극을 포함하는 제2 기판 및 상기 기판들 사이에 개재되는 액정층을 포함한다. 상기 두 전극에 전압을 인가하여 액정층에 전계를 생성하고, 이 전계의 세기를 조절하여 액정층을 통과하는 빛의 투과율을 조절함으로써 원하는 화상을 얻을 수 있다.

액정 표시 장치의 표시 패널에 포함되는 단위 픽셀들을 하이 픽셀과 로우 픽셀로 나누어 구동하여 측면 시인성을 개선할 수 있다. 이 때, 하이 픽셀의 전압을 부스팅(boosting)함으로써 액정 표시 장치의 측면 시인성을 더욱 개선하는 구동 방식이 연구되고 있다.

본 발명의 일 목적은 부스팅 전압을 동작 모드에 따라 효과적으로 조절할 수 있는 부스팅 전압 발생 회로를 제공하는 것이다.

본 발명의 다른 목적은 상기 부스팅 전압 발생 회로를 포함하여 표시 품질이 향상된 표시 장치를 제공하는 것이다.

상기 일 목적을 달성하기 위해, 본 발명의 실시예들에 따른 부스팅 전압 발생 회로는 스위칭부, 제어부 및 부스팅부를 포함한다. 상기 스위칭부는 제1 프레임 신호를 수신하는 제1 입력 단자 및 상기 제1 프레임 신호의 위상과 반대 위상을 가지는 제2 프레임 신호를 수신하는 제2 입력 단자와 연결되고, 상기 제1 입력 단자의 전압 및 상기 제2 입력 단자의 전압에 기초하여 제1 스위칭 신호 및 제2 스위칭 신호를 발생한다. 상기 제어부는 상기 제1 입력 단자 및 상기 제2 입력 단자와 연결되고, 모드 선택 신호에 기초하여 상기 제1 입력 단자 및 상기 제2 입력 단자를 접지 전압과 선택적으로 연결시킨다. 상기 부스팅부는 상기 제1 스위칭 신호, 상기 제2 스위칭 신호, 제1 피드백 전압 및 제2 피드백 전압에 기초하여 제1 부스팅 전압 및 제2 부스팅 전압을 발생한다.

상기 모드 선택 신호가 제1 논리 레벨을 가지는 경우에, 상기 제1 및 제2 입력 단자들은 상기 접지 전압과 연결되지 않고, 상기 제1 및 제2 부스팅 전압들은 제1 전압 레벨과 제2 전압 레벨 사이에서 스윙할 수 있다. 상기 모드 선택 신호가 제2 논리 레벨을 가지는 경우에, 상기 제1 및 제2 입력 단자들은 상기 접지 전압과 연결되고, 상기 제1 및 제2 부스팅 전압들은 제3 전압 레벨을 유지할 수 있다.

일 실시예에서, 상기 제어부는 제1 저항, 제2 저항 및 제1 트랜지스터를 포함할 수 있다. 상기 제1 저항은 상기 제1 및 제2 입력 단자들과 연결되는 제1 단, 및 제2 단을 포함할 수 있다. 상기 제2 저항은 상기 모드 선택 신호와 연결되는 제1 단, 및 제2 단을 포함할 수 있다. 상기 제1 트랜지스터는 상기 제1 저항의 제2 단과 연결되는 제1 전극, 상기 제2 저항의 제2 단과 연결되는 제어 전극, 및 상기 접지 전압과 연결되는 제2 전극을 포함할 수 있다.

일 실시예에서, 상기 제어부는 제1 스위치를 포함할 수 있다. 상기 제1 스위치는 상기 제1 및 제2 입력 단자들과 연결되는 제1 단, 및 상기 접지 전압과 연결되는 제2 단을 포함하고, 상기 모드 선택 신호에 기초하여 선택적으로 턴온될 수 있다.

일 실시예에서, 상기 스위칭부는 제1 스위칭 신호 발생부 및 제2 스위칭 신호 발생부를 포함할 수 있다. 상기 제1 스위칭 신호 발생부는 상기 제1 입력 단자가 제1 전압 레벨을 가지는 경우에 제1 기준 전압에 기초하여 상기 제1 스위칭 신호를 발생하고, 상기 제1 입력 단자가 제2 전압 레벨을 가지는 경우에 제2 기준 전압에 기초하여 상기 제1 스위칭 신호를 발생할 수 있다. 상기 제2 스위칭 신호 발생부는 상기 제2 입력 단자가 상기 제1 전압 레벨을 가지는 경우에 상기 제1 기준 전압에 기초하여 상기 제2 스위칭 신호를 발생하고, 상기 제2 입력 단자가 상기 제2 전압 레벨을 가지는 경우에 상기 제2 기준 전압에 기초하여 상기 제2 스위칭 신호를 발생할 수 있다.

일 실시예에서, 상기 부스팅부는 제1 부스팅 전압 발생부 및 제2 부스팅 전압 발생부를 포함할 수 있다. 상기 제1 부스팅 전압 발생부는 상기 제2 스위칭 신호 및 상기 제1 피드백 전압에 기초하여 상기 제1 부스팅 전압을 발생할 수 있다. 상기 제2 부스팅 전압 발생부는 상기 제1 스위칭 신호 및 상기 제2 피드백 전압에 기초하여 상기 제2 부스팅 전압을 발생할 수 있다.

상기 다른 목적을 달성하기 위해, 본 발명의 실시예들에 따른 표시 장치는 타이밍 제어 회로, 부스팅 전압 발생 회로 및 표시 패널을 포함한다. 상기 타이밍 제어 회로는 입력 영상 데이터에 기초하여 출력 영상 데이터를 발생하고, 상기 입력 영상 데이터를 분석하여 모드 선택 신호를 발생하며, 프레임 주기를 나타내고 서로 반대 위상을 가지는 제1 프레임 신호 및 제2 프레임 신호를 발생한다. 상기 부스팅 전압 발생 회로는 상기 제1 프레임 신호, 상기 제2 프레임 신호 및 상기 모드 선택 신호에 기초하여 제1 부스팅 전압 및 제2 부스팅 전압을 발생한다. 상기 표시 패널은 복수의 픽셀들을 포함하고, 상기 출력 영상 데이터, 상기 제1 부스팅 전압 및 상기 제2 부스팅 전압에 기초하여 동작한다. 상기 부스팅 전압 발생 회로는 스위칭부, 제어부 및 부스팅부를 포함한다. 상기 스위칭부는 상기 제1 프레임 신호를 수신하는 제1 입력 단자 및 상기 제2 프레임 신호를 수신하는 제2 입력 단자와 연결되고, 상기 제1 입력 단자의 전압 및 상기 제2 입력 단자의 전압에 기초하여 제1 스위칭 신호 및 제2 스위칭 신호를 발생한다. 상기 제어부는 상기 제1 입력 단자 및 상기 제2 입력 단자와 연결되고, 상기 모드 선택 신호에 기초하여 상기 제1 입력 단자 및 상기 제2 입력 단자를 접지 전압과 선택적으로 연결시킨다. 상기 부스팅부는 상기 제1 스위칭 신호, 상기 제2 스위칭 신호, 제1 피드백 전압 및 제2 피드백 전압에 기초하여 상기 제1 부스팅 전압 및 상기 제2 부스팅 전압을 발생한다.

일 실시예에서, 상기 타이밍 제어 회로는 상기 입력 영상 데이터에 기초하여 상기 표시 패널에 표시되는 목표 영상이 기준 패턴을 포함하지 않는 제1 동작 모드에서 상기 모드 선택 신호를 상기 제1 논리 레벨로 설정할 수 있다. 상기 타이밍 제어 회로는 상기 목표 영상이 상기 기준 패턴을 포함하는 제2 동작 모드에서 상기 모드 선택 신호를 상기 제2 논리 레벨로 설정할 수 있다.

일 실시예에서, 상기 표시 패널에 인가되는 데이터 전압들의 극성은, 상기 제1 동작 모드에서 1-픽셀 단위로 반전되며 상기 제2 동작 모드에서 6-픽셀 단위로 반전될 수 있다.

일 실시예에서, 상기 복수의 픽셀들은 제1 픽셀 및 제2 픽셀을 포함할 수 있다. 상기 제1 픽셀은 제1 하이 픽셀 및 제1 로우 픽셀을 포함할 수 있다. 상기 제2 픽셀은 상기 제1 픽셀과 제1 방향으로 이웃하고, 제2 하이 픽셀 및 제2 로우 픽셀을 포함할 수 있다. 상기 제1 부스팅 전압은 상기 제1 하이 픽셀에 인가되고, 상기 제2 부스팅 전압은 상기 제2 하이 픽셀에 인가될 수 있다.

상기 제1 하이 픽셀은, 제1 하이 픽셀 전극, 제1 데이터 전압을 상기 제1 하이 픽셀 전극에 인가하는 제1 트랜지스터, 및 상기 제1 부스팅 전압을 상기 제1 하이 픽셀 전극에 인가하는 제2 트랜지스터를 포함할 수 있다. 상기 제1 로우 픽셀은, 제1 로우 픽셀 전극, 및 상기 제1 데이터 전압을 상기 제1 로우 픽셀 전극에 인가하는 제3 트랜지스터를 포함할 수 있다.

일 실시예에서, 상기 제1 부스팅 전압을 제공하는 제1 부스팅 라인은 상기 제1 방향으로 연장될 수 있다.

일 실시예에서, 상기 제1 부스팅 전압을 제공하는 제1 부스팅 라인은 상기 제1 방향과 교차하는 제2 방향으로 연장될 수 있다.

상기 제1 피드백 전압 및 상기 제2 피드백 전압은 상기 표시 패널로부터 제공될 수 있다.

상기 다른 목적을 달성하기 위해, 본 발명의 실시예들에 따른 표시 장치는 타이밍 제어 회로 및 표시 패널을 포함한다. 상기 타이밍 제어 회로는 입력 영상 데이터에 기초하여 출력 영상 데이터를 발생하고, 상기 입력 영상 데이터를 분석하여 모드 선택 신호를 발생하고, 프레임 주기를 나타내고 서로 반대 위상을 가지는 제1 프레임 신호 및 제2 프레임 신호를 발생하며, 상기 제1 프레임 신호, 상기 제2 프레임 신호 및 상기 모드 선택 신호에 기초하여 제1 부스팅 전압 및 제2 부스팅 전압을 발생한다. 상기 표시 패널은 복수의 픽셀들을 포함하고, 상기 출력 영상 데이터, 상기 제1 부스팅 전압 및 상기 제2 부스팅 전압에 기초하여 동작한다. 상기 타이밍 제어 회로는 부스팅 전압 발생 회로를 포함한다. 상기 부스팅 전압 발생 회로는 스위칭부, 제어부 및 부스팅부를 포함한다. 상기 스위칭부는 상기 제1 프레임 신호를 수신하는 제1 입력 단자 및 상기 제2 프레임 신호를 수신하는 제2 입력 단자와 연결되고, 상기 제1 입력 단자의 전압 및 상기 제2 입력 단자의 전압에 기초하여 제1 스위칭 신호 및 제2 스위칭 신호를 발생한다. 상기 제어부는 상기 제1 입력 단자 및 상기 제2 입력 단자와 연결되고, 상기 모드 선택 신호에 기초하여 상기 제1 입력 단자 및 상기 제2 입력 단자를 접지 전압과 선택적으로 연결시킨다. 상기 부스팅부는 상기 제1 스위칭 신호, 상기 제2 스위칭 신호, 제1 피드백 전압 및 제2 피드백 전압에 기초하여 상기 제1 부스팅 전압 및 상기 제2 부스팅 전압을 발생한다.

상기와 같은 본 발명의 실시예들에 따른 부스팅 전압 발생 회로는, 제1 동작 모드에서 전압 레벨이 스윙하고 제2 동작 모드에서 전압 레벨이 고정된 부스팅 전압을 발생할 수 있다. 제1 동작 모드에서 부스팅 기능을 활성화함으로써 표시 장치의 표시 품질을 개선할 수 있으며, 제2 동작 모드에서 부스팅 기능을 비활성화함으로써 표시 패널에 인가되는 픽셀 전압의 왜곡 및 표시 장치의 표시 품질의 열화를 방지할 수 있다.

도 1은 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이다.
도 2는 본 발명의 실시예들에 따른 부스팅 전압 발생 회로를 나타내는 블록도이다.
도 3은 본 발명의 실시예들에 따른 부스팅 전압 발생 회로에 포함되는 스위칭부의 일 예를 나타내는 회로도이다.
도 4 및 5는 본 발명의 실시예들에 따른 부스팅 전압 발생 회로에 포함되는 제어부의 예들을 나타내는 회로도들이다.
도 6은 본 발명의 실시예들에 따른 부스팅 전압 발생 회로에 포함되는 부스팅부의 일 예를 나타내는 회로도이다.
도 7은 본 발명의 실시예들에 따른 부스팅 전압 발생 회로의 동작을 설명하기 위한 타이밍도이다.
도 8a 및 8b는 동작 모드에 따른 표시 패널의 극성 패턴을 나타내는 도면들이다.
도 9 및 10은 본 발명의 실시예들에 따른 표시 장치에 포함되는 표시 패널의 예들을 나타내는 도면들이다.
도 11은 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이다.

이하, 첨부한 도면들을 참조하여, 본 발명의 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.

도 1은 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이다.

도 1을 참조하면, 표시 장치(10)는 표시 패널(100), 타이밍 제어 회로(200), 게이트 구동 회로(300), 데이터 구동 회로(400) 및 부스팅 전압 발생 회로(500)를 포함한다.

표시 패널(100)은 복수의 게이트 라인들(GL) 및 복수의 데이터 라인들(DL)과 연결된다. 복수의 게이트 라인들(GL)은 제1 방향(D1)으로 연장되고, 복수의 데이터 라인들(DL)은 제1 방향(D1)과 교차하는 제2 방향(D2)으로 연장될 수 있다.

표시 패널(100)은 매트릭스 형태로 배치된 복수의 픽셀들을 포함한다. 상기 복수의 픽셀들 각각은 게이트 라인들(GL) 중 하나 및 데이터 라인들(DL) 중 하나와 전기적으로 연결될 수 있다. 예를 들어, 도 9 및 10을 참조하여 후술하는 것처럼, 상기 복수의 픽셀들 각각은 하이 픽셀 및 로우 픽셀을 포함할 수 있다. 표시 패널(100)은 출력 영상 데이터(DAT), 제1 부스팅 전압(VB1) 및 제2 부스팅 전압(VB2)에 기초하여 동작(즉, 영상을 표시)한다.

타이밍 제어 회로(200)는 표시 패널(100)의 동작을 제어하며, 게이트 구동 회로(300), 데이터 구동 회로(400) 및 부스팅 전압 발생 회로(500)의 동작을 제어한다. 타이밍 제어 회로(200)는 외부의 장치(예를 들어, 호스트)로부터 입력 영상 데이터(IDAT) 및 입력 제어 신호(ICONT)를 수신한다. 입력 영상 데이터(IDAT)는 상기 복수의 픽셀들에 대한 입력 픽셀 데이터들을 포함할 수 있다. 입력 제어 신호(ICONT)는 마스터 클럭 신호, 데이터 인에이블 신호, 수직 동기 신호 및 수평 동기 신호 등을 포함할 수 있다.

타이밍 제어 회로(200)는 입력 영상 데이터(IDAT)에 기초하여 출력 영상 데이터(DAT)를 발생한다. 예를 들어, 타이밍 제어 회로(200)는 입력 영상 데이터(IDAT)에 대한 화질 보정, 얼룩 보정, 색 특성 보상(Adaptive Color Correction; ACC) 및/또는 능동 커패시턴스 보상(Dynamic Capacitance Compensation; DCC) 등을 수행하여 출력 영상 데이터(DAT)를 발생할 수 있다. 타이밍 제어 회로(200)는 입력 제어 신호(ICONT)에 기초하여 게이트 구동 회로(300)의 동작을 제어하기 위한 제1 제어 신호(CONT1)를 발생한다. 제1 제어 신호(CONT1)는 수직 개시 신호, 게이트 클럭 신호 등을 포함할 수 있다. 타이밍 제어 회로(200)는 입력 제어 신호(ICONT)에 기초하여 데이터 구동 회로(400)의 동작을 제어하기 위한 제2 제어 신호(CONT2)를 발생한다. 제2 제어 신호(CONT2)는 수평 개시 신호, 데이터 클럭 신호, 극성 제어 신호, 데이터 로드 신호 등을 포함할 수 있다.

본 발명의 실시예들에 따른 타이밍 제어 회로(200)는, 입력 제어 신호(ICONT)에 기초하여 제1 프레임 신호(FS) 및 제2 프레임 신호(FSB)를 발생한다. 예를 들어, 표시 패널(100)은 복수의 프레임들에서 복수의 프레임 영상들을 표시할 수 있으며, 각 프레임에서 하나의 프레임 영상을 표시할 수 있다. 하나의 프레임 영상을 표시하는데 필요한 시간을 프레임 주기라고 부를 수 있다. 제1 및 제2 프레임 신호들(FS, FSB)은 상기 프레임 주기를 나타내고 서로 반대 위상을 가진다. 제1 및 제2 프레임 신호들(FS, FSB)은 타이밍 제어 회로(200)의 GPO3 및 GPO4 핀들을 통해 각각 출력될 수 있다.

또한, 타이밍 제어 회로(200)는 입력 영상 데이터(IDAT)를 분석하여 모드 선택 신호(MS)를 발생한다. 모드 선택 신호(MS)는 제1 동작 모드 및 제2 동작 모드를 나타낼 수 있다. 상기 제1 동작 모드는 입력 영상 데이터(IDAT)에 기초하여 표시 패널(100)에 표시되는 목표 영상이 기준 패턴을 포함하지 않는 경우를 나타내며, 상기 제2 동작 모드는 상기 목표 영상이 상기 기준 패턴을 포함하는 경우를 나타낼 수 있다. 예를 들어, 상기 기준 패턴은 발열 유발 패턴 및/또는 화질 왜곡 유발 패턴일 수 있다. 모드 선택 신호(MS)는 타이밍 제어 회로(200)의 DEBUG2 핀을 통해 출력될 수 있다. 상기 제1 동작 모드는 정상 동작 모드로 불릴 수 있고, 상기 제2 동작 모드는 전압 스윙 최소화(Voltage Swing Minimization; VSM) 모드로 불릴 수 있다.

일 실시예에서, 표시 패널(100)은 상기 복수의 프레임 영상들의 극성 패턴을 매 프레임마다 변경(예를 들어, 반전)하는 반전 구동 방식으로 동작할 수 있다. 다시 말하면, 표시 패널(100)에 포함되는 상기 복수의 픽셀들 각각에 인가되는 데이터 전압은, 공통 전압에 대해 일정한 주기로 위상이 반전될 수 있다. 상기와 같은 반전 구동 방식에 의해 액정 특성의 열화를 방지할 수 있다. 상기 제1 동작 모드는 상기 데이터 전압의 극성이 제1 방향(D1) 및 제2 방향(D2)으로 1-픽셀 단위로 반전되는 1-DOT 반전 모드일 수 있고, 상기 제2 동작 모드는 상기 데이터 전압의 극성이 제1 방향(D1)으로 6-픽셀 단위로 반전되는 H6-DOT 반전 모드일 수 있다.

게이트 구동 회로(300)는 제1 제어 신호(CONT1)에 기초하여 복수의 게이트 라인들(GL)을 구동하기 위한 게이트 신호들을 발생한다. 게이트 구동 회로(300)는 상기 게이트 신호들을 복수의 게이트 라인들(GL)에 순차적으로 인가할 수 있다.

데이터 구동 회로(400)는 제2 제어 신호(CONT2) 및 디지털 형태의 출력 영상 데이터(DAT)에 기초하여 아날로그 형태의 데이터 전압들을 발생한다. 데이터 구동 회로(400)는 상기 데이터 전압들을 복수의 데이터 라인들(DL)에 순차적으로 인가할 수 있다. 일 실시예에서, 데이터 구동 회로(400)는 쉬프트 레지스터(미도시), 래치(미도시), 신호 처리부(미도시) 및 버퍼부(미도시)를 포함할 수 있다.

부스팅 전압 발생 회로(500)는 제1 프레임 신호(FS), 제2 프레임 신호(FSB) 및 모드 선택 신호(MS)에 기초하여 제1 부스팅 전압(VB1) 및 제2 부스팅 전압(VB2)을 발생한다. 제1 및 제2 부스팅 전압들(VB1, VB2)은 상기 복수의 픽셀들에 제공되며, 상기 하이 픽셀들을 부스팅하는데 이용될 수 있다.

실시예에 따라서, 게이트 구동 회로(300), 데이터 구동 회로(400) 및/또는 부스팅 전압 발생 회로(500)는 표시 패널(100) 상에 실장되거나, 테이프 캐리어 패키지(tape carrier package: TCP) 형태로 표시 패널(100)에 연결될 수 있다. 실시예에 따라서, 게이트 구동 회로(300), 데이터 구동 회로(400) 및/또는 부스팅 전압 발생 회로(500)는 표시 패널(100)에 집적될 수도 있다.

도 2는 본 발명의 실시예들에 따른 부스팅 전압 발생 회로를 나타내는 블록도이다.

도 2를 참조하면, 부스팅 전압 발생 회로(500)는 스위칭부(520), 제어부(540) 및 부스팅부(560)를 포함한다.

스위칭부(520)는 제1 프레임 신호(FS)를 수신하는 제1 입력 단자(NI1) 및 제2 프레임 신호(FSB)를 수신하는 제2 입력 단자(NI2)와 연결된다. 상술한 것처럼, 제2 프레임 신호(FSB)는 제1 프레임 신호(FS)의 위상과 반대 위상을 가진다. 스위칭부(520)는 제1 입력 단자(NI1)의 전압 및 제2 입력 단자(NI2)의 전압에 기초하여 제1 스위칭 신호(SWS) 및 제2 스위칭 신호(SWSB)를 발생한다.

제어부(540)는 제1 입력 단자(NI1) 및 제2 입력 단자(NI2)와 연결된다. 제어부(540)는 모드 선택 신호(MS)에 기초하여 제1 입력 단자(NI1) 및 제2 입력 단자(NI2)를 접지 전압과 선택적으로 연결시킨다. 예를 들어, 모드 선택 신호(MS)가 제1 논리 레벨을 가지는 경우에(예를 들어, 상기 제1 동작 모드에서), 제1 및 제2 입력 단자들(NI1, NI2)은 상기 접지 전압과 연결되지 않을 수 있다. 모드 선택 신호(MS)가 상기 제1 논리 레벨과 다른 제2 논리 레벨을 가지는 경우에(예를 들어, 상기 제2 동작 모드에서), 제1 및 제2 입력 단자들(NI1, NI2)은 상기 접지 전압과 연결될 수 있다. 예를 들어, 상기 제1 논리 레벨은 논리 로우 레벨일 수 있고, 상기 제2 논리 레벨은 논리 하이 레벨일 수 있다.

부스팅부(560)는 제1 스위칭 신호(SWS), 제2 스위칭 신호(SWSB), 제1 피드백 전압(FVB1) 및 제2 피드백 전압(FVB2)에 기초하여 제1 부스팅 전압(VB1) 및 제2 부스팅 전압(VB2)을 발생한다.

일 실시예에서, 제1 및 제2 피드백 전압들(FVB1, FVB2)은 표시 패널(도 1의 100)로부터 제공될 수 있다. 도 1에 도시된 것처럼, 제1 및 제2 부스팅 전압들(VB1, VB2)은 표시 패널(100)에 인가될 수 있고, 표시 패널(100)에 제공되어 감쇄, 지연 등이 발생된 제1 및 제2 부스팅 전압들(VB1, VB2)을 제1 및 제2 피드백 전압들(FVB1, FVB2)로서 각각 획득할 수 있다. 예를 들어, 제1 및 제2 피드백 전압들(FVB1, FVB2)은 부스팅 전압 발생 회로(500)와 가장 멀리 떨어진 표시 패널(100)의 영역으로부터 피드백될 수 있다.

상술한 것처럼, 표시 패널(100)은 상기 반전 구동 방식으로 동작할 수 있다. 상기 반전 구동 방식의 상기 제1 동작 모드에서는 상기 하이 픽셀들에 대한 부스팅이 필요하지만, 상기 반전 구동 방식의 상기 제2 동작 모드에서는 상기 하이 픽셀들에 대한 부스팅이 불필요할 수 있다. 따라서, 제어부(540)는 상기 제1 동작 모드에서 제1 및 제2 입력 단자들(NI1, NI2)과 상기 접지 전압을 연결하지 않아 제1 및 제2 부스팅 전압들(VB1, VB2)이 제1 전압 레벨(예를 들어, 로우 전압 레벨)과 제2 전압 레벨(예를 들어, 하이 전압 레벨) 사이에서 스윙하도록 제어할 수 있고, 상기 제2 동작 모드에서 제1 및 제2 입력 단자들(NI1, NI2)과 상기 접지 전압을 연결하여 제1 및 제2 부스팅 전압들(VB1, VB2)이 상기 제1 및 제2 전압 레벨들과 다른 제3 전압 레벨(예를 들어, 중간 전압 레벨)을 유지하도록 제어할 수 있다.

도 3은 본 발명의 실시예들에 따른 부스팅 전압 발생 회로에 포함되는 스위칭부의 일 예를 나타내는 회로도이다.

도 3을 참조하면, 스위칭부(520)는 제1 스위칭 신호 발생부(522) 및 제2 스위칭 신호 발생부(524)를 포함할 수 있다.

제1 스위칭 신호 발생부(522)는 제1 입력 단자(NI1)가 제1 전압 레벨(예를 들어, 로우 전압 레벨)을 가지는 경우에 제1 기준 전압(REFL)에 기초하여 제1 스위칭 신호(SWS)를 발생하고, 제1 입력 단자(NI1)가 상기 제1 전압 레벨과 다른 제2 전압 레벨(예를 들어, 하이 전압 레벨)을 가지는 경우에 제2 기준 전압(REFH)에 기초하여 제1 스위칭 신호(SWS)를 발생할 수 있다. 예를 들어, 제1 기준 전압(REFL)의 레벨은 제2 기준 전압(REFH)의 레벨보다 낮을 수 있다.

제2 스위칭 신호 발생부(524)는 제2 입력 단자(NI2)가 상기 제1 전압 레벨을 가지는 경우에 제1 기준 전압(REFL)에 기초하여 제2 스위칭 신호(SWSB)를 발생하고, 제2 입력 단자(NI2)가 상기 제2 전압 레벨을 가지는 경우에 제2 기준 전압(REFH)에 기초하여 제2 스위칭 신호(SWSB)를 발생할 수 있다.

제1 스위칭 신호 발생부(522)와 제2 스위칭 신호 발생부(524)는 실질적으로 동일한 구조를 가질 수 있다. 예를 들어, 제1 스위칭 신호 발생부(522)는 트랜지스터들(Q1, Q2), 저항들(R1, R2, R3, R4) 및 커패시터(C1)를 포함할 수 있다. 제2 스위칭 신호 발생부(524)는 트랜지스터들(Q3, Q4), 저항들(R5, R6, R7, R8) 및 커패시터(C2)를 포함할 수 있다.

트랜지스터(Q1)는 노드(N1)와 접지 전압(GND) 사이에 연결되고, 저항(R1)과 연결되는 제어 단자를 포함할 수 있다. 트랜지스터(Q2)는 노드(NO1)와 제1 기준 전압(REFL) 사이에 연결되고, 저항(R3)과 연결되는 제어 단자를 포함할 수 있다. 저항(R1)은 제1 프레임 신호(FS)를 수신하는 제1 입력 단자(NI1)와 상기 트랜지스터(Q1)의 제어 단자 사이에 연결될 수 있다. 저항(R2)은 전원 전압(AVDD)과 노드(N1) 사이에 연결될 수 있다. 저항(R3)은 노드(N1)와 상기 트랜지스터(Q2)의 제어 단자 사이에 연결될 수 있다. 저항(R4)은 제2 기준 전압(REFH)과 노드(NO1) 사이에 연결될 수 있다. 커패시터(C1)는 전원 전압(AVDD)과 연결되는 저항(R2)의 제1 단과 접지 전압(GND) 사이에 연결될 수 있다. 제1 스위칭 신호(SWS)는 노드(NO1)로부터 출력될 수 있다.

트랜지스터(Q3)는 노드(N2)와 접지 전압(GND) 사이에 연결되고, 저항(R5)과 연결되는 제어 단자를 포함할 수 있다. 트랜지스터(Q4)는 노드(NO2)와 제1 기준 전압(REFL) 사이에 연결되고, 저항(R7)과 연결되는 제어 단자를 포함할 수 있다. 저항(R5)은 제2 프레임 신호(FSB)를 수신하는 제2 입력 단자(NI2)와 상기 트랜지스터(Q3)의 제어 단자 사이에 연결될 수 있다. 저항(R6)은 전원 전압(AVDD)과 노드(N2) 사이에 연결될 수 있다. 저항(R7)은 노드(N2)와 상기 트랜지스터(Q4)의 제어 단자 사이에 연결될 수 있다. 저항(R8)은 제2 기준 전압(REFH)과 노드(NO2) 사이에 연결될 수 있다. 커패시터(C2)는 전원 전압(AVDD)과 연결되는 저항(R6)의 제1 단과 접지 전압(GND) 사이에 연결될 수 있다. 제2 스위칭 신호(SWSB)는 노드(NO2)로부터 출력될 수 있다.

도 4 및 5는 본 발명의 실시예들에 따른 부스팅 전압 발생 회로에 포함되는 제어부의 예들을 나타내는 회로도들이다.

도 4를 참조하면, 제어부(540a)는 저항들(R9, R10) 및 트랜지스터(Q5)를 포함할 수 있다.

저항들(R9, R10)은 제1 단 및 제2 단을 각각 포함할 수 있다. 상기 저항(R9)의 제1 단은 제1 및 제2 프레임 신호들(FS, FSB)을 수신하는 제1 및 제2 입력 단자들(NI1, NI2)과 연결될 수 있다. 상기 저항(R10)의 제1 단은 모드 선택 신호(MS)와 연결될 수 있다. 트랜지스터(Q5)는 제1 전극, 제어 전극 및 제2 전극을 포함할 수 있다. 상기 트랜지스터(Q5)의 제1 전극은 상기 저항(R9)의 제2 단과 연결될 수 있고, 상기 트랜지스터(Q5)의 제어 전극은 상기 저항(R10)의 제2 단과 연결될 수 있으며, 상기 트랜지스터(Q5)의 제2 전극은 접지 전압(GND)과 연결될 수 있다.

다시 말하면, 저항(R9)은 제1 및 제2 입력 단자들(NI1, NI2)과 트랜지스터(Q5) 사이에 연결될 수 있다. 저항(R10)은 모드 선택 신호(MS)와 트랜지스터(Q5) 사이에 연결될 수 있다. 트랜지스터(Q5)는 저항(R9)과 접지 전압(GND) 사이에 연결될 수 있고, 저항(R10)과 연결되는 상기 제어 전극을 포함할 수 있다.

실시예에 따라서, 저항들(R9, R10) 중 적어도 하나는 생략될 수 있다.

도 5를 참조하면, 제어부(540b)는 스위치(SW)를 포함할 수 있다.

스위치(SW)는 제1 단 및 제2 단을 포함할 수 있다. 상기 스위치(SW)의 제1 단은 제1 및 제2 프레임 신호들(FS, FSB)을 수신하는 제1 및 제2 입력 단자들(NI1, NI2)과 연결될 수 있다. 상기 스위치(SW)의 제2 단은 접지 전압(GND)과 연결될 수 있다. 스위치(SW)는 모드 선택 신호(MS)에 기초하여 선택적으로 턴온될 수 있다. 다시 말하면, 스위치(SW)는 제1 및 제2 입력 단자들(NI1, NI2)과 접지 전압(GND) 사이에 연결될 수 있다.

실시예에 따라서, 스위치(SW)는 임의의 스위칭 소자를 포함할 수 있다.

도 6은 본 발명의 실시예들에 따른 부스팅 전압 발생 회로에 포함되는 부스팅부의 일 예를 나타내는 회로도이다.

도 6을 참조하면, 부스팅부(560)는 제1 부스팅 전압 발생부(562) 및 제2 부스팅 전압 발생부(564)를 포함할 수 있다.

제1 부스팅 전압 발생부(562)는 제2 스위칭 신호(SWSB) 및 제1 피드백 전압(FVB1)에 기초하여 제1 부스팅 전압(VB1)을 발생할 수 있다. 제2 부스팅 전압 발생부(564)는 제1 스위칭 신호(SWS) 및 제2 피드백 전압(FVB2)에 기초하여 제2 부스팅 전압(VB2)을 발생할 수 있다.

제1 부스팅 전압 발생부(562)와 제2 부스팅 전압 발생부(564)는 유사한 구조를 가질 수 있다. 예를 들어, 제1 부스팅 전압 발생부(562)는 비교기(A1) 및 저항들(R11, R12)을 포함할 수 있다. 제2 부스팅 전압 발생부(564)는 비교기(A2), 저항들(R13, R14) 및 커패시터(C3)를 포함할 수 있다.

비교기(A1)는 전원 전압(AVDD)과 접지 전압(GND) 사이에 연결될 수 있다. 비교기(A1)는 제2 스위칭 신호(SWSB)와 연결되는 제1 입력 단자, 노드(N3)와 연결되는 제2 입력 단자, 및 노드(NO3)와 연결되는 출력 단자를 포함할 수 있다. 저항(R11)은 제1 피드백 전압(FVB1)과 노드(N3) 사이에 연결될 수 있다. 저항(R12)은 노드(N3)와 노드(NO3) 사이에 연결될 수 있다. 제1 부스팅 전압(VB1)은 노드(NO3)로부터 출력될 수 있다.

비교기(A2)는 전원 전압(AVDD)과 접지 전압(GND) 사이에 연결될 수 있다. 비교기(A2)는 제1 스위칭 신호(SWS)와 연결되는 제1 입력 단자, 노드(N4)와 연결되는 제2 입력 단자, 및 노드(NO4)와 연결되는 출력 단자를 포함할 수 있다. 저항(R13)은 제2 피드백 전압(FVB2)과 노드(N4) 사이에 연결될 수 있다. 저항(R14)은 노드(N4)와 노드(NO4) 사이에 연결될 수 있다. 커패시터(C3)는 비교기(A2)에 제공되는 전원 전압(AVDD)과 접지 전압(GND) 사이에 연결될 수 있다. 제2 부스팅 전압(VB2)은 노드(NO4)로부터 출력될 수 있다.

도 7은 본 발명의 실시예들에 따른 부스팅 전압 발생 회로의 동작을 설명하기 위한 타이밍도이다. 도 8a 및 8b는 동작 모드에 따른 표시 패널의 극성 패턴을 나타내는 도면들이다. 도 7에서, VNI1 및 VNI2는 제1 입력 단자(NI1)의 전압 및 제2 입력 단자(NI2)의 전압을 각각 나타낸다.

이하에서는 도 1 내지 8을 참조하여 본 발명의 실시예들에 따른 표시 장치 및 부스팅 전압 발생 회로의 동작을 보다 상세하게 설명하도록 한다.

타이밍 제어 회로(200)는 입력 영상 데이터(IDAT)를 분석하여 모드 선택 신호(MS)를 발생한다.

일 실시예에서, 입력 영상 데이터(IDAT)에 기초하여 표시 패널(100)에 표시되는 목표 영상이 발열 유발 패턴, 화질 왜곡 유발 패턴 등과 같은 기준 패턴을 포함하지 않는 경우에(예를 들어, 도 7의 시간 t1 이전), 타이밍 제어 회로(200)는 표시 장치(10)가 제1 동작 모드(MODE1)로 동작하는 것으로 판단하고 모드 선택 신호(MS)를 논리 로우 레벨(L)로 설정한다.

표시 장치(10)가 제1 동작 모드(MODE1)로 동작하는 경우에, 표시 패널(100)은 데이터 전압들의 극성을 제1 방향(D1) 및 제2 방향(D2)으로 1-픽셀 단위로 반전시키는 1-DOT 반전 방식에 기초하여 동작할 수 있다. 예를 들어, 도 8a에 도시된 것처럼, 제1 프레임에서 제1 픽셀 행의 픽셀들에는 순차적으로 "+, -, +, -, +, -, +, -, +, -, +, -"의 데이터 전압들이 인가될 수 있다. 도시하지는 않았지만, 상기 제1 프레임 이후의 제2 프레임에서 상기 제1 픽셀 행의 픽셀들에는 순차적으로 "-, +, -, +, -, +, -, +, -, +, -, +"의 데이터 전압들이 인가될 수 있다. 다시 말하면, 제1 동작 모드(MODE1)에서는 인접하는 두 개의 제1 및 제2 픽셀들(P1, P2)이 서로 다른 극성을 가질 수 있다.

모드 선택 신호(MS)가 논리 로우 레벨(L)을 가지는 경우에, 부스팅 전압 발생 회로(500)의 제1 및 제2 입력 단자들(NI1, NI2)이 접지 전압(GND)과 연결되지 않으며, 따라서 제1 및 제2 입력 단자들(NI1, NI2)의 전압들(VNI1, VNI2)의 파형은 제1 및 제2 프레임 신호들(FS, FSB)의 파형과 실질적으로 동일하다. 제1 및 제2 프레임 신호들(FS, FSB)은 프레임 주기(F)마다 제1 로우 전압 레벨(VA)과 제1 하이 전압 레벨(VB) 사이에서 스윙한다. 예를 들어, 제1 프레임 신호(FS) 및 이에 대응하는 제1 입력 단자(NI1)의 전압(VNI1)은 VB, VA, VB, VA의 순서로 스윙하며, 제1 프레임 신호(FS)의 위상과 반대 위상을 가지는 제2 프레임 신호(FSB) 및 이에 대응하는 제2 입력 단자(NI2)의 전압(VNI2)은 VA, VB, VA, VB의 순서로 스윙한다.

제1 입력 단자(NI1)의 전압(VNI1)에 기초하여 제1 스위칭 신호(SWS)가 발생되고 제1 스위칭 신호(SWS)에 기초하여 제2 부스팅 전압(VB2)이 발생되므로, 제1 입력 단자(NI1)의 전압(VNI1), 제1 스위칭 신호(SWS) 및 제2 부스팅 전압(VB2)의 파형은 실질적으로 동일하다. 마찬가지로, 제2 입력 단자(NI2)의 전압(VNI2), 제2 스위칭 신호(SWSB) 및 제1 부스팅 전압(VB1)의 파형은 실질적으로 동일하다. 제1 및 제2 스위칭 신호들(SWS, SWSB)은 프레임 주기(F)마다 제2 로우 전압 레벨(VA')과 제2 하이 전압 레벨(VB') 사이에서 스윙하며, 제1 및 제2 부스팅 전압들(VB1, VB2)은 프레임 주기(F)마다 제3 로우 전압 레벨(VA")과 제3 하이 전압 레벨(VB") 사이에서 스윙한다.

제1 동작 모드(MODE1)에서는 부스팅 기능을 활성화하여, 즉 상기와 같이 스윙하는 제1 및 제2 부스팅 전압들(VB1, VB2)을 상기 픽셀들에 제공하여, 표시 품질을 개선할 수 있다. 예를 들어, 도 8a의 제1 픽셀(P1)을 포함하는 상기 제1 픽셀 행의 홀수 번째 픽셀들에는 상기 제1 프레임에서 정극성을 가지고 상기 제2 프레임에서 부극성을 가지는 부스팅 전압을 인가하고, 도 8a의 제2 픽셀(P2)을 포함하는 상기 제1 픽셀 행의 짝수 번째 픽셀들에는 상기 제1 프레임에서 부극성을 가지고 상기 제2 프레임에서 정극성을 가지는 부스팅 전압을 인가함으로써, 표시 패널의 응답 속도 및 표시 품질을 개선할 수 있다.

일 실시예에서, 상기 목표 영상이 발열 유발 패턴, 화질 왜곡 유발 패턴 등과 같은 상기 기준 패턴을 포함하는 경우에(예를 들어, 도 7의 시간 t1 이후), 타이밍 제어 회로(200)는 표시 장치(10)가 제2 동작 모드(MODE2)로 동작하는 것으로 판단하고 모드 선택 신호(MS)를 논리 하이 레벨(H)로 설정한다.

표시 장치(10)가 제2 동작 모드(MODE2)로 동작하는 경우에, 표시 패널(100)은 데이터 전압들의 극성을 제1 방향(D1)으로 6-픽셀 단위로 반전시키는 H6-DOT 반전 방식에 기초하여 구동될 수 있다. 예를 들어, 도 8b에 도시된 것처럼, 제3 프레임에서 상기 제1 픽셀 행의 픽셀들에는 순차적으로 "+, +, +, +, +, +, -, -, -, -, -, -"의 데이터 전압들이 인가될 수 있다. 도시하지는 않았지만, 상기 제3 프레임 이후의 제4 프레임에서 상기 제1 픽셀 행의 픽셀들에는 순차적으로 "-, -, -, -, -, -, +, +, +, +, +, +"의 데이터 전압들이 인가될 수 있다. 다시 말하면, 제2 동작 모드(MODE2)에서는 인접하는 두 개의 제1 및 제2 두 개의 픽셀들(P1, P2)이 동일한 극성을 가질 수 있다.

모드 선택 신호(MS)가 논리 하이 레벨(H)을 가지는 경우에, 부스팅 전압 발생 회로(500)의 제1 및 제2 입력 단자들(NI1, NI2)이 접지 전압(GND)과 연결되며, 따라서 제1 및 제2 입력 단자들(NI1, NI2)의 전압들(VNI1, VNI2)은 접지 전압(GND)의 레벨 또는 제1 로우 전압 레벨(VA)로 고정된다. 이에 따라, 제1 및 제2 스위칭 신호들(SWS, SWSB)은 제2 로우 전압 레벨(VA')로 고정되고, 제1 및 제2 부스팅 전압들(VB1, VB2)은 중간 전압 레벨(VC)로 고정된다.

제1 동작 모드(MODE1)에서와 동일하게 상기 부스팅 기능을 제2 동작 모드(MODE2)에서도 활성화하면, 제1 픽셀(P1)에 대해서는 정극성의 데이터 전압과 부극성의 부스팅 전압의 조합에 의해 응답 속도가 개선될 수 있으나, 제2 픽셀(P2)에 대해서는 정극성의 데이터 전압과 부극성의 부스팅 전압의 조합에 의해 오히려 픽셀 전압이 왜곡되고 표시 품질이 열화되는 문제가 발생할 수 있다. 따라서, 제2 동작 모드(MODE2)에서는 제1 및 제2 부스팅 전압들(VB1, VB2)의 스윙을 차단하여 상기 부스팅 기능을 비활성화시킬 수 있으며, 픽셀 전압의 왜곡 및 표시 품질의 열화를 방지할 수 있다.

일 실시예에서, 제1 로우 전압 레벨(VA), 제2 로우 전압 레벨(VA') 및 제3 로우 전압 레벨(VA")은 서로 같거나 다를 수 있고, 제1 하이 전압 레벨(VB), 제2 하이 전압 레벨(VB') 및 제3 하이 전압 레벨(VB")은 서로 같거나 다를 수 있다.

일 실시예에서, 제2 로우 전압 레벨(VA')은 제1 기준 전압(REFL)의 레벨에 상응하고, 제2 하이 전압 레벨(VB')은 제2 기준 전압(REFH)의 레벨에 상응할 수 있다. 제3 로우 전압 레벨(VA")은 약 0V일 수 있고, 제3 하이 전압 레벨(VB")은 약 15V일 수 있다. 또한, 중간 전압 레벨(VC)은 제3 로우 전압 레벨(VA")과 제3 하이 전압 레벨(VB")의 중간 레벨(예를 들어, 약 7.5V)일 수 있다.

도 9 및 10은 본 발명의 실시예들에 따른 표시 장치에 포함되는 표시 패널의 예들을 나타내는 도면들이다.

도 9 및 10에는 두 개의 픽셀들(P1, P2)이 도시되었으나, 이는 표시 패널의 일부를 나타내는 것일 뿐이며, 전체를 나타내는 것은 아닐 수 있다. 상기 픽셀 구조는 표시 패널의 전 표시 영역에 걸쳐 반복될 수 있다.

도 9를 참조하면, 표시 패널(100a)은 제1 픽셀(P1) 및 제2 픽셀(P2)을 포함할 수 있다.

제1 픽셀(P1)은 제1 하이 픽셀(H1) 및 제1 로우 픽셀(L1)을 포함할 수 있다. 제2 픽셀(P2)은 제1 픽셀(P1)과 제1 방향(D1)으로 이웃할 수 있고, 제2 하이 픽셀(H2) 및 제2 로우 픽셀(L2)을 포함할 수 있다.

제1 하이 픽셀(H1)은 제1 하이 픽셀 전극(PH1), 제1 트랜지스터(TFTH11) 및 제2 트랜지스터(TFTH12)를 포함할 수 있다. 제1 트랜지스터(TFTH11)는 제1 하이 픽셀 전극(PH1)에 제1 데이터 전압을 인가할 수 있다. 제2 트랜지스터(TFTH12)는 제1 하이 픽셀 전극(PH1)에 제1 부스팅 전압(VB1)을 인가할 수 있다. 제1 하이 픽셀 전극(PH1) 및 공통 전압(VCOM)이 인가되는 공통 전극 사이에는 제1 하이 픽셀 액정 커패시터(CLCH1)가 형성될 수 있다.

제1 로우 픽셀(L1)은 제1 로우 픽셀 전극(PL1) 및 제3 트랜지스터(TFTL1)를 포함할 수 있다. 제3 트랜지스터(TFTL1)는 제1 로우 픽셀 전극(PL1)에 상기 제1 데이터 전압을 인가할 수 있다. 제1 로우 픽셀 전극(PL1) 및 상기 공통 전극 사이에는 제1 로우 픽셀 액정 커패시터(CLCL1)가 형성될 수 있다.

제1 트랜지스터(TFTH11)는 상기 제1 데이터 전압을 제공하는 제1 데이터 라인(DL1)에 연결되는 제1 전극, 제1 게이트 라인(GL1)에 연결되는 제어 전극 및 제1 하이 픽셀 전극(PH1)에 연결되는 제2 전극을 포함할 수 있다. 제2 트랜지스터(TFTH12)는 제1 부스팅 전압(VB1)을 제공하는 제1 부스팅 라인(BL1)에 연결되는 제1 전극, 제1 게이트 라인(GL1)에 연결되는 제어 전극 및 제1 하이 픽셀 전극(PH1)에 연결되는 제2 전극을 포함할 수 있다. 제3 트랜지스터(TFTL1)는 제1 데이터 라인(DL1)에 연결되는 제1 전극, 제1 게이트 라인(GL1)에 연결되는 제어 전극 및 제1 로우 픽셀 전극(PL1)에 연결되는 제2 전극을 포함할 수 있다.

제2 하이 픽셀(H2)은 제2 하이 픽셀 전극(PH2), 제4 트랜지스터(TFTH21) 및 제5 트랜지스터(TFTH22)를 포함할 수 있다. 제4 트랜지스터(TFTH21)는 제2 하이 픽셀 전극(PH2)에 제2 데이터 전압을 인가할 수 있다. 제5 트랜지스터(TFTH22)는 제2 하이 픽셀 전극(PH2)에 제2 부스팅 전압(VB2)을 인가할 수 있다. 제2 하이 픽셀 전극(PH2) 및 상기 공통 전극 사이에는 제2 하이 픽셀 액정 커패시터(CLCH2)가 형성될 수 있다.

제2 로우 픽셀(L2)은 제2 로우 픽셀 전극(PL2) 및 제6 트랜지스터(TFTL2)를 포함할 수 있다. 제6 트랜지스터(TFTL2)는 제2 로우 픽셀 전극(PL2)에 상기 제2 데이터 전압을 인가할 수 있다. 제2 로우 픽셀 전극(PL2) 및 상기 공통 전극 사이에는 제2 로우 픽셀 액정 커패시터(CLCL2)가 형성될 수 있다.

제4 트랜지스터(TFTH21)는 상기 제2 데이터 전압을 제공하는 제2 데이터 라인(DL2)에 연결되는 제1 전극, 제1 게이트 라인(GL1)에 연결되는 제어 전극 및 제2 하이 픽셀 전극(PH2)에 연결되는 제2 전극을 포함할 수 있다. 제5 트랜지스터(TFTH22)는 제2 부스팅 전압(VB2)을 제공하는 제2 부스팅 라인(BL2)에 연결되는 제1 전극, 제1 게이트 라인(GL1)에 연결되는 제어 전극 및 제2 하이 픽셀 전극(PH2)에 연결되는 제2 전극을 포함할 수 있다. 제6 트랜지스터(TFTL2)는 제2 데이터 라인(DL2)에 연결되는 제1 전극, 제1 게이트 라인(GL1)에 연결되는 제어 전극 및 제2 로우 픽셀 전극(PL2)에 연결되는 제2 전극을 포함할 수 있다.

상술한 것처럼, 상기 제1 동작 모드에서 제1 및 제2 부스팅 전압들(VB1, VB2)은 로우 전압 레벨과 하이 전압 레벨 사이에서 스윙할 수 있다. 예를 들어, 상기 제1 동작 모드의 제1 프레임 동안에는 상기 제1 데이터 전압 및 제1 부스팅 전압(VB1)이 공통 전압(VCOM)에 대해 정극성을 가지고, 상기 제2 데이터 전압 및 제2 부스팅 전압(VB2)이 공통 전압(VCOM)에 대해 부극성을 가질 수 있다. 상기 제1 동작 모드의 제1 프레임과 연속하는 제2 프레임 동안에는 상기 제1 데이터 전압 및 제1 부스팅 전압(VB1)이 공통 전압(VCOM)에 대해 부극성을 가지고, 상기 제2 데이터 전압 및 제2 부스팅 전압(VB2)이 공통 전압(VCOM)에 대해 정극성을 가질 수 있다. 또한, 상기 제2 동작 모드에서 제1 및 제2 부스팅 전압들(VB1, VB2)은 스윙하지 않고 중간 전압 레벨을 유지할 수 있다.

일 실시예에서, 제1 및 제2 부스팅 라인들(BL1, BL2)은 제1 방향(D1)으로 연장될 수 있다. 다시 말하면, 제1 및 제2 부스팅 라인들(BL1, BL2)은 제1 게이트 라인(GL1)과 실질적으로 평행할 수 있다. 이 경우, 제1 및 제2 부스팅 라인들(BL1, BL2) 및 제1 게이트 라인(GL1)은 동일한 층에 형성될 수 있다.

일 실시예에서, 하이 픽셀들(H1, H2)의 크기는 로우 픽셀들(L1, L2)의 크기보다 작거나 같을 수 있다. 다시 말하면, 하이 픽셀 전극들(PH1, PH2)의 크기는 로우 픽셀 전극들(PL1, PL2)의 크기보다 작거나 같을 수 있다. 예를 들어, 하이 픽셀들(H1, H2)의 크기 및 로우 픽셀들(L1, L2)의 크기의 비율은 약 1:2일 수 있다.

일 실시예에서, 제1 트랜지스터(TFTH11)의 저항은 제2 트랜지스터(TFTH12)의 저항보다 작을 수 있다. 제1 트랜지스터(TFTH11)의 채널의 길이에 대한 폭의 비율(W/L비)은 제2 트랜지스터(TFTH12)의 채널의 길이에 대한 폭의 비율(W/L비)보다 클 수 있다.

도시하지는 않았지만, 제1 및 제2 픽셀들(P1, P2)과 제2 방향(D2)으로 이웃하는 제3 및 제4 픽셀들은 제1 게이트 라인(GL1)과 인접하는 제2 게이트 라인과 연결될 수 있다. 일 실시예에서, 상기 제3 및 제4 픽셀들은 제1 및 제2 데이터 라인들(DL1, DL2)과 각각 연결될 수 있다. 일 실시예에서, 상기 제3 픽셀은 제2 데이터 라인(DL2)과 연결될 수 있고 상기 제4 픽셀은 제2 데이터 라인(DL2)과 인접하는 제3 데이터 라인과 연결될 수 있다.

도 10을 참조하면, 표시 패널(100b)은 제1 픽셀(P1) 및 제2 픽셀(P2)을 포함할 수 있다.

제1 및 제2 부스팅 라인들(BL1', BL2')의 배치가 상이한 것을 제외하면, 도 10의 표시 패널(100b)은 도 9의 표시 패널(100a)과 실질적으로 동일할 수 있다.

일 실시예에서, 제1 및 제2 부스팅 라인들(BL1', BL2')은 제2 방향(D2)으로 연장될 수 있다. 다시 말하면, 제1 및 제2 부스팅 라인들(BL1', BL2')은 제1 및 제2 데이터 라인(DL1, DL2)과 실질적으로 평행할 수 있다. 이 경우, 제1 및 제2 부스팅 라인들(BL1', BL2') 및 제1 및 제2 데이터 라인(DL1, DL2)은 동일한 층에 형성될 수 있다.

도 11은 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이다.

도 11을 참조하면, 표시 장치(20)는 표시 패널(100), 타이밍 제어 회로(200a), 게이트 구동 회로(300) 및 데이터 구동 회로(400)를 포함한다.

부스팅 전압 발생 회로(500)가 타이밍 제어 회로(200a) 내에 배치되는 것을 제외하면, 도 11의 표시 장치(20)는 도 1의 표시 장치(10)와 실질적으로 동일할 수 있다.

타이밍 제어 회로(200a)는 입력 제어 신호(ICONT)에 기초하여 제1 프레임 신호(FS) 및 제2 프레임 신호(FSB)를 발생하고, 입력 영상 데이터(IDAT)를 분석하여 모드 선택 신호(MS)를 발생한다. 타이밍 제어 회로(200a)는 제1 프레임 신호(FS), 제2 프레임 신호(FSB) 및 모드 선택 신호(MS)에 제1 부스팅 전압(VB1) 및 제2 부스팅 전압(VB2)을 발생하는 부스팅 전압 발생 회로(500)를 포함한다. 부스팅 전압 발생 회로(500)는 도 2 내지 6을 참조하여 상술한 구조를 가질 수 있고, 도 7을 참조하여 상술한 것처럼 동작할 수 있다.

표시 패널(100)은 도 9 및 10을 참조하여 상술한 구조를 가질 수 있고, 동작 모드에 따라서 도 8a 및 8b를 참조하여 상술한 것처럼 동작할 수 있다.

본 발명은 표시 장치 및 이를 포함하는 다양한 장치 및 시스템에 적용될 수 있다. 따라서 본 발명은 휴대폰, 스마트 폰, PDA, PMP, 디지털 카메라, 캠코더, PC, 서버 컴퓨터, 워크스테이션, 노트북, 디지털 TV, 셋-탑 박스, 음악 재생기, 휴대용 게임 콘솔, 네비게이션 시스템, 스마트 카드, 프린터 등과 같은 다양한 전자 기기에 유용하게 이용될 수 있다.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.

Claims

제1 프레임 신호를 수신하는 제1 입력 단자 및 상기 제1 프레임 신호의 위상과 반대 위상을 가지는 제2 프레임 신호를 수신하는 제2 입력 단자와 연결되고, 상기 제1 입력 단자의 전압 및 상기 제2 입력 단자의 전압에 기초하여 제1 스위칭 신호 및 제2 스위칭 신호를 발생하는 스위칭부;
상기 제1 입력 단자 및 상기 제2 입력 단자와 연결되고, 모드 선택 신호에 기초하여 상기 제1 입력 단자 및 상기 제2 입력 단자를 접지 전압과 선택적으로 연결시키는 제어부; 및
상기 제1 스위칭 신호, 상기 제2 스위칭 신호, 제1 피드백 전압 및 제2 피드백 전압에 기초하여 제1 부스팅 전압 및 제2 부스팅 전압을 발생하는 부스팅부를 포함하고,
상기 제어부는,
상기 제1 및 제2 입력 단자들과 연결되는 제1 단, 및 제2 단을 포함하는 제1 저항;
상기 모드 선택 신호와 연결되는 제1 단, 및 제2 단을 포함하는 제2 저항; 및
상기 제1 저항의 제2 단과 연결되는 제1 전극, 상기 제2 저항의 제2 단과 연결되는 제어 전극, 및 상기 접지 전압과 연결되는 제2 전극을 포함하는 제1 트랜지스터를 포함하는 부스팅 전압 발생 회로.
제 1 항에 있어서,
상기 모드 선택 신호가 제1 논리 레벨을 가지는 경우에, 상기 제1 및 제2 입력 단자들은 상기 접지 전압과 연결되지 않고, 상기 제1 및 제2 부스팅 전압들은 제1 전압 레벨과 제2 전압 레벨 사이에서 스윙하며,
상기 모드 선택 신호가 제2 논리 레벨을 가지는 경우에, 상기 제1 및 제2 입력 단자들은 상기 접지 전압과 연결되고, 상기 제1 및 제2 부스팅 전압들은 제3 전압 레벨을 유지하는 것을 특징으로 하는 부스팅 전압 발생 회로.
삭제
제1 프레임 신호를 수신하는 제1 입력 단자 및 상기 제1 프레임 신호의 위상과 반대 위상을 가지는 제2 프레임 신호를 수신하는 제2 입력 단자와 연결되고, 상기 제1 입력 단자의 전압 및 상기 제2 입력 단자의 전압에 기초하여 제1 스위칭 신호 및 제2 스위칭 신호를 발생하는 스위칭부;
상기 제1 입력 단자 및 상기 제2 입력 단자와 연결되고, 모드 선택 신호에 기초하여 상기 제1 입력 단자 및 상기 제2 입력 단자를 접지 전압과 선택적으로 연결시키는 제어부; 및
상기 제1 스위칭 신호, 상기 제2 스위칭 신호, 제1 피드백 전압 및 제2 피드백 전압에 기초하여 제1 부스팅 전압 및 제2 부스팅 전압을 발생하는 부스팅부를 포함하고,
상기 제어부는,
상기 제1 및 제2 입력 단자들과 연결되는 제1 단, 및 상기 접지 전압과 연결되는 제2 단을 포함하고, 상기 모드 선택 신호에 기초하여 선택적으로 턴온되는 제1 스위치를 포함하는 것을 특징으로 하는 부스팅 전압 발생 회로.
제 1 항에 있어서, 상기 스위칭부는,
상기 제1 입력 단자가 제1 전압 레벨을 가지는 경우에 제1 기준 전압에 기초하여 상기 제1 스위칭 신호를 발생하고, 상기 제1 입력 단자가 제2 전압 레벨을 가지는 경우에 제2 기준 전압에 기초하여 상기 제1 스위칭 신호를 발생하는 제1 스위칭 신호 발생부; 및
상기 제2 입력 단자가 상기 제1 전압 레벨을 가지는 경우에 상기 제1 기준 전압에 기초하여 상기 제2 스위칭 신호를 발생하고, 상기 제2 입력 단자가 상기 제2 전압 레벨을 가지는 경우에 상기 제2 기준 전압에 기초하여 상기 제2 스위칭 신호를 발생하는 제2 스위칭 신호 발생부를 포함하는 것을 특징으로 하는 부스팅 전압 발생 회로.
제 1 항에 있어서, 상기 부스팅부는,
상기 제2 스위칭 신호 및 상기 제1 피드백 전압에 기초하여 상기 제1 부스팅 전압을 발생하는 제1 부스팅 전압 발생부; 및
상기 제1 스위칭 신호 및 상기 제2 피드백 전압에 기초하여 상기 제2 부스팅 전압을 발생하는 제2 부스팅 전압 발생부를 포함하는 것을 특징으로 하는 부스팅 전압 발생 회로.
입력 영상 데이터에 기초하여 출력 영상 데이터를 발생하고, 상기 입력 영상 데이터를 분석하여 모드 선택 신호를 발생하며, 프레임 주기를 나타내고 서로 반대 위상을 가지는 제1 프레임 신호 및 제2 프레임 신호를 발생하는 타이밍 제어 회로;
상기 제1 프레임 신호, 상기 제2 프레임 신호 및 상기 모드 선택 신호에 기초하여 제1 부스팅 전압 및 제2 부스팅 전압을 발생하는 부스팅 전압 발생 회로; 및
복수의 픽셀들을 포함하고, 상기 출력 영상 데이터, 상기 제1 부스팅 전압 및 상기 제2 부스팅 전압에 기초하여 동작하는 표시 패널을 포함하고,
상기 부스팅 전압 발생 회로는,
상기 제1 프레임 신호를 수신하는 제1 입력 단자 및 상기 제2 프레임 신호를 수신하는 제2 입력 단자와 연결되고, 상기 제1 입력 단자의 전압 및 상기 제2 입력 단자의 전압에 기초하여 제1 스위칭 신호 및 제2 스위칭 신호를 발생하는 스위칭부;
상기 제1 입력 단자 및 상기 제2 입력 단자와 연결되고, 상기 모드 선택 신호에 기초하여 상기 제1 입력 단자 및 상기 제2 입력 단자를 접지 전압과 선택적으로 연결시키는 제어부; 및
상기 제1 스위칭 신호, 상기 제2 스위칭 신호, 제1 피드백 전압 및 제2 피드백 전압에 기초하여 상기 제1 부스팅 전압 및 상기 제2 부스팅 전압을 발생하는 부스팅부를 포함하며,
상기 제어부는,
상기 제1 및 제2 입력 단자들과 연결되는 제1 단, 및 제2 단을 포함하는 제1 저항;
상기 모드 선택 신호와 연결되는 제1 단, 및 제2 단을 포함하는 제2 저항; 및
상기 제1 저항의 제2 단과 연결되는 제1 전극, 상기 제2 저항의 제2 단과 연결되는 제어 전극, 및 상기 접지 전압과 연결되는 제2 전극을 포함하는 제1 트랜지스터를 포함하는 표시 장치.
제 7 항에 있어서,
상기 모드 선택 신호가 제1 논리 레벨을 가지는 경우에, 상기 제1 및 제2 입력 단자들은 상기 접지 전압과 연결되지 않고, 상기 제1 및 제2 부스팅 전압들은 제1 전압 레벨과 제2 전압 레벨 사이에서 스윙하며,
상기 모드 선택 신호가 제2 논리 레벨을 가지는 경우에, 상기 제1 및 제2 입력 단자들은 상기 접지 전압과 연결되고, 상기 제1 및 제2 부스팅 전압들은 제3 전압 레벨을 유지하는 것을 특징으로 하는 표시 장치.
제 8 항에 있어서, 상기 타이밍 제어 회로는,
상기 입력 영상 데이터에 기초하여 상기 표시 패널에 표시되는 목표 영상이 기준 패턴을 포함하지 않는 제1 동작 모드에서 상기 모드 선택 신호를 상기 제1 논리 레벨로 설정하고,
상기 목표 영상이 상기 기준 패턴을 포함하는 제2 동작 모드에서 상기 모드 선택 신호를 상기 제2 논리 레벨로 설정하는 것을 특징으로 하는 표시 장치.
제 9 항에 있어서,
상기 표시 패널에 인가되는 데이터 전압들의 극성은, 상기 제1 동작 모드에서 1-픽셀 단위로 반전되며 상기 제2 동작 모드에서 6-픽셀 단위로 반전되는 것을 특징으로 하는 표시 장치.
삭제
입력 영상 데이터에 기초하여 출력 영상 데이터를 발생하고, 상기 입력 영상 데이터를 분석하여 모드 선택 신호를 발생하며, 프레임 주기를 나타내고 서로 반대 위상을 가지는 제1 프레임 신호 및 제2 프레임 신호를 발생하는 타이밍 제어 회로;
상기 제1 프레임 신호, 상기 제2 프레임 신호 및 상기 모드 선택 신호에 기초하여 제1 부스팅 전압 및 제2 부스팅 전압을 발생하는 부스팅 전압 발생 회로; 및
복수의 픽셀들을 포함하고, 상기 출력 영상 데이터, 상기 제1 부스팅 전압 및 상기 제2 부스팅 전압에 기초하여 동작하는 표시 패널을 포함하고,
상기 부스팅 전압 발생 회로는,
상기 제1 프레임 신호를 수신하는 제1 입력 단자 및 상기 제2 프레임 신호를 수신하는 제2 입력 단자와 연결되고, 상기 제1 입력 단자의 전압 및 상기 제2 입력 단자의 전압에 기초하여 제1 스위칭 신호 및 제2 스위칭 신호를 발생하는 스위칭부;
상기 제1 입력 단자 및 상기 제2 입력 단자와 연결되고, 상기 모드 선택 신호에 기초하여 상기 제1 입력 단자 및 상기 제2 입력 단자를 접지 전압과 선택적으로 연결시키는 제어부; 및
상기 제1 스위칭 신호, 상기 제2 스위칭 신호, 제1 피드백 전압 및 제2 피드백 전압에 기초하여 상기 제1 부스팅 전압 및 상기 제2 부스팅 전압을 발생하는 부스팅부를 포함하며,
상기 제어부는,
상기 제1 및 제2 입력 단자들과 연결되는 제1 단, 및 상기 접지 전압과 연결되는 제2 단을 포함하고, 상기 모드 선택 신호에 기초하여 선택적으로 턴온되는 제1 스위치를 포함하는 것을 특징으로 하는 표시 장치.
제 7 항에 있어서, 상기 스위칭부는,
상기 제1 입력 단자가 제1 전압 레벨을 가지는 경우에 제1 기준 전압에 기초하여 상기 제1 스위칭 신호를 발생하고, 상기 제1 입력 단자가 제2 전압 레벨을 가지는 경우에 제2 기준 전압에 기초하여 상기 제1 스위칭 신호를 발생하는 제1 스위칭 신호 발생부; 및
상기 제2 입력 단자가 상기 제1 전압 레벨을 가지는 경우에 상기 제1 기준 전압에 기초하여 상기 제2 스위칭 신호를 발생하고, 상기 제2 입력 단자가 상기 제2 전압 레벨을 가지는 경우에 상기 제2 기준 전압에 기초하여 상기 제2 스위칭 신호를 발생하는 제2 스위칭 신호 발생부를 포함하는 것을 특징으로 하는 표시 장치.
제 7 항에 있어서, 상기 부스팅부는,
상기 제2 스위칭 신호 및 상기 제1 피드백 전압에 기초하여 상기 제1 부스팅 전압을 발생하는 제1 부스팅 전압 발생부; 및
상기 제1 스위칭 신호 및 상기 제2 피드백 전압에 기초하여 상기 제2 부스팅 전압을 발생하는 제2 부스팅 전압 발생부를 포함하는 것을 특징으로 하는 표시 장치.
제 7 항에 있어서, 상기 복수의 픽셀들은,
제1 하이 픽셀 및 제1 로우 픽셀을 포함하는 제1 픽셀; 및
상기 제1 픽셀과 제1 방향으로 이웃하고, 제2 하이 픽셀 및 제2 로우 픽셀을 포함하는 제2 픽셀을 포함하며,
상기 제1 부스팅 전압은 상기 제1 하이 픽셀에 인가되고, 상기 제2 부스팅 전압은 상기 제2 하이 픽셀에 인가되는 것을 특징으로 하는 표시 장치.
제 15 항에 있어서,
상기 제1 하이 픽셀은, 제1 하이 픽셀 전극, 제1 데이터 전압을 상기 제1 하이 픽셀 전극에 인가하는 제1 트랜지스터, 및 상기 제1 부스팅 전압을 상기 제1 하이 픽셀 전극에 인가하는 제2 트랜지스터를 포함하고,
상기 제1 로우 픽셀은, 제1 로우 픽셀 전극, 및 상기 제1 데이터 전압을 상기 제1 로우 픽셀 전극에 인가하는 제3 트랜지스터를 포함하는 것을 특징으로 하는 표시 장치.
제 16 항에 있어서,
상기 제1 부스팅 전압을 제공하는 제1 부스팅 라인은 상기 제1 방향으로 연장되는 것을 특징으로 하는 표시 장치.
제 16 항에 있어서,
상기 제1 부스팅 전압을 제공하는 제1 부스팅 라인은 상기 제1 방향과 교차하는 제2 방향으로 연장되는 것을 특징으로 하는 표시 장치.
제 7 항에 있어서,
상기 제1 피드백 전압 및 상기 제2 피드백 전압은 상기 표시 패널로부터 제공되는 것을 특징으로 하는 표시 장치.
입력 영상 데이터에 기초하여 출력 영상 데이터를 발생하고, 상기 입력 영상 데이터를 분석하여 모드 선택 신호를 발생하고, 프레임 주기를 나타내고 서로 반대 위상을 가지는 제1 프레임 신호 및 제2 프레임 신호를 발생하며, 상기 제1 프레임 신호, 상기 제2 프레임 신호 및 상기 모드 선택 신호에 기초하여 제1 부스팅 전압 및 제2 부스팅 전압을 발생하는 타이밍 제어 회로; 및
복수의 픽셀들을 포함하고, 상기 출력 영상 데이터, 상기 제1 부스팅 전압 및 상기 제2 부스팅 전압에 기초하여 동작하는 표시 패널을 포함하고,
상기 타이밍 제어 회로는 부스팅 전압 발생 회로를 포함하고, 상기 부스팅 전압 발생 회로는,
상기 제1 프레임 신호를 수신하는 제1 입력 단자 및 상기 제2 프레임 신호를 수신하는 제2 입력 단자와 연결되고, 상기 제1 입력 단자의 전압 및 상기 제2 입력 단자의 전압에 기초하여 제1 스위칭 신호 및 제2 스위칭 신호를 발생하는 스위칭부;
상기 제1 입력 단자 및 상기 제2 입력 단자와 연결되고, 상기 모드 선택 신호에 기초하여 상기 제1 입력 단자 및 상기 제2 입력 단자를 접지 전압과 선택적으로 연결시키는 제어부; 및
상기 제1 스위칭 신호, 상기 제2 스위칭 신호, 제1 피드백 전압 및 제2 피드백 전압에 기초하여 상기 제1 부스팅 전압 및 상기 제2 부스팅 전압을 발생하는 부스팅부를 포함하며,
상기 제어부는,
상기 제1 및 제2 입력 단자들과 연결되는 제1 단, 및 제2 단을 포함하는 제1 저항;
상기 모드 선택 신호와 연결되는 제1 단, 및 제2 단을 포함하는 제2 저항; 및
상기 제1 저항의 제2 단과 연결되는 제1 전극, 상기 제2 저항의 제2 단과 연결되는 제어 전극, 및 상기 접지 전압과 연결되는 제2 전극을 포함하는 제1 트랜지스터를 포함하는 표시 장치.