JP6657035B2 - 昇圧回路 - Google Patents

昇圧回路 Download PDF

Info

Publication number
JP6657035B2
JP6657035B2 JP2016127622A JP2016127622A JP6657035B2 JP 6657035 B2 JP6657035 B2 JP 6657035B2 JP 2016127622 A JP2016127622 A JP 2016127622A JP 2016127622 A JP2016127622 A JP 2016127622A JP 6657035 B2 JP6657035 B2 JP 6657035B2
Authority
JP
Japan
Prior art keywords
voltage
circuit
booster
test
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016127622A
Other languages
English (en)
Other versions
JP2018007333A (ja
Inventor
靖 今井
靖 今井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Ablic Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ablic Inc filed Critical Ablic Inc
Priority to JP2016127622A priority Critical patent/JP6657035B2/ja
Priority to US15/627,720 priority patent/US9923458B2/en
Priority to CN201710493650.8A priority patent/CN107546978B/zh
Publication of JP2018007333A publication Critical patent/JP2018007333A/ja
Application granted granted Critical
Publication of JP6657035B2 publication Critical patent/JP6657035B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/06—Acceleration testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12005—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/02—Shaping pulses by amplifying
    • H03K5/023—Shaping pulses by amplifying using field effect transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Dc-Dc Converters (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Read Only Memory (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Description

本発明は、昇圧回路に関し、より詳しくは昇圧部が間欠動作する昇圧回路であって、昇圧電圧が印加される回路のテストをする時の回路に関する。
電気的にデータを消去・書き込み・読み出しできるＥＥＰＲＯＭ等の不揮発性メモリでは、消去・書き込み動作時において、選択されたメモリセルに電源電圧以上の高電圧を印加する必要がある。従って、不揮発性メモリは、昇圧回路を内蔵して所望の高電圧を発生させている。
図２は、従来の不揮発性メモリに用いられる昇圧回路２０を示す回路図である。従来の昇圧回路２０は、ＰＭＯＳトランジスタ２１と、分圧回路２２と、比較回路２３と、発振回路２４と、昇圧部２５と、を備えている。昇圧部２５は、発振回路２４の出力するパルス信号によって電源電圧ＶＣＣを昇圧して、昇圧電圧ＶＰＰを出力する。分圧回路２２は、昇圧電圧ＶＰＰを分圧し、分圧電圧ＶＦＢを出力する。比較回路は２３は、基準電圧ＶＲＥＦと分圧電圧ＶＦＢを比較し、比較結果の信号を出力する。分圧電圧ＶＦＢが基準電圧ＶＲＥＦよりも高ければ、比較回路２３がローレベルを出力して発振回路２４がオフし、昇圧部２５は停止する。また、分圧電圧ＶＦＢが基準電圧ＶＲＥＦよりも低くければ、比較回路２３がハイレベルを出力して発振回路がオンし、昇圧部２５は動作する。
以上の動作を繰り返すことによって、昇圧回路２０は出力端子に所望の昇圧電圧ＶＰＰを出力する（例えば、特許文献１参照）。
なお、ＰＭＯＳトランジスタ２１は、起動時など昇圧電圧ＶＰＰが低い時はオフして、分圧電圧ＶＦＢが接地電圧ＶＳＳになるように、即ち昇圧部２５が動作するように機能する。また、発振回路２４や昇圧部２５は、イネイブル端子の信号ＥＮによって動作が制御される。
特開２０１０−１２４５９０号公報
しかしながら、上述のような従来の昇圧回路２０の昇圧電圧が印加されるメモリ素子等の回路部分の初期不良を検査をする場合、昇圧部２５が間欠動作をしているので、ストレス試験の効率が悪いという課題があった。即ち、ストレス試験を実施する時間が長くなるため、製造コストが増加する、という課題があった。
本発明は、上記課題に鑑みてなされ、昇圧電圧が印加される回路のストレス試験の効率を向上することが可能な昇圧回路を提供するものである。
本発明の昇圧回路は、入力電圧を昇圧して昇圧電圧を出力する昇圧回路であって、入力される信号に応じて間欠動作する発振回路と、前記発振回路のパルス信号を受けて前記入力電圧を昇圧する昇圧部と、前記昇圧電圧を分圧して分圧電圧を出力する分圧回路と、前記分圧電圧と基準電圧を比較し、比較結果の前記信号を出力する比較回路と、前記昇圧電圧をクランプするリミット回路と、
テスト信号を入力するテスト端子と、を備え、前記分圧回路は、前記テスト信号に応じて分圧比が変更可能であり、前記テスト信号がテスト状態を示す時に、前記比較回路の出力する前記信号が前記昇圧部を連続動作させることを特徴とする。
本発明の昇圧回路によれば、分圧回路の分圧比が可変できる構成とし、出力端子にリミット回路を設けので、テスト状態の時に昇圧部を連続動作させることが出来るようになり、昇圧電圧が印加される回路のストレス試験の効率を向上することが可能になった。
本発明の実施形態の昇圧回路を示す回路図である。 従来の昇圧回路を示す回路図である。
以下、本発明の実施形態を、図面を参照して説明する。
図１は、本発明の実施形態の昇圧回路１０を示す回路図である。
本実施形態の昇圧回路１０は、ＰＭＯＳトランジスタ１１と、分圧回路１２と、比較回路１３と、発振回路１４と、昇圧部１５と、リミット回路１６とを備える。分圧回路１２は、直列に接続された抵抗１〜３と、ソースとドレインが抵抗３の両端に接続され、ゲートがテスト端子に接続されたＮＭＯＳトランジスタ４を備えている。テスト端子は、テスト信号である信号ＴＥＳＴが入力される。リミット回路１６は、ソースとゲートを接地端子に接続したＮＭＯＳトランジスタ５で構成される。
発振回路１４は、制御端子がイネイブル端子に接続され、出力端子は昇圧部１５の入力端子に接続される。昇圧部１５は、制御端子がイネイブル端子に接続され、出力端子は昇圧電圧出力端子に接続される。ＰＭＯＳトランジスタ１１は、ソースが昇圧部１５の出力端子に接続され、ドレインが分圧回路１２に接続され、ゲートに電源電圧ＶＣＣが入力される。分圧回路１２は、ＰＭＯＳトランジスタ１１のドレインと接地端子の間に接続され、抵抗１と抵抗２の接続点が比較回路１３の反転入力端子に接続される。比較回路１３は、制御端子がイネイブル端子に接続され、非反転入力端子に基準電圧ＶＲＥＦが入力され、出力端子は発振回路１４の入力端子に接続される。
発振回路１４は、例えば、リングオシレータ回路などであって、比較回路１３の出力信号によって発振の動作が制御される。昇圧部１５は、例えば、チャージポンプ回路などであって、発振回路１４の出力するパルス信号によって、電源電圧ＶＣＣを昇圧電圧ＶＰＰに昇圧して出力する。分圧回路１２は、昇圧電圧ＶＰＰを分圧し、分圧電圧ＶＦＢを出力する。比較回路１３は、分圧電圧ＶＦＢと基準電圧ＶＲＥＦとを比較し、分圧電圧ＶＦＢが基準電圧ＶＲＥＦよりも低いとハイレベルの出力信号を出力し、分圧電圧ＶＦＢが基準電圧ＶＲＥＦよりも高いとローレベルの出力信号を出力する。リミット回路１６は、所望の昇圧電圧ＶＰＰより高い電圧で昇圧電圧出力端子の電圧をクランプするように構成されている。
次に、上記のように構成された昇圧回路１０の動作について説明する。
通常動作時は、テスト端子にローレベルの信号ＴＥＳＴが入力され、分圧回路１２のＮＭＯＳトランジスタ４はオフする。即ち、分圧電圧ＶＦＢは、抵抗１と抵抗２及び３で昇圧電圧ＶＰＰを分圧した電圧である。
イネイブル端子の信号ＥＮがハイレベルになると、比較回路１３と発振回路１４と昇圧部１５は動作を開始する。初期状態では、ＰＭＯＳトランジスタ１１は、昇圧電圧ＶＰＰ、即ちソースの電圧が電源電圧ＶＣＣとＰＭＯＳトランジスタ１１の閾値電圧の絶対値とを加算した電圧よりも低いのでオフして、分圧回路１２の分圧電圧ＶＦＢは接地端子の電圧ＶＳＳに近い電圧になる。従って、基準電圧ＶＲＥＦが分圧電圧ＶＦＢより高いので、比較回路１３はハイレベルの出力信号を出力する。発振回路１４は、比較回路１３からハイレベルの出力信号を受けて発振動作を開始する。昇圧部１５は、発振回路１４からパルス信号を受けて昇圧動作を開始する。
昇圧部１５が昇圧動作を開始すると、昇圧電圧出力端子の昇圧電圧ＶＰＰが次第に高くなるので、ＰＭＯＳトランジスタ１１がオンして、分圧回路１２は昇圧電圧出力端子に接続され、分圧電圧ＶＦＢは昇圧電圧ＶＰＰに応じた電圧になる。
昇圧電圧ＶＰＰが上昇して、分圧電圧ＶＦＢが基準電圧ＶＲＥＦを超えると、比較回路１３はローレベルの出力信号を出力する。比較回路１３からローレベルの出力信号を受けて、発振回路１４は発振動作を停止し、従って昇圧部１５の昇圧動作は停止する。昇圧部１５の昇圧動作が停止すると、昇圧電圧出力端子の昇圧電圧ＶＰＰは次第に低くなり、分圧電圧ＶＦＢが基準電圧ＶＲＥＦより低くなると、比較回路１３のはハイレベルの出力信号を出力する。
以上の動作を繰り返すことによって、昇圧回路１０は、出力端子から所望の昇圧電圧ＶＰＰを出力する。このとき、リミット回路１６は、所望の昇圧電圧ＶＰＰより高い電圧にクランプするように設定されているので、昇圧電圧出力端子の電圧には関与しない。
テストモード時、テスト端子にハイレベルの信号ＴＥＳＴが入力され、分圧回路１２のＮＭＯＳトランジスタ４はオンする。即ち、分圧電圧ＶＦＢは、抵抗１と抵抗２で昇圧電圧ＶＰＰを分圧した電圧になるので、同じ昇圧電圧ＶＰＰの場合、通常動作時よりも低い電圧になる。
イネイブル端子の信号ＥＮがハイレベルになると、比較回路１３と発振回路１４と昇圧部１５は動作を開始する。
テストモード時、昇圧部１５は、ＮＭＯＳトランジスタ４がオンしているので、出力端子から通常動作時より高いテストモード用の昇圧電圧ＶＰＰを出力しようとする。ところが、リミット回路１６は、ＮＭＯＳトランジスタ５のブレークダウン電圧によって、テストモード用の昇圧電圧ＶＰＰより低い昇圧電圧ＶＰＰにクランプする。従って、テストモード時の分圧電圧ＶＦＢは、常に基準電圧ＶＲＥＦよりも低い電圧に固定される。即ち、比較回路１３は、ハイレベルのの出力信号を出力し続けて、昇圧部１５を連続動作させることが可能になる。
以上説明したように、テストモード時、昇圧回路１０は、リミット回路１６により決まる通常動作時より高いテストモード用の昇圧電圧ＶＰＰを出力し、且つ昇圧部１５は連続動作している。従って、昇圧回路１０は、出力端子に接続されている昇圧電圧ＶＰＰが印加されるメモリ素子等の回路部分のストレス試験の効率を向上することが出来る。
以上、本発明の実施形態について説明したが、本発明の昇圧回路１０は上記実施形態に限定されず、本発明の趣旨を逸脱しない範囲において種々の変更が可能であることは言うまでもない。
例えば、リミット回路１６は、ＮＭＯＳトランジスタのブレークダウン電圧を用いたが、ダイオードを用いても良い。
また、分圧回路１２は、テスト端子に入力されるハイレベルの信号ＴＥＳＴによってＮＭＯＳトランジスタ４がオンするように説明したが、分圧比が可変できれば良く、この回路に限定されない。
また、昇圧回路１０は、電源電圧ＶＣＣを昇圧するように説明したが、電源電圧ＶＣＣに限らず入力される電圧を昇圧すれば良い。
また、昇圧回路１０は、イネイブル端子の信号ＥＮによって起動停止するように説明したが、イネイブル端子は備えなくても良い。
１２ 分圧回路
１３ 比較回路
１４ 発振回路
１５ 昇圧部
１６ リミット回路

Claims (3)

  1. 入力電圧を昇圧して昇圧電圧を出力する昇圧回路であって、
    入力される信号に応じて間欠動作する発振回路と、
    前記発振回路のパルス信号を受けて前記入力電圧を昇圧する昇圧部と、
    前記昇圧電圧を分圧して分圧電圧を出力する分圧回路と、
    前記分圧電圧と基準電圧を比較し、比較結果の前記信号を出力する比較回路と、
    前記昇圧電圧をクランプするリミット回路と、
    テスト信号を入力するテスト端子と、を備え、
    前記分圧回路は、前記テスト信号に応じて分圧比が変更可能であり、
    前記テスト信号がテスト状態を示す時に、前記比較回路の出力する前記信号が前記昇圧部を連続動作させる
    ことを特徴とする昇圧回路。
  2. 前記分圧回路は、前記テスト信号がテスト状態を示す時に、前記分圧電圧が低くなるように分圧比が変更される
    ことを特徴とする請求項１記載の昇圧回路。
  3. 前記リミット回路は、前記昇圧電圧を、通常動作時の昇圧電圧より高く、テスト状態時の昇圧電圧より低い電圧にクランプする
    ことを特徴とする請求項１または請求項２記載の昇圧回路。
JP2016127622A 2016-06-28 2016-06-28 昇圧回路 Active JP6657035B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2016127622A JP6657035B2 (ja) 2016-06-28 2016-06-28 昇圧回路
US15/627,720 US9923458B2 (en) 2016-06-28 2017-06-20 Booster circuit including a booster section configured to operate intermittently
CN201710493650.8A CN107546978B (zh) 2016-06-28 2017-06-26 升压电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016127622A JP6657035B2 (ja) 2016-06-28 2016-06-28 昇圧回路

Publications (2)

Publication Number Publication Date
JP2018007333A JP2018007333A (ja) 2018-01-11
JP6657035B2 true JP6657035B2 (ja) 2020-03-04

Family

ID=60678041

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016127622A Active JP6657035B2 (ja) 2016-06-28 2016-06-28 昇圧回路

Country Status (3)

Country Link
US (1) US9923458B2 (ja)
JP (1) JP6657035B2 (ja)
CN (1) CN107546978B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110211623B (zh) * 2019-07-04 2021-05-04 合肥联诺科技股份有限公司 一种nor flash存储单元阵列的电源***
CN112737329B (zh) * 2020-12-25 2022-05-03 上海贝岭股份有限公司 电压控制、高电压产生电路及方法、设备和存储介质

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0153542B1 (ko) * 1993-11-26 1998-10-15 김광호 반도체 집적장치의 기준전압 발생회로
JPH08153390A (ja) * 1994-11-30 1996-06-11 Matsushita Electron Corp 半導体集積回路
JPH10241388A (ja) * 1996-12-29 1998-09-11 Sony Corp 電圧供給回路および半導体不揮発性記憶装置
JP4384541B2 (ja) * 2004-05-21 2009-12-16 株式会社ケーヒン アクチュエータ駆動装置
US20060279268A1 (en) * 2005-06-10 2006-12-14 Advanced Analogic Technologies, Inc. Method for Operational Amplifier Output Clamping for Switching Regulators
JP2007323376A (ja) * 2006-06-01 2007-12-13 Rohm Co Ltd 電源装置及びこれを備えた電気機器
JP2008027509A (ja) * 2006-07-20 2008-02-07 Seiko Epson Corp 昇圧回路及び不揮発性メモリ装置
JP2010124590A (ja) * 2008-11-19 2010-06-03 Seiko Instruments Inc 昇圧回路
JP5448477B2 (ja) * 2009-02-04 2014-03-19 ルネサスエレクトロニクス株式会社 昇圧回路、この昇圧回路を用いた表示装置、この昇圧回路を用いた昇圧方法およびこの昇圧方法を用いた表示装置への電力供給方法
JP2011193579A (ja) * 2010-03-12 2011-09-29 Elpida Memory Inc 半導体装置
KR20130012795A (ko) * 2011-07-26 2013-02-05 에스케이하이닉스 주식회사 반도체 집적회로
JP2013114546A (ja) * 2011-11-30 2013-06-10 Renesas Electronics Corp 半導体装置
JP6220263B2 (ja) * 2013-09-19 2017-10-25 株式会社東芝 基準電圧発生装置およびスイッチング電源装置

Also Published As

Publication number Publication date
US9923458B2 (en) 2018-03-20
JP2018007333A (ja) 2018-01-11
CN107546978B (zh) 2020-12-04
US20170373591A1 (en) 2017-12-28
CN107546978A (zh) 2018-01-05

Similar Documents

Publication Publication Date Title
US7439797B2 (en) Semiconductor device including a high voltage generation circuit and method of generating a high voltage
US7042788B2 (en) Power supply circuit and semiconductor storage device with the power supply circuit
JP4824295B2 (ja) マルチレベル高電圧発生装置
US20080157730A1 (en) High-voltage generation circuit and method for reducing overshoot of output voltage
US20080191786A1 (en) High voltage generation circuit and method for generating high voltage
KR102376553B1 (ko) 전압생성회로
US8471537B2 (en) Low power high voltage regulator for non-volatile memory device
US20100124140A1 (en) Power supply circuit and nand-type flash memory
KR101411977B1 (ko) 전압 레귤레이터, 그것을 포함한 플래시 메모리 장치 및그것을 포함한 메모리 시스템
JP6657035B2 (ja) 昇圧回路
WO2013128806A1 (ja) 昇圧回路
US7385852B2 (en) Circuit for generating step-up voltage in non-volatile memory device
US11139005B2 (en) Internal voltage generation device and method for generating internal voltage
TWI616887B (zh) 非易失性記憶體的電壓控制電路及其控制方法
US8339191B2 (en) Voltage generation circuit
TWI697750B (zh) 穩壓裝置及穩壓裝置的控制方法
US10249374B2 (en) Voltage supply circuit and semiconductor storage device
US7554386B2 (en) High voltage generation circuit and method for reducing peak current and power noise for a semiconductor memory device
JP2005267712A (ja) 不揮発性半導体記憶装置
KR101081878B1 (ko) 고전압의 리플 현상을 제거하는 고전압 스위치 회로
CN108073212B (zh) 稳压电路以及稳定电压的方法
KR101005143B1 (ko) 고전압 발생 장치의 동작 방법 및 이를 구현하는 고전압 발생 장치
JP5520524B2 (ja) メモリ書込用電源回路
KR100965070B1 (ko) 프로그램 전압 제공 회로 및 이를 구비한 불휘발성 메모리소자
KR20100129074A (ko) 전압 제공 회로

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190319

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200204

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200131

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200205

R150 Certificate of patent or registration of utility model

Ref document number: 6657035

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250