JP4973494B2

JP4973494B2 - 多層プリント配線板

Info

Publication number: JP4973494B2
Application number: JP2007509308A
Authority: JP
Inventors: 高広山下; 暁秀石原; 直樹久保田
Original assignee: Ibiden Co Ltd
Current assignee: Ibiden Co Ltd
Priority date: 2005-03-24
Filing date: 2006-03-22
Publication date: 2012-07-11
Anticipated expiration: 2026-03-22
Also published as: JPWO2006101134A1; TW200704327A; TWI328992B; WO2006101134A1

Description

この発明は、多層プリント配線板に係り、特にＩＣチップ実装用のパッケージ基板に好
適に用い得るビルドアップ多層プリント配線板に関する。

ＩＣチップやその他の部品を実装させるための部品実装基板としては、ビルドアップ式の多層プリント配線板（主としてアディテイブ法によるプリント配線板の製法）と、バイアホールによる層間接続を行う積層多層プリント配線板（主として、サブトラ法によるプリント配線板の製法）などがある。
ビルドアップ式の多層プリント配線板では、ドリルなどによりスルーホールを有するコア基板の両面もしくは片面に、層間絶縁樹脂を形成し、層間導通のためのバイアホールをレーザもしくはフォトエッチングにより開口させて、バイアホールを有する層間樹脂絶縁層を形成させる。必要に応じて、層間絶縁層或いはバイアホールの内壁に粗化層を形成させる。そのバイアホール内壁にめっきなどにより導体層を形成し、エッチングなどを経て、層間絶縁層上にパターン形成し、導体回路を作る。さらに、層間絶縁層と導体層を繰り返し形成させることにより、ビルドアップ式の多層プリント配線板が得られる。
また、ビルドアップ多層配線板では、スルーホール表面を覆う導体層（蓋めっき層）を設け、その蓋めっき上にバイアホールを形成することや、バイアホールを導体で充填するフィルドビアを形成し、更に、該フィルドビアの直上にフィルドビアを設ける所謂スタックドビア構造が用いられている。

一方、積層多層プリント配線板では、レーザもしくはドリルにより銅張積層板に絶縁層を貫通する開口（バイアホール）を形成させて、その開口内にめっき、導電性ペーストなどにより導体層を形成させた基板を一単位として、これらを複数枚を重ねて、逐次もしくは一括によりプレスなどにより積層させることにより、積層多層プリント配線板を得ることができる。
また、この積層多層プリント配線板のバイアホールとしてフィルドビアを用いてもよいし、フィルドビアの直上にフィルドビアを形成させるスタックビアとしても形成してもよい。

ビルドアップ式の多層プリント配線板の従来技術として、特許文献１があり、フィルドビアを有するビルドアップ式の多層プリント配線板の従来技術として、特許文献２がある。また、積層多層プリント配線板の従来技術として、特許文献３がある。
特開２００１−１２７４３５公報特開平１１−２５１７４９号公報特開２００３−３７３６６号公報

プリント配線板の高密度化の要望により、配線密度を高めるために、Ｌ（ライン）／Ｓ（スペース）を小さくすることや、バイアホール径を小さくすることが必要となっている。また、より高密度にするために、スルーホールを導体で充填させるフィルドビアやビアを積層させるスタックビア構造が採用されている。それらにより、配線を形成する領域の高密度化がなされている。

バイアホール径を小さくすると、上層導体層（層間絶縁層を介して、層間絶縁層上の導体回路もしくはバイアホールを含む導体回路を指す。）と下層導体層とのバイアホール内での接続面積も小さくなる。バイアホールとランドとの接合力が低下しやすくなり、ヒートサイクル条件下や高温高湿条件下などの信頼性試験を施すと、両者間で接続抵抗が増大する傾向が見られた。

バイアホールにフィルドビアやスタックドビア構造を取っても、バイアホールに形成した導体と下層の導体（ランド）間の接続面積が小さいと、バイアホールとランドとの接合力が低下しやすくなり、ヒートサイクル条件下や高温高湿条件下などの信頼性試験を施すと、やはり両者間で接続抵抗が増大する傾向が見られた。
また、フィルドビアやスタックビア構造は、熱応力や衝撃時に発生した応力などが伝達しやすくい。そのために発生した応力が該バイアホール及び周辺で緩衝されないと、層間絶縁層やバイアホール近傍の導体層でのクラックなどの不具合を引き起こし、その結果として、電気接続性や信頼性を早期に低下させる要因となることもあった。

ここで、ビルドアップ式の多層プリント配線板や積層多層プリント配線板において、バイアホールは、無電解めっき膜、電解めっき膜の順で形成することにより成る。先に形成する無電解めっき膜は、延性が低いため、該無電解めっき膜でクラック・破断が発生し易いと考えられる。また、ＩＣチップ等の電子部品実装時にプリント配線板に反りが発生した場合には、無電解めっき膜は、その反りに追従できないため、バイアホールがランドから剥離しやすいと考えられる。
それらを考慮してバイアホール径を大きくしても、バイアホールの接続性や信頼性が低下したりしてしまうことがあった。

本発明は、上述した課題を解決するためになされたものであり、その目的とするところは、バイアホールの接続性や信頼性を確保させることができる多層プリント配線板を提供することにある。

上述した課題を解決するため、コア基板の表面に設けられた下層導体層上に、層間絶縁層と上層導体層が形成されて、該下層導体層と該上層導体層とがバイアホールを介して電気的に接続される多層プリント配線板において、
前記バイアホールの底部との接続部において、前記下層導体層側に凹みが設けられており、
前記下層導体層は、コア基板に形成されたフィルドビア上に形成されたことを技術的特徴とする。

バイアホールの底部との上層導体層と下層導体層との接続部において、下層導体層側に凹みが設けられているため、従来のバイアホールの接続部である下層導体層の上面位置よりも接続界面を下側にすることができる。元々、熱収縮時などの熱応力及び衝撃時に発生した応力が集中し、最大となるバイアホールの接続部であり、その接続部の位置が従来の下層導体層の上面位置の場合では、その応力が緩衝されにくいため、層間絶縁層やバイアホール近傍の導体層にクラックなどが生じてしまい、バイアホールの接続信頼性を低下させたりしていた。それに対して、本願では、バイアホールの接続部での接続界面が下層導体層の上面よりも下側になる。そのために、応力が集中するポイント（下層導体層の上面位置）から接続界面を下側へずらすことができ、当該接続界面に沿って破断が生じ難くなる。一方、該接続界面で発生した応力を緩衝することができるので、層間絶縁層やバイアホール近傍の導体層にクラックが生じ難くなって、バイアホールの接続信頼性を確保することが可能になる。また、その結果として、製造されたプリント配線板は、熱応力に対する耐性及び衝撃時の耐性を確保することができる。
さらに、バイアホール径を小さくし、バイアホールの接続部における接続面積が小さくなったとしても、その効果は同様であり、面積の大きさにその効果は阻害されないのである。

バイアホールの底部と下層導体層との接続部において、接続界面が下層導体層の上面より下側へずらされている。元々、熱収縮時などの熱応力及び衝撃時に発生した応力が集中し、最大となるバイアホールの接続部であり、その接続部の位置が従来の下層導体層の上面位置の場合では、その応力を緩衝されにくいため、層間絶縁層やバイアホール内の導体層にクラックなどが生じてしまい、バイアホールの接続信頼性を低下させたりしていた。それに対して、本願では、バイアホールの接続部での接続界面が下層導体層の上面よりも下側になる。そのために、応力が集中するポイント（下層導体層の上面位置）から接続界面を下側へずらすことができ、当該接続界面に沿って破断が生じ難くなる。一方、該接続界面で発生した応力を緩衝することができるので、層間絶縁層やバイアホール近傍の導体層にクラックが生じ難くなって、バイアホールの接続信頼性を確保することが可能になる。また、本願により製造されたプリント配線板は、熱応力に対する耐性及び衝撃時の耐性を確保することができる。
さらに、バイアホール径を小さくし、バイアホールの接続部における接続面積が小さくなったとしても、その効果は同様であり、面積の大きさにその効果は阻害されないのである。

金属を充填して成るフィルドビアに対して、下層導体層の上面よりも下側にへずらすことにより、前述と同様の効果を得られることができるのである。その結果として、フィルドビアでバイアホールを形成したとしても、層間絶縁層やバイアホール近傍の導体層にクラックが生じ難くなって、バイアホールの接続信頼性を確保することが可能になる。また、本願により製造されたプリント配線板は、熱応力に対する耐性及び衝撃時の耐性を確保することができる。

スタックビアにおいて、バイアホールの底部と下層導体層との接続部において、接続界面が下層導体層の上面より下側へずらされている。元々、熱収縮時などの熱応力及び衝撃時に発生した応力が集中し、最大となるバイアホールの接続部であり、その接続部の位置が従来の下層導体層の上面位置の場合では、その応力を緩衝されにくいため、層間絶縁層やバイアホール近傍の導体層にクラックなどが生じてしまい、バイアホールの接続信頼性を低下させたりしていた。それに対して、本願では、応力が集中するポイント（下層導体層の上面位置）から接続界面を下側へずらすことができ、当該接続界面に沿って破断が生じ難くなる。一方、該接続界面で発生した応力を緩衝することができるので、層間絶縁層やバイアホール近傍の導体層にクラックが生じ難くなって、バイアホールの接続信頼性を確保することが可能になる。また、本願により製造されたプリント配線板は、熱応力に対する耐性及び衝撃時の耐性を確保することができる。
スタックビア構造の場合、スタックの最下層に位置するバイアホールの接続部において、接続界面を下層導体層の上面より下側へずらすことで、最大の効果を得ることができるのであるが、スタックビアのいずれか一箇所バイアホールの接続界面もしくはすべてのバイアホールの接続界面を該当する下層導体回路の上面よりも下側に位置させることにより、その効果を得ることができるのである。

凹みやずらしを下層導体層に設けた場合には、凹みの大きさ（径）は、バイアホール径と同等かそれ以上の大きさであることが望ましい。それにより、上層導体層である金属層が、凹部内部にまで金属層が入り込むのである。上層導体回路では、バイアホールと下層導体層の内部に一体化となる金属層となり、層間絶縁層に対して、嵌合する構造となる。バイアホール内の接合強度を確保しやすくなる。それ故に、電気接続性や信頼性が低下し難くなるのである。また、一体化構造であるので、耐落下性を確保しやすくなるのである。さらに、凹みの大きさ（径）は、バイアホール径以上の大きさであることが、より望ましい。それにより、上層導体層であるバイアホールが錨形状となっているのである。この形状となっているので、２つの特徴がある。一つは、バイアホールの接続部を下側へずらしている。もう一つは、側面がバイアホールの外側に広がっているので、樹脂層とバイアホールとで嵌合している状態になる。それにより、電気接続性や信頼性を確保し易くなり、熱応力に対する耐性及び衝撃時の耐性を確保することができる。

バイアホールの靱性の低い無電解めっき層を、下層導体層の上面より下側へずらすことで、層間絶縁層やバイアホール内の導体層へのクラック等の不具合が生じ難くなって、バイアホールの接続信頼性を確保することが可能になる。また、本願により製造されたプリント配線板は、熱応力に対する耐性及び衝撃時の耐性を確保することができる。

バイアホールの底部と上層導体層と下層導体層との接続界面が、下層導体層の上面より２μｍ以上、下側へずらされている。このため、熱収縮時などの熱応力及び衝撃時に発生した応力が集中し、最大となる下層導体層の上面位置であり、最もクラックの入り易い接続界面が下層導体層の上面よりも確実に下側になるので、応力の集中する位置から接続界面を下側へずらすことができ、その結果、層間絶縁層やバイアホール近傍の導体層にクラックなどの不具合が生じ難くなって、バイアホールの接続信頼性を確保することが可能になる。
また、本願により製造されたプリント配線板は、熱応力に対する耐性及び衝撃時の耐性を確保することができる。

バイアホールの底部の上層導体層と下層導体層との接続界面が、下層導体層の上面より３μｍ以上、下層導体層の上面より下側へずらされている。このため、熱収縮時及び衝撃時の応力が最大となる下層導体層の上面位置よりも、最もクラックの入り易い接続界面が確実に下層導体層の上面よりも下側になり、応力の集中する位置からずらすことができ、その結果、接続界面での破断、層間絶縁層やバイアホール近傍の導体層にクラックなどの不具合が生じ難くなって、バイアホールの接続信頼性を確保することが可能になる。ここで、下層導体層の上面位置からの３μｍ以上変位しているため、加わる応力値が下がり、耐性を確保することができる。一方、該接続界面を５μｍ以上変位しても、加わる応力値が下がらないが、これよりも下層導体層を凹ませると、下層導体層の厚みによっては、当該部分で下層導体層が薄くなって、当該部分である下層導体層の凹部において、クラックが入り易くなることがあり、接続性などを確保し難くなることがある。

また、バイアホールが錨形状であるために、層間絶縁層とバイアホールとが嵌合状態となり、上層導体層と下層導体層との接合が得られやすい。そのために、接続性や信頼性を確保しやすい。

[実施例１]
（実施例１−１）
先ず、本発明の実施例１に係る多層プリント配線板１０の構成について、図１〜図９を参照して説明する。図８は、該多層プリント配線板１０の断面図を、図９は、図８に示す多層プリント配線板１０にＩＣチップ９０を取り付け、ドータボード９４へ載置した状態を示している。図８に示すように、多層プリント配線板１０では、コア基板３０の表面に導体回路３４が形成されている。コア基板３０の表面と裏面とはスルーホール３６を介して接続されている。スルーホール３６は、スルーホールランドを構成する蓋めっき層３６ａと、側壁導体層３６ｂとから成り、側壁導体層３６ｂの内部には樹脂充填材３７が充填されている。蓋めっき層（スルーホールランド）３６ａの上にフィルドビア６０及び導体回路５８の形成された層間樹脂絶縁層５０と、フィルドビア１６０及び導体回路１５８の形成された層間樹脂絶縁層１５０と、フィルドビア２６０の形成された層間樹脂絶縁層２５０とが配設されている。該フィルドビア２６０の上層にはソルダーレジスト層７０が形成されており、該ソルダーレジスト層７０の開口部７１を介して、半田パッドを構成するフィルドビア２６０に半田から成るバンプ７８Ｕ、７８Ｄが形成されている。

図９中に示すように、多層プリント配線板１０の上面側の半田バンプ７８Ｕは、ＩＣチップ９０のランド９２へ接続される。一方、下側の半田バンプ７８Ｄは、ドータボード９４のランド９６へ接続されている。

図８中の円Ｃ中の蓋めっき層３６ａ、フィルドビア６０、フィルドビア１６０、フィルドビア（半田パッド）２６０、半田から成るバンプ７８Ｕを拡大して図１０中に示す。
スタックビア構造である最下層のフィルドビア６０の底部と蓋めっき層（下層導体層）３６ａとの接続部において、蓋めっき層３６ａ側に凹部３６ｈが設けられている。即ち、フィルドビア６０の底部と蓋めっき層３６ａとの接続部において、上層導体層と蓋めっき層（下層導体層）との接続界面が蓋めっき層（下層導体層）３６ａの上面より下側へ深さｄ１分ずらされている。また、凹部３６ｈは、バイアホールの底部（バイアホールの蓋めっき層３６ａ上面位置における径）よりも、ｋ１分径が広げられている。

実施例１の多層プリント配線板では、最下層のフィルドビア６０の底部と蓋めっき層（下層導体層）３６ａとの接続部において、上層導体層と下層導体層の接続界面が蓋めっき層３６ａの上面より下側へ深さｄ１分ずらされているため、該接続界面が蓋めっき層３６ａの上面位置に形成した場合と比べて、接続界面が下側になり、応力を集中する位置から接続界面をずらすことができ、その結果、接続界面での破断を防ぐことができる。また、層間絶縁層やバイアホール近傍の導体層にクラックなどの不具合が生じ難くなって、バイアホールの接続信頼性を確保することが可能になる。また、本願により製造されたプリント配線板は、熱応力に対する耐性及び衝撃時の耐性を確保することができる。
また、上層導体層と下層導体層の接続界面が蓋めっき層３６ａの外周方向に幅ｋ１分ずらされているため、上層導体回路の金属層がバイアホールと凹部内部にまで入り込むのである。上層導体回路では、バイアホールと下層導体層の内部に一体化となる金属層となり、層間絶縁層に対して、嵌合する構造となる。バイアホール内の接合強度を確保しやすくなる。それ故に、電気接続性や信頼性が低下し難くなるのである。また、一体化構造であるので、耐落下性を確保しやすくなるのである。

同様に、スタックビア構造である中段層に位置するフィルドビア１６０の底部と最下層のフィルドビア６０との接続部において、最下層のフィルドビア６０側に凹部６０ｈが設けられている。即ち、フィルドビア１６０の底部とフィルドビア６０との接続部において、中段層のフィルドビアの導体層と最下層のフィルドビアの導体層との接続界面が最下層のフィルドビア６０の導体層の上面より下側へ深さｄ２分ずらされている。更に、最上層のフィルドビア２６０と中段層のフィルドビア１６０も同様に、中段層のフィルドビア１６０の導体層に凹部１６０ｈを設けて、最上層のフィルドビア２６０の導体層と中段層のフィルドビア１６０の導体層との接続界面が中段層のフィルドビア１６０の導体層の上面より下側へ深さｄ３分ずらして、接続されている。
また、蓋めっき層（下層導体層）６０ａは、バイアホールの底部よりも、ｋ２分ずらされている。また、凹部６０ｈは、バイアホール１６０の底部（バイアホール１６０のバイアホール６０上面位置における径）よりも、ｋ２分径が広げられている。同様に、凹部１６０ｈは、バイアホール２６０の底部（バイアホール２６０のバイアホール１６０上面位置における径）よりも、ｋ３分径が広げられている。

実施例１の多層プリント配線板では、中段層のフィルドビア１６０の底部と最下層のフィルドビア６０との接続部において、中段層のフィルドビア導体層と最下層のフィルドビアの導体層の接続界面がフィルドビア６０の上面より下側へ深さｄ２分ずらされているため、応力を集中する位置（フィルドビアの上面位置）から接続界面をずらすことができ、接続界面での破断が生じ難くなる。その結果、層間絶縁層やバイアホール近傍の導体層にクラックが生じ難くなって、バイアホールの接続信頼性を確保することが可能になる。また、本願により製造されたプリント配線板は、熱応力に対する耐性及び衝撃時の耐性を高めることができる。

また、上層導体層と下層導体層の接続界面が蓋めっき層６０の外周方向に幅ｋ２分ずらされているため、上層導体回路の金属層がバイアホールと凹部内部にまで入り込むのである。上層導体回路では、バイアホールと下層導体層の内部に一体化となる金属層となり、層間絶縁層に対して、嵌合する構造となる。バイアホール内の接合強度を確保しやすくなる。それ故に、電気接続性や信頼性が低下し難くなるのである。また、一体化構造であるので、耐落下性を確保しやすくなるのである。
これにより、最下層のフィルドビア６０と中段層のフィルドビア１６０との接続信頼性を高め、同様に、中段層のフィルドビア１６０と最上層のフィルドビア２６０との接続信頼性を確保することが可能になる。

ここで、フィルドビア６０，１６０は、金属を充填して成るため、樹脂が内部に充填されたバイアホール（非フィルドビア形状）と異なり応力が内部に逃げ難い。実施例１では、内層のすべてのフィルドビアの該フィルドビアの下層に該当するフィルドビアである導体層側に凹部を設けることで、バイアホールの接続信頼性を確保することが可能になる。
また、熱応力に対する耐性及び衝撃時の耐性を高めることができる。

さらに、それぞれのビアホールとの接続する下層回路側に、凹部は、バイアホールと同等か、それ以上の大きさ（径）であることが望ましい。つまり、凹部の端部がずれていることである。これにより、上層導体回路の金属層がバイアホールと凹部内部にまで入り込むのである。上層導体回路では、バイアホールと下層導体層の内部に一体化となる金属層となり、層間絶縁層に対して、嵌合する構造となる。バイアホール内の接合強度を確保しやすくなる。それ故に、電気接続性や信頼性が低下し難くなるのである。また、一体化構造であるので、耐落下性を確保しやすくなるのである。

実施例１では、フィルドビア６０、フィルドビア１６０、フィルドビア２６０が、無電解めっき層５２と電解めっき層５６とから成る。無電解めっき層５２は電解めっき層５６と比較して不純物を含み脆い傾向にある。内層であるフィルドビア６０、１６０の靱性の低い無電解めっき層５２の下面を、下層のフィルドビアの上面、或いは、蓋めっき層３６ａの上面より下側へずらすことで、応力を集中する位置からずらすことができ、無電解めっき層５２での破断を防ぐことができる。その結果、層間絶縁層やバイアホール近傍の導体層にクラック等の不具合が生じ難くなって、バイアホールの接続信頼性を確保することが可能になる。また、熱応力に対する耐性及び衝撃時の耐性を高めることができる。

さらに、それぞれのビアホールとの接続する下層回路側に、凹部は、バイアホールと同等か、それ以上の大きさであることが望ましい。つまり、凹部の端部がずれていることである。これにより、上層導体回路の金属層がバイアホールと凹部内部にまで入り込むのである。上層導体回路では、バイアホールと下層導体層の内部に一体化となる金属層となり、層間絶縁層に対して、嵌合する構造となる。バイアホール内の接合強度を確保しやすくなる。それ故に、電気接続性や信頼性が低下し難くなるのである。また、一体化構造であるので、耐落下性を確保しやすくなるのである。

ここで、上層フィルドビアの底部と下層フィルドビアあるいは、下層フィルドビアと蓋めっき層３６ａとの接続界面が、下層フィルドビアあるいは、蓋めっき層３６ａの上面より２μｍ以上下側へずらされていることが望ましい。２μｍにすることにより、無電解めっきのめっき厚み、下層側の導体層の厚みなどを考慮したとしても、下層導体層の上面よりも、接続界面を下側に配置することができるのである。それ故に、接続界面を下層フィルドビアあるいは蓋めっき層３６ａの上面位置にした場合と比べて、接続界面が確実に下側になり、接続界面での破断が無くなり、その結果、層間絶縁層やバイアホール近傍の導体層にクラック等の不具合が生じ難くなって、バイアホールの接続信頼性を確保することが可能になる。また、熱応力に対する耐性及び衝撃時の耐性を高めることができる。
一方、下層フィルドビア或いは、蓋めっき層３６ａの上面位置からの２μｍ未満では、使用するめっき厚みや下層側の導体層の厚みよっては、応力の緩衝を妨げることがあり、バイアホール接続性を高められないこともあり、熱応力に対する耐性及び衝撃時の耐性を高められないこともある。

更に好適には、上層の導体層と下層の導体層との接続界面が、下層フィルドビア、蓋めっき層３６ａの導体層の上面より３μｍ以上、下側へずらされていることが望ましい。
即ち、下層フィルドビアの導体層あるいは蓋めっき層３６ａの導体層の上面からの３μｍ以上変位させることが、外部或いは内部から加わる応力値が下げることが実験的に証明されていて、それ故に、応力に対する耐性を高めることができる。一方、５μｍ以上変位させたとしても、外部或いは内部から加わる応力値がより下げることが困難となる。言い換えると、５μｍの変位が応力値を下げる限界点となるのである。５μｍよりを越えて、蓋めっき層３６ａを凹ませると、下層導体層の厚みによっては、当該部分で蓋めっき層３６ａが薄くなるなどの不具合を発生してしまい、凹みの先端位置を起点に下層導体層にてクラック等の不具合を引き起こしやすくなることがある。バイアホールの接続性をより高めることが困難となるのである。

応力解析の結果、スタックドフィルドビアにおいて、最下層のフィルドビアにおいて最も応力値が高くなる。実施例１では、３段重ねの最下層のフィルドビア６０の底面と蓋めっき層３６ａとの接続部において、接続界面が蓋めっき層３６ａの上面より下側へずらされている。このため、応力の集中するポイントをずらすことができ、層間絶縁層やバイアホールの近傍の導体層のクラックを生じ難くし、バイアホール接続性を高められるし、また、熱応力に対する耐性及び衝撃時の耐性を高めらるのである。

ここで、実施例１では、半田７８Ｕ、７８Ｄが鉛レスの半田（Ｓｎ／Ａｇ／Ｃｕ＝６５／３２．５／２．５）を用いているため、鉛半田と比較して靱性が低く、半田が半田パッドから剥離し易い。

ここで、フィルドビア６０ヒートサイクル時に加わる応力をシミュレーションした結果について説明する。
ここでは、有限要素法(FEM)による３Ｄ熱応力シミュレーションを行った。半田等のような塑性・クリープ特性の顕著な材料が解析構造体に含まれている場合には、塑性・クリープ特性を考慮した非線形熱応力シミュレーションが必要なため、まず基板全体を含むモデルを粗いメッシュで解析し、そこから計算された変位を細かいメッシュで分割されたサブモデルの境界条件とし、問題視する部分の精密な解析をするマルチスケ−リング(サブモデリング)手法を用い、高多層・高密度有機パッケージのマイクロビアにかかる熱衝撃試験時の熱応力を解析した。即ち、パッケージのCoarseモデルを解析し、その変位をサブモデルの境界条件として設定し、半田の塑性を考慮して、-55℃〜比較例５℃の熱衝撃試験条件で非線形熱応力解析を行った。

図１７は、応力解析を行ったフィルドビアの配置例を示している。図１７（Ａ）の配置例では下層フィルドビア３ｒｄＶと、中層フィルドビア２ｎｄＶ及び上層フィルドビア１ｓｔＶとが変位するように配置され、同様に、図１７（Ｂ）の配置例、及び、図１７（Ｅ）の配置例でも下層フィルドビア３ｒｄＶと、中層フィルドビア２ｎｄＶ及び上層フィルドビア１ｓｔＶとが変位するように配置されている。ここで、図１７（Ａ）の配置例と図１７（Ｂ）の配置例との違いは、図１７（Ａ）では、導体回路１ｓｔＣ、２ｎｄＣ、３ｒｄＣがフィルドビアから離れて配置され、図１７（Ｂ）では、近接して配置されている点にある。更に、図１７（Ａ）の配置例と図１７（Ｅ）の配置例との違いは、図１７（Ａ）では、下層フィルドビア３ｒｄＶに対して、中層フィルドビア２ｎｄＶ及び上層フィルドビア１ｓｔＶとが横方向へ大きく変位して、応力の影響が小さいのに対して、図１７（Ｅ）では、変位量が小さく、相互に応力の影響を大きく受ける点にある。

図１７（Ｃ）及び図１７（Ｄ）の配置例では、下層フィルドビア３ｒｄＶと中層フィルドビア２ｎｄＶと上層フィルドビア１ｓｔＶとが直線上に配置されている。ここで、図１７（Ｃ）では、導体回路１ｓｔＣ、２ｎｄＣ、３ｒｄＣがフィルドビアに近接して配置され、図１７（Ｂ）では、離れて配置されている。

下層フィルドビア３ｒｄＶ、中層フィルドビア２ｎｄＶ及び上層フィルドビア１ｓｔＶの下端部の左右の点に掛かる応力をシミュレーションした結果を図１８中に示す。
ここで、３段重ねの図１７（Ｃ）、図１７（Ｄ）の配置例での応力値が、図１７（Ａ）及び図１７（Ｂ）の配置例よりも高く、また、上層フィルドビア１ｓｔＶよりも中層フィルドビア２ｎｄＶに加わる応力値が大きく、中層フィルドビア２ｎｄＶよりも下層フィルドビア３ｒｄＶに加わる応力値が大きいことが分かる。即ち、重ねられたフィルドビアでは、下段へ行くほど応力値が高くなる。

一方、図１７（Ｅ）に示す配置例でも、下層フィルドビア３ｒｄＶに対して、中層フィルドビア２ｎｄＶ及び上層フィルドビア１ｓｔＶとが横方向へ変位量が小さいため、相互に応力の影響を大きく受け、下層フィルドビア３ｒｄＶに加わる応力値が大きくなっている。

上述したシミュレーションにより分かった応力値の高くなるフィルドビアにおいて、実施例１の構成を適用することで、熱収縮時に発生する応力によるフィルドビアの破断を防ぐことができる。

図１９は、中層フィルドビア２ｎｄＶの下端部に加わる応力値をシミュレーションした結果を示している。図１９（Ａ）は、中層フィルドビア２ｎｄＶの模式図であり、図１９（Ｂ）はシミュレーション値を示すグラフである。
ここで、下層フィルドビア３ｒｄＶの上面位置（０μｍ）においては、中層フィルドビア２ｎｄＶの右下端には３１２．７ＭＰａが、左下端には、２４５．２ＭＰａが加わっている。ここで、左側の値が低いのは、右側にある下層フィルドビア３ｒｄＶの影響である。上面位置より１μｍ低い位置では（−１μｍ）では、右側に２２０．６ＭＰａが、左側に１８５．３ＭＰａの応力が加わっている。上面位置より２μｍ低い位置では（−２μｍ）では、右側に９９．２ＭＰａが、左側に１０８．８ＭＰａの応力が加わっている。上面位置より３μｍ低い位置では（−３μｍ）では、右側に９３．６ＭＰａが、左側に９２．４ＭＰａが加わっている。上面位置より４μｍ低い位置では（−４μｍ）では、右側に７４．４ＭＰａが、左側に７５．８ＭＰａが加わっている。上面位置より５μｍ低い位置では（−５μｍ）では、右側に７３．６ＭＰａが、左側に７４．６ＭＰａが加わっている。
上面位置より６μｍ低い位置では（−６μｍ）では、右側に７３．７ＭＰａが、左側に７４．４ＭＰａが加わっている。

上記シミュレーション結果から、上層フィルドビアの底部と下層フィルドビア、蓋めっき層３６ａとの接続界面を、下層フィルドビア、蓋めっき層３６ａの上面より２μｍ以上下側へずらすことで、バイアホールに求められる１００ＭＰａ程度まで応力値を低減できることが明らかになった。更に、３μｍから５μｍの範囲まで、接続界面を下げていくことで、更に、応力値を低減できることが分かった。しかしながら、５μｍを越えて接続界面を下げても応力値が低下しないことが分かった。

上述した実施例１では、３層のスタックビアを形成したが、２層のスタックビアであっても、また、４層以上のスタックビアであっても同様に接続界面を下層フィルドビア、蓋めっき層の上面より２μｍ以上下方へずらすことで同様の効果を得ることができる。

また、上述した実施例１では、無電解めっき膜５２と電解めっきまく５６とによりフィルドビア６０、１６０、２６０を形成したが、スパッタ、ペースト等の導体によりフィルドビアを形成した場合にも同様な効果を有する。また、例えば、上層：電解めっき膜、中層：無電解めっき膜、下層電解めっき膜等の異なるめっき方法の導体層の組み合わせであっても同様に効果を有する。

引き続き、図８を参照して上述した多層プリント配線板１０の製造方法について図１〜図１６を参照して説明する。
（１）厚さ０．２〜０．８ｍｍのガラスエポキシ樹脂またはＢＴ（ビスマレイミドトリアジン）樹脂からなる絶縁性基板３０の両面に５〜２５０μｍの銅箔３２がラミネートされている銅張積層板３０Ａを出発材料とした（図１（Ａ））。まず、この銅張積層板をドリル削孔して通孔１６を穿設し（図１（Ｂ））、無電解めっき処理および電解めっき処理（後述するめっき液と条件（工程（１３）、（１５））参照）を施し、スルーホール３６の側壁導体層３６ｂを形成した（図１（Ｃ））。通孔１６の開口径は、ドリルの選択により０．１〜０．２５ｍｍΦで形成し、そのピッチは０．１５〜０．５７５ｍｍとした。

（２）スルーホール３６を形成した基板３０を水洗いし、乾燥した後、ＮａＯＨ（１０ｇ／ｌ）、ＮａＣｌＯ₂ （４０ｇ／ｌ）、Ｎａ₃ ＰＯ₄ （６ｇ／ｌ）を含む水溶液を黒化浴（酸化浴）とする黒化処理、および、ＮａＯＨ（１０ｇ／ｌ）、ＮａＢＨ₄ （６ｇ／ｌ）を含む水溶液を還元浴とする還元処理を行い、スルーホール３６の側壁導体層３６ｂ及び表面に粗化面３６αを形成する（図１（Ｄ））。

（３）次に、平均粒径１０μｍの銅粒子を含む充填剤３７（タツタ電線製の非導電性穴埋め銅ペースト、商品名：ＤＤペースト）を、スルーホール３６へスクリーン印刷によって充填し、乾燥、硬化させる（図１（Ｅ））。これは、スルーホール部分に開口を設けたマスクを載置した基板上に、印刷法にて塗布することによりスルーホールに充填させ、充填後、乾燥、硬化させる。

引き続き、そして、スルーホール３６からはみ出した充填剤３７を、＃６００のベルト研磨紙（三共理化学製）を用いたベルトサンダー研磨により除去し、さらにこのベルトサンダー研磨による傷を取り除くためのバフ研磨を行い、基板３０の表面を平坦化する（図２（Ａ）参照）。このようにして、スルーホール３６の側壁導体層３６ｂと樹脂充填剤３７とが粗化層３６αを介して強固に密着した基板３０を得る。

（４）前記（３）で平坦化した基板３０表面に、パラジウム触媒（アトテック製）を付与し、無電解銅めっきを施すことにより、厚さ０．６μｍの無電解銅めっき膜２３を形成する（図２（Ｂ）参照）。

（５）ついで、以下の条件で電解銅めっきを施し、厚さ１５μｍの電解銅めっき膜２４を形成し、導体回路３４となる部分の厚付け、およびスルーホール３６に充填された充填剤３７を覆う蓋めっき層（スルーホールランド）となる部分を形成する（図２（Ｃ））。
〔電解めっき水溶液〕
硫酸１８０ｇ／ｌ
硫酸銅８０ｇ／ｌ
添加剤（アトテックジャパン製、商品名：カパラシドＧＬ）
１ｍｌ／ｌ
〔電解めっき条件〕
電流密度１Ａ／ｄｍ^２
時間３０分
温度室温

（６）導体回路および蓋めっき層となる部分を形成した基板３０の両面に、市販の感光性ドライフィルムを張り付け、パターンを有するマスクを載置して、１００ｍＪ／ｃｍ^２で露光、０．８％炭酸ナトリウムで現像処理し、厚さ１５μｍのエッチングレジスト２５を形成する（図２（Ｄ））。

（７）そして、エッチングレジスト２５を形成してない部分のめっき膜２３，２４と銅箔３２を、塩化第２銅を主成分とするエッチング液にて溶解除去し、さらに、エッチングレジスト２５を５％ＫＯＨで剥離除去して、独立した導体回路３４、および、充填剤３７を覆う蓋めっき層３６ａを形成する（図３（Ａ））。所謂テンティング法である。

（８）次に、導体回路３４および充填剤２７を覆う蓋めっき層３６ａの表面にエッチング液により、厚さ２．５μｍの粗化層（凹凸層）３４βを形成した。（図３（Ｂ））。

（９）基板の両面に、基板より少し大きめの層間樹脂絶縁層用樹脂フィルム（味の素社製：商品名；ＡＢＦ−４５ＳＨ）５０γを基板上に載置し、圧力０．４５ＭＰａ、温度８０℃、圧着時間１０秒の条件で仮圧着して裁断した後、さらに、以下の方法により真空ラミネーター装置を用いて貼り付けることにより層間樹脂絶縁層を形成した（図３（Ｃ））。すなわち、層間樹脂絶縁層用樹脂フィルムを基板上に、真空度６７Ｐａ、圧力０．４７ＭＰａ、温度８５℃、圧着時間６０秒の条件で本圧着し、その後、１７０℃で４０分間熱硬化させた。

（１０）次に、波長１０．４μｍのＣＯ2 ガスレーザにて、ビーム径４．０ｍｍ、トップハットモード、パルス幅３〜３０μ秒、マスクの貫通孔の径１．０〜５．０ｍｍ、１〜３ショットの条件で層間樹脂絶縁層５０にバイアホール用開口５１を形成した（図３（Ｄ））。ここで、層間樹脂絶縁層５０には、フィルドビアの底の直径がφ５０μｍになるように、上記レーザ条件を調整した。

（１１）フィルドビア用開口５１を形成した基板を、６０ｇ／ｌの過マンガン酸を含む８０℃の溶液に１０分間浸漬し、層間樹脂絶縁層５０の表面に存在するエポキシ樹脂粒子を溶解除去することにより、フィルドビア用開口５１の内壁を含む層間樹脂絶縁層５０の表面に粗化面５０αを形成した（図４（Ａ））。図中Ｃ１で示す開口５１を拡大して図１１（Ａ）中に示す。

（１２）次に、塩化第２銅を主成分とするエッチング液にて、開口５１により露出された蓋めっき層３６ａの表面に深さ３μｍの凹部３６ｈを形成する。この深さは、ライトエッチングの時間を調整することで所望の値とする（図４（Ｂ））。図中Ｃ２で示す開口５１を拡大して図１１（Ｂ）に示す。

上記処理を終えた基板を、中和溶液（シプレイ社製）に浸漬してから水洗いした。
さらに、粗面化処理（粗化深さ３μｍ）した該基板の表面に、パラジウム触媒を付与することにより、層間樹脂絶縁層の表面およびフィルドビア用開口の内壁面に触媒核を付着させた。すなわち、上記基板を塩化パラジウム（ＰｂＣｌ₂ ）と塩化第一スズ（ＳｎＣｌ₂ ）とを含む触媒液中に浸漬し、パラジウム金属を析出させることにより触媒を付与した。

（１３）次に、上村工業社製の無電解銅めっき水溶液（スルカップＰＥＡ）中に、触媒を付与した基板を浸漬して、粗面全体に厚さ０．３〜３．０μｍの無電解銅めっき膜を形成し、バイアホール用開口５１の内壁を含む層間樹脂絶縁層５０の表面に２μｍの無電解銅めっき膜５２が形成された基板を得た（図４（Ｃ））。
〔無電解めっき条件〕
３４度の液温度で４５分

（１４）無電解銅めっき膜５２が形成された基板に市販の感光性ドライフィルムを張り付け、マスクを載置して、１１０ｍＪ／ｃｍ2 で露光し、０．８％炭酸ナトリウム水溶液で現像処理することにより、厚さ２５μｍのめっきレジスト５４を設けた（図４（Ｄ））。

（１５）ついで、基板３０を５０℃の水で洗浄して脱脂し、２５℃の水で水洗後、さらに硫酸で洗浄してから、以下の条件で電解めっきを施し電解めっき膜５６を形成し、無電解めっき膜５２及び電解めっき膜からなるフィルドビア６０及び導体回路５８を設けた（図５（Ａ））。
〔電解めっき液〕
硫酸２．２４ｍｏｌ／ｌ
硫酸銅０．２６ｍｏｌ／ｌ
添加剤１９．５ｍｌ／ｌ
レベリング剤５０ｍｇ／ｌ
光沢剤５０ｍｇ／ｌ
〔電解めっき条件〕
電流密度１Ａ／ｄｍ²
時間７０分
温度２２±２ ℃
図５（Ａ）中のＣ３で示す部位を図１１（Ｃ）に示す。図１１（Ｃ）中のフィルドビア６０を更に拡大して図１２中に示す。ここで、フィルドビア６０の厚さ２μｍの無電解めっき層５２を、深さ３μｍの凹部３６ｈ内に設けることで、靱性の低い無電解めっき層５２を蓋めっき層３６ａの上面より下側に設けてある。これにより、フィルドビア６０と蓋めっき層３６ａとの間でクラックが生じ難くなって、熱応力に対する耐性及び衝撃時の耐性を高めることができる。

（１６）さらに、めっきレジスト５４を５％ＫＯＨで剥離除去した後、そのめっきレジスト下の無電解めっき膜を硫酸と過酸化水素との混合液でエッチング処理して溶解除去し、独立の導体回路５８及びフィルドビア６０とした（図５（Ｂ））。

（１７）ついで、上記（４）と同様の処理を行い、導体回路５８及びフィルドビア６０の表面に粗化面５８αを形成した。上層の導体回路５８の厚みは１５μｍの厚みであった（図５（Ｃ））。

（１８）上記（９）〜（１１）工程を行うことで、フィルドビア６０及び導体回路５８上に開口１５１を有する層間絶縁層１５０を形成する（図５（Ｄ））。図中Ｃ４で示す開口１５１を拡大して図１３（Ａ）中に示す。

（１９）次に、塩化第２銅を主成分とするエッチング液にて、開口１５１により露出されたフィルドビア６０及び導体回路５８の表面に深さ３μｍの凹部６０ｈ、５８ｈを形成する。この深さは、ライトエッチングの時間を調整することで所望の値とする（図６（Ａ））。図中Ｃ５で示す開口５１を拡大して図１３（Ｂ）に示す。

（２０）上記（１３）〜（１７）工程を行うことで、フィルドビア１６０及び導体回路１５８を有する層間絶縁層１５０を形成する（図６（Ｂ））。図中Ｃ６で示すフィルドビア１６０を拡大して図１３（Ｃ）中に示す。該フィルドビア１６０を更に拡大して図１４に示す。
ここで、フィルドビア１６０の厚さ２μｍの無電解めっき層５２を、深さｄ２（３μｍ）の凹部６０ｈ内に設けることで、靱性の低い無電解めっき層５２をフィルドビア６０の上面より下側に設けてある。これにより、フィルドビア６０とフィルドビア１６０との間でクラックが生じ難くなって、熱応力に対する耐性及び衝撃時の耐性を高めることができる。

（２１）上記（１９）、（２０）の工程を繰り返すことにより、さらに上層のフィルドビア２６０を有する層間絶縁層２５０を形成し、多層配線板を得た（図６（Ｃ））。

（２２）次に、多層配線基板の両面に、市販のソルダーレジスト組成物７０を２０μｍの厚さで塗布し、７０℃で２０分間、７０℃で３０分間の条件で乾燥処理を行った後、ソルダーレジスト開口部のパターンが描画された厚さ５ｍｍのフォトマスクをソルダーレジスト層７０に密着させて１０００ｍＪ／ｃｍ² の紫外線で露光し、ＤＭＴＧ溶液で現像処理し、２００μｍの直径の開口７１を形成した（図７（Ａ））。
そして、さらに、８０℃で１時間、１００℃で１時間、１２０℃で１時間、１５０℃で３時間の条件でそれぞれ加熱処理を行ってソルダーレジスト層を硬化させ、開口を有し、その厚さが１５〜２５μｍのソルダーレジストパターン層を形成した。図中Ｃ７で示す開口７１を拡大して図１５（Ａ）中に示す。

（２４）次に、半田パッド１６０上にＯＳＰ（Organic Solderability Preserbvative: プリフラックス）層７２を設ける（図７（Ｂ））。

（２５）この後、基板のＩＣチップを載置する面のソルダーレジスト層７０の開口７１に、鉛レス（Ｓｎ／Ａｇ／Ｃｕ＝６５／３２．５／２．５）半田を含有するはんだペーストを印刷し、さらに他方の面のソルダーレジスト層の開口にスズ−アンチモンを含有するはんだペーストを印刷した後、２００℃でリフローすることにより半田バンプ（はんだ体）を形成し、半田バンプ７８Ｕ、７８Ｄを有する多層プリント配線板を製造した（図８）。

図中で円Ｃで囲んだ部位を拡大して図１５（Ｂ）に示す。図１５（Ｂ）中のフィルドビア（半田パッド）を更に拡大して図１６に示す。

最後に、半田バンプ７８Ｕを介してＩＣチップ９０を取り付ける。そして、半田バンプ７８Ｄを介してドータボード９４へ取り付ける（図９）。

（実施例１−２）
実施例１−２は、上記実施例１−１と同様であるが、蓋めっき層３６ａ及びフィルドビア６０、１６０、２６０のエッチングのよる凹部深さを０．５μｍに調整した。
（実施例１−３）
実施例１−３は、上記実施例１−１と同様であるが、蓋めっき層３６ａ及びフィルドビア６０、１６０、２６０のエッチングのよる凹部深さを１μｍに調整した。
（実施例１−４）
実施例１−２は、上記実施例１−１と同様であるが、蓋めっき層３６ａ及びフィルドビア６０、１６０、２６０のエッチングのよる凹部深さを２μｍに調整した。
（実施例１−５）
実施例１−５は、上記実施例１−１と同様であるが、蓋めっき層３６ａ及びフィルドビア６０、１６０、２６０のエッチングのよる凹部深さを４μｍに調整した。
（実施例１−６）
実施例１−６は、上記実施例１−１と同様であるが、蓋めっき層３６ａ及びフィルドビア６０、１６０、２６０のエッチングのよる凹部深さを５μｍに調整した。
（実施例１−７）
実施例１−７は、上記実施例１−１と同様であるが、蓋めっき層３６ａ及びフィルドビア６０、１６０、２６０のエッチングのよる凹部深さを６μｍに調整した。

（実施例１−８）
実施例１−８は、上記実施例１−１と同様であるが、蓋めっき層３６ａ及びフィルドビア６０、１６０、２６０のエッチングのよる凹部深さを１μｍに調整した。ここで、実施例１−１では、フィルドビアの最大３段重ねがあったが、実施例１−８では、フィルドビアを２段重ねまでとした。
（実施例１−９）
実施例１−９は、上記実施例１−８と同様であるが、フィルドビアを重ねない構造とした。

（実施例１−１０）
実施例１−１０は、上記実施例１−１と同様であるが、フィルドビアの底径を６０μｍ
とした。
（実施例１−１１）
実施例１−１１は、上記実施例１−１０と同様であるが、蓋めっき層３６ａ及びフィル
ドビア６０、１６０、２６０のエッチングのよる凹部深さを０．５μｍに調整した。
（実施例１−１２）
実施例１−１２は、上記実施例１−１０と同様であるが、蓋めっき層３６ａ及びフィル
ドビア６０、１６０、２６０のエッチングのよる凹部深さを１μｍに調整した。
（実施例１−１３）
実施例１−１３は、上記実施例１−１０と同様であるが、蓋めっき層３６ａ及びフィル
ドビア６０、１６０、２６０のエッチングのよる凹部深さを２μｍに調整した。
（実施例１−１４）
実施例１−１４は、上記実施例１−１０と同様であるが、蓋めっき層３６ａ及びフィル
ドビア６０、１６０、２６０のエッチングのよる凹部深さを４μｍに調整した。
（実施例１−１５）
実施例１−１５は、上記実施例１−１０と同様であるが、蓋めっき層３６ａ及びフィル
ドビア６０、１６０、２６０のエッチングのよる凹部深さを５μｍに調整した。
（実施例１−１６）
実施例１−１６は、上記実施例１−１０と同様であるが、蓋めっき層３６ａ及びフィル
ドビア６０、１６０、２６０のエッチングのよる凹部深さを６μｍに調整した。

（比較例１−１）
比較例１−１として、図８を参照して上述した実施例１−１と同様な構造であるが、蓋めっき層３６ａ及びフィルドビア６０、１６０、２６０に凹部を設けない構造とした。
（比較例１−２）
比較例１−２として、図８を参照して上述した実施例１−１と同様な構造であるが、フィルドビアの底径を６０μｍにすると共に、蓋めっき層３６ａ及びフィルドビア６０、１６０、２６０に凹部を設けない構造とした。

[実施例２]
（実施例２−１）
実施例２に係る多層プリント配線板について図２０の断面図を参照して説明する。
図８を参照して上述した実施例１では、フィルドビア２６０上に半田バンプ７８Ｕ、７８Ｄが設けられた。これに対して、実施例２の多層プリント配線板では、フィルドビア２６０及び導体回路２５８上に半田バンプ７８Ｕ、７８Ｄが設けられる。更に、実施例１では、ソルダーレジスト層７０の開口７１内であって、フィルドビア２６０上にＯＳＰ層７２を設けた。これに対して、実施例２では、ソルダーレジスト層７０の開口７１内であって、フィルドビア２６０及び導体回路２５８上に形成されたニッケルめっき層７３、金めっき層７４を介して半田バンプ７８Ｕ、７８Ｄが設けられる。
なお、実施例２−１は、上記実施例１−１と同様に蓋めっき層３６ａ及びフィルドビア
６０、１６０、２６０のエッチングのよる凹部深さを３μｍに調整した。

（実施例２−２）
実施例２−２は、上記実施例２−１と同様であるが、蓋めっき層３６ａ及びフィルドビア６０、１６０、２６０のエッチングのよる凹部深さを０．５μｍに調整した。
（実施例２−３）
実施例２−３は、上記実施例２−１と同様であるが、蓋めっき層３６ａ及びフィルドビア６０、１６０、２６０のエッチングのよる凹部深さを１μｍに調整した。
（実施例２−４）
実施例２−２は、上記実施例２−１と同様であるが、蓋めっき層３６ａ及びフィルドビア６０、１６０、２６０のエッチングのよる凹部深さを２μｍに調整した。
（実施例２−５）
実施例２−５は、上記実施例２−１と同様であるが、蓋めっき層３６ａ及びフィルドビア６０、１６０、２６０のエッチングのよる凹部深さを４μｍに調整した。
（実施例２−６）
実施例２−６は、上記実施例２−１と同様であるが、蓋めっき層３６ａ及びフィルドビア６０、１６０、２６０のエッチングのよる凹部深さを５μｍに調整した。
（実施例２−７）
実施例２−７は、上記実施例２−１と同様であるが、蓋めっき層３６ａ及びフィルドビア６０、１６０、２６０のエッチングのよる凹部深さを６μｍに調整した。

（実施例２−８）
実施例２−８は、上記実施例２−１と同様であるが、蓋めっき層３６ａ及びフィルドビア６０、１６０、２６０のエッチングのよる凹部深さを１μｍに調整した。ここで、実施例２−１では、フィルドビアの最大３段重ねがあったが、実施例２−８では、フィルドビアを２段重ねまでとした。
（実施例２−９）
実施例２−９は、上記実施例２−８と同様であるが、フィルドビアを重ねない構造とした。

（実施例２−１０）
実施例２−１０は、上記実施例２−１と同様であるが、フィルドビアの底径を６０μｍとした。
（実施例２−１１）
実施例２−１１は、上記実施例２−１０と同様であるが、蓋めっき層３６ａ及びフィルドビア６０、１６０、２６０のエッチングのよる凹部深さを０．５μｍに調整した。
（実施例２−１２）
実施例２−１２は、上記実施例２−１０と同様であるが、蓋めっき層３６ａ及びフィルドビア６０、１６０、２６０のエッチングのよる凹部深さを１μｍに調整した。
（実施例２−１３）
実施例２−１３は、上記実施例２−１０と同様であるが、蓋めっき層３６ａ及びフィルドビア６０、１６０、２６０のエッチングのよる凹部深さを２μｍに調整した。
（実施例２−１４）
実施例２−１４は、上記実施例２−１０と同様であるが、蓋めっき層３６ａ及びフィルドビア６０、１６０、２６０のエッチングのよる凹部深さを４μｍに調整した。
（実施例２−１５）
実施例２−１５は、上記実施例２−１０と同様であるが、蓋めっき層３６ａ及びフィルドビア６０、１６０、２６０のエッチングのよる凹部深さを５μｍに調整した。
（実施例２−１６）
実施例２−１６は、上記実施例２−１０と同様であるが、蓋めっき層３６ａ及びフィルドビア６０、１６０、２６０のエッチングのよる凹部深さを６μｍに調整した。

（比較例２−１）
比較例２−１として、図８を参照して上述した実施例２−１と同様な構造であるが、蓋めっき層３６ａ及びフィルドビア６０、１６０、２６０に凹部を設けない構造とした。
（比較例２−２）
比較例２−２として、図８を参照して上述した実施例２−１と同様な構造であるが、フィルドビアの底径を６０μｍにすると共に、蓋めっき層３６ａ及びフィルドビア６０、１６０、２６０に凹部を設けない構造とした。

[実施例３]
（実施例３−１）
実施例３に係る多層プリント配線板について図２１の断面図を参照して説明する。
図８を参照して上述した実施例１では、フィルドビアを用いたが、実施例３では、内部に樹脂を充填して成るバイアホール６０、１６０を用いている。また、実施例１では、スルーホールが蓋めっき層を備え、蓋めっき層上にフィルドビアを設けた。これに対して、実施例３では、スルーホール３６が蓋めっき層を有さず、スルーホールのランドにバイアホール６０が接続されている。
なお、実施例３−１は、上記実施例１−１と同様に導体回路３４、導体回路５８のエッチングのよる凹部深さを３μｍに調整した。

この実施例３においても、実施例１と同様に、バイアホール６０と導体回路３４、及び、バイアホール１６０と導体回路５８との接続部において、接続界面が導体回路３４，５８の上面より下側へずらされているため、熱収縮時及び衝撃時の応力が最大となる導体回路３４，５８の上面位置よりも、最もクラックの入り易い接続界面が下側になり、クラックが生じ難くなって、熱応力に対する耐性及び衝撃時の耐性を高めることができる。これにより、バイアホール６０と導体回路３４、及び、バイアホール１６０と導体回路５８との接続信頼性を高めてある。

（実施例３−２）
実施例３−２は、上記実施例３−１と同様であるが、導体回路３４、導体回路５８及び導体回路１５８のエッチングのよる凹部深さを０．５μｍに調整した。
（実施例３−３）
実施例３−３は、上記実施例３−１と同様であるが、導体回路３４、導体回路５８及び導体回路１５８のエッチングのよる凹部深さを１μｍに調整した。
（実施例３−４）
実施例３−２は、上記実施例３−１と同様であるが、導体回路３４、導体回路５８及び導体回路１５８のエッチングのよる凹部深さを２μｍに調整した。
（実施例３−５）
実施例３−５は、上記実施例３−１と同様であるが、導体回路３４、導体回路５８及び導体回路１５８のエッチングのよる凹部深さを４μｍに調整した。
（実施例３−６）
実施例３−６は、上記実施例３−１と同様であるが、導体回路３４、導体回路５８及び導体回路１５８のエッチングのよる凹部深さを５μｍに調整した。
（実施例３−７）
実施例３−７は、上記実施例３−１と同様であるが、導体回路３４、導体回路５８及び導体回路１５８のエッチングのよる凹部深さを６μｍに調整した。

（実施例３−８）
実施例３−８は、上記実施例３−１と同様であるが、フィルドビアの底径を６０μｍとした。
（実施例３−９）
実施例３−９は、上記実施例３−８と同様であるが、導体回路３４、導体回路５８及び導体回路１５８のエッチングのよる凹部深さを０．５μｍに調整した。
（実施例３−１０）
実施例３−１０は、上記実施例３−８と同様であるが、導体回路３４、導体回路５８及び導体回路１５８のエッチングのよる凹部深さを１μｍに調整した。
（実施例３−１１）
実施例３−１１は、上記実施例３−８と同様であるが、導体回路３４、導体回路５８及
び導体回路１５８のエッチングのよる凹部深さを２μｍに調整した。
（実施例３−１２）
実施例３−１２は、上記実施例３−８と同様であるが、導体回路３４、導体回路５８及び導体回路１５８のエッチングのよる凹部深さを４μｍに調整した。
（実施例３−１３）
実施例３−１３は、上記実施例３−８と同様であるが、導体回路３４、導体回路５８及び導体回路１５８のエッチングのよる凹部深さを５μｍに調整した。
（実施例３−１４）
実施例３−１４は、上記実施例３−８と同様であるが、導体回路３４、導体回路５８及び導体回路１５８のエッチングのよる凹部深さを６μｍに調整した。

（比較例３−１）
比較例３−１として、図８を参照して上述した実施例３−１と同様な構造であるが、導体回路３４、導体回路５８及び導体回路１５８に凹部を設けない構造とした。
（比較例３−２）
比較例３−２として、図８を参照して上述した実施例３−１と同様な構造であるが、フィルドビアの底径を６０μｍにすると共に、導体回路３４、導体回路５８及び導体回路１５８に凹部を設けない構造とした。

[実施例４]
（実施例４−１）
実施例４に係る多層プリント配線板について図２２〜図２７を参照して説明する。
実施例１〜実施例３は、ビルドアップ式の多層プリント配線板であったが、実施例４は
、基板を複数枚積層してなる積層多層プリント配線板からなる。図２６は、実施例４の多層プリント配線板の断面図である。
多層プリント配線板１０は、基板３０を積層して成る。各基板３０には、一方の面に導体回路４２が、他方の面に導体回路４４が設けられ、該導体回路４２と導体回路とはバイアホール４６を介して接続されている。該バイアホール４６は、導体回路４２の内面側に設けられた凹部３２ｈを介して、当該導体回路４２に接続されている。上面表層側の基板３０のバイアホール４６は、凹部４６ｈを介して半田バンプ７８Ｕが接続されている。同様に、下面表層側の基板３０のバイアホール４６は、凹部４６ｈを介して半田バンプ７８Ｄが接続されている。上面表層及び下面表層には、半田バンプ７８Ｕ、７８Ｄを突出させるための開口７１が形成されたソルダーレジスト層７０が設けられている。

図２７中に示すように、多層プリント配線板１０の上面側の半田バンプ７８Ｕは及び半田バンプ７８Ｄには、電子部品９０、９０Ｂが接続されている。

実施例４の多層プリント配線板では、バイアホール４６の底部と導体回路（下層導体層）４２との接続部において、バイアホール４６と下層導体層４２の接続界面が下層導体層裏面の凹部３２ｈ分ずらされているため、応力の集中する導体回路４２の上面位置から接続界面を下側へずらすことができ、その結果、接続界面での破断を防ぐことができる。本願により製造された多層プリント配線板は、熱応力に対する耐性及び衝撃時の耐性を高めることができる。

引き続き、実施例４の多層プリント配線板の製造方法について、図２２〜図２６を参照
して説明する。
（１）まず、多層化回路基板を構成する両面回路基板を製作する。この回路基板は、エポキシ樹脂をガラスクロスに含潰させてＢステージとしたプリプレグ３０と、銅箔３２とを積層して加熱プレスすることにより得られる両面銅張積層板３０Ａを出発材料として用いる（図２２（Ａ））。

この絶縁性基材の厚さは７５μｍ、銅箔の厚さは１６μｍである。必要に応じて、絶縁基材をエッチングして、銅箔３２の厚みを薄く（例えば１４μｍ）としてもよい（図２２（Ｂ））。

（２）エッチングし終えた両面回路基板に、炭酸ガスレーザ照射を行って、銅箔３２および絶縁性基材３０を貫通して、反対面の銅箔３２に至るビアホール形成用開口１６を形成し（図２２（Ｃ））、さらにその開口内を過マンガン酸の薬液処理によってデスミア処理した。
この実施例においては、ビアホール形成用の開口１６の形成には、日立ビア社製の高ピーク短パルス発振型炭酸ガスレーザ加工機を使用し、基材厚７５μｍのガラス布エポキシ樹脂基材に、銅箔にダイレクトにレーザビーム照射して１００穴／秒のスピードで、１０
０μｍφのビアホール形成用の開口を形成した。

（３）デスミア処理を終えた絶縁性基材を開口した銅箔３２面に、塩化第２銅を主成分とするエッチング液にて、開口１６により露出された銅箔３２の裏面に深さ３μｍの凹部３２ｈを形成する。この深さは、ライトエッチングの時間を調整することで所望の値とする
（図２２（Ｄ））。この際に、銅箔３２の厚みが１２μｍに調整された。

（４）銅箔面に凹部３２ｈが形成された基板に以下のような条件で、銅箔をめっきリード
とする電解銅めっき処理を施した。
〔電解めっき液〕
硫酸２．２４ｍｏｌ／ｌ
硫酸銅０．２６ｍｏｌ／ｌ
添加剤Ａ（反応促進剤）１０．０ｍｌ／ｌ
添加剤Ｂ（反応抑制剤）１０．０ｍｌ／ｌ
〔電解めっき条件〕
電流密度１Ａ／ｄｍ²
時間６５分
温度２２±２ ℃
添加剤Ａによりバイアホール（開口）内の電解銅めっき膜の形成が促進され、逆に添加剤Ｂにより主として銅箔部分に付着されて、めっき膜の形成を抑制される。また、バイアホール内が電解銅めっきで充填されて、銅箔とほぼ同一の高さになると、添加剤Ｂが付着されるので、銅箔部分と同様にめっき膜の形成が抑制される。これにより、開口１６内に電解銅めっき１４を充填して、平坦化されたバイアホール４６を形成した（図２３（Ａ））。

その際、電解銅めっきが開口１６の上部で盛り上がる場合には、サンダーベルト研磨およびバフ研磨などの物理的な方法で盛り上がった部分を除去して平坦化してもよい。

（５）上記（３）工程を経た絶縁基材３０の銅箔３２および銅めっき１４上に、感光性ドライフィルムエッチングレジスト３８を形成した（図２３（Ｂ））。レジスト３８の厚みは１５〜２０μｍで形成され、露光・現像を経て、銅めっき１４、銅箔３２上にレジストの非形成部を形成した。

（６）レジスト３８の非形成部に、塩化銅からなるエッチング液により、エッチングを行い、非形成部に該当する銅めっき膜１４および銅箔３２を除去する。その後、レジストをアルカリ液により剥離して、導体回路４２およびバイアホール４６を含まれる導体回路４４を形成する（図２３（Ｃ））。これにより、表裏を接続するバイアホール４６があり、そのバイアホール４６と導体回路を成す銅箔部分とが平坦化された回路基板が得られるのである。この後、黒化処理を施し、導体回路４２、４４上に黒化層４４Ｂを形成してもよい（図２３（Ｄ））。

（７）その後、（１）〜（６）工程を経て得られた回路基板３０を１単位として（図２４（Ａ））、この基板上にプリプレグなどの接着材層４８を挟み、プレス条件温度８０〜２５０℃、圧力１〜１０ｋｇｆ／ｃｍ２により加熱プレスを行い積層して多層化基板１０を形成した（図２４（Ｂ））。

なお、この上に回路基板３０に、片面銅貼積層板もしくは、片面にエッチングにより回路を形成された両面銅張積層板を接着材層４８を挟み積層し、この積層した基板の銅箔側を上記（１）〜（６）工程を経ることにより、同様に表裏を接続するバイアホールがあり、そのバイアホールと導体回路を成す銅箔部分とが平坦化された多層化基板を得られこともできる。さらに、この工程を繰り返すことにより、多層化を行うことができるのである。この積層では、バイアホールの向きを同一方向にしてもよいし、対抗させてもよい。これ以外に組み合わせにより多層化をしてもよい。

（８）多層化基板１０の最上層および最下層に位置する回路基板の表面に、ソルダーレジスト層を形成した。フィルム化されたソルダーレジスト層を貼り付ける、もしくは予め粘度を調整されたワニスにより塗布することにより基板上に、ソルダーレジスト層を２０〜３０μｍの厚さで形成した。
次いで、７０℃で２０分間、１００℃で３０分間の乾燥処理を行った後、ソルダーレジスト開口部の円パターン（マスクパターン）が描画された厚さ５ｍｍのソーダライムガラス基坂を、ソルダーレジスト層に密着させて１０００ｍＪ／ｃｍ^２の紫外線で露光し、DMTG現像処理した。さらに、１２０℃で１時間、１５０℃で３時間の条件で加熱処理し、パッド部分に対応した開口７１を有する（開口径２００μｍ）ソルダーレジスト層（厚み２０μｍ）７０を形成した（図２４（Ｃ））。

（９）次に、ソルダーレジスト層を形成した基板を、塩化ニッケル３０ｇ／１、次亜リン酸ナトリウム１０ｇ／１、クエン酸ナトリウム１０ｇ／１からなるｐＨ＝５の無電解ニッケルめっき液に２０分間浸漬して、開口７１内に厚さ５μｍのニッケルめっき層７３を形成した（図２５（Ａ））。

（１０）さらに、その基板を、シアン化金力リウム２ｇ／１、塩化アンモニウム７５ｇ／１、クエン酸ナトリウム５０ｇ／１、次亜リン酸ナトリウム１０ｇ／１からなる無電解金めっき液に９３℃の条件で２３秒間浸漬して、ニッケルめっき層７３上に厚さ０．０３μｍの金めっき層７４を形成し、ニッケルめっき層７３と金めっき層７４とからなる被覆金属層を形成した（図２５（Ｂ））。

（１１）そして、最上層の多層回路基板を覆うソルダーレジスト層７０の開口７１から露出する半田パッドに対して、融点Ｔ２が約１８３℃のＳｎ／Ｐｂ半田からなる半田ペーストを印刷して１８３℃でリフローすることにより、半田バンプ（もしくは半田層）７８Ｕ、７８（Ｄ）を形成した（図２６）。

（実施例４−２）
実施例４−２は、上記実施例４−１と同様であるが、導体層のエッチングによる凹部深さを０．５μｍに調整した。
（実施例４−３）
実施例４−３は、上記実施例４−１と同様であるが、導体層のエッチングによる凹部深さを１μｍに調整した。
（実施例４−４）
実施例４−４は、上記実施例４−１と同様であるが、導体層のエッチングによる凹部深さを２μｍに調整した。

（実施例４−５）
実施例４−５は、上記実施例４−１と同様であるが、導体層のエッチングによる凹部深さを４μｍに調整した。
（実施例４−６）
実施例４−６は、上記実施例４−１と同様であるが、導体層のエッチングによる凹部深さを５μｍに調整した。

（実施例４−７）
実施例４−７は、上記実施例４−１と同様であるが、導体層のエッチングによる凹部深さを６μｍに調整した。

（比較例４−１）
比較例４−１として、図２６を参照して上述した実施例４−１と同様な構造であるが、
導体層３２及びバイアホール４６に凹部を設けない構造とした。

（実施例４の改変例）
図２８〜図３０を参照して実施例４の改変例に係る多層プリント配線板の製造方法について説明する。
ここで、図２２及び図２３を参照して上述した実施例４の製造方法と、実施例４の改変例の製造方法とは同様であるため、図示及び説明を省略する。
（１）エポキシ樹脂をガラスクロスに含潰させてＢステージとしたプリプレグ３０と、銅箔３２とを積層して加熱プレスすることにより得られる片面銅張積層板３０Ｂを、図２３（Ｄ）に示す回路基板３０の上面、及び、下面に配置し（図２８（Ａ））、加圧プレスして多層基板１０を形成する（図２８（Ｂ））。

（２）多層基板１０に、炭酸ガスレーザ照射を行って、銅箔３２および外層側の絶縁性基材３０を貫通して、内層の導体回路４４，４２に至るビアホール形成用開口１６を穿設する（図２９（Ａ））。

（３）開口１６により露出された内層の導体回路４４，４２に、エッチング液にて深さ３μｍの凹部４４ｈ、４２ｈを形成する（図２９（Ｂ））。この深さは、ライトエッチングの時間を調整することで所望の値とする。

（４）凹部４４ｈ、４２ｈが形成された基板に電解銅めっき処理を施し、開口１６内に電解銅めっき１４を充填して、平坦化されたバイアホール４６を形成する（図３０（Ａ））
。

（５）銅箔３２および銅めっき１４上に、感光性ドライフィルムエッチングレジストを形成し、露光・現像を経てレジストの非形成部を形成した。そして、レジストの非形成部に、塩化銅からなるエッチング液により、エッチングを行い、非形成部に該当する銅めっき膜１４および銅箔３２を除去する。その後、レジストをアルカリ液により剥離して、バイアホール４６を含まれる導体回路４４を形成した（図３０（Ｂ））。以降の工程は、図２８〜３０を参照して上述した実施例４と同様であるため、説明を省略する。

[実施例５]
（実施例５−１）
実施例５に係る多層プリント配線板について図３１の断面図を参照して説明する。
実施例５の多層プリント配線板１０は、実施例４と同様に基板３０を積層して成る。但し、実施例５では、バイアホールの一部が、バイアホールの直上にバイアホールを配置するスタックドビア構造になっている。ここで、実施例５では、実施例４と同様に、バイアホール４６は、導体回路４２の内面側に設けられた凹部３２ｈを介して、当該導体回路４２に接続されている。これにより、バイアホール４６と導体回路４２との接続界面での破断を防いでいる。

（実施例５−２）
実施例５−２は、上記実施例５−１と同様であるが、導体層のエッチングによる凹部深さを０．５μｍに調整した。
（実施例５−３）
実施例５−３は、上記実施例５−１と同様であるが、導体層のエッチングによる凹部深さを１μｍに調整した。
（実施例５−４）
実施例５−４は、上記実施例５−１と同様であるが、導体層のエッチングによる凹部深さを２μｍに調整した。

（実施例５−５）
実施例５−５は、上記実施例５−１と同様であるが、導体層のエッチングによる凹部深さを４μｍに調整した。
（実施例５−６）
実施例５−６は、上記実施例５−１と同様であるが、導体層のエッチングによる凹部深さを５μｍに調整した。

（実施例５−７）
実施例５−７は、上記実施例５−１と同様であるが、導体層のエッチングによる凹部深さを６μｍに調整した。

（比較例５−１）
比較例５−１として、図３１を参照して上述した実施例５−１と同様な構造であるが、導体層３２及びバイアホール４６に凹部を設けない構造とした。

以下、実施例１−１〜実施例５−７、比較例１−１〜比較例５−１のプリント配線板について落下試験及び信頼性試験を行った結果について、この結果を示す図３３〜図３７中の図表を参照して説明する。

（信頼性試験）
まず、作製した各実施例、比較例の多層プリント配線板にＩＣチップを実装し、その後ＩＣチップと多層プリント配線板との間に封止樹脂を充填しＩＣ搭載基板とした。そして、ＩＣチップを介した特定回路の電気抵抗（ＩＣ搭載基板のＩＣチップ搭載面とは反対側の面に露出しＩＣチップと導通している一対の電極間の電気抵抗）を測定し、その値を初期値とした。その後、それらのＩＣ搭載基板に、−５５度×５分、比較例５度×５分を１サイクルとし、これを２５００回繰り返すヒートサイクル試験を行った。このヒートサイクル試験において、５００、１０００、１５００、２０００、２５００サイクル目の電気抵抗を測定し、初期値との変化率（１００×（測定値―初期値）／初期値（％））を求めた。その結果を図３３〜図３５中に示す。図中、電気抵抗の変化率が±５％以内のものを「良好」（○）、±５〜１０％のものを「ふつう」（△）、±１０をこえたものを「不良」（×）とした。なお、目標スペックは１０００サイクル目の変化率が±１０％以内（つまり評価で「良好」か「ふつう」）である。また、±１０％以内のものを「合格」とした。

信頼性試験の結果、バイアホール（フィルドビア）の底径が小さくなるほど信頼性が低下するが、底径５０μｍであっても０．５μｍ以上の深さの凹部を設けることで、信頼性を確保させ得ることが分かった。また、２μｍ、更に好適には、３μｍの深さの凹部を設けることで、信頼性を飛躍的に高め得ることが明らかになった。一方、５μｍを越える深さの凹部を設けると信頼性が低下し、特に、実施例２−７、実施例２−１６の結果からも、導体回路上に半田パッドを設ける際に６μｍの深さの凹部を設けると、信頼性が低下することが分かった。

更に、フィルドビアを用いる第１、実施例２と、バイアホールを用いる実施例３との比較から、バイアホールよりもフィルドビアの方が、熱応力に対する接続信頼性が低くなるが、本実施例の凹部を設ける構造により、フィルドビアの接続信頼性を高め得ることが分かった。また、実施例１−３と、実施例１−８及び実施例１−９との比較から、フィルドビアの重ね段数が増すと信頼性が低下するが、実施例１−１のように３μｍ以上の深さの凹部を設けることで、所望の信頼性が得られることが分かった。

（落下試験）
図３２（Ａ）に示すように実施例１−１〜実施例５−７、比較例１−１〜比較例５−１の基板１０をドータボード６０に搭載し、それぞれ筐体９８に収めて、ネジ等により固定する。図３２（Ｂ）に示すように、この固定した筐体９８を１ｍの高さから、垂直（頭壁ＴＰを上側、底壁ＢＴを下側）側を下にして自然落下させる。落下試験後に、該実施例ごとに電気接続の有無を行った。
落下試験回数：１０回、２０回、３０回

１０回の落下試験をクリアすれば、従来品（比較例１−１）と比較して落下耐性を高めることができ、実施例１−１〜実施例５−７の全てでこれをクリアできた。一方、３０回の落下試験をクリアすることは、高い落下耐性を有することを示し、実施例１−２、実施例２−２、実施例３−２、実施例４−２、実施例５−２を除き、実施例１−１〜実施例５−７は３０回をクリアできた。

本発明の実施例１の多層プリント配線板の製造方法を示す工程図である。実施例１の多層プリント配線板の製造方法を示す工程図である。実施例１の多層プリント配線板の製造方法を示す工程図である。実施例１の多層プリント配線板の製造方法を示す工程図である。実施例１の多層プリント配線板の製造方法を示す工程図である。実施例１の多層プリント配線板の製造方法を示す工程図である。実施例１の多層プリント配線板の製造方法を示す工程図である。実施例１に係る多層プリント配線板の断面図である。実施例１に係る多層プリント配線板にＩＣチップを載置した状態を示す断面図である。図８中の円Ｃで囲んだ部位の拡大図である。実施例１の多層プリント配線板の製造方法を示す工程図である。図１１（Ｃ）中のフィルドビアの拡大図である。実施例１の多層プリント配線板の製造方法を示す工程図である。図１３（Ｃ）中のフィルドビアの拡大図である。実施例１の多層プリント配線板の製造方法を示す工程図である。図１５（Ｃ）中のフィルドビアの拡大図である。フィルドビアの配置例を示す模式図である。図１７中のフィルドビアのエッチング量に対する応力値を示すグラフである。図１９（Ａ）はフィルドビアの配置例を示す模式図であり、図１９（Ｂ）は図１９（Ａ）中のフィルドビアのエッチング量に対する応力値を示すグラフである。実施例２に係る多層プリント配線板の断面図である。実施例３に係る多層プリント配線板の断面図である。実施例４の多層プリント配線板の製造方法を示す工程図である。実施例４の多層プリント配線板の製造方法を示す工程図である。実施例４の多層プリント配線板の製造方法を示す工程図である。実施例４の多層プリント配線板の製造方法を示す工程図である。実施例４に係る多層プリント配線板の断面図である。実施例４に係る多層プリント配線板に電子部品を載置した状態を示す断面図である。実施例４の改変例に係る多層プリント配線板の製造方法を示す工程図である。実施例４の改変例に係る多層プリント配線板の製造方法を示す工程図である。実施例４の改変例に係る多層プリント配線板の製造方法を示す工程図である。実施例５に係る多層プリント配線板の断面図である。落下試験の内容を示す説明図である。実施例１及び比較例１の落下試験及び信頼性試験の結果を示す図表である。実施例２及び比較例２の落下試験及び信頼性試験の結果を示す図表である。実施例３及び比較例３の落下試験及び信頼性試験の結果を示す図表である。実施例４及び比較例４の落下試験及び信頼性試験の結果を示す図表である。実施例５及び比較例５の落下試験及び信頼性試験の結果を示す図表である。

符号の説明

３０基板
３２導体回路
３２ｈ凹部
３４導体回路
３６スルーホール
３６ａ蓋めっき層（スルーホールランド）
３６ｂ側壁導体層
３６ｈ凹部
４０樹脂充填層
４６バイアホール
４６ｈ凹部
５０層間樹脂絶縁層
５８導体回路
６０フィルドビア
６０ｈ凹部
７８Ｕ、７８Ｄ半田バンプ
７０ソルダーレジスト層
７１開口
７８Ｕ、７８Ｄ半田バンプ
１６０フィルドビア

Claims

コア基板の表面に設けられた下層導体層上に、層間絶縁層と上層導体層が形成されて、該下層導体層と該上層導体層とがバイアホールを介して電気的に接続される多層プリント配線板において、
前記バイアホールの底部との接続部において、前記下層導体層側に凹みが設けられており、
前記下層導体層は、コア基板に形成されたフィルドビア上に形成されたことを特徴とする多層プリント配線板。
前記フィルドビアは無電解めっき層と電解めっき層とを含み、該無電解めっき層の厚みは前記凹部の深さよりも小さいことを特徴とする請求項１の多層プリント配線板。