JP5435483B2 - 電源供給装置 - Google Patents
電源供給装置 Download PDFInfo
- Publication number
- JP5435483B2 JP5435483B2 JP2010061395A JP2010061395A JP5435483B2 JP 5435483 B2 JP5435483 B2 JP 5435483B2 JP 2010061395 A JP2010061395 A JP 2010061395A JP 2010061395 A JP2010061395 A JP 2010061395A JP 5435483 B2 JP5435483 B2 JP 5435483B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor element
- terminal
- switching transistor
- power supply
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Control Of Voltage And Current In General (AREA)
- Electronic Switches (AREA)
Description
始めに、図1を参照して、本発明の一実施形態である電源供給装置の構成について説明する。
次に、図2乃至図4を参照して、正常時,接地ユニット8がオープン状態である時、及び電源2が逆接続された時の電源供給装置1の動作について説明する。なお、図2乃至図4に示すグラフの縦軸は電圧又は電流の強度を表す。
始めに、図2を参照して、正常時における電源供給装置1の動作について説明する。図2は、正常時におけるスイッチング用トランジスタ素子Fのゲート電圧VGとソース電圧VS,負荷3への出力電流IL,及び接地電圧VGNDの変化を示す波形図である。図2に示すように、正常時には接地電圧VGNDはゼロに保持されているので、補償トランジスタ素子TAのベース端子の電位もゼロとなり、補償トランジスタ素子TAはオフ状態に保持される。このため、時間T=T1において、スイッチング用トランジスタ素子Fのゲート電圧VGがゲート電圧VG0まで増加すると、スイッチング用トランジスタ素子Fはオン状態になり、スイッチング用トランジスタ素子Fのソース電圧VSはソース電圧VS0まで増加する。これにより、負荷3には電源2から電流IL0が供給される。
次に、図3を参照して、接地ユニット8がオープン状態である時の電源供給装置1の動作について説明する。図3は、接地ユニット8がオープン状態である時のスイッチング用トランジスタ素子Fのゲート電圧VGとソース電圧VS,負荷3への出力電流IL,及び接地電圧VGNDの変化を示す波形図である。いま時刻T=T1において接地ユニット8がオープン状態になったとすると、図3に示すように、接地電圧VGNDは接地電圧VGND0まで増加する。このため、スイッチング用トランジスタ素子Fのゲート電圧VGがゲート電圧VG1まで増加することによって、スイッチング用トランジスタ素子Fがオン状態になり、スイッチング用トランジスタ素子Fのソース電圧VSが増加する。
次に、図4を参照して、電源2が逆接続された時の電源供給装置1の動作について説明する。図4は、電源2が逆接続された時のスイッチング用トランジスタ素子Fのゲート電圧VGとソース電圧VS,負荷3への出力電流IL,及び接地電圧VGNDの変化を示す波形図である。いま時刻T=T1において電源2が逆接続されたとすると、補償トランジスタユニット5及びスイッチング用トランジスタ素子Fを介して接地ユニット8側から電源2側に逆電流IL2が流れるために、図4に示すように、接地電圧VGNDは接地電圧VGND1まで増加する。しかしながら、この際、ベース抵抗素子R1及び補償トランジスタ素子TAのHFE特性によって逆電流IL2の大きさが制限されるために、逆電流IL2によって補償トランジスタユニット5が破壊することはない。さらに、スイッチング用トランジスタ素子Fのゲート電圧VGは電源2の電位が印加されることによってゲート電圧VG2まで増加する。このため、スイッチング用トランジスタ素子Fはオン状態になる。従って、逆電流IL2がスイッチング用トランジスタ素子Fの寄生ダイオードを介して流れることはなく、逆電流IL2によってスイッチング用トランジスタ素子Fが破壊されることはない。
なお、図1に示す電源供給装置1の構成によれば、補償トランジスタユニット5は1つの補償トランジスタ素子TAによって構成されているので、補償トランジスタ素子TAのHFE特性のばらつきによっては逆電流IL2の大きさを制御できないことがある。そこで、図5に示すように、駆動回路4が、寄生ダイオードD1を備える場合には、補償トランジスタユニット5を補償トランジスタ素子TBと補償トランジスタ素子TCとの2段構成にしてもよい。具体的には、図5に示す構成では、補償トランジスタユニット5は、NPNバイポーラトランジスタである補償トランジスタ素子TB,TCを備える。補償トランジスタ素子TBのコレクタ端子はオープン状態にあり、エミッタ端子はダイオードD2を介してスイッチング用トランジスタ素子Fのソース端子に接続されている。
2 電源
3 負荷
4 駆動回路
5 補償トランジスタユニット
6 周辺回路
7 入力回路
8 接地ユニット
F スイッチング用トランジスタ素子
TA,TB,TC 補償トランジスタ素子
Claims (3)
- 電源と負荷との間に接続されたスイッチング用トランジスタ素子と、
前記スイッチング用トランジスタ素子をオン/オフすることによって前記電源から前記負荷への電力供給を制御する駆動回路と、
前記電源からの電力を利用して駆動される周辺回路と、
前記スイッチング用トランジスタ素子のゲート端子とソース端子との間に接続された電流駆動型の補償トランジスタユニットと、
前記駆動回路、前記周辺回路、及び前記補償トランジスタユニットに接地電圧を供給する接地ユニットと、を備え、
前記補償トランジスタユニットは、コレクタ端子がオープン状態にあり、エミッタ端子が前記スイッチング用トランジスタ素子のソース端子に接続された第1のトランジスタ素子と、コレクタ端子が前記スイッチング用トランジスタ素子のゲート端子に接続され、エミッタ端子が前記スイッチング用トランジスタ素子のソース端子に接続された第2のトランジスタ素子とを備え、前記第1及び第2のトランジスタ素子のゲート端子が前記接地ユニットに接続されており、該補償トランジスタユニットは、前記周辺回路及び前記接地ユニットを介して前記電源から所定値以上の電流が供給された場合、前記スイッチング用トランジスタ素子のゲート端子とソース端子との間をショートすることを特徴とする電源供給装置。 - 前記第2のトランジスタ素子のエミッタ端子は、抵抗素子を介して前記スイッチング用トランジスタ素子のソース端子に接続されていることを特徴とする請求項1に記載の電源供給装置。
- 前記補償トランジスタユニットのベース端子はベース抵抗素子を介して前記接地ユニットに接続され、該補償トランジスタユニットは、前記電源が逆接続された場合、コレクタ端子とエミッタ端子との間の逆電流を制限することを特徴とする請求項1または2に記載の電源供給装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010061395A JP5435483B2 (ja) | 2010-03-17 | 2010-03-17 | 電源供給装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010061395A JP5435483B2 (ja) | 2010-03-17 | 2010-03-17 | 電源供給装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011199401A JP2011199401A (ja) | 2011-10-06 |
JP5435483B2 true JP5435483B2 (ja) | 2014-03-05 |
Family
ID=44877102
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010061395A Active JP5435483B2 (ja) | 2010-03-17 | 2010-03-17 | 電源供給装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5435483B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014103507A (ja) * | 2012-11-19 | 2014-06-05 | Auto Network Gijutsu Kenkyusho:Kk | 電力供給制御装置 |
JP6378230B2 (ja) | 2016-03-15 | 2018-08-22 | 株式会社東芝 | 半導体装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0262835U (ja) * | 1988-10-28 | 1990-05-10 | ||
JPH03166816A (ja) * | 1989-11-27 | 1991-07-18 | Hitachi Ltd | 半導体集積回路装置 |
JPH04157813A (ja) * | 1990-10-22 | 1992-05-29 | Nissan Motor Co Ltd | ハイサイド・スイッチ駆動回路 |
JP5064905B2 (ja) * | 2007-06-26 | 2012-10-31 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
-
2010
- 2010-03-17 JP JP2010061395A patent/JP5435483B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2011199401A (ja) | 2011-10-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8054106B2 (en) | Load driving device | |
US8766671B2 (en) | Load driving apparatus | |
US10715132B2 (en) | Gate driver circuit of power transistor, and motor driver circuit | |
US9621156B2 (en) | Analog switches and methods for controlling analog switches | |
US8270133B2 (en) | Power supply control apparatus | |
JP2008147755A (ja) | 駆動回路及びこれを用いた半導体装置 | |
US20080018174A1 (en) | Power control apparatus and method thereof | |
JP4618164B2 (ja) | スイッチ回路 | |
JP2009044304A (ja) | 半導体素子制御装置 | |
US20220286124A1 (en) | Semiconductor device | |
JP5435483B2 (ja) | 電源供給装置 | |
US20110317729A1 (en) | Current driving device | |
JP4821394B2 (ja) | 半導体素子駆動回路 | |
US20190305546A1 (en) | Unlockable switch inhibitor | |
US20100117707A1 (en) | Clamp control circuit having current feedback | |
JP5290651B2 (ja) | 多機能ドライバ回路 | |
JP5562690B2 (ja) | 電源用逆流阻止回路 | |
EP0606746B1 (en) | A circuit for increasing the breakdown voltage of a bipolar transistor | |
JP2007209121A (ja) | 電源装置 | |
WO2022244319A1 (ja) | ゲート駆動装置 | |
JP7055714B2 (ja) | 半導体装置 | |
JP4012524B2 (ja) | 逆循環保護回路 | |
JP6863571B2 (ja) | 出力ドライバ回路 | |
WO2023079975A1 (ja) | 制御装置 | |
JP3791465B2 (ja) | 出力回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121127 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130816 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130820 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131018 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131105 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131203 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5435483 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |