JP7055714B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7055714B2
JP7055714B2 JP2018131491A JP2018131491A JP7055714B2 JP 7055714 B2 JP7055714 B2 JP 7055714B2 JP 2018131491 A JP2018131491 A JP 2018131491A JP 2018131491 A JP2018131491 A JP 2018131491A JP 7055714 B2 JP7055714 B2 JP 7055714B2
Authority
JP
Japan
Prior art keywords
node
transistor
current
voltage
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018131491A
Other languages
English (en)
Other versions
JP2020010551A (ja
Inventor
正俊 篠原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Priority to JP2018131491A priority Critical patent/JP7055714B2/ja
Priority to US16/288,395 priority patent/US10659039B2/en
Publication of JP2020010551A publication Critical patent/JP2020010551A/ja
Application granted granted Critical
Publication of JP7055714B2 publication Critical patent/JP7055714B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
    • H01L29/1045—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface the doping structure being parallel to the channel length, e.g. DMOS like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0009—AC switches, i.e. delivering AC power to a load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0081—Power supply means, e.g. to the switch driver

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)
  • Electronic Switches (AREA)

Description

本発明の実施形態は、概して半導体装置に関する。
逆接保護機能を備えた電源スイッチ回路が知られている。
特開２０１４－０３０３１７号公報
動作信頼性を向上できる半導体装置を提供する。
一実施形態による半導体装置は、第１トランジスタと、第２トランジスタと、スイッチと、第１制御回路とを含む。第１トランジスタは、電流経路の一端が第１ノードに、他端が第２ノードに接続され、ゲートが第３ノードに接続されている。第２トランジスタは、電流経路の一端が第２ノードに接続され、他端が第４ノードに接続され、ゲートが第３ノードに接続されている。スイッチは、第２ノードと第３ノードとの間を接続可能である。第１制御回路は、第１トランジスタ、第２トランジスタ、及びスイッチを制御可能である。第１制御回路は、第１トランジスタ及び第２トランジスタをオフさせている期間内に、スイッチに対して第２ノードと第３ノードとを接続させる。第１制御回路は、第３トランジスタを含み、第３トランジスタから第１電流を供給する第１電流供給回路と、第１電流に基づいて第１電圧を生成し、これを出力電圧として外部に出力する第１電圧生成回路とを備え、スイッチは、第３トランジスタのゲート電位に基づいて第２ノードと第３ノードとを接続する。
一実施形態に係る電源スイッチ回路の回路図。 一実施形態に係る電源スイッチ回路の回路図。 一実施形態に係る電源スイッチ回路の回路図。 一実施形態及び比較例に係る電源スイッチ回路における各種電圧の時間変化を示すグラフ。
以下に実施形態が図面を参照して記述される。以下の記述において、略同一の機能及び構成を有する構成要素は同一符号を付され、繰り返しの説明は省略される場合がある。また、ある実施形態についての記述は全て、明示的に又は自明的に排除されない限り、別の実施形態の記述としても当てはまる。
各機能ブロックが、以下の例のように区別されていることは必須ではない。例えば、一部の機能が例示の機能ブロックとは別の機能ブロックによって実行されてもよい。さらに、例示の機能ブロックがさらに細かい機能サブブロックに分割されていてもよい。どの機能ブロックによって特定されるかによって実施形態は限定されない。
本明細書及び特許請求の範囲において、ある第１要素が別の第２要素に「接続されている」とは、第１要素が直接的又は常時あるいは選択的に導電性となる要素を介して第２要素に接続されていることを含む。
１．構成について
始めに、本実施形態に係る半導体装置の構成について、逆接保護機能を備えた電源スイッチ回路を例に挙げて説明する。図１は、一実施形態に係る電源スイッチ回路を示している。
図示するように電源スイッチ回路１は、ＭＯＳトランジスタ２及び３、オフスイッチ１１、第１電流供給回路１２、第２電流供給回路１３、電源電圧生成回路１４、コントロールロジック１５、第１ゲートドライバ１６、並びに第２ゲートドライバ１７を備えている。電源スイッチ回路１は、例えば１つの半導体チップ上に形成される。電源スイッチ回路１は、外部と接続可能なターミナルＴ１、Ｔ２、及びＴ３を有する。
トランジスタ２及び３は、例えばｐ型のＬＤＭＯＳＦＥＴ（Laterally Diffused Metal Oxide Semiconductor Field Effect Transistor）である。そしてトランジスタ２及び３は、ターミナルＴ１とターミナルＴ３との間を電気的に接続、又は非接続とする。すなわちトランジスタ２は、ドレインがターミナルＴ１に接続され、ソースがノードＮ１に接続され、ゲートがノードＮ２に接続されている。トランジスタ３は、ソースがノードＮ１に接続され、ドレインがターミナルＴ３に接続され、ゲートがノードＮ２に接続されている。そしてトランジスタ２及び３の両方がオン状態となることで、ターミナルＴ１とターミナルＴ３との間を電気的に接続する。
オフスイッチ１１はノードＮ１とノードＮ２との間を電気的に接続、又は非接続とする。すなわちオフスイッチ１１は、例えばｐ型のＭＯＳＦＥＴであるトランジスタ２０を備えている。トランジスタ２０は、ソースがノードＮ１に接続され、ドレインがノードＮ２に接続され、ゲートがノードＮ３に接続されている。そして、トランジスタ２０がオン状態となることで、ノードＮ１とノードＮ２とが電気的に接続される。
第１電流供給回路１２は、電源電圧生成回路１４に電流を供給することによりオフスイッチ１１を制御する。すなわち第１電流供給回路１２は、例えばｐ型のＭＯＳＦＥＴであるトランジスタ２１、ツェナーダイオード２２、及び抵抗素子２３を備えている。トランジスタ２１は、ソースがノードＮ１に接続され、ゲートとドレインがノードＮ３に接続されている。ツェナーダイオード２２は、アノードがノードＮ３に接続され、カソードがノードＮ１に接続されている。抵抗素子２３は、一端がノードＮ１に接続され、他端がノードＮ３に接続されている。そして第１電流供給回路１２は、トランジスタ２１のドレイン電流を電源電圧生成回路１４に供給する。更に第１電流供給回路１２は、トランジスタ２１のドレイン電流に基づく電圧をノードＮ３に発生させ、この電位に基づいてオフスイッチ１１を制御する。
第２電流供給回路１３もまた、電源電圧生成回路１４に電流を供給する。すなわち第２電流供給回路１３は、例えばｐ型のＭＯＳＦＥＴであるトランジスタ２４を備えている。トランジスタ２４は、ソースがノードＮ１に接続され、ドレインがノードＮ４に接続され、ゲートがノードＮ８に接続されている。本構成において第２電流供給回路１３は、トランジスタ２４のドレイン電流を電源電圧生成回路１４に供給する。
電源電圧生成回路１４は、第１電流供給回路１２及び／又は第２電流供給回路１３から供給された電流に基づいて電圧を生成し、これをノードＮ６に出力する。すなわち電源電圧生成回路１４は、例えばｎ型のＭＯＳＦＥＴであるトランジスタ２５、ツェナーダイオード２６及び２７、並びに抵抗素子２８、２９及び３０を備えている。抵抗素子２９は、一端がノードＮ３に接続され、他端がノードＮ４に接続されている。抵抗素子３０は、一端がノードＮ４に接続され、他端がノードＮ５に接続されている。ツェナーダイオード２６は、アノードが接地され、カソードがノードＮ５に接続されている。トランジスタ２５は、ソースがノードＮ６に接続され、ドレインがノードＮ１に接続され、ゲートがノードＮ５に接続されている。ツェナーダイオード２７は、アノードがノードＮ６に接続され、カソードがノードＮ５に接続されている。抵抗素子２８は、一端がノードＮ６に接続され、他端が接地されている。
上記構成において、第１電流供給回路１２及び／又は第２電流供給回路１３が電源電圧生成回路１４に電流を供給すると、ツェナーダイオード２６で電圧降下が生じる。そして、このツェナーダイオード２６の両端に発生する電圧がトランジスタ２５のゲートに印加される。この電圧によりトランジスタ２５がオン状態になると、トランジスタ２５のドレイン電流が抵抗素子２８に流れ、抵抗素子２８で電圧降下が生ずる。電源電圧生成回路１４は、この抵抗素子２８における電圧降下で生じたノードＮ６の電圧を、電源電圧としてコントロールロジック１５に供給する。なお電源電圧生成回路１４は、第２電流供給回路１３から電流が供給されている際には、抵抗素子２９及び３０で生じる電圧降下によって第１電流供給回路１２のトランジスタ２１をオフさせる。
コントロールロジック１５は、信号ＳＴＢＹに基づいて、第１ゲートドライバ１６及び第２ゲートドライバ１７を制御する。すなわちコントロールロジック１５は、インバータ３１及び３２、並びに抵抗素子３３を備えている。抵抗素子３３は、一端がターミナルＴ２に接続され、他端が接地されている。インバータ３１は、正側電源端子がノードＮ６に接続され、負側電源端子が接地され、入力端子がターミナルＴ２に接続され、出力端子がインバータ３２の入力端子に接続されている。インバータ３２は、正側電源端子がノードＮ６に接続され、負側電源端子が接地され、出力端子がノードＮ７に接続されている。ターミナルＴ２には、外部から信号ＳＴＢＹが与えられる。信号ＳＴＢＹは、例えば“Ｈ”レベルと“Ｌ”レベルの２つの論理レベルを有するデジタル信号である。そして電源スイッチ回路１は、信号ＳＴＢＹに基づいて、ターミナルＴ１に与えられた電圧をターミナルＴ３に転送する。本動作については、後述する「２．動作」の項において詳しく説明する。
上記構成において、インバータ３１及び３２は、電源電圧生成回路１４がノードＮ６から出力する電圧を正側の電源電圧として使用して動作する。そしてインバータ３１が信号ＳＴＢＹを反転し、インバータ３２がインバータ３１の出力を反転させ、反転させた結果をノードＮ７に出力する。そして、ノードＮ７におけるインバータ３２の出力信号が、第１ゲートドライバ１６及び第２ゲートドライバ１７に供給される。
第１ゲートドライバ１６は、インバータ３２の出力信号（すなわちノードＮ７の電位）に基づいて、トランジスタ２及び３のゲート電位を制御する。すなわち第１ゲートドライバ１６は、例えばｎ型のＭＯＳＦＥＴであるトランジスタ３４、ツェナーダイオード３５、並びに抵抗素子３６及び３７を備えている。抵抗素子３６は、一端がノードＮ１に接続され、他端がノードＮ２に接続されている。抵抗素子３７は、一端がノードＮ２に接続され、他端がトランジスタ３４のドレインに接続されている。トランジスタ３４のソースは接地され、ゲートはノードＮ７に接続されている。ツェナーダイオード３５のアノードはノードＮ２に接続され、カソードはノードＮ１に接続されている。
上記構成において第１ゲートドライバ１６では、ノードＮ７の電位が“Ｈ”レベルである際には、トランジスタ３４はオン状態となり、抵抗素子３６及び３７を介してドレイン電流が流れる。そして、抵抗素子３６で生じた電圧降下によって、ノードＮ１とノードＮ２の間に電圧ＶＧＳを生じさせ、トランジスタ２及び３をオンさせる。他方で、ノードＮ７の電位が“Ｌ”レベルである際には、トランジスタ３４はオフ状態となる。この場合、抵抗素子３６において電圧降下が発生せず、ノードＮ１とノードＮ２は同電位となる。これにより、トランジスタ２及び３はオフ状態となる。
第２ゲートドライバ１７は、インバータ３２の出力信号（すなわちノードＮ７の電位）に基づいて、第２電流供給回路１３を制御する。すなわち第２ゲートドライバ１７は、例えばｎ型のＭＯＳＦＥＴであるトランジスタ３８、ツェナーダイオード３９、並びに抵抗素子４０及び４１を備えている。抵抗素子４０は、一端がノードＮ１に接続され、他端がノードＮ８に接続されている。ツェナーダイオード３９は、アノードがノードＮ８に接続され、カソードがノードＮ１に接続されている。トランジスタ３８は、ソースが抵抗素子４１の一端に接続され、ドレインがノードＮ８に接続され、ゲートがノードＮ７に接続されている。抵抗素子４１の他端は接地されている。
上記構成において第２ゲートドライバ１７では、ノードＮ７の電位が“Ｈ”レベルである際には、トランジスタ３８はオン状態となり、抵抗素子４０を介してドレイン電流が流れる。そして、抵抗素子４０で生じた電圧降下によって、ノードＮ８に正電圧を生じさせ、第２電流供給回路１３のトランジスタ２４をオン状態にする。他方で、ノードＮ７の電位が“Ｌ”レベルである際には、トランジスタ３８はオフ状態となる。この場合、抵抗素子４０において電圧降下は発生せず、ノードＮ１とノードＮ８とは同電位となる。これにより、トランジスタ２４はオフ状態となる。
２．動作について
次に、上記電源スイッチ回路１の動作について説明する。以下では、３つのケースについて説明する。すなわち、
（１）ターミナルＴ１に正電位が与えられ、信号ＳＴＢＹが“Ｌ”レベルの場合
（２）ターミナルＴ１に正電位が与えられ、信号ＳＴＢＹが“Ｈ”レベルの場合
（３）ターミナルＴ１に負電位が与えられた場合
２．１ 上記（１）のケースについて
まず、（１）のターミナルＴ１に正電位が与えられ、信号ＳＴＢＹが“Ｌ”レベルの場合について、図２を用いて説明する。図２は電源スイッチ回路の回路図であり、主たる電流を矢印で示し、またオフ状態のトランジスタにはバツ印を付記している。
図示するように、トランジスタ２はＬＤＭＯＳＦＥＴであるので、そのソースとドレインとの間には寄生ダイオード４２が存在する。この寄生ダイオード４２は、アノードがターミナルＴ１に電気的に接続され、カソードがノードＮ１に接続されている。
そして、ターミナルＴ１に電圧ＶＢＡＴが印加される。すると、寄生ダイオード４２には順方向バイアスが印加され、寄生ダイオード４２はオン状態となる。その結果、ノードＮ１には、電圧ＶＢＡＴよりも寄生ダイオード４２の順方向電圧Ｖｔだけ低い電圧Ｖ１（＝ＶＢＡＴ－Ｖｔ）が転送される。すると、この電圧Ｖ１により、第１電流供給回路１２のトランジスタ２１がオンする。オン状態となったトランジスタ２１は電源電圧生成回路１４の抵抗素子２９及び３０、並びにツェナーダイオード２６が直列接続される経路に電流Ｉ１を供給するとともに、ノードＮ３に電位を生じさせ、トランジスタ２０をオンさせる。トランジスタ２０がオン状態となることで、ノードＮ１とノードＮ２とが導通状態となる。すなわち、ノードＮ１とノードＮ２とは略同電位となる。
また、トランジスタ２１が供給した電流Ｉ１が、電源電圧生成回路１４のツェナーダイオード２６に流れる。これによりノードＮ５に正電位が生じ、トランジスタ２５がオンする。トランジスタ２５がオンすることで、ノードＮ１からトランジスタ２５及び抵抗素子２８が直列接続される経路に電流が流れ、ノードＮ６に正電位が生じる。
コントロールロジック１５は、ノードＮ６の電圧を用いて動作する。本例では、信号ＳＴＢＹが“Ｌ”レベルであるため、ノードＮ７に“Ｌ”レベルを出力する。その結果、第１ゲートドライバ１６のトランジスタ３４及び第２ゲートドライバ１７のトランジスタ３８はオフ状態となる。よって、ノードＮ２だけでなくノードＮ８の電位もノードＮ１と略等しくなる。
このようにノードＮ８の電位がノードＮ１と等しくなる結果、第２電流供給回路１３のトランジスタ２４はオフ状態となる。そして、前述の通りトランジスタ２０がオン状態であるので、ノードＮ１とノードＮ２の電位が略等しくなる。その結果、トランジスタ２及び３はオフ状態となり、ターミナルＴ１とターミナルＴ３との間は電気的に遮断される。
２．２ 上記（２）のケースについて
次に、ターミナルＴ１に正電位が与えられ、信号ＳＴＢＹが“Ｈ”レベルの場合について、図３を用いて説明する。図３も電源スイッチ回路１の回路図であり、図２と同様に主たる電流を矢印で示し、またオフ状態のトランジスタにはバツ印を付記している。以下では、上記２．１で説明した（１）と異なる点についてのみ説明する。
本例では、信号ＳＴＢＹが“Ｈ”レベルであるため、コントロールロジック１５はノードＮ７に“Ｈ”レベルを出力する。よって、第２ゲートドライバ１７のトランジスタ３８はオン状態となる。そして抵抗素子４０で生じた電圧降下によって、ノードＮ８に正電位が生じ、第２電流供給回路１３のトランジスタ２４がオン状態となり、電源電圧生成回路１４へ電流Ｉ２を供給する。
電流Ｉ２が供給されたことにより、抵抗素子３０で生じる電圧降下が大きくなり、ノードＮ４の電位が上昇する。その結果、ノードＮ１における電位とノードＮ４における電位の差が小さくなる。これにより、トランジスタ２１がオフ状態となる。トランジスタ２１がオフ状態になった結果、ノードＮ３の電位は抵抗素子２３によってノードＮ１と略等しくなり、トランジスタ２０はオフ状態となる。
第１ゲートドライバ１６においても、トランジスタ３４がオン状態となる。そして抵抗素子３６で生じた電圧降下によって、ノードＮ１とノードＮ２の間に電圧ＶＧＳが生じ、トランジスタ２及び３がオン状態となる。その結果、ターミナルＴ１とターミナルＴ３との間が導通状態となる。すなわち、電圧ＶＢＡＴが、トランジスタ２、ノードＮ１、及びトランジスタ３を介してターミナルＴ３に転送される。
２．３ 上記（３）のケースについて
次に、ターミナルＴ１に負電位が与えられた場合について説明する。
ターミナルＴ１に負の電位が接続された場合、ターミナルＴ１の電位に対して、ノードＮ１及びノードＮ２の電位が高くなる。よってトランジスタ２及び３はオフし、ターミナルＴ１とターミナルＴ３との間は電気的に遮断される。
３．本実施形態に係る効果
本実施形態によれば、半導体装置の動作信頼性を向上できる。本効果につき、以下説明する。
本実施形態に係る逆接保護機能を備えた電源スイッチ回路であると、オフスイッチ１１を備えている。オフスイッチ１１は、トランジスタ２及び３が第１ゲートドライバ１６でオフされている期間に、ノードＮ１とノードＮ２とを導通状態にする。これにより、時間変化の大きい電圧、すなわちｄＶ／ｄｔの大きい電圧がターミナルＴ１に印加された場合であっても、ノードＮ１の電圧Ｖ１とノードＮ２の電圧Ｖ２との電圧差である電圧ＶＧＳが、トランジスタ２及び３の閾値電圧を上回ることを抑制する。その結果、トランジスタ２及び３がオンすることを抑制できる。
本実施形態の比較例として、オフスイッチ１１を有せず、ノードＮ１とノードＮ２とが抵抗素子３６で接続される構成を想定する。本構成であると、トランジスタ２及び３が第１ゲートドライバ１６でオフされている期間に、ノードＮ２は抵抗素子３６を介して流れる電流によって充電される。そしてこの電流は、例えばトランジスタ３４のドレインとゲートとの間の容量４３を充電する。抵抗素子３６及び３７を介してドレインとゲートとの間の容量４３を充電する電流Ｉ３は、抵抗素子３６を流れる際に、電圧ＶＧＳを生じさせる。その結果、電圧ＶＧＳがトランジスタ２及び３の閾値電圧を超えると、トランジスタ２及び３がオンし、ターミナルＴ３に電圧が生じる。この様子を、本実施形態の場合と比較しつつ、図４に示す。図４は、ＳＴＢＹ信号が“Ｌ”レベルの状態において、ターミナルＴ１にｄＶ／ｄｔの大きい電圧ＶＢＡＴが印加された際の、電圧ＶＧＳと電圧ＶＢの変化を示している。
図示するように、比較例では、電圧ＶＢＡＴが上昇すると電圧ＶＧＳも上昇し、電圧ＶＢが上昇している。これに対して本実施形態であると、オフスイッチ１１によってノードＮ１とノードＮ２とを導通状態とする。よって、電圧ＶＢＡＴが上昇しても電圧ＶＧＳの上昇が抑えられ、電圧ＶＢの上昇を抑えることができる。
また本実施形態によれば、オフスイッチ１１の制御に要する消費電流を抑えることができる。本実施形態に係る逆接保護機能を備えた電源スイッチ回路であると、第１電流供給回路１２が供給する電流が電源電圧生成回路１４で流用され、この電流を用いて電源電圧生成回路１４は電源電圧を生成する。また、第１電流供給回路１２は、トランジスタ２１がトランジスタ２０と共にカレントミラー回路を構成する。これにより、オフスイッチとなるトランジスタ２０をオンするためのドライバを別途設ける必要がなく、このドライバによる電力消費を無くすことができる。このように、無駄な電力消費及び余計な電力消費を抑制し、電源スイッチ回路１の消費電力を低減できる。
上記を言い換えるならば、次のようになる。本実施形態では、電源電圧生成回路１４のツェナーダイオード２６へのバイアス経路にトランジスタ２及び３のオフスイッチであるトランジスタ２０を配置し、第２電流供給回路１３を第２ゲートドライバ１７で独立してコントロールしている。トランジスタ２４はツェナーダイオード２６へのバイアス電流を増加させる機能に加え、トランジスタ２及び３のオフスイッチであるトランジスタ２０をオフさせる事でトランジスタ２及び３をオンさせる事を可能とする機能を有する。ＳＴＢＹ信号が“Ｌ”レベルの際は第１ゲートドライバ１６及び第２ゲートドライバ１７はオフするため、トランジスタ２４もオフとなり、トランジスタ２及び３用のオフスイッチであるトランジスタ２０はオンとなる。この際、トランジスタ２０のオン抵抗は抵抗素子３６の抵抗値に比較して十分小さい値に設定する事が可能である。よって、ターミナルＴ１にｄＶ／ｄｔの大きい電圧が印加されてトランジスタ３４のドレインとゲートとの間の容量に電流が流れた場合に於いても、トランジスタ２及び３のゲートとソースとの間の電圧を閾値よりも小さい値にすることが出来る。
これに対してＳＴＢＹ信号が“Ｈ”レベルの際は、第２ゲートドライバ１７のトランジスタ３８がオンしトランジスタ２４をオンさせる事により、トランジスタ２０及び２１がオフとなり、トランジスタ２及び３用オフスイッチが切り離される。また、第１ゲートドライバ１６のトランジスタ３４もオンする。これにより、トランジスタ２及び３のゲートとソースとの間の電圧である電圧ＶＧＳは、以下の式で表される。
ＶＧＳ＝（ＶＢＡＴ＊Ｒ３６）／（Ｒ３６＋Ｒ３７）
但し、Ｒ３６は抵抗素子３６の抵抗値であり、Ｒ３７は抵抗素子３７の抵抗値である。この結果、トランジスタ２及び３はオン状態となる。そして、電源電圧生成回路１４のバイアス電流はトランジスタ２４、抵抗素子３０からの経路で設定されるため、抵抗素子３０の抵抗値を調整する事により、所望の値にバイアス電流値を設定する事が可能となる。
上記効果は、図４に示したとおりである。すなわち、比較例ではターミナルＴ１にｄＶ／ｄｔの大きい電圧ＶＢＡＴが印加された際にトランジスタ２及び３が誤オンし、ターミナルＴ３に電圧が発生している。これに対して本実施形態ではターミナルＴ３に生じる電圧はわずかであり、大幅な改善が見られる。
以上のとおり、トランジスタ２及び３をオフさせるためのオフスイッチであるトランジスタ２０を設ける事により、ターミナルＴ１にｄＶ／ｄｔの大きい電圧が印加された際の誤オンが解消し、ターミナルＴ３に生じる電圧も大幅に低減させることが可能となる。また、オフスイッチであるトランジスタ２０のバイアス経路として電源電圧生成回路１４のバイアス電流を流用するため、消費電流が抑えられる。このように、本実施形態では、ＳＴＢＹ信号が“Ｌ”レベルの際におけるターミナルＴ１へのｄＶ／ｄｔの大きい電圧印加時に於いて、バイアス電流の増加をすることなく、電源スイッチの誤動作を抑制し、ターミナルＴ３への電源供給を抑えることで、ターミナルＴ３に接続される回路の誤動作を防止する事が出来る。
４．変形例等
上記のように、本願の一実施形態に係る構成によれば、半導体装置の動作信頼性を向上できる。しかし、上記実施形態は唯一の実施形態ではなく、種々の変形が可能である。例えば、ターミナルＴ１に正電位を与えるために、バッテリを接続してもよい。また、ターミナルＴ３には、電位を受けて動作する能動回路を接続してもよく、能動回路は上記実施形態で説明した電源スイッチ回路とともに同一の半導体基板上に集積されてもよい。そして、本願の一実施形態に係る電源スイッチ回路（及び能動回路）は自動車に搭載される、車載用ＩＣであってもよい。
各機能ブロックの詳細についても、種々の変形が可能である。例えば、コントロールロジック１５は、図示しないその他のロジック回路を含み、図示しないその他の回路を制御してもよい。例えば、車載用のＩＣを制御する場合であってもよい。また、図示しないその他のロジック回路は、ＳＴＢＹ信号が“Ｈ”レベルのときのみ動作してもよい。また、電源電圧生成回路１４は、コントロールロジック１５のほかに、図示しない回路へ電源電圧を供給してもよい。そして電源電圧生成回路１４は、電圧の安定性を高めるために、ツェナーダイオード２６に流れる電流を増やしてもよい。電流を増加させる手段として、第１電流供給回路１２と第２電流供給回路１３を切り替えることを用いてもよい。
各素子の有無や条件についても、種々の変形が可能である。例えば、ツェナーダイオード２２，２７，３５，３９は、トランジスタのゲートとソースとの間の電圧が上昇した際に、ツェナーダイオードの降伏によってトランジスタを保護するために設けられている。よって、回路の使用条件に応じて、ツェナーダイオードの有無は変更してもよい。
また、抵抗素子２９及び３０の抵抗値は、第２電流供給回路１３がオンした際に第１電流供給回路１２がオフする値であればよい。第１電流供給回路１２が供給する電流Ｉ１と、第２電流供給回路１３が供給する電流Ｉ２の関係は、第２電流供給回路１３がオンした際に第１電流供給回路１２がオフする関係であればよい。但し、信号ＳＴＢＹが“Ｌ”レベルの時は動作に必要な最小限の電流で動作し、信号ＳＴＢＹが“Ｈ”レベルの時は安定性を重視して多くの電流で動作する電源電圧生成回路１４を用いる場合は、Ｉ２＞Ｉ１の関係が望ましい。
上記実施形態では、第１ゲートドライバ１６では抵抗素子３７がトランジスタ３４のドレインに接続され、第２ゲートドライバ１７では抵抗素子４１がトランジスタ３８のソースに接続されている。しかし、ゲートドライバが駆動対象のゲートを駆動できる範囲で、抵抗素子３７及び４１は削除しても構わない。また、ゲートドライバが駆動対象のゲートを駆動できる範囲で、トランジスタ３４のソースと接地電位間、トランジスタ３８のドレインとノードＮ８間に抵抗を挿入してもよい。また上記実施形態では、トランジスタ２及び３にｐ型のＬＤＭＯＳＦＥＴを使用し、ターミナルＴ１に正電圧が加えられた際はスイッチとして機能し、負電圧が加えられた際には電流を遮断している。しかし、トランジスタのｎ型とｐ型、ツェナーダイオードの接続方向などを変更することで、ターミナルＴ１に負電圧が加えられた際はスイッチとして機能し、正電圧が加えられた際には電流を遮断するスイッチとしてもよい。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１…電源スイッチ回路、２…トランジスタ、３…トランジスタ、１１…オフスイッチ、１２…第１電流供給回路、１３…第２電流供給回路、１４…電源電圧生成回路、１５…コントロールロジック、１６…第１ゲートドライバ、１７…第２ゲートドライバ。

Claims (6)

  1. 電流経路の一端が第１ノードに接続され、他端が第２ノードに接続され、ゲートが第３ノードに接続された第１トランジスタと、
    電流経路の一端が前記第２ノードに接続され、他端が第４ノードに接続され、ゲートが前記第３ノードに接続された第２トランジスタと、
    前記第２ノードと前記第３ノードとの間を接続可能なスイッチと、
    前記第１トランジスタ及び前記第２トランジスタをオフさせている期間内に、前記スイッチに対して前記第２ノードと前記第３ノードとを接続させる第１制御回路と
    を具備し、
    前記第１制御回路は、
    第３トランジスタを含み、前記第３トランジスタから第１電流を供給する第１電流供給回路と、
    前記第１電流に基づいて第１電圧を生成し、これを出力電圧として外部に出力する第１電圧生成回路と
    を備え、前記スイッチは、前記第３トランジスタのゲート電位に基づいて前記第２ノードと前記第３ノードとを接続する半導体装置。
  2. 電流経路の一端が第１ノードに接続され、他端が第２ノードに接続され、ゲートが第３ノードに接続された第１トランジスタと、
    電流経路の一端が前記第２ノードに接続され、他端が第４ノードに接続され、ゲートが前記第３ノードに接続された第２トランジスタと、
    前記第２ノードと前記第３ノードとの間を接続可能なスイッチと、
    前記第１トランジスタ及び前記第２トランジスタをオフさせている期間内に、前記スイッチに対して前記第２ノードと前記第３ノードとを接続させる第１制御回路と
    を具備し、
    前記第１制御回路は、
    第３トランジスタを含み、前記第３トランジスタから第１電流を供給する第１電流供給回路と、
    第４トランジスタを含み、前記第４トランジスタから第２電流を供給する第２電流供給回路と、
    前記第１電流または前記第２電流に基づいて第１電圧を生成し、これを出力電圧として外部に出力する第１電圧生成回路と
    を備え、前記第４トランジスタがオンされて前記第１電圧生成回路に前記第２電流が供給されることにより、前記第３トランジスタはオフ状態とされ、
    前記第３トランジスタがオフ状態とされることにより、前記スイッチは前記第２ノードと前記第３ノードとを分離させる半導体装置。
  3. 前記第１電流供給回路は、直列接続された第１抵抗素子及び第２抵抗素子を介して前記第１電圧生成回路に前記第１電流を供給し、
    前記第２電流供給回路は前記第１抵抗素子と前記第２抵抗素子との接続ノードに前記第２電流を供給する、請求項２記載の半導体装置。
  4. 外部からの制御信号を受信可能な第１ターミナルを更に備え、
    前記第１制御回路は、前記第３ノードを駆動する第１ドライバと、
    前記第４トランジスタのゲートを駆動する第２ドライバと、
    前記制御信号に基づいて前記第１及び第２ドライバを制御する第２制御回路と
    を更に備える、請求項２記載の半導体装置。
  5. 前記スイッチは、前記第２ノードと前記第３ノードとの間を電気的に接続する第５トランジスタを備え、
    前記第３トランジスタと前記第５トランジスタがカレントミラーを構成している、請求項１乃至２のいずれか１項記載の半導体装置。
  6. 前記第１ノードがバッテリに接続され、前記第４ノードが自動車を制御する集積回路に接続される、請求項１乃至２のいずれか１項記載の半導体装置。
JP2018131491A 2018-07-11 2018-07-11 半導体装置 Active JP7055714B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018131491A JP7055714B2 (ja) 2018-07-11 2018-07-11 半導体装置
US16/288,395 US10659039B2 (en) 2018-07-11 2019-02-28 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018131491A JP7055714B2 (ja) 2018-07-11 2018-07-11 半導体装置

Publications (2)

Publication Number Publication Date
JP2020010551A JP2020010551A (ja) 2020-01-16
JP7055714B2 true JP7055714B2 (ja) 2022-04-18

Family

ID=69138284

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018131491A Active JP7055714B2 (ja) 2018-07-11 2018-07-11 半導体装置

Country Status (2)

Country Link
US (1) US10659039B2 (ja)
JP (1) JP7055714B2 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070273427A1 (en) 2006-05-26 2007-11-29 Stmicroelectronics S.R.L. Driving configuration of a switch
JP2016039483A (ja) 2014-08-07 2016-03-22 株式会社日立製作所 半導体集積回路装置
JP2016127573A (ja) 2015-01-08 2016-07-11 株式会社東芝 アナログスイッチ、および、マルチプレクサ
JP2017224769A (ja) 2016-06-16 2017-12-21 富士電機株式会社 半導体集積回路装置
WO2018110230A1 (ja) 2016-12-15 2018-06-21 三洋電機株式会社 半導体スイッチの制御装置、電源システム

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8253196B2 (en) * 2004-01-29 2012-08-28 Enpirion, Inc. Integrated circuit with a laterally diffused metal oxide semiconductor device and method of forming the same
JP5139022B2 (ja) 2007-10-15 2013-02-06 ローム株式会社 過電圧保護回路ならびにそれを用いた電源管理回路および電子機器
US9755630B2 (en) * 2009-04-30 2017-09-05 The United States of America as represented by the Secretary of the Government Solid-state circuit breakers and related circuits
JP5747727B2 (ja) 2011-08-08 2015-07-15 株式会社デンソー 電源逆接保護装置
JP2014030317A (ja) 2012-07-31 2014-02-13 Furuno Electric Co Ltd 逆接続保護回路、及びこれを備えた電子機器
US8803591B1 (en) * 2013-11-06 2014-08-12 Freescale Semiconductor, Inc. MOS transistor with forward bulk-biasing circuit

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070273427A1 (en) 2006-05-26 2007-11-29 Stmicroelectronics S.R.L. Driving configuration of a switch
JP2016039483A (ja) 2014-08-07 2016-03-22 株式会社日立製作所 半導体集積回路装置
JP2016127573A (ja) 2015-01-08 2016-07-11 株式会社東芝 アナログスイッチ、および、マルチプレクサ
JP2017224769A (ja) 2016-06-16 2017-12-21 富士電機株式会社 半導体集積回路装置
WO2018110230A1 (ja) 2016-12-15 2018-06-21 三洋電機株式会社 半導体スイッチの制御装置、電源システム

Also Published As

Publication number Publication date
US10659039B2 (en) 2020-05-19
US20200021287A1 (en) 2020-01-16
JP2020010551A (ja) 2020-01-16

Similar Documents

Publication Publication Date Title
JP5067786B2 (ja) 電力用半導体装置
US8054106B2 (en) Load driving device
KR100702933B1 (ko) 전원 클램프 회로 및 반도체 장치
JP5274824B2 (ja) 電力供給制御回路
US9438032B2 (en) Semiconductor device
US8536847B2 (en) Semiconductor device
US20140307354A1 (en) Esd protection circuit
US20130188287A1 (en) Protection circuit, charge control circuit, and reverse current prevention method employing charge control circuit
US20140029144A1 (en) Esd protective circuit
US8174808B2 (en) Load driving device
US20110057633A1 (en) Load driving circuit
CN109075693B (zh) 功率元件的驱动电路
US7642724B2 (en) Light emitting element driving circuit
US20040070901A1 (en) Electrostatic discharge protection circuit
CN114204926A (zh) 半导体装置
US7692479B2 (en) Semiconductor integrated circuit device including charge pump circuit capable of suppressing noise
US10720922B1 (en) Semiconductor device
JP2021150532A (ja) 半導体装置
JP7055714B2 (ja) 半導体装置
US11418182B2 (en) Switch circuitry
US11095285B2 (en) Driving device of semiconductor switch
JP5226474B2 (ja) 半導体出力回路
JP5435483B2 (ja) 電源供給装置
JP7405595B2 (ja) 入力保護回路
WO2018070307A1 (ja) 電力素子の駆動回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200831

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210726

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210817

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211007

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220308

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220406

R150 Certificate of patent or registration of utility model

Ref document number: 7055714

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150