JP5403889B2 - 薄膜トランジスタ表示板及びその製造方法 - Google Patents

薄膜トランジスタ表示板及びその製造方法 Download PDF

Info

Publication number
JP5403889B2
JP5403889B2 JP2007258396A JP2007258396A JP5403889B2 JP 5403889 B2 JP5403889 B2 JP 5403889B2 JP 2007258396 A JP2007258396 A JP 2007258396A JP 2007258396 A JP2007258396 A JP 2007258396A JP 5403889 B2 JP5403889 B2 JP 5403889B2
Authority
JP
Japan
Prior art keywords
film
gate
layer
signal line
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007258396A
Other languages
English (en)
Other versions
JP2008090309A (ja
Inventor
奉 柱 金
春 基 柳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of JP2008090309A publication Critical patent/JP2008090309A/ja
Application granted granted Critical
Publication of JP5403889B2 publication Critical patent/JP5403889B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、液晶表示装置用薄膜トランジスタ表示板及びその製造方法に関する。
一般に、液晶表示装置は、電界生成電極と偏光板を備える一対の表示板の間に位置する液晶層を含む。電界生成電極は、液晶層に電界を生成し、このような電界の強度が変化することによって液晶分子の配列が変化する。例えば、電界が印加された状態における液晶層の液晶分子は、その配列が変化して、液晶層を通過する光の偏光を変化させる。偏光板は、偏光された光を適切に遮断または透過することにより、明るい領域と暗い領域を形成することによって所望の画像を表示する。
このような液晶表示装置は、スイッチング素子を含む画素と表示信号線とを備える表示板と、表示信号線のゲート線にゲート信号を送出し、画素のスイッチング素子をターンオンまたはターンオフする複数のステージを有するゲート駆動部とを含む。
ゲート駆動部のステージには、ゲートオン／オフ電圧、クロック信号などが入力され、これらの信号は、各ステージの一側に接続された信号線に供給される。
ゲート駆動部は、基板上に直接集積されてもよいが、この場合、ゲート線が延びてそれと直接接続されることができる。この時、ゲート駆動回路内でゲート配線とデータ配線を互いに接続するために、ゲート配線を露出させるコンタクトホールを形成し、ＩＴＯなどからなる接続部材を利用してコンタクトホールを通じてゲート配線とデータ配線を接続する。
反面、ゲート駆動部が基板外部に形成される場合、ゲートオン／オフ電圧をゲート駆動部のステージに供給するためには、オン／オフ信号線とゲート駆動部の各ステージを接続するパッド部が必要である。この時、このようなパッド部と信号線を接続するために、信号線を露出させるコンタクトホールを形成し、ＩＴＯなどからなる接続部材を利用してコンタクトホールを通じて信号線とゲート駆動部の各ステージを接続するようになる。
一方、表示装置の面積が大きくなることによって信号線も長くなり、その結果、抵抗が大きくなる。このように抵抗が大きくなると、信号遅延または電圧降下などの問題が発生し、これを解決するために比抵抗の低い材料で信号線を形成する必要がある。
比抵抗の低い材料には、アルミニウム（Ａｌ）を含む合金があり、通常、他の金属と共に多重膜として信号線をなす。
しかし、アルミニウムを含む信号線が外部に露出したり、表示装置の接続部材として使用される物質と接触したり、外部に露出する場合には、アルミニウムは酸化及び腐食する。
一方、液晶表示装置の薄膜トランジスタ表示板は、ゲート層、データ層及び半導体層を含む複数の薄膜からなる。これらの薄膜は、別のマスクを用いてフォトリソグラフィ工程によって個別的にパターニングされる。しかし、マスク数が一つ増加することによって、露光、現像、エッチングなどの工程が追加され、製造費用及び時間が大きく増加する。
そこで、本発明は、上記従来の問題点に鑑みてなされたものであって、本発明の目的は、アルミニウムを含む信号線またはゲートパッド部が別の接続部材と接触したり、外部に露出したりするのを防止することにより、酸化及び腐蝕を防止することができると同時に、液晶表示装置の製造費用及び時間を低減することができる液晶表示装置及びその製造方法を提供することにある。
以上のような目的を達成するために、本発明は以下の構成を含む薄膜トランジスタ表示板を提供する。
・基板と、
・前記基板上に形成されるゲート線及びゲート駆動回路部のゲート信号線と、
・前記基板上に形成されており、前記ゲート駆動回路部のゲート信号線を露出させる第１コンタクトホールを有するゲート絶縁膜と、
・前記ゲート絶縁膜上の所定領域に形成される半導体層と、
・前記ゲート絶縁膜及び前記半導体層上に形成されており、ソース電極を有するデータ線及びドレイン電極と、
・前記ゲート絶縁膜上に形成されており、前記第１コンタクトホールを通じて前記ゲート信号線に接続されるゲート駆動回路部のデータ信号線と、
・前記ドレイン電極に接続される画素電極と、
・前記データ線、前記ドレイン電極及び前記ゲート駆動回路部のデータ信号線上に形成される保護膜。
ここで、前記データ線、前記ドレイン電極及び前記ゲート駆動回路部のデータ信号線は、下部膜、中間膜、及び上部膜を含む三重膜からなり、前記下部膜は、前記画素電極と同一層からなる。
発明２は、前記発明１において、前記ゲート駆動回路部のデータ信号線は、前記ゲート駆動回路部の薄膜トランジスタのソース電極を有する薄膜トランジスタ表示板を提供する。
発明３は、前記発明１において、前記下部膜及び前記上部膜は、ａ-ＩＴＯ、ＩＴＯ、またはＩＺＯを含み、前記中間膜は、クロム、モリブデン、タンタル、またはチタニウムを含む薄膜トランジスタ表示板を提供する。
発明４は、前記発明１において、前記ゲート線及び前記ゲート信号線は、クロム、クロム-窒素合金またはモリブデンを含む下部膜とアルミニウムまたはアルミニウム合金とを含む上部膜を有する薄膜トランジスタ表示板を提供する。
発明５は、
・基板と、
・前記基板上に形成されており、外部駆動回路との接続のための端部を有するゲート線と、
・前記基板上に形成されており、前記ゲート線の端部を露出させる第１コンタクトホールを有するゲート絶縁膜と、
・前記ゲート絶縁膜上の所定領域に形成される半導体層と、
・前記ゲート絶縁膜及び前記半導体層上に形成されており、ソース電極を有するデータ線及びドレイン電極と、
・前記ゲート絶縁膜上に形成されており、前記第１コンタクトホールを通じて前記ゲート線の端部に接続される導電体と、
・前記ドレイン電極に接続される画素電極と、
・前記データ線、ドレイン電極及び前記導電体上に形成されており、前記導電体を露出させる第２コンタクトホールを有する保護膜と、を含み、
前記データ線、前記ドレイン電極及び前記導電体は、下部膜、中間膜、及び上部膜の三重膜からなり、前記下部膜は、前記画素電極と同一層からなる薄膜トランジスタ表示板を提供する。
発明６は、前記発明５において、前記下部膜及び前記上部膜は、ａ-ＩＴＯ、ＩＴＯ、またはＩＺＯを含み、前記中間膜は、クロム、モリブデン、タンタル、またはチタニウムを含む薄膜トランジスタ表示板を提供する。
発明７は、前記発明５において、前記ゲート線は、クロム、クロム-窒素合金、またはモリブデンを含む下部膜とアルミニウムまたはアルミニウム合金を含む上部膜とを有する薄膜トランジスタ表示板を提供する。
発明８は、以下の段階を含む薄膜トランジスタ表示板の製造方法を提供する。
・基板上に第１信号線を形成する段階と、
・前記第１信号線上に第１コンタクトホールを有するゲート絶縁膜を形成すると同時に前記ゲート絶縁膜上に不純物半導体層と真性半導体層とを含む半導体層を形成する段階と、
・前記不純物半導体層上に、下部膜、中間膜及び上部膜の三重膜を含む第２信号線及びドレイン電極、並びに前記第１コンタクトホールを通じて前記第１信号線に接続される導電体を形成すると同時に前記三重膜の前記下部膜と同一層から画素電極を形成する段階と、
・前記データ線、前記ドレイン電極及び前記導電体上に前記導電体の一部を露出させる第２コンタクトホールを有する保護膜を形成する段階。
発明９は、前記発明８において、
・前記ゲート絶縁膜及び前記半導体層を形成する段階は、
・前記第１信号線上にゲート絶縁膜を積層する段階と、
・前記ゲート絶縁膜上に真性非晶質シリコン層を積層する段階と、
・前記非晶質シリコン層上に不純物非晶質シリコン層を積層する段階と、
・前記不純物非晶質シリコン層上に、位置に応じて厚さが異なり、前記不純物非晶質シリコン層の第１部分を露出させる感光膜を形成する段階と、
・前記感光膜をマスクとして前記不純物非晶質シリコン層、前記真性非晶質ケイ素層及び前記ゲート絶縁膜をパターニングして、不純物半導体層及び真性半導体層を形成すると同時に前記ゲート絶縁膜に前記第１信号線の一部を露出させる第１コンタクトホールを形成する段階と、を含む薄膜トランジスタ表示板の製造方法を提供する。
発明１０は、前記発明９において、前記不純物半導体層、真性半導体層及び第１コンタクトホールを形成する段階は、
・前記感光膜をエッチングマスクとして前記不純物非晶質シリコン層の第１部分とその下の前記真性非晶質シリコン層及び前記ゲート絶縁膜をエッチングして除去する段階と、
・前記感光膜の厚さを減少させて前記不純物非晶質シリコン層の第２部分を露出させる段階と、
・前記不純物非晶質シリコン層の第２部分とその下の前記真性非晶質シリコン層を除去する段階と、
・前記感光膜を除去する段階と、
を有する薄膜トランジスタ表示板の製造方法を提供する。
発明１１は、前記発明１０において、
・前記感光膜を形成する段階は、
・前記感光膜を塗布する段階と、
・透光領域、半透光領域及び遮光領域を有するマスクを通じて前記感光膜を露光する段階と、を含み、前記透光領域は、前記不純物非晶質シリコン層の第１部分に対応し、前記半透光領域は、前記不純物非晶質シリコン層の第２部分に対応する、薄膜トランジスタ表示板の製造方法を提供する。
発明１２は、前記発明１０において、前記第２信号線、前記ドレイン電極、前記導電体、及び前記画素電極を形成する段階は、
・前記基板上に下部膜、中間膜及び上部膜の三重膜からなる金属層を積層する段階と、
・前記三重膜の金属層上に位置によって厚さが異なり、前記第２信号線、前記ドレイン電極、前記導電体、及び前記画素電極が形成される位置に配置される感光膜を形成する段階と、
・前記感光膜をエッチングマスクとして露出した前記金属層の三重膜をエッチングして除去する段階と、
・前記感光膜の厚さを減少させて前記感光膜が前記第２信号線、前記ドレイン電極、前記導電体が形成される位置に残るようにする段階と、
・前記感光膜をエッチングマスクとして前記金属層の上部膜及び中間膜を除去して前記金属層の下部膜からなる前記画素電極を形成する段階と、
・前記金属層上に残っている感光膜を除去して前記第２信号線、前記ドレイン電極、及び前記導電体を露出させる段階と、を有する薄膜トランジスタ表示板の製造方法を提供する。
発明１３は、前記発明１２において、前記下部膜及び前記上部膜は、ａ-ＩＴＯ、ＩＴＯ、またはＩＺＯを含み、前記中間膜は、クロム、モリブデン、タンタル、またはチタニウムを含む薄膜トランジスタ表示板の製造方法を提供する。
発明１４は、前記発明９において、前記第１信号線は、クロム、クロム-窒素合金、またはモリブデンを含む下部膜及びアルミニウムまたはアルミニウム合金を含む上部膜を備える、薄膜トランジスタ表示板の製造方法を提供する。
発明１５は、前記発明９において、前記導電体は、ゲート駆動回路部のデータ信号線を含み、前記データ信号線は、前記ゲート駆動回路部の薄膜トランジスタのソース電極を備える薄膜トランジスタ表示板の製造方法を提供する。
発明１６は、前記発明１４において、前記第１信号線は、ゲート線を備える薄膜トランジスタ表示板の製造方法を提供する。
発明１７は、前記発明１５において、前記第１信号線は、ゲート駆動回路部のゲート信号線を備える薄膜トランジスタ表示板の製造方法を提供する。
このように、本発明によれば、半導体層と接触補助部材を形成すると同時にゲート絶縁膜にコンタクトホールを形成し、コンタクトホールを通じて露出したアルミニウム系金属のゲートパッドまたはゲート層信号伝達線をデータ線と同一物質からなる接触媒介部材で覆って保護し、データ層信号伝達線に直接接続することによって、別の接続部材とアルミニウム系金属が接触することを防止し、外部に露出することを防止する。よって、直接接触によるアルミニウムまたはアルミニウム合金の腐蝕を効果的に防止することができる。
また、接触補助部材及びデータ線などと共に画素電極を一つのマスクを使用してパターニングすることで、薄膜トランジスタ表示板の製造費用を減少させることができる。
添付した図面を用いながら、本発明の実施形態を、本発明が属する技術分野における通常の知識を有する者が容易に実施することができるように詳細に説明する。図面は、各種層及び領域を明確に表現するために、厚さを拡大して示している。明細書全体を通じて類似した部分については同一の参照符号を付けている。層、膜、領域、板などの部分が、他の部分の「上に」あるとするとき、これは他の部分の「すぐ上に」ある場合に限らず、その中間に更に他の部分がある場合も含む。逆に、ある部分が他の部分の「すぐ上に」あるとするとき、これは中間に他の部分がない場合を意味する。
図１及び図２を参照して、本発明の一実施形態による薄膜トランジスタ表示板を詳細に説明する。
図１は、本発明の一実施形態による薄膜トランジスタ表示板の平面図である。図２は、図１の薄膜トランジスタ表示板をＩＩ-ＩＩ’-ＩＩ’’-ＩＩ’’’線に沿って切断した断面図である。
透明なガラスまたはプラスチックなどからなる絶縁基板１１０上に複数のゲート線１２１及び複数の維持電極線１３１が形成される。ゲート線１２１は、ゲート信号を伝達し、主に横方向に延びている。各ゲート線１２１は、下に突出した複数のゲート電極１２４と、他の層または外部駆動回路との接続のための広いゲートパッド１２９とを含む。ゲート信号を生成するゲート駆動回路（図示せず）は、絶縁基板１１０上に付着されるフレキシブルプリント回路フィルム（図示せず）上に装着されたり、絶縁基板１１０上に直接装着されたり、絶縁基板１１０に集積されたりすることができる。ゲート駆動回路が絶縁基板１１０上に集積されている場合には、ゲート線１２１が延びてこれと直接接続することができる。
維持電極線１３１は、所定電圧の印加を受け、ゲート線１２１とほぼ平行に延びた幹線と、これから分岐した複数対の第１及び第２維持電極１３３ａ，１３３ｂを含む。維持電極線１３１の各々は、隣接した二つのゲート線１２１の間に位置し、幹線は二つのゲート線１２１のうち下側に近い。第１及び第２維持電極１３３ａ，１３３ｂの各々は、幹線に接続された固定端とその反対側の自由端を有している。第１維持電極１３３ａの固定端は面積が広く、その自由端は、直線部分と屈曲した部分の二つに分かれる。しかし、維持電極線１３１の形状及び配置は、多様に変更することができる。
ゲート線１２１及び維持電極線１３１は、物理的性質が異なる二つの導電膜、下部膜と、その上の上部膜とを含む。上部膜は、信号遅延や電圧降下を減らすことができるように比抵抗が低いアルミニウム（Ａｌ）やアルミニウム−ネオジム合金（ＡｌＮｄ）のようなアルミニウム合金などのアルミニウム系金属などからなる。これとは異なり、下部膜は、他の物質、特にＩＴＯ（ｉｎｄｉｕｍ ｔｉｎ ｏｘｉｄｅ）またはＩＺＯ（ｉｎｄｉｕｍ ｚｉｎｃ ｏｘｉｄｅ）との物理的、化学的、電気的接触特性に優れた物質、例えばモリブデン系金属、クロム、タンタル、チタニウムなどからなる。しかし、ゲート線１２１及び維持電極線１３１は、アルミニウムまたはアルミニウム合金からなる単一膜の構造を有してもよい。
図２では、ゲート電極１２４、維持電極線１３１及び第１及び第２維持電極１３３ａ，１３３ｂの下部膜には英文字ｐ、上部膜には英文字ｑの符号を付けて表示した。
ゲート線１２１及び維持電極線１３１の側面は、絶縁基板１１０面に対して傾斜しており、その傾斜角は約３０°乃至約８０°であることが好ましい。
ゲート線１２１及び維持電極線１３１上には、窒化ケイ素（ＳｉＮｘ）または酸化ケイ素（ＳｉＯｘ）などからなるゲート絶縁膜１４０が形成される。ゲート絶縁膜１４０には、ゲートパッド１２９の一部を露出させる複数のコンタクトホール１４１、及び第１維持電極１３３ａ固定端の近傍の維持電極線１３１の一部を露出させる複数のコンタクトホール１４３ａ、さらに第１維持電極１３３ａの自由端の突出部の一部を露出させる複数のコンタクトホール１４３ｂが形成される。
ゲート絶縁膜１４０上には、水素化非晶質シリコン（非晶質シリコンは、ａ-Ｓｉと略称する）または多結晶シリコンなどからなる複数の線状半導体層１５１が形成される。線状半導体層１５１は、主に縦方向に延びており、ゲート電極１２４に向かって延びた複数の突出部１５４を含む。線状半導体層１５１は、ゲート線１２１及び維持電極線１３１の近傍で幅が広くなってこれらを幅広く覆っている。
線状半導体層１５１上には、複数の線状オーミックコンタクト部材１６１及び島状オーミックコンタクト部材１６５（ｏｈｍｉｃ ｃｏｎｔａｃｔ）が形成される。オーミックコンタクト部材１６１，１６５は、リンなどのｎ型不純物が高濃度にドーピングされているｎ+水素化非晶質シリコンなどの物質からなるか、シリサイドからなることができる。線状オーミックコンタクト部材１６１は、複数の突出部１６３を有しており、この突出部１６３と島状オーミックコンタクト部材１６５は対をなして線状半導体層１５１の突出部１５４上に配置されている。
線状半導体層１５１とオーミックコンタクト部材１６１，１６５の側面も絶縁基板１１０面に対して傾斜しており、傾斜角は３０°乃至８０°程度である。
オーミックコンタクト部材１６１，１６５及びゲート絶縁膜１４０上には、複数のデータ線１７１と複数のドレイン電極１７５及び複数の接触媒介部材１７８、並びにドレイン電極１７５と物理的電気的に接続された画素電極１９１と共に接続ブリッジ１９３が形成される。
データ線１７１は、データ信号を伝達し、主に縦方向に延びてゲート線１２１と交差する。また、各データ線１７１は、維持電極線１３１と交差し、隣接した維持電極１３３ａ，１３３ｂ群の間を走る。各データ線１７１は、ゲート電極１２４に向かって延びてＪ字状に曲がった複数のソース電極１７３と、他の層または外部駆動回路との接続のための広いデータパッド１７９とを含む。データ信号を生成するデータ駆動回路（図示せず）は、絶縁基板１１０上に付着されるフレキシブルプリント回路フィルム（図示せず）上に装着されたり、絶縁基板１１０上に直接装着されたり、絶縁基板１１０に集積されたりすることができる。データ駆動回路が絶縁基板１１０上に集積されている場合には、データ線１７１が延びてこれと直接接続できる。
ドレイン電極１７５は、データ線１７１と分離されており、ゲート電極１２４を中心にソース電極１７３と対向する。各ドレイン電極１７５は、棒状の端部と画素電極１９１に接続された他側端部を含む。棒状の端部は、ソース電極１７３により一部囲まれている。
一つのゲート電極１２４、一つのソース電極１７３及び一つのドレイン電極１７５は、線状半導体層１５１の突出部１５４と共に一つの薄膜トランジスタ（ＴＦＴ）を構成し、薄膜トランジスタのチャンネルは、ソース電極１７３とドレイン電極１７５の間の突出部１５４に形成される。
接触媒介部材１７８は、ゲート絶縁膜１４０のコンタクトホール１４１を通じて露出したゲートパッド１２９を覆い、ゲートパッド１２９と接触する。
データ線１７１、ドレイン電極１７５及び接触媒介部材１７８は、下部膜１７１ｐ，１７５ｐ，１７８ｐ、中間膜１７１ｑ，１７５ｑ，１７８ｑ及び上部膜１７１ｒ，１７５ｒ，１７８ｒを含む三重膜構造を有する。下部膜１７１ｐ，１７５ｐ，１７８ｐは、ａ-ＩＴＯ（ａｍｏｒｐｈｏｕｓ ｉｎｄｉｕｍ ｔｉｎ ｏｘｉｄｅ）、ＩＴＯ（ｉｎｄｉｕｍ ｔｉｎ ｏｘｉｄｅ）及びＩＺＯ（ｉｎｄｉｕｍ ｚｉｎｃ ｏｘｉｄｅ）など透明な導電物質からなる。中間膜１７１ｑ，１７５ｑ，１７８ｑは、クロム（Ｃｒ）、モリブデン、タンタル及びチタニウムなど耐火性金属（ｒｅｆｒａｃｔｏｒｙ ｍｅｔａｌ）またはこれらの合金からなる。上部膜１７１ｒ，１７５ｒ，１７８ｒは、下部膜１７１ｐ，１７５ｐ，１７８ｐのように、ａ-ＩＴＯ、ＩＴＯ及びＩＺＯなど透明な導電物質からなることが好ましい。しかし、データ線１７１及びドレイン電極１７５は、その他にも様々な金属または導電体からなることができる。
データ線１７１、ドレイン電極１７５及び接触媒介部材１７８は、その側面が絶縁基板１１０面に対して３０°乃至８０°程度の傾斜角で傾斜していることが好ましい。
オーミックコンタクト部材１６１，１６５は、その下の線状半導体層１５１とその上のデータ線１７１及びドレイン電極１７５の間にのみ存在し、これらの間のコンタクト抵抗を低くする。殆どの線状半導体層１５１がデータ線１７１より狭いが、既に述べたように、ゲート線１２１と出会う部分で幅が広くなり、表面のプロファイルを滑らかにすることでデータ線１７１が断線するのを防止する。線状半導体層１５１には、ソース電極１７３とドレイン電極１７５の間をはじめとして、データ線１７１及びドレイン電極１７５で覆われずに露出する部分がある。
画素電極１９１は、ドレイン電極１７５の下部膜１７５ｐに接続されており、ａ-ＩＴＯ、ＩＴＯ及びＩＺＯなど透明な導電物質からなる。
接続ブリッジ１９３は、ゲート線１２１を横切り、ゲート線１２１を介在して反対方向に位置するコンタクトホール１４３ａ、１４３ｂを通じて維持電極線１３１の露出した部分と、維持電極１３３ｂの自由端の露出した端部に接続される。維持電極１３３ａ,１３３ｂをはじめとする維持電極線１３１は、接続ブリッジ１９３と共にゲート線１２１やデータ線１７１または薄膜トランジスタの欠陥修理に使用することができる。接続ブリッジ１９３は、画素電極１９１と同一物質で同時に形成される。
データ線１７１、ドレイン電極１７５、接触媒介部材１７８及び露出した線状半導体層１５１部分上には保護膜１８０が形成される。保護膜１８０は、無機絶縁物または有機絶縁物などからなり、表面を平坦化してもよい。無機絶縁物の例としては、窒化ケイ素と酸化ケイ素とがある。有機絶縁物は、感光性を有することができ、その誘電定数は約４．０以下であることが好ましい。しかし、保護膜１８０は、有機膜の優れた絶縁特性を生かすと共に露出した線状半導体層１５１部分に害を及ぼさないように下部無機膜と上部有機膜の二重膜の構造を有してもよく、上部膜をなす有機絶縁物は、平坦面を提供することができ、保護膜１８０の表面を平坦化してもよい。
保護膜１８０には、データ線１７１のパッド１７９を露出させる複数のコンタクトホール１８２が形成されており、接触媒介部材１７８を露出させる複数のコンタクトホール１８１が形成される。また、画素電極１９１及び接続ブリッジ１９３上では保護膜１８０が除去されている。
画素電極１９１は、ドレイン電極１７５の下部膜１７５ｐと物理的、電気的に接続されており、ドレイン電極１７５からデータ電圧の印加を受ける。データ電圧が印加された画素電極１９１は、共通電圧の印加を受ける他の表示板（図示せず）の共通電極（図示せず）と共に電界を生成することによって、二つの電極の間の液晶層（図示せず）の液晶分子（図示せず）の方向を決定する。このように決定された液晶分子の方向によって液晶層を通過する光の偏光が変わる。画素電極１９１と共通電極は、キャパシタ（以下、液晶キャパシタという）を構成して、薄膜トランジスタがターンオフ（ｔｕｒｎ-ｏｆｆ）された後にも印加された電圧を維持する。
画素電極１９１は、維持電極１３３ａ，１３３ｂをはじめとする維持電極線１３１と重畳する。画素電極１９１及びこれと電気的に接続されたドレイン電極１７５が維持電極線１３１と重畳してなすキャパシタをストレージキャパシタといい、ストレージキャパシタは、液晶キャパシタの電圧維持能力を強化する。
接触媒介部材１７８の上部膜１７８ｒ及びデータパッド１７９の上部膜１７９ｒは、ａ-ＩＴＯ、ＩＴＯ及びＩＺＯなど他の層との接触特性が良い透明な導電物質からなるので、接触媒介部材１７８及びデータパッド１７９と外部装置との接着性を補完することができる。
接触媒介部材１７８は、耐火性金属からなる中間膜１７８ｑを含むと共に、別の接続部材を通さずにコンタクトホールを通じてアルミニウム系金属からなるゲートパッド１２９の露出した部分と直接接触する。またそれと同時に、ゲートパッド１２９の露出した部分を完全に覆い、アルミニウム系金属が別の接続部材と接触したり外部に露出したりしてアルミニウムが腐食するのを防止する。
次に、図１及び図２に示した本発明の一実施形態による薄膜トランジスタ表示板を製造する方法について、図３乃至図１０ｅを参照して詳細に説明する。
図３、図５、及び図８は、図１及び図２に示した本発明の一実施形態による薄膜トランジスタ表示板の製造方法を説明するための薄膜トランジスタ表示板の平面図である。図４は、図３の薄膜トランジスタ表示板をＩＶ-ＩＶ’-ＩＶ’’-ＩＶ’’’線に沿って切断した断面図である。図６は、図５の薄膜トランジスタ表示板のＶＩ-ＶＩ’-ＶＩ’’-ＶＩ’’’線に沿って切断した断面図である。図７ａ乃至図７ｆは、図５及び図６に示した薄膜トランジスタ表示板の中間構造を形成する過程を示した断面図である。図９は、図８の薄膜トランジスタ表示板をＩＸ-ＩＸ’-ＩＸ’’-ＩＸ’’’線に沿って切断した断面図である。図１０ａ乃至図１０ｅは、図８及び図９に示した薄膜トランジスタ表示板の中間構造を形成する過程を示した断面図である。
図３及び図４を参照すれば、絶縁基板１１０上にクロム、クロム-窒素合金、またはモリブデンなどからなる下部導電膜をスパッタリングなどで積層し、その上にアルミニウム合金などからなる上部導電膜を積層する。上部導電膜と下部導電膜を写真エッチングして二重膜構造を有する複数のゲート線１２１及び複数の維持電極線１３１を形成する。各ゲート線１２１は、複数のゲート電極１２４及びゲートパッド１２９を含み、各維持電極線１３１は、複数の維持電極１３３ａ，１３３ｂを含む。図面では、下部膜には符号ｐを、上部膜には符号ｑを付けて表示した。
次に、図５及び図６を参照すれば、コンタクトホール１４１を有するゲート絶縁膜１４０、突出部１５４を含む複数の線状真性半導体層１５１及び突出部１６４を含む複数の線状不純物半導体層１６１を形成する。
以下、図７ａ乃至図７ｆを参照して、図５及び図６に示した薄膜トランジスタ表示板の中間構造を形成する過程について詳細に説明する。
図７ａを参照すれば、ゲート絶縁膜１４０、真性非晶質シリコン層１５０及び不純物非晶質シリコン層１６０を化学気相蒸着などで連続して積層し、その上に感光膜４００を塗布する。露光マスク６０を通じて感光膜４００に光を照射した後、現像するが、図７ａの上側にこのような写真工程に使用される露光マスク６０の一例が示されている。
露光マスク６０は、基板６１とその上に形成される不透明部材６２を含む。露光マスク６０と絶縁基板１１０は、露光マスク６０上の不透明部材６２の分布程度によって透光領域Ａ、半透光領域Ｂ及び遮光領域Ｃに分けることができる。
半透光領域Ｂには所定値、例えば、露光器の分解能以下の幅を有する不透明部材６２が所定値以下の間隔で配置されており、これをスリット（ｓｌｉｔ）パターンという。透光領域Ａは、不透明部材６２が全くない領域として所定値以上の幅を有し、遮光領域Ｃは、全体にかけて不透明部材６２に覆われている領域としてやはり所定値以上の幅を有する。
半透光領域Ｂにスリット（ｓｌｉｔ）パターンを設ける代わりに、格子パターンまたは透過率が中間であるか厚さが中間である薄膜を備えることも可能である。
図７ｂに示したように、露光マスク６０を通じて感光膜４００に光を照射した後、現像すれば、現像された感光膜４００の厚さは位置に応じて異なり、透光領域Ａに位置した感光膜４００の部分は全て除去され、半透光領域Ｂに位置した感光膜４００部分の厚さは減少し、遮光領域Ｃでは現像された後にも感光膜４００部分の厚さが殆ど減少しない。
この時、半透光領域Ｂと遮光領域Ｃでの感光膜４００の厚さの比は、後続工程での工程条件によって異なるが、半透光領域Ｂでの厚さを遮光領域Ｃでの厚さの１/２以下とすることが好ましい。このように感光膜の厚さを異なるようにする方法の他の例としては、リフローが可能な感光膜を使用することである。つまり、透光領域と遮光領域のみを持つ通常のマスクでリフロー可能な感光膜を形成した後、リフローさせて感光膜が残留しない領域に流れるようにすることで薄い部分を形成する。
次に、図７ｃに示したように、残っている感光膜４００部分をエッチングマスクとして用いて不純物非晶質シリコン層１６０、真性非晶質シリコン層１５０及びゲート絶縁膜１４０をエッチングし、透光領域Ａに存在する不純物非晶質シリコン層１６０、真性非晶質シリコン層１５０及びゲート絶縁膜１４０の部分を除去することによって、ゲート絶縁膜１４０にゲートパッド１２９を露出させるコンタクトホール１４１を形成する。
次に、図７ｄを参照すれば、感光膜４００をアッシング（ａｓｈｉｎｇ）して半透光領域Ｂに残っている感光膜４００部分を除去し、遮光領域Ｃに配置されている感光膜４００部分の高さを低減させる。その後、図７ｅに示したように、遮光領域Ｃに残っている感光膜４００部分をエッチングマスクとして用いて、不純物非晶質シリコン層１６０及び真性非晶質シリコン層１５０をエッチングし、線状不純物半導体層１６４及び線状真性半導体層１５１を形成する。最後に図７ｆのように、遮光領域Ｃに残っている感光膜４００部分をアッシングなどで除去する。
このように、ゲート絶縁膜１４０、真性非晶質シリコン層１５０及び不純物非晶質シリコン層１６０を一つの露光マスクを使用してパターニングし、線状不純物半導体層１６４及び線状真性半導体層１５１を形成すると同時に、ゲートパッド１２９を露出させるゲート絶縁膜１４０のコンタクトホール１４１まで形成することができるので、追加的な露光マスクが不要で工程費用が増加しない。
次に、図８及び図９を参照すれば、ソース電極１７３及びデータパッド１７９を含む複数のデータ線１７１、複数のドレイン電極１７５、及び複数のコンタクト媒介部材１７８を形成すると同時に、画素電極１９１及び接続ブリッジ１９３を形成する。
以下、図１０ａ乃至図１０ｅを参照して、図８及び図９に示した薄膜トランジスタ表示板の中間構造を形成する方法について詳細に説明する。
図１０ａに示したように、ａ-ＩＴＯ、ＩＴＯ及びＩＺＯなど透明な導電物質層からなる下部導電膜１７０ｐを積層し、その上にクロム、モリブデン、タンタル及びチタニウムなど耐火性金属またはこれらの合金からなる中間導電膜１７０ｑを積層し、最後にａ-ＩＴＯ、ＩＴＯ及びＩＺＯなど透明な導電物質層からなる上部導電膜１７０ｒを連続して積層した後、その上に感光膜４１０を塗布する。
その後、透光領域Ｄ、半透光領域Ｅ及び遮光領域Ｆを含む露光マスク（図示せず）を通じて感光膜４１０に光を照射した後、現像すれば、図１０ｂに示したように、透光領域Ｄに位置した感光膜４１０部分は全て除去され、半透光領域Ｅに位置した感光膜４１０部分の厚さは減少し、遮光領域Ｆでは現像された後にも感光膜４１０の厚さが減少しない。
図１０ｃを参照すれば、感光膜４１０をエッチングマスクとして、透光領域Ｄで露出している上部導電膜１７０ｒ、中間導電膜１７０ｑ及び下部導電膜１７０ｐを順次にエッチングして除去することによって、下部膜１７４ｐ、中間膜１７４ｑ及び上部膜１７４ｒを含む複数のデータ導電体１７４と、下部膜１７８ｐ、中間膜１７８ｑ及び上部膜１７８ｒを含む複数のコンタクト媒介部材１７８を形成する。
次に、図１０ｄに示したように、感光膜４１０をアッシング（ａｓｈｉｎｇ）して、半透光領域Ｅに残っている感光膜４１０部分を除去し、遮光領域Ｆに配置されている感光膜４１０部分の高さを低減させる。その後、遮光領域Ｆに残っている感光膜４１０部分をエッチングマスクとして、上部導電膜１７０ｒ及び中間導電膜１７０ｑを順次にエッチングして除去し、半透過領域Ｅに下部膜１７４ｐを残すことによって、図１０ｅに示したように、ソース電極１７３を含む複数のデータ線１７１と複数のドレイン電極１７５を形成すると同時に、下部膜１７４ｐからなる画素電極１９１及び接続ブリッジ１９３を形成する。
次に、線状不純物半導体層１６４でデータ線１７１及びドレイン電極１７５で覆われずに露出した部分を除去し、突出部１６３を含む複数の線状オーミックコンタクト部材１６１と複数の島状オーミックコンタクト部材１６５を完成する一方、その下の真性半導体層１５４部分を露出させる。このように、一つの露光マスクを用いて、ソース電極１７３を含む複数のデータ線１７１と複数のドレイン電極１７５を形成すると同時に、下部膜１７４ｐからなる画素電極１９１及び接続ブリッジ１９３を形成することによって露光マスクを低減させることができるので、工程費用及び時間を節減することができる。
最後に図１及び図２に示したように、保護膜１８０を積層し、写真（エッチング）などでパターニングして画素電極１９１及び接続ブリッジ１９３を露出させ、コンタクト媒介部材１７８及びデータパッド１７９を各々露出させる複数のコンタクトホール１８１、１８２を形成する。
以下、図１１を参照して、本発明の他の実施形態による液晶表示装置について説明する。
図１１は、本発明の一実施形態による液晶表示装置のブロック図である。図１１に示したように、本発明の一実施形態による液晶表示装置は、液晶表示板組立体３００、組立体３００に接続されたデータ駆動部５００、データ駆動部５００に接続された階調電圧生成部（図示せず）、並びに組立体３００及びデータ駆動部５００を制御する信号制御部（図示せず）などを含む。
液晶表示板組立体３００は、互いに対向する薄膜トランジスタ表示板（図示せず）と共通電極表示板（図示せず）及び二つの表示板の間の液晶層を含む。薄膜トランジスタ表示板は、画像表示と直接係わる表示領域ＤＡと、ゲート駆動部と係わる駆動領域ＣＡを含む。
表示領域ＤＡには複数のゲート線Ｇ１〜Ｇｎ、複数のデータ線Ｄ１〜Ｄｍ、複数の維持電極線（図示せず）、複数の画素電極（図示せず）及び複数の薄膜トランジスタなどが形成される。
駆動領域ＣＡにはゲート信号を生成するゲート駆動部及び外部からの各種信号をゲート駆動部に伝達する複数の信号伝達線（図示せず）が形成される。ゲート駆動部は、順次に接続された複数のステージ（図示せず）を含むシフトレジスタであってもよい。
以下、図１２ａ乃至図１３を参照して、図１１に示した液晶表示装置の薄膜トランジスタ表示板の一例について詳細に説明する。
図１２ａは、図１１に示した液晶表示装置の薄膜トランジスタ表示板の駆動領域の一部を示した平面図の一例である。図１２ｂは、図１２ａに示した駆動領域の薄膜トランジスタの一部を示した平面図の一例である。図１２ｃは、図１１に示した液晶表示装置の薄膜トランジスタ表示板の表示領域の一部を示した平面図の一例である。図１３は、図１２ｂ及び図１２ｃの薄膜トランジスタ表示板のＸＩＩＩ-ＸＩＩＩ’-ＸＩＩＩ’’-ＸＩＩＩ’’’線に沿って切断した断面図である。
表示部ＤＡは、図１及び図２に示したのと類似の積層構造を有するので、駆動領域ＣＡを中心に詳細に説明する。
図１２ａを参照すれば、駆動領域ＣＡには、ゲート信号を生成する複数の回路部６１０（シフトレジスタの一つのステージに対応）と回路部６１０に各種信号を伝達する複数の信号伝達線が形成される。回路部６１０は、複数の駆動薄膜トランジスタ（図示せず）と、これらを互いに接続し、信号伝達線と接続する複数の接続線（図示せず）を含む。
次に、このような薄膜トランジスタ表示板の具体的な層状構造について詳細に説明する。
絶縁基板１１０上に表示領域ＤＡの複数のゲート線１２１及び複数の維持電極線１３１と、駆動領域ＣＡの複数のゲート層信号伝達線１２５，１２６，１２７，１２８及び駆動領域ＣＡの駆動薄膜トランジスタのゲート電極１２４ａとが形成されており、駆動薄膜トランジスタに信号を伝達するゲート層信号伝達線１２５ａが形成される。表示領域ＤＡの各ゲート線１２１は、複数のゲート電極１２４を含み、駆動領域ＣＡに延長されて回路部６１０と直接接続されるのでゲートパッドが不要である。
ゲート層信号伝達線１２５〜１２８，１２５ａは、回路部６１０を駆動するときに必要であり、外部からの電圧などの各種信号を伝達し、主に縦方向に延びている。
ゲート線１２１、維持電極線１３１及びゲート層信号伝達線１２５〜１２８，１２５ａは、図１及び図２のように、下部膜とその上の上部膜を含む二重膜構造を有する。図１３では、各部分の下部膜と上部膜に対して各々符号ｐ、ｑを付けて表示した。
ゲート線１２１、維持電極線１３１及びゲート層信号伝達線１２５〜１２８，１２５ａ上にはゲート絶縁膜１４０が形成される。ゲート絶縁膜１４０にはゲート層信号伝達線１２５，１２７，１２８，１２５ａの一部を露出させる複数のコンタクトホール１４２ａ，１４２ｂ，１４２ｃ，１４３が形成される。
ゲート絶縁膜１４０の上、表示領域ＤＡには突出部１５４を含む複数の線状半導体層１５１が形成されており、その上には突出部１６３を含む複数の線状オーミックコンタクト部材１６１及び複数の島状オーミックコンタクト部材１６５が形成されており、駆動領域ＣＡの薄膜トランジスタのチャンネル領域に島状半導体層１５４ａが形成される。図示されていないが、島状半導体層１５４ａとその上のソース電極１７３ａ及びドレイン電極１７５ａの間に島状オーミックコンタクト部材が形成されていてもよい。
オーミックコンタクト部材１６１，１６５及びゲート絶縁膜１４０上には、表示領域（ＤＡ）の複数のデータ線１７１及び複数のドレイン電極１７５、並びにドレイン電極１７５と物理的電気的に接続される画素電極１９１と共に接続ブリッジ１９３が形成されており、駆動領域ＣＡの複数のデータ層信号伝達線１７２ａ，１７２ｂ，１７２ｃ、駆動領域ＣＡの駆動薄膜トランジスタのソース電極１７３ａ及びドレイン電極１７５ａが形成される。駆動領域ＣＡの薄膜トランジスタのソース電極１７３ａは、延長されてコンタクトホール１４３に向かって延びてコンタクトホール１４３を通じてゲート層信号伝達線１２５ａと直接接続される延長部１７８ａを含む。
表示領域ＤＡのデータ線１７１及びドレイン電極１７５、さらに駆動領域ＣＡの複数のデータ層信号伝達線１７２ａ，１７２ｂ，１７２ｃ及び駆動領域ＣＡの駆動薄膜トランジスタのソース電極１７３ａ及びドレイン電極１７５ａは、図１及び図２のように下部膜、中間膜及び上部膜を含む三重膜構造を有する。図１３では、各部分の下部膜、中間膜及び上部膜に対して各々符号ｐ、ｑ及びｒを付けて表示した。
各データ線１７１は、複数のソース電極１７３及びデータパッド１７９を含む。
データ層信号伝達線１７２ａ〜１７２ｃは、ゲート層信号伝達線１２５〜１２８と同様に回路部６１０を駆動するときに必要であり、外部からの電圧などの各種信号を伝達し、主に縦方向に延びている。データ層信号伝達線１７２ａ〜１７２ｃは、コンタクトホール１４２ａ〜１４２ｃに向かって延びてコンタクトホール１４２ａ〜１４２ｃを通じてゲート層信号伝達線１２５，１２７，１２）に接続される複数の突出部（１７２ａ１，１７２ｂ１，１７２ｃ１）を含む。一部のデータ層信号伝達線（１７２ａ，１７２ｂ）は、回路部６１０に向かって延びて回路部６１０に接続される複数の延長部１７２ａ２，１７２ｂ２を含む。
データ線１７１、ドレイン電極１７５、データ層信号伝達線１７２ａ〜１７２ｃ及び露出した線状半導体層１５１部分上には保護膜１８０が形成される。保護膜１８０には、データパッド１７９を露出させる複数のコンタクトホール１８２が形成される。
このように、ゲート層信号伝達線１２５，１２７，１２８，１２５ａとデータ層信号伝達線１７２ａ〜１７７ｃ，１７８ａが別の接続部材を介することなくコンタクトホールを通じて直接接続され、コンタクトホールを耐火性金属を含むデータ層信号伝達線１７２ａ〜１７７ｃ，１７８ａが完全に覆うため、アルミニウムまたはアルミニウム合金が別の接続部材と接触し、外部に露出するのを防止し、腐蝕が発生しない。
図１及び図２に示した薄膜トランジスタ表示板の特徴は、図１２ｂ乃至図１３に示した薄膜トランジスタ表示板にも適用できる。
次に、図１２ｂ乃至図１３に示した本発明の一つの実施形態による薄膜トランジスタ表示板の製造方法について、図１４乃至図１８ｄを参照して詳細に説明する。図１４乃至図１８ｅは、図１２ｂ及び図１２ｃに示した本発明の一つの実施形態による薄膜トランジスタ表示板の製造方法を説明するための薄膜トランジスタ表示板の断面図である。
図１４を参照すれば、絶縁基板１１０上に表示領域ＤＡのゲート電極１２４及びゲートパッド１２９を含む複数のゲート線１２１、維持電極１３３ａ，１３３ｂを含む複数の維持電極線１３１を形成すると同時に、駆動領域（ＣＡ）のゲート層信号伝達線１２５，１２６，１２７，１２８，１２５ａ及び駆動薄膜トランジスタのゲート電極１２４ａを形成する。ゲート線１２１、維持電極線１３１、ゲート層信号伝達線１２５〜１２８，１２５ａ、駆動薄膜トランジスタのゲート電極１２４ａは、下部膜と上部膜とからなり、下部膜にはｐ、上部膜にはｑの符号を付けて表示した。
次に、図１５に示したように、コンタクトホール１４２ａ，１４２ｂ，１４２ｃ，１４３を有するゲート絶縁膜１４０、表示領域ＤＡの突出部１５４を含む複数の線状真性半導体層１５１及び複数の線状不純物半導体層１６４、さらに駆動領域ＣＡの複数の島状真性半導体層１５４ａ及び複数の島状不純物半導体層１６４ａを形成する。
次に、図１６ａ乃至図１６ｆを参照して図１５に示した薄膜トランジスタ表示板の中間構造を形成する過程を詳細に説明する。
図１６ａを参照すれば、ゲート絶縁膜１４０、真性非晶質シリコン層１５０及び不純物非晶質シリコン層１６０を化学気相蒸着などで連続して積層し、その上に感光膜４２０を塗布する。
透光領域Ａ、半透光領域Ｂ、及び遮光領域Ｃを有する露光マスク（図示せず）を介して感光膜４２０に光を照射した後、現像すれば、図１６ｂに示したように、現像された感光膜４２０は、透光領域Ａ、半透光領域Ｂ、及び遮光領域Ｃによって異なる厚さを有する。
次に、図１６ｃに示したように、残っている感光膜４２０部分をエッチングマスクとして用いて不純物非晶質シリコン層１６０、真性非晶質シリコン層１５０及びゲート絶縁膜１４０をエッチングし、ゲート層信号伝達線１２５，１２７，１２８，１２５ａの一部分を露出させるコンタクトホール１４２ａ〜１４２ｃ，１４３を形成する。
次に、図１６ｄを参照すれば、感光膜４２０をアッシング（ａｓｈｉｎｇ）して半透光領域Ｂに残っている感光膜４２０部分を除去し、遮光領域Ｃに配置された感光膜４２０部分の高さを低減する。その後、図１６ｅに示したように、遮光領域Ｃに残っている感光膜４２０部分をエッチングマスクとして用いて、不純物非晶質シリコン層１６０及び真性非晶質シリコン層１５０をエッチングして、表示領域ＤＡの線状不純物半導体層１６４及び線状真性半導体層１５１を形成し、駆動領域ＣＡの駆動薄膜トランジスタの島状真性半導体層１５４ａ及び島状不純物半導体層１６４ａを形成する。
最後に図１６ｆのように、遮光領域Ｃに残っている感光膜４００部分をアッシングなどで除去する。
次に、図１７を参照すれば、表示領域ＤＡのソース電極１７３及びデータパッド１７９を含む複数のデータ線１７１、複数のドレイン電極１７５と画素電極１９１及び接続ブリッジ１９３を形成し、駆動領域ＣＡの複数のデータ層信号伝達線１７２ａ，１７２ｂ，１７２ｃ、及び駆動薄膜トランジスタのソース電極１７３ａ、及びドレイン電極１７５ａを形成する。この時、データ信号線１７２ａ，１７２ｂ，１７２ｃの突出部１７２ａ１，１７２ｂ１，１７２ｃ１は、コンタクトホール１４２ａ〜１４２ｃを通じて露出しているゲート信号線１２５，１２７，１２８に接続され、ソース電極１７３ａの延長部１７８ａは、コンタクトホール１４３を通じて露出しているゲート層信号伝達線１２５ａに直接接続される。
次に、図１８ａ乃至図１８ｅを参照して、図１７に示した薄膜トランジスタ表示板の中間構造を形成する方法について詳細に説明する。
図１８ａに示したように、ａ-ＩＴＯ、ＩＴＯ及びＩＺＯなど透明な導電物質層からなる下部導電膜１７０ｐを積層し、その上にクロム、モリブデン、タンタル及びチタニウムなど耐火性金属またはこれらの合金からなる中間導電膜１７０ｑを積層し、最後にａ-ＩＴＯ、ＩＴＯ及びＩＺＯなど透明な導電物質層からなる上部導電膜１７０ｒを連続して積層した後、その上に感光膜４３０を塗布する。その後、透光領域Ｄ、半透光領域Ｅ及び遮光領域Ｆを含む露光マスク（図示せず）を通じて感光膜４３０に光を照射した後、現像して、図１８ｂに示したように感光膜パターンを形成する。
図１８ｃを参照すれば、感光膜４３０をエッチングマスクとして、透光領域Ｄで露出している上部導電膜１７０ｒ、中間導電膜１７０ｑ及び下部導電膜１７０ｐを順次にエッチングして除去することによって、表示領域ＤＡの下部膜１７４ｐ、中間膜１７４ｑ及び上部膜１７４ｒを含む複数のデータ導電体１７４を形成し、駆動領域ＣＡの複数のデータ層信号伝達線１７２ａ，１７２ｂ，１７２ｃ及び複数の駆動薄膜トランジスタの複数のソース電極１７３ａ及びドレイン電極１７５ａを形成する。
次に、図１８ｄに示したように、感光膜４３０をアッシング（ａｓｈｉｎｇ）して半透光領域Ｅに残っている感光膜４３０部分を除去し、遮光領域Ｆに配置されている感光膜４３０部分の高さを低減する。その後、遮光領域Ｆに残っている感光膜４３０部分をエッチングマスクとして、上部導電膜１７４ｒ及び中間導電膜１７４ｑを順次にエッチングして除去し、半透過領域Ｅに下部膜１７４ｐを残すことによって、図１８ｅに示したように、表示領域ＤＡのソース電極１７３を含む複数のデータ線１７１と複数のドレイン電極１７５を形成すると同時に、下部膜１７４ｐからなる画素電極１９１及び接続ブリッジ１９３を形成する。
次に、表示領域ＤＡの線状不純物半導体層１６４でデータ線１７１及びドレイン電極１７５で覆われずに露出した部分を除去して突出部１６３を含む複数の線状オーミックコンタクト部材１６１と複数の島状オーミックコンタクト部材１６５を完成する一方、その下の真性半導体層１５４部分を露出させる。これと同時に、駆動領域ＣＡの駆動薄膜トランジスタの島状不純物半導体層１６４ａでソース電極１７３ａ及びドレイン電極１７５ａによって覆われない部分を除去してオーミックコンタクト部材１６３ａ、１６５ａを完成する一方、その下の真性半導体層１５４ａ部分を露出させる。
最後に図１３に示したように、保護膜１８０を積層し、写真（エッチング）などでパターニングして、データパッド１７９を露出させる複数のコンタクトホール１８２を形成し、画素電極１９１及び接続ブリッジ１９３を露出させる。
本実施形態による薄膜トランジスタ表示板の製造方法は、図３乃至図１０ｅに示した薄膜トランジスタ表示板の製造方法と同様であるので、図３乃至図１０ｅに示した薄膜トランジスタ表示板の製造方法の特徴は、図１４乃至図１８ｅに示した薄膜トランジスタ表示板の製造方法にも適用できる。
以上、本発明の好ましい実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されず、請求の範囲で定義している本発明の基本概念を利用した当業者の多様な変形及び改良形態も本発明の権利範囲に属するものである。
本発明の一実施形態による薄膜トランジスタ表示板の平面図である。 図１の薄膜トランジスタ表示板をＩＩ-ＩＩ’-ＩＩ’’-ＩＩ’’’線に沿って切断した断面図である。 図１及び図２に示した薄膜トランジスタ表示板の製造方法を説明するための薄膜トランジスタ表示板の平面図である。 図３の薄膜トランジスタ表示板をＩＶ-ＩＶ’-ＩＶ’’-ＩＶ’’’線に沿って切断した断面図である。 図１及び図２に示した薄膜トランジスタ表示板の製造方法を説明するための薄膜トランジスタ表示板の平面図である。 図５の薄膜トランジスタ表示板をＶＩ-ＶＩ’-ＶＩ’’-ＶＩ’’’線に沿って切断した断面図である。 図５及び図６に示した薄膜トランジスタ表示板の中間構造を形成する過程を示した断面図である。 図５及び図６に示した薄膜トランジスタ表示板の中間構造を形成する過程を示した断面図である。 図５及び図６に示した薄膜トランジスタ表示板の中間構造を形成する過程を示した断面図である。 図５及び図６に示した薄膜トランジスタ表示板の中間構造を形成する過程を示した断面図である。 図５及び図６に示した薄膜トランジスタ表示板の中間構造を形成する過程を示した断面図である。 図５及び図６に示した薄膜トランジスタ表示板の中間構造を形成する過程を示した断面図である。 図１及び図２に示した薄膜トランジスタ表示板の製造方法を説明するための薄膜トランジスタ表示板の平面図である。 図８の薄膜トランジスタ表示板をＩＸ-ＩＸ’-ＩＸ’’-ＩＸ’’’線に沿って切断した断面図である。 図８及び図９に示した薄膜トランジスタ表示板の中間構造を形成する過程を示した断面図である。 図８及び図９に示した薄膜トランジスタ表示板の中間構造を形成する過程を示した断面図である。 図８及び図９に示した薄膜トランジスタ表示板の中間構造を形成する過程を示した断面図である。 図８及び図９に示した薄膜トランジスタ表示板の中間構造を形成する過程を示した断面図である。 図８及び図９に示した薄膜トランジスタ表示板の中間構造を形成する過程を示した断面図である。 本発明の一実施形態による液晶表示装置のブロック図である。 図１１に示した液晶表示装置の薄膜トランジスタ表示板で駆動領域の一部を示した平面図の一例である。 図１２ａに示した駆動領域の薄膜トランジスタの一部を示した平面図の一例である。 図１１に示した液晶表示装置の薄膜トランジスタ表示板で表示領域の一部を示した平面図の一例である。 図１２ｂ及び図１２ｃの薄膜トランジスタ表示板をＸＩＩＩ-ＸＩＩＩ’-ＸＩＩＩ’’-ＸＩＩＩ’’’線に沿って切断した断面図である。 図１２ｂ及び図１２ｃに示した薄膜トランジスタ表示板を製造する方法を説明するための薄膜トランジスタ表示板の断面図である。 図１２ｂ及び図１２ｃに示した薄膜トランジスタ表示板を製造する方法を説明するための薄膜トランジスタ表示板の断面図である。 図１２ｂ及び図１２ｃに示した薄膜トランジスタ表示板を製造する方法を説明するための薄膜トランジスタ表示板の断面図である。 図１２ｂ及び図１２ｃに示した薄膜トランジスタ表示板を製造する方法を説明するための薄膜トランジスタ表示板の断面図である。 図１２ｂ及び図１２ｃに示した薄膜トランジスタ表示板を製造する方法を説明するための薄膜トランジスタ表示板の断面図である。 図１２ｂ及び図１２ｃに示した薄膜トランジスタ表示板を製造する方法を説明するための薄膜トランジスタ表示板の断面図である。 図１２ｂ及び図１２ｃに示した薄膜トランジスタ表示板を製造する方法を説明するための薄膜トランジスタ表示板の断面図である。 図１２ｂ及び図１２ｃに示した薄膜トランジスタ表示板を製造する方法を説明するための薄膜トランジスタ表示板の断面図である。 図１２ｂ及び図１２ｃに示した薄膜トランジスタ表示板を製造する方法を説明するための薄膜トランジスタ表示板の断面図である。 図１２ｂ及び図１２ｃに示した薄膜トランジスタ表示板を製造する方法を説明するための薄膜トランジスタ表示板の断面図である。 図１２ｂ及び図１２ｃに示した薄膜トランジスタ表示板を製造する方法を説明するための薄膜トランジスタ表示板の断面図である。 図１２ｂ及び図１２ｃに示した薄膜トランジスタ表示板を製造する方法を説明するための薄膜トランジスタ表示板の断面図である。 図１２ｂ及び図１２ｃに示した薄膜トランジスタ表示板を製造する方法を説明するための薄膜トランジスタ表示板の断面図である。 図１２ｂ及び図１２ｃに示した薄膜トランジスタ表示板を製造する方法を説明するための薄膜トランジスタ表示板の断面図である。
符号の説明
６０…露光マスク
６１…マスク基板
６２…不透明部材
１１０…絶縁基板
１２１…ゲート線
１２４…ゲート電極
１２５、１２６、１２７、１２８、１２５ａ…ゲート層信号伝達線
１２９…ゲートパッド
１３１…維持電極線
１３３ａ、１３３ｂ…維持電極
１４０…ゲート絶縁膜
１４１、１４２ａ〜１４２ｃ、１４３、１８１、１８２、１８３ａ、１８３ｂ、１８５…コンタクトホール
１５０…真性非晶質シリコン層
１５１、１５４、１５８、１５４ａ…線状半導体層
１６０…不純物非晶質シリコン層
１６１、１６３、１６５、１６８、１６３ａ、１６５ａ…オーミックコンタクト部材
１７１…データ線
１７２ａ-１７２ｃ…データ層信号伝達線
１７３、１７３ａ…ソース電極
１７４…データ導電体
１７５、１７５ａ…ドレイン電極
１７８…コンタクト媒介部材
１７９…データパッド
１８０…保護膜
１９１…画素電極
１９３…接続ブリッジ
４００、４１０、４２０、４３０…感光膜

Claims (17)

  1. 基板と、
    前記基板上に形成されているゲート線及びゲート駆動回路部のゲート信号線と、
    前記基板上に形成されており、前記ゲート駆動回路部のゲート信号線を露出させる第１コンタクトホールを有するゲート絶縁膜と、
    前記ゲート絶縁膜上の所定領域に形成されている半導体層と、
    前記ゲート絶縁膜及び前記半導体層上に形成されており、ソース電極を有するデータ線及びドレイン電極と、
    前記ゲート絶縁膜上に形成されており、前記第１コンタクトホールを通じて前記ゲート信号線に接続されているゲート駆動回路部のデータ信号線と、
    前記ドレイン電極に接続されている画素電極と、
    前記データ線、前記ドレイン電極及び前記ゲート駆動回路部のデータ信号線上に形成されている保護膜と、を含み、
    前記データ線、前記ドレイン電極及び前記ゲート駆動回路部のデータ信号線は、下部膜、中間膜、及び上部膜を含む三重膜からなり、前記下部膜は、前記画素電極と同一層からなる薄膜トランジスタ表示板。
  2. 前記ゲート駆動回路部のデータ信号線は、前記ゲート駆動回路部の薄膜トランジスタのソース電極を有する請求項１に記載の薄膜トランジスタ表示板。
  3. 前記下部膜及び前記上部膜は、ａ-ＩＴＯ、ＩＴＯ、またはＩＺＯを含み、前記中間膜は、クロム、モリブデン、タンタル、またはチタニウムを含む請求項１に記載の薄膜トランジスタ表示板。
  4. 前記ゲート線及び前記ゲート信号線は、クロム、クロム-窒素合金またはモリブデンを含む下部膜とアルミニウムまたはアルミニウム合金とを含む上部膜を有する請求項１に記載の薄膜トランジスタ表示板。
  5. 基板と、
    前記基板上に形成されており、外部駆動回路との接続のための端部を有するゲート線と、
    前記基板上に形成されており、前記ゲート線の端部を露出させる第１コンタクトホールを有するゲート絶縁膜と、
    前記ゲート絶縁膜上の所定領域に形成されている半導体層と、
    前記ゲート絶縁膜及び前記半導体層上に形成されており、ソース電極を有するデータ線及びドレイン電極と、
    前記ゲート絶縁膜上に形成されており、前記第１コンタクトホールを通じて前記ゲート線の端部に接続されている導電体と、
    前記ドレイン電極に接続されている画素電極と、
    前記データ線、ドレイン電極及び前記導電体上に形成されており、前記導電体を露出させる第２コンタクトホールを有する保護膜と、を含み、
    前記データ線、前記ドレイン電極及び前記導電体は、下部膜、中間膜、及び上部膜の三重膜からなり、前記下部膜は、前記画素電極と同一層からなる薄膜トランジスタ表示板。
  6. 前記下部膜及び前記上部膜は、ａ-ＩＴＯ、ＩＴＯ、またはＩＺＯを含み、前記中間膜は、クロム、モリブデン、タンタル、またはチタニウムを含む請求項５に記載の薄膜トランジスタ表示板。
  7. 前記ゲート線は、クロム、クロム-窒素合金、またはモリブデンを含む下部膜とアルミニウムまたはアルミニウム合金を含む上部膜とを有する請求項５に記載の薄膜トランジスタ表示板。
  8. 基板上に第１信号線を形成する段階と、
    前記第１信号線上に第１コンタクトホールを有するゲート絶縁膜を形成すると同時に前記ゲート絶縁膜上に不純物半導体層と真性半導体層とを有する半導体層を形成する段階と、
    前記不純物半導体層上に、下部膜、中間膜及び上部膜の三重膜を含む第２信号線及びドレイン電極、並びに前記第１コンタクトホールを通じて前記第１信号線に接続される導電体を形成すると同時に前記三重膜の前記下部膜と同一層から画素電極を形成する段階と、
    前記データ線、前記ドレイン電極及び前記導電体上に前記導電体の一部を露出させる第２コンタクトホールを有する保護膜を形成する段階と、を含む薄膜トランジスタ表示板の製造方法。
  9. 前記ゲート絶縁膜及び前記半導体層を形成する段階は、
    前記第１信号線上にゲート絶縁膜を積層する段階と、
    前記ゲート絶縁膜上に真性非晶質シリコン層を積層する段階と、
    前記非晶質シリコン層上に不純物非晶質シリコン層を積層する段階と、
    前記不純物非晶質シリコン層上に、位置に応じて厚さが異なり、前記不純物非晶質シリコン層の第１部分を露出させる感光膜を形成する段階と、
    前記感光膜をマスクとして前記不純物非晶質シリコン層、前記真性非晶質ケイ素層及び前記ゲート絶縁膜をパターニングして、不純物半導体層及び真性半導体層を形成すると同時に前記ゲート絶縁膜に前記第１信号線の一部を露出させる第１コンタクトホールを形成する段階と、
    を含む請求項８に記載の薄膜トランジスタ表示板の製造方法。
  10. 前記不純物半導体層、真性半導体層及び第１コンタクトホールを形成する段階は、
    前記感光膜をエッチングマスクとして前記不純物非晶質シリコン層の第１部分とその下の前記真性非晶質シリコン層及び前記ゲート絶縁膜をエッチングして除去する段階と、
    前記感光膜の厚さを減少させて前記不純物非晶質シリコン層の第２部分を露出させる段階と、
    前記不純物非晶質シリコン層の第２部分とその下の前記真性非晶質シリコン層を除去する段階と、
    前記感光膜を除去する段階と、
    を有する請求項９に記載の薄膜トランジスタ表示板の製造方法。
  11. 前記感光膜を形成する段階は、
    前記感光膜を塗布する段階と、
    透光領域、半透光領域及び遮光領域を有するマスクを通じて前記感光膜を露光する段階と、を含み、
    前記透光領域は、前記不純物非晶質シリコン層の第１部分に対応し、前記半透光領域は、前記不純物非晶質シリコン層の第２部分に対応する請求項１０に記載の薄膜トランジスタ表示板の製造方法。
  12. 前記第２信号線、前記ドレイン電極、前記導電体、及び前記画素電極を形成する段階は、
    前記基板上に下部膜、中間膜及び上部膜の三重膜からなる金属層を積層する段階と、
    前記三重膜の金属層上に位置によって厚さが異なり、前記第２信号線、前記ドレイン電極、前記導電体、及び前記画素電極が形成される位置に配置される感光膜を形成する段階と、
    前記感光膜をエッチングマスクとして露出した前記金属層の三重膜をエッチングして除去する段階と、
    前記感光膜の厚さを減少させて前記感光膜が前記第２信号線、前記ドレイン電極、前記導電体が形成される位置に残るようにする段階と、
    前記感光膜をエッチングマスクとして前記金属層の上部膜及び中間膜を除去して前記金属層の下部膜からなる前記画素電極を形成する段階と、
    前記金属層上に残っている感光膜を除去して前記第２信号線、前記ドレイン電極、及び前記導電体を露出させる段階と、
    を有する請求項１０に記載の薄膜トランジスタ表示板の製造方法。
  13. 前記下部膜及び前記上部膜は、ａ-ＩＴＯ、ＩＴＯ、またはＩＺＯを含み、前記中間膜は、クロム、モリブデン、タンタル、またはチタニウムを含む請求項１２に記載の薄膜トランジスタ表示板の製造方法。
  14. 前記第１信号線は、クロム、クロム-窒素合金、またはモリブデンを含む下部膜及びアルミニウムまたはアルミニウム合金を含む上部膜を備える請求項９に記載の薄膜トランジスタ表示板の製造方法。
  15. 前記導電体は、ゲート駆動回路部のデータ信号線を含み、前記データ信号線は、前記ゲート駆動回路部の薄膜トランジスタのソース電極を備える請求項９に記載の薄膜トランジスタ表示板の製造方法。
  16. 前記第１信号線は、ゲート線を備える請求項１４に記載の薄膜トランジスタ表示板の製造方法。
  17. 前記第１信号線は、ゲート駆動回路部のゲート信号線を備える請求項１５に記載の薄膜トランジスタ表示板の製造方法。
JP2007258396A 2006-10-02 2007-10-02 薄膜トランジスタ表示板及びその製造方法 Active JP5403889B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2006-0097401 2006-10-02
KR1020060097401A KR101293573B1 (ko) 2006-10-02 2006-10-02 박막 트랜지스터 표시판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
JP2008090309A JP2008090309A (ja) 2008-04-17
JP5403889B2 true JP5403889B2 (ja) 2014-01-29

Family

ID=38871596

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007258396A Active JP5403889B2 (ja) 2006-10-02 2007-10-02 薄膜トランジスタ表示板及びその製造方法

Country Status (5)

Country Link
US (2) US7728331B2 (ja)
EP (1) EP1909327A3 (ja)
JP (1) JP5403889B2 (ja)
KR (1) KR101293573B1 (ja)
CN (1) CN101188243B (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200847114A (en) * 2007-05-30 2008-12-01 Au Optronics Corp A circuit signal connection interface, a manufacture method thereof, and an electronic device using the same
TWI353641B (en) * 2008-04-11 2011-12-01 Au Optronics Corp Active device array substrate and its producing me
KR101474774B1 (ko) * 2008-07-07 2014-12-19 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이의 제조 방법
TWI482226B (zh) 2008-12-26 2015-04-21 Semiconductor Energy Lab 具有包含氧化物半導體層之電晶體的主動矩陣顯示裝置
US8841661B2 (en) * 2009-02-25 2014-09-23 Semiconductor Energy Laboratory Co., Ltd. Staggered oxide semiconductor TFT semiconductor device and manufacturing method thereof
US20100224880A1 (en) * 2009-03-05 2010-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101928897B1 (ko) * 2010-08-27 2018-12-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 기억 장치, 반도체 장치
KR20120089505A (ko) * 2010-12-10 2012-08-13 삼성전자주식회사 표시 장치 및 그 제조 방법
KR101992341B1 (ko) 2012-11-06 2019-06-25 삼성디스플레이 주식회사 액정 표시 장치
CN103035568B (zh) * 2012-12-21 2014-12-31 北京京东方光电科技有限公司 一种tft阵列基板及制作方法、显示装置
CN103022055A (zh) * 2012-12-28 2013-04-03 北京京东方光电科技有限公司 一种阵列基板及制备方法、显示装置
CN103066017A (zh) 2012-12-28 2013-04-24 北京京东方光电科技有限公司 一种阵列基板的制备方法
KR102261760B1 (ko) * 2014-07-29 2021-06-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
TWI561894B (en) * 2015-05-29 2016-12-11 Hon Hai Prec Ind Co Ltd Manufacturing method of making electronic connection structure, tft substrate, and insulation layer
CN105304643A (zh) * 2015-09-28 2016-02-03 深圳市华星光电技术有限公司 一种tft阵列基板及其制作方法
CN105206569A (zh) * 2015-10-23 2015-12-30 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示面板、显示装置
US9806179B2 (en) * 2016-01-14 2017-10-31 Hon Hai Precision Industry Co., Ltd. Method for fabricating conducting structure and thin film transistor array panel

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63157476A (ja) 1986-12-22 1988-06-30 Seiko Instr & Electronics Ltd 薄膜トランジスタ
JP2530990B2 (ja) * 1992-10-15 1996-09-04 富士通株式会社 薄膜トランジスタ・マトリクスの製造方法
KR100204071B1 (ko) 1995-08-29 1999-06-15 구자홍 박막트랜지스터-액정표시장치 및 제조방법
KR100237673B1 (ko) 1996-05-30 2000-01-15 윤종용 액정 표시 장치 및 제조 방법
JP2937126B2 (ja) 1996-07-15 1999-08-23 日本電気株式会社 薄膜トランジスタアレイ基板及びその製造方法
JPH112835A (ja) * 1997-06-13 1999-01-06 Sharp Corp アクティブマトリクス基板
JPH1117188A (ja) * 1997-06-23 1999-01-22 Sharp Corp アクティブマトリクス基板
US6388652B1 (en) * 1997-08-20 2002-05-14 Semiconductor Energy Laboratory Co., Ltd. Electrooptical device
JP3361278B2 (ja) * 1997-12-26 2003-01-07 シャープ株式会社 反射型液晶表示装置とその製造方法、ならびに回路基板の製造方法
KR100508022B1 (ko) 1997-12-31 2005-11-14 삼성전자주식회사 반사형 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
JP3763381B2 (ja) * 1999-03-10 2006-04-05 シャープ株式会社 液晶表示装置の製造方法
JP5408829B2 (ja) 1999-12-28 2014-02-05 ゲットナー・ファンデーション・エルエルシー アクティブマトリックス基板の製造方法
JP2001343659A (ja) * 2000-06-02 2001-12-14 Casio Comput Co Ltd アクティブマトリクス型液晶表示パネルおよびその製造方法
JP2001326360A (ja) 2000-05-18 2001-11-22 Sharp Corp アクティブマトリクス基板の製造方法およびアクティブマトリクス基板および薄膜電界効果トランジスタの製造方法
US6833900B2 (en) * 2001-02-16 2004-12-21 Seiko Epson Corporation Electro-optical device and electronic apparatus
KR100560402B1 (ko) * 2003-11-04 2006-03-14 엘지.필립스 엘시디 주식회사 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법
KR101039022B1 (ko) * 2004-02-11 2011-06-03 삼성전자주식회사 접촉부 및 그의 제조 방법, 박막 트랜지스터 표시판 및그의 제조방법
JP2005302808A (ja) 2004-04-07 2005-10-27 Sharp Corp 薄膜トランジスタアレイ基板の製造方法
KR101282397B1 (ko) * 2004-12-07 2013-07-04 삼성디스플레이 주식회사 표시 장치용 배선, 상기 배선을 포함하는 박막 트랜지스터표시판 및 그 제조 방법
KR101085132B1 (ko) * 2004-12-24 2011-11-18 엘지디스플레이 주식회사 수평 전계 박막 트랜지스터 기판 및 그 제조 방법
KR101066492B1 (ko) 2004-12-24 2011-09-21 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법

Also Published As

Publication number Publication date
JP2008090309A (ja) 2008-04-17
CN101188243B (zh) 2011-06-22
EP1909327A2 (en) 2008-04-09
KR20080030873A (ko) 2008-04-07
US7993946B2 (en) 2011-08-09
CN101188243A (zh) 2008-05-28
KR101293573B1 (ko) 2013-08-06
EP1909327A3 (en) 2017-05-17
US20080079010A1 (en) 2008-04-03
US20100197058A1 (en) 2010-08-05
US7728331B2 (en) 2010-06-01

Similar Documents

Publication Publication Date Title
JP5403889B2 (ja) 薄膜トランジスタ表示板及びその製造方法
JP4921997B2 (ja) 薄膜トランジスタ表示パネル及びその製造方法
JP5106762B2 (ja) 薄膜トランジスタ表示板及びその製造方法
US7589814B2 (en) Array substrate for in-plane switching mode liquid crystal display device having double-layered metal patterns and method of fabricating the same
US6738109B2 (en) Thin film transistor substrate for liquid crystal display panel and manufacturing method thereof
US8865533B2 (en) Thin film transistor array panel and method of manufacturing the same
JP2006133769A (ja) 薄膜トランジスタ表示板及びその製造方法
JP4977450B2 (ja) 薄膜トランジスタ表示板及びその製造方法
JP2006018281A (ja) 薄膜トランジスタ表示板の製造方法
US7969522B2 (en) Display substrate and method of manufacturing the same
JP2007183629A (ja) 薄膜トランジスタ表示基板及びその製造方法
JP2007183629A5 (ja)
JP2006058894A (ja) 液晶表示装置
KR101252000B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
JP3861895B2 (ja) 半透過型液晶表示装置およびその製造方法
US8294862B2 (en) Liquid crystal display device and method of fabricating the same
JP5229775B2 (ja) 液晶表示装置の製造方法
KR20060018397A (ko) 박막 트랜지스터 표시판과 그 제조 방법
KR20080028571A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20140102983A (ko) 액정 표시 장치 및 그 제조 방법
KR101591333B1 (ko) 씨오지 타입 액정표시장치용 어레이 기판 및 이의 제조방법
KR20080034595A (ko) 박막 트랜지스터 표시 기판 및 그 제조 방법
KR20070014336A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20070019456A (ko) 좁은 폭의 액티브심을 포함하는 액정 표시 장치용 배선의제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100927

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110825

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120723

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120731

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121030

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20121030

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20121213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130325

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130507

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130719

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131008

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131029

R150 Certificate of patent or registration of utility model

Ref document number: 5403889

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250