JPH1117188A - アクティブマトリクス基板 - Google Patents
アクティブマトリクス基板Info
- Publication number
- JPH1117188A JPH1117188A JP9166290A JP16629097A JPH1117188A JP H1117188 A JPH1117188 A JP H1117188A JP 9166290 A JP9166290 A JP 9166290A JP 16629097 A JP16629097 A JP 16629097A JP H1117188 A JPH1117188 A JP H1117188A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- active matrix
- insulating film
- matrix substrate
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 68
- 239000011159 matrix material Substances 0.000 title claims abstract description 55
- 239000010410 layer Substances 0.000 claims abstract description 111
- 239000010408 film Substances 0.000 claims abstract description 86
- 239000010409 thin film Substances 0.000 claims abstract description 42
- 229910021424 microcrystalline silicon Inorganic materials 0.000 claims abstract description 33
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 30
- 239000011229 interlayer Substances 0.000 claims abstract description 30
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract 3
- 229910052710 silicon Inorganic materials 0.000 claims abstract 3
- 239000010703 silicon Substances 0.000 claims abstract 3
- 238000000034 method Methods 0.000 claims description 26
- 229910021419 crystalline silicon Inorganic materials 0.000 claims description 6
- 239000013078 crystal Substances 0.000 claims 1
- 230000003071 parasitic effect Effects 0.000 abstract description 6
- 239000013081 microcrystal Substances 0.000 abstract 2
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 12
- 238000005530 etching Methods 0.000 description 12
- 239000004973 liquid crystal related substance Substances 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 7
- 229910004205 SiNX Inorganic materials 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- 239000004925 Acrylic resin Substances 0.000 description 4
- 229920000178 Acrylic resin Polymers 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 230000032683 aging Effects 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 239000012670 alkaline solution Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 239000011259 mixed solution Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 229910021578 Iron(III) chloride Inorganic materials 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910006404 SnO 2 Inorganic materials 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- RBTARNINKXHZNM-UHFFFAOYSA-K iron trichloride Chemical compound Cl[Fe](Cl)Cl RBTARNINKXHZNM-UHFFFAOYSA-K 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 208000024891 symptom Diseases 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78663—Amorphous silicon transistors
- H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Optics & Photonics (AREA)
- Manufacturing & Machinery (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 ＴＦＴ、及びバスラインの上に層間絶縁膜を
介して絵素電極が設けられた、Pixel on Passivation構
造のアクティブマトリクス基板において、大幅なコスト
アップや、生産性ダウンを伴うことなく、ＴＦＴのオン
特性及びオフ特性の何れも良好なものとし、アクティブ
マトリクス基板の安定動作領域を広げるとともに、エー
ジングによるしきい値変化に対するマージンを広げる。 【解決手段】 層間絶縁膜１８を有機絶縁膜から形成
し、かつ、ＴＦＴ５のコンタクト層１５を、ソース電極
１６及びドレイン電極１７側が微結晶シリコン（ｎ+ ）
層Ｃ2 、他方側がアモルファスシリコン（ｎ+ ）層Ｃ1
の２層構造とする。
介して絵素電極が設けられた、Pixel on Passivation構
造のアクティブマトリクス基板において、大幅なコスト
アップや、生産性ダウンを伴うことなく、ＴＦＴのオン
特性及びオフ特性の何れも良好なものとし、アクティブ
マトリクス基板の安定動作領域を広げるとともに、エー
ジングによるしきい値変化に対するマージンを広げる。 【解決手段】 層間絶縁膜１８を有機絶縁膜から形成
し、かつ、ＴＦＴ５のコンタクト層１５を、ソース電極
１６及びドレイン電極１７側が微結晶シリコン（ｎ+ ）
層Ｃ2 、他方側がアモルファスシリコン（ｎ+ ）層Ｃ1
の２層構造とする。
Description
【０００１】
【発明の属する技術分野】本発明は、マトリクス状に配
設された絵素電極が、各絵素電極に個別的に駆動電圧を
印加するスイッチング素子としての薄膜トランジスタ、
及びこれら薄膜トランジスタを駆動するバスラインの上
に層間絶縁膜を介して設けられた、いわゆるPixel on P
assivation構造のアクティブマトリクス基板に関する。
設された絵素電極が、各絵素電極に個別的に駆動電圧を
印加するスイッチング素子としての薄膜トランジスタ、
及びこれら薄膜トランジスタを駆動するバスラインの上
に層間絶縁膜を介して設けられた、いわゆるPixel on P
assivation構造のアクティブマトリクス基板に関する。
【０００２】
【従来の技術】従来より液晶表示装置においては、マト
リクス状に配列された絵素電極を駆動することにより、
画面上に表示パターンが形成される。詳しくは選択され
た絵素電極とこれに対向する対向電極との間に電圧が印
加され、これらの電極の間に介在する液晶層の光学変調
が行われ、この光学変調が表示パターンとして認視され
る。
リクス状に配列された絵素電極を駆動することにより、
画面上に表示パターンが形成される。詳しくは選択され
た絵素電極とこれに対向する対向電極との間に電圧が印
加され、これらの電極の間に介在する液晶層の光学変調
が行われ、この光学変調が表示パターンとして認視され
る。
【０００３】絵素の駆動方式としては、個々に独立した
絵素電極を配列し、この絵素電極の各々にスイッチング
素子を連結して駆動するアクティブマトリクス駆動方式
がしばしば用いられる。絵素を駆動するスイッチング素
子としては、ＴＦＴ（薄膜トランジスタ：Thin Film Tr
ansistor) 、ＭＩＭ（Metal-Insulater-Metal)素子、Ｍ
ＯＳトランジスタ素子、ダイオード等がある。
絵素電極を配列し、この絵素電極の各々にスイッチング
素子を連結して駆動するアクティブマトリクス駆動方式
がしばしば用いられる。絵素を駆動するスイッチング素
子としては、ＴＦＴ（薄膜トランジスタ：Thin Film Tr
ansistor) 、ＭＩＭ（Metal-Insulater-Metal)素子、Ｍ
ＯＳトランジスタ素子、ダイオード等がある。
【０００４】図５に、スイッチング素子としてＴＦＴを
用いた従来のアクティブマトリクス基板の一例を示す。
図５は、アクティブマトリクス基板における１絵素部分
の構成を示したものである。
用いた従来のアクティブマトリクス基板の一例を示す。
図５は、アクティブマトリクス基板における１絵素部分
の構成を示したものである。
【０００５】このアクティブマトリクス基板では、互い
に平行に配列された走査線４２と、走査線４２に直交す
るように配列された信号線４３を、後述する絶縁性の基
板４１（図６参照）上に有している。
に平行に配列された走査線４２と、走査線４２に直交す
るように配列された信号線４３を、後述する絶縁性の基
板４１（図６参照）上に有している。
【０００６】上記の走査線４２と信号線４３とに囲まれ
た矩形の領域には、絵素電極４４が配置され、また、走
査線４２と信号線４３の交差部近傍には、ＴＦＴ４５が
形成されている。さらに、絵素電極４４の下側で、並設
する２本の走査線４２・４２の間には、走査線４２と平
行に配列された補助容量線（以下、Ｃｓ線）４６が形成
されている。このＣｓ線４６は、全絵素共通に設けられ
ており、後述するゲート絶縁膜５２を介して絵素電極４
４と重畳されたこの部分に補助容量が形成される。
た矩形の領域には、絵素電極４４が配置され、また、走
査線４２と信号線４３の交差部近傍には、ＴＦＴ４５が
形成されている。さらに、絵素電極４４の下側で、並設
する２本の走査線４２・４２の間には、走査線４２と平
行に配列された補助容量線（以下、Ｃｓ線）４６が形成
されている。このＣｓ線４６は、全絵素共通に設けられ
ており、後述するゲート絶縁膜５２を介して絵素電極４
４と重畳されたこの部分に補助容量が形成される。
【０００７】このようなアクティブマトリクス基板の製
造工程を、図５のＡ−Ａ線矢視断面図である図６を参照
して、簡単に説明すると、まず、前述の基板４１上に、
上記の走査線４２とＣｓ線４６、及びＴＦＴ４５のゲー
ト電極５１が同一工程で形成される。次いで、これらを
覆うようにゲート絶縁膜５２が形成され、その上に、半
導体層５３、エッチングストッパー層５４、及びコンタ
クト層５５が順に形成される。
造工程を、図５のＡ−Ａ線矢視断面図である図６を参照
して、簡単に説明すると、まず、前述の基板４１上に、
上記の走査線４２とＣｓ線４６、及びＴＦＴ４５のゲー
ト電極５１が同一工程で形成される。次いで、これらを
覆うようにゲート絶縁膜５２が形成され、その上に、半
導体層５３、エッチングストッパー層５４、及びコンタ
クト層５５が順に形成される。
【０００８】次に、その上に、透明導電膜Ｔと金属薄膜
Ｍとが順に形成され、パターニングされることで、透明
導電膜Ｔと金属薄膜Ｍとの二層からなるソース電極５
６、信号線４３、及びドレイン電極５７と、透明導電膜
Ｔの一層のみからなる絵素電極４４とが形成され、これ
にてアクティブマトリクス基板が製造される。
Ｍとが順に形成され、パターニングされることで、透明
導電膜Ｔと金属薄膜Ｍとの二層からなるソース電極５
６、信号線４３、及びドレイン電極５７と、透明導電膜
Ｔの一層のみからなる絵素電極４４とが形成され、これ
にてアクティブマトリクス基板が製造される。
【０００９】ところで、このアクティブマトリクス基板
を液晶表示装置に適用する場合を考えると、液晶表示素
子の開口部は、上記絵素電極４４から、図示しない対向
基板における対向電極のブラックマトリクスとの貼合せ
精度を差し引いた領域になる。液晶表示素子の光透過率
は開口率に大きく依存するが、この光透過率は液晶表示
素子の表示品位を決定する要因の一つである。
を液晶表示装置に適用する場合を考えると、液晶表示素
子の開口部は、上記絵素電極４４から、図示しない対向
基板における対向電極のブラックマトリクスとの貼合せ
精度を差し引いた領域になる。液晶表示素子の光透過率
は開口率に大きく依存するが、この光透過率は液晶表示
素子の表示品位を決定する要因の一つである。
【００１０】そこで、開口率を大きくすることが従来よ
り種々検討されており、その一方法として、アクティブ
素子であるＴＦＴやバスライン（走査線及び信号線）の
上に層間絶縁膜を設け、この上に絵素電極を形成する、
いわゆるPixel on Passivation構造が考えられている。
り種々検討されており、その一方法として、アクティブ
素子であるＴＦＴやバスライン（走査線及び信号線）の
上に層間絶縁膜を設け、この上に絵素電極を形成する、
いわゆるPixel on Passivation構造が考えられている。
【００１１】図７に、この構造のアクティブマトリクス
基板の一例を示す。図７は、アクティブマトリクス基板
における１絵素部分の構成を示すものであり、図８は図
７のＡ−Ａ線矢視断面図、図９は図７のＢ−Ｂ線矢視断
面図である。
基板の一例を示す。図７は、アクティブマトリクス基板
における１絵素部分の構成を示すものであり、図８は図
７のＡ−Ａ線矢視断面図、図９は図７のＢ−Ｂ線矢視断
面図である。
【００１２】このアクティブマトリクス基板では、図７
に示すように、前述の図５に示したアクティブマトリク
ス基板と同様に、絶縁性の基板４１上に、走査線４２、
信号線４３、及びＣｓ線４６が形成されている。ＴＦＴ
４５も、図８に示すように、前述と同様の手順で形成さ
れ、同様の積層構造を有している。
に示すように、前述の図５に示したアクティブマトリク
ス基板と同様に、絶縁性の基板４１上に、走査線４２、
信号線４３、及びＣｓ線４６が形成されている。ＴＦＴ
４５も、図８に示すように、前述と同様の手順で形成さ
れ、同様の積層構造を有している。
【００１３】異なるのは、ＴＦＴ４５までが形成された
基板４１全体を覆うように、層間絶縁膜５８が形成され
ており、この層間絶縁膜５８上に、絵素電極４４が形成
されている点である。絵素電極４４は、層間絶縁膜５８
上に設けられることで、その周縁部を走査線４２及び信
号線４３と重畳させることが可能となり、これにより、
絵素電極４４の面積が大きくなり、高開口率となる。
基板４１全体を覆うように、層間絶縁膜５８が形成され
ており、この層間絶縁膜５８上に、絵素電極４４が形成
されている点である。絵素電極４４は、層間絶縁膜５８
上に設けられることで、その周縁部を走査線４２及び信
号線４３と重畳させることが可能となり、これにより、
絵素電極４４の面積が大きくなり、高開口率となる。
【００１４】上記絵素電極４４とＴＦＴ４５のドレイン
電極５７との接続は、図７及び図９に示すように、絵素
電極４４を、Ｃｓ線４６の上部の層間絶縁膜５８に設け
られたスルーホール６２を介して、補助容量電極（Ｃｓ
電極）６１と接触させることでなされている。このＣｓ
電極６１は、２層構造のドレイン電極５７の下層側の透
明導電膜Ｔからなり、同じく透明導電膜Ｔからなる接続
電極６０を介してドレイン電極５７と接続されている。
なお、このＣｓ電極６１とゲート絶縁膜５２を介して下
層に形成されたＣｓ線４６との重畳部分に補助容量が形
成される。
電極５７との接続は、図７及び図９に示すように、絵素
電極４４を、Ｃｓ線４６の上部の層間絶縁膜５８に設け
られたスルーホール６２を介して、補助容量電極（Ｃｓ
電極）６１と接触させることでなされている。このＣｓ
電極６１は、２層構造のドレイン電極５７の下層側の透
明導電膜Ｔからなり、同じく透明導電膜Ｔからなる接続
電極６０を介してドレイン電極５７と接続されている。
なお、このＣｓ電極６１とゲート絶縁膜５２を介して下
層に形成されたＣｓ線４６との重畳部分に補助容量が形
成される。
【００１５】このようなPixel on Passivation構造は、
例えば特開昭５８−１７２６８５号公報に開示されてお
り、これによって開口率を向上でき、また、信号線に起
因する電界をシールドすることによる液晶の配向不良の
抑制といった効果があることが知られている。
例えば特開昭５８−１７２６８５号公報に開示されてお
り、これによって開口率を向上でき、また、信号線に起
因する電界をシールドすることによる液晶の配向不良の
抑制といった効果があることが知られている。
【００１６】
【発明が解決しようとする課題】ところが、液晶表示素
子の表示品位向上を目的として、上記したPixel on Pas
sivation構造を採用した場合、信号線４２と絵素電極４
４との間に、図５に示した従来構造よりも大きな寄生容
量が発生する。その結果、絵素電極４４にかかる絵素電
圧が、信号線４２を流れるソース信号の影響を受けてク
ロストークが発生し、表示品位が著しく低下する。
子の表示品位向上を目的として、上記したPixel on Pas
sivation構造を採用した場合、信号線４２と絵素電極４
４との間に、図５に示した従来構造よりも大きな寄生容
量が発生する。その結果、絵素電極４４にかかる絵素電
圧が、信号線４２を流れるソース信号の影響を受けてク
ロストークが発生し、表示品位が著しく低下する。
【００１７】そこで、この寄生容量を低減する方法の一
つとして、誘電率が比較的低く、厚膜の作成が容易な有
機絶縁膜を上記の層間絶縁膜５８として利用する方法が
提案されている。
つとして、誘電率が比較的低く、厚膜の作成が容易な有
機絶縁膜を上記の層間絶縁膜５８として利用する方法が
提案されている。
【００１８】その一方で、アクティブマトリクス基板の
高精細化に伴い、スイッチング素子であるＴＦＴ４５の
オン抵抗の低減が望まれている。これを解決する方法と
しては、ドーピングされた半導体層である上記のコンタ
クト層５５に、従来のアモルファスシリコン（ｎ+ ）膜
に代えて徴結晶シリコン（ｎ+ ）膜を用いる方法が考え
られている。
高精細化に伴い、スイッチング素子であるＴＦＴ４５の
オン抵抗の低減が望まれている。これを解決する方法と
しては、ドーピングされた半導体層である上記のコンタ
クト層５５に、従来のアモルファスシリコン（ｎ+ ）膜
に代えて徴結晶シリコン（ｎ+ ）膜を用いる方法が考え
られている。
【００１９】しかしながら、コンタクト層５５に微結晶
シリコン（ｎ+ ）膜を用いたＴＦＴ４５をスイッチング
素子とし、上記の有機絶縁膜を層間絶縁膜５８として組
み合わせた場合、ゲート電圧が負の領域、特に−１０Ｖ
以下の深い電圧が印加されるような領域で、微結晶シリ
コンのグレイン間を流れるホール電流により、オフ電流
の増加が見られる（経験的に）。このようなオフ電流の
増加は、スイッチング素子であるＴＦＴ４５の駆動可能
電圧を制限すると共に、エージングによるしきい値シフ
トのマージンが小くなり、アクティブマトリクス基板を
設計する上での自由度を狭める。
シリコン（ｎ+ ）膜を用いたＴＦＴ４５をスイッチング
素子とし、上記の有機絶縁膜を層間絶縁膜５８として組
み合わせた場合、ゲート電圧が負の領域、特に−１０Ｖ
以下の深い電圧が印加されるような領域で、微結晶シリ
コンのグレイン間を流れるホール電流により、オフ電流
の増加が見られる（経験的に）。このようなオフ電流の
増加は、スイッチング素子であるＴＦＴ４５の駆動可能
電圧を制限すると共に、エージングによるしきい値シフ
トのマージンが小くなり、アクティブマトリクス基板を
設計する上での自由度を狭める。
【００２０】なお、このオフ電流の低減策としては、有
機絶縁膜の下にさらにＳｉＮｘ等の無機絶縁膜を形成す
る方法が従来より提案されているが、この方法では無機
絶縁膜の成膜からフォトエッチングまでのプロセスが必
要となるのでプロセス増加が伴い、プロセス増加の虞れ
のない別な手法の開発が期待されている。
機絶縁膜の下にさらにＳｉＮｘ等の無機絶縁膜を形成す
る方法が従来より提案されているが、この方法では無機
絶縁膜の成膜からフォトエッチングまでのプロセスが必
要となるのでプロセス増加が伴い、プロセス増加の虞れ
のない別な手法の開発が期待されている。
【００２１】
【課題を解決するための手段】上記の課題を解決するた
めに、本発明のアクティブマトリクス基板は、絶縁性の
基板と、この基板上に格子状に配線された走査線及び信
号線と、これら走査線及び信号線の各々に電気的に接続
された薄膜トランジスタと、これら薄膜トランジスタ、
走査線及び信号線を覆うように形成された層間絶縁膜
と、この層間絶縁膜上に配設され、上記薄膜トランジス
タのドレイン電極とスルーホールを介して電気的に接続
された絵素電極とを備えたアクティブマトリクス基板に
おいて、上記層間絶縁膜が有機絶縁膜からなると共に、
上記薄膜トランジスタのコンタクト層が、徴結晶シリコ
ン（ｎ+ ）とアモルファスシリコン（ｎ+ ）の２層から
なり、かつ、この２層のうちの徴結晶シリコン（ｎ+ ）
層は、薄膜トランジスタのソース電極及びドレイン電極
側にあることを特徴としている。
めに、本発明のアクティブマトリクス基板は、絶縁性の
基板と、この基板上に格子状に配線された走査線及び信
号線と、これら走査線及び信号線の各々に電気的に接続
された薄膜トランジスタと、これら薄膜トランジスタ、
走査線及び信号線を覆うように形成された層間絶縁膜
と、この層間絶縁膜上に配設され、上記薄膜トランジス
タのドレイン電極とスルーホールを介して電気的に接続
された絵素電極とを備えたアクティブマトリクス基板に
おいて、上記層間絶縁膜が有機絶縁膜からなると共に、
上記薄膜トランジスタのコンタクト層が、徴結晶シリコ
ン（ｎ+ ）とアモルファスシリコン（ｎ+ ）の２層から
なり、かつ、この２層のうちの徴結晶シリコン（ｎ+ ）
層は、薄膜トランジスタのソース電極及びドレイン電極
側にあることを特徴としている。
【００２２】上記の構成によれば、まずは、層間絶縁膜
が有機絶縁膜から形成されているので、絵素電極と信号
線との間の寄生容量が低減され、クロストークなどが発
生せず、良好な表示品位を有する。
が有機絶縁膜から形成されているので、絵素電極と信号
線との間の寄生容量が低減され、クロストークなどが発
生せず、良好な表示品位を有する。
【００２３】次に、薄膜トランジスタのコンタクト層
が、微結晶シリコン（ｎ+ ）からなる層とアモルファス
シリコン（ｎ+ ）からなる層との２層で形成され、か
つ、２層のうちの徴結晶シリコン（ｎ+ ）層が、薄膜ト
ランジスタのソース電極及びドレイン電極側にあるの
で、微結晶シリコン（ｎ+ ）層にて薄膜トランジスタの
オン抵抗を低くでき、また、アモルファスシリコン（ｎ
+ ）層にて、オフ電流の増加を抑制できる。
が、微結晶シリコン（ｎ+ ）からなる層とアモルファス
シリコン（ｎ+ ）からなる層との２層で形成され、か
つ、２層のうちの徴結晶シリコン（ｎ+ ）層が、薄膜ト
ランジスタのソース電極及びドレイン電極側にあるの
で、微結晶シリコン（ｎ+ ）層にて薄膜トランジスタの
オン抵抗を低くでき、また、アモルファスシリコン（ｎ
+ ）層にて、オフ電流の増加を抑制できる。
【００２４】しかも、微結晶シリコン（ｎ+ ）層、アモ
ルファスシリコン（ｎ+ ）層の成膜は、成膜条件を変更
するだけで、同一装置、同一チャンバーにて形成できる
ため、大幅なコストアップや、生産性ダウンを引き起こ
すようなプロセス増加を伴わない。
ルファスシリコン（ｎ+ ）層の成膜は、成膜条件を変更
するだけで、同一装置、同一チャンバーにて形成できる
ため、大幅なコストアップや、生産性ダウンを引き起こ
すようなプロセス増加を伴わない。
【００２５】その結果、高開口率のPixel on Passivati
on構造において、大幅なコストアップや、生産性ダウン
を引き起こすことなく、薄膜トランジスタのオン特性も
オフ特性も何れも良好なものとできるので、アクティブ
マトリクス基板の安定動作領域を広げるとともに、エー
ジングによるしきい値変化に対するマージンも広げるこ
とができ、設計の自由度を広くできる。
on構造において、大幅なコストアップや、生産性ダウン
を引き起こすことなく、薄膜トランジスタのオン特性も
オフ特性も何れも良好なものとできるので、アクティブ
マトリクス基板の安定動作領域を広げるとともに、エー
ジングによるしきい値変化に対するマージンも広げるこ
とができ、設計の自由度を広くできる。
【００２６】また、上記アクティブマトリクス基板にお
いては、コンタクト層を成す微結晶シリコン（ｎ+ ）層
の膜厚が２０ｎｍ以上であることが望ましい。微結晶シ
リコン（ｎ+ ）層の膜厚が１０ｎｍ以下では、完全な微
結晶シリコン（ｎ+ ）の成長が困難であるので、このよ
うな膜厚に限定することで、完全な微結晶シリコン（ｎ
+ ）が得られ、薄膜トランジスタのオン抵抗を低下させ
るといった作用が確実に得られる。
いては、コンタクト層を成す微結晶シリコン（ｎ+ ）層
の膜厚が２０ｎｍ以上であることが望ましい。微結晶シ
リコン（ｎ+ ）層の膜厚が１０ｎｍ以下では、完全な微
結晶シリコン（ｎ+ ）の成長が困難であるので、このよ
うな膜厚に限定することで、完全な微結晶シリコン（ｎ
+ ）が得られ、薄膜トランジスタのオン抵抗を低下させ
るといった作用が確実に得られる。
【００２７】また、上記アクティブマトリクス基板にお
いては、コンタクト層を成すアモルファスシリコン（ｎ
+ ）層の膜厚が５ｎｍ以上であることが望ましい。アモ
ルファスシリコン（ｎ+ ）層の膜厚が５ｎｍより薄い場
合、アモルファスシリコン（ｎ+ ）層を設けた効果が十
分得られないので、このような膜厚に限定することで、
薄膜トランジスタのオフ電流の増加を阻止するといった
作用が確実に得られる。
いては、コンタクト層を成すアモルファスシリコン（ｎ
+ ）層の膜厚が５ｎｍ以上であることが望ましい。アモ
ルファスシリコン（ｎ+ ）層の膜厚が５ｎｍより薄い場
合、アモルファスシリコン（ｎ+ ）層を設けた効果が十
分得られないので、このような膜厚に限定することで、
薄膜トランジスタのオフ電流の増加を阻止するといった
作用が確実に得られる。
【００２８】
【発明の実施の形態】本発明の実施の一形態について図
１ないし図４に基づいて説明すれば、以下の通りであ
る。
１ないし図４に基づいて説明すれば、以下の通りであ
る。
【００２９】図１は、本発明に係る一アクティブマトリ
クス基板の平面図であり、マトリクス状に配置された複
数の絵素のうちの１絵素部分の構成を示している。この
アクティブマトリクス基板では、図１に示すように、互
いに平行に配列された走査線２と、走査線２に直交する
ように配列された信号線３を、後述する絶縁性の基板１
（図２参照）上に有している。なお、特に図示するもの
ではないが、これら走査線２及び信号線３は、それぞれ
複数存在し、同種同士平行に、異種同士直交するよう
に、基板１上を格子状に配設されている。
クス基板の平面図であり、マトリクス状に配置された複
数の絵素のうちの１絵素部分の構成を示している。この
アクティブマトリクス基板では、図１に示すように、互
いに平行に配列された走査線２と、走査線２に直交する
ように配列された信号線３を、後述する絶縁性の基板１
（図２参照）上に有している。なお、特に図示するもの
ではないが、これら走査線２及び信号線３は、それぞれ
複数存在し、同種同士平行に、異種同士直交するよう
に、基板１上を格子状に配設されている。
【００３０】上記の走査線２と信号線３に囲まれた矩形
の領域には、絵素電極４が配置され、また、走査線２と
信号線３の交差部近傍にはスイッチング素子としてのＴ
ＦＴ５が形成されている。
の領域には、絵素電極４が配置され、また、走査線２と
信号線３の交差部近傍にはスイッチング素子としてのＴ
ＦＴ５が形成されている。
【００３１】さらに、絵素電極４の下側で、並設された
２本の走査線２・２の間には、走査線２と平行に配列さ
れた補助容量線（以下、Ｃｓ線）６が形成されている。
このＣｓ線６は、全絵素共通に設けられており、後述す
るゲート絶縁膜１２を介して絵素電極４と重畳されたこ
の部分に補助容量が形成される。
２本の走査線２・２の間には、走査線２と平行に配列さ
れた補助容量線（以下、Ｃｓ線）６が形成されている。
このＣｓ線６は、全絵素共通に設けられており、後述す
るゲート絶縁膜１２を介して絵素電極４と重畳されたこ
の部分に補助容量が形成される。
【００３２】上記ＴＦＴ５は、図１のＡ−Ａ線矢視断面
図である図２に示すように、後述するエッチングストッ
パー層１４を有し、基板１上にゲート電極１１が形成さ
れる逆スタガー型のチャネルプロテクト型のＴＦＴであ
る。
図である図２に示すように、後述するエッチングストッ
パー層１４を有し、基板１上にゲート電極１１が形成さ
れる逆スタガー型のチャネルプロテクト型のＴＦＴであ
る。
【００３３】したがって、このＴＦＴ５は、基板１上
に、ゲート電極１１と、ゲート絶縁膜１２と、半導体層
１３と、コンタクト層１５と、ソース電極１６及びドレ
イン電極１７とがこの順に積層形成された構成を有す
る。
に、ゲート電極１１と、ゲート絶縁膜１２と、半導体層
１３と、コンタクト層１５と、ソース電極１６及びドレ
イン電極１７とがこの順に積層形成された構成を有す
る。
【００３４】このようなアクティブマトリクス基板の一
製造工程を、図１、図２を参照しながら、以下に詳細に
説明する。まず、透明な絶縁性ガラスからなる基板１上
に、膜厚が３０００ÅのＴａ膜をスパッタリング法によ
り被着し、フォトリソグラフィによりパターン形成し
て、エッチングを行い走査線２、ゲート電極１１、及び
Ｃｓ線６を形成する。
製造工程を、図１、図２を参照しながら、以下に詳細に
説明する。まず、透明な絶縁性ガラスからなる基板１上
に、膜厚が３０００ÅのＴａ膜をスパッタリング法によ
り被着し、フォトリソグラフィによりパターン形成し
て、エッチングを行い走査線２、ゲート電極１１、及び
Ｃｓ線６を形成する。
【００３５】Ｔａ膜のエッチングには、ＣＦ4 とＯ2 と
の混合ガスをプラズマ化してドライエッチングを行う方
法と、フッ酸と硝酸との混合液をエッチング液としてウ
エットエッチングを行う方法とがある。ウエットエッチ
ングを行う場合は、基板１とＴａ膜との間に膜厚が１０
００〜１００００ÅのＴａ2 Ｏ5 を予め形成しておき、
基板１がエッチングされないようにする必要がある。
の混合ガスをプラズマ化してドライエッチングを行う方
法と、フッ酸と硝酸との混合液をエッチング液としてウ
エットエッチングを行う方法とがある。ウエットエッチ
ングを行う場合は、基板１とＴａ膜との間に膜厚が１０
００〜１００００ÅのＴａ2 Ｏ5 を予め形成しておき、
基板１がエッチングされないようにする必要がある。
【００３６】本実施例では、ドライエッチング法を採用
した。また、ゲート材料としてＴａを使用したが、Ａ
ｌ、Ｍｏあるいはそれらの合金等を使用しても構わな
い。また、プラズマＣＶＤ法にてゲート絶縁膜１２を形
成する前に、走査線２、ゲート電極１１、及びＣｓ線６
の表面を陽極酸化して、膜厚が３０００ÅのＴａ2Ｏ5
を形成し、より絶縁性を高める構造をとってもかまわな
い。
した。また、ゲート材料としてＴａを使用したが、Ａ
ｌ、Ｍｏあるいはそれらの合金等を使用しても構わな
い。また、プラズマＣＶＤ法にてゲート絶縁膜１２を形
成する前に、走査線２、ゲート電極１１、及びＣｓ線６
の表面を陽極酸化して、膜厚が３０００ÅのＴａ2Ｏ5
を形成し、より絶縁性を高める構造をとってもかまわな
い。
【００３７】次に、プラズマＣＶＤ法によりゲート絶縁
膜１２となる膜厚が３０００ÅのＳｉＮｘ膜、半導体層
１３となる膜厚が３００Åのａ−Ｓｉ（ｉ）膜、及びエ
ッチングストッパー層１４となるＳｉＮｘ膜を２０００
Åを連続して成膜する。その後、フォトリソグラフィに
よりパターニングし、最上のＳｉＮｘ膜をＢＨＦ液（フ
ッ酸＋フッ化アンモニウム）でエッチングすることによ
り、エッチングストッパー層１４のみを形成する。
膜１２となる膜厚が３０００ÅのＳｉＮｘ膜、半導体層
１３となる膜厚が３００Åのａ−Ｓｉ（ｉ）膜、及びエ
ッチングストッパー層１４となるＳｉＮｘ膜を２０００
Åを連続して成膜する。その後、フォトリソグラフィに
よりパターニングし、最上のＳｉＮｘ膜をＢＨＦ液（フ
ッ酸＋フッ化アンモニウム）でエッチングすることによ
り、エッチングストッパー層１４のみを形成する。
【００３８】続いて、コンタクト層１５となるｎ+ 半導
体層を成膜する。ここでコンタクト層１５には、微結晶
シリコン（ｎ+ ）層Ｃ2 と、アモルファスシリコン（ｎ
+ ）層Ｃ1 の２層構造を採用した。なお、以下、微結晶
シリコン（ｎ+ ）をμｃ−Ｓｉ（ｎ+ ）、アモルファス
シリコン（ｎ+ ）をａ−Ｓｉ（ｎ+ ）と記載する。
体層を成膜する。ここでコンタクト層１５には、微結晶
シリコン（ｎ+ ）層Ｃ2 と、アモルファスシリコン（ｎ
+ ）層Ｃ1 の２層構造を採用した。なお、以下、微結晶
シリコン（ｎ+ ）をμｃ−Ｓｉ（ｎ+ ）、アモルファス
シリコン（ｎ+ ）をａ−Ｓｉ（ｎ+ ）と記載する。
【００３９】ａ−Ｓｉ（ｎ+ ）層Ｃ1 及びμｃ−Ｓｉ
（ｎ+ ）層Ｃ2 は、プラズマＣＶＤ法を用い、ａ−Ｓｉ
（ｎ+ ）層Ｃ1 は、１０ｎｍ、μｃ−Ｓｉ（ｎ+ ）層Ｃ
2 は、４０ｎｍの順に連続して形成し、フォトリソグラ
フィによりパターニング後、ＨＣｌ及びＳＦ6 系ガスを
用いたドライエッチング法にて、μｃ−Ｓｉ（ｎ+ ）層
Ｃ2 ／ａ−Ｓｉ（ｎ+ ）層Ｃ1 ／半導体層１３であるａ
−Ｓｉ（ｉ）層を一度にエッチングした。なお、これら
ａ−Ｓｉ（ｎ+ ）層Ｃ1 及びμｃ−Ｓｉ（ｎ+ ）層Ｃ2
の成膜は、成膜条件を変更するだけで同一装置、同一チ
ャンバーにて形成できるため、大幅なコストアップや生
産性ダウンを引き起こすようなプロセス増加を伴うもの
ではない。
（ｎ+ ）層Ｃ2 は、プラズマＣＶＤ法を用い、ａ−Ｓｉ
（ｎ+ ）層Ｃ1 は、１０ｎｍ、μｃ−Ｓｉ（ｎ+ ）層Ｃ
2 は、４０ｎｍの順に連続して形成し、フォトリソグラ
フィによりパターニング後、ＨＣｌ及びＳＦ6 系ガスを
用いたドライエッチング法にて、μｃ−Ｓｉ（ｎ+ ）層
Ｃ2 ／ａ−Ｓｉ（ｎ+ ）層Ｃ1 ／半導体層１３であるａ
−Ｓｉ（ｉ）層を一度にエッチングした。なお、これら
ａ−Ｓｉ（ｎ+ ）層Ｃ1 及びμｃ−Ｓｉ（ｎ+ ）層Ｃ2
の成膜は、成膜条件を変更するだけで同一装置、同一チ
ャンバーにて形成できるため、大幅なコストアップや生
産性ダウンを引き起こすようなプロセス増加を伴うもの
ではない。
【００４０】ここで、ａ−Ｓｉ（ｎ+ ）層Ｃ1 は、膜厚
およそ５ｎｍ以上でその効果が現れた。一方、μｃ−Ｓ
ｉ（ｎ+ ）層Ｃ2 は、１０ｎｍ以下では完全な微結晶シ
リコン膜の成長が困難であるため、膜厚としては２０ｎ
ｍ以上有ることが望ましい。
およそ５ｎｍ以上でその効果が現れた。一方、μｃ−Ｓ
ｉ（ｎ+ ）層Ｃ2 は、１０ｎｍ以下では完全な微結晶シ
リコン膜の成長が困難であるため、膜厚としては２０ｎ
ｍ以上有ることが望ましい。
【００４１】続いて、ＳｉＮｘからなるゲート絶縁膜１
２をエッチングすることにより、ドライバーＩＣと、走
査線２及び信号線３等からなるバスラインとの接続部分
となるコンタクトホールを端子上に形成する（図示せ
ず）。
２をエッチングすることにより、ドライバーＩＣと、走
査線２及び信号線３等からなるバスラインとの接続部分
となるコンタクトホールを端子上に形成する（図示せ
ず）。
【００４２】次に、ＩＴＯ(Indium Tin Oxide)、ＳｎＯ
2 、ＩｎＯ3 のいずれか１つからなる単層、又は２つ以
上の材料からなる多層膜を、膜厚３００〜３０００Åと
なるようにスパッタリング法により被着して透明導電膜
Ｔを形成する。その透明導電膜Ｔ上に、Ｔｉ、Ｔａ、Ｔ
ａＮ、Ｍｏ、Ａｌのいずれか１つからなる単層、又は２
つ以上の材料からなる多層膜を、膜厚５００〜５０００
Åとなるようにスパッタリング法により被着して金属薄
膜Ｍを形成する。その後、金属薄膜Ｍをフォトリソグラ
フィによりパターン形成した後、エッチングしてソース
電極１６、ドレイン電極１７、信号線２を形成する。
2 、ＩｎＯ3 のいずれか１つからなる単層、又は２つ以
上の材料からなる多層膜を、膜厚３００〜３０００Åと
なるようにスパッタリング法により被着して透明導電膜
Ｔを形成する。その透明導電膜Ｔ上に、Ｔｉ、Ｔａ、Ｔ
ａＮ、Ｍｏ、Ａｌのいずれか１つからなる単層、又は２
つ以上の材料からなる多層膜を、膜厚５００〜５０００
Åとなるようにスパッタリング法により被着して金属薄
膜Ｍを形成する。その後、金属薄膜Ｍをフォトリソグラ
フィによりパターン形成した後、エッチングしてソース
電極１６、ドレイン電極１７、信号線２を形成する。
【００４３】本実施例では、透明導電膜Ｔとして１５０
０ÅのＩＴＯと金属薄膜Ｍとして３０００ÅのＴａを採
用し、この金属薄膜Ｍのエッチングには、ＣＦ4 、Ｏ2
ガス等のフッ素系混合ガスをエッチングガスに用いたド
ライエッチング法を採用した。当プロセスにおいては、
透明導電膜Ｔと金属薄膜Ｍとのエッチングレート選択比
が充分得られるため、ＳｉＮX を材料とする下地のゲー
ト絶縁膜１２がエッチングされることはない。
０ÅのＩＴＯと金属薄膜Ｍとして３０００ÅのＴａを採
用し、この金属薄膜Ｍのエッチングには、ＣＦ4 、Ｏ2
ガス等のフッ素系混合ガスをエッチングガスに用いたド
ライエッチング法を採用した。当プロセスにおいては、
透明導電膜Ｔと金属薄膜Ｍとのエッチングレート選択比
が充分得られるため、ＳｉＮX を材料とする下地のゲー
ト絶縁膜１２がエッチングされることはない。
【００４４】続いて、透明導電膜Ｔをフォトリソグラフ
ィによりパターン形成し、エッチングすることによっ
て、接続電極２０、Ｃｓ電極２１を形成する。このエッ
チングには、ＨＣｌとＦｅＣ13との混合液である塩化第
二鉄系エッチング液を用いるウエットエッチング法を採
用した。尚、このとき、信号線２上にもレジストパター
ンを残すようにパターン形成し、信号線２の断線に対す
る冗長性を持たせることが望ましい。
ィによりパターン形成し、エッチングすることによっ
て、接続電極２０、Ｃｓ電極２１を形成する。このエッ
チングには、ＨＣｌとＦｅＣ13との混合液である塩化第
二鉄系エッチング液を用いるウエットエッチング法を採
用した。尚、このとき、信号線２上にもレジストパター
ンを残すようにパターン形成し、信号線２の断線に対す
る冗長性を持たせることが望ましい。
【００４５】さらに、層間絶縁膜１８として感光性のア
クリル樹脂をスピン塗布法等によって３μｍの膜厚で形
成する。続いて、このアクリル樹脂に対して所望のパタ
ーンに従って露光し、アルカリ性の溶液によって処理し
た。これによって露光された部分のみがアルカリ性の溶
液によってエッチングされ、層間絶縁膜１８を貫通する
コンタクトホール２２を形成することができた。このア
ルカリ現像によるパターニングにおいてはコンタクトホ
ール２２のテーパ形状も良好なものであった。
クリル樹脂をスピン塗布法等によって３μｍの膜厚で形
成する。続いて、このアクリル樹脂に対して所望のパタ
ーンに従って露光し、アルカリ性の溶液によって処理し
た。これによって露光された部分のみがアルカリ性の溶
液によってエッチングされ、層間絶縁膜１８を貫通する
コンタクトホール２２を形成することができた。このア
ルカリ現像によるパターニングにおいてはコンタクトホ
ール２２のテーパ形状も良好なものであった。
【００４６】このように、層間絶縁膜１８として感光性
のアクリル樹脂を用いることには、薄膜の形成をスピン
塗布法によって形成することができるので数μｍという
膜厚の薄膜を容易に形成することができること、パター
ニングにはフォトレジストの塗布工程が不要となること
など、生産性の点で有利である。
のアクリル樹脂を用いることには、薄膜の形成をスピン
塗布法によって形成することができるので数μｍという
膜厚の薄膜を容易に形成することができること、パター
ニングにはフォトレジストの塗布工程が不要となること
など、生産性の点で有利である。
【００４７】また、本実施例において用いたアクリル樹
脂は、塗布前では着色しているが、これは上記パターニ
ング後に全面に露光処理を施すことによって透明化する
ことができる。このような透明化の処理は化学的にも行
うことが可能であり、それを用いても良いことは言うま
でもない。本実施例では、層間絶縁膜１８としてアクリ
ル系の有機樹脂を使用したが、ポリイミド等の他の絶縁
材料を使用してもよい。
脂は、塗布前では着色しているが、これは上記パターニ
ング後に全面に露光処理を施すことによって透明化する
ことができる。このような透明化の処理は化学的にも行
うことが可能であり、それを用いても良いことは言うま
でもない。本実施例では、層間絶縁膜１８としてアクリ
ル系の有機樹脂を使用したが、ポリイミド等の他の絶縁
材料を使用してもよい。
【００４８】さらに、絵素電極４となる透明導電膜をス
パッタ法によって形成しパターニングする。この絵素電
極４は、層間絶縁膜１８を貫く前述のコンタクトホール
２２を介して前記ＩＴＯで形成されるＣｓ電極２１と接
続される。以上で上記した構成を有するアクティブマト
リクス基板が完成する。
パッタ法によって形成しパターニングする。この絵素電
極４は、層間絶縁膜１８を貫く前述のコンタクトホール
２２を介して前記ＩＴＯで形成されるＣｓ電極２１と接
続される。以上で上記した構成を有するアクティブマト
リクス基板が完成する。
【００４９】なお、本実施の形態では、透過型のＴＦＴ
−ＬＣＤに使用されるような、アクティブマトリクス基
板を想定してるが、反射型の場合には、層間絶縁膜１８
となる有機絶縁膜の透明性は重要ではない。また、当
然、絵素電極４としてはＩＴＯの代わりに反射板となる
ようなＡ１等の反射率の高い導電膜を用いる。
−ＬＣＤに使用されるような、アクティブマトリクス基
板を想定してるが、反射型の場合には、層間絶縁膜１８
となる有機絶縁膜の透明性は重要ではない。また、当
然、絵素電極４としてはＩＴＯの代わりに反射板となる
ようなＡ１等の反射率の高い導電膜を用いる。
【００５０】図３に、上記した製造工程にて得られた一
実施例のアクティブマトリクス基板のＴＦＴ５の電気的
特性を示す。なお、比較のために、層間絶縁膜１８に有
機絶縁膜を使用しながら、ＴＦＴ５のコンタクト層１５
を、μｃ−Ｓｉ（ｎ+ ）のみから構成した、従来構造の
アクティブマトリクス基板のＴＦＴの電気的特性も併せ
て示す。
実施例のアクティブマトリクス基板のＴＦＴ５の電気的
特性を示す。なお、比較のために、層間絶縁膜１８に有
機絶縁膜を使用しながら、ＴＦＴ５のコンタクト層１５
を、μｃ−Ｓｉ（ｎ+ ）のみから構成した、従来構造の
アクティブマトリクス基板のＴＦＴの電気的特性も併せ
て示す。
【００５１】この図から明らかなように、従来構造のア
クティブマトリクス基板では、ゲート電極１１にかかる
ゲート電圧が−１０Ｖより深い領域では、オフ状態であ
るにも関わらず、ドレイン電流が増加し、オフ特性が劣
化しているが、本発明の構造では、−２０Ｖ付近までド
レイン電流は０．１ｐＡ程度（測定限界以下）であり安
定したオフ特性が得られていることがわかる。しかも、
ゲート電圧が正の領域では両者に差はなくオン特性に差
がないことも分かる。
クティブマトリクス基板では、ゲート電極１１にかかる
ゲート電圧が−１０Ｖより深い領域では、オフ状態であ
るにも関わらず、ドレイン電流が増加し、オフ特性が劣
化しているが、本発明の構造では、−２０Ｖ付近までド
レイン電流は０．１ｐＡ程度（測定限界以下）であり安
定したオフ特性が得られていることがわかる。しかも、
ゲート電圧が正の領域では両者に差はなくオン特性に差
がないことも分かる。
【００５２】以上のように、上記のアクティブマトリク
ス基板では、層間絶縁膜１８に有機絶縁膜を用いると共
に、ＴＦＴ５のコンタクト層１５を、ａ−Ｓｉ（ｎ+ ）
層Ｃ1 及びμｃ−Ｓｉ（ｎ+ ）層Ｃ2 の２層から形成
し、かつ、ソース電極１６及びドレイン電極１７の側を
μｃ−Ｓｉ（ｎ+ ）層Ｃ2 としている。
ス基板では、層間絶縁膜１８に有機絶縁膜を用いると共
に、ＴＦＴ５のコンタクト層１５を、ａ−Ｓｉ（ｎ+ ）
層Ｃ1 及びμｃ−Ｓｉ（ｎ+ ）層Ｃ2 の２層から形成
し、かつ、ソース電極１６及びドレイン電極１７の側を
μｃ−Ｓｉ（ｎ+ ）層Ｃ2 としている。
【００５３】したがって、まずは、層間絶縁膜１８が有
機絶縁膜から形成されていることで、絵素電極４と信号
線２との間の寄生容量が低減され、高開口率でありなが
ら、クロストークなどが発生することなく、良好な表示
品位となる。
機絶縁膜から形成されていることで、絵素電極４と信号
線２との間の寄生容量が低減され、高開口率でありなが
ら、クロストークなどが発生することなく、良好な表示
品位となる。
【００５４】次に、ＴＦＴ５のコンタクト層１５を、ａ
−Ｓｉ（ｎ+ ）層Ｃ1 及びμｃ−Ｓｉ（ｎ+ ）層Ｃ2 の
２層から形成すると共に、この２層のうちのμｃ−Ｓｉ
（ｎ+ ）層Ｃ2 をソース電極１６及びドレイン電極１７
の側としたので、ソース電極１６及びドレイン電極１７
と接するμｃ−Ｓｉ（ｎ+ ）層Ｃ2 により薄膜トランジ
スタのオン抵抗を低くでき、かつ、ａ−Ｓｉ（ｎ+ ）層
Ｃ1 にて、ＴＦＴ５のオフ時に流れるオフ電流の増加を
抑制できる。
−Ｓｉ（ｎ+ ）層Ｃ1 及びμｃ−Ｓｉ（ｎ+ ）層Ｃ2 の
２層から形成すると共に、この２層のうちのμｃ−Ｓｉ
（ｎ+ ）層Ｃ2 をソース電極１６及びドレイン電極１７
の側としたので、ソース電極１６及びドレイン電極１７
と接するμｃ−Ｓｉ（ｎ+ ）層Ｃ2 により薄膜トランジ
スタのオン抵抗を低くでき、かつ、ａ−Ｓｉ（ｎ+ ）層
Ｃ1 にて、ＴＦＴ５のオフ時に流れるオフ電流の増加を
抑制できる。
【００５５】そしてこの場合、ａ−Ｓｉ（ｎ+ ）層Ｃ1
及びμｃ−Ｓｉ（ｎ+ ）層Ｃ2 の成膜は、成膜条件を変
更するだけで同一装置、同一チャンバーにて形成できる
ため、大幅なコストアップや、生産性ダウンを引き起こ
すようなプロセス増加を伴わない。
及びμｃ−Ｓｉ（ｎ+ ）層Ｃ2 の成膜は、成膜条件を変
更するだけで同一装置、同一チャンバーにて形成できる
ため、大幅なコストアップや、生産性ダウンを引き起こ
すようなプロセス増加を伴わない。
【００５６】その結果、高開口率のPixel on Passivati
on構造において、大幅なコストアップや、生産性ダウン
を伴うことなく、薄膜トランジスタのオン特性もオフ特
性も何れも良好なものとできるので、アクティブマトリ
クス基板の安定動作領域を広げるとともに、エージング
によるしきい値変化に対するマージンも広げることがで
き、ひいては、設計の自由度を広げることができる。
on構造において、大幅なコストアップや、生産性ダウン
を伴うことなく、薄膜トランジスタのオン特性もオフ特
性も何れも良好なものとできるので、アクティブマトリ
クス基板の安定動作領域を広げるとともに、エージング
によるしきい値変化に対するマージンも広げることがで
き、ひいては、設計の自由度を広げることができる。
【００５７】また、上記アクティブマトリクス基板にお
いては、コンタクト層１５を成すμｃ−Ｓｉ（ｎ+ ）層
Ｃ2 の膜厚を２０ｎｍ以上としているので、完全な微結
晶シリコン（ｎ+ ）が得られ、薄膜トランジスタのオン
抵抗を低下させるといった作用が確実に得られる。
いては、コンタクト層１５を成すμｃ−Ｓｉ（ｎ+ ）層
Ｃ2 の膜厚を２０ｎｍ以上としているので、完全な微結
晶シリコン（ｎ+ ）が得られ、薄膜トランジスタのオン
抵抗を低下させるといった作用が確実に得られる。
【００５８】また、コンタクト層１５を成すａ−Ｓｉ
（ｎ+ ）層Ｃ1 の膜厚が５ｎｍ以上であるでの、薄膜ト
ランジスタのオフ電流の増加を阻止するといった作用が
確実に得られる。
（ｎ+ ）層Ｃ1 の膜厚が５ｎｍ以上であるでの、薄膜ト
ランジスタのオフ電流の増加を阻止するといった作用が
確実に得られる。
【００５９】なお、本実施の形態においては、スイッチ
ング素子として備えられたＴＦＴ５として、逆スタガー
型のチャネルプロテクト型ＴＦＴを例示したが、本発明
はこの構成に何ら限定されるものではなく、スタガー型
ＴＦＴ、プレナー型ＴＦＴ等、他の構造にも適応可能で
ある。図４に、本発明を逆スタガー型のチャネルエッチ
型ＴＦＴに採用した例を示す。
ング素子として備えられたＴＦＴ５として、逆スタガー
型のチャネルプロテクト型ＴＦＴを例示したが、本発明
はこの構成に何ら限定されるものではなく、スタガー型
ＴＦＴ、プレナー型ＴＦＴ等、他の構造にも適応可能で
ある。図４に、本発明を逆スタガー型のチャネルエッチ
型ＴＦＴに採用した例を示す。
【００６０】
【発明の効果】以上のように、本発明の請求項１記載の
アクティブマトリクス基板は、絶縁性の基板と、この基
板上に格子状に配線された走査線及び信号線と、これら
走査線及び信号線の各々に電気的に接続された薄膜トラ
ンジスタと、これら薄膜トランジスタ、走査線及び信号
線を覆うように形成された層間絶縁膜と、この層間絶縁
膜上に配設され、上記薄膜トランジスタのドレイン電極
とスルーホールを介して電気的に接続された絵素電極と
を備えたアクティブマトリクス基板において、上記層間
絶縁膜が有機絶縁膜からなると共に、上記薄膜トランジ
スタのコンタクト層が、徴結晶シリコン（ｎ+ ）とアモ
ルファスシリコン（ｎ+ ）の２層からなり、かつ、この
２層のうちの徴結晶シリコン（ｎ+ ）層は、薄膜トラン
ジスタのソース電極及びドレイン電極側にある構成であ
る。
アクティブマトリクス基板は、絶縁性の基板と、この基
板上に格子状に配線された走査線及び信号線と、これら
走査線及び信号線の各々に電気的に接続された薄膜トラ
ンジスタと、これら薄膜トランジスタ、走査線及び信号
線を覆うように形成された層間絶縁膜と、この層間絶縁
膜上に配設され、上記薄膜トランジスタのドレイン電極
とスルーホールを介して電気的に接続された絵素電極と
を備えたアクティブマトリクス基板において、上記層間
絶縁膜が有機絶縁膜からなると共に、上記薄膜トランジ
スタのコンタクト層が、徴結晶シリコン（ｎ+ ）とアモ
ルファスシリコン（ｎ+ ）の２層からなり、かつ、この
２層のうちの徴結晶シリコン（ｎ+ ）層は、薄膜トラン
ジスタのソース電極及びドレイン電極側にある構成であ
る。
【００６１】これにより、有機絶縁膜からなる層間絶縁
膜にて、絵素電極と信号線との間の寄生容量が低減さ
れ、クロストークなどが発生せず、良好な表示品位を有
する。
膜にて、絵素電極と信号線との間の寄生容量が低減さ
れ、クロストークなどが発生せず、良好な表示品位を有
する。
【００６２】また、薄膜トランジスタのソース電極及び
ドレイン電極側が微結晶シリコン（ｎ+ ）層からなり、
他方側がアモルファスシリコン（ｎ+ ）層からなる２層
のコンタクト層により、薄膜トランジスタのオン抵抗を
低くでき、かつ、オフ電流の増加を抑制できる。しか
も、微結晶シリコン（ｎ+ ）層、アモルファスシリコン
（ｎ+ ）層の成膜は、成膜条件を変更するだけで同一装
置、同一チャンバーにて形成できるため、大幅なコスト
アップや、生産性ダウンを引き起こすようなプロセス増
加は発生しない。
ドレイン電極側が微結晶シリコン（ｎ+ ）層からなり、
他方側がアモルファスシリコン（ｎ+ ）層からなる２層
のコンタクト層により、薄膜トランジスタのオン抵抗を
低くでき、かつ、オフ電流の増加を抑制できる。しか
も、微結晶シリコン（ｎ+ ）層、アモルファスシリコン
（ｎ+ ）層の成膜は、成膜条件を変更するだけで同一装
置、同一チャンバーにて形成できるため、大幅なコスト
アップや、生産性ダウンを引き起こすようなプロセス増
加は発生しない。
【００６３】その結果、高開口率のPixel on Passivati
on構造において、大幅なコストアップや、生産性ダウン
を引き起こすことなく、薄膜トランジスタのオン特性も
オフ特性も何れも良好なものとできるので、アクティブ
マトリクス基板の安定動作領域を広げるとともに、エー
ジングによるしきい値変化に対するマージンも広げるこ
とができるという効果を奏する。
on構造において、大幅なコストアップや、生産性ダウン
を引き起こすことなく、薄膜トランジスタのオン特性も
オフ特性も何れも良好なものとできるので、アクティブ
マトリクス基板の安定動作領域を広げるとともに、エー
ジングによるしきい値変化に対するマージンも広げるこ
とができるという効果を奏する。
【００６４】本発明の請求項２記載のアクティブマトリ
クス基板は、請求項１の構成において、コンタクト層を
成す微結晶シリコン（ｎ+ ）層の膜厚が２０ｎｍ以上で
ある構成である。
クス基板は、請求項１の構成において、コンタクト層を
成す微結晶シリコン（ｎ+ ）層の膜厚が２０ｎｍ以上で
ある構成である。
【００６５】これにより、完全な微結晶シリコン
（ｎ+ ）層が得られ、薄膜トランジスタのオン抵抗を低
下させるといった効果が確実に得られ、請求項１の構成
による効果をより確実に実現できるという効果を奏す
る。
（ｎ+ ）層が得られ、薄膜トランジスタのオン抵抗を低
下させるといった効果が確実に得られ、請求項１の構成
による効果をより確実に実現できるという効果を奏す
る。
【００６６】本発明の請求項３記載のアクティブマトリ
クス基板は、請求項１又は２の構成において、コンタク
ト層を成すアモルファスシリコン（ｎ+ ）層の膜厚が５
ｎｍ以上である構成である。
クス基板は、請求項１又は２の構成において、コンタク
ト層を成すアモルファスシリコン（ｎ+ ）層の膜厚が５
ｎｍ以上である構成である。
【００６７】これにより、アモルファスシリコン
（ｎ+ ）層による薄膜トランジスタのオフ電流の増加を
阻止するといった効果が確実に得られ、請求項１、２の
構成による効果をより確実に実現できるという効果を奏
する。
（ｎ+ ）層による薄膜トランジスタのオフ電流の増加を
阻止するといった効果が確実に得られ、請求項１、２の
構成による効果をより確実に実現できるという効果を奏
する。
【図１】本発明の実施の一形態のアクティブマトリクス
基板の１絵素部分の平面図である。
基板の１絵素部分の平面図である。
【図２】図１のアクティブマトリクス基板に備えられた
ＴＦＴの構成を示すもので、図１のＡ−Ａ線矢視断面図
である。
ＴＦＴの構成を示すもので、図１のＡ−Ａ線矢視断面図
である。
【図３】上記の実施の一形態にかかる一実施例のアクテ
ィブマトリクス基板におけるＴＦＴの電気的特性を示す
グラフである。
ィブマトリクス基板におけるＴＦＴの電気的特性を示す
グラフである。
【図４】本発明の他の実施の形態のアクティブマトリク
ス基板に備えられたＴＦＴの構成を示す断面図である。
ス基板に備えられたＴＦＴの構成を示す断面図である。
【図５】従来のアクティブマトリクス基板の１絵素部分
の平面図である。
の平面図である。
【図６】図５のアクティブマトリクス基板に備えられた
ＴＦＴの構成を示すもので、図５のＡ−Ａ線矢視断面図
である。
ＴＦＴの構成を示すもので、図５のＡ−Ａ線矢視断面図
である。
【図７】従来の他のアクティブマトリクス基板の１絵素
部分の平面図である。
部分の平面図である。
【図８】図７のアクティブマトリクス基板に備えられた
ＴＦＴの構成を示すもので、図７のＡ−Ａ線矢視断面図
である。
ＴＦＴの構成を示すもので、図７のＡ−Ａ線矢視断面図
である。
【図９】図７のアクティブマトリクス基板における絵素
電極とＴＦＴのドレイン電極との接続を説明するための
もので、図７のＢ−Ｂ線矢視断面図である。
電極とＴＦＴのドレイン電極との接続を説明するための
もので、図７のＢ−Ｂ線矢視断面図である。
１ 基板 ２ 走査線 ３ 信号線 ４ 絵素電極 ５ ＴＦＴ（薄膜トランジスタ） １１ ゲート電極 １２ ゲート絶縁膜 １３ 半導体層 １５ コンタクト層 １６ ソース電極 １７ ドレイン電極 １８ 層間絶縁膜 ２２ コンタクトホール（スルーホール）
───────────────────────────────────────────────────── フロントページの続き (72)発明者 伴 厚志 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内
Claims (3)
- 【請求項１】絶縁性の基板と、この基板上に格子状に配
線された走査線及び信号線と、これら走査線及び信号線
の各々に電気的に接統された薄膜トランジスタと、これ
ら薄膜トランジスタ、走査線及び信号線を覆うように形
成された層間絶縁膜と、この層間絶縁膜上に配設され、
上記薄膜トランジスタのドレイン電極とスルーホールを
介して電気的に接続された絵素電極とを備えたアクティ
ブマトリクス基板において、 上記層間絶縁膜が有機絶縁膜からなると共に、 上記薄膜トランジスタのコンタクト層が、徴結晶シリコ
ン（ｎ+ ）とアモルファスシリコン（ｎ+ ）の２層から
なり、かつ、この２層のうちの徴結晶シリコン（ｎ+ ）
層は、薄膜トランジスタのソース電極及びドレイン電極
側にあることを特徴とするアクティブマトリクス基板。 - 【請求項２】上記微結晶シリコン（ｎ+ ）層の膜厚が２
０ｎｍ以上であることを特徴とする請求項１記載のアク
ティブマトリクス基板。 - 【請求項３】上記アモルファスシリコン（ｎ+ ）層の膜
厚が５ｎｍ以上であることを特徴とする請求項１又は２
記載のアクティブマトリクス基板。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9166290A JPH1117188A (ja) | 1997-06-23 | 1997-06-23 | アクティブマトリクス基板 |
| US09/079,149 US5981972A (en) | 1997-06-23 | 1998-05-15 | Actived matrix substrate having a transistor with multi-layered ohmic contact |
| KR1019980018988A KR100287666B1 (ko) | 1997-06-23 | 1998-05-26 | 액티브매트릭스기판 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9166290A JPH1117188A (ja) | 1997-06-23 | 1997-06-23 | アクティブマトリクス基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1117188A true JPH1117188A (ja) | 1999-01-22 |
Family
ID=15828618
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9166290A Pending JPH1117188A (ja) | 1997-06-23 | 1997-06-23 | アクティブマトリクス基板 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5981972A (ja) |
| JP (1) | JPH1117188A (ja) |
| KR (1) | KR100287666B1 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006022259A1 (ja) * | 2004-08-24 | 2006-03-02 | Sharp Kabushiki Kaisha | アクティブマトリクス基板およびそれを備えた表示装置 |
| WO2008123088A1 (ja) * | 2007-04-04 | 2008-10-16 | Sony Corporation | 薄膜トランジスタおよびその製造方法ならびに表示装置 |
| WO2009063606A1 (ja) * | 2007-11-15 | 2009-05-22 | Sharp Kabushiki Kaisha | 薄膜トランジスタ、薄膜トランジスタの作製方法、及び表示装置 |
| US8111362B2 (en) | 2007-07-06 | 2012-02-07 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| JP5079512B2 (ja) * | 2005-09-09 | 2012-11-21 | シャープ株式会社 | 薄膜素子を用いた表示装置及び表示装置の製造方法 |
| US8334537B2 (en) | 2007-07-06 | 2012-12-18 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6104042A (en) * | 1999-06-10 | 2000-08-15 | Chi Mei Optoelectronics Corp. | Thin film transistor with a multi-metal structure a method of manufacturing the same |
| KR20020003224A (ko) * | 2000-02-04 | 2002-01-10 | 모리시타 요이찌 | 액정표시장치용의 절연게이트형 트랜지스터와 그 제조방법 |
| JP4630420B2 (ja) * | 2000-05-23 | 2011-02-09 | ティーピーオー ホンコン ホールディング リミテッド | パターン形成方法 |
| US7071037B2 (en) * | 2001-03-06 | 2006-07-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US7169742B2 (en) * | 2001-10-18 | 2007-01-30 | The Procter & Gamble Company | Process for the manufacture of polycarboxylic acids using phosphorous containing reducing agents |
| US7508036B2 (en) * | 2005-09-08 | 2009-03-24 | Chunghwa Picture Tubes, Ltd. | Thin film transistor and manufacturing process thereof |
| CN100444408C (zh) * | 2005-09-15 | 2008-12-17 | 中华映管股份有限公司 | 薄膜晶体管及其制造方法 |
| US8957313B2 (en) * | 2006-01-25 | 2015-02-17 | Idemitsu Kosan Co., Ltd. | Multilayer structure, and electrode for electrical circuit using the same |
| KR101217182B1 (ko) * | 2006-07-28 | 2012-12-31 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판, 이의 제조방법 및 이를 갖는표시패널 |
| KR101293573B1 (ko) * | 2006-10-02 | 2013-08-06 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| KR101488925B1 (ko) * | 2008-06-09 | 2015-02-11 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판, 이의 제조 방법, 및 이를 갖는 표시장치 |
| WO2011056710A2 (en) * | 2009-11-03 | 2011-05-12 | Applied Materials, Inc. | Thin film transistors having multiple doped silicon layers |
| KR101097335B1 (ko) * | 2010-02-25 | 2011-12-23 | 삼성모바일디스플레이주식회사 | 유기 발광 표시 장치의 제조 방법 |
| JP2012079998A (ja) * | 2010-10-05 | 2012-04-19 | Hitachi Displays Ltd | 液晶表示装置 |
| JP5832780B2 (ja) * | 2011-05-24 | 2015-12-16 | 株式会社半導体エネルギー研究所 | 半導体装置の製造方法 |
| CN103928455B (zh) * | 2013-01-15 | 2017-02-15 | 上海天马微电子有限公司 | 一种tft阵列基板及其制造方法 |
| CN107342299A (zh) * | 2017-08-30 | 2017-11-10 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置及其制作方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58172685A (ja) * | 1982-04-01 | 1983-10-11 | セイコーエプソン株式会社 | 液晶表示体装置 |
| JPH03155139A (ja) * | 1989-11-14 | 1991-07-03 | Toshiba Corp | 読取装置及びその製造方法 |
| JP3053848B2 (ja) * | 1990-07-09 | 2000-06-19 | シャープ株式会社 | アクティブマトリクス基板 |
| JP2924441B2 (ja) * | 1992-04-27 | 1999-07-26 | 日本電気株式会社 | 薄膜トランジスタ及びその製造方法 |
| US5818076A (en) * | 1993-05-26 | 1998-10-06 | Semiconductor Energy Laboratory Co., Ltd. | Transistor and semiconductor device |
| US5714407A (en) * | 1994-03-31 | 1998-02-03 | Frontec Incorporated | Etching agent, electronic device and method of manufacturing the device |
| US5641974A (en) * | 1995-06-06 | 1997-06-24 | Ois Optical Imaging Systems, Inc. | LCD with bus lines overlapped by pixel electrodes and photo-imageable insulating layer therebetween |
-
1997
- 1997-06-23 JP JP9166290A patent/JPH1117188A/ja active Pending
-
1998
- 1998-05-15 US US09/079,149 patent/US5981972A/en not_active Expired - Lifetime
- 1998-05-26 KR KR1019980018988A patent/KR100287666B1/ko not_active IP Right Cessation
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100850613B1 (ko) | 2004-08-24 | 2008-08-05 | 샤프 가부시키가이샤 | 액티브 매트릭스 기판 및 그것을 구비한 표시 장치 |
| WO2006022259A1 (ja) * | 2004-08-24 | 2006-03-02 | Sharp Kabushiki Kaisha | アクティブマトリクス基板およびそれを備えた表示装置 |
| US7864281B2 (en) | 2004-08-24 | 2011-01-04 | Sharp Kabushiki Kaisha | Active matrix substrate and display unit provided with it |
| JP5079512B2 (ja) * | 2005-09-09 | 2012-11-21 | シャープ株式会社 | 薄膜素子を用いた表示装置及び表示装置の製造方法 |
| WO2008123088A1 (ja) * | 2007-04-04 | 2008-10-16 | Sony Corporation | 薄膜トランジスタおよびその製造方法ならびに表示装置 |
| US8334537B2 (en) | 2007-07-06 | 2012-12-18 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device |
| US8111362B2 (en) | 2007-07-06 | 2012-02-07 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| US8325285B2 (en) | 2007-07-06 | 2012-12-04 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| US8462286B2 (en) | 2007-07-06 | 2013-06-11 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| US8842230B2 (en) | 2007-07-06 | 2014-09-23 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| US9188825B2 (en) | 2007-07-06 | 2015-11-17 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| US9766526B2 (en) | 2007-07-06 | 2017-09-19 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| US10338447B2 (en) | 2007-07-06 | 2019-07-02 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| US10678107B2 (en) | 2007-07-06 | 2020-06-09 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| US10712625B2 (en) | 2007-07-06 | 2020-07-14 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| US11194207B2 (en) | 2007-07-06 | 2021-12-07 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| US11726378B2 (en) | 2007-07-06 | 2023-08-15 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| WO2009063606A1 (ja) * | 2007-11-15 | 2009-05-22 | Sharp Kabushiki Kaisha | 薄膜トランジスタ、薄膜トランジスタの作製方法、及び表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5981972A (en) | 1999-11-09 |
| KR19990006493A (ko) | 1999-01-25 |
| KR100287666B1 (ko) | 2001-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1117188A (ja) | アクティブマトリクス基板 | |
| US6078365A (en) | Active matrix liquid crystal panel having an active layer and an intervening layer formed of a common semiconductor film | |
| KR20020034272A (ko) | 액정표시장치용 어레이기판과 그 제조방법 | |
| KR20010092358A (ko) | 액정표시장치 | |
| KR100673331B1 (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치 | |
| JP4166300B2 (ja) | 液晶表示装置の製造方法 | |
| JPH1115022A (ja) | 液晶表示装置及びその製造方法 | |
| US7492418B2 (en) | Liquid crystal display device with particular metal layer configuration of TFT and fabricating method thereof | |
| US6559920B1 (en) | Liquid crystal display device and method of manufacturing the same | |
| JP4115761B2 (ja) | アクティブマトリクス基板及びその製造方法並びにそれを用いた表示装置 | |
| JP2000214481A (ja) | 液晶表示装置およびその製造方法 | |
| KR100632216B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| KR100660809B1 (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치 | |
| JPH11352515A (ja) | 液晶表示装置およびその製造方法 | |
| JPH1020342A (ja) | アクティブマトリクス基板の製造方法 | |
| KR100309210B1 (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치 | |
| KR20010066256A (ko) | 액정 표시장치 및 그 제조방법 | |
| JP3367821B2 (ja) | アクティブマトリクス基板 | |
| JPH10133234A (ja) | 液晶表示装置 | |
| JP3169322B2 (ja) | アクティブマトリクス基板およびその製造方法 | |
| KR100333270B1 (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치 | |
| KR20010084330A (ko) | 액정 표시장치 및 액정 표시장치 제조방법 | |
| JP2690404B2 (ja) | アクティブマトリクス基板 | |
| KR100668251B1 (ko) | 기판의 내장홈 형성방법 | |
| KR20010083298A (ko) | 액정 표시장치 제조방법 |