JP2008090309A - 薄膜トランジスタ表示板及びその製造方法 - Google Patents
薄膜トランジスタ表示板及びその製造方法 Download PDFInfo
- Publication number
- JP2008090309A JP2008090309A JP2007258396A JP2007258396A JP2008090309A JP 2008090309 A JP2008090309 A JP 2008090309A JP 2007258396 A JP2007258396 A JP 2007258396A JP 2007258396 A JP2007258396 A JP 2007258396A JP 2008090309 A JP2008090309 A JP 2008090309A
- Authority
- JP
- Japan
- Prior art keywords
- film
- gate
- layer
- signal line
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 45
- 239000010409 thin film Substances 0.000 title claims description 137
- 239000004065 semiconductor Substances 0.000 claims abstract description 65
- 229910052751 metal Inorganic materials 0.000 claims abstract description 20
- 239000002184 metal Substances 0.000 claims abstract description 20
- 229910000838 Al alloy Inorganic materials 0.000 claims abstract description 12
- 239000010408 film Substances 0.000 claims description 274
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 50
- 239000012535 impurity Substances 0.000 claims description 45
- 239000000758 substrate Substances 0.000 claims description 37
- 239000004020 conductor Substances 0.000 claims description 34
- 238000000034 method Methods 0.000 claims description 34
- 238000005530 etching Methods 0.000 claims description 21
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 20
- 229910052782 aluminium Inorganic materials 0.000 claims description 18
- 239000011651 chromium Substances 0.000 claims description 18
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 17
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 17
- 229910052804 chromium Inorganic materials 0.000 claims description 17
- 229910052750 molybdenum Inorganic materials 0.000 claims description 17
- 239000011733 molybdenum Substances 0.000 claims description 17
- 230000001681 protective effect Effects 0.000 claims description 17
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 10
- 229910052715 tantalum Inorganic materials 0.000 claims description 10
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 10
- 229910052719 titanium Inorganic materials 0.000 claims description 10
- 239000010936 titanium Substances 0.000 claims description 10
- 229910001199 N alloy Inorganic materials 0.000 claims description 7
- CXOWYMLTGOFURZ-UHFFFAOYSA-N azanylidynechromium Chemical compound [Cr]#N CXOWYMLTGOFURZ-UHFFFAOYSA-N 0.000 claims description 7
- 238000010030 laminating Methods 0.000 claims 4
- 230000008054 signal transmission Effects 0.000 abstract description 33
- 239000004973 liquid crystal related substance Substances 0.000 abstract description 31
- 239000000463 material Substances 0.000 abstract description 8
- 230000007797 corrosion Effects 0.000 abstract description 5
- 238000005260 corrosion Methods 0.000 abstract description 5
- 230000015572 biosynthetic process Effects 0.000 abstract description 4
- 230000003647 oxidation Effects 0.000 abstract description 3
- 238000007254 oxidation reaction Methods 0.000 abstract description 3
- 238000003860 storage Methods 0.000 description 33
- 239000003990 capacitor Substances 0.000 description 6
- 230000005684 electric field Effects 0.000 description 6
- 239000012212 insulator Substances 0.000 description 5
- 239000003870 refractory metal Substances 0.000 description 5
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- 229910000583 Nd alloy Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 206010034972 Photosensitivity reaction Diseases 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- UBSJOWMHLJZVDJ-UHFFFAOYSA-N aluminum neodymium Chemical compound [Al].[Nd] UBSJOWMHLJZVDJ-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000036211 photosensitivity Effects 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13454—Drivers integrated on the active matrix substrate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
- G02F1/13629—Multilayer wirings
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
- G02F1/136295—Materials; Compositions; Manufacture processes
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Optics & Photonics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【解決手段】線状半導体層と接触補助部材を形成すると同時にゲート絶縁膜にコンタクトホールを形成し、コンタクトホールを通じて露出したアルミニウム系金属のゲートパッドまたはゲート層信号伝達線をデータ線と同一物質からなる接触媒介部材で覆って保護し、データ層信号伝達線に直接接続する。よって、ITOまたはIZOとアルミニウム系金属が接触することを防止し、直接接触によるアルミニウムまたはアルミニウム合金の腐蝕を防止する。また、三重膜からなるデータ線とドレイン電極を形成すると同時に、前記三重膜の下部膜からなる画素電極を形成することにより、露光マスクを減少させることができる。
【選択図】図13
Description
ゲート駆動部のステージには、ゲートオン/オフ電圧、クロック信号などが入力され、これらの信号は、各ステージの一側に接続された信号線に供給される。
比抵抗の低い材料には、アルミニウム(Al)を含む合金があり、通常、他の金属と共に多重膜として信号線をなす。
一方、液晶表示装置の薄膜トランジスタ表示板は、ゲート層、データ層及び半導体層を含む複数の薄膜からなる。これらの薄膜は、別のマスクを用いてフォトリソグラフィ工程によって個別的にパターニングされる。しかし、マスク数が一つ増加することによって、露光、現像、エッチングなどの工程が追加され、製造費用及び時間が大きく増加する。
・基板と、
・前記基板上に形成されるゲート線及びゲート駆動回路部のゲート信号線と、
・前記基板上に形成されており、前記ゲート駆動回路部のゲート信号線を露出させる第1コンタクトホールを有するゲート絶縁膜と、
・前記ゲート絶縁膜上の所定領域に形成される半導体層と、
・前記ゲート絶縁膜及び前記半導体層上に形成されており、ソース電極を有するデータ線及びドレイン電極と、
・前記ゲート絶縁膜上に形成されており、前記第1コンタクトホールを通じて前記ゲート信号線に接続されるゲート駆動回路部のデータ信号線と、
・前記ドレイン電極に接続される画素電極と、
・前記データ線、前記ドレイン電極及び前記ゲート駆動回路部のデータ信号線上に形成される保護膜。
発明2は、前記発明1において、前記ゲート駆動回路部のデータ信号線は、前記ゲート駆動回路部の薄膜トランジスタのソース電極を有する薄膜トランジスタ表示板を提供する。
発明4は、前記発明1において、前記ゲート線及び前記ゲート信号線は、クロム、クロム-窒素合金またはモリブデンを含む下部膜とアルミニウムまたはアルミニウム合金とを含む上部膜を有する薄膜トランジスタ表示板を提供する。
・基板と、
・前記基板上に形成されており、外部駆動回路との接続のための端部を有するゲート線と、
・前記基板上に形成されており、前記ゲート線の端部を露出させる第1コンタクトホールを有するゲート絶縁膜と、
・前記ゲート絶縁膜上の所定領域に形成される半導体層と、
・前記ゲート絶縁膜及び前記半導体層上に形成されており、ソース電極を有するデータ線及びドレイン電極と、
・前記ゲート絶縁膜上に形成されており、前記第1コンタクトホールを通じて前記ゲート線の端部に接続される導電体と、
・前記ドレイン電極に接続される画素電極と、
・前記データ線、ドレイン電極及び前記導電体上に形成されており、前記導電体を露出させる第2コンタクトホールを有する保護膜と、を含み、
前記データ線、前記ドレイン電極及び前記導電体は、下部膜、中間膜、及び上部膜の三重膜からなり、前記下部膜は、前記画素電極と同一層からなる薄膜トランジスタ表示板を提供する。
発明7は、前記発明5において、前記ゲート線は、クロム、クロム-窒素合金、またはモリブデンを含む下部膜とアルミニウムまたはアルミニウム合金を含む上部膜とを有する薄膜トランジスタ表示板を提供する。
・基板上に第1信号線を形成する段階と、
・前記第1信号線上に第1コンタクトホールを有するゲート絶縁膜を形成すると同時に前記ゲート絶縁膜上に不純物半導体層と真性半導体層とを含む半導体層を形成する段階と、
・前記不純物半導体層上に第2信号線及びドレイン電極を形成し、前記第1コンタクトホールを通じて前記第1信号線に接続される導電体を形成すると同時に画素電極を形成する段階と、
・前記データ線、前記ドレイン電極及び前記導電体上に前記ドレイン電極の一部を露出させる第2コンタクトホールを有する保護膜を形成する段階。
・前記ゲート絶縁膜及び前記半導体層を形成する段階は、
・前記第1信号線上にゲート絶縁膜を積層する段階と、
・前記ゲート絶縁膜上に真性非晶質シリコン層を積層する段階と、
・前記非晶質シリコン層上に不純物非晶質シリコン層を積層する段階と、
・前記不純物非晶質シリコン層上に、位置に応じて厚さが異なり、前記不純物非晶質シリコン層の第1部分を露出させる感光膜を形成する段階と、
・前記感光膜をマスクとして前記不純物非晶質シリコン層、前記真性非晶質ケイ素層及び前記ゲート絶縁膜をパターニングして、不純物半導体層及び真性半導体層を形成すると同時に前記ゲート絶縁膜に前記第1信号線の一部を露出させる第1コンタクトホールを形成する段階と、を含む薄膜トランジスタ表示板の製造方法を提供する。
・前記感光膜をエッチングマスクとして前記不純物非晶質シリコン層の第1部分とその下の前記真性非晶質シリコン層及び前記ゲート絶縁膜をエッチングして除去する段階と、
・前記感光膜の厚さを減少させて前記不純物非晶質シリコン層の第2部分を露出させる段階と、
・前記不純物非晶質シリコン層の第2部分とその下の前記真性非晶質シリコン層を除去する段階と、
・前記感光膜を除去する段階と、
を有する薄膜トランジスタ表示板の製造方法を提供する。
・前記感光膜を形成する段階は、
・前記感光膜を塗布する段階と、
・透光領域、半透光領域及び遮光領域を有するマスクを通じて前記感光膜を露光する段階と、を含み、前記透光領域は、前記不純物非晶質シリコン層の第1部分に対応し、前記半透光領域は、前記不純物非晶質シリコン層の第2部分に対応する、薄膜トランジスタ表示板の製造方法を提供する。
・前記基板上に下部膜、中間膜及び上部膜の三重膜からなる金属層を積層する段階と、
・前記三重膜の金属層上に位置によって厚さが異なり、前記第2信号線、前記ドレイン電極、前記導電体、及び前記画素電極が形成される位置に配置される感光膜を形成する段階と、
・前記感光膜をエッチングマスクとして露出した前記金属層の三重膜をエッチングして除去する段階と、
・前記感光膜の厚さを減少させて前記感光膜が前記第2信号線、前記ドレイン電極、前記導電体が形成される位置に残るようにする段階と、
・前記感光膜をエッチングマスクとして前記金属層の上部膜及び中間膜を除去して前記金属層の下部膜からなる前記画素電極を形成する段階と、
・前記金属層上に残っている感光膜を除去して前記第2信号線、前記ドレイン電極、及び前記導電体を露出させる段階と、を有する薄膜トランジスタ表示板の製造方法を提供する。
発明14は、前記発明9において、前記第1信号線は、クロム、クロム-窒素合金、またはモリブデンを含む下部膜及びアルミニウムまたはアルミニウム合金を含む上部膜を備える、薄膜トランジスタ表示板の製造方法を提供する。
発明16は、前記発明14において、前記第1信号線は、ゲート線を備える薄膜トランジスタ表示板の製造方法を提供する。
図1は、本発明の一実施形態による薄膜トランジスタ表示板の平面図である。図2は、図1の薄膜トランジスタ表示板をII-II’-II’’-II’’’線に沿って切断した断面図である。
ゲート線121及び維持電極線131の側面は、絶縁基板110面に対して傾斜しており、その傾斜角は約30°乃至約80°であることが好ましい。
ゲート線121及び維持電極線131上には、窒化ケイ素(SiNx)または酸化ケイ素(SiOx)などからなるゲート絶縁膜140が形成される。ゲート絶縁膜140には、ゲートパッド129の一部を露出させる複数のコンタクトホール141、及び第1維持電極133a固定端の近傍の維持電極線131の一部を露出させる複数のコンタクトホール143a、さらに第1維持電極133aの自由端の突出部の一部を露出させる複数のコンタクトホール143bが形成される。
オーミックコンタクト部材161,165及びゲート絶縁膜140上には、複数のデータ線171と複数のドレイン電極175及び複数の接触媒介部材178、並びにドレイン電極175と物理的電気的に接続された画素電極191と共に接続ブリッジ193が形成される。
一つのゲート電極124、一つのソース電極173及び一つのドレイン電極175は、線状半導体層151の突出部154と共に一つの薄膜トランジスタ(TFT)を構成し、薄膜トランジスタのチャンネルは、ソース電極173とドレイン電極175の間の突出部154に形成される。
データ線171、ドレイン電極175及び接触媒介部材178は、下部膜171p,175p,178p、中間膜171q,175q,178q及び上部膜171r,175r,178rを含む三重膜構造を有する。下部膜171p,175p,178pは、a-ITO(amorphous indium tin oxide)、ITO(indium tin oxide)及びIZO(indium zinc oxide)など透明な導電物質からなる。中間膜171q,175q,178qは、クロム(Cr)、モリブデン、タンタル及びチタニウムなど耐火性金属(refractory metal)またはこれらの合金からなる。上部膜171r,175r,178rは、下部膜171p,175p,178pのように、a-ITO、ITO及びIZOなど透明な導電物質からなることが好ましい。しかし、データ線171及びドレイン電極175は、その他にも様々な金属または導電体からなることができる。
オーミックコンタクト部材161,165は、その下の線状半導体層151とその上のデータ線171及びドレイン電極175の間にのみ存在し、これらの間のコンタクト抵抗を低くする。殆どの線状半導体層151がデータ線171より狭いが、既に述べたように、ゲート線121と出会う部分で幅が広くなり、表面のプロファイルを滑らかにすることでデータ線171が断線するのを防止する。線状半導体層151には、ソース電極173とドレイン電極175の間をはじめとして、データ線171及びドレイン電極175で覆われずに露出する部分がある。
接続ブリッジ193は、ゲート線121を横切り、ゲート線121を介在して反対方向に位置するコンタクトホール143a、143bを通じて維持電極線131の露出した部分と、維持電極133bの自由端の露出した端部に接続される。維持電極133a,133bをはじめとする維持電極線131は、接続ブリッジ193と共にゲート線121やデータ線171または薄膜トランジスタの欠陥修理に使用することができる。接続ブリッジ193は、画素電極191と同一物質で同時に形成される。
画素電極191は、ドレイン電極175の下部膜175pと物理的、電気的に接続されており、ドレイン電極175からデータ電圧の印加を受ける。データ電圧が印加された画素電極191は、共通電圧の印加を受ける他の表示板(図示せず)の共通電極(図示せず)と共に電界を生成することによって、二つの電極の間の液晶層(図示せず)の液晶分子(図示せず)の方向を決定する。このように決定された液晶分子の方向によって液晶層を通過する光の偏光が変わる。画素電極191と共通電極は、キャパシタ(以下、液晶キャパシタという)を構成して、薄膜トランジスタがターンオフ(turn-off)された後にも印加された電圧を維持する。
接触媒介部材178の上部膜178r及びデータパッド179の上部膜179rは、a-ITO、ITO及びIZOなど他の層との接触特性が良い透明な導電物質からなるので、接触媒介部材178及びデータパッド179と外部装置との接着性を補完することができる。
図3、図5、及び図8は、図1及び図2に示した本発明の一実施形態による薄膜トランジスタ表示板の製造方法を説明するための薄膜トランジスタ表示板の平面図である。図4は、図3の薄膜トランジスタ表示板をIV-IV’-IV’’-IV’’’線に沿って切断した断面図である。図6は、図5の薄膜トランジスタ表示板のVI-VI’-VI’’-VI’’’線に沿って切断した断面図である。図7a乃至図7fは、図5及び図6に示した薄膜トランジスタ表示板の中間構造を形成する過程を示した断面図である。図9は、図8の薄膜トランジスタ表示板をIX-IX’-IX’’-IX’’’線に沿って切断した断面図である。図10a乃至図10eは、図8及び図9に示した薄膜トランジスタ表示板の中間構造を形成する過程を示した断面図である。
以下、図7a乃至図7fを参照して、図5及び図6に示した薄膜トランジスタ表示板の中間構造を形成する過程について詳細に説明する。
露光マスク60は、基板61とその上に形成される不透明部材62を含む。露光マスク60と絶縁基板110は、露光マスク60上の不透明部材62の分布程度によって透光領域A、半透光領域B及び遮光領域Cに分けることができる。
半透光領域Bにスリット(slit)パターンを設ける代わりに、格子パターンまたは透過率が中間であるか厚さが中間である薄膜を備えることも可能である。
この時、半透光領域Bと遮光領域Cでの感光膜400の厚さの比は、後続工程での工程条件によって異なるが、半透光領域Bでの厚さを遮光領域Cでの厚さの1/2以下とすることが好ましい。このように感光膜の厚さを異なるようにする方法の他の例としては、リフローが可能な感光膜を使用することである。つまり、透光領域と遮光領域のみを持つ通常のマスクでリフロー可能な感光膜を形成した後、リフローさせて感光膜が残留しない領域に流れるようにすることで薄い部分を形成する。
以下、図10a乃至図10eを参照して、図8及び図9に示した薄膜トランジスタ表示板の中間構造を形成する方法について詳細に説明する。
図10cを参照すれば、感光膜410をエッチングマスクとして、透光領域Dで露出している上部導電膜170r、中間導電膜170q及び下部導電膜170pを順次にエッチングして除去することによって、下部膜174p、中間膜174q及び上部膜174rを含む複数のデータ導電体174と、下部膜178p、中間膜178q及び上部膜178rを含む複数のコンタクト媒介部材178を形成する。
以下、図11を参照して、本発明の他の実施形態による液晶表示装置について説明する。
表示領域DAには複数のゲート線G1〜Gn、複数のデータ線D1〜Dm、複数の維持電極線(図示せず)、複数の画素電極(図示せず)及び複数の薄膜トランジスタなどが形成される。
以下、図12a乃至図13を参照して、図11に示した液晶表示装置の薄膜トランジスタ表示板の一例について詳細に説明する。
図12aを参照すれば、駆動領域CAには、ゲート信号を生成する複数の回路部610(シフトレジスタの一つのステージに対応)と回路部610に各種信号を伝達する複数の信号伝達線が形成される。回路部610は、複数の駆動薄膜トランジスタ(図示せず)と、これらを互いに接続し、信号伝達線と接続する複数の接続線(図示せず)を含む。
絶縁基板110上に表示領域DAの複数のゲート線121及び複数の維持電極線131と、駆動領域CAの複数のゲート層信号伝達線125,126,127,128及び駆動領域CAの駆動薄膜トランジスタのゲート電極124aとが形成されており、駆動薄膜トランジスタに信号を伝達するゲート層信号伝達線125aが形成される。表示領域DAの各ゲート線121は、複数のゲート電極124を含み、駆動領域CAに延長されて回路部610と直接接続されるのでゲートパッドが不要である。
ゲート線121、維持電極線131及びゲート層信号伝達線125〜128,125aは、図1及び図2のように、下部膜とその上の上部膜を含む二重膜構造を有する。図13では、各部分の下部膜と上部膜に対して各々符号p、qを付けて表示した。
ゲート絶縁膜140の上、表示領域DAには突出部154を含む複数の線状半導体層151が形成されており、その上には突出部163を含む複数の線状オーミックコンタクト部材161及び複数の島状オーミックコンタクト部材165が形成されており、駆動領域CAの薄膜トランジスタのチャンネル領域に島状半導体層154aが形成される。図示されていないが、島状半導体層154aとその上のソース電極173a及びドレイン電極175aの間に島状オーミックコンタクト部材が形成されていてもよい。
データ層信号伝達線172a〜172cは、ゲート層信号伝達線125〜128と同様に回路部610を駆動するときに必要であり、外部からの電圧などの各種信号を伝達し、主に縦方向に延びている。データ層信号伝達線172a〜172cは、コンタクトホール142a〜142cに向かって延びてコンタクトホール142a〜142cを通じてゲート層信号伝達線125,127,12)に接続される複数の突出部(172a1,172b1,172c1)を含む。一部のデータ層信号伝達線(172a,172b)は、回路部610に向かって延びて回路部610に接続される複数の延長部172a2,172b2を含む。
このように、ゲート層信号伝達線125,127,128,125aとデータ層信号伝達線172a〜177c,178aが別の接続部材を介することなくコンタクトホールを通じて直接接続され、コンタクトホールを耐火性金属を含むデータ層信号伝達線172a〜177c,178aが完全に覆うため、アルミニウムまたはアルミニウム合金が別の接続部材と接触し、外部に露出するのを防止し、腐蝕が発生しない。
次に、図12b乃至図13に示した本発明の一つの実施形態による薄膜トランジスタ表示板の製造方法について、図14乃至図18dを参照して詳細に説明する。図14乃至図18eは、図12b及び図12cに示した本発明の一つの実施形態による薄膜トランジスタ表示板の製造方法を説明するための薄膜トランジスタ表示板の断面図である。
次に、図16a乃至図16fを参照して図15に示した薄膜トランジスタ表示板の中間構造を形成する過程を詳細に説明する。
透光領域A、半透光領域B、及び遮光領域Cを有する露光マスク(図示せず)を介して感光膜420に光を照射した後、現像すれば、図16bに示したように、現像された感光膜420は、透光領域A、半透光領域B、及び遮光領域Cによって異なる厚さを有する。
次に、図16dを参照すれば、感光膜420をアッシング(ashing)して半透光領域Bに残っている感光膜420部分を除去し、遮光領域Cに配置された感光膜420部分の高さを低減する。その後、図16eに示したように、遮光領域Cに残っている感光膜420部分をエッチングマスクとして用いて、不純物非晶質シリコン層160及び真性非晶質シリコン層150をエッチングして、表示領域DAの線状不純物半導体層164及び線状真性半導体層151を形成し、駆動領域CAの駆動薄膜トランジスタの島状真性半導体層154a及び島状不純物半導体層164aを形成する。
次に、図17を参照すれば、表示領域DAのソース電極173及びデータパッド179を含む複数のデータ線171、複数のドレイン電極175と画素電極191及び接続ブリッジ193を形成し、駆動領域CAの複数のデータ層信号伝達線172a,172b,172c、及び駆動薄膜トランジスタのソース電極173a、及びドレイン電極175aを形成する。この時、データ信号線172a,172b,172cの突出部172a1,172b1,172c1は、コンタクトホール142a〜142cを通じて露出しているゲート信号線125,127,128に接続され、ソース電極173aの延長部178aは、コンタクトホール143を通じて露出しているゲート層信号伝達線125aに直接接続される。
図18aに示したように、a-ITO、ITO及びIZOなど透明な導電物質層からなる下部導電膜170pを積層し、その上にクロム、モリブデン、タンタル及びチタニウムなど耐火性金属またはこれらの合金からなる中間導電膜170qを積層し、最後にa-ITO、ITO及びIZOなど透明な導電物質層からなる上部導電膜170rを連続して積層した後、その上に感光膜430を塗布する。その後、透光領域D、半透光領域E及び遮光領域Fを含む露光マスク(図示せず)を通じて感光膜430に光を照射した後、現像して、図18bに示したように感光膜パターンを形成する。
本実施形態による薄膜トランジスタ表示板の製造方法は、図3乃至図10eに示した薄膜トランジスタ表示板の製造方法と同様であるので、図3乃至図10eに示した薄膜トランジスタ表示板の製造方法の特徴は、図14乃至図18eに示した薄膜トランジスタ表示板の製造方法にも適用できる。
61…マスク基板
62…不透明部材
110…絶縁基板
121…ゲート線
124…ゲート電極
125、126、127、128、125a…ゲート層信号伝達線
129…ゲートパッド
131…維持電極線
133a、133b…維持電極
140…ゲート絶縁膜
141、142a〜142c、143、181、182、183a、183b、185…コンタクトホール
150…真性非晶質シリコン層
151、154、158、154a…線状半導体層
160…不純物非晶質シリコン層
161、163、165、168、163a、165a…オーミックコンタクト部材
171…データ線
172a-172c…データ層信号伝達線
173、173a…ソース電極
174…データ導電体
175、175a…ドレイン電極
178…コンタクト媒介部材
179…データパッド
180…保護膜
191…画素電極
193…接続ブリッジ
400、410、420、430…感光膜
Claims (17)
- 基板と、
前記基板上に形成されているゲート線及びゲート駆動回路部のゲート信号線と、
前記基板上に形成されており、前記ゲート駆動回路部のゲート信号線を露出させる第1コンタクトホールを有するゲート絶縁膜と、
前記ゲート絶縁膜上の所定領域に形成されている半導体層と、
前記ゲート絶縁膜及び前記半導体層上に形成されており、ソース電極を有するデータ線及びドレイン電極と、
前記ゲート絶縁膜上に形成されており、前記第1コンタクトホールを通じて前記ゲート信号線に接続されているゲート駆動回路部のデータ信号線と、
前記ドレイン電極に接続されている画素電極と、
前記データ線、前記ドレイン電極及び前記ゲート駆動回路部のデータ信号線上に形成されている保護膜と、を含み、
前記データ線、前記ドレイン電極及び前記ゲート駆動回路部のデータ信号線は、下部膜、中間膜、及び上部膜を含む三重膜からなり、前記下部膜は、前記画素電極と同一層からなる薄膜トランジスタ表示板。 - 前記ゲート駆動回路部のデータ信号線は、前記ゲート駆動回路部の薄膜トランジスタのソース電極を有する請求項1に記載の薄膜トランジスタ表示板。
- 前記下部膜及び前記上部膜は、a-ITO、ITO、またはIZOを含み、前記中間膜は、クロム、モリブデン、タンタル、またはチタニウムを含む請求項1に記載の薄膜トランジスタ表示板。
- 前記ゲート線及び前記ゲート信号線は、クロム、クロム-窒素合金またはモリブデンを含む下部膜とアルミニウムまたはアルミニウム合金とを含む上部膜を有する請求項1に記載の薄膜トランジスタ表示板。
- 基板と、
前記基板上に形成されており、外部駆動回路との接続のための端部を有するゲート線と、
前記基板上に形成されており、前記ゲート線の端部を露出させる第1コンタクトホールを有するゲート絶縁膜と、
前記ゲート絶縁膜上の所定領域に形成されている半導体層と、
前記ゲート絶縁膜及び前記半導体層上に形成されており、ソース電極を有するデータ線及びドレイン電極と、
前記ゲート絶縁膜上に形成されており、前記第1コンタクトホールを通じて前記ゲート線の端部に接続されている導電体と、
前記ドレイン電極に接続されている画素電極と、
前記データ線、ドレイン電極及び前記導電体上に形成されており、前記導電体を露出させる第2コンタクトホールを有する保護膜と、を含み、
前記データ線、前記ドレイン電極及び前記導電体は、下部膜、中間膜、及び上部膜の三重膜からなり、前記下部膜は、前記画素電極と同一層からなる薄膜トランジスタ表示板。 - 前記下部膜及び前記上部膜は、a-ITO、ITO、またはIZOを含み、前記中間膜は、クロム、モリブデン、タンタル、またはチタニウムを含む請求項5に記載の薄膜トランジスタ表示板。
- 前記ゲート線は、クロム、クロム-窒素合金、またはモリブデンを含む下部膜とアルミニウムまたはアルミニウム合金を含む上部膜とを有する請求項5に記載の薄膜トランジスタ表示板。
- 基板上に第1信号線を形成する段階と、
前記第1信号線上に第1コンタクトホールを有するゲート絶縁膜を形成すると同時に前記ゲート絶縁膜上に不純物半導体層と真性半導体層とを有する半導体層を形成する段階と、
前記不純物半導体層上に第2信号線及びドレイン電極を形成し、前記第1コンタクトホールを通じて前記第1信号線に接続される導電体を形成すると同時に画素電極を形成する段階と、
前記データ線、前記ドレイン電極及び前記導電体上に前記ドレイン電極の一部を露出させる第2コンタクトホールを有する保護膜を形成する段階と、を含む薄膜トランジスタ表示板の製造方法。 - 前記ゲート絶縁膜及び前記半導体層を形成する段階は、
前記第1信号線上にゲート絶縁膜を積層する段階と、
前記ゲート絶縁膜上に真性非晶質シリコン層を積層する段階と、
前記非晶質シリコン層上に不純物非晶質シリコン層を積層する段階と、
前記不純物非晶質シリコン層上に、位置に応じて厚さが異なり、前記不純物非晶質シリコン層の第1部分を露出させる感光膜を形成する段階と、
前記感光膜をマスクとして前記不純物非晶質シリコン層、前記真性非晶質ケイ素層及び前記ゲート絶縁膜をパターニングして、不純物半導体層及び真性半導体層を形成すると同時に前記ゲート絶縁膜に前記第1信号線の一部を露出させる第1コンタクトホールを形成する段階と、
を含む請求項8に記載の薄膜トランジスタ表示板の製造方法。 - 前記不純物半導体層、真性半導体層及び第1コンタクトホールを形成する段階は、
前記感光膜をエッチングマスクとして前記不純物非晶質シリコン層の第1部分とその下の前記真性非晶質シリコン層及び前記ゲート絶縁膜をエッチングして除去する段階と、
前記感光膜の厚さを減少させて前記不純物非晶質シリコン層の第2部分を露出させる段階と、
前記不純物非晶質シリコン層の第2部分とその下の前記真性非晶質シリコン層を除去する段階と、
前記感光膜を除去する段階と、
を有する請求項9に記載の薄膜トランジスタ表示板の製造方法。 - 前記感光膜を形成する段階は、
前記感光膜を塗布する段階と、
透光領域、半透光領域及び遮光領域を有するマスクを通じて前記感光膜を露光する段階と、を含み、
前記透光領域は、前記不純物非晶質シリコン層の第1部分に対応し、前記半透光領域は、前記不純物非晶質シリコン層の第2部分に対応する請求項10に記載の薄膜トランジスタ表示板の製造方法。 - 前記第2信号線、前記ドレイン電極、前記導電体、及び前記画素電極を形成する段階は、
前記基板上に下部膜、中間膜及び上部膜の三重膜からなる金属層を積層する段階と、
前記三重膜の金属層上に位置によって厚さが異なり、前記第2信号線、前記ドレイン電極、前記導電体、及び前記画素電極が形成される位置に配置される感光膜を形成する段階と、
前記感光膜をエッチングマスクとして露出した前記金属層の三重膜をエッチングして除去する段階と、
前記感光膜の厚さを減少させて前記感光膜が前記第2信号線、前記ドレイン電極、前記導電体が形成される位置に残るようにする段階と、
前記感光膜をエッチングマスクとして前記金属層の上部膜及び中間膜を除去して前記金属層の下部膜からなる前記画素電極を形成する段階と、
前記金属層上に残っている感光膜を除去して前記第2信号線、前記ドレイン電極、及び前記導電体を露出させる段階と、
を有する請求項10に記載の薄膜トランジスタ表示板の製造方法。 - 前記下部膜及び前記上部膜は、a-ITO、ITO、またはIZOを含み、前記中間膜は、クロム、モリブデン、タンタル、またはチタニウムを含む請求項12に記載の薄膜トランジスタ表示板の製造方法。
- 前記第1信号線は、クロム、クロム-窒素合金、またはモリブデンを含む下部膜及びアルミニウムまたはアルミニウム合金を含む上部膜を備える請求項9に記載の薄膜トランジスタ表示板の製造方法。
- 前記導電体は、ゲート駆動回路部のデータ信号線を含み、前記データ信号線は、前記ゲート駆動回路部の薄膜トランジスタのソース電極を備える請求項9に記載の薄膜トランジスタ表示板の製造方法。
- 前記第1信号線は、ゲート線を備える請求項14に記載の薄膜トランジスタ表示板の製造方法。
- 前記第1信号線は、ゲート駆動回路部のゲート信号線を備える請求項15に記載の薄膜トランジスタ表示板の製造方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2006-0097401 | 2006-10-02 | ||
KR1020060097401A KR101293573B1 (ko) | 2006-10-02 | 2006-10-02 | 박막 트랜지스터 표시판 및 그 제조 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008090309A true JP2008090309A (ja) | 2008-04-17 |
JP5403889B2 JP5403889B2 (ja) | 2014-01-29 |
Family
ID=38871596
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007258396A Active JP5403889B2 (ja) | 2006-10-02 | 2007-10-02 | 薄膜トランジスタ表示板及びその製造方法 |
Country Status (5)
Country | Link |
---|---|
US (2) | US7728331B2 (ja) |
EP (1) | EP1909327A3 (ja) |
JP (1) | JP5403889B2 (ja) |
KR (1) | KR101293573B1 (ja) |
CN (1) | CN101188243B (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015038990A (ja) * | 2009-03-05 | 2015-02-26 | 株式会社半導体エネルギー研究所 | 半導体装置 |
KR20160014846A (ko) * | 2014-07-29 | 2016-02-12 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
US9360695B2 (en) | 2012-11-06 | 2016-06-07 | Samsung Display Co., Ltd. | Liquid crystal display |
JP2018037665A (ja) * | 2009-02-25 | 2018-03-08 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP2019503587A (ja) * | 2016-01-14 | 2019-02-07 | 鴻富錦精密工業(深▲セン▼)有限公司Hong Fu Jin Precision Industry(Shenzhen)Co.,Ltd. | 導電構造及び薄膜トランジスタアレイパネルの製造方法 |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200847114A (en) * | 2007-05-30 | 2008-12-01 | Au Optronics Corp | A circuit signal connection interface, a manufacture method thereof, and an electronic device using the same |
TWI353641B (en) * | 2008-04-11 | 2011-12-01 | Au Optronics Corp | Active device array substrate and its producing me |
KR101474774B1 (ko) * | 2008-07-07 | 2014-12-19 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 이의 제조 방법 |
TWI482226B (zh) | 2008-12-26 | 2015-04-21 | Semiconductor Energy Lab | 具有包含氧化物半導體層之電晶體的主動矩陣顯示裝置 |
KR101928897B1 (ko) * | 2010-08-27 | 2018-12-13 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 기억 장치, 반도체 장치 |
KR20120089505A (ko) * | 2010-12-10 | 2012-08-13 | 삼성전자주식회사 | 표시 장치 및 그 제조 방법 |
CN103035568B (zh) * | 2012-12-21 | 2014-12-31 | 北京京东方光电科技有限公司 | 一种tft阵列基板及制作方法、显示装置 |
CN103022055A (zh) * | 2012-12-28 | 2013-04-03 | 北京京东方光电科技有限公司 | 一种阵列基板及制备方法、显示装置 |
CN103066017A (zh) | 2012-12-28 | 2013-04-24 | 北京京东方光电科技有限公司 | 一种阵列基板的制备方法 |
TWI561894B (en) * | 2015-05-29 | 2016-12-11 | Hon Hai Prec Ind Co Ltd | Manufacturing method of making electronic connection structure, tft substrate, and insulation layer |
CN105304643A (zh) * | 2015-09-28 | 2016-02-03 | 深圳市华星光电技术有限公司 | 一种tft阵列基板及其制作方法 |
CN105206569A (zh) * | 2015-10-23 | 2015-12-30 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示面板、显示装置 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH112835A (ja) * | 1997-06-13 | 1999-01-06 | Sharp Corp | アクティブマトリクス基板 |
JPH11242238A (ja) * | 1997-12-26 | 1999-09-07 | Sharp Corp | 反射型液晶表示装置とその製造方法、ならびに回路基板の製造方法 |
JP2000258799A (ja) * | 1999-03-10 | 2000-09-22 | Sharp Corp | 液晶表示装置の製造方法 |
JP2001343659A (ja) * | 2000-06-02 | 2001-12-14 | Casio Comput Co Ltd | アクティブマトリクス型液晶表示パネルおよびその製造方法 |
WO2005078790A1 (en) * | 2004-02-11 | 2005-08-25 | Samsung Electronics Co., Ltd. | Contact portion and manufacturing method thereof, thin film transistor array panel and manufacturing method thereof |
JP2006163367A (ja) * | 2004-12-07 | 2006-06-22 | Samsung Electronics Co Ltd | 表示装置用配線、該配線を有する薄膜トランジスタ表示板及びその製造方法 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63157476A (ja) | 1986-12-22 | 1988-06-30 | Seiko Instr & Electronics Ltd | 薄膜トランジスタ |
JP2530990B2 (ja) * | 1992-10-15 | 1996-09-04 | 富士通株式会社 | 薄膜トランジスタ・マトリクスの製造方法 |
KR100204071B1 (ko) | 1995-08-29 | 1999-06-15 | 구자홍 | 박막트랜지스터-액정표시장치 및 제조방법 |
KR100237673B1 (ko) | 1996-05-30 | 2000-01-15 | 윤종용 | 액정 표시 장치 및 제조 방법 |
JP2937126B2 (ja) | 1996-07-15 | 1999-08-23 | 日本電気株式会社 | 薄膜トランジスタアレイ基板及びその製造方法 |
JPH1117188A (ja) * | 1997-06-23 | 1999-01-22 | Sharp Corp | アクティブマトリクス基板 |
US6388652B1 (en) * | 1997-08-20 | 2002-05-14 | Semiconductor Energy Laboratory Co., Ltd. | Electrooptical device |
KR100508022B1 (ko) | 1997-12-31 | 2005-11-14 | 삼성전자주식회사 | 반사형 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 |
JP5408829B2 (ja) | 1999-12-28 | 2014-02-05 | ゲットナー・ファンデーション・エルエルシー | アクティブマトリックス基板の製造方法 |
JP2001326360A (ja) | 2000-05-18 | 2001-11-22 | Sharp Corp | アクティブマトリクス基板の製造方法およびアクティブマトリクス基板および薄膜電界効果トランジスタの製造方法 |
US6833900B2 (en) * | 2001-02-16 | 2004-12-21 | Seiko Epson Corporation | Electro-optical device and electronic apparatus |
KR100560402B1 (ko) * | 2003-11-04 | 2006-03-14 | 엘지.필립스 엘시디 주식회사 | 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법 |
JP2005302808A (ja) | 2004-04-07 | 2005-10-27 | Sharp Corp | 薄膜トランジスタアレイ基板の製造方法 |
KR101085132B1 (ko) * | 2004-12-24 | 2011-11-18 | 엘지디스플레이 주식회사 | 수평 전계 박막 트랜지스터 기판 및 그 제조 방법 |
KR101066492B1 (ko) | 2004-12-24 | 2011-09-21 | 엘지디스플레이 주식회사 | 박막 트랜지스터 기판 및 그 제조 방법 |
-
2006
- 2006-10-02 KR KR1020060097401A patent/KR101293573B1/ko active IP Right Grant
-
2007
- 2007-09-17 US US11/856,489 patent/US7728331B2/en active Active
- 2007-09-21 EP EP07018558.2A patent/EP1909327A3/en not_active Withdrawn
- 2007-10-02 JP JP2007258396A patent/JP5403889B2/ja active Active
- 2007-10-08 CN CN2007103051429A patent/CN101188243B/zh active Active
-
2010
- 2010-04-12 US US12/758,408 patent/US7993946B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH112835A (ja) * | 1997-06-13 | 1999-01-06 | Sharp Corp | アクティブマトリクス基板 |
JPH11242238A (ja) * | 1997-12-26 | 1999-09-07 | Sharp Corp | 反射型液晶表示装置とその製造方法、ならびに回路基板の製造方法 |
JP2000258799A (ja) * | 1999-03-10 | 2000-09-22 | Sharp Corp | 液晶表示装置の製造方法 |
JP2001343659A (ja) * | 2000-06-02 | 2001-12-14 | Casio Comput Co Ltd | アクティブマトリクス型液晶表示パネルおよびその製造方法 |
WO2005078790A1 (en) * | 2004-02-11 | 2005-08-25 | Samsung Electronics Co., Ltd. | Contact portion and manufacturing method thereof, thin film transistor array panel and manufacturing method thereof |
JP2006163367A (ja) * | 2004-12-07 | 2006-06-22 | Samsung Electronics Co Ltd | 表示装置用配線、該配線を有する薄膜トランジスタ表示板及びその製造方法 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018037665A (ja) * | 2009-02-25 | 2018-03-08 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP2015038990A (ja) * | 2009-03-05 | 2015-02-26 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP2016153900A (ja) * | 2009-03-05 | 2016-08-25 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US9360695B2 (en) | 2012-11-06 | 2016-06-07 | Samsung Display Co., Ltd. | Liquid crystal display |
KR20160014846A (ko) * | 2014-07-29 | 2016-02-12 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
KR102261760B1 (ko) * | 2014-07-29 | 2021-06-07 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
JP2019503587A (ja) * | 2016-01-14 | 2019-02-07 | 鴻富錦精密工業(深▲セン▼)有限公司Hong Fu Jin Precision Industry(Shenzhen)Co.,Ltd. | 導電構造及び薄膜トランジスタアレイパネルの製造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN101188243B (zh) | 2011-06-22 |
EP1909327A2 (en) | 2008-04-09 |
KR20080030873A (ko) | 2008-04-07 |
US7993946B2 (en) | 2011-08-09 |
CN101188243A (zh) | 2008-05-28 |
JP5403889B2 (ja) | 2014-01-29 |
KR101293573B1 (ko) | 2013-08-06 |
EP1909327A3 (en) | 2017-05-17 |
US20080079010A1 (en) | 2008-04-03 |
US20100197058A1 (en) | 2010-08-05 |
US7728331B2 (en) | 2010-06-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5403889B2 (ja) | 薄膜トランジスタ表示板及びその製造方法 | |
JP4921997B2 (ja) | 薄膜トランジスタ表示パネル及びその製造方法 | |
JP5106762B2 (ja) | 薄膜トランジスタ表示板及びその製造方法 | |
US7589814B2 (en) | Array substrate for in-plane switching mode liquid crystal display device having double-layered metal patterns and method of fabricating the same | |
JP5153999B2 (ja) | 薄膜トランジスタ表示板の製造方法 | |
US20030016308A1 (en) | Thin film transistor substrate for liquid crystal display panel and manufacturing method thereof | |
US8865533B2 (en) | Thin film transistor array panel and method of manufacturing the same | |
JP2006133769A (ja) | 薄膜トランジスタ表示板及びその製造方法 | |
JP4888629B2 (ja) | 薄膜トランジスタ表示板の製造方法 | |
JP4977450B2 (ja) | 薄膜トランジスタ表示板及びその製造方法 | |
US7969522B2 (en) | Display substrate and method of manufacturing the same | |
JP2007183629A (ja) | 薄膜トランジスタ表示基板及びその製造方法 | |
JP2007183629A5 (ja) | ||
JP2006058894A (ja) | 液晶表示装置 | |
KR101252000B1 (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
JP3861895B2 (ja) | 半透過型液晶表示装置およびその製造方法 | |
JP2007142411A (ja) | 薄膜トランジスタ表示板及びその製造方法 | |
JP5229775B2 (ja) | 液晶表示装置の製造方法 | |
KR20080028571A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
KR101591333B1 (ko) | 씨오지 타입 액정표시장치용 어레이 기판 및 이의 제조방법 | |
KR20140102983A (ko) | 액정 표시 장치 및 그 제조 방법 | |
KR20080034595A (ko) | 박막 트랜지스터 표시 기판 및 그 제조 방법 | |
KR20070014336A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
KR20070019456A (ko) | 좁은 폭의 액티브심을 포함하는 액정 표시 장치용 배선의제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100927 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110825 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120723 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120731 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121030 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20121030 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20121213 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130325 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130507 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130719 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131008 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131029 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5403889 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |