JP5368601B2 - Ａ／ｄ変換装置 - Google Patents

Description

この発明は、アナログ量からディジタル量に変換するＡ／Ｄ変換装置に関するものである。

従来、アナログ量をＣＰＵなどが使用できる形式のディジタル量に変換するＡ／Ｄ変換器を複数保有したＣＰＵがあった。近年、一つのシステムでＣＰＵが入力するアナログ信号が増加しており、Ａ／Ｄ変換器（ＣＰＵではＡ／Ｄポート）の絶対数が不足している。そこで、Ａ／Ｄ変換器に入力される情報を、インターフェース回路を用いることにより選択的に切替えて使用する方法が取られていた。（例えば、特許文献１参照）

特開２００７−３３３５７４号公報

上記特許文献１に開示されたＡ／Ｄ変換器の使用形態は、複数の入力すべき情報をスイッチにより選択的に切替えて、マイクロプロセッサに取り込むように構成されている。この構成によれば、Ａ／Ｄ変換器の個数を増加させることなく、入力情報の数を増やすことができる。しかし、このような従来装置は、単にＡ／Ｄ変換器の数を抑制するもので、そのシステムにおいては、入力情報を切り替えるスイッチが追加になっており、そのスイッチに対しての故障診断、機能も充実させることが必要となり、その場合は別途追加回路を設けて行わざるを得なかった。

この発明は、Ａ／Ｄ変換器の数を増やすことなく、かつ追加回路を設けることなく、故障診断機能を付加できるＡ／Ｄ変換装置を提供することを目的とするものである。

上記課題を解決するために、この発明によるＡ／Ｄ変換装置は、検出すべき対象物のアナログ電気量をディジタル量に変換するＡ／Ｄ変換器と、前記Ａ／Ｄ変換器に複数のアナログ電気量を接続するスイッチング回路と、前記スイッチング回路をそれぞれ独立に制御する制御手段とを備えたＡ／Ｄ変換装置において、前記制御手段は、前記対象物のアナログ電気量を１つずつ独立に前記Ａ／Ｄ変換器へ出力する第１モードと、前記対象物のアナログ電気量を２つ以上同時に前記Ａ／Ｄ変換器へ出力する第２モードと、前記対象物のアナログ電気量を全て出力しない第３モードとを、前記制御手段による前記スイッチング回路を介する切り替えにより発生させ、前記スイッチング回路の切り替え後の所定時間後に前記各モードにおいてＡ／Ｄ変換を行いその値を取得するとともに、前記第１モードの時に前記各対象物のＡ／Ｄ変換値を個別に取得し、前記第２モードの時に前記Ａ／Ｄ変換値に基づいて装置の異常を検出し、前記第３モードの時に前記Ａ／Ｄ変換器に接続される電源電圧を参照して装置の異常を検出するものである。

この発明のＡ／Ｄ変換装置によれば、Ａ／Ｄ変換器の数を増やすことなく、多数の取り込み信号対象のアナログ電気信号を順次Ａ／Ｄ変換器でディジタル信号に変換して取り込むことができ、さらに追加回路も不要で故障診断機能を簡単に付加できる効果がある。

この発明の実施の形態１によるＡ／Ｄ変換装置のブロック図である。 この発明の実施の形態１によるＡ／Ｄ変換装置の回路図である。 この発明の実施の形態１によるＡ／Ｄ変換装置の動作を説明するタイムチャートを示す図である。 この発明の実施の形態２によるＡ／Ｄ変換装置の回路図である。 この発明の実施の形態２によるＡ／Ｄ変換装置の動作を説明するタイムチャートを示す図である。 この発明の実施の形態２によるＡ／Ｄ変換装置の動作を説明する別のタイムチャートを示す図である。 この発明の実施の形態３によるＡ／Ｄ変換装置の回路図である。

以下、この発明によるＡ／Ｄ変換装置の好適な実施の形態について図面を参照して説明する。

実施の形態１．
図１は、この発明の実施の形態１によるＡ／Ｄ変換装置のブロック図である。図１において、Ａ／Ｄ変換装置１０は、Ａ／Ｄ変換器１に対し、制御部２がスイッチング回路３を介して第１の対象物４と第２の対象物５のアナログ電気量をそれぞれ独立に制御して出力できる構成になっている。

図２は、Ａ／Ｄ変換装置１０の回路図で、ＣＰＵ６がＡ／Ｄ変換器１を内蔵した状態を示している。ＣＰＵ６は、Ａ／Ｄポート（Ａ／Ｄ＃１）６ａと通常の第１および第２の出力ポート（Ｐ１、Ｐ２）６ｂ、６ｃを有している。Ａ／Ｄポート６ａには、第１および第２の出力ポート６ｂ、６ｃによりコントロールされる第１および第２のスイッチング回路３ａ、３ｂを介して、第１および第２の対象物４、５の出力する電気信号がそれぞれ第１および第２の直列抵抗７ａ、７ｂを通して出力されている。

第１および第２の対象物４、５は、各々独立に変化する電気信号を発生しており、それぞれ接続されたスイッチング回路３ａまたはスイッチング回路３ｂのオン動作に応じて、それぞれの信号がＡ／Ｄポート６ａに伝達される。第１および第２のスイッチング回路３ａ、３ｂのコモン端子には、Ａ／Ｄポート６ａの他に、プルアップ抵抗８およびコンデンサ９が各々電源ＶｃｃとＧＮＤに対して接続されており、インターフェース回路が構成されている。

次に、以上の回路に示すように、１個のＡ／Ｄポート６ａに第１および第２の対象物４、５の２個の対象物が接続されている構成を例にして、実施の形態１によるＡ／Ｄ変換装置１０の動作を説明する。

図３は、実施の形態１によるＡ／Ｄ変換装置１０の動作を説明するタイムチャートである。図３において、符号Ａ１は第２の出力ポート６ｃの動作状態を、また符号Ｂ１は第１の出力ポート６ｂの動作状態をそれぞれ時間軸ｔの経過に沿って示している。また、符号Ｃ１はＡ／Ｄポート６ａの入力状況を示している。

まずｔ２〜ｔ３に注目すると、第２の出力ポート６ｃ＝Ｌｏｗ、第１の出力ポート６ｂ＝ｈｉｇｈとなっている。これは第２の出力ポート６ｃに接続されている第２のスイッチング回路３ｂがオフ制御され、第１の出力ポート６ｂに接続された第１のスイッチング回路３ａがオン制御されているものである。第１のスイッチング回路３ａのみがオン制御されることにより、第１の対象物４の信号が第１の直列抵抗７ａ、プルアップ抵抗８の成す分圧回路を経てＡ／Ｄポート６ａに入力され、第１の対象物４の信号のみがＣＰＵ６に取り込まれる。

次にｔ３〜ｔ４に注目すると、上記と同様に、第２のスイッチング回路３ｂのみがオン制御されることにより、第２の対象物５の信号のみがＡ／Ｄポート６ａに入力され、第２の直列抵抗７ｂ、プルアップ抵抗８の成す分圧回路を経てＡ／Ｄポート６ａに入力され、第２の対象物５の信号のみがＣＰＵ６に取り込まれる。

この２つの制御により、第１および第２の対象物４、５の発生する信号は、それぞれ１つのＡ／Ｄポート６ａに対して独立に入力され、その値をＣＰＵ６は取得することができる。以上は従来装置が実施している内容である。

次に、実施の形態１によるＡ／Ｄ変換装置１０は、従来装置の入力に続いて、又はそれ以前に同一回路を使用し、別の簡単な制御を追加することにより故障診断も行うものである。

まず、ｔ１〜ｔ２では、第１および第２の出力ポート６ｂ、６ｃともＬｏｗとし、第１および第２のスイッチング回路３ａ、３ｂともオフとし、第１および第２の対象物４、５からの信号をＡ／Ｄポート６ａに接続しない。この状態ではプルアップ抵抗８のみが接続されることになるので、プルアップ抵抗８のもう一方の接続先である電源Ｖｃｃとほぼ同一電圧がＡ／Ｄポート６ａに入力される。装置が正常であれば、電源Ｖｃｃの電圧が入力されるが、電源Ｖｃｃ以外の電圧が入力されると、装置の異常状態と判断できる。即ち、プルアップ抵抗８のオープン、第１のスイッチング回路３ａ、又は第２のスイッチング回路３ｂのショート故障、第１および第２の出力ポート６ｂ、６ｃの少なくとも何れかがＨ固着不良、若しくはＡ／Ｄ変換器１の異常である可能性があり故障検出状態である。

次に、ｔ４〜ｔ５では、第１および第２の出力ポート６ｂ、６ｃともＨｉｇｈとし、第１および第２のスイッチング回路３ａ、３ｂともオンに保ち、第１および第２の対象物４、５からの信号入力をともに接続した状態としている。この場合は、プルアップ抵抗８、第１の対象物４と接続された第１の直列抵抗７ａ、同様に第２の対象物５と接続された第２の直列抵抗７ｂの成す合成分圧回路により、第１および第２の対象物４、５からの信号の合成電圧がＡ／Ｄポート６ａに入力される。ｔ１からｔ５迄の切り替え操作が、第１の対象物対象４、第２の対象物５の発生する信号の変化に対して十分に高速であれば、ｔ２〜ｔ３及びｔ３〜ｔ4で第１の対象物対象４、第２の対象物５の信号を取り込んでおり、合成分圧回路の定数も既知であることから、合成電圧の妥当性が確認できる。

即ち、ｔ４〜ｔ５での電圧識別により、プルアップ抵抗８、第１の直列抵抗７ａ、第２の直列抵抗７ｂのオープン／ショート／抵抗異常、第１のスイッチング回路３ａ、又は第２のスイッチング回路３ｂのオープン故障、第１および第２の出力ポート６ｂ、６ｃの少なくとも何れかがＬ固着不良、若しくはＡ／Ｄ変換器１の異常である可能性があり故障検出状態である。

つまり、ｔ１〜ｔ２でＡ／Ｄポート６ａに入力された電圧が電源Ｖｃｃ以外の電圧であるとき、またはｔ４〜ｔ５でＡ／Ｄポート６ａに入力された電圧がｔ２〜ｔ３及びｔ３〜ｔ４での第１および第２の対象物４、５の信号取り込み値に基く計算と整合しないときは、装置の異常と判断されることから、スイッチング回路３ａ、３ｂの構成を複雑化することなく、Ａ／Ｄ変換チャンネル数を増やすと同時に、切り替え回路並びにＡ／Ｄ変換器１の故障検知機能も具備することが出来、よって信号の変換結果の信頼度を向上することが出来るものである。

なお、上記においては検出対象物を２個、Ａ／Ｄポート１個について説明したが、これに限るものではなく、さらに多くの対象物を１つのＡ／Ｄポートと接続する場合についても同様な効果が得られる。

実施の形態２．
次に、この発明の実施の形態２によるＡ／Ｄ変換装置について説明する。図４は、実施の形態２によるＡ／Ｄ変換装置の回路図である。実施の形態２によるＡ／Ｄ変換装置２０は、ＣＰＵ６がＡ／Ｄ変換器１を内蔵した状態を示している。ＣＰＵ６は、Ａ／Ｄポート（Ａ／Ｄ＃１）６ａと通常の第１および第２の出力ポート（Ｐ１、Ｐ２）６ｂ、６ｃを有している。Ａ／Ｄポート６ａに、第１のセンサ２１と第１のセンサ２１に類似の第２のセンサ２２が並列に接続されている。第１のセンサ２１および第２のセンサ２２はその特性に応じて抵抗値Ｒｔ１、Ｒｔ２がそれぞれ可変するものである。例えば温度変化による抵抗変化を有するサーミスタ、ポテンショメータのように可動により抵抗値が変化するものなどである。

第１のセンサ２１および第２のセンサ２２は、電源Ｖｃｃに抵抗８を介してプルアップされている。また、第１のセンサ２１および第２のセンサ２２は、それぞれバイポーラトランジスタなどで構成される第１および第２のスイッチング素子２３、２４が直列に接続されている。第１および第２のスイッチング素子２３、２４は、それぞれ出力ポート６ｂ、６ｃに接続されて制御される。なお、コンデンサ９はノイズ抑制のためＡ／Ｄポート６ａに接続されている。

図５は、実施の形態２によるＡ／Ｄ変換装置２０の動作を説明するタイムチャートである。図５において、符号Ａ２は第２の出力ポート６ｃの動作状態を、また符号Ｂ２は第１の出力ポート６ｂの動作状態をそれぞれ時間軸ｔの経過に沿って示している。また、符号Ｃ２はＡ／Ｄポート６ａの入力状況を示している。

まずｔ２〜ｔ３に注目すると、第２の出力ポート６ｃ＝Ｌｏｗ、第１の出力ポート６ｂ＝ｈｉｇｈとなっている。これは第２の出力ポート６ｃに接続されている第２のトランジスタ２４がオフ、第１の出力ポート６ｂに接続されている第１のトランジスタ２３はオン制御されているものである。第１のトランジスタ２３＝オンにより第１のセンサ２１のみが接続され、第２のセンサ２２はオープン状態である。そのためＡ／Ｄポート６ａには、第１のセンサ２１の抵抗値Ｒｔ１とプルアップ抵抗８の抵抗値との分圧比が入力される。

次にｔ３〜ｔ４に注目すると、前記と同様に第２のセンサ２２のみが接続され、その結果Ａ／Ｄポート６ａには、第２のセンサ２２の抵抗値Ｒｔ２とプルアップ抵抗８の抵抗値との分圧比が入力される。この２つの制御により第１および第２のセンサ２１、２２の検出信号はそれぞれＡ／Ｄポート６ａに入力され、その値をＣＰＵ６は取得することができる。以上は従来装置が実施している内容である。

次に、実施の形態２によるＡ／Ｄ変換装置２０は、従来装置の入力に続いて、又はそれ以前に同一回路を使用し、別の簡単な制御を追加することにより故障診断も行うものである。

まず、ｔ１〜ｔ２では第１および第２の出力ポート６ｂ、６ｃともＬｏｗとし、第１および第２のトランジスタ２３、２４ともオフとし、第１および第２のセンサ２１、２２を接続しない。この状態ではプルアップ抵抗８のみが接続されることになるので、プルアップ抵抗８のもう一方の接続先である電源Ｖｃｃとほぼ同一電圧がＡ／Ｄポート６ａに入力される。装置が正常であれば、電源Ｖｃｃの電圧が入力されるが、電源Ｖｃｃ以外の電圧が入力されると、プルアップ抵抗８、電源Ｖｃｃ、Ａ／Ｄポート６ａ、第１および第２のトランジスタ２３、２４の一方又は両方、第１および第２の出力ポート６ｂ、６ｃのいずれかが不良である可能性があり、第１および第２のセンサ２１、２２の入力値も真の値とは判断できないことになる。

次に、ｔ４〜ｔ５では第１および第２の出力ポート６ｂ、６ｃともＨｉｇｈとし、第１および第２のトランジスタ２３、２４ともオンとし、第１および第２のセンサ２１、２２を接続した状態としている。つまり第１および第２のセンサ２１、２２が並列接続された状態となる。そのためｔ２〜ｔ４までに入力された第１および第２のセンサ２１、２２の値より、低い値とならなければ、故障と判断できる。

ここで、ｔ４〜ｔ５では、あらかじめ第１および第２のセンサ２１、２２を並列に接続した場合の電圧応答が、第１のセンサ２１又は第２のセンサ２２のみを個別に接続した場合の電圧応答値の何ボルトに相当するかという相関値をルックアップテーブル等の換算手段にて比較し、検出値の妥当性を判定することも可能である。

故障モードとしては、第１および第２のセンサ２１、２２の一方又は両方の不良、第１および第２のトランジスタ２３、２４、又は第１および第２の出力ポート６ｂ、６ｃの不良等が考えられるが、いずれにしてもｔ２〜ｔ４で入力した第１および第２のセンサ２１、２２の値は真の値とは判断できないことになる。

逆に、ｔ１〜ｔ２、及びｔ４〜ｔ５が正常値であれば、第１および第２のセンサ２１、２２の取得した値も正常と判断できることになる。このように各々のセンサを独立に検出する前又は後でそれらの制御内容とは異なったモードを追加することにより、同一回路を使用してフェールセーフ機能も追加できる効果がある。

なお、図５に示したタイムチャートは動作の一例を示すものであり、各モードを順次実現できればスイッチングパターンの設定は自由である。例えば他のスイッチングパターンとして図６のようなタイムチャートを用いてもよく、信号の選択と故障検知機能を提供できることは図５のタイムチャートの場合と同様である。

なお、前記ではセンサを２個、Ａ／Ｄポート１個について説明したが、これに限るものではなく、さらに多くのセンサを接続した場合についても同様な効果が得られる。

また、本実施の形態においては、第１および第２のスイッチング素子２３、２４としてバイポーラトランジスタを例示したが、これに限るものではなく例えばＭＯＳＦＥＴ、アナログスイッチＩＣ、機械式リレー等、アプリケーション上のＡ／Ｄ変換の要求精度を勘案のうえ満足しうる導通／遮断特性を有する素子であれば自由に使用できることは言うまでもない。

実施の形態３．
次に、この発明の実施の形態３によるＡ／Ｄ変換装置について説明する。図７は、実施の形態３によるＡ／Ｄ変換装置の回路図である。実施の形態３によるＡ／Ｄ変換装置３０は、第１および第２のスイッチング素子２３、２４を電源Ｖｃｃ側に接続したもので、この場合、図４のプルアップ抵抗８はプルダウン抵抗としてグランド側に接続される。なお、その他の構成については実施の形態２と同様であり、同一符号付すことによりその説明を省略する。

この実施の形態３によるＡ／Ｄ変換装置３０においても、実施の形態２によるＡ／Ｄ変換装置２０と同様に動作し、同様の効果を得ることができる。

なお、上記において、この発明の実施の形態１から実施の形態３について説明したが、この発明はこれらに限定されるものでなく、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。

以上、この発明によるＡ／Ｄ変換装置を具体化した実施の形態１から実施の形態３について説明したが、この発明によるＡ／Ｄ変換装置は、以下の特徴を備えるものである。
（１）この発明によるＡ／Ｄ変換装置は、検出すべき対象物のアナログ電気量をディジタル量に変換するＡ／Ｄ変換器と、前記Ａ／Ｄ変換器に複数のアナログ電気量を接続するスイッチング回路と、前記スイッチング回路をそれぞれ独立に制御する制御手段とを備え、前記制御手段は、前記対象物のアナログ電気量を１つずつ独立に前記Ａ／Ｄ変換器へ出力する第１モードと、前記対象物のアナログ電気量を２つ以上同時に前記Ａ／Ｄ変換器へ出力する第２モードと、前記対象物のアナログ電気量を全て出力しない第３モードとを、前記制御手段による前記スイッチング回路を介する切り替えにより発生させ、前記スイッチング回路の切り替え後の所定時間後に前記各モードにおいてＡ／Ｄ変換を行いその値を取得するとともに、前記第１モードの時に前記各対象物のＡ／Ｄ変換値を個別に取得し、前記第２モードの時に前記Ａ／Ｄ変換値に基づいて装置の異常を検出し、前記第３モードの時に前記Ａ／Ｄ変換器に接続される電源電圧を参照して装置の異常を検出することを特徴とする。
この構成によれば、Ａ／Ｄ変換器の数を増やすことなく、多数の取り込み信号対象のアナログ電気信号を順次Ａ／Ｄ変換器でディジタル信号に変換して取り込むことができ、さらに追加回路も不要で故障診断機能を簡単に付加することができる。

（２）また、この発明によるＡ／Ｄ変換装置は、検出すべき対象物のアナログ電気量をディジタル量に変換するＡ／Ｄ変換器と、前記Ａ／Ｄ変換器に接続された複数の対象物のアナログ電気量の生成をそれぞれ独立に制御するスイッチング手段と、前記スイッチング手段のスイッチングタイミングを制御する制御手段とを備え、前記制御手段は、前記対象物のアナログ電気量の生成を１つずつ独立に行う第１モードと、前記対象物のアナログ電気量の生成を２つ以上同時に行う第２モードと、全ての前記対象物からのアナログ電気量生成がない第３モードとを、前記制御手段による前記スイッチング回路を介する切り替えにより発生させ、前記スイッチング回路の切り替え後の所定時間後に前記各モードにおいてＡ／Ｄ変換を行いその値を取得するとともに、前記第１モードの時に前記各対象物のＡ／Ｄ変換値を個別に取得し、前記第２モードの時に前記Ａ／Ｄ変換値に基づいて装置の異常を検出し、前記第３モードの時に前記Ａ／Ｄ変換器に接続される電源電圧を参照して装置の異常を検出することを特徴とする。
この構成によれば、モードを明示的に切り替えて、各モードにおいてＡ／Ｄ変換タイミングに同期して値を取得することにより、第１モードの時に各対象物のＡ／Ｄ変換値を個別に取得しうるとともに、前記第２モードおよび前記第３モードの時に所定内の変換値であることを確認することにより装置の異常を検出することができる。

（３）また、この発明によるＡ／Ｄ変換装置は、検出すべき対象物のアナログ電気量をディジタル量に変換するＡ／Ｄ変換器と、前記Ａ／Ｄ変換器に接続された複数の対象物のアナログ電気量の生成をそれぞれ独立に制御するスイッチング手段と、前記スイッチング手段のスイッチングタイミングを制御する制御手段とを備え、前記制御手段は、前記対象物を１つずつ独立に接地することにより第１モードと成し、前記対象物を２つ以上同時に接地することにより第２モードと成し、前記対象物を全て接地しないことにより第３モードと成し、前記各モードを前記制御手段による前記スイッチング回路を介する切り替えにより発生させ、前記スイッチング回路の切り替え後の所定時間後に前記各モードにおいてＡ／Ｄ変換を行いその値を取得するとともに、前記第１モードの時に前記各対象物のＡ／Ｄ変換値を個別に取得し、前記第２モードの時に前記Ａ／Ｄ変換値に基づいて装置の異常を検出し、前記第３モードの時に前記Ａ／Ｄ変換器に接続される電源電圧を参照して装置の異常を検出することを特徴とする。
この構成によれば、対象物からの電気量の生成をそれぞれ独立に制御しつつ前記Ａ／Ｄ変換器に出力し、前記第１、第２、第３のモードによって各対象物のＡ／Ｄ変換値と、Ａ／Ｄ変換装置の異常を検出することができる。

（４）また、この発明によるＡ／Ｄ変換装置は、検出すべき対象物のアナログ電気量をディジタル量に変換するＡ／Ｄ変換器と、前記Ａ／Ｄ変換器に接続された複数の対象物のアナログ電気量の生成をそれぞれ独立に制御するスイッチング手段と、前記スイッチング手段のスイッチングタイミングを制御する制御手段とを備え、前記制御手段は、前記対象物を１つずつ独立に電源へ接続することにより第１モードと成し、前記対象物を２つ以上同時に電源へ接続することにより第２モードと成し、前記対象物を全て電源へ接続しないことにより第３モードと成し、前記各モードを前記制御手段による前記スイッチング回路を介する切り替えにより発生させ、前記スイッチング回路の切り替え後の所定時間後に前記各モードにおいてＡ／Ｄ変換を行いその値を取得するとともに、前記第１モードの時に前記各対象物のＡ／Ｄ変換値を取得し、前記第２モードの時に前記Ａ／Ｄ変換値に基づいて装置の異常を検出し、前記第３モードの時に前記Ａ／Ｄ変換器に接続される電源電圧を参照して装置の異常を検出することを特徴とする。
この構成によれば、対象物からの電気量の生成をそれぞれ独立に制御しつつ前記Ａ／Ｄ変換器に出力し、前記第１、第２、第３のモードによって各対象物のＡ／Ｄ変換値と、Ａ／Ｄ変換装置の異常を検出することができる。

（５）また、この発明によるＡ／Ｄ変換装置は、前記第２モードの時に、前記対象物が並列に接続された場合のアナログ電気量に対する特性値の換算手段を設け、前記第２のモードにおいて前記対象物の特性値を検出することを特徴とする。
この構成によれば、前記第２のモードにおいても、対象物の特性値を検出することができる。

１ Ａ／Ｄ変換器 ２ 制御部
３ スイッチング回路 ３ａ 第１のスイッチング回路
３ｂ 第２のスイッチング回路 ４ 第１の対象物
５ 第２の対象物 ６ ＣＰＵ
６ａ Ａ／Ｄポート ６ｂ 第１の出力ポート
６ｃ 第２の出力ポート ７ａ 第１の直列抵抗
７ｂ 第２の直列抵抗 ８ プルアップ抵抗
９ コンデンサ １０、２０、３０ Ａ／Ｄ変換装置
２１ 第１のセンサ ２２ 第２のセンサ
２３ 第１のスイッチング素子 ２４ 第２のスイッチング素子

Claims (5)

1. 検出すべき対象物のアナログ電気量をディジタル量に変換するＡ／Ｄ変換器と、前記Ａ／Ｄ変換器に複数のアナログ電気量を接続するスイッチング回路と、前記スイッチング回路をそれぞれ独立に制御する制御手段とを備えたＡ／Ｄ変換装置において、
   前記制御手段は、前記対象物のアナログ電気量を１つずつ独立に前記Ａ／Ｄ変換器へ出力する第１モードと、前記対象物のアナログ電気量を２つ以上同時に前記Ａ／Ｄ変換器へ出力する第２モードと、前記対象物のアナログ電気量を全て出力しない第３モードとを、前記制御手段による前記スイッチング回路を介する切り替えにより発生させ、前記スイッチング回路の切り替え後の所定時間後に前記各モードにおいてＡ／Ｄ変換を行いその値を取得するとともに、前記第１モードの時に前記各対象物のＡ／Ｄ変換値を個別に取得し、前記第２モードの時に前記Ａ／Ｄ変換値に基づいて装置の異常を検出し、前記第３モードの時に前記Ａ／Ｄ変換器に接続される電源電圧を参照して装置の異常を検出することを特徴とするＡ／Ｄ変換装置。
2. 検出すべき対象物のアナログ電気量をディジタル量に変換するＡ／Ｄ変換器と、前記Ａ／Ｄ変換器に接続された複数の対象物のアナログ電気量の生成をそれぞれ独立に制御するスイッチング手段と、前記スイッチング手段のスイッチングタイミングを制御する制御手段とを備えたＡ／Ｄ変換装置において、
   前記制御手段は、前記対象物のアナログ電気量の生成を１つずつ独立に行う第１モードと、前記対象物のアナログ電気量の生成を２つ以上同時に行う第２モードと、全ての前記対象物からのアナログ電気量生成がない第３モードとを、前記制御手段による前記スイッチング回路を介する切り替えにより発生させ、前記スイッチング回路の切り替え後の所定時間後に前記各モードにおいてＡ／Ｄ変換を行いその値を取得するとともに、前記第１モードの時に前記各対象物のＡ／Ｄ変換値を個別に取得し、前記第２モードの時に前記Ａ／Ｄ変換値に基づいて装置の異常を検出し、前記第３モードの時に前記Ａ／Ｄ変換器に接続される電源電圧を参照して装置の異常を検出することを特徴とするＡ／Ｄ変換装置。
3. 検出すべき対象物のアナログ電気量をディジタル量に変換するＡ／Ｄ変換器と、前記Ａ／Ｄ変換器に接続された複数の対象物のアナログ電気量の生成をそれぞれ独立に制御するスイッチング手段と、前記スイッチング手段のスイッチングタイミングを制御する制御手段とを備えたＡ／Ｄ変換装置において、
   前記制御手段は、前記対象物を１つずつ独立に接地することにより第１モードと成し、前記対象物を２つ以上同時に接地することにより第２モードと成し、前記対象物を全て接地しないことにより第３モードと成し、前記各モードを前記制御手段による前記スイッチング回路を介する切り替えにより発生させ、前記スイッチング回路の切り替え後の所定時間後に前記各モードにおいてＡ／Ｄ変換を行いその値を取得するとともに、前記第１モードの時に前記各対象物のＡ／Ｄ変換値を個別に取得し、前記第２モードの時に前記Ａ／Ｄ変換値に基づいて装置の異常を検出し、前記第３モードの時に前記Ａ／Ｄ変換器に接続される電源電圧を参照して装置の異常を検出することを特徴とするＡ／Ｄ変換装置。
4. 検出すべき対象物のアナログ電気量をディジタル量に変換するＡ／Ｄ変換器と、前記Ａ／Ｄ変換器に接続された複数の対象物のアナログ電気量の生成をそれぞれ独立に制御するスイッチング手段と、前記スイッチング手段のスイッチングタイミングを制御する制御手段とを備えたＡ／Ｄ変換装置において、
   前記制御手段は、前記対象物を１つずつ独立に電源へ接続することにより第１モードと成し、前記対象物を２つ以上同時に電源へ接続することにより第２モードと成し、前記対象物を全て電源へ接続しないことにより第３モードと成し、前記各モードを前記制御手段による前記スイッチング回路を介する切り替えにより発生させ、前記スイッチング回路の切り替え後の所定時間後に前記各モードにおいてＡ／Ｄ変換を行いその値を取得するとともに、前記第１モードの時に前記各対象物のＡ／Ｄ変換値を個別に取得し、前記第２モードの時に前記Ａ／Ｄ変換値に基づいて装置の異常を検出し、前記第３モードの時に前記Ａ／Ｄ変換器に接続される電源電圧を参照して装置の異常を検出することを特徴とするＡ／Ｄ変換装置。
5. 前記第２モードの時に、前記対象物が並列に接続された場合のアナログ電気量に対する特性値の換算手段を設け、前記第２のモードにおいて前記対象物の特性値を検出することを特徴とする請求項３または請求項４に記載のＡ／Ｄ変換装置。

Images