JP5315366B2 - 高周波スイッチング回路 - Google Patents
高周波スイッチング回路 Download PDFInfo
- Publication number
- JP5315366B2 JP5315366B2 JP2011029008A JP2011029008A JP5315366B2 JP 5315366 B2 JP5315366 B2 JP 5315366B2 JP 2011029008 A JP2011029008 A JP 2011029008A JP 2011029008 A JP2011029008 A JP 2011029008A JP 5315366 B2 JP5315366 B2 JP 5315366B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency switching
- switching transistor
- channel
- potential
- coupled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 claims abstract description 98
- 238000005513 bias potential Methods 0.000 claims abstract description 77
- 238000007667 floating Methods 0.000 claims description 16
- 108091006146 Channels Proteins 0.000 description 182
- 238000010586 diagram Methods 0.000 description 20
- 230000005540 biological transmission Effects 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 7
- 238000003780 insertion Methods 0.000 description 7
- 230000037431 insertion Effects 0.000 description 7
- 230000003071 parasitic effect Effects 0.000 description 7
- 230000015556 catabolic process Effects 0.000 description 6
- 230000001413 cellular effect Effects 0.000 description 4
- 230000004044 response Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 230000003213 activating effect Effects 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 1
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- XULSCZPZVQIMFM-IPZQJPLYSA-N odevixibat Chemical compound C12=CC(SC)=C(OCC(=O)N[C@@H](C(=O)N[C@@H](CC)C(O)=O)C=3C=CC(O)=CC=3)C=C2S(=O)(=O)NC(CCCC)(CCCC)CN1C1=CC=CC=C1 XULSCZPZVQIMFM-IPZQJPLYSA-N 0.000 description 1
- 238000010791 quenching Methods 0.000 description 1
- 230000000171 quenching effect Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0018—Special modifications or use of the back gate voltage of a FET
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electronic Switches (AREA)
- Transceivers (AREA)
Description
Claims (17)
- 高周波スイッチングトランジスタと制御回路とを備える高周波スイッチング回路であって、
上記高周波スイッチングトランジスタのチャネル経路を介して、高周波信号経路がのびており、
上記制御回路は、上記制御回路が受信した制御信号に応じて、少なくとも2つの異なるバイアス電位を、上記高周波スイッチングトランジスタの基板に印加するように構成され、
上記高周波スイッチングトランジスタのバイアス電位は、上記高周波スイッチングトランジスタのスイッチ状態には無関係である、高周波スイッチング回路。 - 上記制御回路は、切換可能な電圧源を備え、上記切換可能な電圧源は、上記少なくとも2つの異なるバイアス電位を供給するように構成されている、請求項1に記載の高周波スイッチング回路。
- 上記切換可能な電圧源は、第1の出力部および第2の出力部を有する電荷ポンプを備えており、
上記電荷ポンプの第1の出力部は、上記少なくとも2つの異なるバイアス電位のうちの第1のバイアス電位を供給するように構成されており、
上記電荷ポンプの第2の出力部は、少なくとも2つの異なるバイアス電位のうちの第2のバイアス電位を供給するように構成されており、
上記制御回路は、上記高周波スイッチングトランジスタの基板を、上記制御信号に応じて、選択的に、上記第1の出力部または上記第2の出力部に接続するように構成されている、請求項2に記載の高周波スイッチング回路。 - 上記電荷ポンプは、上記少なくとも2つの異なるバイアス電位を同時に供給するように構成されており、
上記電荷ポンプの第1の出力部は、スイッチ状態信号に応じて、選択的に、上記高周波スイッチングトランジスタのゲートにゲート電位を供給するように構成されている、請求項3に記載の高周波スイッチング回路。 - 上記第2のバイアス電位と、上記高周波スイッチング回路のグランド端子に印加されたグランド電位との間の電位差は、上記第1のバイアス電位と上記グランド電位との間の電位差よりも大きい、請求項4に記載の高周波スイッチング回路。
- 上記制御回路は、
第1の制御回路スイッチングトランジスタと、
第2の制御回路スイッチングトランジスタと、
インバータとをさらに備え、
上記インバータは、上記インバータの入力部において、上記制御信号を受信し、上記インバータの出力部において、上記制御信号の逆の形を供給するように構成されており、
上記第1の制御回路スイッチングトランジスタのゲートは、上記インバータの入力部に結合されており、
上記第1の制御回路スイッチングトランジスタの第1のチャネル端子は、上記電荷ポンプの第2の出力部に結合されており、
上記第1の制御回路スイッチングトランジスタの第2のチャネル端子は、上記高周波スイッチングトランジスタの基板に結合されており、
上記第2の制御回路スイッチングトランジスタのゲートは、上記インバータの出力部に結合されており、
上記第2の制御回路スイッチングトランジスタの第1のチャネル端子は、上記電荷ポンプの第1の出力部に結合されており、
上記第2の制御回路スイッチングトランジスタの第2のチャネル端子は、上記高周波スイッチングトランジスタの基板に結合されている、請求項4に記載の高周波スイッチング回路。 - 上記少なくとも2つのバイアス電位は、上記第1のバイアス電位が上記高周波スイッチングトランジスタの基板に印加されるときよりも、上記第2のバイアス電位が上記高周波スイッチングトランジスタの基板に印加されるときに、上記高周波スイッチング回路の相互変調歪みが少なくなり、上記第2のバイアス電位が上記高周波スイッチングトランジスタの基板に印加される時よりも、上記第1のバイアス電位が上記高周波スイッチングトランジスタの基板に印加されるときに、上記高周波スイッチング回路の電力消費が低くなるように選択される、請求項5に記載の高周波スイッチング回路。
- 第1の高周波スイッチングトランジスタと第2の高周波スイッチングトランジスタとを備える、請求項1に記載の高周波スイッチング回路であって、
上記第1の高周波スイッチングトランジスタは、第1のチャネル端子および第2のチャネル端子を備え、上記第1の高周波スイッチングトランジスタのチャネル経路を介して、高周波信号経路がのびており、
上記高周波信号経路は、上記第2の高周波スイッチングトランジスタのチャネル経路を介してのびており、
上記第1の高周波スイッチングトランジスタの第2のチャネル端子は、第1のチャネル抵抗を介して、電位ノードに結合されており、
上記第2の高周波スイッチングトランジスタの第1のチャネル端子は、上記第1の高周波スイッチングトランジスタの第2のチャネル端子に結合されており、
上記第2の高周波スイッチングトランジスタの第2のチャネル端子は、上記電位ノードに結合されており、
上記高周波スイッチング回路は、選択的に、上記電位ノードを所定の電位まで引き寄せるか、または、上記電位ノードをフローティングした状態に維持するように構成されている、高周波スイッチング回路。 - 上記高周波スイッチング回路は、上記第1の高周波スイッチングトランジスタのチャネル経路および上記第2の高周波スイッチングトランジスタのチャネル経路が、高インピーダンス状態にあるときに、上記電位ノードを上記所定の電位まで引き寄せて、上記第1の高周波スイッチングトランジスタのチャネル領域および第2の高周波スイッチングトランジスタのチャネル領域を空乏化すると共に、上記第1の高周波スイッチングトランジスタのチャネル経路および上記第2の高周波スイッチングトランジスタのチャネル経路が、低インピーダンス状態にあるときに、上記電位ノードをフローティングした状態に維持して、上記第1の高周波スイッチングトランジスタのチャネル領域および第2の高周波スイッチングトランジスタのチャネル領域を空乏化しないように構成されている、請求項8に記載の高周波スイッチング回路。
- 上記第1の高周波スイッチングトランジスタのゲートは、上記高周波スイッチング回路の第1のスイッチ状態信号線に、第1のゲート抵抗を介して結合されており、
上記第2の高周波スイッチングトランジスタのゲートは、上記高周波スイッチング回路の第1のスイッチ状態信号線に、第2のゲート抵抗を介して結合されており、
上記第1のスイッチ状態信号線は、スイッチ状態信号を受信して、上記第1の高周波スイッチングトランジスタのチャネル経路および第2の高周波スイッチングトランジスタのチャネル経路を、選択的に、低インピーダンス状態または高インピーダンス状態にするように構成されている、請求項8に記載の高周波スイッチング回路。 - 第3の高周波スイッチングトランジスタと、
第4の高周波スイッチングトランジスタと、
スイッチ状態制御回路とをさらに備え、
上記第3の高周波スイッチングトランジスタの第1のチャネル端子は、上記電位ノードに結合されており、
上記第3の高周波スイッチングトランジスタの第2のチャネル端子は、第2のチャネル抵抗を介して、上記電位ノードに結合されており、
上記第3の高周波スイッチングトランジスタのゲートは、第3のゲート抵抗を介して、第2のスイッチ状態信号線に結合されており、
上記第4の高周波スイッチングトランジスタの第1のチャネル端子は、上記第3の高周波スイッチングトランジスタの第2のチャネル端子に結合されており、
上記第4の高周波スイッチングトランジスタの第2のチャネル端子は、基準電位ノードに結合されており、
上記第4の高周波スイッチングトランジスタのゲートは、第4のゲート抵抗を介して、上記第2のスイッチ状態信号線に結合されており、
上記スイッチ状態制御回路は、少なくとも異なる2つの電位を、選択的に、上記第1のスイッチ状態信号線および上記第2のスイッチ状態信号線に印加して、選択的に、上記第1の高周波スイッチングトランジスタのチャネル経路および上記第2の高周波スイッチングトランジスタのチャネル経路が低インピーダンス状態にあるときに、上記第3の高周波スイッチングトランジスタのチャネル経路および上記第4の高周波スイッチングトランジスタのチャネル経路を、高インピーダンス状態にするか、または、上記第1の高周波スイッチングトランジスタのチャネル経路および上記第2の高周波スイッチングトランジスタのチャネル経路が高インピーダンス状態にあるときに、上記第3の高周波スイッチングトランジスタのチャネル経路および上記第4の高周波スイッチングトランジスタのチャネル経路を、低インピーダンス状態にするように構成されている、請求項10に記載の高周波スイッチング回路。 - 上記第1の高周波スイッチングトランジスタの第1のチャネル端子は、上記高周波スイッチング回路の第1の高周波信号コネクタに結合されており、
上記第2の高周波スイッチングトランジスタの第2のチャネル端子は、上記高周波スイッチング回路の第2の高周波信号コネクタに結合されている、請求項8に記載の高周波スイッチング回路。 - 上記高周波スイッチング回路は、第1の高周波スイッチングトランジスタのチャネル経路および第2の高周波スイッチングトランジスタのチャネル経路が高インピーダンス状態にあるときに、少なくとも上記第4の高周波スイッチングトランジスタのチャネル経路を低インピーダンス状態にすることによって、上記電位ノードと上記基準電位ノードとの間にDC経路を形成するように構成されている、請求項11に記載の高周波スイッチング回路。
- 上記基準電位ノードの電位は、上記電位ノードと上記基準電位ノードとの間に上記DC経路が形成される時に、上記第1の高周波スイッチングトランジスタのチャネル領域および上記第2の高周波スイッチングトランジスタのチャネル領域が空乏化されるように、選択される、請求項13に記載の高周波スイッチング回路。
- 請求項1に記載の高周波スイッチング回路であって、
上記制御回路は、
第1の制御回路スイッチングトランジスタと、
第2の制御回路スイッチングトランジスタと、
インバータと、
電荷ポンプとを備え、
上記電荷ポンプは、第1の出力部および第2の出力部を有し、上記第1の出力部は、上記少なくとも2つの異なるバイアス電位のうちの第1のバイアス電位を供給するように構成されており、上記第2の出力部は、上記少なくとも2つの異なるバイアス電位のうちの第2のバイアス電位を供給するように構成されており、上記第2のバイアス電位と、上記高周波スイッチング回路のグランド端子に印加されたグランド電位との間の電位差は、上記第1のバイアス電位と上記グランド電位との間の電位差よりも大きく、
上記インバータは、上記インバータの入力部において、上記制御信号を受信し、上記インバータの出力部において、上記制御信号を逆転した信号バージョンを供給するように構成されており、
上記第1の制御回路スイッチングトランジスタのゲートは、上記インバータの入力部に結合されており、
上記第1の制御回路スイッチングトランジスタの第1のチャネル端子は、上記電荷ポンプの第2の出力部に結合されており、
上記第1の制御回路スイッチングトランジスタの第2のチャネル端子は、上記高周波スイッチングトランジスタの基板に結合されており、
上記第2の制御回路スイッチングトランジスタのゲートは、上記インバータの出力部に結合されており、
上記第2の制御回路スイッチングトランジスタの第1のチャネル端子は、上記電荷ポンプの第1の出力部に結合されており、
上記第2の制御回路スイッチングトランジスタの第2のチャネル端子は、上記高周波スイッチングトランジスタの基板に結合されており、
上記電荷ポンプの第1の出力部は、スイッチ状態信号に応じて、選択的に、上記高周波スイッチングトランジスタのゲートに、ゲート電位を供給するように構成されており、
上記第1のバイアス電位および上記第2のバイアス電位は、上記第1のバイアス電位が上記高周波スイッチングトランジスタの基板に印加されるときよりも、上記第2のバイアス電位が上記高周波スイッチングトランジスタの基板に印加されるときに、上記高周波スイッチング回路の相互変調歪みが少なくなり、上記第2のバイアス電位が上記高周波スイッチングトランジスタの基板に印加されるときよりも、上記第1のバイアス電位が上記高周波スイッチングトランジスタの基板に印加されるときに、上記高周波スイッチング回路の電流消費が低くなるように選択される、高周波スイッチング回路。 - 第3の高周波スイッチングトランジスタと、
第4の高周波スイッチングトランジスタと、
スイッチ状態制御回路とを備える、高周波スイッチング回路であって、
上記第1の高周波スイッチングトランジスタのチャネル経路および上記第2の高周波スイッチングトランジスタのチャネル経路を介して、高周波直列信号経路がのびており、
上記第3の高周波スイッチングトランジスタのチャネル経路および上記第4の高周波スイッチングトランジスタのチャネル経路を介して、高周波分流信号経路がのびており、
上記第1の高周波スイッチングトランジスタの第1のチャネル端子は、上記高周波スイッチング回路の第1の高周波信号コネクタに結合されており、
上記第1の高周波スイッチングトランジスタのゲートは、第1のゲート抵抗を介して、上記高周波スイッチング回路の第1のスイッチ状態信号線に結合されており、
上記第2の高周波スイッチングトランジスタの第1のチャネル端子は、上記第1の高周波スイッチングトランジスタの第2のチャネル端子に結合されており、
上記第2の高周波スイッチングトランジスタのゲートは、第2のゲート抵抗を介して、上記第1のスイッチ状態信号線に結合されており、
上記第3の高周波スイッチングトランジスタの第1のチャネル端子は、上記電位ノードに結合されており、
上記第3の高周波スイッチングトランジスタの第2のチャネル端子は、第2のチャネル抵抗を介して、上記電位ノードに結合されており、
上記第3の高周波スイッチングトランジスタのゲートは、第3のゲート抵抗を介して、第2のスイッチ状態信号線に結合されており、
上記第4の高周波スイッチングトランジスタの第1のチャネル端子は、上記第3の高周波スイッチングトランジスタの第2のチャネル端子に結合されており、
上記第4の高周波スイッチングトランジスタの第2のチャネル端子は、基準電位ノードに結合されており、
上記第4の高周波スイッチングトランジスタのゲートは、第4のゲート抵抗を介して、上記第2のスイッチ状態信号線に結合されており、
上記スイッチ状態制御回路は、少なくとも異なる2つの電位を、選択的に、上記第1のスイッチ状態信号線および上記第2のスイッチ状態信号線に印加して、選択的に、上記第1の高周波スイッチングトランジスタのチャネル経路および上記第2の高周波スイッチングトランジスタのチャネル経路が低インピーダンス状態にあるときに、上記第3の高周波スイッチングトランジスタのチャネル経路および上記第4の高周波スイッチングトランジスタのチャネル経路を、高インピーダンス状態にするか、または、上記第1の高周波スイッチングトランジスタのチャネル経路および上記第2の高周波スイッチングトランジスタのチャネル経路が高インピーダンス状態にあるときに、上記第3の高周波スイッチングトランジスタのチャネル経路および上記第4の高周波スイッチングトランジスタのチャネル経路を、低インピーダンス状態にするように構成されており、
上記高周波スイッチング回路は、上記第1の高周波スイッチングトランジスタのチャネル経路および第2の高周波スイッチングトランジスタのチャネル経路が高インピーダンス状態にあるときに、少なくとも上記第4の高周波スイッチングトランジスタのチャネル経路を低インピーダンス状態にすることによって、上記電位ノードと上記基準電位ノードとの間にDC経路を形成するように構成されており、
上記基準電位ノードの電位は、上記電位ノードと上記基準電位ノードとの間に上記DC経路が形成されるときに、上記第1の高周波スイッチングトランジスタのチャネル経路および上記第2の高周波スイッチングトランジスタのチャネル経路が空乏化されるように、選択される、請求項8に記載の高周波スイッチング回路。 - 請求項1に記載の高周波スイッチング回路とプロセッサとを備える携帯電話であって、
上記プロセッサは、上記携帯電話の状態に応じて、上記高周波スイッチング回路に上記制御信号を供給するように構成されており、
上記携帯電話が第2の状態にあるときよりも、第1の状態にあるときに、上記携帯電話の相互変調歪みが少なく、
上記携帯電話が第1の状態にあるときよりも、第2の状態にあるときに、上記携帯電話の電流消費が低い、携帯電話。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/704,737 US9570974B2 (en) | 2010-02-12 | 2010-02-12 | High-frequency switching circuit |
US12/704,737 | 2010-02-12 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013142817A Division JP5612734B2 (ja) | 2010-02-12 | 2013-07-08 | 高周波スイッチング回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011193449A JP2011193449A (ja) | 2011-09-29 |
JP5315366B2 true JP5315366B2 (ja) | 2013-10-16 |
Family
ID=44317418
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011029008A Active JP5315366B2 (ja) | 2010-02-12 | 2011-02-14 | 高周波スイッチング回路 |
JP2013142817A Active JP5612734B2 (ja) | 2010-02-12 | 2013-07-08 | 高周波スイッチング回路 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013142817A Active JP5612734B2 (ja) | 2010-02-12 | 2013-07-08 | 高周波スイッチング回路 |
Country Status (3)
Country | Link |
---|---|
US (3) | US9570974B2 (ja) |
JP (2) | JP5315366B2 (ja) |
DE (1) | DE102011003880B4 (ja) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8624678B2 (en) | 2010-12-05 | 2014-01-07 | Rf Micro Devices (Cayman Islands), Ltd. | Output stage of a power amplifier having a switched-bulk biasing and adaptive biasing |
US8604873B2 (en) | 2010-12-05 | 2013-12-10 | Rf Micro Devices (Cayman Islands), Ltd. | Ground partitioned power amplifier for stable operation |
US8766724B2 (en) | 2010-12-05 | 2014-07-01 | Rf Micro Devices (Cayman Islands), Ltd. | Apparatus and method for sensing and converting radio frequency to direct current |
US8629725B2 (en) | 2010-12-05 | 2014-01-14 | Rf Micro Devices (Cayman Islands), Ltd. | Power amplifier having a nonlinear output capacitance equalization |
US8710900B2 (en) * | 2012-03-22 | 2014-04-29 | Fairchild Semiconductor Corporation | Methods and apparatus for voltage selection for a MOSFET switch device |
US8843083B2 (en) | 2012-07-09 | 2014-09-23 | Rf Micro Devices (Cayman Islands), Ltd. | CMOS switching circuitry of a transmitter module |
US8731490B2 (en) | 2012-07-27 | 2014-05-20 | Rf Micro Devices (Cayman Islands), Ltd. | Methods and circuits for detuning a filter and matching network at the output of a power amplifier |
US8975923B2 (en) * | 2012-08-20 | 2015-03-10 | Fairchild Semiconductor Corporation | Protective multiplexer |
US9214932B2 (en) * | 2013-02-11 | 2015-12-15 | Triquint Semiconductor, Inc. | Body-biased switching device |
US9515645B2 (en) | 2014-06-03 | 2016-12-06 | Infineon Technologies Ag | System and method for a radio frequency switch |
US20150381160A1 (en) * | 2014-06-26 | 2015-12-31 | Infineon Technologies Ag | Robust multiplexer, and method for operating a robust multiplexer |
CN106027015B (zh) | 2015-03-24 | 2020-02-28 | 快捷半导体(苏州)有限公司 | 增强型保护性多路复用器 |
US9400546B1 (en) * | 2015-06-19 | 2016-07-26 | Cypress Semiconductor Corporation | Low-power implementation of Type-C connector subsystem |
US10541682B2 (en) * | 2016-11-10 | 2020-01-21 | Skyworks Solutions, Inc. | Manifolded gate resistance network |
US11848697B2 (en) * | 2019-06-07 | 2023-12-19 | Semiconductor Energy Laboratory Co., Ltd. | Communication device and electronic device |
US11018663B2 (en) * | 2019-09-20 | 2021-05-25 | Texas Instruments Incorporated | Linear switch circuits and methods |
US11380970B2 (en) * | 2020-01-23 | 2022-07-05 | Psemi Corporation | Antenna port termination in absence of power supply |
US11700028B2 (en) * | 2020-02-26 | 2023-07-11 | Dsp Group Ltd. | Transmit receive radio frequency switch |
WO2023223938A1 (ja) * | 2022-05-17 | 2023-11-23 | 株式会社村田製作所 | 増幅回路および通信装置 |
KR102656836B1 (ko) * | 2022-07-11 | 2024-04-16 | 성균관대학교산학협력단 | 고정 기생 커패시턴스를 갖는 스위칭 장치 |
Family Cites Families (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5471414A (en) * | 1993-03-17 | 1995-11-28 | Intel Corporation | Fast static CMOS adder |
US5883541A (en) | 1997-03-05 | 1999-03-16 | Nec Corporation | High frequency switching circuit |
JP3814385B2 (ja) | 1997-10-14 | 2006-08-30 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
US6249027B1 (en) * | 1998-06-08 | 2001-06-19 | Sun Microsystems, Inc. | Partially depleted SOI device having a dedicated single body bias means |
JP3426993B2 (ja) | 1999-02-03 | 2003-07-14 | 三洋電機株式会社 | スイッチ回路装置 |
JP3239867B2 (ja) * | 1998-12-17 | 2001-12-17 | 日本電気株式会社 | 半導体装置 |
JP2001339045A (ja) | 2000-05-25 | 2001-12-07 | Hitachi Ltd | 半導体集積回路装置 |
JP3736356B2 (ja) | 2001-02-01 | 2006-01-18 | 日本電気株式会社 | 高周波スイッチ回路 |
US6621325B2 (en) * | 2001-09-18 | 2003-09-16 | Xilinx, Inc. | Structures and methods for selectively applying a well bias to portions of a programmable device |
AU2003213833A1 (en) * | 2002-03-11 | 2003-09-29 | Fairchild Semiconductor Corporation | Drain activated/deactivated ac coupled bandpass rf switch |
JP3790227B2 (ja) | 2003-04-16 | 2006-06-28 | 松下電器産業株式会社 | 高周波スイッチ回路 |
US7120399B2 (en) * | 2003-04-25 | 2006-10-10 | Broadcom Corporation | High speed CMOS transmit-receive antenna switch |
JP2005006072A (ja) * | 2003-06-12 | 2005-01-06 | Matsushita Electric Ind Co Ltd | 高周波スイッチ装置および半導体装置 |
FI20031922A0 (fi) * | 2003-12-30 | 2003-12-30 | Nokia Corp | Menetelmä, järjestelmä ja tietokoneohjelma resurssien kontrolloimiseksi langattomassa viestintäjärjestelmässä |
DE102005049247B4 (de) * | 2004-11-05 | 2018-06-07 | Infineon Technologies Ag | Hochfrequenzschalttransistor und Hochfrequenzschaltung |
US20060132218A1 (en) * | 2004-12-20 | 2006-06-22 | Tschanz James W | Body biasing methods and circuits |
JP2006196802A (ja) * | 2005-01-17 | 2006-07-27 | Sony Corp | 半導体装置および半導体装置の製造方法 |
JP2006304013A (ja) | 2005-04-21 | 2006-11-02 | Matsushita Electric Ind Co Ltd | スイッチ回路 |
JP2006332416A (ja) * | 2005-05-27 | 2006-12-07 | Nec Electronics Corp | 半導体装置 |
US7890891B2 (en) * | 2005-07-11 | 2011-02-15 | Peregrine Semiconductor Corporation | Method and apparatus improving gate oxide reliability by controlling accumulated charge |
US7910993B2 (en) * | 2005-07-11 | 2011-03-22 | Peregrine Semiconductor Corporation | Method and apparatus for use in improving linearity of MOSFET's using an accumulated charge sink |
US7890063B2 (en) * | 2006-10-03 | 2011-02-15 | Samsung Electro-Mechanics | Systems, methods, and apparatuses for complementary metal oxide semiconductor (CMOS) antenna switches using body switching in multistacking structure |
US7848712B2 (en) * | 2007-05-03 | 2010-12-07 | Intel Corporation | CMOS RF switch for high-performance radio systems |
JP2009065304A (ja) * | 2007-09-05 | 2009-03-26 | Panasonic Corp | 高周波スイッチ装置 |
TW200950366A (en) * | 2008-05-21 | 2009-12-01 | Ralink Technology Corp | RF transceiver of a T/R switch circuit with high power-handling capability |
JP2010028304A (ja) | 2008-07-16 | 2010-02-04 | Toshiba Corp | 高周波信号用スイッチ回路 |
-
2010
- 2010-02-12 US US12/704,737 patent/US9570974B2/en active Active
-
2011
- 2011-02-09 DE DE102011003880.9A patent/DE102011003880B4/de active Active
- 2011-02-14 JP JP2011029008A patent/JP5315366B2/ja active Active
-
2013
- 2013-06-14 US US13/918,319 patent/US9246483B2/en not_active Expired - Fee Related
- 2013-07-08 JP JP2013142817A patent/JP5612734B2/ja active Active
-
2016
- 2016-04-22 US US15/136,350 patent/US20160241140A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20160241140A1 (en) | 2016-08-18 |
JP5612734B2 (ja) | 2014-10-22 |
US20130278323A1 (en) | 2013-10-24 |
DE102011003880A1 (de) | 2011-08-18 |
DE102011003880B4 (de) | 2016-12-29 |
US9570974B2 (en) | 2017-02-14 |
JP2013240095A (ja) | 2013-11-28 |
JP2011193449A (ja) | 2011-09-29 |
US9246483B2 (en) | 2016-01-26 |
US20110199146A1 (en) | 2011-08-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5315366B2 (ja) | 高周波スイッチング回路 | |
CN108880520B (zh) | 用于射频开关的***和方法 | |
US8058922B2 (en) | Switch with improved biasing | |
US9143184B2 (en) | Radio frequency multi-port switches | |
US8400205B2 (en) | Apparatus and method for linearizing field effect transistors in the OHMIC region | |
US9209800B2 (en) | High freuency semiconductor switch and wireless device | |
US20060119451A1 (en) | Switching circuits | |
JP5677930B2 (ja) | 半導体スイッチ及び無線機器 | |
US20100225378A1 (en) | Radio frequency switching circuit and semiconductor device | |
JP2010220200A (ja) | 導通切替回路、導通切替回路ブロック、及び導通切替回路の動作方法 | |
US8818298B2 (en) | High frequency switch | |
JP4811155B2 (ja) | 半導体スイッチ回路並びに通信機器 | |
WO2019104015A1 (en) | High power silicon on insulator switch | |
JP5652946B2 (ja) | 高周波スイッチ | |
US20170237423A1 (en) | High Frequency Absorptive Switch Architecture | |
US8829977B2 (en) | High frequency switch including diode-connected transistor connected to gate of transistor forming or blocking high frequency signal flow path | |
US8686882B2 (en) | High-frequency semiconductor switch and terminal device | |
KR101952855B1 (ko) | 아이솔레이션이 개선된 고주파 스위치 회로 | |
KR20140086487A (ko) | 고주파 스위치 회로 | |
JP2008017170A (ja) | 半導体スイッチ回路並びに通信機器 | |
KR20150067615A (ko) | 과전압 보호기능을 갖는 고주파 스위치 회로 | |
JP2013016975A (ja) | 半導体スイッチ及び無線機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121211 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130311 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130611 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130708 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5315366 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |