WO2023223938A1 - 増幅回路および通信装置 - Google Patents

増幅回路および通信装置 Download PDF

Info

Publication number
WO2023223938A1
WO2023223938A1 PCT/JP2023/017742 JP2023017742W WO2023223938A1 WO 2023223938 A1 WO2023223938 A1 WO 2023223938A1 JP 2023017742 W JP2023017742 W JP 2023017742W WO 2023223938 A1 WO2023223938 A1 WO 2023223938A1
Authority
WO
WIPO (PCT)
Prior art keywords
terminal
amplifier
circuit
substrate
switch
Prior art date
Application number
PCT/JP2023/017742
Other languages
English (en)
French (fr)
Inventor
直樹 森河
大介 渡邊
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Publication of WO2023223938A1 publication Critical patent/WO2023223938A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits

Definitions

  • the present invention relates to an amplifier circuit that amplifies high frequency signals and a communication device.
  • Patent Document 1 discloses a front-end circuit that switches and transmits high-frequency signals of multiple bands.
  • the above front-end circuit includes an antenna switch, a plurality of filters corresponding to a plurality of bands, a semiconductor switch (LNA switch) that switches connection and disconnection between a low noise amplifier (LNA) and the plurality of filters, and a low noise amplifier. They are arranged in this order. According to this, it becomes possible to control transmission and non-transmission of high frequency signals of arbitrary bands.
  • LNA switch semiconductor switch
  • the present invention was made to solve the above problems, and an object of the present invention is to provide a small-sized amplifier circuit and a communication device that can transmit high-frequency signals with low loss.
  • an amplifier circuit includes a first input terminal into which a high frequency signal is input, an amplifier that amplifies the high frequency signal, and a connection between the amplifier and the first input terminal.
  • a bias circuit that supplies a direct current bias voltage to the amplifier;
  • the switch circuit has a first terminal connected to the amplifier; a second terminal connected to the first input terminal;
  • a first switch including a transistor having a control terminal and a first substrate of a first conductivity type, and switching between connecting and disconnecting the first terminal and the second terminal based on a voltage applied to the first control terminal;
  • the bias circuit, the first terminal, and the first substrate are connected in a DC manner.
  • FIG. 1 is a circuit configuration diagram of an amplifier circuit and a communication device according to an embodiment.
  • FIG. 2A is a diagram showing part of the circuit configuration of the switch circuit and peripheral circuits according to the embodiment.
  • FIG. 2B is a schematic cross-sectional view of a transistor that constitutes the switch circuit according to the embodiment.
  • FIG. 3 is a diagram showing part of the circuit configuration of a switch circuit and peripheral circuits according to a comparative example.
  • FIG. 4 is a diagram showing part of the circuit configuration of a switch circuit and peripheral circuits according to a modification.
  • FIG. 5 is a diagram showing circuit states of a switch circuit and peripheral circuits during signal transmission according to a modification.
  • a and B are connected does not only mean that A and B are in contact with each other, but also means that A and B are connected to conductive electrodes, conductive terminals, Defined as including being electrically connected via wiring or other circuit components.
  • connected between A and B means connected to both A and B between A and B.
  • a "route” is a transmission line composed of wiring through which a high-frequency signal propagates, electrodes directly connected to the wiring, and terminals directly connected to the wiring or the electrodes. means.
  • FIG. 1 is a circuit configuration diagram of an amplifier circuit 1 and a communication device 4 according to an embodiment.
  • the communication device 4 includes an amplifier circuit 1, an antenna 2, and an RF signal processing circuit (RFIC) 3.
  • RFIC RF signal processing circuit
  • the amplifier circuit 1 transmits a high frequency signal between the antenna 2 and the RFIC 3.
  • the detailed circuit configuration of the amplifier circuit 1 will be described later.
  • the antenna 2 is connected to the antenna connection terminal 100 of the amplifier circuit 1, transmits the high frequency signal output from the amplifier circuit 1, and also receives a high frequency signal from the outside and outputs it to the amplifier circuit 1.
  • the RFIC 3 is an example of a signal processing circuit that processes high frequency signals. Specifically, the RFIC 3 processes the received signal input via the receiving path of the amplifier circuit 1 by down-converting, etc., and sends the received signal generated by the signal processing to a baseband signal processing circuit (BBIC, (not shown). Further, the RFIC 3 processes the transmission signal input from the BBIC by up-converting or the like, and outputs the transmission signal generated by the signal processing to the transmission path of the amplifier circuit 1. Furthermore, the RFIC 3 includes a control section that controls the switches, amplifiers, bias circuits, etc. included in the amplifier circuit 1. The control unit of the RFIC 3 controls, for example, the power supply voltage and bias voltage supplied to each amplifier included in the amplifier circuit 1. Specifically, RFIC 3 outputs a digital control signal to bias circuits 61 and 62. A bias voltage set by the digital control signal is supplied to bias circuits 61 and 62 of each amplifier in the amplifier circuit 1.
  • BBIC baseband signal processing circuit
  • control unit of the RFIC 3 may be implemented outside the RFIC 3, for example, in the BBIC or the amplifier circuit 1.
  • the amplifier circuit 1 includes low noise amplifiers 11 and 12, switch circuits 20 and 30, bias circuits 61 and 62, and filters 41, 42, 43, 44, 45, 46, 47, and 48. , inductors 51, 52, and 53, an antenna connection terminal 100, and high frequency output terminals 110 and 120.
  • the antenna connection terminal 100 is an example of a first input terminal into which a high frequency signal is input, and is connected to the antenna 2.
  • High frequency output terminals 110 and 120 are connected to RFIC3.
  • the low noise amplifier 11 is an example of an amplifier that amplifies a high frequency signal, and has an input end connected to the terminal 30a of the switch circuit 30 via an inductor 51, and an output end connected to the high frequency output terminal 110.
  • the low noise amplifier 12 is an example of an amplifier that amplifies a high frequency signal, and has an input end connected to the terminal 30b of the switch circuit 30 via an inductor 52, and an output end connected to the high frequency output terminal 120.
  • the switch circuit 30 is connected between the low noise amplifiers 11 and 12 and the antenna connection terminal 100.
  • the switch circuit 30 has terminals 30a (first terminal), 30b (first terminal), 30c (second terminal), 30d, 30e, 30f and 30g. 30g, and connect and disconnect terminal 30b with each of terminals 30c, 30d, 30e, 30f, and 30g.
  • the switch circuit 30 has transistors connected to each of the terminals 30a to 30g.
  • the bias circuit 61 supplies a DC bias voltage to the low noise amplifier 11.
  • Bias circuit 62 supplies DC bias voltage to low noise amplifier 12. Further, the bias circuit 61 supplies a DC bias voltage to the transistor connected to the terminal 30a via the low noise amplifier 11, the inductor 51, and the terminal 30a. Further, the bias circuit 62 supplies a DC bias voltage to the transistor connected to the terminal 30b via the low noise amplifier 12, the inductor 52, and the terminal 30b.
  • the switch circuit 20 is connected between the antenna connection terminal 100 and the filters 41 to 48.
  • the switch circuit 20 has terminals 20a, 20b, 20c, 20d, 20e, and 20f, and switches connection and disconnection between the terminal 20a and each of the terminals 20b, 20c, 20d, 20e, and 20f.
  • the filter 41 is a reception filter whose passband includes a downlink operating band of band A of FDD (Frequency Division Duplex).
  • the filter 42 is a transmission filter whose passband includes the band A uplink operating band.
  • the output end of filter 42 and the input end of filter 41 are connected to antenna connection terminal 100 via terminal 20b, and the output end of filter 41 is connected to terminal 30c.
  • the filter 43 is a reception filter whose passband includes the FDD band B downlink operation band.
  • the filter 44 is a transmission filter whose passband includes the band B uplink operating band.
  • the output end of filter 44 and the input end of filter 43 are connected to antenna connection terminal 100 via terminal 20c, and the output end of filter 43 is connected to terminal 30d.
  • the filter 45 is a reception filter whose passband includes the FDD band C downlink operating band.
  • the filter 46 is a transmission filter whose passband includes the band C uplink operating band.
  • the output end of filter 46 and the input end of filter 45 are connected to antenna connection terminal 100 via terminal 20d, and the output end of filter 45 is connected to terminal 30e.
  • the filter 47 is a transmitting/receiving filter whose pass band includes band D of TDD (Time Division Duplex). One end of the filter 47 is connected to the antenna connection terminal 100 via the terminal 20e, and the other end of the filter 47 is connected to the terminal 30f.
  • TDD Time Division Duplex
  • the filter 48 is a transmitting/receiving filter whose passband includes TDD band E. One end of the filter 48 is connected to the antenna connection terminal 100 via the terminal 20f, and the other end of the filter 48 is connected to the terminal 30g.
  • each of the filters 44 to 48 may be connected to an antenna connection terminal (second input terminal) different from the antenna connection terminal 100 via the switch circuit 20.
  • At least one of the filters 41, 43, 45, 47, and 48 is preferably an elastic wave filter.
  • the elastic wave filter since the elastic wave filter has a capacitive structure, it does not pass the DC bias voltage supplied from the bias circuits 61 and 62, so the DC bias voltage leaks from the switch circuit 30 to the antenna connection terminal 100 side. can be prevented from happening.
  • the FDD band and TDD band are defined by standards organizations such as 3GPP (3rd Generation Partnership Project) (registered trademark), IEEE ( means a frequency band predefined by the Institute of Electrical and Electronics Engineers, etc.).
  • the communication system includes, for example, a 4G (4th Generation)-LTE (Long Term Evolution) system, a 5G (5th Generation)-NR (New Radio) system, and a WLAN (Wireless Local Area Network) system. It can be used, but is not limited to these.
  • the inductor 51 has one end connected to the terminal 30a and the other end connected to the low-noise amplifier 11, and performs impedance matching between the low-noise amplifier 11, the switch circuit 30, and the filters 41 to 48.
  • the inductor 52 has one end connected to the terminal 30b and the other end connected to the low noise amplifier 12, and performs impedance matching between the low noise amplifier 12, the switch circuit 30, and the filters 41 to 48.
  • Inductor 53 is connected between the path connecting antenna connection terminal 100 and terminal 20a and the ground, and performs impedance matching between antenna 2, switch circuit 20, and filters 41 to 48.
  • no inductor is connected between the path connecting the terminal 30a and the low-noise amplifier 11 and the ground. Furthermore, no inductor is connected between the path connecting the terminal 30b and the low-noise amplifier 12 and the ground, and the connection is made with a connecting member such as an electrode or a via conductor. According to this, a DC bias voltage can be supplied from the bias circuit 61 via the low noise amplifier 11 and the terminal 30a to the transistor connected to the terminal 30a, and the DC bias voltage can be supplied from the bias circuit 62 via the low noise amplifier 12 and the terminal 30b. Thus, a DC bias voltage can be supplied to the transistor connected to the terminal 30b.
  • the amplifier circuit 1 only needs to include at least the low-noise amplifier 11, the switch circuit 30, the bias circuit 61, and the antenna connection terminal 100. Further, the switch circuit 30 only needs to include at least terminals 30a and 30c. Further, instead of the low noise amplifier 11 that amplifies the received signal, a power amplifier that amplifies the transmitted signal may be arranged. When a power amplifier is provided, the switch circuit 30 is connected between the RFIC 3 and the power amplifier.
  • FIG. 2A is a diagram showing part of the circuit configuration of the switch circuit 30 and peripheral circuits included in the amplifier circuit 1 according to the embodiment. Specifically, FIG. 2A shows a detailed circuit configuration of the switch circuit 30.
  • the switch circuit 30 has terminals 30a, 30c, and 30d, and transistors 31 and 32. Note that the terminals 30b, 30e, 30f, and 30g are not illustrated.
  • FIG. 2B is a schematic cross-sectional view of transistors 31 and 32 that constitute the switch circuit 30 according to the embodiment.
  • the transistor 31 is an example of a first switch, and is a field effect transistor (FET) having a first substrate, a gate terminal g1, a source s1, and a drain d1.
  • the first substrate is a p-type (first conductivity type)
  • the gate terminal g1 is a first control terminal
  • the source s1 is an n-type (second conductivity type) disposed on the first substrate.
  • the drain d1 is an n-type (second conductivity type) second region disposed on the first substrate
  • the transistor 31 is an n-type FET.
  • the transistor 32 is an example of a first switch, and is an FET having a second substrate, a gate terminal g2, a source s2, and a drain d2.
  • the second substrate is a p-type (first conductivity type)
  • the gate terminal g2 is a second control terminal
  • the source s2 is an n-type (second conductivity type) disposed on the second substrate.
  • the drain d2 is an n-type (second conductivity type) fourth region disposed on the second substrate
  • the transistor 32 is an n-type FET.
  • the first substrate is an n-type
  • the source s1 is a p-type first region disposed on the first substrate
  • the drain d1 is a p-type second region disposed on the first substrate.
  • the transistor 31 may be a p-type FET.
  • the second substrate is an n-type
  • the source s2 is a p-type third region disposed on the second substrate
  • the drain d2 is a p-type fourth region disposed on the second substrate.
  • the transistor 32 may be a p-type FET.
  • the source s1 is connected to the terminal 30a, and the drain d1 is connected to the terminal 30c. Further, the source s2 is connected to the terminal 30a, and the drain d2 is connected to the terminal 30d.
  • the transistor 31 switches connection and disconnection between the terminal 30a and the terminal 30c based on the voltage applied to the gate terminal g1. Further, the transistor 32 switches between connecting and disconnecting the terminal 30a and the terminal 30d based on the voltage applied to the gate terminal g2.
  • the first substrate and source s1 of the transistor 31 are connected to the terminal 30a, and the bias circuit 61, the terminal 30a, and the first substrate of the transistor 31 are connected. That is, a DC bias voltage is applied as a substrate bias voltage to the transistor 31 from the bias circuit 61 via the terminal 30a and the source s1.
  • the state in which the bias circuit 61 and the first substrate of the transistor 31 are connected in a direct current manner means that there is an element such as an element (for example, a capacitor) that blocks direct current between the bias circuit 61 and the first substrate. This is the state of the circuit where no is placed.
  • the second substrate of the transistor 32 and the source s2 are connected to the terminal 30a, and the bias circuit 61, the terminal 30a, and the second substrate of the transistor 32 are It is connected to the. That is, a DC bias voltage is applied as a substrate bias voltage to the transistor 32 from the bias circuit 61 via the terminal 30a and the source s2.
  • the bias voltage supplied from the bias circuit 61 to the first substrate of the transistor 31 and the second substrate of the transistor 32 is referred to as a substrate bias voltage.
  • the transmission loss (Ron) during conduction (connection) is expressed by the following equation 1.
  • ⁇ is the mobility
  • Cox is the gate capacitance per unit area
  • W is the gate width
  • L is the gate length
  • Vgs is the gate-source voltage
  • Vt is the threshold voltage.
  • the threshold voltage Vt of the transistor is small, the transmission loss Ron during conduction (connection) can be reduced.
  • the threshold voltage Vt can be controlled by applying a substrate bias voltage to the transistor. From this, for example, by applying a positive substrate bias voltage to the n-type FET, the threshold voltage Vt can be reduced and the transmission loss Ron can be reduced. However, if the threshold voltage Vt is always low, off-leakage current that occurs when the transistor is non-conductive (non-connected) increases.
  • the substrate bias voltage supplied to the transistor 31 is supplied to the low noise amplifier 11 from the same bias circuit 61 as the bias voltage supplied to the low noise amplifier 11 without providing a dedicated path. It is supplied via amplifier 11 and terminal 30a. Thereby, the number of bias circuits can be reduced, and the amplifier circuit 1 can be made smaller. Further, by applying a substrate bias voltage, the threshold voltage Vt of the transistor 31 can be lowered, and thereby the transmission loss Ron of the transistor 31 can be reduced. Therefore, high frequency signals can be transmitted in the amplifier circuit 1 with low loss. Furthermore, since the received signal can be supplied to the low-noise amplifier 11 with low loss, deterioration of reception sensitivity can be suppressed. On the other hand, when the low-noise amplifier 11 is turned off, the substrate bias voltage can be reduced and the threshold voltage Vt can be increased, so off-leakage current can be reduced when a high-frequency signal is not amplified.
  • the substrate bias voltage supplied to the transistor 32 is supplied from the same bias circuit 62 as the bias voltage supplied to the low noise amplifier 12 without providing a dedicated path. It is supplied via low noise amplifier 12 and terminal 30a. Thereby, the number of bias circuits can be reduced, and the amplifier circuit 1 can be made smaller. Further, by applying a substrate bias voltage, the threshold voltage Vt of the transistor 32 can be lowered, and thereby the transmission loss Ron of the transistor 32 can be reduced. On the other hand, when the low-noise amplifier 12 is turned off, the substrate bias voltage can be reduced and the threshold voltage Vt can be increased, so off-leakage current can be reduced when a high frequency signal is not amplified.
  • the transistors 31 and 32 may be FETs as described above, or may be bipolar transistors.
  • the source is the emitter
  • the drain is the collector
  • the gate terminal is the base terminal.
  • FIG. 3 is a circuit configuration diagram of a switch circuit 530 and peripheral circuits included in an amplifier circuit 500 according to a comparative example.
  • the amplifier circuit 500 according to the comparative example is an example of a conventional amplifier circuit.
  • Amplification circuit 500 according to the comparative example includes at least low noise amplifier 11, switch circuit 530, bias circuits 61 and 63, and capacitor 54.
  • the amplifier circuit 500 according to the comparative example differs from the amplifier circuit 1 according to the embodiment in that a bias circuit 63 and a capacitor 54 are added, and in the connection configuration of the switch circuit 530.
  • a description of the same configuration as the amplifier circuit 1 according to the embodiment will be omitted, and the different configuration will be mainly explained.
  • the capacitor 54 is connected between the low noise amplifier 11 and the terminal 30a, and blocks the flow of DC components such as DC bias voltage.
  • the bias circuit 61 supplies a DC bias voltage to the low noise amplifier 11. Note that the DC bias voltage supplied from the bias circuit 61 is not supplied to the switch circuit 530 due to the capacitor 54 .
  • Bias circuit 63 supplies DC bias voltage to transistors 531 and 532. Note that the DC bias voltage supplied from the bias circuit 63 is not supplied to the low noise amplifier 11 due to the capacitor 54 .
  • the switch circuit 530 has terminals 30a, 30c, and 30d, and transistors 531 and 532.
  • the transistor 531 is an FET having a first substrate, a gate terminal g1, a source s1, and a drain d1.
  • the first substrate is a p-type (first conductivity type)
  • the source s1 is an n-type (second conductivity type) first region disposed on the first substrate
  • the drain d1 is a first region of the first conductivity type.
  • the transistor 531 is an n-type (second conductivity type) second region disposed on the substrate, and the transistor 531 is an n-type FET.
  • the transistor 532 is an FET having a second substrate, a gate terminal g2, a source s2, and a drain d2.
  • the second substrate is p-type (first conductivity type)
  • the source s2 is an n-type (second conductivity type) third region disposed on the second substrate
  • the drain d2 is the second conductivity type.
  • the transistor 532 is an n-type (second conductivity type) fourth region disposed on the substrate, and the transistor 532 is an n-type FET.
  • the source s1 is connected to the terminal 30a, and the drain d1 is connected to the terminal 30c. Further, the source s2 is connected to the terminal 30a, and the drain d2 is connected to the terminal 30d.
  • the transistor 531 switches connection and disconnection between the terminal 30a and the terminal 30c based on the voltage applied to the gate terminal g1. Further, the transistor 532 switches between connecting and disconnecting the terminal 30a and the terminal 30d based on the voltage applied to the gate terminal g2.
  • the first substrate of the transistor 531 is not connected to the terminal 30a, and the bias circuit 61 and the first substrate of the transistor 531 are not connected in terms of direct current.
  • a DC bias voltage is applied from the bias circuit 63 as a substrate bias voltage of the transistor 531.
  • the second substrate of the transistor 532 is not connected to the terminal 30a, and the bias circuit 61 and the second substrate of the transistor 532 are not connected in terms of direct current.
  • a DC bias voltage is applied from the bias circuit 63 as a substrate bias voltage of the transistor 532.
  • the amplifier circuit 500 by applying a substrate bias voltage to the transistors 531 and 532, the threshold voltage Vt of the transistors 531 and 532 can be lowered, thereby reducing the transmission loss Ron of the transistors 531 and 532. Can be reduced.
  • the substrate bias voltage supplied to transistors 531 and 532 is not supplied from bias circuit 61 that supplies bias voltage to low noise amplifier 11, but from bias circuit 63 for supplying substrate bias voltage. Therefore, since a bias circuit 61 that supplies a bias voltage to the low-noise amplifier 11 and a bias circuit 63 that supplies a substrate bias voltage are arranged, the amplifier circuit 500 becomes larger.
  • the bias circuit 61 and the bias circuit 63 must be linked to control the bias voltage. It won't happen. Therefore, controlling the bias circuit becomes complicated.
  • the substrate bias voltage supplied to the transistor 31 is supplied from the bias circuit 61 which supplies the bias voltage to the low noise amplifier 11. It is possible to reduce the size of the amplifier circuit 1. Further, by applying a substrate bias voltage, the threshold voltage Vt of the transistor 31 can be lowered, and thereby the transmission loss Ron of the transistor 31 can be reduced. Further, since the substrate bias voltage supplied to the transistor 32 is supplied from the bias circuit 61 which supplies the bias voltage to the low noise amplifier 11, the number of bias circuits can be reduced and the amplifier circuit 1 can be made smaller. Further, by applying a substrate bias voltage, the threshold voltage Vt of the transistor 32 can be lowered, and thereby the transmission loss Ron of the transistor 32 can be reduced.
  • the substrate bias voltage can be reduced to increase the threshold voltage Vt, so that the off-leakage current can be reduced simply by controlling the bias circuit 61.
  • the amplifier circuit 1A includes a low noise amplifier 11, a switch circuit 30A, a bias circuit 61, filters 41 and 43, an inductor 51, and a high frequency output terminal 110.
  • the amplifier circuit 1A according to this modification differs from the amplifier circuit 1 according to the embodiment in the configuration of the switch circuit 30A.
  • description of the same configuration as the amplifier circuit 1 according to the embodiment will be omitted, and the different configuration will be mainly explained.
  • the low noise amplifier 11 has an amplification transistor 101.
  • the amplification transistor 101 is, for example, an n-type FET, and has a gate terminal, a drain terminal, and a source terminal. A high frequency signal is input from the gate, and the high frequency signal is amplified and output from the drain terminal.
  • a circuit element such as a transistor, an inductor, or a capacitor may be connected to each of the gate terminal, drain terminal, and source terminal of the amplification transistor 101.
  • the amplification transistor 101 may be a p-type FET or, for example, a bipolar transistor. When the amplification transistor 101 is a bipolar transistor, for example, the source terminal becomes the emitter terminal, the drain terminal becomes the collector terminal, and the gate terminal becomes the base terminal.
  • the bias circuit 61 supplies a DC bias voltage to the gate terminal of the amplification transistor 101. Further, the bias circuit 61 supplies a DC bias voltage to the transistors 311, 312, 313, 321, 322, and 323 connected to the terminal 30a via the low-noise amplifier 11, the inductor 51, and the terminal 30a.
  • the switch circuit 30A is connected between the low noise amplifier 11 and the antenna connection terminal 100.
  • the switch circuit 30A includes terminals 30a (first terminal), 30c (second terminal) and 30d, and transistors 311, 312, 313, 314, 315, 316, 321, 322, 323, 324, 325 and 326, have.
  • Switch circuit 30A switches connection and disconnection between terminal 30a and terminals 30c and 30d, respectively, by switching conduction and non-conduction of transistors 311 to 316 and 321 to 326.
  • Terminal 30a is connected to low noise amplifier 11 via inductor 51, terminal 30c is connected to antenna connection terminal 100 via filter 41 and switch circuit 20, and terminal 30d is connected to antenna connection via filter 43 and switch circuit 20. It is connected to terminal 100. Note that the terminal 30d may be connected to an antenna connection terminal (second input terminal) different from the antenna connection terminal 100 (first input terminal).
  • the transistors 311 to 313 are examples of one or more first switches, and are so-called series switches connected in series between the terminal 30a (first terminal) and the terminal 30c (second terminal).
  • the transistor 311 is an FET having a third substrate, a gate terminal g11, a source s11, and a drain d11.
  • the transistor 312 is an FET having a fourth substrate, a gate terminal g12, a source s12, and a drain d12.
  • the transistor 313 is an FET having a fifth substrate, a gate terminal g13, a source s13, and a drain d13.
  • the third to fifth substrates are p-type (first conductivity type)
  • the gate terminals g11 to g13 are first control terminals
  • the sources s11 to s13 are connected from the third substrate to the fifth substrate.
  • the drains d11 to d13 are n-type (second conductivity type) second regions arranged on the third to fifth substrates
  • the transistors 311 to 313 are n-type FETs.
  • the source s11 is connected to the terminal 30a and the third substrate
  • the drain d11 is connected to the source s12 and the fourth substrate
  • the drain d12 is connected to the source s13 and the fifth substrate
  • the drain d13 is connected to the terminal 30c.
  • the bias voltage output from the bias circuit 61 is applied to the third substrate via the low noise amplifier 11, the terminal 30a, and the source s11. Furthermore, when the transistors 311, 312, and 313 are in the on state, the bias voltage output from the bias circuit 61 is applied to the fourth substrate via the source s12, and is applied to the fifth substrate via the source s13. be done. Accordingly, when the transistors 311 to 313 are in the on state, a substrate bias voltage is applied to each of the transistors 311 to 313, so that the on resistance of the transistors 311 to 313 can be reduced. On the other hand, when the transistors 311 to 313 are in the off state, no substrate bias voltage is applied to each of the transistors 311 to 313, so that off-leakage currents of the transistors 311 to 313 can be reduced.
  • the transistors 314 to 316 are examples of one or more second switches, and are so-called shunt switches that are connected in series between the path connecting the terminals 30a and 30c and the ground.
  • Transistor 314 is a FET having a sixth substrate, a gate terminal, a source, and a drain.
  • Transistor 315 is a FET having a seventh substrate, a gate terminal, a source, and a drain.
  • Transistor 316 is a FET having an eighth substrate, a gate terminal, a source, and a drain.
  • the sixth to eighth substrates are p-type (first conductivity type)
  • the sources of the transistors 314 to 316 are n-type (second conductivity type) arranged on the sixth to eighth substrates.
  • the drains of the transistors 314 to 316 are n-type (second conductivity type) regions disposed on the sixth to eighth substrates, and the transistors 314 to 316 are n-type FETs.
  • the number of transistors (first switch) connected in series between the terminal 30a and the terminal 30c may be one, or the transistors 312 and 313 may not be provided. Furthermore, four or more transistors may be connected in series between the terminal 30a and the terminal 30c.
  • the transistor 311 is connected closest to the low noise amplifier 11.
  • the transistor 311 connected closest to the low noise amplifier 11 is not the second switch connected between the path connecting the terminals 30a and 30c and the ground, but the transistor 311 connected to the terminal 30a and the terminal 30c. Since the first switch is arranged in series on the path connecting the low-noise amplifier 11, the bias voltage supplied from the bias circuit 61 can be supplied to at least the third substrate of the transistor 311 closest to the low-noise amplifier 11.
  • the number of transistors (second switch) connected in series between the path connecting the terminals 30a and 30c and the ground may be one, or the transistors 315 and 316 may not be provided. Furthermore, four or more transistors may be connected in series between the path connecting the terminals 30a and 30c and the ground.
  • the third to fifth substrates may be one substrate.
  • the sixth to eighth substrates may be one substrate.
  • the third to eighth substrates may be one substrate.
  • the transistors 321 to 323 are examples of one or more third switches, and are so-called series switches connected in series between the terminal 30a (first terminal) and the terminal 30d (third terminal).
  • the transistor 321 is an FET having a ninth substrate, a gate terminal g21, a source s21, and a drain d21.
  • the transistor 322 is an FET having a tenth substrate, a gate terminal g22, a source s22, and a drain d22.
  • the transistor 323 is an FET having an eleventh substrate, a gate terminal g23, a source s23, and a drain d23.
  • the ninth to eleventh substrates are p-type (first conductivity type)
  • the gate terminals g21 to g23 are first control terminals
  • the sources s21 to s23 are connected from the ninth substrate to the eleventh substrate.
  • the drains d21 to d23 are the n-type (second conductivity type) fourth regions arranged on the ninth to eleventh substrates
  • the transistors 321 to 323 are n-type FETs.
  • the source s21 is connected to the terminal 30a and the ninth substrate
  • the drain d21 is connected to the source s22 and the tenth substrate
  • the drain d22 is connected to the source s23 and the eleventh substrate
  • the drain d23 is connected to the terminal 30c.
  • the bias voltage output from the bias circuit 61 is applied to the ninth substrate via the low noise amplifier 11, the terminal 30a, and the source s21. Furthermore, when the transistors 321, 322, and 323 are in the on state, the bias voltage output from the bias circuit 61 is applied to the tenth substrate via the source s22, and is applied to the eleventh substrate via the source s23. be done. Accordingly, when the transistors 321 to 323 are in the on state, a substrate bias voltage is applied to each of the transistors 321 to 323, so that the on resistance of the transistors 321 to 323 can be reduced. On the other hand, when the transistors 321 to 323 are in the off state, no substrate bias voltage is applied to each of the transistors 321 to 323, so that off-leakage currents of the transistors 321 to 323 can be reduced.
  • the transistors 324 to 326 are examples of one or more fourth switches, and are so-called shunt switches that are connected in series between the path connecting the terminals 30a and 30d and the ground.
  • Transistor 324 is a FET having a twelfth substrate, a gate terminal, a source, and a drain.
  • Transistor 325 is a FET having a thirteenth substrate, a gate terminal, a source, and a drain.
  • Transistor 326 is a FET having a fourteenth substrate, a gate terminal, a source, and a drain.
  • the 12th to 14th substrates are p-type (first conductivity type), and the sources of the transistors 324 to 326 are n-type (second conductivity type) arranged on the 12th to 14th substrates. ), and the drains of the transistors 324 to 326 are n-type (second conductivity type) regions disposed on the 12th to 14th substrates, and the transistors 324 to 326 are n-type FETs.
  • the number of transistors (third switch) connected in series between the terminal 30a and the terminal 30d may be one, or the transistors 322 and 323 may not be provided. Furthermore, four or more transistors may be connected in series between the terminal 30a and the terminal 30d.
  • the transistor 321 is connected closest to the low noise amplifier 11.
  • the transistor 321 connected closest to the low noise amplifier 11 is not the fourth switch connected between the path connecting the terminals 30a and 30d and the ground, but the transistor 321 connected to the terminals 30a and 30d. Since the third switch is arranged in series on the path connecting the low-noise amplifier 11, it is possible to supply the bias voltage supplied from the bias circuit 61 to at least the ninth substrate of the transistor 321 closest to the low-noise amplifier 11.
  • the number of transistors (fourth switch) connected in series between the path connecting the terminals 30a and 30d and the ground may be one, or the transistors 325 and 326 may not be provided. Furthermore, four or more transistors may be connected in series between the path connecting the terminals 30a and 30d and the ground.
  • the ninth to eleventh substrates may be one substrate.
  • the twelfth to fourteenth substrates may be one substrate.
  • the ninth to fourteenth substrates may be one substrate.
  • the third to fourteenth substrates may be one substrate.
  • the transistor 312 has a resistance element 412 that connects the source s12 and the drain d12. Further, the transistor 313 includes a resistance element 413 connecting the source s13 and the drain d13. On the other hand, the transistor 311 does not have a resistance element connecting the source s11 and the drain d11.
  • the transistor 322 has a resistance element 422 that connects the source s22 and the drain d22. Further, the transistor 323 has a resistance element 423 connecting the source s23 and the drain d23. On the other hand, the transistor 321 does not have a resistance element connecting the source s21 and the drain d21.
  • the resistive elements 412 and 413 can prevent the transistors 312 and 313 from being destroyed by external surge voltage, but in the signal path for turning off the low-noise amplifier 11 (off signal path), there is a risk of damage from other signal paths.
  • bias voltage is supplied via the resistance element.
  • the threshold voltages of the transistors 312 and 313 decrease and the transistors are turned on, causing a high-frequency signal to leak to the off-signal path, resulting in deterioration of isolation characteristics.
  • transistor 311 does not have a resistance element, the bias voltage output from bias circuit 61 can be suppressed from being supplied to transistors 312 and 313 via resistance elements 412 and 413. Therefore, deterioration of isolation characteristics can be suppressed.
  • the transistor that does not have a resistance element that connects the drain and the source does not need to be the transistor 311, and may be at least one of the transistors 311 to 313.
  • the resistive elements 422 and 423 can prevent the transistors 322 and 323 from being destroyed by an external surge voltage, other signals may be The bias voltage from the path is supplied via the resistive element. At this time, the threshold voltages of the transistors 322 and 323 decrease and the transistors are turned on, causing a high frequency signal to leak to the off signal path and deteriorating the isolation characteristics. On the other hand, since transistor 321 does not have a resistance element, the bias voltage output from bias circuit 61 can be suppressed from being supplied to transistors 322 and 323 via resistance elements 422 and 423. Therefore, deterioration of isolation characteristics can be suppressed.
  • the transistor that does not have a resistance element that connects the drain and the source does not need to be the transistor 321, and may be at least one of the transistors 321 to 323.
  • the transistor 315 has a resistance element 415 connecting the source and drain.
  • the transistor 316 includes a resistance element 416 connecting the source and drain.
  • the transistor 314 does not have a resistance element connecting the source and drain.
  • the transistor 325 has a resistance element 425 connecting the source and drain. Further, the transistor 326 includes a resistance element 426 connecting the source and drain. On the other hand, the transistor 324 does not have a resistance element connecting the source and drain.
  • the resistive elements 415 and 416 can prevent the transistors 315 and 316 from being destroyed by external surge voltage, but in the signal path for turning on the low noise amplifier 11 (on signal path), Bias voltage is supplied via resistive elements 415 and 416. At this time, the threshold voltages of the transistors 315 and 316 decrease, and the transistors are turned on, causing a high frequency signal to leak to the ground, which may increase transmission loss. On the other hand, since the transistor 314 does not include a resistance element, the bias voltage can be suppressed from being supplied via the resistance element.
  • the transistor that does not have a resistance element that connects the drain to the source does not need to be the transistor 314, and may be at least one of the transistors 314 to 316.
  • the resistive elements 425 and 426 can prevent the transistors 325 and 326 from being destroyed by surge voltage from the outside, in the signal path for turning on the low noise amplifier 11 (on signal path), the signal path
  • the bias voltage from the resistive elements 425 and 426 is supplied via the resistive elements 425 and 426.
  • the threshold voltages of the transistors 325 and 326 decrease and the transistors are turned on, causing a high frequency signal to leak to the ground, which may increase transmission loss.
  • the transistor 324 does not have a resistance element, it is possible to suppress the bias voltage from being supplied via the resistance element.
  • the transistor that does not have a resistance element that connects the drain and the source does not need to be the transistor 324, and may be at least one of the transistors 324 to 326.
  • FIG. 5 is a diagram showing the circuit states of the switch circuit 30A and peripheral circuits during signal transmission according to a modification. This figure shows the supply state of bias signals when transmitting band B high frequency signals.
  • the terminal 30a and the terminal 30c are in a disconnected state, and the terminal 30a and the terminal 30d are in a connected state.
  • transistors 311 to 313 and transistors 324 to 326 are turned off, and transistors 314 to 316 and transistors 321 to 323 are turned on.
  • the transistors 321 to 323 are in the on state, so the bias voltage from the bias circuit 61 is is applied to the sixth substrate of the transistor 321 via the source s21, to the seventh substrate of the transistor 322 via the source s22, and to the eighth substrate of the transistor 323 via the source s23. Further, the bias voltage is not applied to the side closer to the antenna connection terminal 100 than the filter 43. Further, the bias voltage is not applied to the ground via the transistors 325 and 326 because the transistor 324 does not have a resistance element between the source and drain.
  • the transistors 311 to 313 are in an off state.
  • the bias voltage from bias circuit 61 is not supplied to transistors 312 and 313 via resistance elements 412 and 413 because transistor 311 does not have a resistance element between the source and drain.
  • the substrate bias voltage supplied to the transistors 321 to 323 is transmitted to the low noise amplifier 11 and the terminal 30a from the same bias circuit 61 as the bias voltage supplied to the low noise amplifier 11, without providing a dedicated path. Supplied via Thereby, the number of bias circuits can be reduced, and the amplifier circuit 1A can be made smaller. Furthermore, by applying a substrate bias voltage, the threshold voltage Vt of the transistors 321 to 323 can be lowered, and the transmission loss Ron of the transistors 321 to 323 can thereby be reduced. Can be transmitted. Furthermore, since the received signal can be supplied to the low-noise amplifier 11 with low loss, deterioration of reception sensitivity can be suppressed.
  • the transistor 324 does not have a resistance element between the source and drain, it is possible to suppress the bias voltage output from the bias circuit 61 from being supplied to the transistors 325 and 326 via the resistance elements 425 and 426. . Therefore, it is possible to suppress leakage of high frequency signals to the ground and increase in transmission loss.
  • the transistor 311 does not have a resistance element between the source and the drain, it is possible to suppress the supply of voltage to the transistors 312 and 313 via the resistance elements 412 and 413. Therefore, deterioration of isolation characteristics can be suppressed.
  • the amplifier circuit 1 includes the antenna connection terminal 100 into which a high-frequency signal is input, the low-noise amplifier 11 that amplifies the high-frequency signal, and the low-noise amplifier 11 and the antenna connection terminal 100. It includes a switch circuit 30 connected therebetween, and a bias circuit 61 that supplies a DC bias voltage to the low-noise amplifier 11.
  • the switch circuit 30 has a terminal 30a connected to the low noise amplifier 11, a terminal 30c connected to the antenna connection terminal, a gate terminal g1, and a p-type first substrate, and has a voltage applied to the gate terminal g1. It has a transistor 31 that switches connection and disconnection between the terminal 30a and the terminal 30c based on the connection.
  • the bias circuit 61, the terminal 30a, and the first substrate are connected in a direct current manner.
  • the substrate bias voltage supplied to the transistor 31 is routed from the same bias circuit 61 as the bias voltage supplied to the low noise amplifier 11 via the low noise amplifier 11 and the terminal 30a, without providing a dedicated path. will be supplied.
  • the number of bias circuits can be reduced, and the amplifier circuit 1 can be made smaller.
  • the threshold voltage Vt of the transistor 31 can be lowered, and thereby the transmission loss Ron of the transistor 31 can be reduced. Therefore, high frequency signals can be transmitted in the amplifier circuit 1 with low loss. Furthermore, since the received signal can be supplied to the low-noise amplifier 11 with low loss, deterioration of reception sensitivity can be suppressed.
  • a DC bias voltage may be applied from the bias circuit 61 to the first substrate via the low noise amplifier 11 and the terminal 30a.
  • the transmission loss Ron of the transistor 31 can be reduced, and when the low-noise amplifier 11 is turned off, the substrate bias voltage can be reduced and the threshold voltage Vt can be increased, so when the high-frequency signal is not amplified. Off-leakage current can be reduced.
  • the first substrate has an n-type source region connected to the terminal 30a and an n-type drain region connected to the terminal 30c
  • the transistor 31 is an FET, and has a source and an n-type drain region connected to the terminal 30c.
  • One board may be connected.
  • the substrate bias voltage can be applied via the source.
  • the switch circuit 30A includes a transistor 311 arranged in a path connecting the terminal 30a and the terminal 30c, and a transistor 314 connected between the path connecting the transistor 311 and the terminal 30c and the ground. and may have.
  • the amplifier circuit 1 may further include a filter 41 having an elastic wave resonator, which is connected between the antenna connection terminal 100 and the switch circuit 30.
  • the filter 41 since the elastic wave filter has a capacitive structure, the filter 41 does not allow a DC signal to pass through, so that the bias voltage can be prevented from leaking from the switch circuit 30 to the antenna connection terminal 100 side.
  • the amplifier circuit 1 further includes an inductor 51 having one end connected to the input end of the low-noise amplifier 11 and the other end connected to the terminal 30a, connecting the input end of the low-noise amplifier 11 and the terminal 30a. No inductor may be placed between the path and ground.
  • the inductor 51 makes it possible to match the impedance between the low noise amplifier 11 and the switch circuit 30. Furthermore, since no inductor is placed between the path and the ground, it is possible to prevent the bias voltage from leaking to the ground and not being supplied to the switch circuit 30.
  • the switch circuit 30A includes transistors 311 to 313 connected in series between the terminals 30a and 30c, and transistors connected in series between the path connecting the terminals 30a and 30c and the ground. 314 to 316, and among the transistors 311 to 316, the transistor 311 may be connected closest to the low noise amplifier 11.
  • the switch circuit 30A further includes a terminal 30d connected to the antenna connection terminal 100, transistors 321 to 323 connected in series between the terminals 30a and 30d, and terminals 30a and 30d.
  • Transistors 324 to 326 are connected in series between the path connecting the ground and the ground, and each of the transistors 321 to 323 has a gate terminal, a p-type substrate, and an n-type transistor arranged on the substrate and connected to the terminal 30a.
  • the bias circuit has a p-type source disposed on the substrate and connected to the terminal 30d, and switches connection and disconnection between the terminal 30a and the terminal 30d based on the voltage supplied to the gate terminal.
  • a bias voltage is supplied from 61 to the substrate via the low noise amplifier 11 and the terminal 30a, transistors 312 and 313 have a resistance element connecting the source and drain, and transistor 311 has a resistance element connecting the source and drain.
  • the transistors 322 and 323 may have a resistance element that connects a source and a drain, and the transistor 321 may not have a resistance element that connects a source and a drain.
  • the resistance element connected between the source and the drain can prevent the switch from being destroyed by surge voltage from the outside, but the signal path (off signal path) that turns the low noise amplifier 11 into the off state
  • the bias voltage from another signal path is supplied through the resistor element, and the threshold voltage of the transistor in the off signal path decreases, turning it into an on state, causing high-frequency signals to leak to the off signal path and deteriorating the isolation characteristics.
  • the transistors 311 and 321 do not have a resistance element, it is possible to suppress the bias voltage from being supplied via the resistance element. Therefore, deterioration of isolation characteristics can be suppressed.
  • transistors 315 and 316 have a resistance element that connects two terminals that switch between an on state and an off state
  • a transistor 314 connects two terminals that switch between an on state and an off state
  • Transistors 325 and 326 do not have a resistance element
  • transistors 325 and 326 have a resistance element that connects two terminals that switch between an on state and an off state
  • transistor 324 has a resistance element that connects two terminals that switch between an on state and an off state. It is not necessary to have an element.
  • the bias voltage from the signal path is supplied via the resistance element, and the threshold voltage of the transistors 314 to 316 or 324 to 326 in the off state decreases.
  • the high-frequency signal is turned on, leakage of high-frequency signals to the ground can be suppressed.
  • the communication device 4 includes an amplifier circuit 1 and an RFIC 3 that processes a high frequency signal transmitted by the amplifier circuit 1.
  • the communication device 4 can achieve the same effects as the above effects of the amplifier circuit 1.
  • the amplifier circuit and communication device according to the embodiment have been described above by citing the embodiment and its modifications, but the amplifier circuit and communication device of the present invention are limited to the above embodiment and its modifications. It's not a thing. Those skilled in the art will be able to come up with other embodiments realized by combining arbitrary constituent elements of the above embodiments and modifications thereof, and other embodiments realized by combining arbitrary components of the above embodiments and modifications thereof, without departing from the gist of the present invention.
  • the present invention also includes modified examples obtained by performing various modifications and various devices incorporating the amplifier circuit and communication device of the present disclosure.
  • ⁇ 1> a first input terminal into which a high frequency signal is input; an amplifier that amplifies the high frequency signal; a switch circuit connected between the amplifier and the first input terminal; a bias circuit that supplies a direct current bias voltage to the amplifier,
  • the switch circuit is a first terminal connected to the amplifier and a second terminal connected to the first input terminal; a first control terminal, a first substrate of a first conductivity type, a first region of a second conductivity type disposed on the first substrate and connected to the first terminal, and a second terminal disposed on the first substrate.
  • a first control terminal including a transistor having a second region of a second conductivity type connected to a transistor, and switching between connection and non-connection between the first terminal and the second terminal based on a voltage applied to the first control terminal; has a switch;
  • the bias circuit, the first terminal, and the first substrate are connected in a DC manner.
  • ⁇ 2> The amplifier circuit according to ⁇ 1>, wherein the bias voltage is applied from the bias circuit to the first substrate via the amplifier and the first terminal.
  • the first switch includes a field effect transistor, the first region is a source region, the second region is a drain region; the first control terminal is a gate terminal, The amplifier circuit according to ⁇ 1> or ⁇ 2>, wherein the first region and the first substrate are connected.
  • the switch circuit further includes: The amplifier circuit according to any one of ⁇ 1> to ⁇ 3>, including a second switch connected between a path connecting the first switch and the second terminal and ground.
  • ⁇ 5> The amplifier circuit according to any one of ⁇ 1> to ⁇ 4>, wherein the amplifier is a low-noise amplifier that amplifies a received signal input from the first input terminal.
  • ⁇ 6> moreover, The amplifier circuit according to any one of ⁇ 1> to ⁇ 5>, comprising an elastic wave filter connected between the first input terminal and the switch circuit.
  • ⁇ 7> moreover, an inductor having one end connected to the input end of the amplifier and the other end connected to the first terminal;
  • the switch circuit is one or more of the first switches connected in series between the first terminal and the second terminal; one or more of the second switches connected in series between a path connecting the first terminal and the second terminal and a ground;
  • the switch circuit further includes: a third terminal connected to the second input terminal; one or more third switches connected in series between the first terminal and the third terminal; one or more fourth switches connected in series between a path connecting the first terminal and the third terminal and the ground;
  • the third switch is a second control terminal, a second substrate of a first conductivity type, a third region of a second conductivity type disposed on the second substrate and connected to the first terminal, and a third terminal disposed on the second substrate.
  • a fourth region of a second conductivity type connected to the second control terminal, and switches between connection and non-connection between the first terminal and the third terminal based on the voltage supplied to the second control terminal;
  • the bias voltage is supplied from the bias circuit to the second substrate via the amplifier and the first terminal,
  • One of the one or more first switches has a resistance element connecting the first region and the second region, Another one of the one or more first switches does not have a resistance element connecting the first region and the second region,
  • One of the one or more third switches has a resistance element connecting the third region and the fourth region,
  • One of the one or more second switches has a resistance element that connects two terminals that switch between connection and non-connection, Another one of the one or more second switches does not have a resistance element connecting two terminals that switch between connection and non-connection,
  • One of the one or more fourth switches has a resistance element that connects two terminals that switch between connection and non-connection,
  • a communication device comprising: an RF signal processing circuit that processes a high frequency signal transmitted by the amplifier circuit.
  • the present invention can be widely used in communication devices such as mobile phones as a front-end circuit compatible with multi-band/multi-mode.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)

Abstract

増幅回路（１）は、高周波信号を増幅する低雑音増幅器（１１）と、低雑音増幅器（１１）とアンテナ接続端子（１００）との間に接続されたスイッチ回路（３０）と、低雑音増幅器（１１）に直流バイアス電圧を供給するバイアス回路（６１）と、を備え、スイッチ回路（３０）は、低雑音増幅器（１１）に接続された端子（３０ａ）およびアンテナ接続端子に接続された端子（３０ｃ）と、ゲート端子（ｇ１）およびｐ型の第１基板を有し、ゲート端子（ｇ１）に印加される電圧に基づいて端子（３０ａ）と端子（３０ｃ）との接続および非接続を切り替えるトランジスタ（３１）と、を有し、バイアス回路（６１）と端子（３０ａ）と第１基板とは直流的に接続されている。

Description

増幅回路および通信装置
　本発明は、高周波信号を増幅する増幅回路および通信装置に関する。
　特許文献１には、複数のバンドの高周波信号を切り替えて伝送するフロントエンド回路が開示されている。上記フロントエンド回路では、アンテナスイッチ、複数のバンドに対応した複数のフィルタ、低雑音増幅器（ＬＮＡ）と当該複数のフィルタとの接続および非接続を切り替える半導体スイッチ（ＬＮＡスイッチ）、および低雑音増幅器がこの順で配置されている。これによれば、任意のバンドの高周波信号の伝送および非伝送を制御することが可能となる。
米国特許出願公開第２０２０／０３４３９３３号明細書
　しかしながら、特許文献１に開示されたフロントエンド回路（増幅回路）において、高周波信号の伝送時に半導体スイッチのオン抵抗により伝送損失が増大したり、高周波信号の非伝送時に半導体スイッチのオフリーク電流が流れたりする場合がある。これに対して、半導体スイッチのオン抵抗およびオフリーク電流を低減するための付加回路を配置することが想定されるが、増幅回路が大型化してしまう。
　そこで、本発明は、上記課題を解決するためになされたものであって、高周波信号を低損失で伝送できる小型の増幅回路および通信装置を提供することを目的とする。
　上記目的を達成するために、本発明の一態様に係る増幅回路は、高周波信号が入力される第１入力端子と、高周波信号を増幅する増幅器と、増幅器と第１入力端子との間に接続されたスイッチ回路と、増幅器に直流のバイアス電圧を供給するバイアス回路と、を備え、スイッチ回路は、増幅器に接続された第１端子および第１入力端子に接続された第２端子と、第１制御端子および第１導電型の第１基板を有するトランジスタを含み、第１制御端子に印加される電圧に基づいて第１端子と第２端子との接続および非接続を切り替える第１スイッチと、を有し、バイアス回路と第１端子と第１基板とは直流的に接続されている。
　本発明によれば、高周波信号を低損失で伝送できる小型の増幅回路および通信装置を提供することが可能となる。
図１は、実施の形態に係る増幅回路および通信装置の回路構成図である。 図２Ａは、実施の形態に係るスイッチ回路および周辺回路の回路構成の一部を示す図である。 図２Ｂは、実施の形態に係るスイッチ回路を構成するトランジスタの断面概略図である。 図３は、比較例に係るスイッチ回路および周辺回路の回路構成の一部を示す図である。 図４は、変形例に係るスイッチ回路および周辺回路の回路構成の一部を示す図である。 図５は、変形例に係るスイッチ回路および周辺回路の信号伝送時の回路状態を表す図である。
　以下、本発明の実施の形態について詳細に説明する。なお、以下で説明する実施の形態は、いずれも包括的または具体的な例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置及び接続形態等は、一例であり、本発明を限定する主旨ではない。以下の実施例および変形例における構成要素のうち、独立請求項に記載されていない構成要素については、任意の構成要素として説明される。また、図面に示される構成要素の大きさまたは大きさの比は、必ずしも厳密ではない。各図において、実質的に同一の構成については同一の符号を付し、重複する説明は省略または簡略化する場合がある。
　また、以下において、平行および垂直等の要素間の関係性を示す用語、矩形状等の要素の形状を示す用語、ならびに、数値範囲は、厳格な意味のみを表すのではなく、実質的に同等な範囲、例えば数％程度の差異をも含むことを意味する。
　また、以下の実施の形態において、「ＡとＢとが接続されている」とは、ＡとＢとが接触していることを指すだけでなく、ＡとＢとが導体電極、導体端子、配線、または他の回路部品などを介して電気的に接続されていることを含むものと定義される。また、「ＡおよびＢの間に接続される」とは、ＡおよびＢの間でＡおよびＢの両方に接続されることを意味する。
　また、本開示において、「部品Ａが経路Ｂに直列配置される」とは、部品Ａの信号入力端および信号出力端の双方が、経路Ｂを構成する配線、電極、または端子に接続されていることを意味する。
　また、本開示において、「経路」とは、高周波信号が伝搬する配線、当該配線に直接接続された電極、および当該配線または当該電極に直接接続された端子等で構成された伝送線路であることを意味する。
　（実施の形態）
　［１．増幅回路１および通信装置４の構成］
　本実施の形態に係る増幅回路１および通信装置４の回路構成について、図１を参照しながら説明する。図１は、実施の形態に係る増幅回路１および通信装置４の回路構成図である。
　［１．１　通信装置４の回路構成］
　まず、通信装置４の回路構成について説明する。図１に示すように、通信装置４は、増幅回路１と、アンテナ２と、ＲＦ信号処理回路（ＲＦＩＣ）３と、を備える。
　増幅回路１は、アンテナ２とＲＦＩＣ３との間で高周波信号を伝送する。増幅回路１の詳細な回路構成については後述する。
　アンテナ２は、増幅回路１のアンテナ接続端子１００に接続され、増幅回路１から出力された高周波信号を送信し、また、外部から高周波信号を受信して増幅回路１へ出力する。
　ＲＦＩＣ３は、高周波信号を処理する信号処理回路の一例である。具体的には、ＲＦＩＣ３は、増幅回路１の受信経路を介して入力された受信信号をダウンコンバート等により信号処理し、当該信号処理して生成された受信信号をベースバンド信号処理回路（ＢＢＩＣ、図示せず）へ出力する。また、ＲＦＩＣ３は、ＢＢＩＣから入力された送信信号をアップコンバート等により信号処理し、当該信号処理して生成された送信信号を、増幅回路１の送信経路に出力する。また、ＲＦＩＣ３は、増幅回路１が有するスイッチ、増幅器およびバイアス回路等を制御する制御部を有する。ＲＦＩＣ３の制御部は、例えば、増幅回路１が有する各増幅器に供給される電源電圧およびバイアス電圧を制御する。具体的には、ＲＦＩＣ３は、ディジタル制御信号をバイアス回路６１および６２に出力する。増幅回路１の各増幅器には、上記ディジタル制御信号により設定されたバイアス電圧がバイアス回路６１および６２に供給される。
　なお、ＲＦＩＣ３の制御部としての機能の一部または全部は、ＲＦＩＣ３の外部に実装されてもよく、例えば、ＢＢＩＣまたは増幅回路１に実装されてもよい。
　［１．２　増幅回路１の回路構成］
　次に、増幅回路１の回路構成について説明する。図１に示すように、増幅回路１は、低雑音増幅器１１および１２と、スイッチ回路２０および３０と、バイアス回路６１および６２と、フィルタ４１、４２、４３、４４、４５、４６、４７および４８と、インダクタ５１、５２および５３と、アンテナ接続端子１００と、高周波出力端子１１０および１２０と、を備える。
　アンテナ接続端子１００は、高周波信号が入力される第１入力端子の一例であり、アンテナ２に接続されている。高周波出力端子１１０および１２０は、ＲＦＩＣ３に接続されている。
　低雑音増幅器１１は、高周波信号を増幅する増幅器の一例であり、入力端がインダクタ５１を介してスイッチ回路３０の端子３０ａに接続され、出力端が高周波出力端子１１０に接続されている。低雑音増幅器１２は、高周波信号を増幅する増幅器の一例であり、入力端がインダクタ５２を介してスイッチ回路３０の端子３０ｂに接続され、出力端が高周波出力端子１２０に接続されている。
　スイッチ回路３０は、低雑音増幅器１１および１２と、アンテナ接続端子１００との間に接続されている。スイッチ回路３０は、端子３０ａ（第１端子）、３０ｂ（第１端子）、３０ｃ（第２端子）、３０ｄ、３０ｅ、３０ｆおよび３０ｇを有し、端子３０ａと端子３０ｃ、３０ｄ、３０ｅ、３０ｆおよび３０ｇのそれぞれとの接続および非接続を切り替え、端子３０ｂと端子３０ｃ、３０ｄ、３０ｅ、３０ｆおよび３０ｇのそれぞれとの接続および非接続を切り替える。スイッチ回路３０は、端子３０ａ～端子３０ｇのそれぞれに接続されたトランジスタを有する。
　バイアス回路６１は、低雑音増幅器１１に直流バイアス電圧を供給する。バイアス回路６２は、低雑音増幅器１２に直流バイアス電圧を供給する。また、バイアス回路６１は、低雑音増幅器１１、インダクタ５１、および端子３０ａを経由して、端子３０ａに接続されたトランジスタに直流バイアス電圧を供給する。また、バイアス回路６２は、低雑音増幅器１２、インダクタ５２、および端子３０ｂを経由して、端子３０ｂに接続されたトランジスタに直流バイアス電圧を供給する。
　スイッチ回路２０は、アンテナ接続端子１００とフィルタ４１～４８との間に接続されている。スイッチ回路２０は、端子２０ａ、２０ｂ、２０ｃ、２０ｄ、２０ｅおよび２０ｆを有し、端子２０ａと端子２０ｂ、２０ｃ、２０ｄ、２０ｅおよび２０ｆのそれぞれとの接続および非接続を切り替える。
　フィルタ４１は、ＦＤＤ（Frequency Division Duplex）のバンドＡのダウンリンク動作バンドを通過帯域に含む受信用フィルタである。フィルタ４２は、バンドＡのアップリンク動作バンドを通過帯域に含む送信用フィルタである。フィルタ４２の出力端およびフィルタ４１の入力端は端子２０ｂを介してアンテナ接続端子１００に接続され、フィルタ４１の出力端は端子３０ｃに接続される。
　フィルタ４３は、ＦＤＤのバンドＢのダウンリンク動作バンドを通過帯域に含む受信用フィルタである。フィルタ４４は、バンドＢのアップリンク動作バンドを通過帯域に含む送信用フィルタである。フィルタ４４の出力端およびフィルタ４３の入力端は端子２０ｃを介してアンテナ接続端子１００に接続され、フィルタ４３の出力端は端子３０ｄに接続される。
　フィルタ４５は、ＦＤＤのバンドＣのダウンリンク動作バンドを通過帯域に含む受信用フィルタである。フィルタ４６は、バンドＣのアップリンク動作バンドを通過帯域に含む送信用フィルタである。フィルタ４６の出力端およびフィルタ４５の入力端は端子２０ｄを介してアンテナ接続端子１００に接続され、フィルタ４５の出力端は端子３０ｅに接続される。
　フィルタ４７は、ＴＤＤ（Time Division Duplex）のバンドＤを通過帯域に含む送受信用フィルタである。フィルタ４７の一端は端子２０ｅを介してアンテナ接続端子１００に接続され、フィルタ４７の他端は端子３０ｆに接続される。
　フィルタ４８は、ＴＤＤのバンドＥを通過帯域に含む送受信用フィルタである。フィルタ４８の一端は端子２０ｆを介してアンテナ接続端子１００に接続され、フィルタ４８の他端は端子３０ｇに接続される。
　なお、フィルタ４４～４８のそれぞれは、スイッチ回路２０を介して、アンテナ接続端子１００と異なるアンテナ接続端子（第２入力端子）に接続されていてもよい。
　なお、フィルタ４１、４３、４５、４７および４８の少なくとも１つは、弾性波フィルタであることが望ましい。
　これによれば、弾性波フィルタは容量性の構造を有するため、バイアス回路６１および６２から供給される直流バイアス電圧を通過させないので、直流バイアス電圧が、スイッチ回路３０からアンテナ接続端子１００側へ漏洩することを防止できる。
　なお、ＦＤＤバンドおよびＴＤＤバンドは、無線アクセス技術（ＲＡＴ：Radio Access Technology）を用いて構築される通信システムのために、標準化団体など（例えば３ＧＰＰ（3rd Generation Partnership Project）（登録商標）、ＩＥＥＥ（Institute of Electrical and Electronics Engineers）等）によって予め定義された周波数バンドを意味する。本実施の形態では、通信システムとしては、例えば４Ｇ（4th Generation）－ＬＴＥ(Long Term Evolution)システム、５Ｇ（5th Generation）－ＮＲ（New Radio）システム、およびＷＬＡＮ（Wireless Local Area Network）システム等を用いることができるが、これらに限定されない。
　インダクタ５１は、一端が端子３０ａに接続され、他端が低雑音増幅器１１に接続され、低雑音増幅器１１とスイッチ回路３０およびフィルタ４１～４８とのインピーダンス整合をとる。インダクタ５２は、一端が端子３０ｂに接続され、他端が低雑音増幅器１２に接続され、低雑音増幅器１２とスイッチ回路３０およびフィルタ４１～４８とのインピーダンス整合をとる。インダクタ５３は、アンテナ接続端子１００および端子２０ａを結ぶ経路とグランドとの間に接続され、アンテナ２とスイッチ回路２０およびフィルタ４１～４８とのインピーダンス整合をとる。
　なお、本実施の形態に係る増幅回路１において、端子３０ａおよび低雑音増幅器１１を結ぶ経路とグランドとの間にインダクタは接続されていない。また、端子３０ｂおよび低雑音増幅器１２を結ぶ経路とグランドとの間にインダクタは接続されておらず、例えば、電極またはビア導体などの接続用部材で接続されている。これによれば、バイアス回路６１から低雑音増幅器１１および端子３０ａを介して、直流バイアス電圧を端子３０ａに接続されたトランジスタに供給でき、また、バイアス回路６２から低雑音増幅器１２および端子３０ｂを介して、直流バイアス電圧を端子３０ｂに接続されたトランジスタに供給できる。
　なお、増幅回路１は、低雑音増幅器１１、スイッチ回路３０、バイアス回路６１およびアンテナ接続端子１００を少なくとも備えていればよい。また、スイッチ回路３０は、端子３０ａおよび３０ｃを少なくとも備えていればよい。また、受信信号を増幅する低雑音増幅器１１の代わりに、送信信号を増幅する電力増幅器が配置されていてもよい。電力増幅器が配置されている場合には、スイッチ回路３０は、ＲＦＩＣ３と電力増幅器との間に接続される。
　図２Ａは、実施の形態に係る増幅回路１が備えるスイッチ回路３０および周辺回路の回路構成の一部を示す図である。具体的には、図２Ａには、スイッチ回路３０の詳細な回路構成が示されている。
　図２Ａに示すように、スイッチ回路３０は、端子３０ａ、３０ｃおよび３０ｄと、トランジスタ３１および３２と、を有している。なお、端子３０ｂ、３０ｅ、３０ｆおよび３０ｇは図示を省略している。
　図２Ｂは、実施の形態に係るスイッチ回路３０を構成するトランジスタ３１および３２の断面概略図である。
　トランジスタ３１は、第１スイッチの一例であり、第１基板、ゲート端子ｇ１、ソースｓ１およびドレインｄ１を有する電界効果型のトランジスタ（ＦＥＴ：Field Effect Transistor）である。本実施の形態では、第１基板はｐ型（第１導電型）であり、ゲート端子ｇ１は第１制御端子であり、ソースｓ１は第１基板に配置されたｎ型（第２導電型）の第１領域であり、ドレインｄ１は第１基板に配置されたｎ型（第２導電型）の第２領域であり、トランジスタ３１はｎ型のＦＥＴである。
　トランジスタ３２は、第１スイッチの一例であり、第２基板、ゲート端子ｇ２、ソースｓ２およびドレインｄ２を有するＦＥＴである。本実施の形態では、第２基板はｐ型（第１導電型）であり、ゲート端子ｇ２は第２制御端子であり、ソースｓ２は第２基板に配置されたｎ型（第２導電型）の第３領域であり、ドレインｄ２は第２基板に配置されたｎ型（第２導電型）の第４領域であり、トランジスタ３２は、ｎ型のＦＥＴである。
　なお、トランジスタ３１において、第１基板がｎ型であり、ソースｓ１は第１基板に配置されたｐ型の第１領域であり、ドレインｄ１は第１基板に配置されたｐ型の第２領域であり、トランジスタ３１はｐ型のＦＥＴであってもよい。また、トランジスタ３２において、第２基板がｎ型であり、ソースｓ２は第２基板に配置されたｐ型の第３領域であり、ドレインｄ２は第２基板に配置されたｐ型の第４領域であり、トランジスタ３２はｐ型のＦＥＴであってもよい。
　図２Ａおよび図２Ｂに示すように、ソースｓ１は端子３０ａに接続され、ドレインｄ１は端子３０ｃに接続されている。また、ソースｓ２は端子３０ａに接続され、ドレインｄ２は端子３０ｄに接続されている。
　トランジスタ３１は、ゲート端子ｇ１に印加される電圧に基づいて端子３０ａと端子３０ｃとの接続および非接続を切り替える。また、トランジスタ３２は、ゲート端子ｇ２に印加される電圧に基づいて端子３０ａと端子３０ｄとの接続および非接続を切り替える。
　ここで、図２Ａおよび図２Ｂに示すように、トランジスタ３１の第１基板とソースｓ１とは、端子３０ａに接続されており、バイアス回路６１と端子３０ａとトランジスタ３１の第１基板とは、直流的に接続されている。つまり、バイアス回路６１から、端子３０ａおよびソースｓ１を経由して、直流バイアス電圧がトランジスタ３１の基板バイアス電圧として印加される。なお、バイアス回路６１とトランジスタ３１の第１基板とが直流的に接続されている状態とは、バイアス回路６１と第１基板との間に、直流を遮断する素子（例えばコンデンサ）のような素子が配置されていない回路状態である。
　また、図２Ａおよび図２Ｂに示すように、トランジスタ３２の第２基板とソースｓ２とは、端子３０ａに接続されており、バイアス回路６１と端子３０ａとトランジスタ３２の第２基板とは、直流的に接続されている。つまり、バイアス回路６１から、端子３０ａおよびソースｓ２を経由して、直流バイアス電圧がトランジスタ３２の基板バイアス電圧として印加される。
　なお、バイアス回路６１から、トランジスタ３１の第１基板およびトランジスタ３２の第２基板へ供給されるバイアス電圧を基板バイアス電圧と呼称する。
　一般的に、トランジスタをスイッチとして利用するとき、導通（接続）時の伝送損失（Ｒｏｎ）は以下の式１で表される。ここで、μは移動度、Ｃｏｘは単位面積あたりのゲート容量、Ｗはゲート幅、Ｌはゲート長、Ｖｇｓはゲート－ソース間電圧、Ｖｔは閾値電圧を表す。
Figure JPOXMLDOC01-appb-M000001
 　　  （式１）
　式１より、トランジスタの閾値電圧Ｖｔが小さいと、導通（接続）時の伝送損失Ｒｏｎを小さくできる。一方、トランジスタに基板バイアス電圧を印加することで閾値電圧Ｖｔを制御できる。これより、例えば、ｎ型ＦＥＴに正の基板バイアス電圧を印加することで閾値電圧Ｖｔを小さくし、伝送損失Ｒｏｎを小さくできる。ただし、常に閾値電圧Ｖｔが低いと、トランジスタの非導通（非接続）時に発生するオフリーク電流が大きくなる。
　本実施の形態に係る増幅回路１によれば、トランジスタ３１へ供給される基板バイアス電圧は、専用の経路を設けずに、低雑音増幅器１１に供給されるバイアス電圧と同じバイアス回路６１から低雑音増幅器１１および端子３０ａを経由して供給される。これにより、バイアス回路を削減でき、増幅回路１を小型化できる。また、基板バイアス電圧を印加することで、トランジスタ３１の閾値電圧Ｖｔを下げることができ、これによりトランジスタ３１の伝送損失Ｒｏｎを低減できる。よって、増幅回路１において高周波信号を低損失で伝送できる。また、受信信号を低損失で低雑音増幅器１１に供給できるので、受信感度の劣化を抑制できる。一方、低雑音増幅器１１をオフ状態とする場合には、基板バイアス電圧を小さくして閾値電圧Ｖｔを高くできるので、高周波信号を増幅しない場合のオフリーク電流を低減できる。
　また、本実施の形態に係る増幅回路１によれば、トランジスタ３２へ供給される基板バイアス電圧は、専用の経路を設けずに、低雑音増幅器１２に供給されるバイアス電圧と同じバイアス回路６２から低雑音増幅器１２および端子３０ａを経由して供給される。これにより、バイアス回路を削減でき、増幅回路１を小型化できる。また、基板バイアス電圧を印加することで、トランジスタ３２の閾値電圧Ｖｔを下げることができ、これによりトランジスタ３２の伝送損失Ｒｏｎを低減できる。一方、低雑音増幅器１２をオフ状態とする場合には、基板バイアス電圧を小さくして閾値電圧Ｖｔを高くできるので、高周波信号を増幅しない場合のオフリーク電流を低減できる。
　なお、トランジスタ３１および３２は、上記のようにＦＥＴであってもよく、あるいは、バイポーラトランジスタであってもよい。トランジスタ３１および３２がバイポーラトランジスタである場合には、例えば、ソースはエミッタであり、ドレインはコレクタであり、ゲート端子はベース端子となる。
　図３は、比較例に係る増幅回路５００が備えるスイッチ回路５３０および周辺回路の回路構成図である。比較例に係る増幅回路５００は、従来の増幅回路の一例である。比較例に係る増幅回路５００は、低雑音増幅器１１と、スイッチ回路５３０と、バイアス回路６１および６３と、キャパシタ５４と、を少なくとも備える。比較例に係る増幅回路５００は、実施の形態に係る増幅回路１と比較して、バイアス回路６３およびキャパシタ５４が付加されている点、および、スイッチ回路５３０の接続構成が異なる。以下、比較例に係る増幅回路５００について、実施の形態に係る増幅回路１と同じ構成については説明を省略し、異なる構成を中心に説明する。
　キャパシタ５４は、低雑音増幅器１１と端子３０ａとの間に接続されており、直流バイアス電圧などの直流成分の流れを遮断する。
　バイアス回路６１は、低雑音増幅器１１に直流バイアス電圧を供給する。なお、バイアス回路６１から供給される直流バイアス電圧は、キャパシタ５４により、スイッチ回路５３０には供給されない。
　バイアス回路６３は、トランジスタ５３１および５３２に直流バイアス電圧を供給する。なお、バイアス回路６３から供給される直流バイアス電圧は、キャパシタ５４により、低雑音増幅器１１には供給されない。
　スイッチ回路５３０は、端子３０ａ、３０ｃおよび３０ｄと、トランジスタ５３１および５３２と、を有している。
　トランジスタ５３１は、第１基板、ゲート端子ｇ１、ソースｓ１およびドレインｄ１を有するＦＥＴである。本比較例では、第１基板はｐ型（第１導電型）であり、ソースｓ１は第１基板に配置されたｎ型（第２導電型）の第１領域であり、ドレインｄ１は第１基板に配置されたｎ型（第２導電型）の第２領域であり、トランジスタ５３１はｎ型のＦＥＴである。
　トランジスタ５３２は、第２基板、ゲート端子ｇ２、ソースｓ２およびドレインｄ２を有するＦＥＴである。本比較例では、第２基板はｐ型（第１導電型）であり、ソースｓ２は第２基板に配置されたｎ型（第２導電型）の第３領域であり、ドレインｄ２は第２基板に配置されたｎ型（第２導電型）の第４領域であり、トランジスタ５３２は、ｎ型のＦＥＴである。
　図３に示すように、ソースｓ１は端子３０ａに接続され、ドレインｄ１は端子３０ｃに接続されている。また、ソースｓ２は端子３０ａに接続され、ドレインｄ２は端子３０ｄに接続されている。
　トランジスタ５３１は、ゲート端子ｇ１に印加される電圧に基づいて端子３０ａと端子３０ｃとの接続および非接続を切り替える。また、トランジスタ５３２は、ゲート端子ｇ２に印加される電圧に基づいて端子３０ａと端子３０ｄとの接続および非接続を切り替える。
　ここで、図３に示すように、トランジスタ５３１の第１基板は、端子３０ａに接続されておらず、バイアス回路６１とトランジスタ５３１の第１基板とは、直流的に接続されていない。一方、バイアス回路６３から直流バイアス電圧がトランジスタ５３１の基板バイアス電圧として印加される。また、トランジスタ５３２の第２基板は、端子３０ａに接続されておらず、バイアス回路６１とトランジスタ５３２の第２基板とは、直流的に接続されていない。一方、バイアス回路６３から直流バイアス電圧がトランジスタ５３２の基板バイアス電圧として印加される。
　比較例に係る増幅回路５００によれば、トランジスタ５３１および５３２に基板バイアス電圧を印加することで、トランジスタ５３１および５３２の閾値電圧Ｖｔを下げることができ、これによりトランジスタ５３１および５３２の伝送損失Ｒｏｎを低減できる。しかしながら、トランジスタ５３１および５３２へ供給される基板バイアス電圧は、低雑音増幅器１１にバイアス電圧を供給するバイアス回路６１からではなく、基板バイアス電圧を供給するためのバイアス回路６３から供給される。このため、低雑音増幅器１１にバイアス電圧を供給するバイアス回路６１および基板バイアス電圧を供給するバイアス回路６３が配置されるため、増幅回路５００が大型化する。また、低雑音増幅器１１をオフ状態とする場合にはオフリーク電流を低減するため基板バイアス電圧を小さくすることが望ましいが、バイアス回路６１とバイアス回路６３とを連動させてバイアス電圧を制御しなければならない。このため、バイアス回路の制御が煩雑となる。
　これに対して、本実施の形態に係る増幅回路１によれば、トランジスタ３１へ供給される基板バイアス電圧を、低雑音増幅器１１にバイアス電圧を供給するバイアス回路６１から供給するので、バイアス回路を削減でき増幅回路１を小型化できる。また、基板バイアス電圧を印加することで、トランジスタ３１の閾値電圧Ｖｔを下げることができ、これによりトランジスタ３１の伝送損失Ｒｏｎを低減できる。また、トランジスタ３２へ供給される基板バイアス電圧を、低雑音増幅器１１にバイアス電圧を供給するバイアス回路６１から供給するので、バイアス回路を削減でき増幅回路１を小型化できる。また、基板バイアス電圧を印加することで、トランジスタ３２の閾値電圧Ｖｔを下げることができ、これによりトランジスタ３２の伝送損失Ｒｏｎを低減できる。よって、増幅回路１において高周波信号を低損失で伝送できる。一方、低雑音増幅器１１をオフ状態とする場合には、基板バイアス電圧を小さくして閾値電圧Ｖｔを高くできるので、バイアス回路６１を制御するだけでオフリーク電流を低減できる。
　［１．３　変形例に係る増幅回路１Ａの回路構成］
　次に、変形例に係る増幅回路１Ａの回路構成について説明する。図４に示すように、増幅回路１Ａは、低雑音増幅器１１と、スイッチ回路３０Ａと、バイアス回路６１と、フィルタ４１および４３と、インダクタ５１と、高周波出力端子１１０と、を備える。
　なお、本変形例に係る増幅回路１Ａにおいて、図１に示された低雑音増幅器１２、バイアス回路６２、フィルタ４２、４４～４８、インダクタ５２および５３、高周波出力端子１２０、およびアンテナ接続端子１００を備えてもよい。
　本変形例に係る増幅回路１Ａは、実施の形態に係る増幅回路１と比較して、スイッチ回路３０Ａの構成が異なる。以下、本変形例に係る増幅回路１Ａについて、実施の形態に係る増幅回路１と同じ構成については説明を省略し、異なる構成を中心に説明する。
　低雑音増幅器１１は、増幅トランジスタ１０１を有する。増幅トランジスタ１０１は、例えば、ｎ型のＦＥＴであり、ゲート端子、ドレイン端子およびソース端子を有する。高周波信号はゲートから入力され、当該高周波信号が増幅されてドレイン端子から出力される。なお、増幅トランジスタ１０１のゲート端子、ドレイン端子およびソース端子のそれぞれには、トランジスタ、インダクタ、キャパシタなどの回路素子が接続されていてもよい。また、増幅トランジスタ１０１は、ｐ型のＦＥＴであってもよく、あるいは、例えば、バイポーラトランジスタであってもよい。増幅トランジスタ１０１がバイポーラトランジスタである場合には、例えば、ソース端子はエミッタ端子となり、ドレイン端子はコレクタ端子となり、ゲート端子はベース端子となる。
　バイアス回路６１は、増幅トランジスタ１０１のゲート端子に直流バイアス電圧を供給する。また、バイアス回路６１は、低雑音増幅器１１、インダクタ５１、および端子３０ａを経由して、端子３０ａに接続されたトランジスタ３１１、３１２、３１３、３２１、３２２および３２３に直流バイアス電圧を供給する。
　スイッチ回路３０Ａは、低雑音増幅器１１と、アンテナ接続端子１００との間に接続されている。スイッチ回路３０Ａは、端子３０ａ（第１端子）、３０ｃ（第２端子）および３０ｄおよびと、トランジスタ３１１、３１２、３１３、３１４、３１５、３１６、３２１、３２２、３２３、３２４、３２５および３２６と、を有している。スイッチ回路３０Ａは、トランジスタ３１１～３１６および３２１～３２６の導通および非導通を切り替えることにより、端子３０ａと端子３０ｃおよび３０ｄのそれぞれとの接続および非接続を切り替える。
　端子３０ａはインダクタ５１を介して低雑音増幅器１１に接続され、端子３０ｃはフィルタ４１およびスイッチ回路２０を介してアンテナ接続端子１００に接続され、端子３０ｄはフィルタ４３およびスイッチ回路２０を介してアンテナ接続端子１００に接続されている。なお、端子３０ｄは、アンテナ接続端子１００（第１入力端子）と異なるアンテナ接続端子（第２入力端子）に接続されてもよい。
　トランジスタ３１１～３１３は、１以上の第１スイッチの一例であり、端子３０ａ（第１端子）と端子３０ｃ（第２端子）との間に直列接続された、いわゆるシリーズスイッチである。トランジスタ３１１は、第３基板、ゲート端子ｇ１１、ソースｓ１１およびドレインｄ１１を有するＦＥＴである。トランジスタ３１２は、第４基板、ゲート端子ｇ１２、ソースｓ１２およびドレインｄ１２を有するＦＥＴである。トランジスタ３１３は、第５基板、ゲート端子ｇ１３、ソースｓ１３およびドレインｄ１３を有するＦＥＴである。本変形例では、第３基板～第５基板はｐ型（第１導電型）であり、ゲート端子ｇ１１～ｇ１３は第１制御端子であり、ソースｓ１１～ｓ１３は第３基板から第５基板に配置されたｎ型（第２導電型）の第１領域であり、ドレインｄ１１～ｄ１３は第３基板～第５基板に配置されたｎ型（第２導電型）の第２領域であり、トランジスタ３１１～３１３はｎ型のＦＥＴである。ソースｓ１１は端子３０ａおよび第３基板に接続され、ドレインｄ１１はソースｓ１２および第４基板に接続され、ドレインｄ１２はソースｓ１３および第５基板に接続され、ドレインｄ１３は端子３０ｃに接続されている。
　上記接続構成によれば、バイアス回路６１から出力されるバイアス電圧は、低雑音増幅器１１、端子３０ａ、およびソースｓ１１を介して第３基板へ印加される。さらに、トランジスタ３１１、３１２および３１３がオン状態である場合には、バイアス回路６１から出力されるバイアス電圧は、ソースｓ１２を介して第４基板へ印加され、ソースｓ１３を介して第５基板へ印加される。これにより、トランジスタ３１１～３１３がオン状態の場合には、トランジスタ３１１～３１３のそれぞれに基板バイアス電圧が印加されるので、トランジスタ３１１～３１３のオン抵抗を低減できる。一方、トランジスタ３１１～３１３がオフ状態の場合には、トランジスタ３１１～３１３のそれぞれに基板バイアス電圧が印加されないので、トランジスタ３１１～３１３のオフリーク電流を低減できる。
　トランジスタ３１４～３１６は、１以上の第２スイッチの一例であり、端子３０ａおよび３０ｃを結ぶ経路とグランドとの間に互いに直列接続された、いわゆるシャントスイッチである。トランジスタ３１４は、第６基板、ゲート端子、ソースおよびドレインを有するＦＥＴである。トランジスタ３１５は、第７基板、ゲート端子、ソースおよびドレインを有するＦＥＴである。トランジスタ３１６は、第８基板、ゲート端子、ソースおよびドレインを有するＦＥＴである。本変形例では、第６基板～第８基板は、ｐ型（第１導電型）であり、トランジスタ３１４～３１６のソースは第６基板から第８基板に配置されたｎ型（第２導電型）の領域であり、トランジスタ３１４～３１６のドレインは第６基板～第８基板に配置されたｎ型（第２導電型）の領域であり、トランジスタ３１４～３１６はｎ型のＦＥＴである。
　なお、端子３０ａと端子３０ｃとの間に互いに直列接続されるトランジスタ（第１スイッチ）は、１つであってもよく、トランジスタ３１２および３１３が無くてもよい。また、端子３０ａと端子３０ｃとの間に互いに直列接続されるトランジスタは、４つ以上であってもよい。
　トランジスタ３１１～３１６のうち、低雑音増幅器１１に最も近く接続されるのは、トランジスタ３１１である。
　これによれば、低雑音増幅器１１に最も近く接続されているトランジスタ３１１は、端子３０ａと端子３０ｃとを結ぶ経路とグランドとの間に接続された第２スイッチではなく、端子３０ａと端子３０ｃとを結ぶ経路に直列配置された第１スイッチであるので、バイアス回路６１から供給されるバイアス電圧を、少なくとも低雑音増幅器１１に最近接のトランジスタ３１１の第３基板へ供給することが可能となる。
　また、端子３０ａおよび３０ｃを結ぶ経路とグランドとの間に互いに直列接続されるトランジスタ（第２スイッチ）は、１つであってもよく、トランジスタ３１５および３１６が無くてもよい。また、端子３０ａおよび３０ｃを結ぶ経路とグランドとの間に互いに直列接続されるトランジスタは、４つ以上であってもよい。
　これによれば、第１スイッチと第２スイッチとを排他的にオンオフすることで、高周波信号を低損失で伝送できる。また、増幅器に最も近く接続されているスイッチは、第２スイッチではなく第１スイッチであるので、バイアス電圧を第１スイッチの基板へ供給することが可能となる。
　また、第３基板～第５基板は、１つの基板であってもよい。また、第６基板～第８基板は、１つの基板であってもよい。さらに、また、第３基板～第８基板は、１つの基板であってもよい。
　トランジスタ３２１～３２３は、１以上の第３スイッチの一例であり、端子３０ａ（第１端子）と端子３０ｄ（第３端子）との間に直列接続された、いわゆるシリーズスイッチである。トランジスタ３２１は、第９基板、ゲート端子ｇ２１、ソースｓ２１およびドレインｄ２１を有するＦＥＴである。トランジスタ３２２は、第１０基板、ゲート端子ｇ２２、ソースｓ２２およびドレインｄ２２を有するＦＥＴである。トランジスタ３２３は、第１１基板、ゲート端子ｇ２３、ソースｓ２３およびドレインｄ２３を有するＦＥＴである。本変形例では、第９基板～第１１基板はｐ型（第１導電型）であり、ゲート端子ｇ２１～ｇ２３は第１制御端子であり、ソースｓ２１～ｓ２３は第９基板から第１１基板に配置されたｎ型（第２導電型）の第３領域であり、ドレインｄ２１～ｄ２３は第９基板～第１１基板に配置されたｎ型（第２導電型）の第４領域であり、トランジスタ３２１～３２３はｎ型のＦＥＴである。ソースｓ２１は端子３０ａおよび第９基板に接続され、ドレインｄ２１はソースｓ２２および第１０基板に接続され、ドレインｄ２２はソースｓ２３および第１１基板に接続され、ドレインｄ２３は端子３０ｃに接続されている。
　上記接続構成によれば、バイアス回路６１から出力されるバイアス電圧は、低雑音増幅器１１、端子３０ａ、およびソースｓ２１を介して第９基板へ印加される。さらに、トランジスタ３２１、３２２および３２３がオン状態である場合には、バイアス回路６１から出力されるバイアス電圧は、ソースｓ２２を介して第１０基板へ印加され、ソースｓ２３を介して第１１基板へ印加される。これにより、トランジスタ３２１～３２３がオン状態の場合には、トランジスタ３２１～３２３のそれぞれに基板バイアス電圧が印加されるので、トランジスタ３２１～３２３のオン抵抗を低減できる。一方、トランジスタ３２１～３２３がオフ状態の場合には、トランジスタ３２１～３２３のそれぞれに基板バイアス電圧が印加されないので、トランジスタ３２１～３２３のオフリーク電流を低減できる。
　トランジスタ３２４～３２６は、１以上の第４スイッチの一例であり、端子３０ａおよび３０ｄを結ぶ経路とグランドとの間に互いに直列接続された、いわゆるシャントスイッチである。トランジスタ３２４は、第１２基板、ゲート端子、ソースおよびドレインを有するＦＥＴである。トランジスタ３２５は、第１３基板、ゲート端子、ソースおよびドレインを有するＦＥＴである。トランジスタ３２６は、第１４基板、ゲート端子、ソースおよびドレインを有するＦＥＴである。本変形例では、第１２基板～第１４基板は、ｐ型（第１導電型）であり、トランジスタ３２４～３２６のソースは第１２基板から第１４基板に配置されたｎ型（第２導電型）の領域であり、トランジスタ３２４～３２６のドレインは第１２基板～第１４基板に配置されたｎ型（第２導電型）の領域であり、トランジスタ３２４～３２６はｎ型のＦＥＴである。
　なお、端子３０ａと端子３０ｄとの間に互いに直列接続されるトランジスタ（第３スイッチ）は、１つであってもよく、トランジスタ３２２および３２３が無くてもよい。また、端子３０ａと端子３０ｄとの間に互いに直列接続されるトランジスタは、４つ以上であってもよい。
　トランジスタ３２１～３２６のうち、低雑音増幅器１１に最も近く接続されるのは、トランジスタ３２１である。
　これによれば、低雑音増幅器１１に最も近く接続されているトランジスタ３２１は、端子３０ａと端子３０ｄとを結ぶ経路とグランドとの間に接続された第４スイッチではなく、端子３０ａと端子３０ｄとを結ぶ経路に直列配置された第３スイッチであるので、バイアス回路６１から供給されるバイアス電圧を、少なくとも低雑音増幅器１１に最近接のトランジスタ３２１の第９基板へ供給することが可能となる。
　また、端子３０ａおよび３０ｄを結ぶ経路とグランドとの間に互いに直列接続されるトランジスタ（第４スイッチ）は、１つであってもよく、トランジスタ３２５および３２６が無くてもよい。また、端子３０ａおよび３０ｄを結ぶ経路とグランドとの間に互いに直列接続されるトランジスタは、４つ以上であってもよい。
　これによれば、第３スイッチと第４スイッチとを排他的にオンオフすることで、高周波信号を低損失で伝送できる。また、低雑音増幅器１１に最も近く接続されているスイッチは、第４スイッチではなく第３スイッチであるので、バイアス電圧を第３スイッチの第９基板へ供給することが可能となる。
　また、第９基板～第１１基板は、１つの基板であってもよい。また、第１２基板～第１４基板は、１つの基板であってもよい。さらに、また、第９基板～第１４基板は、１つの基板であってもよい。さらには、第３基板～第１４基板は、１つの基板であってもよい。
　トランジスタ３１２は、ソースｓ１２とドレインｄ１２とを接続する抵抗素子４１２を有している。また、トランジスタ３１３は、ソースｓ１３とドレインｄ１３とを接続する抵抗素子４１３を有している。一方、トランジスタ３１１は、ソースｓ１１とドレインｄ１１とを接続する抵抗素子を有していない。
　トランジスタ３２２は、ソースｓ２２とドレインｄ２２とを接続する抵抗素子４２２を有している。また、トランジスタ３２３は、ソースｓ２３とドレインｄ２３とを接続する抵抗素子４２３を有している。一方、トランジスタ３２１は、ソースｓ２１とドレインｄ２１とを接続する抵抗素子を有していない。
　抵抗素子４１２および４１３により、外部からのサージ電圧によりトランジスタ３１２および３１３が破壊されることを防止できるが、低雑音増幅器１１をオフ状態とする信号経路（オフ信号経路）において、他の信号経路からのバイアス電圧が抵抗素子を介して供給されてしまう。このとき、トランジスタ３１２および３１３の閾値電圧が低下してオン状態となり上記オフ信号経路へ高周波信号が漏洩してアイソレーション特性が劣化する場合がある。これに対して、トランジスタ３１１は抵抗素子を有さないので、バイアス回路６１から出力されるバイアス電圧が、抵抗素子４１２および４１３を介してトランジスタ３１２および３１３に供給されることを抑制できる。よって、アイソレーション特性の劣化を抑制できる。
　なお、ドレイン－ソース間を接続する抵抗素子を有さないトランジスタは、トランジスタ３１１でなくてもよく、トランジスタ３１１～３１３の少なくとも１つであればよい。
　また、抵抗素子４２２および４２３により、外部からのサージ電圧によりトランジスタ３２２および３２３が破壊されることを防止できるが、低雑音増幅器１１をオフ状態とする信号経路（オフ信号経路）において、他の信号経路からのバイアス電圧が抵抗素子を介して供給されてしまう。このとき、トランジスタ３２２および３２３の閾値電圧が低下してオン状態となり上記オフ信号経路へ高周波信号が漏洩してアイソレーション特性が劣化する場合がある。これに対して、トランジスタ３２１は抵抗素子を有さないので、バイアス回路６１から出力されるバイアス電圧が、抵抗素子４２２および４２３を介してトランジスタ３２２および３２３に供給されることを抑制できる。よって、アイソレーション特性の劣化を抑制できる。
　なお、ドレイン－ソース間を接続する抵抗素子を有さないトランジスタは、トランジスタ３２１でなくてもよく、トランジスタ３２１～３２３の少なくとも１つであればよい。
　また、トランジスタ３１５は、ソースとドレインとを接続する抵抗素子４１５を有している。また、トランジスタ３１６は、ソースとドレインとを接続する抵抗素子４１６を有している。一方、トランジスタ３１４は、ソースとドレインとを接続する抵抗素子を有していない。
　トランジスタ３２５は、ソースとドレインとを接続する抵抗素子４２５を有している。また、トランジスタ３２６は、ソースとドレインとを接続する抵抗素子４２６を有している。一方、トランジスタ３２４は、ソースとドレインとを接続する抵抗素子を有していない。
　抵抗素子４１５および４１６により、外部からのサージ電圧によりトランジスタ３１５および３１６が破壊されることを防止できるが、低雑音増幅器１１をオン状態とする信号経路（オン信号経路）において、当該信号経路からのバイアス電圧が抵抗素子４１５および４１６を介して供給されてしまう。このとき、トランジスタ３１５および３１６の閾値電圧が低下してオン状態となりグランドへ高周波信号が漏洩し伝送損失が増加する場合がある。これに対して、トランジスタ３１４は抵抗素子を有さないので、バイアス電圧が抵抗素子を介して供給されることを抑制できる。
　なお、ドレイン－ソース間を接続する抵抗素子を有さないトランジスタは、トランジスタ３１４でなくてもよく、トランジスタ３１４～３１６の少なくとも１つであればよい。
　また、抵抗素子４２５および４２６により、外部からのサージ電圧によりトランジスタ３２５および３２６が破壊されることを防止できるが、低雑音増幅器１１をオン状態とする信号経路（オン信号経路）において、当該信号経路からのバイアス電圧が抵抗素子４２５および４２６を介して供給されてしまう。このとき、トランジスタ３２５および３２６の閾値電圧が低下してオン状態となりグランドへ高周波信号が漏洩し伝送損失が増加する場合がある。これに対して、トランジスタ３２４は抵抗素子を有さないので、バイアス電圧が抵抗素子を介して供給されることを抑制できる。
　なお、ドレイン－ソース間を接続する抵抗素子を有さないトランジスタは、トランジスタ３２４でなくてもよく、トランジスタ３２４～３２６の少なくとも１つであればよい。
　図５は、変形例に係るスイッチ回路３０Ａおよび周辺回路の信号伝送時の回路状態を表す図である。同図には、バンドＢの高周波信号を伝送する場合のバイアス信号の供給状態が示されている。
　同図に示すように、バンドＢの高周波信号を伝送する場合、端子３０ａと端子３０ｃとが非接続状態となり、端子３０ａと端子３０ｄとが接続状態となる。この接続状態を実現するため、スイッチ回路３０Ａでは、トランジスタ３１１～３１３、および、トランジスタ３２４～３２６がオフ状態となり、トランジスタ３１４～３１６、および、トランジスタ３２１～３２３がオン状態となる。
　このとき、バンドＢの高周波信号を伝送する経路Ｂ（フィルタ４３－端子３０ｄ－トランジスタ３２３、３２２、３２１－端子３０ａ）では、トランジスタ３２１～３２３がオン状態であるため、バイアス回路６１からのバイアス電圧は、ソースｓ２１を介してトランジスタ３２１の第６基板へ、また、ソースｓ２２を介してトランジスタ３２２の第７基板へ、また、ソースｓ２３を介してトランジスタ３２３の第８基板へ印加される。また、上記バイアス電圧は、フィルタ４３よりもアンテナ接続端子１００側へは印加されない。また、上記バイアス電圧は、トランジスタ３２４がソース－ドレイン間の抵抗素子を有していないため、トランジスタ３２５および３２６を介してグランドには印加されない。
　また、バンドＢの高周波信号を伝送しない経路Ａ（フィルタ４１－端子３０ｃ－トランジスタ３１３、３１２、３１１－端子３０ａ）では、トランジスタ３１１～３１３がオフ状態である。このとき、バイアス回路６１からのバイアス電圧は、トランジスタ３１１がソース－ドレイン間の抵抗素子を有していないため、抵抗素子４１２および４１３を介してトランジスタ３１２および３１３に供給されない。
　これによれば、トランジスタ３２１～３２３へ供給される基板バイアス電圧は、専用の経路を設けずに、低雑音増幅器１１に供給されるバイアス電圧と同じバイアス回路６１から低雑音増幅器１１および端子３０ａを経由して供給される。これにより、バイアス回路を削減でき、増幅回路１Ａを小型化できる。また、基板バイアス電圧を印加することで、トランジスタ３２１～３２３の閾値電圧Ｖｔを下げることができ、これによりトランジスタ３２１～３２３の伝送損失Ｒｏｎを低減できるよって、増幅回路１Ａにおいて高周波信号を低損失で伝送できる。また、受信信号を低損失で低雑音増幅器１１に供給できるので、受信感度の劣化を抑制できる。
　また、トランジスタ３２４がソース－ドレイン間の抵抗素子を有していないので、バイアス回路６１から出力されるバイアス電圧が、抵抗素子４２５および４２６を介してトランジスタ３２５および３２６に供給されることを抑制できる。よって、高周波信号がグランドへ漏洩し伝送損失が増加することを抑制できる。
　また、トランジスタ３１１がソース－ドレイン間の抵抗素子を有していないため、抵抗素子４１２および４１３を介してトランジスタ３１２および３１３に供給されることを抑制できる。よって、アイソレーション特性の劣化を抑制できる。
　［２．効果など］
　以上のように、本実施の形態に係る増幅回路１は、高周波信号が入力されるアンテナ接続端子１００と、高周波信号を増幅する低雑音増幅器１１と、低雑音増幅器１１とアンテナ接続端子１００との間に接続されたスイッチ回路３０と、低雑音増幅器１１に直流バイアス電圧を供給するバイアス回路６１と、を備える。スイッチ回路３０は、低雑音増幅器１１に接続された端子３０ａおよびアンテナ接続端子に接続された端子３０ｃと、ゲート端子ｇ１およびｐ型の第１基板を有し、ゲート端子ｇ１に印加される電圧に基づいて端子３０ａと端子３０ｃとの接続および非接続を切り替えるトランジスタ３１と、を有する。増幅回路１において、バイアス回路６１と端子３０ａと第１基板とは直流的に接続されている。
　これによれば、トランジスタ３１へ供給される基板バイアス電圧は、専用の経路を設けずに、低雑音増幅器１１に供給されるバイアス電圧と同じバイアス回路６１から低雑音増幅器１１および端子３０ａを経由して供給される。これにより、バイアス回路を削減でき、増幅回路１を小型化できる。また、基板バイアス電圧を印加することで、トランジスタ３１の閾値電圧Ｖｔを下げることができ、これによりトランジスタ３１の伝送損失Ｒｏｎを低減できる。よって、増幅回路１において高周波信号を低損失で伝送できる。また、受信信号を低損失で低雑音増幅器１１に供給できるので、受信感度の劣化を抑制できる。
　また例えば、増幅回路１において、バイアス回路６１から低雑音増幅器１１および端子３０ａを経由して、第１基板に直流バイアス電圧が印加されてもよい。
　これによれば、トランジスタ３１の伝送損失Ｒｏｎを低減できるとともに、低雑音増幅器１１をオフ状態とする場合には、基板バイアス電圧を小さくして閾値電圧Ｖｔを高くできるので、高周波信号を増幅しない場合のオフリーク電流を低減できる。
　また例えば、増幅回路１において、第１基板は、端子３０ａに接続されたｎ型のソース領域および端子３０ｃに接続されたｎ型のドレイン領域を有し、トランジスタ３１はＦＥＴであり、ソースと第１基板とが接続されていてもよい。
　これによれば、基板バイアス電圧を、ソースを経由して印加できる。
　また例えば、増幅回路１Ａにおいて、スイッチ回路３０Ａは、端子３０ａと端子３０ｃとを結ぶ経路に配置されたトランジスタ３１１と、トランジスタ３１１と端子３０ｃとを結ぶ経路とグランドとの間に接続されたトランジスタ３１４と、を有してもよい。
　これによれば、トランジスタ３１１とトランジスタ３１４とを排他的にオンオフすることで、高周波信号を低損失で伝送できる。また、低雑音増幅器１１に最も近く接続されているトランジスタは、トランジスタ３１４ではなくトランジスタ３１１であるので、トランジスタ３１４がオン状態の場合に、バイアス電圧がグランドへ漏洩することを抑制できる。
　また例えば、増幅回路１は、さらに、アンテナ接続端子１００とスイッチ回路３０との間に接続された、弾性波共振子を有するフィルタ４１を備えてもよい。
　これによれば、弾性波フィルタは容量性の構造を有するため、フィルタ４１は直流信号を通過させないので、バイアス電圧が、スイッチ回路３０からアンテナ接続端子１００側へ漏洩することを防止できる。
　また例えば、増幅回路１は、さらに、一端が低雑音増幅器１１の入力端に接続され、他端が端子３０ａに接続されたインダクタ５１を備え、低雑音増幅器１１の入力端と端子３０ａとを結ぶ経路とグランドとの間には、インダクタは配置されていなくてもよい。
　これによれば、インダクタ５１により、低雑音増幅器１１とスイッチ回路３０とのインピーダンス整合をとることが可能となる。また、上記経路とグランドとの間にはインダクタが配置されていないので、バイアス電圧がグランドに漏洩してスイッチ回路３０に供給されないことを防止できる。
　また例えば、増幅回路１Ａにおいて、スイッチ回路３０Ａは、端子３０ａと端子３０ｃとの間に直列接続されたトランジスタ３１１～３１３と、端子３０ａおよび３０ｃを結ぶ経路とグランドとの間に直列接続されたトランジスタ３１４～３１６と、を備え、トランジスタ３１１～３１６のうち、低雑音増幅器１１に最も近く接続されるのは、トランジスタ３１１であってもよい。
　これによれば、トランジスタ３１４～３１６がオン状態の場合に、バイアス電圧がグランドへ漏洩することを抑制できる。
　また例えば、増幅回路１Ａにおいて、スイッチ回路３０Ａは、さらに、アンテナ接続端子１００に接続される端子３０ｄと、端子３０ａと端子３０ｄとの間に直列接続されたトランジスタ３２１～３２３と、端子３０ａおよび３０ｄを結ぶ経路とグランドとの間に直列接続されたトランジスタ３２４～３２６と、を備え、トランジスタ３２１～３２３のそれぞれは、ゲート端子、ｐ型の基板、当該基板に配置され端子３０ａに接続されたｎ型のソース、および上記基板に配置され端子３０ｄに接続されたｐ型のドレインを有し、ゲート端子に供給される電圧に基づいて端子３０ａと端子３０ｄとの接続および非接続を切り替え、バイアス回路６１から低雑音増幅器１１および端子３０ａを経由して、上記基板にバイアス電圧が供給され、トランジスタ３１２および３１３は、ソースとドレインとを接続する抵抗素子を有し、トランジスタ３１１は、ソースとドレインとを接続する抵抗素子を有さず、トランジスタ３２２および３２３は、ソースとドレインとを接続する抵抗素子を有し、トランジスタ３２１は、ソースとドレインとを接続する抵抗素子を有さなくてもよい。
　これによれば、ソース－ドレイン間に接続された抵抗素子により、外部からのサージ電圧によりスイッチが破壊されることを防止できるが、低雑音増幅器１１をオフ状態とする信号経路（オフ信号経路）において、他の信号経路からのバイアス電圧が抵抗素子を介して供給され、オフ信号経路のトランジスタの閾値電圧が低下してオン状態となりオフ信号経路へ高周波信号が漏洩してアイソレーション特性が劣化する場合がある。これに対して、トランジスタ３１１および３２１は抵抗素子を有さないので、バイアス電圧が抵抗素子を介して供給されることを抑制できる。よって、アイソレーション特性の劣化を抑制できる。
　また例えば、増幅回路１Ａにおいて、トランジスタ３１５および３１６は、オン状態およびオフ状態を切り替える２つの端子を接続する抵抗素子を有し、トランジスタ３１４は、オン状態およびオフ状態を切り替える２つの端子を接続する抵抗素子を有さず、トランジスタ３２５および３２６は、オン状態およびオフ状態を切り替える２つの端子を接続する抵抗素子を有し、トランジスタ３２４は、オン状態およびオフ状態を切り替える２つの端子を接続する抵抗素子を有さなくてもよい。
　これによれば、低雑音増幅器１１をオン状態とする信号経路において、当該信号経路からのバイアス電圧が抵抗素子を介して供給され、オフ状態のトランジスタ３１４～３１６または３２４～３２６の閾値電圧が低下してオン状態となりグランドへ高周波信号が漏洩することを抑制できる。
　また、　また、本実施の形態に係る通信装置４は、増幅回路１と、増幅回路１で伝送される高周波信号を処理するＲＦＩＣ３と、を備える。
　これによれば、通信装置４は、増幅回路１の上記効果と同様の効果を奏することができる。
　（その他の実施の形態）
　以上、実施の形態に係る増幅回路および通信装置について、実施の形態およびその変形例を挙げて説明したが、本発明の増幅回路および通信装置は、上記実施の形態およびその変形例に限定されるものではない。上記実施の形態およびその変形例における任意の構成要素を組み合わせて実現される別の実施の形態や、上記実施の形態およびその変形例に対して本発明の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、本開示の増幅回路および通信装置を内蔵した各種機器も本発明に含まれる。
　例えば、上記実施の形態およびその変形例に係る増幅回路および通信装置において、図面に開示された各回路素子および信号経路を接続する経路の間に別の高周波回路素子および配線などが挿入されていてもよい。
　以下に、上記各実施の形態に基づいて説明した増幅回路および通信装置の特徴を示す。
　＜１＞
　高周波信号が入力される第１入力端子と、
　前記高周波信号を増幅する増幅器と、
　前記増幅器と前記第１入力端子との間に接続されたスイッチ回路と、
　前記増幅器に直流のバイアス電圧を供給するバイアス回路と、を備え、
　前記スイッチ回路は、
　前記増幅器に接続された第１端子および前記第１入力端子に接続された第２端子と、
　第１制御端子、第１導電型の第１基板、前記第１基板に配置され前記第１端子に接続された第２導電型の第１領域、および前記第１基板に配置され前記第２端子に接続された第２導電型の第２領域を有するトランジスタを含み、前記第１制御端子に印加される電圧に基づいて前記第１端子と前記第２端子との接続および非接続を切り替える第１スイッチと、を有し、
　前記バイアス回路と前記第１端子と前記第１基板とは直流的に接続されている、増幅回路。
　＜２＞
　前記バイアス回路から前記増幅器および前記第１端子を経由して、前記第１基板に前記バイアス電圧が印加される、＜１＞に記載の増幅回路。
　＜３＞
　前記第１スイッチは、電界効果型トランジスタを含み、
　前記第１領域はソース領域であり、
　前記第２領域はドレイン領域であり、
　前記第１制御端子はゲート端子であり、
　前記第１領域と前記第１基板とが接続されている、＜１＞または＜２＞に記載の増幅回路。
　＜４＞
　前記スイッチ回路は、さらに、
　前記第１スイッチと前記第２端子とを結ぶ経路とグランドとの間に接続された第２スイッチを有する、＜１＞～＜３＞のいずれかに記載の増幅回路。
　＜５＞
　前記増幅器は、前記第１入力端子から入力された受信信号を増幅する低雑音増幅器である、＜１＞～＜４＞のいずれかに記載の増幅回路。
　＜６＞
　さらに、
　前記第１入力端子と前記スイッチ回路との間に接続された弾性波フィルタを備える、＜１＞～＜５＞のいずれかに記載の増幅回路。
　＜７＞
　さらに、
　一端が前記増幅器の入力端に接続され、他端が前記第１端子に接続されたインダクタを備え、
　前記増幅器の入力端と前記第１端子とを結ぶ経路とグランドとの間には、インダクタは配置されていない、＜１＞～＜６＞のいずれかに記載の増幅回路。
　＜８＞
　前記スイッチ回路は、
　前記第１端子と前記第２端子との間に直列接続された１以上の前記第１スイッチと、
　前記第１端子および前記第２端子を結ぶ経路とグランドとの間に直列接続された１以上の前記第２スイッチと、を備え、
　前記１以上の第１スイッチおよび前記１以上の第２スイッチのうち、前記増幅器に最も近く接続されるのは、前記１以上の第１スイッチのいずれかである、＜４＞に記載の増幅回路。
　＜９＞
　さらに、
　高周波信号が入力される第２入力端子を備え、
　前記スイッチ回路は、さらに、
　前記第２入力端子に接続された第３端子と、
　前記第１端子と前記第３端子との間に直列接続された１以上の第３スイッチと、
　前記第１端子および前記第３端子を結ぶ経路とグランドとの間に直列接続された１以上の第４スイッチと、を備え、
　前記第３スイッチは、
　第２制御端子、第１導電型の第２基板、前記第２基板に配置され前記第１端子に接続された第２導電型の第３領域、および前記第２基板に配置され前記第３端子に接続された第２導電型の第４領域を有し、前記第２制御端子に供給される電圧に基づいて前記第１端子と前記第３端子との接続および非接続を切り替え、
　前記バイアス回路から前記増幅器および前記第１端子を経由して、前記第２基板に前記バイアス電圧が供給され、
　前記１以上の第１スイッチの１つは、前記第１領域と前記第２領域とを接続する抵抗素子を有し、
　前記１以上の第１スイッチの他の１つは、前記第１領域と前記第２領域とを接続する抵抗素子を有さず、
　前記１以上の第３スイッチの１つは、前記第３領域と前記第４領域とを接続する抵抗素子を有し、
　前記１以上の第３スイッチの他の１つは、前記第３領域と前記第４領域とを接続する抵抗素子を有さない、＜８＞に記載の増幅回路。
　＜１０＞
　前記１以上の第２スイッチの１つは、接続および非接続を切り替える２つの端子を接続する抵抗素子を有し、
　前記１以上の第２スイッチの他の１つは、接続および非接続を切り替える２つの端子を接続する抵抗素子を有さず、
　前記１以上の第４スイッチの１つは、接続および非接続を切り替える２つの端子を接続する抵抗素子を有し、
　前記１以上の第４スイッチの他の１つは、接続および非接続を切り替える２つの端子を接続する抵抗素子を有さない、＜９＞に記載の増幅回路。
　＜１１＞
　＜１＞～＜１０＞のいずれかに記載の増幅回路と、
　前記増幅回路で伝送される高周波信号を処理するＲＦ信号処理回路と、を備える、通信装置。
　本発明は、マルチバンド／マルチモード対応のフロントエンド回路として、携帯電話などの通信機器に広く利用できる。
　１、１Ａ、５００　　増幅回路
　２　　アンテナ
　３　　ＲＦ信号処理回路（ＲＦＩＣ）
　４　　通信装置
　１１、１２　　低雑音増幅器
　２０、３０、３０Ａ、５３０　　スイッチ回路
　２０ａ、２０ｂ、２０ｃ、２０ｄ、２０ｅ、２０ｆ、３０ａ、３０ｂ、３０ｃ、３０ｄ、３０ｅ、３０ｆ、３０ｇ　　端子
　３１、３２、３１１、３１２、３１３、３１４、３１５、３１６、３２１、３２２、３２３、３２４、３２５、３２６、５３１、５３２　　トランジスタ
　４１、４２、４３、４４、４５、４６、４７、４８　　フィルタ
　５１、５２、５３　　インダクタ
　５４　　キャパシタ
　６１、６２、６３　　バイアス回路
　１００　　アンテナ接続端子
　１０１　　増幅トランジスタ
　１１０、１２０　　高周波出力端子
　４１２、４１３、４１５、４１６、４２２、４２３、４２５、４２６　　抵抗素子
　ｄ１、ｄ２、ｄ１１、ｄ１２、ｄ１３、ｄ２１、ｄ２２、ｄ２３　　ドレイン
　ｇ１、ｇ２、ｇ１１、ｇ１２、ｇ１３、ｇ２１、ｇ２２、ｇ２３　　ゲート端子
　ｓ１、ｓ２、ｓ１１、ｓ１２、ｓ１３、ｓ２１、ｓ２２、ｓ２３　　ソース

Claims (11)

  1. 　高周波信号が入力される第１入力端子と、
    　前記高周波信号を増幅する増幅器と、
    　前記増幅器と前記第１入力端子との間に接続されたスイッチ回路と、
    　前記増幅器に直流のバイアス電圧を供給するバイアス回路と、を備え、
    　前記スイッチ回路は、
    　前記増幅器に接続された第１端子および前記第１入力端子に接続された第２端子と、
    　第１制御端子および第１導電型の第１基板を有するトランジスタを含み、前記第１制御端子に印加される電圧に基づいて前記第１端子と前記第２端子との接続および非接続を切り替える第１スイッチと、を有し、
    　前記バイアス回路と前記第１端子と前記第１基板とは直流的に接続されている、
    　増幅回路。
  2. 　前記バイアス回路から前記増幅器および前記第１端子を経由して、前記第１基板に前記バイアス電圧が印加される、
    　請求項１に記載の増幅回路。
  3. 　前記第１基板は、前記第１端子に接続された第２導電型の第１領域、および、前記第２端子に接続された第２導電型の第２領域を有し、
    　前記第１スイッチは、電界効果型トランジスタを含み、
    　前記第１領域はソース領域であり、
    　前記第２領域はドレイン領域であり、
    　前記第１制御端子はゲート端子であり、
    　前記第１領域と前記第１基板とが接続されている、
    　請求項１または２に記載の増幅回路。
  4. 　前記スイッチ回路は、さらに、
    　前記第１スイッチと前記第２端子とを結ぶ経路とグランドとの間に接続された第２スイッチを有する、
    　請求項１～３のいずれか１項に記載の増幅回路。
  5. 　前記増幅器は、前記第１入力端子から入力された受信信号を増幅する低雑音増幅器である、
    　請求項１～４のいずれか１項に記載の増幅回路。
  6. 　さらに、
    　前記第１入力端子と前記スイッチ回路との間に接続された弾性波フィルタを備える、
    　請求項１～５のいずれか１項に記載の増幅回路。
  7. 　さらに、
    　一端が前記増幅器の入力端に接続され、他端が前記第１端子に接続されたインダクタを備え、
    　前記増幅器の入力端と前記第１端子とを結ぶ経路とグランドとの間には、インダクタは配置されていない、
    　請求項１～６のいずれか１項に記載の増幅回路。
  8. 　前記スイッチ回路は、
    　前記第１端子と前記第２端子との間に直列接続された１以上の前記第１スイッチと、
    　前記第１端子および前記第２端子を結ぶ経路とグランドとの間に直列接続された１以上の前記第２スイッチと、を備え、
    　前記１以上の第１スイッチおよび前記１以上の第２スイッチのうち、前記増幅器に最も近く接続されるのは、前記１以上の第１スイッチのいずれかである、
    　請求項４に記載の増幅回路。
  9. 　さらに、
    　高周波信号が入力される第２入力端子を備え、
    　前記スイッチ回路は、さらに、
    　前記第２入力端子に接続された第３端子と、
    　前記第１端子と前記第３端子との間に直列接続された１以上の第３スイッチと、
    　前記第１端子および前記第３端子を結ぶ経路とグランドとの間に直列接続された１以上の第４スイッチと、を備え、
    　前記第１基板は、前記第１端子に接続された第２導電型の第１領域、および、前記第２端子に接続された第２導電型の第２領域を有し、
    　前記第３スイッチは、
    　第２制御端子、第１導電型の第２基板、前記第２基板に配置され前記第１端子に接続された第２導電型の第３領域、および前記第２基板に配置され前記第３端子に接続された第２導電型の第４領域を有し、前記第２制御端子に供給される電圧に基づいて前記第１端子と前記第３端子との接続および非接続を切り替え、
    　前記バイアス回路から前記増幅器および前記第１端子を経由して、前記第２基板に前記バイアス電圧が供給され、
    　前記１以上の第１スイッチの１つは、前記第１領域と前記第２領域とを接続する抵抗素子を有し、
    　前記１以上の第１スイッチの他の１つは、前記第１領域と前記第２領域とを接続する抵抗素子を有さず、
    　前記１以上の第３スイッチの１つは、前記第３領域と前記第４領域とを接続する抵抗素子を有し、
    　前記１以上の第３スイッチの他の１つは、前記第３領域と前記第４領域とを接続する抵抗素子を有さない、
    　請求項８に記載の増幅回路。
  10. 　前記１以上の第２スイッチの１つは、接続および非接続を切り替える２つの端子を接続する抵抗素子を有し、
    　前記１以上の第２スイッチの他の１つは、接続および非接続を切り替える２つの端子を接続する抵抗素子を有さず、
    　前記１以上の第４スイッチの１つは、接続および非接続を切り替える２つの端子を接続する抵抗素子を有し、
    　前記１以上の第４スイッチの他の１つは、接続および非接続を切り替える２つの端子を接続する抵抗素子を有さない、
    　請求項９に記載の増幅回路。
  11. 　請求項１～１０のいずれか１項に記載の増幅回路と、
    　前記増幅回路で伝送される高周波信号を処理するＲＦ信号処理回路と、を備える、
    　通信装置。
PCT/JP2023/017742 2022-05-17 2023-05-11 増幅回路および通信装置 WO2023223938A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022081060 2022-05-17
JP2022-081060 2022-05-17

Publications (1)

Publication Number Publication Date
WO2023223938A1 true WO2023223938A1 (ja) 2023-11-23

Family

ID=88835465

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/017742 WO2023223938A1 (ja) 2022-05-17 2023-05-11 増幅回路および通信装置

Country Status (1)

Country Link
WO (1) WO2023223938A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010041634A (ja) * 2008-08-08 2010-02-18 Hitachi Metals Ltd 高周波電力増幅器並びにそれを用いた高周波送信モジュール及び送受信モジュール
JP2013240095A (ja) * 2010-02-12 2013-11-28 Infineon Technologies Ag 高周波スイッチング回路
JP2016063539A (ja) * 2014-09-16 2016-04-25 スカイワークス ソリューションズ, インコーポレイテッドSkyworks Solutions, Inc. バンドローディングを低減するマルチバンドデバイス
WO2022138284A1 (ja) * 2020-12-25 2022-06-30 株式会社村田製作所 増幅回路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010041634A (ja) * 2008-08-08 2010-02-18 Hitachi Metals Ltd 高周波電力増幅器並びにそれを用いた高周波送信モジュール及び送受信モジュール
JP2013240095A (ja) * 2010-02-12 2013-11-28 Infineon Technologies Ag 高周波スイッチング回路
JP2016063539A (ja) * 2014-09-16 2016-04-25 スカイワークス ソリューションズ, インコーポレイテッドSkyworks Solutions, Inc. バンドローディングを低減するマルチバンドデバイス
WO2022138284A1 (ja) * 2020-12-25 2022-06-30 株式会社村田製作所 増幅回路

Similar Documents

Publication Publication Date Title
JP5237842B2 (ja) 半導体装置
US10153803B2 (en) Receiving circuit, wireless communication module, and wireless communication device
US7847655B2 (en) Switching circuit
EP2372906A1 (en) Power amplifier
JP5997624B2 (ja) 高周波半導体スイッチおよび無線機器
US20210250054A1 (en) Radio frequency circuit, radio frequency module, and communication device
US11349469B2 (en) High power radio frequency switches with low leakage current and low insertion loss
US10404252B2 (en) Bidirectional switch circuit and switch device
US10291223B2 (en) RF switch with bypass topology
KR102041655B1 (ko) 고주파 스위치
WO2023223938A1 (ja) 増幅回路および通信装置
KR101901694B1 (ko) 고주파 스위치
WO2023203858A1 (ja) 高周波回路および通信装置
WO2023068079A1 (ja) 高周波回路および通信装置
WO2023112651A1 (ja) 高周波モジュール及び信号増幅方法
US20240178868A1 (en) Radio frequency circuit, communication device, and power amplification method for radio frequency circuit
WO2023189276A1 (ja) 高周波回路および通信装置
US20240178804A1 (en) Power amplifier circuit and power amplification method
WO2023120073A1 (ja) 高周波回路および通信装置
US11973470B2 (en) Impedance control in merged stacked FET amplifiers
US20240106470A1 (en) High frequency circuit and communication apparatus
US20240195366A1 (en) Amplifier circuit and radio-frequency circuit
WO2023008255A1 (ja) 高周波回路および通信装置
WO2023286798A1 (ja) 電力増幅回路及び電力増幅方法
WO2023238483A1 (ja) 増幅回路及び増幅方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23807542

Country of ref document: EP

Kind code of ref document: A1