KR102656836B1 - 고정 기생 커패시턴스를 갖는 스위칭 장치 - Google Patents

고정 기생 커패시턴스를 갖는 스위칭 장치 Download PDF

Info

Publication number
KR102656836B1
KR102656836B1 KR1020220085303A KR20220085303A KR102656836B1 KR 102656836 B1 KR102656836 B1 KR 102656836B1 KR 1020220085303 A KR1020220085303 A KR 1020220085303A KR 20220085303 A KR20220085303 A KR 20220085303A KR 102656836 B1 KR102656836 B1 KR 102656836B1
Authority
KR
South Korea
Prior art keywords
mosfet
parasitic capacitance
circuit
channel
switching device
Prior art date
Application number
KR1020220085303A
Other languages
English (en)
Other versions
KR20240008202A (ko
Inventor
이윤명
서동욱
Original Assignee
성균관대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 성균관대학교산학협력단 filed Critical 성균관대학교산학협력단
Priority to KR1020220085303A priority Critical patent/KR102656836B1/ko
Publication of KR20240008202A publication Critical patent/KR20240008202A/ko
Application granted granted Critical
Publication of KR102656836B1 publication Critical patent/KR102656836B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B3/00—Apparatus for testing the eyes; Instruments for examining the eyes
    • A61B3/10—Objective types, i.e. instruments for examining the eyes independent of the patients' perceptions or reactions
    • A61B3/16—Objective types, i.e. instruments for examining the eyes independent of the patients' perceptions or reactions for measuring intraocular pressure, e.g. tonometers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor

Landscapes

  • Life Sciences & Earth Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Medical Informatics (AREA)
  • Biophysics (AREA)
  • Ophthalmology & Optometry (AREA)
  • Engineering & Computer Science (AREA)
  • Biomedical Technology (AREA)
  • Heart & Thoracic Surgery (AREA)
  • Physics & Mathematics (AREA)
  • Molecular Biology (AREA)
  • Surgery (AREA)
  • Animal Behavior & Ethology (AREA)
  • General Health & Medical Sciences (AREA)
  • Public Health (AREA)
  • Veterinary Medicine (AREA)
  • Measuring Fluid Pressure (AREA)

Abstract

본 발명의 일 실시 예에 따른 모스펫(MOSFET)을 사용한 고정 기생 커패시턴스를 갖는 스위칭 장치는, 제1 회로 및 제2 회로를 전기적으로 연결하며 스위칭 동작을 수행하는 제1 모스펫; 및 상기 제1 회로 및 상기 제1 모스펫과 드레인 또는 소스 중 일단이 전기적으로 연결되고 타단은 개방된 제2 모스펫;을 포함하고, 상기 제1 및 제2 모스펫은 채널 타입, 채널 길이 및 채널 폭이 동일하고, 상기 제2 모스펫의 게이트에는 상기 제1 모스펫의 게이트에 인가되는 제어 신호에 대해 반전된 제어 신호가 인가되고, 상기 제1 회로를 기준으로 바라본 등가적인 상기 스위칭 장치의 기생 커패시턴스 값이 고정인 것을 특징으로 한다. 이에 따라, 커패시턴스에 민감한 회로의 커패시턴스를 안정화 가능하다.

Description

고정 기생 커패시턴스를 갖는 스위칭 장치{Switching device with fixed parasitic capacitance}
본 발명은 고정 기생 커패시턴스를 갖는 스위칭 장치에 관한 것으로, 보다 구체적으로는 회로 간을 전기적으로 연결하는 모스펫 스위치에 동일 사이즈의 모스펫 스위치를 소정 방식으로 추가 연결하여 커패시턴스에 민감한 회로의 커패시턴스를 안정화 가능한 고정 기생 커패시턴스를 갖는 스위칭 장치에 관한 것이다.
녹내장은 시야 손상을 일으키는 진행성 시신경병증으로서 조기발견 및 적절한 치료가 필수적인 질환이다. 녹내장의 발병과 진행에 있어서 위험인자 중 특히 안압이 치료의 핵심 대상으로 입증되어 있다. 안압은 일중 변동이 있으며 변동 폭이 클수록 녹내장 진행 위험이 크다. 따라서 지속적인 실시간 안압 측정은 녹내장의 진단 및 진행 여부 평가에 있어서 필수적이나 임상적으로 널리 사용되는 안압계들은 실시간 안압 측정이 불가능하다는 한계가 존재한다.
이식형 안압 센서가 개발되면서 무선신호를 통해 전력 및 데이터를 전달하여 안구의 압력과 온도를 측정하였으며 측정된 데이터의 저장이 가능하고 칩 안에 장착된 디지털 컨트롤러를 사용하여 센서가 측정하는 신호를 조절할 수 있게 되었으나 이러한 방식의 칩 이식을 이용한 안압 측정 방법은 기본적으로 안구 내로의 직접 삽입이 필요하므로 칩의 소형화가 필수적이다.
이식형 압력 센서를 통해 안압 모니터링을 가능하게 하기 위해서는 압력을 측정하는 센서의 크기가 작을수록 유리할 것이며, 상당한 수준의 저전력 센싱 시스템을 갖추는 것이 필요하다.
도 1a는 휘트스톤 브릿지 센서와 ADC(Analog to Digital Converter)를 사용한 종래의 센서 시스템을 도시한 회로도이다.
이와 같은 종래의 센서 시스템에서 휘트스톤 브릿지 센서는 단락회로 전류 패스(short circuit current pass)로 인해 에너지 및 전력의 손실이 발생한다. 에너지 및 전력이 제한된 환경의 저전력 시스템에서 순간적인 에너지 및 전력의 손실은 치명적일 수 밖엔 없다.
도 1b는 휘트스톤 브릿지의 회로도 및 휘트스톤 브릿지의 대표적인 센서의 실제 모습을 나타낸 도면이다.
도 1b의 우측도(10s)를 참조하면, 온도, 압력을 포함한 다양한 환경 변화에 따라 R1 내지 R4의 저항 값이 변하는 가변 저항 4개를 포함(10)하며, 일반적으로 많이 사용되는 센서(10s)이다. 일반적인 일 실시 예에 있어서, 센서의 크기는 1mm x 1mm x 0.4mm이고, 민감도는 20μV/V/mmHg를 가진다.
도 1c는 종래의 일 실시 예에 따른 휘트스톤 브릿지(Full-Bridge) 기반의 센서를 사용하여 발생된 전압을 디지털 신호로 변환하는 회로를 나타낸 도면이다.
휘트스톤 브릿지(Full-Bridge)(10)에 의해 생성된 전압을 현재 환경에 대한 정보를 나타내는 데이터로 변환하게 되는데, 이 경우 휘트스톤 브릿지(10) 옆의 Cs 커패시터는 휘트스톤 브릿지(10)에서 생성되는 전압을 저장하는 용도로 사용된다.
녹내장 임플란트의 내부 공간을 활용해 센서를 부착하여 지속적이고 용이하게 안압 모니터링을 함에 있어서, 상술한 바와 같은 종래 기술에 비해 보다 나은 이점을 갖기 위해 안압 측정 센서의 소형화 및 초저전력 센싱 시스템이 요구된다.
한편, 기술의 발전으로 반도체 공정이 미세화 되어 반도체 칩은 고집적화, 소형화되어 소자 간을 연결하는 스위치의 개수가 기하급수적으로 증가하게 되었다. 금속 산화막 반도체 전계효과 트랜지스터(MOSFET, 이하 모스펫이라 함)을 이용한 스위치를 사용하는 경우 analog to digital(ADC), digital to analog(DAC)를 포함한 아날로그/아날로그혼성(analog/analog-mixed) 신호 회로와 같은 설계에 민감한 회로에서는 종래의 모스펫 스위치로는 설계자의 의도대로 회로 설계가 이루어지지 않는 문제가 있었다.
도 8a는 집적회로에서 모스펫 소자의 심볼을 도시한 도면이다.
집적회로에서는 N채널 및 P채널, 2종류의 모스펫을 사용하여 스위치를 만들 수 있다. 모스펫은 게이트, 드레인, 소스, 바디의 4개의 단자를 가지고, N채널 모스펫(NMOS)은 소스와 드레인 사이에 N채널 영역을, P채널 모스펫(PMOS)은 소스와 드레인 사이에 P채널 영역을 가진다.
도 8b는 기생 커패시턴스를 나타낸 모스펫의 개념적인 단면도이다.
모스펫에서 발생할 수 있는 다양한 기생 커패시턴스 성분 중 스위칭 동작에 영향을 주는 기생 커패시턴스를 모델링하여 심볼로 표시하였다. 도 8b를 참조하면, 기생 커패시턴스는 게이트 영역과 소스 영역의 겹침(overlap)에 의한 커패시턴스 CGS, 게이트 영역과 드레인 영역의 겹침(overlap)에 의한 커패시턴스 CGD, 트랜지스터 턴 온에 의해 생기는 반전층(inversion layer)에 기인한 커패시턴스 CCH가 존재한다.
도 8c는 모스펫의 개념적인 평면도로서, 모스펫의 기생 커패시턴스 크기는 모스펫의 채널 길이(L) 및 채널 폭(W)과 관계가 있다.
도 9a는 종래의 일 실시 예에 따른 모스펫 스위치 회로도 및 기생 커패시터와 저항을 고려한 회로도이다.
NMOS의 경우 Φ가 VSS(즉, 0V)인 경우 스위치는 턴 오프 되고, Φ가 VDD(즉, 전원)인 경우 스위치는 턴 온 된다. Φ_bar 신호는 VDD인 경우 스위치는 턴 오프 되고, VSS인 경우 턴 온 된다. PMOS의 경우는 NMOS와 반대로 동작하게 된다.
도 9a의 좌측 도면과 같은 스위치들을 기생 커패시턴스 및 저항을 고려한 회로도로 나타내면 우측 도면과 같이 저항 RDS, 기생 커패시턴스 CGS, CCH, CGD를 포함하도록 나타낼 수 있다. 여기서, 트랜스미션 게이트(transmission gate)는 NMOS 및 PMOS로 구성된다.
도 9b는 종래의 일 실시 예에 따른 모스펫 스위치의 온/오프에 따른 기생 커패시턴스를 나타낸 회로도이다.
회로 A를 기준으로 회로적으로 모스펫 스위치를 바라보았을 때의 기생 커패시턴스를 나타내는 것으로서, 좌측 도면은 스위치가 턴 온 된 경우(Φ=VDD), 우측 도면은 스위치가 턴 오프 된 경우(Φ=VSS)에 해당한다.
NMOS 또는 PMOS 스위치의 전체 기생 커패시턴스 값은 스위치가 턴 온 된 상태인 경우(도 9b의 좌측 상단 참조), Ctotal = CGS+CCH+CGD 이고, 스위치가 턴 오프 된 상태인 경우(도 9b의 우측 상단 참조), Ctotal = CGS 이다.
또한, 트랜스미션 게이트 스위치의 전체 기생 커패시턴스 값은 스위치가 턴 온 된 상태인 경우(도 9b의 좌측 하단 참조), Ctotal = CGS,N+CCH,N+CGD,N+CGS,P+CCH,P+CGD,P 이고, 스위치가 턴 오프 된 상태인 경우(도 9b의 우측 하단 참조), Ctotal = CGS,N+CGS,P 이다.
이와 같이, 회로 A를 기준으로 회로적으로 모스펫 스위치를 바라보았을 때, 스위치의 동작 여부에 따라 기생 커패시턴스가 변화하는 것을 확인할 수 있으며, 이는 아날로그/아날로그혼성 신호 회로의 설계 시 선형성을 악화시키는 요인이 된다.
따라서, 아날로그/아날로그혼성 신호 회로의 설계에 있어서 선형성과 신뢰성을 향상시키도록 커패시턴스에 민감한 회로의 커패시턴스를 안정화 가능하도록 모스펫을 사용한 고정 기생 커패시턴스를 갖는 스위칭 장치가 요구되며, 이러한 스위칭 장치는 상술한 바와 같은 소형화 및 초저전력 센싱이 가능한 안압 측정 센서 시스템에 사용될 수 있다.
본 발명은 상술한 바와 같은 종래 기술의 문제점을 해결하기 위한 것으로서, 회로 간을 전기적으로 연결하는 모스펫 스위치에 동일 사이즈의 모스펫 스위치를 소정 방식으로 추가 연결하여 커패시턴스에 민감한 회로의 커패시턴스를 안정화 가능한 고정 기생 커패시턴스를 갖는 스위칭 장치를 제공하는 것이다.
본 발명의 제1 특징에 따른 모스펫(MOSFET)을 사용한 고정 기생 커패시턴스를 갖는 스위칭 장치는, 제1 회로 및 제2 회로를 전기적으로 연결하며 스위칭 동작을 수행하는 제1 모스펫; 및 상기 제1 회로 및 상기 제1 모스펫과 드레인 또는 소스 중 일단이 전기적으로 연결되고 타단은 개방된 제2 모스펫;을 포함하고, 상기 제1 및 제2 모스펫은 채널 타입, 채널 길이 및 채널 폭이 동일하고, 상기 제2 모스펫의 게이트에는 상기 제1 모스펫의 게이트에 인가되는 제어 신호에 대해 반전된 제어 신호가 인가되고, 상기 제1 회로를 기준으로 바라본 등가적인 상기 스위칭 장치의 기생 커패시턴스 값이 고정인 것을 특징으로 한다.
본 발명의 제2 특징에 따른 모스펫(MOSFET)을 사용한 고정 기생 커패시턴스를 갖는 스위칭 장치는, 제1 회로 및 제2 회로를 전기적으로 연결하며 스위칭 동작을 수행하는 제1 트랜스미션 게이트; 및 상기 제1 회로 및 상기 제1 트랜스미션 게이트와 드레인 또는 소스 중 일단이 전기적으로 연결되고 타단은 개방된 제2 트랜스미션 게이트;를 포함하고, 상기 제1 및 제2 트랜스미션 게이트는 각각 N채널 모스펫 및 P채널 모스펫으로 구성되고, 상기 제1 및 제2 트랜스미션 게이트를 구성하는 모스펫들은 채널 길이 및 채널 폭이 동일하고, 상기 제1 및 제2 트랜스미션 게이트의 N채널 모스펫들의 게이트들은 전기적으로 연결되고, 상기 제1 회로를 기준으로 바라본 등가적인 상기 스위칭 장치의 기생 커패시턴스 값이 고정인 것을 특징으로 한다.
본 발명의 실시 예에 따른 휘트스톤 브릿지 기반의 센서를 사용한 압력 센싱 장치 및 방법은 다음과 같은 효과를 제공한다.
2개의 저항으로 구성된 하프 휘트스톤 브릿지 센서를 사용하여 4개의 저항으로 구성된 풀 브릿지 센서를 사용하는 경우와 비교하여 센서의 부피가 작고 저항의 수가 적기 때문에 효율적이다.
센서의 민감도와 관련, 가변커패시터부를 통한 충전 전압 비교 방법으로 RC 지연을 이용함으로써, 압력을 포함한 환경 변화로 인해 생성되는 미세한 저항의 차이를 커패시터부를 이용한 RC 지연을 통해 발생하는 시간의 차이를 최대한 정확히 비교하는 방식으로 검출하므로 하프 휘트스톤 브릿지를 사용함에도 측정 압력 해상도의 품질 유지가 가능하다.
디지털 값의 출력에 있어서, 오류가 집중적으로 발생하는 이진 비트 자리 수에서의 오버샘플링 반복 횟수에 가중치를 부여하여 오버샘플링이 수행되어 측정 압력 해상도 달성 측면에서 보다 적은 에너지 및 시간이 소모된다.
또한, 본 발명의 실시 예에 따른 고정 기생 커패시턴스를 갖는 스위칭 장치는 다음과 같은 효과를 제공한다.
커패시턴스에 민감한 회로를 기준으로 바라본 등가적인 스위칭 장치의 기생 커패시턴스 값이 스위칭 장치의 온/오프 여부와 관계없이 일정하게 보장되어 아날로그 신호의 입력에 따른 출력 결과인 디지털 비트 값의 선형성의 향상이 가능하고, 이러한 선형성 향상을 통해 아날로그 회로 및 ADC 데이터의 신뢰성을 확보할 수 있다.
상기 휘트스톤 브릿지 기반의 센서를 사용한 압력 센싱 장치에 있어서, 가변커패시터부의 복수의 보상 커패시터에 대한 개별 스위칭을 수행하는 경우, RC 지연 생성과 관계된 커패시터에서 바라본 스위칭 장치의 커패시턴스가 일정하게 보이도록 기생 커패시턴스가 고정된 스위칭 장치가 사용됨으로써 압력 디지털 변환의 선형성 및 신뢰성을 보장한다.
도 1a는 휘트스톤 브릿지 센서와 ADC(Analog to Digital Converter)를 사용한 종래의 센서 시스템을 도시한 회로도이다.
도 1b는 휘트스톤 브릿지의 회로도 및 휘트스톤 브릿지의 대표적인 센서의 실제 모습을 나타낸 도면이다.
도 1c는 종래의 일 실시 예에 따른 휘트스톤 브릿지(Full-Bridge) 기반의 센서를 사용하여 발생된 전압을 디지털 신호로 변환하는 회로를 나타낸 도면이다.
도 2a는 개시된 실시 예에 따른 하프 휘트스톤 브릿지 회로도 및 하프 휘트스톤 브릿지 센서의 실제 모습을 나타낸 도면이다.
도 2b는 개시된 실시 예에 따른 하프 휘트스톤 브릿지 센서를 사용하여 발생된 전압을 디지털 신호로 변환하는 회로를 나타낸 도면이다.
도 3은 개시된 실시 예에 따른 하프 휘트스톤 브릿지 센서를 사용한 RC 지연 비교 방법에서 RC 지연의 차이가 최대가 되는 지점의 원리를 설명하기 위한 그래프이다.
도 4는 개시된 실시 예에 따른 하프 휘트스톤 브릿지 센서를 사용한 압력 센싱 장치를 도시한 도면이다.
도 5는 개시된 실시 예에 따른 데이터 변환을 위해 RC 지연 비교를 수행하는 과정을 순차적으로 설명하는 도면이다.
도 6은 개시된 실시 예에 따른 RC 지연 비교를 통해 데이터를 변환하는 과정을 그래프로 나타낸 도면이다.
도 7은 개시된 실시 예에 따른 가변커패시터부의 커패시턴스 변경을 통한 충전 전압 비교 방법을 나타내는 도면이다.
도 8a는 집적회로에서 모스펫 소자의 심볼을 도시한 도면이다.
도 8b는 기생 커패시턴스를 나타낸 모스펫의 개념적인 단면도이다.
도 8c는 모스펫의 개념적인 평면도이다.
도 9a는 종래의 일 실시 예에 따른 모스펫 스위치 회로도 및 기생 커패시터와 저항을 고려한 회로도이다.
도 9b는 종래의 일 실시 예에 따른 모스펫 스위치의 온/오프에 따른 기생 커패시턴스를 나타낸 회로도이다.
도 10a는 개시된 실시 예에 따른 모스펫을 사용한 고정 기생 커패시턴스를 갖는 스위칭 장치의 회로도 및 기생 커패시턴스와 저항을 고려한 회로도이다.
도 10b는 개시된 실시 예에 따른 모스펫을 사용한 고정 기생 커패시턴스를 갖는 스위칭 장치의 온/오프에 따른 기생 커패시턴스를 나타낸 회로도이다.
이하, 본 발명에 대해서 실시예 및 도면을 참조하여 구체적으로 설명한다. 그러나, 이하의 설명은 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
도 2a는 개시된 실시 예에 따른 하프 휘트스톤 브릿지 회로도 및 하프 휘트스톤 브릿지 센서의 실제 모습을 나타낸 도면이다.
온도, 압력을 포함한 다양한 환경 변화에 따라 R1 및 R2의 저항 값이 변하는 가변 저항 2개를 포함(20)하는 센서(20s)이다. 도 1b의 센서(10s)와 비교하여 작은 부피를 지니고 있는 장점이 있으나, 물리적인 크기와 관련하여 상대적으로 저항을 4개 가지고 있는(10) 휘트스톤 브릿지 센서(10s)에 비해 하프 휘트스톤 브릿지 센서(20s)의 정확도가 떨어지는 문제가 존재한다.
개시된 실시 예에서, 하프 휘트스톤 브릿지 센서(20s)는 크기는 0.9mm x 0.33mm x 0.18mm이고, 민감도는 10μV/V/mmHg를 가질 수 있다.
도 2b는 개시된 실시 예에 따른 하프 휘트스톤 브릿지 센서를 사용하여 발생된 RC지연을 디지털 신호로 변환하는 회로를 나타낸 도면이다.
다시 도 1c를 참조하여 종래의 휘트스톤 브릿지(Full-Bridge) 기반의 센서를 사용한 회로와 개시된 실시 예의 회로를 비교하면 다음과 같다.
종래의 휘트스톤 브릿지(Full-Bridge) 기반의 센서를 사용한 회로는 휘트스톤 브릿지(Full-Bridge)(10)에 의해 생성된 전압을 현재 환경에 대한 정보를 나타내는 데이터로 변환하게 되는데, 이 경우 풀 브릿지(Full-Bridge)(10) 옆의 Cs 캐패시터는 휘트스톤 브릿지에서 생성되는 전압을 저장하는 용도로 사용된다.
반면, 개시된 실시 예의 하프 휘트스톤 브릿지 센서를 사용한 회로(200)는 하프 휘트스톤 브릿지(20)의 저항인 R1(22) 및 R2(24)와 가변 캐패시터 C1(40) 및 C2(42)를 이용하여 RC 지연을 생성, 활용하는 기법을 사용한다. C1(40) 및 C2(42)의 커패시턴스 값을 변화시켜 R1(22) 및 R2(24)에 의해 발생하는 RC 지연 간의 차이를 보상하는 방식으로 두 RC 지연이 동일한 값을 갖도록 한다. 이 과정에서 보상한 정도에 따라 온도와 압력을 포함한 다양한 환경 정보를 나타내는 디지털 데이터를 획득할 수 있게 된다.
개시된 실시 예에서, 휘트스톤 브릿지 기반의 센서를 사용한 압력 센싱 장치(200)는, 환경 변화에 따라 저항 값이 변하는 2개의 가변저항을 포함하는 하프 휘트스톤 브릿지부(20), 상기 하프 휘트스톤 브릿지부(20)와 전기적으로 연결되어 상기 2개의 가변저항(22,24)에 대한 RC 지연을 각각 생성하는 가변커패시터부(40,42), 상기 생성된 각각의 RC 지연 시간 후에 충전된 각각의 충전 전압들의 차이를 증폭하는 증폭기(210), 및 상기 증폭된 충전 전압들을 비교하여 디지털 값으로 출력하는 비교기(220)를 포함할 수 있다.
한편, 개시된 실시 예에서, 상술한 두 RC 지연이 동일한 값을 갖도록 하는 프로세스는 증폭된 충전 전압들이 같은 값을 갖도록 생성된 RC 지연과 관련된 가변커패시터부(40,42)의 커패시턴스를 변경하고, 변경된 커패시턴스에 기반하여 디지털 값이 출력되는 방식으로 진행될 수 있다.
도 3은 개시된 실시 예에 따른 하프 휘트스톤 브릿지 센서를 사용한 RC 지연 비교 방법에서 RC 지연의 차이가 최대가 되는 지점의 원리를 설명하기 위한 그래프이다.
상술한 바와 같이, 하프 휘트스톤 브릿지 센서는 일반적인 휘트스톤 브릿지 센서와 비교하여 보다 작은 부피를 가지지만, 센서 자체의 민감도(sensitivity) 측면에서는 불리하여 압력 및 온도 등과 같은 환경 측정 시 해상도가 떨어질 수 있으며, 이에 대한 극복을 위해 RC 지연을 생성해 작은 저항 차이를 커패시터를 이용한 RC 지연을 통해 보다 쉽게 저항의 차이를 구별할 수 있는 기법을 사용한다. 이에 따라, 하프 휘트스톤 브릿지(20)의 저항인 R1(22) 및 R2(24)와 가변 캐패시터 C1(40) 및 C2(42)를 이용한 RC 지연 값들을 최대한 정확히 비교할 수 있는 방법이 필요하다.
R1 및 R2 저항 값의 차이에 의해 발생하는 RC 지연 충전 전압을 분석한 식은 다음과 같다.
상기 식들에 따르면, RC 지연 간의 차이가 최대가 되는 시점이 시상수(즉, RC)와 일치하므로, 시상수만큼의 시간 동안만 충전 후 충전을 중단하여 커패시터부(40,42)에 충전된 전압들을 비교하면 정확한 비교가 가능하게 된다.
도 4는 개시된 실시 예에 따른 하프 휘트스톤 브릿지 센서를 사용한 압력 센싱 장치를 도시한 도면이다.
개시된 실시 예에서, 가변커패시터부(40,42)는 2개의 가변저항(20)인 제1 및 제2 가변저항(22,24)과 전기적으로 각각 연결되는 제1 및 제2 가변커패시터부(40,42)를 포함하고, 상기 제1 및 제2 가변커패시터부(40,42)는 각각, 상기 가변저항 하나와 전기적으로 연결되고 RC 지연을 발생시키는 딜레이 커패시터(40a,42a); 및 상기 딜레이 커패시터와 병렬로 연결되어 RC 지연 차이를 보상하는 하나 이상의 보상 커패시터(40b,42b)를 포함하고, 상기 하나 이상의 보상 커패시터(40b,42b) 각각은 개별 스위칭(ΦT[n],ΦB[n])을 통해 상기 딜레이 커패시터와의 전기적 연결이 독립적으로 제어될 수 있다.
도 4와 같은 개시된 일 실시 예에서, 가변 커패시터 C1(40)의 커패시턴스는 CDelay 및 CT[0] 내지 CT[n](이하, CT[n:0]으로 표기)의 커피시턴스의 합이고, 마찬가지로 가변 커패시터 C2(42)의 커패시턴스는 CDelay 및 CB[0] 내지 CB[n](이하, CB[n:0]으로 표기)의 커패시턴스의 합이 된다. CDelay는 RC 지연을 생성하는 핵심 요소에 해당하고, 이후 스위칭을 통해 CT[n:0] 또는 CB[n:0]을 사용하여 R1 및 R2에 의해 각각 발생하는 RC 지연의 차이를 보상한다.
CT[n:0] 및 CB[n:0]은 최하위 비트(LSB)에서 최상위 비트(MSB)로 갈수록 2배씩 커패시턴스가 증가되는 바이너리 사이즈를 가진다. 예를 들어, C[0]=C의 커패시턴스라면, C[1]=2C, C[2]=4C를 가지게 되고, n-bit 아날로그 디지털 컨버터(ADC)일 경우, 최상위 비트는 2n-1C의 커패시턴스를 가지게 된다.
도 5는 개시된 실시 예에 따른 데이터 변환을 위해 RC 지연 비교를 수행하는 과정을 순차적으로 설명하는 도면이다.
개시된 실시 예에서, 우선, 복수의 보상 커패시터들(40b,42b)의 개별 스위칭(ΦT[n],ΦB[n])이 모두 턴 온 된 상태에서 초기 충전이 이루어진다. τ1=R1C1, τ2=R2C2를 비교하여 보다 큰 값을 결정한다. τ1>τ2이면, τ1을 기준으로 보상 커패시터 CB[n]을 사용하여 τ2가 맞춰가는 방식으로 압력 센싱 장치(200)의 동작이 이루어지고, τ2>τ1이면, τ2를 기준으로 보상 커패시터 CT[n]을 사용하여 τ1이 맞춰가는 방식으로 압력 센싱 장치(200)의 동작이 이루어진다.
보상 커패시터 CT[n](40b) 및 CB[n](42b) 중 사용할 보상 커패시터 군이 결정되면(다시 말하면, CT[n](40b) 및 CB[n](42b) 중 하나가 결정되면), 데이터 변환이 시작된다. 개시된 실시 예에서, 보상 커패시터 CT[n](40b)과 CB[n](42b)는 배타적으로 사용되며, 예를 들어, CB[n]을 사용한다면 CT[n]은 사용하지 않고 기준 RC 지연을 τ1=R1CDelay로 설정하여 τ2=R2C2 값을 τ1과 비교하는 방식으로 이진 탐색 방법을 사용하여 데이터 변환을 진행할 수 있다.
도 5를 참조하면, 일 실시 예에서, CB[13:0]을 사용하는 경우, CB[13]=213C의 커패시터와 연결된 스위치(ΦB[13])를 턴 온 하여 τ2=R2(CDelay+213C)의 RC 지연을 생성한다. τ1 및 τ2를 비교하여 τ2 값이 크면 스위치 ΦB[13]을 턴 오프하고 ΦB[12]를 턴 온 하여 τ2=R2(CDelay+212C)로 설정해 τ2를 줄인다. 반면, τ2 값이 작으면 스위치 ΦB[13]을 턴 온 상태로 유지하고 ΦB[12]도 추가로 턴 온 하여 τ2=R2(CDelay+213C+212C)로 RC 지연을 생성해 τ2의 지연을 증가시키는 방식으로 이진 탐색 방법을 사용해 데이터 변환을 진행할 수 있다.
도 6은 개시된 실시 예에 따른 RC 지연 비교를 통해 데이터를 변환하는 과정을 그래프로 나타낸 도면이다.
다시 도 3을 참조하면, τ1=R1C1, τ2=R2C2에서, τ 값이 클수록 전압 값은 작아지는 것을 확인할 수 있으며, 이에 따라 개시된 실시 예에서, 증폭기(210)를 통해 증폭된 RC 지연 시간 후에 충전된 각각의 충전 전압들을 비교기(220)를 통해 비교할 수 있다.
도 6에서 충전 전압들은 V1, V2에 해당하고, 예를 들어, V1>V2이면 τ1<τ2이고, V1<V2이면 τ1>τ2이 된다. 일 실시 예에서, RC 충전을 진행해 생성된 전압에서 V1<V2인 경우, τ2가 더 작으므로 V2을 생성하는데 영향을 미치는 스위치 ΦB[13:0]을 사용해 보상 커패시터를 추가하여 RC 지연을 맞춰가는 과정을 진행할 수 있다. 이 경우, V1은 τ1=R1CDelay로 고정되어 기준 전압 및 기준 RC 지연이 되어 이진 탐색 과정을 통해 τ2가 τ1을 찾아가게 된다.
이진 탐색 과정의 일 실시 예를 보다 구체적으로 설명하면, 우선, CB[13]의 사용을 위해 CB[13]=213C의 커패시터와 연결된 스위치 ΦB[13]을 턴 온 하여 τ2=R2(CDelay+213C)의 RC 지연을 생성한다. V1과 V2을 비교하였을 때, V2 값이 작다면, 스위치 ΦB[13]을 턴 오프하고 스위치 ΦB[12]를 턴 온 하여 τ2=R2(CDelay+212C)로 RC 지연을 생성한 뒤 다시 비교를 반복한다. V1과 V2을 다시 비교하였을 때, 이번에는 V2 값이 더 크다면, 스위치 ΦB[12]를 턴 온 상태로 유지한 뒤, 스위치 ΦB[11]을 턴 온 하여 계속 비교를 진행하고 이러한 과정을 반복해 수행한다.
도 7은 개시된 실시 예에 따른 가변커패시터부의 커패시턴스 변경을 통한 충전 전압 비교 방법을 나타내는 도면이다.
도 7은 도 6에서 충전 전압 V1, V2과 관련된 그래프 부분(α)을 확대한 도면으로서, 이하 도 7을 참조하여 일 실시 예의 데이터의 디지털 변환 과정을 구체적으로 정리하여 설명한다.
(i) ΦB[13] 턴 온 상태 (α1)
V1>V2이므로, τ1=R1CDelay < τ2=R2(CDelay+213C)가 된다. 따라서, 스위치 ΦB[13]은 턴 오프로 변경되어야 하며, 13bit의 출력은 0이 된다.
(ii) ΦB[13] 턴 오프, ΦB[12] 턴 온 상태 (α2)
V1<V2이므로, τ1=R1CDelay > τ2=R2(CDelay+212C)가 된다. 따라서 스위치 ΦB[12]는 턴 온을 유지하게 되며, 12bit의 출력은 1이 된다.
(iii) ΦB[13] 턴 오프, ΦB[12] 턴 온, ΦB[11] 턴 온 상태 (α3)
V1<V2이므로, τ1=R1CDelay > τ2=R2(CDelay+212C+211C)가 된다. 따라서, 스위치 ΦB[11]은 턴 온을 유지하게 되며, 11bit의 출력은 1이 된다.
(iv) ΦB[13] 턴 오프, ΦB[12] 턴 온, ΦB[11] 턴 온, ΦB[10] 턴 온 상태 (α4)
V1>V2이므로, τ1=R1CDelay < τ2=R2(CDelay+212C+211C+210C)가 된다. 따라서, 스위치 ΦB[10]은 턴 오프로 변경되어야 하며, 10bit의 출력은 0이 된다.
참고로, ΦB[13] 턴 온 상태(α1) 앞 그래프의 상태(α0)는 상술한 바와 같이, RC 충전을 진행해 생성된 전압에서 V1<V2인 경우, τ2가 더 작으므로 V1은 τ1=R1CDelay로 고정되고 기준 전압 및 기준 RC 지연이 되어, 이진 탐색 과정을 통해 τ2가 τ1을 찾아가게 되는 초기 상태에 해당한다.
상술한 바와 같은 충전 전압 비교 과정을 반복해 수행하면 RC 지연의 크기 비교를 통해 순차적으로 최상위 비트(MSB)부터 최하위 비트(LSB)까지의 데이터가 결정되며 순차적인 스위칭을 거친 후에 압력 및 온도를 포함한 환경 데이터의 변환이 완료된다.
개시된 실시 예에서, 가변커패시터부의 스위치(ΦT[n],ΦB[n])는 CDelay에서 회로적으로 바라본 커패시터의 용량이 스위칭 동작에 관계없이 일정하게 보이도록 기생 커패시턴스가 고정된 스위치를 사용할 수 있다. 이를 통해, 충전 전압을 통한 RC 지연의 정확도를 보다 높일 수 있게 된다. 상기 고정 기생 커패시턴스를 갖는 스위치에 대한 보다 구체적인 설명은 후술하도록 한다.
개시된 실시 예에서, 데이터의 디지털 변환에 사용되는 비트 레벨 오버샘플링(bit-level oversampling)은 통계적 분석을 통해 오류가 발생하지 않는 이진 비트 자리 수에서의 오버샘플링 반복 횟수와 비교해 오류가 집중적으로 발생하는 이진 비트 자리 수에서의 오버샘플링 반복 횟수에 가중치를 부여하여 수행될 수 있다. 이에 따라, 에너지와 시간 측면에서 효율성을 제고할 수 있다.
한편, 일반적인 일 실시 예의 안질환 치료를 위한 임플란트는, 안구의 앞방 내에 수용되는 크기를 갖는 스노클을 포함하는 근위부와 상기 근위부로부터 각도를 가지고 연장하며 슐렘관의 일부 내에 수용되는 형상을 갖는 원위부를 포함할 수 있으며, 여기에 추가적으로 개시된 실시 예에 따른 하프 휘트스톤 브릿지 센서를 사용한 압력 센싱 장치(200)가 상기 임플란트의 내부에 위치되도록 포함될 수 있다.
이와 같이, 하프 휘트스톤 브릿지 센서로 RC 지연 비교 방법을 사용하여 압력을 측정하는 압력 센싱 장치 및 방법을 통해 안압 센싱 장치는 보다 소형화되고 보다 전력 손실이 적게 되는 효과가 발생한다.
이하에서는 개시된 실시 예에 따른 모스펫(MOSFET)을 사용한 고정 기생 커패시턴스를 갖는 스위칭 장치에 대해 설명한다.
도 10a는 개시된 실시 예에 따른 모스펫을 사용한 고정 기생 커패시턴스를 갖는 스위칭 장치의 회로도 및 기생 커패시턴스와 저항을 고려한 회로도이다.
개시된 실시 예에서, 고정 기생 커패시턴스를 갖는 스위칭 장치(도 10a 좌측 상단 2개의 도면 참조)는 제1 모스펫 및 제2 모스펫을 포함할 수 있고, 제1 모스펫은 회로 A 및 회로 B를 전기적으로 연결하는 N채널 또는 P채널 모스펫이며, 제2 모스펫은 회로 A 및 제1 모스펫과 전기적으로 연결되되, 드레인 또는 소스 중 일단이 연결되고 타단은 개방되는 방식으로 연결될 수 있다. 제2 모스펫의 게이트에는 제1 모스펫의 게이트에 인가되는 제어 신호에 대해 반전된 제어 신호가 인가될 수 있으며, 여기서, 제2 모스펫은 제1 모스펫과 동일 채널 타입이 사용된다.
다시 도 8c를 참조하면, 모스펫의 기생 커패시턴스 크기는 모스펫의 채널 길이(L) 및 채널 폭(W)과 관계가 있으므로, 제2 모스펫의 채널 길이 및 채널 폭은 제1 모스펫과 동일해야 한다.
개시된 다른 실시 예에서, 고정 기생 커패시턴스를 갖는 스위칭 장치(도 10a 좌측 하단 도면 참조)는 제1 트랜스미션 게이트 및 제2 트랜스미션 게이트를 포함할 수 있고, 제1 트랜스미션 게이트는 회로 A 및 회로 B를 전기적으로 연결하고, 제2 트랜스미션 게이트는 회로 A 및 제1 트랜스미션 게이트와 전기적으로 연결되되, 드레인 또는 소스 중 일단이 연결되고 타단은 개방되는 방식으로 연결될 수 있다.
트랜스미션 게이트는 N채널 및 P채널 모스펫으로 구성되고, 제1 트랜스미션 게이트의 N채널 모스펫 및 제2 트랜스미션 게이트의 P채널 모스펫의 게이트들은 전기적으로 연결된다. 마찬가지로 모스펫의 기생 커패시턴스 크기는 모스펫의 채널 길이(L) 및 채널 폭(W)과 관계가 있으므로, 제1 및 제2 트랜스미션 게이트를 구성하는 모스펫들은 채널 길이 및 채널 폭이 동일해야 한다.
개시된 실시 예의 스위칭 장치에서, 제1 모스펫과 제2 모스펫은 단자의 종류에 관계없이 스위칭 동작을 수행하도록 전기적으로 연결되는 방식이면 된다. 예를 들어, 제1 모스펫의 소스와 제2 모스펫의 소스가 연결될 수 있고, 제1 모스펫의 드레인과 제2 모스펫의 소스가 연결될 수도 있으며, 그 외의 다른 경우도 가능하다. 이러한 연결 방식은, 제1 트랜스미션 게이트와 제2 트랜스미션 게이트를 사용한 스위칭 장치에서도 마찬가지로 적용된다.
스위칭 장치의 동작은 NMOS 스위치의 경우 Φ가 VSS(즉, 0V)인 경우 스위치는 턴 오프 되고, Φ가 VDD(즉, 전원)인 경우 스위치는 턴 온 된다. Φ_bar 신호는 VDD인 경우 스위치는 턴 오프 되고, VSS인 경우 스위치는 턴 온 된다. PMOS 스위치의 경우 NMOS 스위치와 반대로 동작하게 된다.
회로 A와 회로 B에 있어서, 회로 A가 커패시턴스가 중요한 회로에 해당한다. 따라서, 회로 A를 기준으로 바라본 등가적인 개시된 실시 예의 고정 기생 커패시턴스를 갖는 스위칭 장치의 기생 커패시턴스 값은 스위칭 동작과 관계없이 일정하게 된다.
도 10b는 개시된 실시 예에 따른 모스펫을 사용한 고정 기생 커패시턴스를 갖는 스위칭 장치의 온/오프에 따른 기생 커패시턴스를 나타낸 회로도이다.
회로 A를 기준으로 회로적으로 모스펫 스위치를 바라보았을 때의 기생 커패시턴스를 나타내는 것으로서, 좌측 도면은 스위치가 턴 온 된 경우(Φ=VDD), 우측 도면은 스위치가 턴 오프 된 경우(Φ=VSS)에 해당한다.
NMOS 또는 PMOS 스위치의 전체 기생 커패시턴스 값은 스위치가 턴 온 된 상태인 경우(도 10b의 좌측 상단 참조), Ctotal = 2CGS+CCH+CGD 이고, 스위치가 턴 오프 된 상태인 경우(도 10b의 우측 상단 참조)도 마찬가지로, Ctotal = 2CGS+CCH+CGD 으로 같다.
또한, 트랜스미션 게이트 스위치의 전체 기생 커패시턴스 값은 스위치가 턴 온 된 상태인 경우(도 10b의 좌측 하단 참조), Ctotal = 2CGS,N+CCH,N+CGD,N+2CGS,P+CCH,P+CGD,P 이고, 스위치가 턴 오프 된 상태인 경우(도 10b의 우측 하단 참조)도 마찬가지로, Ctotal = 2CGS,N+CCH,N+CGD,N+2CGS,P+CCH,P+CGD,P 으로 같다.
이와 같이, 회로 A를 기준으로 회로적으로 모스펫 스위치를 바라보았을 때, 스위치의 동작 여부에 관계없이 기생 커패시턴스가 일정한 것을 확인할 수 있으며, 개시된 실시 예의 고정 기생 커패시턴스를 갖는 스위칭 장치를 사용함으로써 아날로그/아날로그혼성 신호 회로의 설계 시 선형성 측면에서 이점을 가질 수 있다.
한편, 본 발명의 실시예들은 컴퓨터로 읽을 수 있는 기록 매체에 컴퓨터가 읽을 수 있는 코드로 구현하는 것이 가능하다. 컴퓨터가 읽을 수 있는 기록 매체는 컴퓨터 시스템에 의하여 읽혀질 수 있는 데이터가 저장되는 모든 종류의 기록 장치를 포함한다.
컴퓨터가 읽을 수 있는 기록 매체의 예로는 ROM, RAM, CD-ROM, 자기 테이프, 플로피디스크, 광 데이터 저장장치 등이 있으며, 또한 캐리어 웨이브(예를 들어 인터넷을 통한 전송)의 형태로 구현하는 것을 포함한다. 또한, 컴퓨터가 읽을 수 있는 기록 매체는 네트워크로 연결된 컴퓨터 시스템에 분산되어, 분산 방식으로 컴퓨터가 읽을 수 있는 코드가 저장되고 실행될 수 있다. 그리고 본 발명을 구현하기 위한 기능적인(functional) 프로그램, 코드 및 코드 세그먼트들은 본 발명이 속하는 기술 분야의 프로그래머들에 의하여 용이하게 추론될 수 있다.
다양한 변형예가 본 발명의 범위를 벗어남이 없이 본 명세서에 기술되고 예시된 구성 및 방법으로 만들어질 수 있으므로, 상기 상세한 설명에 포함되거나 첨부 도면에 도시된 모든 사항은 예시적인 것으로 본 발명을 제한하기 위한 것이 아니다. 따라서, 본 발명의 범위는 상술한 예시적인 실시예에 의해 제한되지 않으며, 이하의 청구 범위 및 그 균등물에 따라서만 정해져야 한다.
10: 휘트스톤 브릿지 회로 10s: 휘트스톤 브릿지 센서
20: 하프 휘트스톤 브릿지 회로 20s: 하프 휘트스톤 브릿지 센서
22,24: 가변 저항 40,42: 가변커패시터부
40a,42a: 딜레이 커패시터 40b,42b: 보상 커패시터
210: 증폭기 220: 비교기

Claims (6)

  1. 모스펫(MOSFET)을 사용한 고정 기생 커패시턴스를 갖는 스위칭 장치에 있어서,
    제1 회로 및 제2 회로를 전기적으로 연결하며 스위칭 동작을 수행하는 제1 모스펫; 및
    상기 제1 회로 및 상기 제1 모스펫과 드레인 또는 소스 중 일단이 전기적으로 연결되고 타단은 개방된 제2 모스펫;
    을 포함하고,
    상기 제1 및 제2 모스펫은 채널 타입, 채널 길이 및 채널 폭이 동일하고,
    상기 제2 모스펫의 게이트에는 상기 제1 모스펫의 게이트에 인가되는 제어 신호에 대해 반전된 제어 신호가 인가되고,
    상기 제1 회로를 기준으로 바라본 등가적인 상기 스위칭 장치의 기생 커패시턴스 값이 고정인 것을 특징으로 하는 스위칭 장치.
  2. 모스펫(MOSFET)을 사용한 고정 기생 커패시턴스를 갖는 스위칭 장치에 있어서,
    제1 회로 및 제2 회로를 전기적으로 연결하며 스위칭 동작을 수행하는 제1 트랜스미션 게이트; 및
    상기 제1 회로 및 상기 제1 트랜스미션 게이트와 드레인 또는 소스 중 일단이 전기적으로 연결되고 타단은 개방된 제2 트랜스미션 게이트;
    를 포함하고,
    상기 제1 및 제2 트랜스미션 게이트는 각각 N채널 모스펫 및 P채널 모스펫으로 구성되고,
    상기 제1 및 제2 트랜스미션 게이트를 구성하는 모스펫들은 채널 길이 및 채널 폭이 동일하고,
    상기 제1 트랜스미션 게이트의 N채널 모스펫 및 상기 제2 트랜스미션 게이트의 P채널 모스펫의 게이트들은 전기적으로 연결되고
    상기 제1 회로를 기준으로 바라본 등가적인 상기 스위칭 장치의 기생 커패시턴스 값이 고정인 것을 특징으로 하는 스위칭 장치.
  3. 제1항 또는 제2항에 있어서,
    상기 제1 회로를 기준으로 바라본 등가적인 상기 스위칭 장치의 기생 커패시턴스 값은 상기 스위칭 장치가 온인 경우와 상기 스위칭 장치가 오프인 경우가 같은 것을 특징으로 하는 스위칭 장치.
  4. 제1항에 있어서,
    상기 제1 및 제2 모스펫은 N채널 또는 P채널 모스펫인 것을 특징으로 하는 스위칭 장치.
  5. 제1항에 있어서,
    상기 고정 기생 커패시턴스 값은 게이트와 소스 사이의 기생 커패시턴스 값의 2배, 채널과 게이트 사이의 기생 커패시턴스 값 및 게이트와 드레인 사이의 기생 커패시턴스 값의 합인 것을 특징으로 하는 스위칭 장치.
  6. 제2항에 있어서,
    상기 고정 기생 커패시턴스 값은 N채널 게이트와 소스 사이의 기생 커패시턴스 값의 2배, N채널 채널과 게이트 사이의 기생 커패시턴스 값, N채널 게이트와 드레인 사이의 기생 커패시턴스 값, P채널 게이트와소스 사이의 기생 커패시턴스 값의 2배, P채널 채널과 게이트 사이의 기생 커패시턴스의 값 및 P채널 게이트와 드레인 사이의 기생 커패시턴스 값의 합인 것을 특징으로 하는 스위칭 장치.
KR1020220085303A 2022-07-11 2022-07-11 고정 기생 커패시턴스를 갖는 스위칭 장치 KR102656836B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020220085303A KR102656836B1 (ko) 2022-07-11 2022-07-11 고정 기생 커패시턴스를 갖는 스위칭 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220085303A KR102656836B1 (ko) 2022-07-11 2022-07-11 고정 기생 커패시턴스를 갖는 스위칭 장치

Publications (2)

Publication Number Publication Date
KR20240008202A KR20240008202A (ko) 2024-01-18
KR102656836B1 true KR102656836B1 (ko) 2024-04-16

Family

ID=89716358

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220085303A KR102656836B1 (ko) 2022-07-11 2022-07-11 고정 기생 커패시턴스를 갖는 스위칭 장치

Country Status (1)

Country Link
KR (1) KR102656836B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100202178B1 (ko) 1996-05-29 1999-06-15 구본준 스위치드 커패시터
US20110199146A1 (en) 2010-02-12 2011-08-18 Winfried Bakalski High-Frequency Switching Circuit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100202178B1 (ko) 1996-05-29 1999-06-15 구본준 스위치드 커패시터
US20110199146A1 (en) 2010-02-12 2011-08-18 Winfried Bakalski High-Frequency Switching Circuit

Also Published As

Publication number Publication date
KR20240008202A (ko) 2024-01-18

Similar Documents

Publication Publication Date Title
US8587466B2 (en) System and method for a successive approximation analog to digital converter
TWI470939B (zh) 類比至數位轉換器及其相關之校準比較器
JPS6211817B2 (ko)
US7834665B2 (en) Track-and-hold circuit with adjustable charge compensation
US7667506B2 (en) Customizable power-on reset circuit based on critical circuit counterparts
De Wit et al. A low-power 12-b analog-to-digital converter with on-chip precision trimming
JPH0652872B2 (ja) ディジタルアナログ変換器
US6661365B1 (en) Circuit architectures and methods for A/D conversion
KR102656836B1 (ko) 고정 기생 커패시턴스를 갖는 스위칭 장치
JP4140528B2 (ja) Ａ／ｄ変換装置
Pennisi High-performance and simple CMOS interface circuit for differential capacitive sensors
JP2010124405A (ja) アナログ／デジタル変換回路
Seo et al. An RC Delay-Based Pressure-Sensing System With Energy-Efficient Bit-Level Oversampling Techniques for Implantable IOP Monitoring Systems
US5760616A (en) Current copiers with improved accuracy
CN110880933B (zh) 具有一半步级解析度的片载校正电路及方法
WO2020081423A1 (en) Near zero power fully integrated digital conversion, sensors and sensing methods
Wong et al. A 750-MHz 6-b adaptive floating-gate quantizer in 0.35-μm CMOS
KR20240003991A (ko) 하프 휘트스톤 브릿지 기반의 센서를 사용한 안압 센싱 장치 및 방법
EP2106586B1 (en) Analog error correction for a pipelined charge-domain a/d converter
KR20240021442A (ko) 아날로그-디지털 변환을 위한 오버샘플링 방법
JP5326654B2 (ja) 電圧−周波数変換回路およびそれを備えた血圧測定装置
CN105680863A (zh) 均衡pmos装置和nmos装置的阻抗的电路和方法
Xin Low power versatile all-dynamic sensor interfaces
Yue et al. Analyses of parasitic capacitance effects and flicker noise of the DAC capacitor array for high resolution SAR ADCs
CN114279595B (zh) 感温电路、基于感温电路的cmos温度传感器及其校准方法

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant