KR20150067615A - 과전압 보호기능을 갖는 고주파 스위치 회로 - Google Patents

과전압 보호기능을 갖는 고주파 스위치 회로 Download PDF

Info

Publication number
KR20150067615A
KR20150067615A KR1020130153284A KR20130153284A KR20150067615A KR 20150067615 A KR20150067615 A KR 20150067615A KR 1020130153284 A KR1020130153284 A KR 1020130153284A KR 20130153284 A KR20130153284 A KR 20130153284A KR 20150067615 A KR20150067615 A KR 20150067615A
Authority
KR
South Korea
Prior art keywords
drain
source
switch circuit
transistor
overvoltage
Prior art date
Application number
KR1020130153284A
Other languages
English (en)
Inventor
김윤석
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020130153284A priority Critical patent/KR20150067615A/ko
Publication of KR20150067615A publication Critical patent/KR20150067615A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H04B1/44—Transmit/receive switching

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Electronic Switches (AREA)

Abstract

본 발명은 과전압 보호기능을 갖는 고주파 스위치 회로에 관한 것으로, 신호 송수신을 위한 제1 신호 포트와, 안테나 포트에 접속된 공통 접속 노드와의 사이에 직렬로 연결된 제1 내지 제N (여기서, N은 적어도 2인 자연수) 트랜지스터를 포함하고, 제1 게이트 신호에 의해 동작되는 제1 스위치 회로부; 신호 송수신을 위한 제2 신호 포트와, 상기 공통 접속 노드와의 사이에 연결되어, 제2 게이트 신호에 의해 동작되는 제2 스위치 회로부; 및 상기 제1 스위치 회로부의 제1 트랜지스터의 소스와 드레인 사이의 전압이 기준 전압보다 높으면 상기 제1 트랜지스터의 소스와 드레인을 전기적으로 연결하는 제1 과전압 보호부; 를 포함할 수 있다.

Description

과전압 보호기능을 갖는 고주파 스위치 회로{RADIO FREQUENCY SWITCH CIRCUIT WITH OVER-VOLTAGE PROTECTION FUNCTION}
본 발명은 과전압 보호기능을 갖는 고주파 스위치 회로에 관한 것이다.
일반적으로, 통신 시스템에 내장되는 반도체 집적회로에는, 안테나와 송신부/수신부 사이에서 고주파 신호의 전달경로를 제어하는 고주파 스위치 회로가 포함된다. 이러한 고주파 스위치 회로는 무선 LAN(Local Area Network) 뿐만 아니라, 블루투스(Bluetooth(상표)), 셀룰러 PCS(Personal Communication Services)/CDMA(Code Division Multiple Access)/WCDMA(Wideband Code Division Multiple Access)/TDMA(Time Division Multiple Access)/GSM(Global System/Standard for Mobile Communication) 등과 같은 통신 시스템에서 사용될 수 있다.
통상, 고주파 스위치 회로는, 시분할 다중화 방식(Time-Division Multiplexing: TDM)을 사용하는 다양한 통신 시스템에서 송신부와 수신부 사이에 사용될 수 있다. 이러한 고주파 스위치 회로를 사용함으로써 송신부와 수신부는 서로 교대로 온/오프(ON/OFF) 되기 때문에 시스템 전체 소비 파워를 낮출 수 있고, 송신부와 수신부 간의 간섭도 줄일 수 있다.
이와 같은 고주파 스위치 회로에 대해, 낮은 삽입 손실(low insertion loss), 높은 격리도(high isolation), 빠른 스위칭 속도(high switching speed) 및 하이파워 처리 능력(high power handling capability)이 요구되며, 또한 대 신호의 입력 시에서도 낮은 고조파 왜곡, 즉 높은 선형성도 요구된다.
이 중에서 삽입손실(Insertion loss) 특성이 좋을수록 스위치에 의해 발생되는 수신부의 감도(sensitivity) 열화와 송신부의 송신 파워손실이 줄여들 수 있다. 파워 처리 능력(Power handling capability)은 송신부 출력 파워의 최대 출력 파워를 보장할 수 있다. 그리고 높은 격리도(High isolation) 특성은 송신부 동작시 오프되어 있는 수신부로의 영향을 최소화하며, 반대의 경우도 마찬가지이다.
특히 모바일 통신 시스템에서는 이 중 삽입 손실(insertion loss)과 파워 처리 능력(power handling capability)이 더 요구될 수 있다.
기존의 무선 통신기기에서, 고주파 스위치 회로는 송신부 및 수신부에 각각 접속되는 제1 및 제2 신호 포트와, 안테나에 접속되는 안테나 포트를 구비한다.
이러한 고주파 스위치 회로가 제1 및 제2 신호 포트와 안테나 포트 사이에서 고주파 신호의 전달경로를 제어함으로써, 고주파 스위치 회로에 접속된 송신부 및 수신부 중 하나가 선택되어 안테나에 전기적으로 접속될 수 있다.
기존의 고주파 스위치 회로는, 각 신호 포트와 안테나 포트 사이의 고주파 신호의 전달경로를 전환하기 위하여, 각 신호 포트와 안테나 포트 사이에 연결된 직렬 스위치 회로부와, 각 신호 포트와 접지 사이에 연결된 병렬 스위치 회로부를 포함할 수 있다.
이때, 상기 직렬 스위치 회로부는 송신 스위치 회로부(Tx SW)와 수신 스위치 회로부(Rx SW)로 이루어지고, 상기 송신 스위치 회로부 및 수신 스위치 회로부 각각은 복수의 반도체 스위치를 포함할 수 있다.
상기 반도체 스위치는, SOI(Silicon On Insulator) 기판 상에 형성된 스위치 소자로서 MOS형 전계 효과 트랜지스터(MOSFET)로 이루어질 수 있다.
기존의 고주파 스위치 회로에서, 1개의 트랜지스터의 항복 전압(Break Down Voltage)보다 높은 큰 신호의 인가를 대비해서, 스위치 회로부는 복수의 트랜지스터가 스택(Stack)된 구조를 갖는다.
복수의 트랜지스터가 스택(Stack)된 구조에서는, 정격전압보다 높은 큰 전압이 복수의 트랜지스터 각각에 분할되어 인가되므로 1개의 트랜지스터에 걸리는 전압은 낮아지게 되어, 트랜지스터가 큰 전압으로부터 보호될 수 있다.
이와 같은 기존의 고주파 스위치 회로에서는, 오프상태인 송신 스위치 회로부(Tx SW)와 수신 스위치 회로부(Rx SW)에서, 복수의 트랜지스터가 동일한 기생 커패시턴스를 갖는 경우에는 동일한 전압이 분할되어 걸리지만, 기생 커패시턴스가 동일하지 않게 되는 경우에는 적어도 어느 하나의 트랜지스터, 특히 안테나 포트에 가깝게 접속되는 트랜지스터에 높은 전압이 걸릴 수 있으며, 이 경우에는 높은 전압이 걸리는 트랜지스터는 높은 스트레스를 받게 되므로, 심한 경우에는 기능을 상실하게 되는 문제점이 있다.
따라서, 바람직하지 않게 적어도 어느 하나의 트랜지스터에 높은 전압이 걸리는 경우를 대비하여, 복수의 트랜지스터에 높은 전압이 걸리는 경우에 대한 적절한 대비책이 마련되어야 하는 필요성이 있다.
하기 선행기술문헌에 기재된 특허문헌 1은, 고주파 스위치 회로 및 반도체 장치에 관한 것으로, 과전압으로부터 반도체 스위치를 보호하는 기술적 사항을 개시하고 있지 않다.
일본 공개특허 제2007-259112호 공보
본 발명은, 상기한 종래 기술의 문제점을 해결하기 위한 것으로써, 과전압으로부터 반도체 스위치를 보호할 수 있는 고주파 스위치 회로를 제공한다.
본 발명의 제1 기술적인 측면으로써, 본 발명은, 신호 송수신을 위한 제1 신호 포트와, 안테나 포트에 접속된 공통 접속 노드와의 사이에 직렬로 연결된 제1 내지 제N (여기서, N은 적어도 2인 자연수) 트랜지스터를 포함하고, 제1 게이트 신호에 의해 동작되는 제1 스위치 회로부; 신호 송수신을 위한 제2 신호 포트와, 상기 공통 접속 노드와의 사이에 연결되어, 제2 게이트 신호에 의해 동작되는 제2 스위치 회로부; 및 상기 제1 스위치 회로부의 제1 트랜지스터의 소스와 드레인 사이의 전압이 기준 전압보다 높으면 상기 제1 트랜지스터의 소스와 드레인을 전기적으로 연결하는 제1 과전압 보호부; 를 포함하는 고주파 스위치 회로를 제안한다.
또한, 본 발명의 제2 기술적인 측면으로써, 본 발명은, 신호 송수신을 위한 제1 신호 포트와, 안테나 포트에 접속된 공통 접속 노드와의 사이에 직렬로 연결된 제1 내지 제N (여기서, N은 적어도 2인 자연수) 트랜지스터를 포함하고, 제1 게이트 신호에 의해 동작되는 제1 스위치 회로부; 신호 송수신을 위한 제2 신호 포트와, 상기 공통 접속 노드와의 사이에 연결되어, 제2 게이트 신호에 의해 동작되는 제2 스위치 회로부; 및 상기 제1 스위치 회로부의 제1 내지 제N 트랜지스터 각각의 소스와 드레인 사이의 전압이 기준 전압보다 높으면 상기 제1 내지 제N 트랜지스터 각각의 소스와 드레인을 전기적으로 연결하는 복수의 과전압 보호부를 포함하는 제1 과전압 보호부; 를 포함하는 고주파 스위치 회로를 제안한다.
본 발명의 제1 및 제2 기술적인 측면에서, 상기 복수의 과전압 보호부 각각은, 상기 제1 내지 제N 트랜지스터중 해당 트랜지스터의 소스와 드레인간의 양의 과전압을 보호하기 위해, 상기 해당 트랜지스터의 소스와 드레인 사이에 직렬로 연결된 적어도 하나의 정전압 소자를 포함하는 제1 보호 회로부; 및 상기 제1 내지 제N 트랜지스터중 해당 트랜지스터의 소스와 드레인간의 음의 과전압을 보호하기 위해, 상기 해당 트랜지스터의 소스와 드레인 사이에 직렬로 연결된 적어도 하나의 정전압 소자를 포함하는 제2 보호 회로부; 를 포함할 수 있다.
상기 복수의 과전압 보호부 각각은, 상기 제1 내지 제N 트랜지스터 각각의 소스와 드레인간의 양의 과전압을 보호하기 위해, 상기 제1 내지 제N 트랜지스터 각각의 소스와 드레인 사이에 직렬로 연결된 제1 내지 제K 정전압 소자를 포함하는 제1 보호 회로부; 및 상기 제1 내지 제N 트랜지스터 각각의 소스와 드레인간의 음의 과전압을 보호하기 위해, 상기 제1 내지 제N 트랜지스터 각각의 소스와 드레인 사이에 직렬로 연결된 제1 내지 제K 정전압 소자를 포함하는 제2 보호 회로부; 를 포함할 수 있다.
또한, 본 발명의 제3 기술적인 측면으로써, 본 발명은, 신호 송수신을 위한 제1 신호 포트와, 안테나 포트에 접속된 공통 접속 노드와의 사이에 직렬로 연결된 제1 내지 제N (여기서, N은 적어도 2인 자연수) 트랜지스터를 포함하고, 제1 게이트 신호에 의해 동작되는 제1 스위치 회로부; 신호 송수신을 위한 제2 신호 포트와, 상기 공통 접속 노드와의 사이에 직렬로 연결된 제1 내지 제N 트랜지스터를 포함하고, 제2 게이트 신호에 의해 동작되는 제2 스위치 회로부; 상기 제1 스위치 회로부의 제1 트랜지스터의 소스와 드레인 사이의 전압이 기준 전압보다 높으면 상기 제1 트랜지스터의 소스와 드레인을 전기적으로 연결하는 제1 과전압 보호부; 및 상기 제2 스위치 회로부의 제1 트랜지스터의 소스와 드레인 사이의 전압이 기준 전압보다 높으면 상기 제1 트랜지스터의 소스와 드레인을 전기적으로 연결하는 제2 과전압 보호부; 를 포함하는 고주파 스위치 회로를 제안한다.
또한, 본 발명의 제4 기술적인 측면으로써, 본 발명은, 신호 송수신을 위한 제1 신호 포트와, 안테나 포트에 접속된 공통 접속 노드와의 사이에 직렬로 연결된 제1 내지 제N (여기서, N은 적어도 2인 자연수) 트랜지스터를 포함하고, 제1 게이트 신호에 의해 동작되는 제1 스위치 회로부; 신호 송수신을 위한 제2 신호 포트와, 상기 공통 접속 노드와의 사이에 직렬로 연결된 제1 내지 제N 트랜지스터를 포함하고, 제2 게이트 신호에 의해 동작되는 제2 스위치 회로부; 상기 제1 스위치 회로부의 제1 내지 제N 트랜지스터 각각의 소스와 드레인 사이의 전압이 기준 전압보다 높으면 상기 제1 내지 제N 트랜지스터 각각의 소스와 드레인을 전기적으로 연결하는 복수의 과전압 보호부를 포함하는 제1 과전압 보호부; 및 상기 제2 스위치 회로부의 제1 내지 제N 트랜지스터 각각의 소스와 드레인 사이의 전압이 기준 전압보다 높으면 상기 제1 내지 제N 트랜지스터 각각의 소스와 드레인을 전기적으로 연결하는 복수의 과전압 보호부를 포함하는 제2 과전압 보호부; 를 포함하는 고주파 스위치 회로를 제안한다.
본 발명의 제3 및 제4 기술적인 측면에서, 상기 제1 과전압 보호부의 복수의 과전압 보호부 각각은, 상기 제1 내지 제N 트랜지스터 각각의 소스와 드레인간의 양의 과전압을 보호하기 위해, 상기 제1 내지 제N 트랜지스터 각각의 소스와 드레인 사이에 직렬로 연결된 제1 내지 제K 정전압 소자를 포함하는 제1 보호 회로부; 및 상기 제1 내지 제N 트랜지스터 각각의 소스와 드레인간의 음의 과전압을 보호하기 위해, 상기 제1 내지 제N 트랜지스터 각각의 소스와 드레인 사이에 직렬로 연결된 제1 내지 제K 정전압 소자를 포함하는 제2 보호 회로부; 를 포함할 수 있다.
상기 제2 과전압 보호부의 복수의 과전압 보호부 각각은, 상기 제1 내지 제N 트랜지스터 각각의 소스와 드레인간의 양의 과전압을 보호하기 위해, 상기 제1 내지 제N 트랜지스터 각각의 소스와 드레인 사이에 직렬로 연결된 제1 내지 제K 정전압 소자를 포함하는 제1 보호 회로부; 및 상기 제1 내지 제N 트랜지스터 각각의 소스와 드레인간의 음의 과전압을 보호하기 위해, 상기 제1 내지 제N 트랜지스터 각각의 소스와 드레인 사이에 직렬로 연결된 제1 내지 제K 정전압 소자를 포함하는 제2 보호 회로부; 를 포함할 수 있다.
본 발명에 의하면, 듀얼밴드의 선택에 따라 듀얼밴드 안테나의 임피던스를 가변시킴으로써, 선택된 밴드에 자동적으로 임피던스를 매칭시킬 수 있다.
도 1은 본 발명의 실시 예에 따른 고주파 스위치 회로의 제1 구현 예시도이다.
도 2는 본 발명의 실시 예에 따른 고주파 스위치 회로의 제2 구현 예시도이다.
도 3은 본 발명의 실시 예에 따른 고주파 스위치 회로의 제3 구현 예시도이다.
도 4는 본 발명의 실시 예에 따른 고주파 스위치 회로의 제4 구현 예시도이다.
도 5는 본 발명의 실시 예에 따른 고주파 스위치 회로에서의 이상적인 분할 전압 설명도이다.
도 6은 본 발명의 실시 예에 따른 고주파 스위치 회로에서의 비이상적 분할 전압 설명도이다.
도 7은 본 발명의 실시 예에 따른 과전압 보호부의 제1 실시 형태도이다.
도 8은 본 발명의 실시 예에 따른 과전압 보호부의 제2 실시 형태도이다.
도 9는 본 발명의 실시 예에 따른 과전압 보호부의 제3 실시 형태도이다.
이하에서는, 본 발명은 설명되는 실시 예에 한정되지 않으며, 본 발명의 정신 및 범위를 벗어나지 않으면서 다양하게 변경될 수 있음이 이해되어야 한다.
또한, 본 발명의 각 실시 예에 있어서, 하나의 예로써 설명되는 구조, 형상 및 수치는 본 발명의 기술적 사항의 이해를 돕기 위한 예에 불과하므로, 이에 한정되는 것이 아니라 본 발명의 정신 및 범위를 벗어나지 않으면서 다양하게 변경될 수 있음이 이해되어야 한다. 본 발명의 실시 예들은 서로 조합되어 여러 가지 새로운 실시 예가 이루어질 수 있다.
그리고, 본 발명에 참조된 도면에서 본 발명의 전반적인 내용에 비추어 실질적으로 동일한 구성과 기능을 가진 구성요소들은 동일한 부호를 사용할 것이다.
이하에서는, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있도록 하기 위해서, 본 발명의 실시 예를 첨부한 도면을 참조하여 상세히 설명한다.
도 1은 본 발명의 실시 예에 따른 고주파 스위치 회로의 제1 구현 예시도이고, 도 2는 본 발명의 실시 예에 따른 고주파 스위치 회로의 제2 구현 예시도이다.
도 1 및 도 2를 참조하면, 본 발명의 실시 예에 따른 고주파 스위치 회로는, 제1 스위치 회로부(100), 제2 스위치 회로부(200) 및 제1 과전압 보호부(300)를 포함할 수 있다.
도 1 및 도 2를 참조하면, 상기 제1 스위치 회로부(100)는, 신호 송수신을 위한 제1 신호 포트(P1)와, 안테나 포트(PA)에 접속된 공통 접속 노드(NC)와의 사이에 직렬로 연결된 제1 내지 제N (여기서, N은 적어도 2인 자연수) 트랜지스터(M1-1~M1-N)를 포함할 수 있다.
이때, 상기 제1 내지 제N 트랜지스터(M1-1~M1-N)는, 제1 게이트 신호(SG1)에 의해 온상태 또는 오프상태로 될 수 있다.
상기 제2 스위치 회로부(200)는, 신호 송수신을 위한 제2 신호 포트(P2)와, 상기 공통 접속 노드(NC)와의 사이에 연결되어, 제2 게이트 신호(SG2)에 의해 동작될 수 있다.
이때, 본 발명의 실시 예에 따른 고주파 스위치 회로가, 시분할 방식의 송수신 시스템에 적용되는 경우에는, 상기 제1 신호 포트(P1)는 수신 포트가 될 수 있고, 상기 제2 신호 포트(P2)는 송신 포트가 될 수 있다.
이와 달리, 본 발명의 실시 예에 따른 고주파 스위치 회로가, 듀얼밴드 시스템에 적용되는 경우에는, 상기 제1 신호 포트(P1)는 제1 밴드 신호의 입력 및 출력을 위한 제1 밴드 포트가 될 수 있고, 상기 제2 신호 포트(P2)는 제2 밴드 신호의 입력 및 출력을 위한 제2 밴드 포트가 될 수 있다.
도 1을 참조하면, 상기 제1 과전압 보호부(300)는, 상기 제1 스위치 회로부(100)의 제1 트랜지스터(M1-1)의 소스와 드레인 사이의 전압이 기준 전압보다 높으면 상기 제1 트랜지스터(M1-1)의 소스와 드레인을 전기적으로 연결할 수 있다.
도 2를 참조하면, 상기 제1 과전압 보호부(300)는 복수의 과전압 보호부(300-1~300~N)를 포함할 수 있다.
상기 복수의 과전압 보호부(300-1~300~N) 각각은, 상기 제1 스위치 회로부(100)의 제1 내지 제N 트랜지스터(M1-1~M1-N) 각각의 소스와 드레인 사이의 전압이 기준 전압보다 높으면 상기 제1 내지 제N 트랜지스터(M1-1~M1-N) 각각의 소스와 드레인을 전기적으로 연결할 수 있다.
여기서, 상기 기준 전압은 상기 제1 내지 제N 트랜지스터(M1-1~M1-N) 각각의 항복전압보다 낮게 설정될 수 있다.
도 3은 본 발명의 실시 예에 따른 고주파 스위치 회로의 제3 구현 예시도이고, 도 4는 본 발명의 실시 예에 따른 고주파 스위치 회로의 제4 구현 예시도이다.
도 3 및 도 4를 참조하면, 본 발명의 실시 예에 따른 고주파 스위치 회로는, 제1 스위치 회로부(100), 제2 스위치 회로부(200), 제1 과전압 보호부(300) 및 제2 과전압 보호부(400)를 포함할 수 있다.
도 3에 도시한 본 발명의 실시 예에 따른 고주파 스위치 회로는, 도 1에 도시한 본 발명의 실시 예에 따른 고주파 스위치 회로에, 제2 과전압 보호부(400)를 더 포함하고 있다.
도 3에 도시된 상기 제1 스위치 회로부(100), 제2 스위치 회로부(200), 제1 과전압 보호부(300)에 대한 동작은, 도 1을 참조하여 설명된 동작과 동일한 동작에 대해서는, 그 중복되는 동작 설명은 생략될 수 있다.
도 3을 참조하면, 상기 제2 과전압 보호부(400)는, 상기 제2 스위치 회로부(200)의 제1 트랜지스터(M2-1)의 소스와 드레인 사이의 전압이 기준 전압보다 높으면 상기 제1 트랜지스터(M2-1)의 소스와 드레인을 전기적으로 연결할 수 있다.
도 4에 도시한 본 발명의 실시 예에 따른 고주파 스위치 회로는, 도 2에 도시한 본 발명의 실시 예에 따른 고주파 스위치 회로에, 제2 과전압 보호부(400)를 더 포함하고 있다.
도 4에 도시된 상기 제1 스위치 회로부(100), 제2 스위치 회로부(200), 제1 과전압 보호부(300)에 대한 동작은, 도 2를 참조하여 설명된 동작과 동일한 동작에 대해서는, 그 중복되는 동작 설명은 생략될 수 있다.
도 4를 참조하면, 상기 제2 과전압 보호부(400)는 복수의 과전압 보호부(400-1~400~N)를 포함할 수 있다.
상기 복수의 과전압 보호부(400-1~400~N) 각각은, 상기 제2 스위치 회로부(200)의 제1 내지 제N 트랜지스터(M2-1~M2-N) 각각의 소스와 드레인 사이의 전압이 기준 전압보다 높으면 상기 제1 내지 제N 트랜지스터(M2-1~M2-N) 각각의 소스와 드레인을 전기적으로 연결할 수 있다.
도 5는 본 발명의 실시 예에 따른 고주파 스위치 회로에서의 이상적인 분할 전압 설명도이고, 도 6은 본 발명의 실시 예에 따른 고주파 스위치 회로에서의 비이상적 분할 전압 설명도이다.
도 5를 참조하면, 제1 스위치 회로부(100)에서 복수의 트랜지스터를 직렬로 연결하여 사용하면, 이상적으로 복수의 트랜지스터 각각에 기생 커패시턴스(capacitance)가 균등한 경우에는, 상기 복수의 트랜지스터 각각 기생 커패시턴스 각각에 의해서 입력 신호의 전압이 균일한 비율로 나누어지게 되어, 이 경우에는 트랜지스터의 항복(breakdown)이 발생되지 않도록 설계되어 있어서 항복이 발생되지는 않는다.
그런데, 도 6에 도시한 바와 같이, 제조과정의 편차나 등에 의해서 복수의 트랜지스터의 기생 커패시턴스의 비율이 크게 달라지는 경우에는 복수의 트랜지스터중 특정 트랜지스터에 큰 전압 레벨이 걸리게 되는 경우에는 해당 트랜지스터에서 항복형상이 발생될 수 있다.
또한, 제1 스위치 회로부(100)가 제1 게이트 신호(SG1)에 의해서 오프상태에서 온상태로 스위칭되는 동작에서, 복수의 트랜지스터가 동시에 동작되지 않고, 시시간 지연(Time Delay)이 있어서, 순간적으로 제1 트랜지스터(M1-1)가 턴온된 상태에서 제2 트랜지스터(M1-2)가 아직 턴온되지 않고 턴오프상태인 경우에도 제2 트랜지스터에서 항복(breakdown)이 발생될 수 있다.
이와 같이 트랜지스터에서 항복이 발생되면 기능을 상실하게 되므로, 제1 스위치 회로부(100)가 정상적으로 동작할 수 없는 문제점이 있다.
이와 같은 문제점은, 본 발명의 실시 예에 따른 고주파 스위치 회로에 의해서 해소될 수 있다. 전술한 바와 같이 본 발명의 제1 및 제2 과전압 보호부(300,400)는, 상기 제1 및 제2 스위치 회로부(100,200)의 제1 트랜지스터의 소스와 드레인 사이의 전압이 기준 전압보다 높으면 상기 제1 트랜지스터의 소스와 드레인을 전기적으로 연결할 수 있기 때문에, 해당 트랜지스터가 항복되는 문제점이 발생되지 않는다.
여기서, 상기 기준 전압은 항복전압보다 낮게 설정될 수 있다. 이에 대해서는 하기에 설명한다.
도 7은 본 발명의 실시 예에 따른 과전압 보호부의 제1 실시 형태도이고, 도 8은 본 발명의 실시 예에 따른 과전압 보호부의 제2 실시 형태도이며, 도 9는 본 발명의 실시 예에 따른 과전압 보호부의 제3 실시 형태도이다.
도 7 내지 도 9는 제1 과전압 보호부(300)에 대한 실시 형태를 도시하고 있으며, 이러한 실시 형태는 제2 과전압 보호부(400)에도 그대로 적용가능하므로, 제2 과전압 보호부(400)에 대해서는 상기 제1 과전압 보호부(300)에 대한 실시 형태에 대한 설명으로 대신한다.
도 7 및 도 8을 참조하면, 상기 제1 과전압 보호부(300)는 제1 보호 회로부(310) 및 제2 보호 회로부(320)를 포함할 수 있다.
또한, 도 9를 참조하면, 상기 제1 과전압 보호부(300)는 복수의 과전압 보호부(300-1~300-N)를 포함할 수 있으며, 상기 복수의 과전압 보호부(300-1~300-N) 각각도 제1 보호 회로부(310) 및 제2 보호 회로부(320)를 포함할 수 있다.
도 7 및 도 8을 상기 제1 보호 회로부(310)는, 상기 제1 트랜지스터(M1-1)의 소스와 드레인간의 양(+)의 과전압을 보호하기 위해, 상기 제1 트랜지스터(M1-1)의 소스와 드레인 사이에 직렬로 연결된 적어도 하나의 정전압 소자(SD1-1)를 포함할 수 있다.
또한, 상기 제2 보호 회로부(320)는, 상기 제1 트랜지스터(M1-1)의 소스와 드레인간의 음(-)의 과전압을 보호하기 위해, 상기 제1 트랜지스터(M1-1)의 소스와 드레인 사이에 직렬로 연결된 적어도 하나의 정전압 소자(SD2-1)를 포함할 수 있다.
도 7을 참조하면, 상기 제1 보호 회로부(310)는, 상기 제1 트랜지스터(M1-1)의 소스와 드레인 사이에 직렬로 연결된 정전압 소자(SD1-1)를 포함할 수 있다. 상기 제2 보호 회로부(320)는, 상기 제1 트랜지스터(M1-1)의 소스와 드레인 사이에 직렬로 연결된 정전압 소자(SD2-1)를 포함할 수 있다.
상기 정전압 소자(SD1-1, SD2-1)는 제너 다이오드로 이루어질 수 있다. 이때, 상기 제너다이오드의 턴온전압은 해당 트랜지스터의 항복전압보다 낮은 전압으로 설정될 수 있다.
또한, 도 8을 참조하면, 상기 제1 보호 회로부(310)는, 상기 제1 트랜지스터(M1-1)의 소스와 드레인간의 양(+)의 과전압을 보호하기 위해, 상기 제1 트랜지스터(M1-1)의 소스와 드레인 사이에 직렬로 연결된 제1 내지 제K 정전압 소자(SD1-1~SD1-K)를 포함할 수 있다.
또한, 상기 제2 보호 회로부(320)는, 상기 제1 트랜지스터(M1-1)의 소스와 드레인간의 음(-)의 과전압을 보호하기 위해, 상기 제1 트랜지스터(M1-1)의 소스와 드레인 사이에 직렬로 연결된 제1 내지 제K 정전압 소자(SD2-1~SD2-K)를 포함할 수 있다.
이때, 상기 제1 내지 제K 정전압 소자(SD1-1~SD1-K, SD2-1~SD2-K) 각각은 다이오드로 이루어질 수 있다.
또한, 본 발명의 실시 예에 따른 정전압 소자는 제너 다이오드, 다이오드 및 정전압 회로 등으로 구현될 수 있으며, 특별히 특정 소자나 회로에 한정되지 않으며, 정전압을 제공할 수 있는 소자나 회로이면 채용될 수 있다.
예를 들어, 상기 다이오드의 사용 개수에 대해 설명하면, 입력 신호의 양의 전압이 +17V라고 하고, 상기 제1 스위치 회로부(100)가 10개의 제1 내지 제10 트랜지스터(M1-1~M1-10)를 포함한다고 하면, 상기 10개의 제1 내지 제10 트랜지스터(M1-1~M1-10) 각각에는 균등한 전압이 걸리는 경우에는 1.7V가 되며, 이때 하나의 트랜지스터의 항복전압이 3V라고 하면, 이때, 상기 기준 전압은 상기 1.7V 보다는 높고 상기 항복전압 3V보다는 낮은 전압으로 설정될 수 있다.
따라서, 상기 1개의 다이오드 턴온 전압을 0.7V라고 하면 3개의 다이오드를 직렬로 연결하면 턴온전압이 2.1V가 되므로, 상기 제1 보호 회로부(310) 및 제2 보호 회로부(320) 각각은 3개의 다이오드를 포함할 수 있다.
100: 제1 스위치 회로부
200: 제2 스위치 회로부
300: 제1 과전압 보호부
310: 제1 보호 회로부
320: 제2 보호 회로부
400: 제2 과전압 보호부
P1: 제1 신호 포트
P2: 제2 신호 포트
PA: 안테나 포트
NC: 공통 접속 노드
M1-1~M1-N: 제1 내지 제N 트랜지스터
M2-1~M2-N: 제1 내지 제N 트랜지스터
SG1: 제1 게이트 신호
SG2: 제2 게이트 신호
NC: 공통 접속 노드
SD1-1~SD1-K: 제1 내지 제K 정전압 소자
SD2-1~SD2-K: 제1 내지 제K 정전압 소자

Claims (12)

  1. 신호 송수신을 위한 제1 신호 포트와, 안테나 포트에 접속된 공통 접속 노드와의 사이에 직렬로 연결된 제1 내지 제N (여기서, N은 적어도 2인 자연수) 트랜지스터를 포함하고, 제1 게이트 신호에 의해 동작되는 제1 스위치 회로부;
    신호 송수신을 위한 제2 신호 포트와, 상기 공통 접속 노드와의 사이에 연결되어, 제2 게이트 신호에 의해 동작되는 제2 스위치 회로부; 및
    상기 제1 스위치 회로부의 제1 트랜지스터의 소스와 드레인 사이의 전압이 기준 전압보다 높으면 상기 제1 트랜지스터의 소스와 드레인을 전기적으로 연결하는 제1 과전압 보호부;
    를 포함하는 고주파 스위치 회로.
  2. 제1항에 있어서, 상기 제1 과전압 보호부는,
    상기 제1 트랜지스터의 소스와 드레인간의 양의 과전압을 보호하기 위해, 상기 제1 트랜지스터의 소스와 드레인 사이에 직렬로 연결된 적어도 하나의 정전압 소자를 포함하는 제1 보호 회로부; 및
    상기 제1 트랜지스터의 소스와 드레인간의 음의 과전압을 보호하기 위해, 상기 제1 트랜지스터의 소스와 드레인 사이에 직렬로 연결된 적어도 하나의 정전압 소자를 포함하는 제2 보호 회로부;
    를 포함하는 고주파 스위치 회로.
  3. 제1항에 있어서, 상기 제1 과전압 보호부는,
    상기 제1 트랜지스터의 소스와 드레인간의 양의 과전압을 보호하기 위해, 상기 제1 트랜지스터의 소스와 드레인 사이에 직렬로 연결된 제1 내지 제K 정전압 소자를 포함하는 제1 보호 회로부; 및
    상기 제1 트랜지스터의 소스와 드레인간의 음의 과전압을 보호하기 위해, 상기 제1 트랜지스터의 소스와 드레인 사이에 직렬로 연결된 제1 내지 제K 정전압 소자를 포함하는 제2 보호 회로부;
    를 포함하는 고주파 스위치 회로.
  4. 신호 송수신을 위한 제1 신호 포트와, 안테나 포트에 접속된 공통 접속 노드와의 사이에 직렬로 연결된 제1 내지 제N (여기서, N은 적어도 2인 자연수) 트랜지스터를 포함하고, 제1 게이트 신호에 의해 동작되는 제1 스위치 회로부;
    신호 송수신을 위한 제2 신호 포트와, 상기 공통 접속 노드와의 사이에 연결되어, 제2 게이트 신호에 의해 동작되는 제2 스위치 회로부; 및
    상기 제1 스위치 회로부의 제1 내지 제N 트랜지스터 각각의 소스와 드레인 사이의 전압이 기준 전압보다 높으면 상기 제1 내지 제N 트랜지스터 각각의 소스와 드레인을 전기적으로 연결하는 복수의 과전압 보호부를 포함하는 제1 과전압 보호부;
    를 포함하는 고주파 스위치 회로.
  5. 제4항에 있어서, 상기 복수의 과전압 보호부 각각은,
    상기 제1 내지 제N 트랜지스터중 해당 트랜지스터의 소스와 드레인간의 양의 과전압을 보호하기 위해, 상기 해당 트랜지스터의 소스와 드레인 사이에 직렬로 연결된 적어도 하나의 정전압 소자를 포함하는 제1 보호 회로부; 및
    상기 제1 내지 제N 트랜지스터중 해당 트랜지스터의 소스와 드레인간의 음의 과전압을 보호하기 위해, 상기 해당 트랜지스터의 소스와 드레인 사이에 직렬로 연결된 적어도 하나의 정전압 소자를 포함하는 제2 보호 회로부;
    를 포함하는 고주파 스위치 회로.
  6. 제4항에 있어서, 상기 복수의 과전압 보호부 각각은,
    상기 제1 내지 제N 트랜지스터 각각의 소스와 드레인간의 양의 과전압을 보호하기 위해, 상기 제1 내지 제N 트랜지스터 각각의 소스와 드레인 사이에 직렬로 연결된 제1 내지 제K 정전압 소자를 포함하는 제1 보호 회로부; 및
    상기 제1 내지 제N 트랜지스터 각각의 소스와 드레인간의 음의 과전압을 보호하기 위해, 상기 제1 내지 제N 트랜지스터 각각의 소스와 드레인 사이에 직렬로 연결된 제1 내지 제K 정전압 소자를 포함하는 제2 보호 회로부;
    를 포함하는 고주파 스위치 회로.
  7. 신호 송수신을 위한 제1 신호 포트와, 안테나 포트에 접속된 공통 접속 노드와의 사이에 직렬로 연결된 제1 내지 제N (여기서, N은 적어도 2인 자연수) 트랜지스터를 포함하고, 제1 게이트 신호에 의해 동작되는 제1 스위치 회로부;
    신호 송수신을 위한 제2 신호 포트와, 상기 공통 접속 노드와의 사이에 직렬로 연결된 제1 내지 제N 트랜지스터를 포함하고, 제2 게이트 신호에 의해 동작되는 제2 스위치 회로부; 및
    상기 제1 스위치 회로부의 제1 트랜지스터의 소스와 드레인 사이의 전압이 기준 전압보다 높으면 상기 제1 트랜지스터의 소스와 드레인을 전기적으로 연결하는 제1 과전압 보호부;
    상기 제2 스위치 회로부의 제1 트랜지스터의 소스와 드레인 사이의 전압이 기준 전압보다 높으면 상기 제1 트랜지스터의 소스와 드레인을 전기적으로 연결하는 제2 과전압 보호부;
    를 포함하는 고주파 스위치 회로.
  8. 제7항에 있어서, 상기 제1 과전압 보호부는,
    상기 제1 트랜지스터의 소스와 드레인간의 양의 과전압을 보호하기 위해, 상기 제1 트랜지스터의 소스와 드레인 사이에 직렬로 연결된 제1 내지 제K 정전압 소자를 포함하는 제1 보호 회로부; 및
    상기 제1 트랜지스터의 소스와 드레인간의 음의 과전압을 보호하기 위해, 상기 제1 트랜지스터의 소스와 드레인 사이에 직렬로 연결된 제1 내지 제K 정전압 소자를 포함하는 제2 보호 회로부;
    를 포함하는 고주파 스위치 회로.
  9. 제7항에 있어서, 상기 제2 과전압 보호부는,
    상기 제1 트랜지스터의 소스와 드레인간의 양의 과전압을 보호하기 위해, 상기 제1 트랜지스터의 소스와 드레인 사이에 직렬로 연결된 제1 내지 제K 정전압 소자를 포함하는 제1 보호 회로부; 및
    상기 제1 트랜지스터의 소스와 드레인간의 음의 과전압을 보호하기 위해, 상기 제1 트랜지스터의 소스와 드레인 사이에 직렬로 연결된 제1 내지 제K 정전압 소자를 포함하는 제2 보호 회로부;
    를 포함하는 고주파 스위치 회로.
  10. 신호 송수신을 위한 제1 신호 포트와, 안테나 포트에 접속된 공통 접속 노드와의 사이에 직렬로 연결된 제1 내지 제N (여기서, N은 적어도 2인 자연수) 트랜지스터를 포함하고, 제1 게이트 신호에 의해 동작되는 제1 스위치 회로부;
    신호 송수신을 위한 제2 신호 포트와, 상기 공통 접속 노드와의 사이에 직렬로 연결된 제1 내지 제N 트랜지스터를 포함하고, 제2 게이트 신호에 의해 동작되는 제2 스위치 회로부;
    상기 제1 스위치 회로부의 제1 내지 제N 트랜지스터 각각의 소스와 드레인 사이의 전압이 기준 전압보다 높으면 상기 제1 내지 제N 트랜지스터 각각의 소스와 드레인을 전기적으로 연결하는 복수의 과전압 보호부를 포함하는 제1 과전압 보호부; 및
    상기 제2 스위치 회로부의 제1 내지 제N 트랜지스터 각각의 소스와 드레인 사이의 전압이 기준 전압보다 높으면 상기 제1 내지 제N 트랜지스터 각각의 소스와 드레인을 전기적으로 연결하는 복수의 과전압 보호부를 포함하는 제2 과전압 보호부;
    를 포함하는 고주파 스위치 회로.
  11. 제10항에 있어서, 상기 제1 과전압 보호부의 복수의 과전압 보호부 각각은,
    상기 제1 내지 제N 트랜지스터 각각의 소스와 드레인간의 양의 과전압을 보호하기 위해, 상기 제1 내지 제N 트랜지스터 각각의 소스와 드레인 사이에 직렬로 연결된 제1 내지 제K 정전압 소자를 포함하는 제1 보호 회로부; 및
    상기 제1 내지 제N 트랜지스터 각각의 소스와 드레인간의 음의 과전압을 보호하기 위해, 상기 제1 내지 제N 트랜지스터 각각의 소스와 드레인 사이에 직렬로 연결된 제1 내지 제K 정전압 소자를 포함하는 제2 보호 회로부;
    를 포함하는 고주파 스위치 회로.
  12. 제10항에 있어서, 상기 제2 과전압 보호부의 복수의 과전압 보호부 각각은,
    상기 제1 내지 제N 트랜지스터 각각의 소스와 드레인간의 양의 과전압을 보호하기 위해, 상기 제1 내지 제N 트랜지스터 각각의 소스와 드레인 사이에 직렬로 연결된 제1 내지 제K 정전압 소자를 포함하는 제1 보호 회로부; 및
    상기 제1 내지 제N 트랜지스터 각각의 소스와 드레인간의 음의 과전압을 보호하기 위해, 상기 제1 내지 제N 트랜지스터 각각의 소스와 드레인 사이에 직렬로 연결된 제1 내지 제K 정전압 소자를 포함하는 제2 보호 회로부;
    를 포함하는 고주파 스위치 회로.


KR1020130153284A 2013-12-10 2013-12-10 과전압 보호기능을 갖는 고주파 스위치 회로 KR20150067615A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130153284A KR20150067615A (ko) 2013-12-10 2013-12-10 과전압 보호기능을 갖는 고주파 스위치 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130153284A KR20150067615A (ko) 2013-12-10 2013-12-10 과전압 보호기능을 갖는 고주파 스위치 회로

Publications (1)

Publication Number Publication Date
KR20150067615A true KR20150067615A (ko) 2015-06-18

Family

ID=53515388

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130153284A KR20150067615A (ko) 2013-12-10 2013-12-10 과전압 보호기능을 갖는 고주파 스위치 회로

Country Status (1)

Country Link
KR (1) KR20150067615A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180033879A (ko) * 2016-09-26 2018-04-04 기초과학연구원 복수개의 직렬 연결 방식 트랜지스터 스위치의 과전압 방지 회로

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180033879A (ko) * 2016-09-26 2018-04-04 기초과학연구원 복수개의 직렬 연결 방식 트랜지스터 스위치의 과전압 방지 회로

Similar Documents

Publication Publication Date Title
US10840233B2 (en) Radio-frequency switch having stack of non-uniform elements
EP3069446B1 (en) Circuits and methods for improved quality factor in a stack of transistors
JP5612734B2 (ja) 高周波スイッチング回路
KR101752544B1 (ko) 무선 주파수 집적 회로에 대한 시스템 및 방법
US10122356B2 (en) Semiconductor switch
KR101452072B1 (ko) 고주파 스위치 회로
US9312853B2 (en) High frequency semiconductor switch circuit and high frequency radio system including same
KR20190014956A (ko) 션트 및 바이어스 복합형의 고주파 스위치 장치
US10340704B2 (en) Switch device with a wide bandwidth
KR20120069529A (ko) 고주파 스위치
KR20150067615A (ko) 과전압 보호기능을 갖는 고주파 스위치 회로
KR101952855B1 (ko) 아이솔레이션이 개선된 고주파 스위치 회로
US8829977B2 (en) High frequency switch including diode-connected transistor connected to gate of transistor forming or blocking high frequency signal flow path
KR20150096938A (ko) 고주파 스위치 회로
KR101642584B1 (ko) 고주파 스위치 회로
KR20140086487A (ko) 고주파 스위치 회로
US10218347B2 (en) High frequency switch
KR20150049948A (ko) 선형특성이 개선된 고주파 스위치 회로
KR101901691B1 (ko) 고주파 스위치 회로
JP2006270630A (ja) スイッチ回路装置
JP2009278461A (ja) スイッチ半導体集積回路
KR20150034705A (ko) 고주파 스위치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application