JP2009065304A - 高周波スイッチ装置 - Google Patents

Abstract

【課題】トランジスタのオン状態において基板バイアス効果による電流駆動能力の低下を抑制し、低挿入損失、低信号歪を備えた高周波スイッチスイッチ装置を提供する。
【解決手段】スイッチトランジスタ１０６のソース・ドレインはそれぞれＤＣカット用の容量１１０，１１１を介して高周波信号の入出力端子１０１，１０２に接続され、スイッチトランジスタ１０６のゲートには抵抗１０７を介して第２のＤＣ端子１０４が接続、固定電位が印加され、ソース・ドレインは抵抗１０８, １０９を介して第1のＤＣ端子１０３が接続、スイッチトランジスタの制御電位が印加される。また、スイッチトランジスタの基板には、第３のＤＣ端子１０５が接続され、固定電位が印加される。
【選択図】図１

Description

本発明は、送受信信号の通過周波数帯域と送受信経路を切り替える高周波スイッチ装置に関する。

携帯電話に代表される無線通信システムでは、通信方式の切替および送受信の切替のため、アンテナと送受信装置とを接続、遮断する高周波スイッチ装置が用いられている。

図９に一般的な高周波スイッチ装置であるＳＰＤＴ（Single-Pole Double-Throw）スイッチの回路図を示す。図９の高周波スイッチでは、第１のスイッチトランジスタ９０７のソース・ドレインはそれぞれ容量９１２、９１１を介して第１のＲＦ端子９０１と第２のＲＦ端子９０２に接続されており、第２のスイッチトランジスタ９１３のソース・ドレインはそれぞれ容量９１２、９１７を介して第１のＲＦ端子９０１と第３のＲＦ端子９０３に接続されている。

第１のＤＣ端子９０５にハイ・ローレベルの電位Ｖ１を印加して第１のスイッチトランジスタ９０７をオン、オフさせることで、第１と第２のＲＦ端子間の高周波信号の接続、遮断を制御している。同様に、第２のＤＣ端子９０６にハイ・ローレベルの電位Ｖ２を印加することで、第１と第３のＲＦ端子間の高周波信号の接続、遮断を制御している。このとき第１および第２のスイッチトランジスタの基板電位はパッケージのダイパッドを介して接地されている。

第１、第２のスイッチトランジスタ９０７、９１３のそれぞれオン、オフは、第１、第２のＤＣ端子９０５、９０６に印加された電位と第３のＤＣ端子９０４に印加された固定電位Ｖ３との電位差により制御させる。スイッチトランジスタがオン状態の場合、スイッチトランジスタのインピーダンスは、負荷インピーダンスに対して十分低く高周波信号の電圧振幅ＶＡによるスイッチトランジスタのバイアス状態への影響は小さい。

スイッチトランジスタのオフ状態の場合、高周波信号の電圧振幅ＶＡにより、スイッチトランジスタのソースおよびドレイン電圧はＶ３±ＶＡの範囲で変動する。このため、スイッチトランジスタをオフ状態に安定させるには、第１、第２のＤＣ端子にそれぞれ印加されるローレベルでの電圧Ｖ１Ｌ、Ｖ２Ｌおよび第３のＤＣ端子に印加される固定電圧Ｖ３は、スイッチトランジスタのゲート閾値電圧に、高周波信号の電圧振幅ＶＡをマージン考慮した、Ｖ１Ｌ−Ｖ３＜Ｖｔｈ−ＶＡ（Ｖ２Ｌ−Ｖ３＜Ｖｔｈ−ＶＡ）で設計する必要がある。

そのため、スイッチトランジスタをオフさせるためには、第１、第２のコントロール端子のローレベル電位Ｖ１、Ｖ２を低い電位に、固定電位Ｖ３を高い電位で設計する必要がある。第１、第２のＤＣ端子に負電位を印加するには電源回路が複雑かつ大規模化するため、ローレベル電位Ｖ１Ｌ，Ｖ２Ｌをグランド電位とし、Ｖ３を十分高い電位とする電位条件が一般に用いられている。このとき、スイッチトランジスタの基板は接地されているため、基板・ソース間にはスイッチトランジスタのオン、オフに係わらず、−Ｖ３の電位差があり、実効的に負の基板バイアスが印加された状態となる。

なお、この出願の発明に関する先行技術文献情報としては、例えば、特許文献１が知ら
れている。
特開２００４−３２０４３９号公報

上記のバイアス条件で動作するスイッチトランジスタの動作における負の基板バイアスの影響について述べる。

図１０にスイッチトランジスタとして用いられる、ガリウム砒素電界効果トランジスタ（ＧａＡｓ FET）の断面構造の例を示す。半絶縁基板１００１上に、アンドープバッファ層１００２、ｐ型バッファ層１００３、アンドープバッファ層１００４、チャネル層１００５、ｎ型キャリア供給層１００６、アンドープバリア層１００７の順に半導体層が形成されている。

ＧａＡｓ−ＦＥＴのオフ状態において、ドレイン・ソース間を、バッファ層および基板を介した微小なドレインリーク電流が流れ、高周波スイッチ装置のアイソレーション特性の劣化および、信号歪みの要因となる。そこで、チャネルの伝導キャリアと異なる電荷を供給する半導体層をバッファ層に形成し、伝導キャリアに対してエネルギーレベルを高くすることで、バッファ層、基板に入る伝導キャリアを抑制し、ドレインリーク電流を抑制する。図１０の断面構造例では、ｐ型バッファ層１００３がドレインリーク電流低減を目的とした半導体層である。

前述したように、スイッチトランジスタのソース・ドレインには第３のＤＣ端子よりＶ３が印加され、スイッチトランジスタの基板はパッケージのダイパッドを介して接地されるため、スイッチトランジスタの基板・ソースには実効的に負の基板バイアス-Ｖ３が印加される。

図７は、図１０のＧａＡｓ−ＦＥＴの断面Ａ−Ａ‘において実効的な基板バイアス０Ｖおよび−５Ｖ印加された状態におけるコンダクションバンド、バレンスバンドをそれぞれ示す。この図から、基板バイアス−５Ｖにおけるコンダクションバンドは０Ｖにおけるそれに対して、チャネル層を含めたバンド全体が持ち上がっていることがわかる。

結果、ゲート閾値電圧のシフトが発生、スイッチ素子の電流駆動能力が低下し、高周波信号損失の増加、信号歪の増加となる。特に、ｐ型半導体層をバッファ層に有する半導体層構造の場合、チャネル層に比較的近いｐ型半導体層に電界が集中、それに引っ張られる形でチャネル層のポテンシャルが持ち上がるためスイッチトランジスタの電流駆動能力の低下は大きくなる。

つまり、従来の高周波スイッチ装置における、スイッチトランジスタのソース、ドレインに固定電位を印加し、ゲートにハイレベルもしくはローレベルの制御電位を印加する制御方法では、スイッチトランジスタのオフ状態におけるアイソレーション、信号歪み特性と、スイッチ素子のオン状態における挿入損失、信号歪み特性にトレードオフの関係を有する。

本発明は、このような従来の高周波スイッチ装置におけるトレードオフの関係を鑑みてなされたものであり、その目的はスイッチトランジスタのオン状態において基板バイアス効果による電流駆動能力の低下を抑制し、スイッチトランジスタのオン状態、オフ状態における高周波特性のトレードオフを解消するものである。

第１の発明の高周波スイッチ装置は、高周波信号の入力、出力端子と、第１、第２、第３の端子と、１ないし複数であるＮ個のスイッチトランジスタと、スイッチトランジスタと同数の第１の抵抗と、スイッチトランジスタより１個多い第２の抵抗、および第１、第２の容量を備え、
Ｎ個のスイッチトランジスタのゲートは、それぞれに対応した第１の抵抗を介して、第２の端子に接続され、
Ｎ個のスイッチトランジスタの基板は、第３の端子に接続され、
Ｎ個のスイッチトランジスタのソース・ドレインはｎ番目のスイッチトランジスタのドレインとｎ＋１番目のスイッチトランジスタのソースが接続し、この接続したノードは、 それぞれ対応した第２の抵抗を介して、第１の端子に接続され、
１番目のスイッチトランジスタのソースは、第１の容量と対応した第２の抵抗に接続され、第１の容量は高周波信号の入力端子に、対応した第２の抵抗は第１の端子にそれぞれ接続され、
Ｎ番目のスイッチトランジスタのドレインは、第２の容量と対応した第２の抵抗に接続され、第２の容量は高周波信号の入力端子に、対応した第２の抵抗は第１の端子にそれぞれ接続され、
第１の端子には第１の固定電位が印加され、
第２の端子にはスイッチトランジスタの制御電位が印加され、
第３の端子には一定の電位が印加されることを特徴とする、
高周波スイッチ装置である。

第２の発明の高周波スイッチ装置は、高周波信号の入力、出力端子と、第１、第２、第３の端子と、１ないし複数であるＮ個のスイッチトランジスタと、スイッチトランジスタと同数の第１の抵抗と、スイッチトランジスタより１個多い第２の抵抗、および第１、第２の容量を備え、
Ｎ個のスイッチトランジスタのゲートは、それぞれに対応した第１の抵抗を介して、第２の端子に接続され、
Ｎ個のスイッチトランジスタの基板は、第３の端子に接続され、
Ｎ個のスイッチトランジスタのソース・ドレインはｎ番目のスイッチトランジスタのドレインとｎ＋１番目のスイッチトランジスタのソースが接続し、この接続したノードは、それぞれ対応した第２の抵抗を介して、第１の端子に接続され、
１番目のスイッチトランジスタのソースは、第１の容量を介して高周波信号の入力端子に、対応した第２の抵抗を介して第１の端子に接続され、
Ｎ番目のスイッチトランジスタのドレインは、第２の容量を介して高周波信号の入力端子に、対応した第２の抵抗を介して第１の端子に接続され、
第１の端子と第３の端子にはスイッチトランジスタの制御電位が印加され、
第２の端子には第１の固定電位が印加されていることを特徴とする、
高周波スイッチ装置である。

第３の発明は、第１ないし第２の発明の高周波スイッチ装置において、特にスイッチトランジスタにデプレッションモードのｎ型ＦＥＴを用いることを特徴とする、
高周波スイッチ装置である。

第４の発明は、第１ないし第３の発明の高周波スイッチ装置において、スイッチトランジスタを形成する半導体層構造において、チャネル層より深い半導体層に伝導キャリアと逆の電荷を持つキャリアを生成する半導体層を備えるエピタキシャル構造上に形成されたスイッチトランジスタを用いることを特徴とする、
高周波スイッチ装置である。

第５の発明は、第１ないし第４の発明の高周波スイッチ装置において、スイッチトランジスタの制御電位に、グランド電位と任意の正電位を印加してスイッチトランジスタのオン・オフないしオフ・オンを制御することを特徴とする、
高周波スイッチ装置である。

第６の発明は、第５の発明の高周波スイッチ装置において、スイッチトランジスタに印加されるハイレベル電位は第２の固定電位と同電位であることを特徴とする、
高周波スイッチ装置である。

第７の発明は、第１および、第３ないし第６の発明のいずれかの高周波スイッチ装置において、第１固定電位および第２の固定電位はそれぞれ、グランド電位であることを特徴とする、
高周波スイッチ装置である。

本発明によれば、スイッチトランジスタのオン状態、オフ状態における高周波特性のトレードオフを解消し、低損失、高アイソレーション、低信号歪みの高周波スイッチ装置を提供することができる。

（実施の形態１）
図１に本発明の第１の実施の形態を示す。

スイッチトランジスタ１０６のソース・ドレインはそれぞれＤＣカット用の容量１１０，１１１を介して高周波信号の入出力端子１０１，１０２に接続されている。また、スイッチトランジスタ１０６のゲートには抵抗１０７を介して第２のＤＣ端子１０４が接続され、固定電位が印加されている。また、ソース・ドレインは抵抗１０８, １０９を介して第１のＤＣ端子１０３が接続され、スイッチトランジスタの制御電位が印加される。また、スイッチトランジスタの基板には、第３のＤＣ端子１０５が接続され、固定電位が印加されている。

このとき、スイッチトランジスタ１０６のゲート閾値電圧をＶｔｈ、第１のＤＣ端子１０３に印加されるローレベル電位をＶＬ、ハイレベル電位をＶＨ、第２のＤＣ端子１０４に印加される固定電位をＶＧＧ、第３のＤＣ端子１０５に印加される電位をＶＢＢとすると、ＶＧＧ−ＶＬ > ＶｔｈとなるＶＬが印加されたとき、スイッチトランジスタはオン状態となる。尚、Ｖｔｈに対してＶＧＧ−ＶＬを大きくすることで、スイッチトランジスタのドレイン電流を上げ、低挿入損失、低信号歪とすることができる。また、ＶＧＧ−ＶＨ＜ＶｔｈとなるＶＨが印加されたとき、スイッチトランジスタはオフ状態となる。

従来の高周波スイッチ装置の場合、ソース・ドレインに高い固定電位を印加し、基板を接地した状態で動作させるため、前述したように実効的に負の基板バイアスが印加された状態となるため、チャネルのコンダクションバンドが持ち上がり、同一のゲート電位において生成されるキャリア密度は、オン、オフ状態に係わらず低くなる。

これに対し、本発明の第１の実施の形態ではスイッチトランジスタがオンの場合、スイッチトランジスタ１０６のソース電位はＶＬ、基板電位はＶＢＢとなり、実効的な基板バイアスはＶＢＢ−ＶＬと任意のバイアス状態で動作させることが可能となる。また、ソース・ドレインのローレベル電位ＶＬと基板電位ＶＢＢを等しい電位とすることで、基板バイアスを０Ｖとし、基板バイアスによるキャリア密度の低減を効果を排除することが可能となる。また、ＶＢＢ＞ＶＬとして設計することで、キャリア密度を高くし、低挿入損失、低信号歪を実現することも可能である。

また、スイッチトランジスタがオフの場合、スイッチトランジスタ１０６のソース電位はＶＨ、基板電位はＶＢＢとなり、実効的な基板バイアスはＶＢＢ−ＶＨと任意のバイアス状態で動作させることが可能となる。このとき、ＶＨを十分高い電位とすることで負の基板バイアス効果を大きくし、チャネル層におけるキャリアの空乏化により、アイソレーションの向上が可能である。

図８に、図９に示す従来構成のＳＰＤＴスイッチ装置と、図６に示す本発明の第１の実施の形態の高周波スイッチ装置を用いたＳＰＤＴスイッチ装置における挿入損失と２次高調波の特性比較を示す。図６、図９それぞれ同じＧａＡｓデプレッションモードＦＥＴをスイッチトランジスタとして用いた。スイッチトランジスタの閾値Ｖｔｈは−０．５Ｖ，ゲート幅は６００μｍである。

図９の高周波スイッチ装置は、第１のＤＣ端子９０５にハイレベル電位５Ｖが印加され、第２のＤＣ端子９０６にローレベル電位０Ｖが印加され、第３の端子９０４に固定電位５Ｖが印加され、それぞれのスイッチトランジスタの基板は接地されている。このとき、第１のスイッチトランジスタ９０７はオン状態、第２のスイッチトランジスタ９１３はオフ状態となり、第１のＲＦ端子９０１と第２のＲＦ端子９０２が導通状態となる。

図６の高周波スイッチ装置では、第１のＤＣ端子６０４にローレベル電位０Ｖが印加され、第２のＤＣ端子６０５にハイレベル電位５Ｖが印加され、第３のＤＣ端子６０６には固定電位０Ｖが印加され、第４、第５のＤＣ端子６１９、６２０にはそれぞれ固定電位０Ｖが印加される。このとき、第１のスイッチトランジスタ６０７はオン状態、第２のスイッチトランジスタ６１３はオフ状態となり、第１のＲＦ端子６０１と第２のＲＦ端子６０２が導通状態となる。

図８（ａ）に図９に示す従来の高周波スイッチ装置と図６に示す本発明の第１の実施の形態の高周波スイッチ装置を用いたＳＰＤＴスイッチ、それぞれの第１のＲＦ端子と第２のＲＦ端子間の挿入損失を示す。従来の高周波スイッチに対して、第１の実施の形態を用いたＳＰＤＴスイッチの方が、入力電力２５ｄＢｍ以下において、入力電力に依らず、０．１〜０．２ｄＢ低いことがわかる。これは、従来の高周波スイッチでは実効的な負の基板バイアス効果によるキャリア減少によりオン抵抗が増加していたが、第１の実施の形態により負の基板バイアスを０として、キャリアの減少とオン抵抗の増加を抑えたため、挿入損失を低減できた。

また、従来例の高周波スイッチ装置において、入力電力２７ｄＢｍ付近より挿入損失の増加が見られるのに対して、本発明の第１の実施の形態を用いたＳＰＤＴでは、入力電力３０ｄＢｍまで挿入損失の増加が見られない。これは、従来例の高周波スイッチ装置では負の基板バイアス効果によるキャリア密度の低下のため、低いドレイン・ソース電圧でチャネルがピンチオフし、電流が飽和するためである。本発明の第１の実施の形態では、負の基板バイアスが０であるため、キャリア密度の低下がなく、より高いドレイン・ソース電圧で線形動作するため、より大きい電力を低損失で導通させることが可能である。

図８（ｂ）に図９に示す従来の高周波スイッチ装置と図６に示す本発明の第１の実施の形態の高周波スイッチ装置を用いたＳＰＤＴスイッチ、それぞれについて、第１のＲＦ端子から入力したＲＦ信号に対する、第２のＲＦ端子での出力信号の２次高調波を示す。広い入力電力に対して１０ｄＢ程度の信号歪が低い。これは、挿入損失における議論同様、本発明の第１の実施の形態では、負の基板バイアスが０であるため、キャリア密度の低下がなく、より高いドレイン・ソース電圧で線形動作するため、従来の高周波スイッチ装置に比べて線形性が良いためである。

尚、本発明の第１の実施の形態の高周波スイッチ装置による特性改善についてｎ型のデプレッションモードＦＥＴをスイッチトランジスタに用いたＳＰＤＴスイッチ装置で説明したが、エンハンスモードＦＥＴをスイッチトランジスタに用いたスイッチ装置においても同様の効果は得られる。しかし、エンハンスモードＦＥＴを用いた高周波スイッチ装置もオフ状態で許容するＲＦ信号の電圧振幅を大きくするためにソース電位を高く設定する場合に限られ、デプレッションモードに比べてゲート閾値の高い分、低いドレイン、ソース電位で動作するため、デプレッションモードＦＥＴをスイッチトランジスタに用いた場合に比べて効果は低い。

また、チャネル層より深い半導体層に伝導キャリアと逆のキャリアを生成するドープ層があるエピ構造を備えたＦＥＴをスイッチトランジスタに場合、実効的な負の基板バイアスによるコンダクタンスバンドの持ち上がりは、伝導キャリアと逆のキャリアを生成するドープ層で大きく持ち上がるため、第１の実施の形態の実施による負の基板バイアスの効果低減による、低挿入損失、低信号歪化の効果は大きく、特に、伝導キャリアと逆のキャリアを生成するドープ層がチャネル層に対して１０００ｎｍ以下と近接して存在する場合は低挿入損失、低信号歪化の効果は大きい。

尚、図６の第１の実施の形態を用いたＳＰＤＴスイッチの動作について、第１のＤＣ端子６０４に印加されるローレベル電位、第３のＤＣ端子６０６に印加される固定電位、第４のＤＣ端子６１９に印加される固定電位を、それぞれ０Ｖとして説明をしたが、第１のスイッチトランジスタ６０７がオンの状態において、第１のＤＣ端子６０４を介してスイッチトランジスタのソース・ドレインに印加される電位と、第３のＤＣ端子６０６を介して、スイッチトランジスタのソース・ドレインに印加される電位と、第４のＤＣ端子６１９を介して基板に印加される電位差、つまり負の基板バイアスを低減する電位条件であれば任意のバイアス条件で動作させることが可能である。

図２に本発明の第２の実施の形態を示す。

スイッチトランジスタ２０５のソース・ドレインはそれぞれＤＣカット用の容量２０９，２１０を介して高周波信号の入出力端子２０１，２０２に接続されている。また、スイッチトランジスタ２０５のゲートには抵抗２０６を介して第２のＤＣ端子２０４が接続され、スイッチトランジスタの制御電位が印加される。また、ソース・ドレインは抵抗２０７、２０８を介して第１のＤＣ端子２０３が接続され、固定電位が印加される。また、スイッチトランジスタの基板には第２のＤＣ端子と同電位が印加される。

このとき、スイッチトランジスタ２０５のゲート閾値電圧をＶｔｈ、第２のＤＣ端子２０４に印加されるローレベル電位をＶＬ、ハイレベル電位をＶＨ、第１のＤＣ端子２０３に印加される固定電位をＶＤＤ、第３のＤＣ端子に印加される電位をＶＢＢとすると、ＶＨ−ＶＤＤ > ＶｔｈとなるＶＨが印加されたとき、スイッチトランジスタはオン状態となる。尚、Ｖｔｈに対してＶＨ−ＶＤＤを大きくすることで、スイッチトランジスタのドレイン電流を上げることができ、低挿入損失、低信号歪化をすることができる。

従来の高周波スイッチ装置の場合、第１の端子を介してスイッチトランジスタのソース・ドレインに電位ＶＤＤを印加した場合、実効的な負の基板バイアス−ＶＤＤが印加されるため、前述したようにチャネルのキャリア密度は減少し、挿入損失、信号歪が大きくなる。これに対して、本発明の第２の実施の形態では、第２のＤＣ端子からスイッチトランジスタのゲート電位と同電位を基板電位として印加するため、実効的な負の基板バイアスはＶＨ−ＶＤＤに抑えることができる。

また、デプレッションモードＦＥＴをスイッチトランジスタに用いた場合、第２のＤＣ端子から印加されるハイレベル電位は、第１の端子に印加される固定電位ＶＤＤと同電位で設計することが多いため、スイッチトランジスタがオン状態において、実効的な基板バイアスは０になり、効果が大きい。

さらに第１の実施の形態で説明したように、チャネル層より深い半導体層に伝導キャリアと逆のキャリアを生成するドープ層があるエピ構造を備えたＦＥＴをスイッチトランジスタに場合、実効的な負の基板バイアスによるコンダクタンスバンドの持ち上がりは大きいため、低挿入損失、低信号歪化の改善効果は大きい。

図３に本発明の第３の実施の形態を示す。

スイッチトランジスタ３０５のソース・ドレインはそれぞれＤＣカット用の容量３０９，３１０を介して高周波信号の入出力端子３０１，３０２に接続されている。また、スイッチトランジスタ３０５のゲートは抵抗３０６を介して接地され、ソース・ドレインは抵抗３０７、３０８を介して第１のＤＣ端子３０３が接続され、ハイレベルもしくは、ローレベルの制御電位が印加される。また、スイッチトランジスタの基板は接地される。

スイッチの動作および、効果は第１の実施の形態と同様である。スイッチトランジスタのゲート、基板電位を接地する事で、印加電圧の変動、ノイズ等の影響を低減することができ、動作の安定性を向上することができる。また、スイッチトランジスタの基板を設置するため、基板電位を印加する構造およびダイパッドに任意の電位を印加する構造を必要としない利点がある。

また、スイッチトランジスタにエンハンスモードＦＥＴを用いる場合は、第１のＤＣ端子に印加するローレベル電位は負電位となり負電源を必要とするが、デプレッションモードＦＥＴを用いる場合は、負電位を必要としないため、正電源のみで動作が可能である。

図４に本発明の第４の実施の形態を示す。

第１、第２のスイッチトランジスタ４０５、４０６のソース・ドレインの一方は互いに接続し、他方はそれぞれＤＣカット用の容量４１２，４１３を介して高周波信号の入出力端子４０１，４０２に接続されている。第１、第２のスイッチトランジスタ４０５、４０６のゲートは抵抗４０７、４０８を介して第２のＤＣ端子４０４に接続され、固定電位が印加されている。第１、第２のスイッチトランジスタ４０５、４０６のソース・ドレインは抵抗４０９、４１０、４１１を介して第１のＤＣ端子４０３に接続され、ハイレベルもしくは、ローレベルの制御電位が印加される。第１、第２のスイッチトランジスタ４０５、４０６の基板は第３のＤＣ端子４１４に接続され、固定電位が印加される。

スイッチの動作および、効果は第１の実施の形態と同様である。一般にトランジスタを用いた高周波スイッチにおいて、アイソレーションの向上および、オフ時の許容電圧振幅の向上を目的として、複数のスイッチトランジスタをＲＦ端子間に直列に接続する。本発明は複数のスイッチトランジスタを直列に接続した場合にも用いることが可能である。

また、第４の実施の形態は、第２、第３の実施の形態の高周波スイッチについても適用可能である。

図５に本発明の第５の実施の形態を示す。

スイッチトランジスタ５０５のソース・ドレインはそれぞれＤＣカット用の容量５０９，５１０を介して高周波信号の入出力端子５０１，５０２に接続されている。また、スイッチトランジスタ５０５のゲートには抵抗５０６を介して第２のＤＣ端子５０４が接続され、固定電位が印加されている。また、ソースは抵抗５０７を介して第１のＤＣ端子５０３が接続され、スイッチトランジスタの制御電位が印加される。ドレインは抵抗５０８を介してソースに接続されている。また、スイッチトランジスタの基板には、第３のＤＣ端子５１１が接続され、固定電位が印加されている。

スイッチの動作および、効果は第１の実施の形態と同様である。スイッチトランジスタのソース・ドレインに接続する抵抗はスイッチトランジスタ１個の場合で２個、スイッチトランジスタＮ個の場合、Ｎ＋１個必要となるが、すべて同じ抵抗値である必要はないので、図５のようなレイアウトのスイッチ装置でも同様の効果が得られる。

また、第５の実施の形態における、スイッチトランジスタのソース・ドレインに接続する抵抗のレイアウトは、第２、第３の実施の形態の高周波スイッチについても適用可能である。

以上、スイッチトランジスタの基板電位の印加手段については、エピ上に電極を形成する、ダイパッドに電位を印加する等、半導体装置で一般に用いられている基板電位印加手段を用いることができる。

本発明の高周波スイッチ装置は、携帯電話などの無線システムにおいて、特に低挿入損失、低信号歪を要求される高周波信号のスイッチング装置に用いることができる。

本発明の高周波スイッチ装置の第１の実施の形態の回路図 本発明の高周波スイッチ装置の第２の実施の形態の回路図 本発明の高周波スイッチ装置の第３の実施の形態の回路図 本発明の高周波スイッチ装置の第４の実施の形態の回路図 本発明の高周波スイッチ装置の第５の実施の形態の回路図 本発明の高周波スイッチ装置の第１の実施の形態を用いたＳＰＤＴスイッチ装置の回路図 基板バイアス効果の有無によるバンド図の比較を示す図 図６と図９のＳＰＤＴスイッチ装置の挿入損失および２次高調波特性の比較を示す図 従来の高周波スイッチ装置により形成したＳＰＤＴスイッチ装置の回路図 一般にスイッチトランジスタに用いられるＧａＡｓ−ＨＦＥＴの断面図

符号の説明

１０１ 入出力端子
１０２ 入出力端子
１０３ 第１のＤＣ端子
１０４ 第２のＤＣ端子
１０５ 第３のＤＣ端子
１０６ スイッチトランジスタ
１０７ 第１の抵抗
１０８，１０９ 第２の抵抗
１１０，１１１ ＤＣカット容量

Claims (7)

1. 高周波信号の入力、出力端子と、第１、第２、第３の端子と、１ないし複数であるＮ個のスイッチトランジスタと、スイッチトランジスタと同数の第１の抵抗と、スイッチトランジスタより１個多い第２の抵抗、および第１、第２の容量を備え、
   Ｎ個のスイッチトランジスタのゲートは、それぞれに対応した第１の抵抗を介して、第２の端子に接続され、
   Ｎ個のスイッチトランジスタの基板は、第３の端子に接続され、
   Ｎ個のスイッチトランジスタのソース・ドレインはｎ番目のスイッチトランジスタのドレインとｎ＋１番目のスイッチトランジスタのソースが接続し、この接続したノードは、それぞれ対応した第２の抵抗を介して、第１の端子に接続され、
   １番目のスイッチトランジスタのソースは、第１の容量と対応した第２の抵抗に接続され、第１の容量は高周波信号の入力端子に、対応した第２の抵抗は第１の端子にそれぞれ接続され、
   Ｎ番目のスイッチトランジスタのドレインは、第２の容量と対応した第２の抵抗に接続され、第２の容量は高周波信号の入力端子に、対応した第２の抵抗は第１の端子にそれぞれ接続され、
   第１の端子には第１の固定電位が印加され、
   第２の端子にはスイッチトランジスタの制御電位が印加され、
   第３の端子には第２の固定電位が印加されることを特徴とする、
   高周波スイッチ装置。
2. 高周波信号の入力、出力端子と、第１、第２、第３の端子と、１ないし複数であるＮ個のスイッチトランジスタと、スイッチトランジスタと同数の第１の抵抗と、スイッチトランジスタより１個多い第２の抵抗、および第１、第２の容量を備え、
   Ｎ個のスイッチトランジスタのゲートは、それぞれに対応した第１の抵抗を介して、第２の端子に接続され、
   Ｎ個のスイッチトランジスタの基板は、第３の端子に接続され、
   Ｎ個のスイッチトランジスタのソース・ドレインはｎ番目のスイッチトランジスタのドレインとｎ＋１番目のスイッチトランジスタのソースが接続し、この接続したノードは、それぞれ対応した第２の抵抗を介して、第１の端子に接続され、
   １番目のスイッチトランジスタのソースは、第１の容量を介して高周波信号の入力端子に、対応した第２の抵抗を介して第１の端子に接続され、
   Ｎ番目のスイッチトランジスタのドレインは、第２の容量を介して高周波信号の入力端子に、対応した第２の抵抗を介して第１の端子に接続され、
   第１の端子と第３の端子にはスイッチトランジスタの制御電位が印加され、
   第２の端子には第１の固定電位が印加されていることを特徴とする、
   高周波スイッチ装置。
3. 請求項１ないし請求項２に記載の高周波スイッチ装置において、特にスイッチトランジスタにデプレッションモードのｎ型ＦＥＴを用いることを特徴とする、
   高周波スイッチ装置。
4. 請求項１ないし請求項３のいずれかに記載の高周波スイッチ装置において、スイッチトランジスタを形成する半導体層構造において、チャネル層より深い半導体層に伝導キャリアと逆の電荷を持つキャリアを生成する半導体層を備えるスイッチトランジスタを用いることを特徴とする、
   高周波スイッチ装置。
5. 請求項１ないし請求項４のいずれかに記載の高周波スイッチ装置において、スイッチトランジスタの制御電位に、グランド電位と任意の正電位を印加してスイッチトランジスタのオン・オフないしオフ・オンを制御することを特徴とする、
   高周波スイッチ装置。
6. 請求項５に記載の高周波スイッチ装置において、スイッチトランジスタに印加されるハイレベル電位は第２の固定電位と同電位であることを特徴とする、
   高周波スイッチ装置。
7. 請求項１および、請求項３ないし請求項６のいずれかに記載の高周波スイッチ装置において、第１固定電位および第２の固定電位はそれぞれ、グランド電位であることを特徴とする、
   高周波スイッチ装置。

Images