JP5652946B2

JP5652946B2 - 高周波スイッチ

Info

Publication number: JP5652946B2
Application number: JP2010283748A
Authority: JP
Inventors: 毅杉浦
Original assignee: Samsung Electro Mechanics Co Ltd
Current assignee: Samsung Electro Mechanics Co Ltd
Priority date: 2010-12-20
Filing date: 2010-12-20
Publication date: 2015-01-14
Anticipated expiration: 2030-12-20
Also published as: KR20120069529A; JP2012134672A; KR101228742B1

Description

本発明は、高周波スイッチに関する。

近年、携帯電話機などの無線通信機器の小型化が急速に進められている。無線通信機器をより小型にする方法の一つとして、無線通信機器の消費電力を低減して無線通信機器に搭載されるバッテリをより小型のものにすることが挙げられる。無線通信機器は、内部に多数の半導体集積回路を備えており、バッテリによって供給された電力の一部はこれらの半導体集積回路で消費される。これらの半導体集積回路の中には、アンテナと送信／受信回路との間で高周波信号の伝達経路を切り替える高周波半導体スイッチ（以下、高周波スイッチと称する）がある。高周波スイッチにおける消費電力は大きくはないものの、高周波スイッチおける挿入損失は直接的に送信回路の送信パワーアンプにおける消費電力に影響する。

高周波スイッチとしては、たとえば下記特許文献１の高周波スイッチが知られている。特許文献１の高周波スイッチでは、ＳＯＩ（ＳｉｌｉｃｏｎＯｎＩｎｓｕｌａｔｏｒ）基板上に形成されたＭＯＳＦＥＴで高周波スイッチを構成することにより高周波スイッチにおける消費電力を低減している。

特開２００９−１９４８９１号公報

しかしながら、上記特許文献１の高周波スイッチでは、時分割複信システムと周波数分割複信システムとが混在したマルチモードシステムにおける挿入損失特性について十分に考慮されていない。

したがって、本発明の目的は、マルチモードシステムにおいてＳＯＩ基板上に形成された高周波スイッチの挿入損失特性を改善することである。

本発明の上記目的は、下記の手段によって達成される。

本発明の高周波スイッチは、少なくとも１つの第１ポートと、少なくとも１つの第２ポートと、共通ポートと、第１シリーズスイッチと、第２シリーズスイッチと、を有する。第１ポートは、時分割複信システムに接続されて高周波信号を入力または出力する。第２ポートは、周波数分割複信システムに接続されて高周波信号を入力または出力する。共通ポートは、第１ポートまたは第２ポートを介して入出力される高周波信号を送信または受信する。第１シリーズスイッチは、少なくとも１つの第１電界効果トランジスタを備え、第１電界効果トランジスタのゲートに接続される第１ゲート抵抗への印加電圧に応じて、第１ポートと共通ポートとの間を導通または遮断する。第２シリーズスイッチは、少なくとも１つの第２電界効果トランジスタを備え、第２電界効果トランジスタのゲートに接続されて第１ゲート抵抗よりも大きな抵抗値を有する第２ゲート抵抗への印加電圧に応じて、第２ポートと共通ポートとの間を導通または遮断する。

本発明の高周波スイッチによれば、時分割複信システムに接続されるスイッチのスイッチング速度特性を良好に維持しつつ、周波数分割複信システムに接続されるスイッチの挿入損失特性を改善することができる。その結果、マルチモードシステムにおいて送信回路の送信パワーアンプの消費電力を低減することができる。

本発明の第１の実施の形態における高周波スイッチの回路図である。本発明の第２の実施の形態における高周波スイッチの回路図である。

以下、添付した図面を参照して本発明の高周波スイッチの実施の形態を説明する。本発明の高周波スイッチは、ＵＭＴＳ（ＵｎｉｖｅｒｓａｌＭｏｂｉｌｅＴｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎｓＳｙｓｔｅｍ）、ＧＳＭ（ＧｌｏｂａｌＳｙｓｔｅｍｆｏｒＭｏｂｉｌｅＣｏｍｍｕｎｉｃａｔｉｏｎｓ）などの無線通信システムの高周波スイッチに広く適用することができる。

（第１の実施の形態）
図１は、本発明の第１の実施の形態における高周波スイッチの回路図である。本実施の形態の高周波スイッチでは、周波数分割複信システム（以下、ＦＤＤシステムと称する）に接続されるスイッチのゲート抵抗の抵抗値を、時分割複信システム（以下、ＴＤＤシステムと称する）に接続されるスイッチのゲート抵抗の抵抗値よりも大きく設定する。

図１に示すとおり、本実施の形態の高周波スイッチ１００は、ＴＤＤポート１０，１１ＦＤＤポート２０，２１、共通ポート３０、ＴＤＤ側シリーズスイッチ４０，４１、およびＦＤＤ側シリーズスイッチ５０，５１を有する。

ＴＤＤポート１０，１１は、第１ポートとして、ＴＤＤシステムからの高周波信号を入力するか、またはアンテナからの高周波信号をＴＤＤシステムに出力するためのポートである。ＴＤＤポート１０，１１は、ＴＤＤ側シリーズスイッチ４０，４１の一方の信号端子にそれぞれ接続されている。

ＦＤＤポート２０，２１は、第２ポートとして、ＦＤＤシステムからの高周波信号を入力するか、またはアンテナからの高周波信号をＦＤＤシステムに出力するためのポートである。ＦＤＤポート２０，２１は、ＦＤＤ側シリーズスイッチ５０，５１の一方の信号端子にそれぞれ接続されている。

共通ポート３０は、高周波信号を送信または受信するためのポートである。共通ポート３０は、ＴＤＤ側シリーズスイッチ４０，４１の他方の信号端子およびＦＤＤ側シリーズスイッチ５０，５１の他方の信号端子に接続されている。

共通ポート３０は、ＴＤＤポート１０，１１またはＦＤＤ２０，２１ポートを介して入力される高周波信号を送信するか、あるいはＴＤＤポート１０，１１またはＦＤＤポート２０，２１を介して出力される高周波信号を受信する。

なお、本実施の形態では、共通ポート３０はアンテナに直接的に接続されている。しかしながら、共通ポート３０は他の構成を介してアンテナに接続されてもよい。

ＴＤＤ側シリーズスイッチ４０，４１は、第１シリーズスイッチとして、ＴＤＤポート１０，１１と共通ポート３０との間を導通または遮断する。ＴＤＤ側シリーズスイッチ４０は、ＴＤＤポート１０と共通ポート３０との間に接続されており、ＴＤＤ側シリーズスイッチ４１は、ＴＤＤポート１１と共通ポート３０との間に接続されている。

ＴＤＤ側シリーズスイッチ４０，４１は、それぞれ少なくとも１つの電界効果トランジスタ（以下、ＦＥＴと称する）を備えており、上記ＦＥＴのゲートに接続される第１ゲート抵抗への印加電圧に応じて、ＴＤＤポート１０，１１と共通ポート３０との間を導通または遮断する。

図１に示す本実施の形態では、ＴＤＤ側シリーズスイッチ４０，４１は、それぞれ複数のＦＥＴを備えており、それら複数のＦＥＴのソース／ドレインが直列に接続されている。本実施の形態では、ＴＤＤ側シリーズスイッチ４０，４１のＦＥＴは、たとえばボディコンタクト型ＦＥＴである。したがって、ＴＤＤ側シリーズスイッチ４０，４１がオンされると、ＴＤＤポート１０，１１を介して入力または出力される高周波信号は、ＴＤＤ側シリーズスイッチ４０，４１の直列に接続された複数のＦＥＴを介して伝達する。なお、ＴＤＤ側シリーズスイッチ４０，４１に備えられるＦＥＴの個数は、ＦＥＴの電気的な耐圧特性を考慮して決定される。

また、上記複数のＦＥＴのゲートは、ＴＤＤ側シリーズスイッチ４０，４１をオン／オフ制御する制御端子ＧＡＴＥ＿ＴＤＤ１，ＧＡＴＥ＿ＴＤＤ２にそれぞれ第１ゲート抵抗Ｒｇａｔｅ＿ｔｄｄ１，Ｒｇａｔｅ＿ｔｄｄ２を介して接続されている。ここで、第１ゲート抵抗Ｒｇａｔｅ＿ｔｄｄ１，Ｒｇａｔｅ＿ｔｄｄ２は、概ね同じ抵抗値（たとえば数十ＫΩ程度）を有することが好ましい。制御端子ＧＡＴＥ＿ＴＤＤ１，ＧＡＴＥ＿ＴＤＤ２には、±数ボルト程度の電圧が印加されうる。

さらに、上記複数のＦＥＴのボディは、抵抗を介してＢＯＤＹ＿ＴＤＤ１，ＢＯＤＹ＿ＴＤＤ２にそれぞれ接続されている。ＢＯＤＹ＿ＴＤＤ１，ＢＯＤＹ＿ＴＤＤ２には、±数ボルト程度の電圧が印加されうる。

ＦＤＤ側シリーズスイッチ５０，５１は、第２シリーズスイッチとして、ＦＤＤポート２０，２１と共通ポート３０との間を導通または遮断する。ＦＤＤ側シリーズスイッチ５０は、ＦＤＤポート２０と共通ポート３０との間に接続されており、ＦＤＤ側シリーズスイッチ５１は、ＦＤＤポート２１と共通ポート３０との間に接続されている。

ＦＤＤ側シリーズスイッチ５０，５１は、それぞれ少なくとも１つのＦＥＴを備えており、上記ＦＥＴのゲートに接続されて上記第１ゲート抵抗よりも大きな抵抗値を有する第２ゲート抵抗への印加電圧に応じて、ＦＤＤポート２０，２１と共通ポート３０との間を導通または遮断する。

図１に示す本実施の形態では、ＦＤＤ側シリーズスイッチ５０，５１は、それぞれ複数のＦＥＴを備えており、それら複数のＦＥＴのソース／ドレインが直列に接続されている。本実施の形態では、ＦＤＤ側シリーズスイッチ５０，５１のＦＥＴは、たとえばボディコンタクト型ＦＥＴである。したがって、ＦＤＤ側シリーズスイッチ５０，５１がオンされると、ＦＤＤポート２０，２１を介して入力または出力される高周波信号は、ＦＤＤ側シリーズスイッチ５０，５１の直列に接続された複数のＦＥＴを介して伝達する。なお、ＦＤＤ側シリーズスイッチ５０，５１に備えられるＦＥＴの個数は、ＦＥＴの電気的な耐圧特性を考慮して決定される。

また、上記複数のＦＥＴのゲートは、ＦＤＤ側シリーズスイッチ５０，５１をオン／オフ制御する制御端子ＧＡＴＥ＿ＦＤＤ１，ＧＡＴＥ＿ＦＤＤ２にそれぞれ第２ゲート抵抗Ｒｇａｔｅ＿ｆｄｄ１，Ｒｇａｔｅ＿ｆｄｄ２を介して接続されている。ここで、第２ゲート抵抗Ｒｇａｔｅ＿ｆｄｄ１，Ｒｇａｔｅ＿ｆｄｄ２は、概ね同じ抵抗値（たとえば数百ＫΩ程度）を有することが好ましい。制御端子ＧＡＴＥ＿ＦＤＤ１，ＧＡＴＥ＿ＦＤＤ２には、±数ボルト程度の電圧が印加されうる。

さらに、上記複数のＦＥＴのボディは、抵抗を介してＢＯＤＹ＿ＦＤＤ１，ＢＯＤＹ＿ＦＤＤ２にそれぞれ接続されている。ＢＯＤＹ＿ＦＤＤ１，ＢＯＤＹ＿ＦＤＤ２には、±数ボルト程度の電圧が印加されうる。

以上のとおり構成される本実施の形態の高周波スイッチ１００では、ＦＤＤ側シリーズスイッチ５０，５１の第２ゲート抵抗の抵抗値がＴＤＤ側シリーズスイッチ４０，４１の第１ゲート抵抗の抵抗値よりも大きく設定される。このように構成される本実施の形態の高周波スイッチ１００の作用について以下に説明する。

本実施の形態の高周波スイッチ１００は、ＴＤＤポート１０，１１およびＦＤＤポート２０，２１のうちの１つと共通ポート３０との間で高周波信号の伝達経路を確保する。

たとえば、ＴＤＤシステムからＴＤＤポート１０に入力される高周波信号をアンテナから送信する場合、ＴＤＤ側シリーズスイッチ４０の制御端子ＧＡＴＥ＿ＴＤＤ１に正電圧を印加して、ＴＤＤ側シリーズスイッチ４０をオンする。一方、ＴＤＤ側シリーズスイッチ４１の制御端子ＧＡＴＥ＿ＴＤＤ２およびＦＤＤ側シリーズスイッチ５０，５１の制御端子ＧＡＴＥ＿ＦＤＤ１，ＧＡＴＥ＿ＦＤＤ２には負電圧を印加して、ＴＤＤ側シリーズスイッチ４１およびＦＤＤ側シリーズスイッチ５０，５１をオフする。

その結果、ＴＤＤポート１０と共通ポート３０との間が導通する一方で、ＴＤＤポート１１と共通ポート３０およびＦＤＤポート２０，２１と共通ポート３０との間は遮断される。したがって、ＴＤＤポート１０と共通ポート３０との間で高周波信号の伝達経路が確保され、ＴＤＤシステムからＴＤＤポート１０に入力される送信信号は、共通ポート３０を介してアンテナに伝達する。

以上ではＴＤＤポート１０と共通ポート３０との間で高周波信号の伝達経路を確保する場合について説明した。ＴＤＤポート１１およびＦＤＤポート２０，２１についても、ＴＤＤ側シリーズスイッチ４０，４１およびＦＤＤ側シリーズスイッチ５０，５１をオン／オフ制御することにより、共通ポート３０との間で高周波信号の伝達経路を確保することができる。したがって、ＴＤＤポート１０，１１およびＦＤＤポート２０，２１のうちのいずれかに接続されているＴＤＤシステムまたはＦＤＤシステムと共通ポート３０に接続されているアンテナとの間で高周波信号を送信または受信することができる。以下、ＴＤＤ側シリーズスイッチ４０，４１およびＦＤＤ側シリーズスイッチ５０，５１の動作特性についてより詳しく説明する。

一般にＴＤＤシステムでは、通信チャネルを時間的に細かく区分し、各々の時間区分において送信または受信する。したがって、ＴＤＤシステムでは送信と受信とを高速に切り替えるため、ＴＤＤ側シリーズスイッチ４０，４１に備えられるＦＥＴには、良好なスイッチング速度特性が要求される。

スイッチング速度特性は、ＦＥＴに接続されるゲート抵抗の抵抗値に依存する。具体的には、スイッチング速度特性は、ゲート抵抗の抵抗値とゲートの容量値とで決まる時定数が小さいほど高速になる。したがって、ゲートの容量値が一定であるとすれば、ゲート抵抗の抵抗値が小さいほどスイッチング速度は高速になる。本実施の形態では、ＴＤＤ側シリーズスイッチ４０，４１の第１ゲート抵抗の抵抗値は、たとえば、ＴＤＤシステムの送受信の切替え速度についての仕様を満たすように設定される。

一方、ＦＤＤシステムでは、ＴＤＤシステムのように送信と受信とを高速に切り替える必要がないので、ＦＤＤシステムにおけるスイッチング速度は、ＴＤＤシステムにおけるスイッチング速度よりも遅くすることができる。したがって、ＦＤＤ側シリーズスイッチ５０，５１の第２ゲート抵抗の抵抗値は、ＴＤＤ側シリーズスイッチ４０，４１の第１ゲート抵抗の抵抗値よりも大きくすることが可能である。第２ゲート抵抗の抵抗値が大きな値に設定されることにより、ＦＥＴのゲート電流が小さくなるので、ＦＤＤ側シリーズスイッチ５０，５１における挿入損失特性が改善する。その結果、送信回路の送信パワーアンプの消費電力が低減する。本実施の形態では、ＦＤＤシステムにおけるスイッチング速度の制約の範囲内で第２ゲート抵抗の抵抗値を大きく設定することにより挿入損失特性を改善している。

以上のとおり、説明した本実施の形態は、以下の効果を奏する。

（ａ）本実施の形態の高周波スイッチによれば、ＴＤＤ側シリーズスイッチのスイッチング速度特性を良好に維持しつつ、ＦＤＤ側シリーズスイッチの挿入損失特性を改善することができる。その結果、マルチモードシステムにおいて送信回路の送信パワーアンプの消費電力を低減することができる。

（第２の実施の形態）
第１の実施の形態では、ＦＤＤ側シリーズスイッチの第２ゲート抵抗の抵抗値がＴＤＤ側シリーズスイッチの第１ゲート抵抗の抵抗値よりも大きく設定された。第２の実施の形態では、第１の実施の形態の構成に加えてＴＤＤ側シャントスイッチおよびＦＤＤ側シャントスイッチを有し、ＦＤＤ側シャントスイッチの第４ゲート抵抗の抵抗値がＴＤＤ側シャントスイッチの第３ゲート抵抗の抵抗値よりも大きく設定される。

図２は、本発明の第２の実施の形態における高周波スイッチの回路図である。図２に示すとおり、本実施の形態の高周波スイッチ２００は、ＴＤＤポート１１０、ＦＤＤポート１２０、共通ポート１３０、ＴＤＤ側シリーズスイッチ１４０、ＦＤＤ側シリーズスイッチ１５０、ＴＤＤ側シャントスイッチ１６０、およびＦＤＤ側シャントスイッチ１７０を有する。

ＴＤＤポート１１０、ＦＤＤポート１２０、共通ポート１３０、ＴＤＤ側シリーズスイッチ１４０、およびＦＤＤ側シリーズスイッチ１５０については、第１の実施の形態と同様の構成を有するので詳しい説明を省略する。

ＴＤＤ側シャントスイッチ１６０は、第１シャントスイッチとして、ＴＤＤポート１１０とグランドとの間を導通または遮断する。ＴＤＤ側シャントスイッチ１６０は、第１ポート１１０とグランドとの間に接続されている。ＴＤＤ側シャントスイッチ１６０は、少なくとも１つのＦＥＴを備えており、上記ＦＥＴのゲートに接続される第３ゲート抵抗への印加電圧に応じて、ＴＤＤポート１１０とグランドとの間を導通または遮断する。

図２に示す本実施の形態では、ＴＤＤ側シャントスイッチ１６０は、複数のＦＥＴを備え、それら複数のＦＥＴのソース／ドレインが直列に接続されている。本実施の形態では、ＴＤＤ側シャントスイッチ１６０のＦＥＴは、たとえばボディコンタクト型ＦＥＴである。したがって、ＴＤＤ側シャントスイッチ１６０がオンされると、ＴＤＤポート１１０を介して入力または出力される高周波信号は、ＴＤＤ側シャントスイッチ１６０の直列に接続された複数のＦＥＴを介してグランドに伝達する。その結果、不要な漏洩電力がグランドに吸収されるので、ＴＤＤ側におけるアイソレーション特性が改善する。

なお、ＴＤＤ側シャントスイッチ１６０に備えられるＦＥＴの個数は、ＦＥＴの電気的な耐圧特性を考慮して決定される。

また、上記複数のＦＥＴのゲートは、ＴＤＤ側シャントスイッチ１６０をオン／オフ制御する制御端子ＧＡＴＥ＿ＴＤＤ＿ＳＨに第３ゲート抵抗Ｒｇａｔｅ＿ｔｄｄ＿ｓｈを介して接続されている。ここで、第３ゲート抵抗は、第１ゲート抵抗と概ね同じ抵抗値を有することが好ましい。制御端子ＧＡＴＥ＿ＴＤＤ＿ＳＨには、±数ボルト程度の電圧が印加されうる。

さらに、上記複数のＦＥＴのボディは、抵抗を介してＢＯＤＹ＿ＴＤＤ＿ＳＨに接続されている。ＢＯＤＹ＿ＴＤＤ＿ＳＨには、±数ボルト程度の電圧が印加されうる。

ＦＤＤ側シャントスイッチ１７０は、第２シャントスイッチとして、ＦＤＤポート１２０とグランドとの間を導通または遮断する。ＦＤＤ側シャントスイッチ１７０は、第２ポート１２０とグランドとの間に接続されている。ＦＤＤ側シャントスイッチ１７０は、少なくとも１つのＦＥＴを備えており、ＦＥＴのゲートに接続される第４ゲート抵抗への印加電圧に応じて、ＦＤＤポート１２０とグランドとの間を導通または遮断する
図２に示す本実施の形態では、ＦＤＤ側シャントスイッチ１７０は、複数のＦＥＴを備えており、それら複数のＦＥＴのソース／ドレインが直列に接続されている。本実施の形態では、ＦＤＤ側シャントスイッチ１７０のＦＥＴは、たとえばボディコンタクト型ＦＥＴである。したがって、ＦＤＤ側シャントスイッチ１７０がオンされると、ＦＤＤポート１２０を介して入力または出力された高周波信号は、ＦＤＤ側シャントスイッチ１７０の直列に接続された複数のＦＥＴを介してグランドに伝達する。その結果、不要な漏洩電力がグランドに吸収されるので、ＦＤＤ側におけるアイソレーション特性が改善する。

なお、ＦＤＤ側シャントスイッチ１７０に備えられるＦＥＴの個数は、ＦＥＴの電気的な耐圧特性を考慮して決定される。

また、上記複数のＦＥＴのゲートは、ＦＤＤ側シャントスイッチ１７０をオン／オフ制御する制御端子ＧＡＴＥ＿ＦＤＤ＿ＳＨに第４ゲート抵抗Ｒｇａｔｅ＿ｆｄｄ＿ｓｈを介して接続されている。ここで、第４ゲート抵抗は、第２ゲート抵抗と概ね同じ抵抗値を有することが好ましい。制御端子ＧＡＴＥ＿ＦＤＤ＿ＳＨには、±数ボルト程度の電圧が印加されうる。

さらに、上記複数のＦＥＴのボディは、抵抗を介してＢＯＤＹ＿ＦＤＤ＿ＳＨに接続されている。ＢＯＤＹ＿ＦＤＤ＿ＳＨには、±数ボルト程度の電圧が印加されうる。

以上のとおり構成される本実施の形態の高周波スイッチ２００では、ＦＤＤ側シリーズスイッチ１５０の第２ゲート抵抗の抵抗値がＴＤＤ側シリーズスイッチ１４０の第１ゲート抵抗の抵抗値よりも大きく設定され、ＦＤＤ側シャントスイッチの第４ゲート抵抗の抵抗値がＴＤＤ側シャントスイッチの第３ゲート抵抗の抵抗値よりも大きく設定される。

以上のとおり、説明した本実施の形態は、第１の実施の形態における効果に加えて、以下の効果を奏する。

（ｂ）本実施の形態の高周波スイッチによれば、ＴＤＤ側シャントスイッチのスイッチング速度特性を良好に維持しつつ、ＦＤＤ側シャントスイッチの挿入損失特性を改善することができる。その結果、マルチモードシステムにおいて送信回路の送信パワーアンプの消費電力が低減する。

以上のとおり、実施の形態において、本発明の高周波スイッチを説明した。しかしながら、本発明は、その技術思想の範囲内において当業者が適宜に追加、変形、および省略することができることはいうまでもない。

たとえば、第１の実施の形態では、高周波スイッチが２つのＴＤＤ側シリーズスイッチおよび２つのＦＤＤ側シリーズスイッチを有する場合について説明した。また、第２の実施の形態では、高周波スイッチがＴＤＤ側シリーズスイッチ、ＦＤＤ側シリーズスイッチ、ＴＤＤ側シャントスイッチ、およびＦＤＤ側シャントスイッチをそれぞれ１つずつ有する場合について説明した。しかしながら、高周波スイッチが有する上記スイッチの個数は限定されるものではない。

また、第１および第２の実施の形態では、ＦＥＴとしてボディコンタクト型ＦＥＴを使用する場合について説明した。しかしながら、本発明は、ボディコンタクト型ＦＥＴに限定されず、フローティングボディ型ＦＥＴに対しても適用することができる。

１０，１１ＴＤＤポート（第１ポート）、
２０，２１ＦＤＤポート（第２ポート）、
３０共通ポート、
４０，４１ＴＤＤ側シリーズスイッチ（第１シリーズスイッチ）、
５０，５１ＦＤＤ側シリーズスイッチ（第２シリーズスイッチ）、
１００高周波スイッチ。

Claims

時分割複信システムに接続されて高周波信号を入力または出力する少なくとも１つの第１ポートと、
周波数分割複信システムに接続されて高周波信号を入力または出力する少なくとも１つの第２ポートと、
前記第１ポートまたは前記第２ポートを介して入出力される高周波信号を送信または受信する共通ポートと、
少なくとも１つの第１電界効果トランジスタを備え、当該第１電界効果トランジスタのゲートに接続される第１ゲート抵抗への印加電圧に応じて、前記第１ポートと前記共通ポートとの間を導通または遮断する第１シリーズスイッチと、
少なくとも１つの第２電界効果トランジスタを備え、当該第２電界効果トランジスタのゲートに接続されて前記第１ゲート抵抗よりも大きな抵抗値を有する第２ゲート抵抗への印加電圧に応じて、前記第２ポートと前記共通ポートとの間を導通または遮断する第２シリーズスイッチと、
を有する、高周波スイッチ。
少なくとも１つの第３電界効果トランジスタを備え、当該第３電界効果トランジスタのゲートに接続される第３ゲート抵抗への印加電圧に応じて、前記第１ポートとグランドとの間を導通または遮断する第１シャントスイッチと、
少なくとも１つの第４電界効果トランジスタを備え、当該第４電界効果トランジスタのゲートに接続されて前記第３ゲート抵抗よりも大きな抵抗値を有する第４ゲート抵抗への印加電圧に応じて、前記第２ポートとグランドとの間を導通または遮断する第２シャントスイッチと、をさらに有することを特徴とする請求項１に記載の高周波スイッチ。
前記共通ポートは、アンテナに接続されることを特徴とする請求項１または２に記載の高周波スイッチ。