JP5306436B2 - Ｃｍｏｓイメージセンサの製造方法 - Google Patents
Ｃｍｏｓイメージセンサの製造方法 Download PDFInfo
- Publication number
- JP5306436B2 JP5306436B2 JP2011233129A JP2011233129A JP5306436B2 JP 5306436 B2 JP5306436 B2 JP 5306436B2 JP 2011233129 A JP2011233129 A JP 2011233129A JP 2011233129 A JP2011233129 A JP 2011233129A JP 5306436 B2 JP5306436 B2 JP 5306436B2
- Authority
- JP
- Japan
- Prior art keywords
- forming
- region
- epitaxial layer
- oxide film
- spacer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 52
- 125000006850 spacer group Chemical group 0.000 claims description 104
- 239000010410 layer Substances 0.000 claims description 93
- 150000004767 nitrides Chemical class 0.000 claims description 68
- 238000005468 ion implantation Methods 0.000 claims description 59
- 230000015572 biosynthetic process Effects 0.000 claims description 37
- 238000009792 diffusion process Methods 0.000 claims description 32
- 238000001312 dry etching Methods 0.000 claims description 25
- 238000000034 method Methods 0.000 claims description 22
- 238000012546 transfer Methods 0.000 claims description 18
- 239000002344 surface layer Substances 0.000 claims description 17
- 239000000758 substrate Substances 0.000 claims description 15
- 238000001039 wet etching Methods 0.000 claims description 10
- 238000010030 laminating Methods 0.000 claims description 8
- 230000008569 process Effects 0.000 description 18
- 238000005530 etching Methods 0.000 description 10
- 238000002834 transmittance Methods 0.000 description 10
- 230000000052 comparative effect Effects 0.000 description 8
- 206010034972 Photosensitivity reaction Diseases 0.000 description 6
- 230000007547 defect Effects 0.000 description 6
- 238000002955 isolation Methods 0.000 description 6
- 230000036211 photosensitivity Effects 0.000 description 6
- 238000007796 conventional method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 230000035699 permeability Effects 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 3
- 229910021342 tungsten silicide Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 239000003086 colorant Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 239000002800 charge carrier Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000008570 general process Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
本発明は、ＣＭＯＳイメージセンサの製造方法に関し、特に、駆動時の暗電流を減少させることのできるＣＭＯＳイメージセンサの製造方法に関する。
イメージセンサは、光学画像を電気信号に変換させる半導体素子であって、代表的な例としては、電荷結合素子（ＣＣＤ：charge coupled device）及びＣＭＯＳイメージセンサが挙げられる。ＣＣＤは、個々のＭＯＳ（Metal-Oxide-Silicon）キャパシタが互い極めて近接した位置に配置された素子であり、該素子中では、電荷キャリアがキャパシタに捕獲されつつ移送される。一方、ＣＭＯＳイメージセンサは、ＣＭＯＳプロセス技術によって、周辺回路として形成された制御回路及び信号処理回路と、略画素数のＭＯＳトランジスタとを備えた素子であり、該素子においては、ＭＯＳトランジスタを利用して順に出力を検出するスイッチング方式が採用されている。
周知のように、カラーイメージを保存するためのイメージセンサにおいては、外部から光を受け取って光電荷を生成及び蓄積する光感知部の上部にカラーフィルタが配列されている。カラーフィルタアレイ（ＣＦＡ：Color Filter Array）は、赤色（Ｒｅｄ）、緑色（Ｇｒｅｅｎ）及び青色（Ｂｌｕｅ）の三つのカラー、或いは、黄色（Ｙｅｌｌｏｗ）、紫紅色（Ｍａｇｅｎｔａ）及び青緑色（Ｃｙａｎ）の三つのカラーからなる。
また、イメージセンサは、光を感知する光感知部と、感知された光を電気的信号に処理してデータ化するロジック回路部とを含んで構成されており、光感度を高めるため、イメージセンサ素子全体面積に対する光感知部の占有面積の比率（Fill Factor）を高める研究が進められている。しかしながら、ロジック回路部の縮小は徐々に困難となってきており、このような光感知部の占有比率の向上も困難となってきている。光感度をさらに高めるために、光感知部以外の領域に入射する光の経路を変えて光感知部に集める集光技術を適用する場合もあり、このような集光技術としては、イメージセンサのカラーフィルタ上にマイクロレンズを形成するものが挙げられる。
図１Ａは、通常のＣＭＯＳイメージセンサにおいて、１個のフォトダイオード（ＰＤ）と４個のＭＯＳトランジスタとを含んで構成された単位画素を示す回路図である。図示のように、該単位画素は、光を受け取って光電荷を生成するフォトダイオード１００と、フローティング拡散領域１０２と、フォトダイオード１００で集められた光電荷をフローティング拡散領域１０２に移送するためのトランスファートランジスタ（ＴＸ）１０１と、フローティング拡散領域の電位を所望の値にセッティングするように電荷を排出してフローティング拡散領域１０２をリセットするためのリセットトランジスタ（ＲＸ）１０３と、ソースフォロワバッファ増幅器の役割をするドライブトランジスタ（ＤＸ）１０４と、アドレッシングのためのスイッチングの役割をするセレクトトランジスタ（ＳＸ）１０５とを含んで構成されている。単位画素の外には出力信号を読み出すことができるように、ロードトランジスタ（ＲＬ）１０６が形成されている。
図１Ｂないし図１Ｇは、図１Ａに示したような単位画素を有するＣＭＯＳイメージセンサの製造工程におけるトランスファートランジスタ及びリセットトランジスタ周辺の断面構造を工程順に示した図である。
まず、図１Ｂに示すように、高濃度のｐ型基板１０上に低濃度のｐ型エピタキシャル層１１を形成する。このように低濃度のエピタキシャル層１１を用いることにより、フォトダイオード領域の空乏層を深くして特性を向上させることができる。また高濃度のｐ型基板１０を用いることによって、単位画素間のクロストークを防止することができる。
次いで、エピタキシャル層１１の一定領域に熱酸化膜を用いて活性領域とフィールド領域とを画定するフィールド絶縁膜１２を形成する。次いで、活性領域上にゲート絶縁膜（図示せず）とゲートポリシリコン層１３とを成長させ、これをパターニングして、トランスファートランジスタのゲート電極１３ａ及びリセットトランジスタのゲート電極１３ｂを形成する。図示のように、これらのゲート電極１３ａ、１３ｂの上部に、タングステンシリサイド層１４を形成することが好ましい。図１Ｂには示されていないが、ドライブトランジスタ１０４及びセレクトトランジスタ１０５等のゲート電極も共にパターニングしておくとよい。
次いで、図１Ｃないし図１Ｄに示すように、フォトダイオードが形成される領域に開口を有するフォトダイオード領域形成マスク１５を形成した後、高エネルギーイオン注入を行って、ｎ型イオン注入領域となる第１のフォトダイオード領域１６をトランスファートランジスタのゲート電極１３ａとフィールド絶縁膜１２との間のエピタキシャル層１１表層部に形成する。
次いで、図１Ｅに示すように、連続的に低エネルギーイオン注入を行って、ｐ型イオン注入領域となる第２のフォトダイオード領域１７を、第１のフォトダイオード領域１６とエピタキシャル層上面との間のエピタキシャル層１１表層部に形成する。このようにして、低電圧埋め込みフォトダイオード（Low Voltage Buried Photo Diode：ＬＶＢＰＤ）が形成される。
次いで、窒化膜、または酸化膜からなるスペーサ形成用絶縁膜１８をエピタキシャル層１１、フィールド絶縁膜１２、及びゲート電極１３ａ、１３ｂを含む全体構造の露出した表面に堆積させる。次いで、図１Ｆに示すように、スペーサ形成用絶縁膜１８をドライエッチングして、ゲート電極１３ａ、１３ｂの両側壁にスペーサ１８を形成する。
次いで、図１Ｇに示すように、フローティング拡散領域形成マスク１９を形成し、ｎ型イオン注入を行って、フローティング拡散領域２０、及びソース／ドレイン領域２１を形成する。次いで、一般的な後続を行ってＣＭＯＳイメージセンサの製造工程を終了する。
「シリコン欠陥生成に対する活性エッチング中のプラズマ誘発損傷の影響（Influence of Plasma Induced Damage During Active Etch on Silicon Defect Generation）」、２０００年第５回プロセス誘発プラズマに関する国際シンポジウム、５月２３〜２４日、アメリカ合衆国カリフォルニア州サンタクララ、２０００年アメリカ真空協会（American Vacuum Society）、第６１〜６４頁
「高感度でクロストークのない埋め込みＣＭＯＳイメージセンサ用の画素技術（High-Sensitivity and No-Crosstalk Pixel Technology for Embedded COMS Image Sensor）」、ＩＥＥＥ電子装置におけるトランザクション（TRANSACTIONS ON ELECTRON DEVICES）、第４８版第１０巻、２００１年１０月、第２２２１〜２２２７頁
しかしながら上記製造方法では、フォトダイオード領域の表面が上記全面ドライエッチング工程で損傷を受けて、結晶格子構造に欠陥が発生してしまい、このような欠陥は暗電流の発生源となる。暗電流とは、光が全く照射されていない状態でも、フォトダイオード等からフローティング拡散領域へ移動する電子により引き起こされるノイズ電流である。このような暗電流は、主に活性領域のエッジ部に存在する線欠陥、点欠陥などの各種欠陥やダングリングボンドによると報告されており、暗電流は低照度環境では深刻な問題をもたらし得る。
上記のような製造方法では、スペーサ１８形成のための上記ドライエッチングでフォトダイオードの表面が損傷されるため、損傷されたシリコン表面に存在するダングリングボンドなど、暗電流の発生源が多く発生してしまうという問題点があった。
また、フォトダイオード領域に入射する光は、酸化膜を経てエピタキシャル層に入射するが、酸化膜のように反射係数の小さい物質からエピタキシャル層のように反射係数が大きい物質に入射する場合、青色光のような短波長の光は、多くの部分が反射されてしまい、光感度が落ちるという問題があった。
本発明は、上述した従来の問題点に鑑みてなされたものであって、スペーサ形成用絶縁膜のドライエッチングによるフォトダイオード領域の損傷を抑え、駆動時の暗電流特性が改善されたＣＭＯＳイメージセンサを製造することができるＣＭＯＳイメージセンサの製造方法を提供することを目的としている。
また、本発明は、青色光のような短波長の光に対する光感度を向上させることができるＣＭＯＳイメージセンサの製造方法を提供することを別の目的としている。
本発明に係るＣＭＯＳイメージセンサの製造方法は、フォトダイオード領域とトランスファートランジスタとを含んで構成されたＣＭＯＳイメージセンサの製造方法において、
基板上に形成されたエピタキシャル層の一定領域に活性領域とフィールド領域とを画定するフィールド絶縁膜を形成するフィールド絶縁膜形成ステップと、
前記フィールド絶縁膜により画定された前記活性領域の前記エピタキシャル層上に前記トランスファートランジスタのゲート電極を形成するゲート電極形成ステップと、
前記エピタキシャル層上に形成された前記ゲート電極の片側の前記活性領域における前記エピタキシャル層表層部に前記フォトダイオード領域を形成するフォトダイオード領域形成ステップと、
前記エピタキシャル層、前記フィールド絶縁膜、及び前記ゲート電極を形成した後の全体構造の露出した表面に、酸化膜と窒化膜とを積層したスペーサ形成用絶縁膜を形成するスペーサ形成用絶縁膜形成ステップと、
前記スペーサ形成用絶縁膜を形成した後、前記フォトダイオード領域における前記エピタキシャル層上面、及び前記フォトダイオード領域側の前記ゲート電極の端部上面を覆い、前記ゲート電極の反対側の端部上面を露出させるスペーサマスクを形成するスペーサマスク形成ステップと、
前記スペーサマスクを利用して、前記スペーサマスク下に前記スペーサ形成用絶縁膜を残しつつ、前記スペーサ形成用絶縁膜をドライエッチングして、前記フォトダイオード領域と反対側の前記ゲート電極側壁にスペーサを形成するスペーサ形成ステップと、
前記スペーサマスクを除去するスペーサマスク除去ステップと、
前記スペーサを利用して、前記フォトダイオード領域と反対側の前記ゲート電極片側の前記エピタキシャル層表層部にフローティング拡散領域を形成するフローティング拡散領域形成ステップとを含むことを特徴としている（発明１）。
基板上に形成されたエピタキシャル層の一定領域に活性領域とフィールド領域とを画定するフィールド絶縁膜を形成するフィールド絶縁膜形成ステップと、
前記フィールド絶縁膜により画定された前記活性領域の前記エピタキシャル層上に前記トランスファートランジスタのゲート電極を形成するゲート電極形成ステップと、
前記エピタキシャル層上に形成された前記ゲート電極の片側の前記活性領域における前記エピタキシャル層表層部に前記フォトダイオード領域を形成するフォトダイオード領域形成ステップと、
前記エピタキシャル層、前記フィールド絶縁膜、及び前記ゲート電極を形成した後の全体構造の露出した表面に、酸化膜と窒化膜とを積層したスペーサ形成用絶縁膜を形成するスペーサ形成用絶縁膜形成ステップと、
前記スペーサ形成用絶縁膜を形成した後、前記フォトダイオード領域における前記エピタキシャル層上面、及び前記フォトダイオード領域側の前記ゲート電極の端部上面を覆い、前記ゲート電極の反対側の端部上面を露出させるスペーサマスクを形成するスペーサマスク形成ステップと、
前記スペーサマスクを利用して、前記スペーサマスク下に前記スペーサ形成用絶縁膜を残しつつ、前記スペーサ形成用絶縁膜をドライエッチングして、前記フォトダイオード領域と反対側の前記ゲート電極側壁にスペーサを形成するスペーサ形成ステップと、
前記スペーサマスクを除去するスペーサマスク除去ステップと、
前記スペーサを利用して、前記フォトダイオード領域と反対側の前記ゲート電極片側の前記エピタキシャル層表層部にフローティング拡散領域を形成するフローティング拡散領域形成ステップとを含むことを特徴としている（発明１）。
ここで、前記スペーサ形成用絶縁膜形成ステップにおいて、前記全体構造の露出した表面に前記酸化膜を約２００〜約２０００Åの厚さに形成した後、該酸化膜上に前記窒化膜を約２００〜約１０００Åの厚さに積層して形成することが望ましい（発明２）。
また、前記フォトダイオード領域形成ステップが、前記ゲート電極の片側の前記活性領域における前記エピタキシャル層上の領域に開口を有するフォトダイオード領域形成マスクを形成するステップと、該フォトダイオード領域形成マスクを用いて高エネルギーイオン注入を行い、ｎ型イオン注入領域となる第１のフォトダイオード領域を、前記ゲート電極の片側と前記フィールド絶縁膜との間の前記エピタキシャル層表層部に形成するステップと、連続的に前記フォトダイオード領域形成マスクを用いて低エネルギーイオン注入を行い、ｐ型イオン注入領域となる第２のフォトダイオード領域を、前記第１のフォトダイオード領域と前記エピタキシャル層上面と間に形成するステップとを含むことが望ましい（発明３）。
また、前記スペーサマスク形成ステップにおいて、前記フォトダイオード領域形成マスク形成時と同じレチクル、及び感光特性が逆のフォトレジストとを用いることが望ましい（発明４）。
また、本発明に係る別のＣＭＯＳイメージセンサの製造方法は、フォトダイオード領域とトランスファートランジスタとを含んで構成されたＣＭＯＳイメージセンサの製造方法において、
基板上に形成されたエピタキシャル層の一定領域に活性領域とフィールド領域とを画定するフィールド絶縁膜を形成するフィールド絶縁膜形成ステップと、
前記フィールド絶縁膜により画定された前記活性領域の前記エピタキシャル層上に前記トランスファートランジスタのゲート電極を形成するゲート電極形成ステップと、
前記エピタキシャル層上に形成された前記ゲート電極の片側の前記活性領域における前記エピタキシャル層上面にイオン注入用酸化膜を形成し、該イオン注入用酸化膜下方の前記エピタキシャル層表層部に、前記フォトダイオード領域を形成するフォトダイオード領域形成ステップと、
前記エピタキシャル層、前記フィールド絶縁膜、前記ゲート電極、及び前記イオン注入用酸化膜を形成した後の全体構造の露出した表面に、窒化膜を形成し、該窒化膜上に酸化膜を形成して、前記窒化膜、前記酸化膜の順で積層したスペーサ形成用絶縁膜を形成するスペーサ形成用絶縁膜形成ステップと、
前記窒化膜及び前記酸化膜を積層して形成した前記スペーサ形成用絶縁膜の前記酸化膜をドライエッチングして、前記ゲート電極の両側壁の前記窒化膜上に酸化膜スペーサを形成する酸化膜スペーサ形成ステップと、
前記ドライエッチングによって露出された前記スペーサ形成用絶縁膜の前記窒化膜を、ウェットエッチングにより除去する窒化膜除去ステップと、
前記ウェットエッチング後に残留する前記窒化膜及び前記酸化膜スペーサを利用して、前記フォトダイオード領域と反対側の前記ゲート電極片側の前記エピタキシャル層表層部にフローティング拡散領域を形成するフローティング拡散領域形成ステップとを含むことを特徴としている（発明５）。
基板上に形成されたエピタキシャル層の一定領域に活性領域とフィールド領域とを画定するフィールド絶縁膜を形成するフィールド絶縁膜形成ステップと、
前記フィールド絶縁膜により画定された前記活性領域の前記エピタキシャル層上に前記トランスファートランジスタのゲート電極を形成するゲート電極形成ステップと、
前記エピタキシャル層上に形成された前記ゲート電極の片側の前記活性領域における前記エピタキシャル層上面にイオン注入用酸化膜を形成し、該イオン注入用酸化膜下方の前記エピタキシャル層表層部に、前記フォトダイオード領域を形成するフォトダイオード領域形成ステップと、
前記エピタキシャル層、前記フィールド絶縁膜、前記ゲート電極、及び前記イオン注入用酸化膜を形成した後の全体構造の露出した表面に、窒化膜を形成し、該窒化膜上に酸化膜を形成して、前記窒化膜、前記酸化膜の順で積層したスペーサ形成用絶縁膜を形成するスペーサ形成用絶縁膜形成ステップと、
前記窒化膜及び前記酸化膜を積層して形成した前記スペーサ形成用絶縁膜の前記酸化膜をドライエッチングして、前記ゲート電極の両側壁の前記窒化膜上に酸化膜スペーサを形成する酸化膜スペーサ形成ステップと、
前記ドライエッチングによって露出された前記スペーサ形成用絶縁膜の前記窒化膜を、ウェットエッチングにより除去する窒化膜除去ステップと、
前記ウェットエッチング後に残留する前記窒化膜及び前記酸化膜スペーサを利用して、前記フォトダイオード領域と反対側の前記ゲート電極片側の前記エピタキシャル層表層部にフローティング拡散領域を形成するフローティング拡散領域形成ステップとを含むことを特徴としている（発明５）。
ここで、前記イオン注入酸化膜を約１００〜約５００Åの厚さに形成し、前記スペーサ形成用絶縁膜の前記窒化膜を１００〜５００Åの厚さに形成することが望ましい（発明６）。
また、前記フォトダイオード領域形成ステップが、前記ゲート電極の片側の前記活性領域における前記エピタキシャル層上の領域に開口を有するフォトダイオード領域形成マスクを形成するステップと、該フォトダイオード領域形成マスクを用いて高エネルギーイオン注入を行い、ｎ型イオン注入領域となる第１のフォトダイオード領域を、前記ゲート電極の片側と前記フィールド絶縁膜との間の前記エピタキシャル層表層部に形成するステップと、連続的に前記フォトダイオード領域形成マスクを用いて低エネルギーイオン注入を行い、ｐ型イオン注入領域となる第２のフォトダイオード領域を、前記第１のフォトダイオード領域と前記エピタキシャル層上面と間に形成するステップとを含むことが望ましい（発明７）。
また、本発明に係るさらに別のＣＭＯＳイメージセンサの製造方法は、フォトダイオード領域とトランスファートランジスタとを含んで構成されたＣＭＯＳイメージセンサの製造方法において、
基板上に形成されたエピタキシャル層の一定領域に活性領域とフィールド領域とを画定するフィールド絶縁膜を形成するフィールド絶縁膜形成ステップと、
前記フィールド絶縁膜により画定された前記活性領域の前記エピタキシャル層上に前記トランスファートランジスタのゲート電極を形成するゲート電極形成ステップと、
前記エピタキシャル層上に形成された前記ゲート電極の片側の前記活性領域における前記エピタキシャル層上面にイオン注入用酸化膜を形成し、該イオン注入用酸化膜下方の前記エピタキシャル層表層部に、前記フォトダイオード領域を形成するフォトダイオード領域形成ステップと、
前記エピタキシャル層、前記フィールド絶縁膜、前記ゲート電極、及び前記イオン注入用酸化膜を形成した後の全体構造の露出した表面に、窒化膜を形成し、該窒化膜上に酸化膜を形成して、前記窒化膜、前記酸化膜の順で積層したスペーサ形成用絶縁膜を形成するスペーサ形成用絶縁膜形成ステップと、
前記窒化膜及び前記酸化膜を積層して形成した前記スペーサ形成用絶縁膜の前記酸化膜をドライエッチングして、前記ゲート電極の両側壁の前記窒化膜上に酸化膜スペーサを形成する酸化膜スペーサ形成ステップと、
前記酸化膜スペーサを利用して、前記フォトダイオード領域と反対側の前記ゲート電極片側の前記エピタキシャル層表層部にフローティング拡散領域を形成するフローティング拡散領域形成ステップとを含むことを特徴としている（発明８）。
基板上に形成されたエピタキシャル層の一定領域に活性領域とフィールド領域とを画定するフィールド絶縁膜を形成するフィールド絶縁膜形成ステップと、
前記フィールド絶縁膜により画定された前記活性領域の前記エピタキシャル層上に前記トランスファートランジスタのゲート電極を形成するゲート電極形成ステップと、
前記エピタキシャル層上に形成された前記ゲート電極の片側の前記活性領域における前記エピタキシャル層上面にイオン注入用酸化膜を形成し、該イオン注入用酸化膜下方の前記エピタキシャル層表層部に、前記フォトダイオード領域を形成するフォトダイオード領域形成ステップと、
前記エピタキシャル層、前記フィールド絶縁膜、前記ゲート電極、及び前記イオン注入用酸化膜を形成した後の全体構造の露出した表面に、窒化膜を形成し、該窒化膜上に酸化膜を形成して、前記窒化膜、前記酸化膜の順で積層したスペーサ形成用絶縁膜を形成するスペーサ形成用絶縁膜形成ステップと、
前記窒化膜及び前記酸化膜を積層して形成した前記スペーサ形成用絶縁膜の前記酸化膜をドライエッチングして、前記ゲート電極の両側壁の前記窒化膜上に酸化膜スペーサを形成する酸化膜スペーサ形成ステップと、
前記酸化膜スペーサを利用して、前記フォトダイオード領域と反対側の前記ゲート電極片側の前記エピタキシャル層表層部にフローティング拡散領域を形成するフローティング拡散領域形成ステップとを含むことを特徴としている（発明８）。
上記発明１によれば、前記フォトダイオードの表面に前記スペーサ形成用絶縁膜が残されるので、従来のようなスペーサ形成用絶縁膜のエッチングによるフォトダイオード領域の損傷を抑え、駆動時の暗電流特性が改善されたＣＭＯＳイメージセンサを製造することができる。また、青色光のような短波長の光に対する光感度を向上させることが可能となる。
また、上記発明２によれば、青色光のような短波長の光に対する光感度を向上させることができる。
また、上記発明３によれば、低電圧駆動に好適な埋め込みフォトダイオード領域を形成することができる。
また、上記発明４によれば、一般的に高価となるレチクルの数を削減することができ、製造コストが高くなるのを抑えることができる。
上記発明５によれば、スペーサ形成用絶縁膜のうち、前記酸化膜をドライエッチングで、前記窒化膜をウェットエッチングで除去するので、前記フォトダイオードの表面は、前記窒化膜及び前記イオン注入用酸化膜によってダメージの大きいドライエッチングスペーサ形成用絶縁膜のエッチングから保護される。これにより、該ドライエッチングによるフォトダイオード領域の損傷を抑え、駆動時の暗電流特性が改善されたＣＭＯＳイメージセンサを製造することができる。
また、上記発明６によれば、前記窒化膜を上記ドライエッチング時のエッチングバッファとして好適に作用させ、前記ドライエッチング工程で或る程度のオーバエッチングが行われても、フォトダイオード領域の表面を十分に保護することができる。
また、上記発明７によれば、低電圧駆動に好適な埋め込みフォトダイオード領域を形成することができる。
また、上記発明８によれば、スペーサ形成用絶縁膜のうち、前記酸化膜をドライエッチングで、前記窒化膜をウェットエッチングで除去するので、前記フォトダイオードの表面は、前記窒化膜及び前記イオン注入用酸化膜によってダメージの大きいドライエッチングスペーサ形成用絶縁膜のエッチングから保護される。これにより、該ドライエッチングによるフォトダイオード領域の損傷を抑え、駆動時の暗電流特性が改善されたＣＭＯＳイメージセンサを製造することができる。また、前記フォトダイオードの表面に前記スペーサ形成用絶縁膜が残されるので、青色光のような短波長の光に対する光感度を向上させることが可能となる。
以下、本発明の最も好ましい実施の形態を添付する図面を参照しながら説明する。
図２Ａないし図２Ｆは、本発明の第１の実施の形態に係るＣＭＯＳイメージセンサの製造工程におけるトランスファートランジスタ及びリセットトランジスタ周辺の断面構造を工程順に示した図である。尚、本発明の第１の実施の形態に係るＣＭＯＳイメージセンサの単位画素の概形は、図１Ａに示したものと同様であるので、その詳細な説明を省略する。
まず、図２Ａに示すように、高濃度のｐ型基板３０上に低濃度のｐ型エピタキシャル層３１を形成する。このように低濃度のエピタキシャル層３１を用いることにより、フォトダイオードの空乏層を深くして特性を向上させることができる。また、高濃度の基板３０を用いることによって、単位画素間のクロストークを防止することができる。
次いでフィールド絶縁膜形成ステップとして、基板３０上に形成されたエピタキシャル層３１の一定領域に活性領域とフィールド領域とを画定する素子分離膜を形成する。本実施の形態では、素子分離膜として熱酸化膜によりフィールド絶縁膜３２を形成するが、トレンチ構造など別の構造の素子分離膜を用いることもできる。
次いでゲート電極形成ステップとして、活性領域のエピタキシャル層３１上にゲート絶縁膜（図示せず）とゲートポリシリコン層３３とを連続的に成長させ、これをパターニングして、トランスファートランジスタのゲート電極３３ａ及びリセットトランジスタのゲート電極３３ｂを形成する。図示のように、これらのゲート電極３３ａ、３３ｂは、それぞれの上部に形成されたタングステンシリサイド層３４を備えていることが好ましい。図２Ａには示されていないが、ドライブトランジスタ及びセレクトトランジスタ等のゲート電極も共にパターニングしておくとよい。
次いでフォトダイオード領域形成ステップとして、図２Ｂないし図２Ｄに示すように、フォトダイオード領域形成のためのイオン注入によって半導体基板の表面が損傷されるのを抑えるため、イオン注入前に、ゲート電極３３ａの片側の活性領域におけるエピタキシャル層３１上面にイオン注入用酸化膜３５を形成し、該イオン注入用酸化膜３５下方のエピタキシャル層３１表層部にフォトダイオード領域３７、３８を形成する。イオン注入用酸化膜３５を、約１００〜約５００Åの厚さに形成することが望ましい。
本実施の形態では、ゲート電極３３ａの片側の前記活性領域におけるエピタキシャル層３１上、即ちイオン注入用酸化膜３５上の領域に開口を有するフォトダイオード領域形成マスク３６を形成した後、該フォトダイオード領域形成マスク３６を用いて高エネルギーイオン注入を行い、ｎ型イオン注入領域となる第１のフォトダイオード領域３７を、ゲート電極３３ａの片側とフィールド絶縁膜３２との間のエピタキシャル層３１表層部に形成する。次いで、連続的にフォトダイオード領域形成マスク３６を用いて低エネルギーイオン注入を行い、ｐ型イオン注入領域となる第２のフォトダイオード領域３８を、第１のフォトダイオード領域３７とエピタキシャル層３１上面との間に形成する。このようにして、第１のフォトダイオード領域３７と第２のフォトダイオード領域３８とを含む、低電圧駆動に好適な埋め込みフォトダイオード領域を形成することができる。
次いでスペーサ形成用絶縁膜形成ステップとして、図２Ｄに示すように、エピタキシャル層３１、フィールド絶縁膜３２、ゲート電極３３ａ、３３ｂ、及びイオン注入用酸化膜３５を含む全体構造の露出した表面に、窒化膜３９を形成し、該窒化膜３９上に酸化膜４０を形成して、窒化膜３９、酸化膜４０の順で積層したスペーサ形成用絶縁膜を形成する。窒化膜３９は、後述するドライエッチング時にエッチングバッファとして機能するものであり、窒化膜３９を約１００〜約５００Åの厚さに形成することが望ましい。
次いで酸化膜スペーサ形成ステップとして、図２Ｅに示すように、スペーサ形成用絶縁膜の酸化膜４０をドライエッチングして、ゲート電極３３ａ及びゲート電極３３ｂの両側壁の窒化膜３９上に酸化膜スペーサ４１ａを形成する。窒化膜３９は、酸化膜４０に対して高いエッチング選択比が得られるので、このドライエッチングからフォトダイオード領域の表面を保護することができ、前記ドライエッチング工程で或る程度のオーバエッチングが行われても、窒化膜３９が、フォトダイオード領域の表面を十分に保護することができる。
次いで窒化膜除去ステップとして、図２Ｆに示すように、前記ドライエッチングによって露出されたスペーサ形成用絶縁膜の窒化膜３９を、ウェットエッチングにより除去する。これにより、酸化膜スペーサ４１ａとフィールド絶縁膜３２との間の、又は隣接する酸化膜スペーサ４１ａ間のイオン注入用酸化膜３５及びエピタキシャル層３１上面が露出される。
窒化膜３９のうち、酸化膜スペーサ４１ａに覆われた部分は、該ウェットエッチングから保護されて残留し、窒化膜スペーサ４１ｂとなる。これにより酸化膜スペーサ４１ａと窒化膜スペーサ４１ｂとを含むスペーサ４１が形成される。
次いで、フローティング拡散領域形成ステップとして、図２Ｆに示すように、フォトダイオード領域３７、３８と反対側のゲート電極３３ａ片側のエピタキシャル層３１、及びゲート電極３３ｂ両側のエピタキシャル層３１上の領域に開口を有するフローティング拡散領域形成マスク４２を形成した後、ｎ型イオン注入を行って、フォトダイオード領域３７、３８と反対側のゲート電極３３ａ片側のエピタキシャル層３１表層部にフローティング拡散領域４３を形成し、及びゲート電極３３ｂ両側のエピタキシャル層５１表層部にソース／ドレイン領域４４を形成する。次いで、一般的な後続工程を行ってＣＭＯＳイメージセンサの製造工程を終了する。
本実施の形態では、エッチングバッファとなる窒化膜３９を用いてフォトダイオード領域５６、５７の表面をドライエッチング工程から保護し、また、窒化膜３９の除去にウェットエッチングを用いることにより、スペーサ形成用絶縁膜のエッチングによるフォトダイオード領域の損傷を抑え、駆動時の暗電流を減少させることができるＣＭＯＳイメージセンサの製造方法が提供される。
本発明の別の実施の形態では、上記窒化膜除去ステップを省略して、フォトダイオード領域５６、５７上の窒化膜３９を除去せず残留させる。これにより、残留した窒化膜３９の反射防止効果により、青色光のような短波長の光に対する光特性を向上させることができる。
図３Ａないし図３Ｆは、本発明の第２の実施の形態に係るＣＭＯＳイメージセンサの製造工程におけるトランスファートランジスタ及びリセットトランジスタ周辺の断面構造を工程順に示した図である。尚、本発明の第２の実施の形態に係るＣＭＯＳイメージセンサの単位画素の概形も、図１Ａに示したものと同様であるので、その詳細な説明を省略する。
まず、図３Ａに示すように、高濃度のｐ型基板５０上に低濃度のｐ型エピタキシャル層５１を形成する。このように低濃度のエピタキシャル層５１を用いることにより、フォトダイオードの空乏層を深くして特性を向上させることができる。また、高濃度の基板５０を用いることによって、単位画素間のクロストークを防止することができる。
次いで、フィールド絶縁膜形成ステップとして、基板５０上に形成されたエピタキシャル層５１の一定領域に活性領域とフィールド領域とを画定する素子分離膜を形成する。本実施の形態では、素子分離膜として熱酸化膜によりフィールド絶縁膜５２を形成するが、トレンチ構造など別の構造の素子分離膜を用いることもできる。
次いでゲート電極形成ステップとして、活性領域のエピタキシャル層５１上にゲート絶縁膜（図示せず）とゲートポリシリコン５３とを連続的に成長させ、これをパターニングして、トランスファートランジスタのゲート電極５３ａ及びリセットトランジスタのゲート電極５３ｂを形成する。図示のように、これらのゲート電極５３ａ、５３ｂは、それぞれの上部に形成されたタングステンシリサイド層５４を備えていることが好ましい。図３Ａには示されていないが、ドライブトランジスタ及びセレクトトランジスタ等のゲート電極も共にパターニングしておくとよい。
次いでフォトダイオード領域形成ステップとして、図３Ｂないし図３Ｄに示すように、ゲート電極５３ａの片側の前記活性領域におけるエピタキシャル層５１表層部にフォトダイオード領域５６、５７を形成する。本実施の形態では、ゲート電極５３ａの片側の前記活性領域におけるエピタキシャル層５１上の領域に開口を有するフォトダイオード領域形成マスク５５を形成した後、該フォトダイオード領域形成マスク５５を用いて高エネルギーイオン注入を行い、ｎ型イオン注入領域となる第１のフォトダイオード領域５６を、ゲート電極５３ａの片側とフィールド絶縁膜５２との間のエピタキシャル層５１表層部に形成する。次いで、連続的にフォトダイオード領域形成マスク５５を用いて低エネルギーイオン注入を行い、ｐ型イオン注入領域となる第２のフォトダイオード領域５７を、第１のフォトダイオード領域５６とエピタキシャル層上面と間に形成する。このようにして、第１のフォトダイオード領域５６と第２のフォトダイオード領域５７とを含む低電圧埋め込みフォトダイオード領域を形成する。
次いでスペーサ形成用絶縁膜形成ステップとして、図３Ｄないし図３Ｅに示すように、エピタキシャル層５１、フィールド絶縁膜５２、及びゲート電極５３ａ、５３ｂを含む全体構造の露出した表面に、酸化膜と窒化膜とを積層したスペーサ形成用絶縁膜５８を形成する。図では、スペーサ形成用絶縁膜５８を単層で示しているが、本実施の形態では、スペーサ形成用絶縁膜５８は、酸化膜と窒化膜とを積層したものである。好ましくは、まず前記全体構造の露出した表面に前記酸化膜を約２００〜約２０００Åの厚さに形成した後、該酸化膜上に前記窒化膜を約２００〜約１０００Åの厚さに積層して形成する。これにより、青色光のような短波長の光に対するフォトダイオード領域の光特性を向上させることができる。別の実施の形態では、酸化膜、窒化膜、酸窒化膜、又は、これらの膜の積層構造とすることもできる。
次いでスペーサマスク形成ステップとして、図３Ｄに示すように、フォトダイオード領域５６、５７におけるエピタキシャル層５１上面、及びフォトダイオード領域５６、５７側のゲート電極５３ａの端部上面を覆い、ゲート電極５３ａの反対側の端部上面、及びゲート電極５３ｂ上面を露出させるスペーサマスク５９を形成する。スペーサマスク５９を、上記フォトダイオード領域形成マスク５５の反転マスクとする場合、フォトダイオード領域形成マスク５５形成時と同じレチクル、及び感光特性が逆のフォトレジストを用いて容易に形成することもできる。
次いでスペーサ形成ステップとして、図３Ｅに示すように、スペーサマスク５９下にスペーサ形成用絶縁膜５８を残しつつ、スペーサ形成用絶縁膜５８をドライエッチングして、フォトダイオード領域５６、５７と反対側のゲート電極５３ａ側壁、及びゲート電極５３ｂの両側壁にスペーサ６０を形成し、その後、スペーサマスク除去ステップとして、スペーサマスク５９を除去する。このドライエッチングでは、スペーサブロックマスク５９のため、フォトダイオード領域５６、５７上面にスペーサ形成用絶縁膜５８が残される。
次いでフローティング拡散領域形成ステップとして、図３Ｆに示すように、フォトダイオード領域５６、５７と反対側のゲート電極５３ａ片側のエピタキシャル層５１表層部にフローティング拡散領域６２、及びゲート電極５３ｂ両側のエピタキシャル層５１表層部にソース／ドレイン領域６３をそれぞれ形成する。本実施の形態では、フォトダイオード領域５６、５７と反対側のゲート電極５３ａ片側のエピタキシャル層５１、及びゲート電極５３ｂ両側のエピタキシャル層５１上の領域に開口を有するフローティング拡散領域形成マスク６１を形成した後、ｎ型イオン注入を行って、フローティング拡散領域６２及びソース／ドレイン領域６３を形成する。
次いで、フローティング拡散領域形成マスク６１を除去し一般的な後続工程を行って、ＣＭＯＳイメージセンサの製造工程を終了する。
本実施の形態に係るＣＭＯＳイメージセンサの製造方法によれば、フォトダイオード５６、５７の表面にスペーサ形成用絶縁膜５８が残されるので、従来のようなスペーサ形成用絶縁膜のエッチングによるフォトダイオード領域の損傷を抑え、駆動時の暗電流特性が改善されたＣＭＯＳイメージセンサを製造することができる。
以上、本発明を上記実施の形態に基づいて説明したが、本発明は、上記の実施の形態として開示した範囲に限定されるものではない。本発明に係る技術的思想から逸脱しない範囲内で多くの改良、変更が可能であり、それらも本発明の技術的範囲に属する。
上記実施の形態のように、窒化膜と酸化膜とを積層したスペーサ形成用絶縁膜をフォトダイオード領域上面に形成した。図４Ａないし図４Ｃは、この場合のフォトダイオード領域に入射する光の波長に対する透過率を示すグラフであって、該グラフの横軸はμｍ単位の波長、縦軸は透過率を示している。
図４Ａにおいては、フォトダイオード領域上面に約２００Åの厚さを有する酸化膜と、約３６０〜約４８０Åの厚さを有する窒化膜とを積層した場合の実施例（黒丸付き実線、及び白丸付き破線）と、従来の技術を用いた比較例（点線）との透過率の波長依存性に関する比較を示している。黒丸の実施例では、光源に０．４５μｍの波長の光を用い、白丸の実施例では、０．５５μｍの波長の光を用いた。図中の太い実線、破線、及び点線は、それぞれ、黒丸の実施例、白丸の実施例、及び比較例での透過率の平均値を示している。
図示のように、青色光のような短波長領域において、窒化膜と酸化膜とを積層した実施例では、比較例より光透過率が高くなっていることが分かる。
図４Ｂにおいては、フォトダイオード領域上面に約３００Åの厚さを有する酸化膜と、約２６０〜約３８０Åの厚さを有する窒化膜とを積層した場合の実施例（黒丸付き実線、及び白丸付き破線）と、従来の技術を用いた比較例（点線）との透過率の波長依存性に関する比較を示している。また、図４Ｃにおいては、フォトダイオード領域上面に厚さ約５００Åの酸化膜と、厚さ約１８０Åの窒化膜とを積層した場合の実施例（黒丸付き実線）と、従来の技術を用いた比較例（点線）とを比較している。図４Ｂないし図４Ｃにおいても、図４Ａと同様に光源に０．４５μｍ、または０．５５μｍの波長の光を用い、それぞれの平均値を太線で示した。
図示のように、青色光のような短波長領域において、窒化膜と酸化膜とを積層した実施例では、比較例より光透過率が高くなっていることが分かる。したがって、スペーサマスク下にスペーサ形成用絶縁膜を残す本発明に係るＣＭＯＳイメージセンサの製造方法によれば、青色光のような短波長の光に対する感度を向上させることができる。
３０、５０ 基板
３１、５１ エピタキシャル層
３２、５２ フィールド絶縁膜
３３ａ、３３ｂ、５３ａ、５３ｂ ゲート電極
３５ イオン注入用酸化膜
３６、５５ フォトダイオード領域形成マスク
３７、５６ 第１のフォトダイオード領域
３８、５７ 第２のフォトダイオード領域
３９ 窒化膜
４０ 酸化膜
４１ 酸化膜スペーサ
４２、６１ フローティング拡散領域形成マスク
５８ スペーサ形成用絶縁膜
５９ スペーサマスク
６０ スペーサ
３１、５１ エピタキシャル層
３２、５２ フィールド絶縁膜
３３ａ、３３ｂ、５３ａ、５３ｂ ゲート電極
３５ イオン注入用酸化膜
３６、５５ フォトダイオード領域形成マスク
３７、５６ 第１のフォトダイオード領域
３８、５７ 第２のフォトダイオード領域
３９ 窒化膜
４０ 酸化膜
４１ 酸化膜スペーサ
４２、６１ フローティング拡散領域形成マスク
５８ スペーサ形成用絶縁膜
５９ スペーサマスク
６０ スペーサ
Claims (4)
- フォトダイオード領域とトランスファートランジスタとを含んで構成されたＣＭＯＳイメージセンサの製造方法において、
基板上に形成されたエピタキシャル層の一定領域に活性領域とフィールド領域とを画定するフィールド絶縁膜を形成するフィールド絶縁膜形成ステップと、
前記フィールド絶縁膜により画定された前記活性領域の前記エピタキシャル層上に前記トランスファートランジスタのゲート電極を形成するゲート電極形成ステップと、
前記エピタキシャル層上に形成された前記ゲート電極の片側の前記活性領域における前記エピタキシャル層上面にイオン注入用酸化膜を形成し、該イオン注入用酸化膜下方の前記エピタキシャル層表層部に、前記フォトダイオード領域を形成するフォトダイオード領域形成ステップと、
前記エピタキシャル層、前記フィールド絶縁膜、前記ゲート電極、及び前記イオン注入用酸化膜を形成した後の全体構造の露出した表面に、窒化膜を形成し、該窒化膜上に酸化膜を形成して、前記窒化膜、前記酸化膜の順で積層したスペーサ形成用絶縁膜を形成するスペーサ形成用絶縁膜形成ステップと、
前記窒化膜及び前記酸化膜を積層して形成した前記スペーサ形成用絶縁膜の前記酸化膜をドライエッチングして、前記ゲート電極の両側壁の前記窒化膜上に酸化膜スペーサを形成する酸化膜スペーサ形成ステップと、
前記ドライエッチングによって露出された前記スペーサ形成用絶縁膜の前記窒化膜を、ウェットエッチングにより除去する窒化膜除去ステップと、
前記ウェットエッチング後に残留する前記窒化膜及び前記酸化膜スペーサを利用して、前記フォトダイオード領域と反対側の前記ゲート電極片側の前記エピタキシャル層表層部にフローティング拡散領域を形成するフローティング拡散領域形成ステップとを含むことを特徴とするＣＭＯＳイメージセンサの製造方法。 - 前記イオン注入酸化膜を約１００〜約５００Åの厚さに形成し、前記スペーサ形成用絶縁膜の前記窒化膜を１００〜５００Åの厚さに形成することを特徴とする請求項１に記載のＣＭＯＳイメージセンサの製造方法。
- 前記フォトダイオード領域形成ステップが、
前記ゲート電極の片側の前記活性領域における前記エピタキシャル層上の領域に開口を有するフォトダイオード領域形成マスクを形成するステップと、
該フォトダイオード領域形成マスクを用いて高エネルギーイオン注入を行い、ｎ型イオン注入領域となる第１のフォトダイオード領域を、前記ゲート電極の片側と前記フィールド絶縁膜との間の前記エピタキシャル層表層部に形成するステップと、
連続的に前記フォトダイオード領域形成マスクを用いて低エネルギーイオン注入を行い、ｐ型イオン注入領域となる第２のフォトダイオード領域を、前記第１のフォトダイオード領域と前記エピタキシャル層上面と間に形成するステップとを含むことを特徴とする請求項１に記載のＣＭＯＳイメージセンサの製造方法。 - フォトダイオード領域とトランスファートランジスタとを含んで構成されたＣＭＯＳイメージセンサの製造方法において、
基板上に形成されたエピタキシャル層の一定領域に活性領域とフィールド領域とを画定するフィールド絶縁膜を形成するフィールド絶縁膜形成ステップと、
前記フィールド絶縁膜により画定された前記活性領域の前記エピタキシャル層上に前記トランスファートランジスタのゲート電極を形成するゲート電極形成ステップと、
前記エピタキシャル層上に形成された前記ゲート電極の片側の前記活性領域における前記エピタキシャル層上面にイオン注入用酸化膜を形成し、該イオン注入用酸化膜下方の前記エピタキシャル層表層部に、前記フォトダイオード領域を形成するフォトダイオード領域形成ステップと、
前記エピタキシャル層、前記フィールド絶縁膜、前記ゲート電極、及び前記イオン注入用酸化膜を形成した後の全体構造の露出した表面に、窒化膜を形成し、該窒化膜上に酸化膜を形成して、前記窒化膜、前記酸化膜の順で積層したスペーサ形成用絶縁膜を形成するスペーサ形成用絶縁膜形成ステップと、
前記窒化膜及び前記酸化膜を積層して形成した前記スペーサ形成用絶縁膜の前記酸化膜をドライエッチングして、前記ゲート電極の両側壁の前記窒化膜上に酸化膜スペーサを形成する酸化膜スペーサ形成ステップと、
前記酸化膜スペーサを利用して、前記フォトダイオード領域と反対側の前記ゲート電極片側の前記エピタキシャル層表層部にフローティング拡散領域を形成するフローティング拡散領域形成ステップとを含むことを特徴とするＣＭＯＳイメージセンサの製造方法。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0085113A KR100494645B1 (ko) | 2002-12-27 | 2002-12-27 | 스페이서 블록마스크를 적용한 시모스 이미지센서의제조방법 |
| KR10-2002-0085085A KR100495411B1 (ko) | 2002-12-27 | 2002-12-27 | 스페이서 식각 버퍼질화막을 적용한 시모스 이미지센서의제조방법 |
| KR2002-085113 | 2002-12-27 | ||
| KR2002-085085 | 2002-12-27 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003430858A Division JP2004214665A (ja) | 2002-12-27 | 2003-12-25 | Ｃｍｏｓイメージセンサの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012044211A JP2012044211A (ja) | 2012-03-01 |
| JP5306436B2 true JP5306436B2 (ja) | 2013-10-02 |
Family
ID=32684328
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003430858A Pending JP2004214665A (ja) | 2002-12-27 | 2003-12-25 | Ｃｍｏｓイメージセンサの製造方法 |
| JP2011233129A Expired - Lifetime JP5306436B2 (ja) | 2002-12-27 | 2011-10-24 | Ｃｍｏｓイメージセンサの製造方法 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003430858A Pending JP2004214665A (ja) | 2002-12-27 | 2003-12-25 | Ｃｍｏｓイメージセンサの製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US6974715B2 (ja) |
| JP (2) | JP2004214665A (ja) |
| TW (1) | TWI332262B (ja) |
Families Citing this family (45)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100345669B1 (ko) * | 2000-08-18 | 2002-07-24 | 주식회사 하이닉스반도체 | 트랜스퍼 트랜지스터 게이트 측벽에 비대칭 절연막스페이서를 구비하는 이미지 센서 및 그 제조 방법 |
| US7354789B2 (en) * | 2003-11-04 | 2008-04-08 | Dongbu Electronics Co., Ltd. | CMOS image sensor and method for fabricating the same |
| KR100603247B1 (ko) * | 2003-12-31 | 2006-07-20 | 동부일렉트로닉스 주식회사 | 시모스 이미지 센서 및 그 제조방법 |
| US7115438B2 (en) * | 2004-04-29 | 2006-10-03 | United Microelectronics Corp. | Method for manufacturing a complementary metal-oxide semiconductor sensor |
| KR100595875B1 (ko) * | 2004-05-06 | 2006-07-03 | 매그나칩 반도체 유한회사 | 식각데미지를 감소시킨 시모스 이미지센서 제조방법 |
| US20050274994A1 (en) * | 2004-06-14 | 2005-12-15 | Rhodes Howard E | High dielectric constant spacer for imagers |
| KR100660324B1 (ko) * | 2004-07-01 | 2006-12-22 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서의 제조방법 |
| KR100640531B1 (ko) * | 2004-08-20 | 2006-10-30 | 동부일렉트로닉스 주식회사 | 자기 정렬 이미지 센서 제조방법 |
| KR100741933B1 (ko) * | 2004-09-21 | 2007-07-23 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서의 제조 방법 |
| KR100649022B1 (ko) * | 2004-11-09 | 2006-11-28 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서의 제조방법 |
| KR100606937B1 (ko) * | 2004-11-19 | 2006-08-02 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서의 제조 방법 |
| US7592645B2 (en) | 2004-12-08 | 2009-09-22 | Canon Kabushiki Kaisha | Photoelectric conversion device and method for producing photoelectric conversion device |
| US7098067B2 (en) * | 2004-12-13 | 2006-08-29 | International Business Machines Corporation | Masked sidewall implant for image sensor |
| KR100595601B1 (ko) * | 2004-12-14 | 2006-07-05 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서 제조방법 |
| US7115925B2 (en) * | 2005-01-14 | 2006-10-03 | Omnivision Technologies, Inc. | Image sensor and pixel having an optimized floating diffusion |
| KR100672994B1 (ko) * | 2005-01-28 | 2007-01-24 | 삼성전자주식회사 | 이미지 센서 및 그 제조 방법 |
| KR100672688B1 (ko) * | 2005-06-07 | 2007-01-22 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서의 제조방법 |
| KR100720474B1 (ko) * | 2005-06-17 | 2007-05-22 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서 및 그 제조방법 |
| KR100672729B1 (ko) * | 2005-07-14 | 2007-01-24 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서의 제조방법 |
| US7344910B2 (en) * | 2005-09-27 | 2008-03-18 | Omnivision Technologies, Inc. | Self-aligned photodiode for CMOS image sensor and method of making |
| JP2007165864A (ja) * | 2005-11-15 | 2007-06-28 | Canon Inc | 光電変換装置、光電変換装置の製造方法及び撮像システム |
| KR100760914B1 (ko) * | 2005-12-29 | 2007-09-21 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서의 제조 방법 |
| CN1992215A (zh) * | 2005-12-29 | 2007-07-04 | 东部电子股份有限公司 | 制造cmos图像传感器的方法 |
| KR100685889B1 (ko) * | 2005-12-29 | 2007-02-26 | 동부일렉트로닉스 주식회사 | 씨모스 이미지센서의 제조방법 |
| KR100809322B1 (ko) * | 2006-01-12 | 2008-03-05 | 삼성전자주식회사 | 이미지 센서 제조 방법 및 이에 따라 제조된 이미지 센서 |
| KR100772316B1 (ko) * | 2006-04-28 | 2007-10-31 | 매그나칩 반도체 유한회사 | 플라즈마손상으로부터 포토다이오드를 보호하는 씨모스이미지센서의 제조 방법 |
| JP5110820B2 (ja) * | 2006-08-02 | 2012-12-26 | キヤノン株式会社 | 光電変換装置、光電変換装置の製造方法及び撮像システム |
| JP5157259B2 (ja) | 2007-05-29 | 2013-03-06 | ソニー株式会社 | 固体撮像素子及び撮像装置 |
| US20090210968A1 (en) * | 2007-06-12 | 2009-08-20 | Nguyen Henry T | Drought Responsive Genes In Plants And Methods Of Their Use |
| US20090121264A1 (en) * | 2007-11-12 | 2009-05-14 | Ching-Hung Kao | Cmos image sensor and method of forming the same |
| JP2009135349A (ja) * | 2007-12-03 | 2009-06-18 | Panasonic Corp | Ｍｏｓ型固体撮像装置およびその製造方法 |
| CN101533802B (zh) * | 2008-03-12 | 2011-02-09 | 联华电子股份有限公司 | 互补金属氧化物半导体影像感测器及其制造方法 |
| CN101625996B (zh) * | 2008-07-08 | 2011-03-23 | 中芯国际集成电路制造(上海)有限公司 | 用以减少暗电流的ono侧墙刻蚀工艺 |
| DE102009039416A1 (de) * | 2009-08-31 | 2011-03-17 | Globalfoundries Dresden Module One Llc & Co. Kg | Abgesenktes Zwischenschichtdielektrikum in einer Metallisierungsstruktur eines Halbleiterbauelements |
| US9000500B2 (en) * | 2009-12-30 | 2015-04-07 | Omnivision Technologies, Inc. | Image sensor with doped transfer gate |
| KR102012810B1 (ko) | 2011-05-12 | 2019-08-21 | 디퍼이 신테스 프로덕츠, 인코포레이티드 | 이미징 센서 및 이미징 센서에 대한 데이터를 액세스하는 방법 |
| JP5930650B2 (ja) | 2011-10-07 | 2016-06-08 | キヤノン株式会社 | 半導体装置の製造方法 |
| KR102143807B1 (ko) | 2012-07-26 | 2020-08-31 | 디퍼이 신테스 프로덕츠, 인코포레이티드 | 최소 영역 모노리식 cmos 이미지 센서를 가진 카메라 시스템 |
| JP2014033070A (ja) * | 2012-08-03 | 2014-02-20 | Toshiba Corp | 半導体装置及びその製造方法並びに半導体装置形成用基材 |
| AU2014223163A1 (en) | 2013-02-28 | 2015-08-20 | Olive Medical Corporation | Videostroboscopy of vocal chords with CMOS sensors |
| BR112015023206A2 (pt) | 2013-03-15 | 2017-08-22 | Olive Medical Corp | Sincronização de sensor de imagem sem temporizador de entrada e temporizador de transmissão de dados |
| CN105228503B (zh) | 2013-03-15 | 2017-11-07 | 德普伊新特斯产品公司 | 最小化内窥镜应用中图像传感器输入/输出和导体的数量 |
| US9147710B2 (en) | 2013-07-23 | 2015-09-29 | Taiwan Semiconductor Manufacturing Co., Ltd. | Photodiode gate dielectric protection layer |
| JP6161454B2 (ja) * | 2013-07-25 | 2017-07-12 | キヤノン株式会社 | 光電変換装置、その製造方法及びカメラ |
| JP2018101804A (ja) * | 2018-03-08 | 2018-06-28 | ルネサスエレクトロニクス株式会社 | 撮像装置の製造方法および撮像装置 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62131202A (ja) * | 1985-12-03 | 1987-06-13 | Matsushita Electronics Corp | カラ−フイルタの形成方法 |
| JPH06244398A (ja) * | 1993-02-19 | 1994-09-02 | Sony Corp | 固体撮像装置のフォトセンサおよびその製造方法 |
| JPH08293595A (ja) * | 1995-04-20 | 1996-11-05 | Matsushita Electron Corp | 半導体装置の製造方法 |
| KR100278285B1 (ko) * | 1998-02-28 | 2001-01-15 | 김영환 | 씨모스 이미지센서 및 그 제조방법 |
| JP3103064B2 (ja) * | 1998-04-23 | 2000-10-23 | 松下電子工業株式会社 | 固体撮像装置およびその製造方法 |
| JP3087722B2 (ja) * | 1998-05-07 | 2000-09-11 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| KR100291179B1 (ko) * | 1998-06-29 | 2001-07-12 | 박종섭 | 자기정렬된실리사이드층을갖는씨모스이미지센서및그제조방법 |
| JP2000150857A (ja) * | 1998-11-18 | 2000-05-30 | Nec Corp | 固体撮像装置及びその製造方法 |
| US6177333B1 (en) * | 1999-01-14 | 2001-01-23 | Micron Technology, Inc. | Method for making a trench isolation for semiconductor devices |
| JP3782297B2 (ja) * | 2000-03-28 | 2006-06-07 | 株式会社東芝 | 固体撮像装置及びその製造方法 |
| US6611037B1 (en) * | 2000-08-28 | 2003-08-26 | Micron Technology, Inc. | Multi-trench region for accumulation of photo-generated charge in a CMOS imager |
| JP2002217200A (ja) * | 2001-01-22 | 2002-08-02 | Fujitsu Ltd | 半導体装置の製造方法 |
-
2003
- 2003-09-24 US US10/669,996 patent/US6974715B2/en not_active Expired - Lifetime
- 2003-09-25 TW TW092126469A patent/TWI332262B/zh not_active IP Right Cessation
- 2003-12-25 JP JP2003430858A patent/JP2004214665A/ja active Pending
-
2005
- 2005-10-05 US US11/244,512 patent/US7183129B2/en not_active Expired - Lifetime
-
2011
- 2011-10-24 JP JP2011233129A patent/JP5306436B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| TWI332262B (en) | 2010-10-21 |
| US20040129990A1 (en) | 2004-07-08 |
| US20060038248A1 (en) | 2006-02-23 |
| JP2012044211A (ja) | 2012-03-01 |
| TW200411915A (en) | 2004-07-01 |
| US7183129B2 (en) | 2007-02-27 |
| US6974715B2 (en) | 2005-12-13 |
| JP2004214665A (ja) | 2004-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5306436B2 (ja) | Ｃｍｏｓイメージセンサの製造方法 | |
| US7517715B2 (en) | CMOS image sensor and method of fabricating the same | |
| KR101617045B1 (ko) | 고체 촬상 장치, 고체 촬상 장치의 제조 방법, 및 전자 기기 | |
| JP5306294B2 (ja) | Ｃｍｏｓイメージセンサ及びその製造方法 | |
| US7005315B2 (en) | Method and fabricating complementary metal-oxide semiconductor image sensor with reduced etch damage | |
| JP3723124B2 (ja) | 固体撮像装置 | |
| US20060273355A1 (en) | CMOS image sensor and method for manufacturing the same | |
| JP2008182142A (ja) | 固体撮像装置およびその製造方法、および撮像装置 | |
| US7462520B2 (en) | Methods of fabricating an image sensor | |
| KR100523668B1 (ko) | 질화막과 수소어닐공정을 이용하여 암전류를 감소시킨시모스 이미지센서의 제조방법 | |
| KR100606934B1 (ko) | 씨모스 이미지 센서의 제조 방법 | |
| KR100494645B1 (ko) | 스페이서 블록마스크를 적용한 시모스 이미지센서의제조방법 | |
| JPH05226631A (ja) | Ｃｃｄ映像素子の製造方法 | |
| KR20090025933A (ko) | 이미지 센서 및 그 제조 방법 | |
| JP2005129965A (ja) | 固体撮像装置 | |
| KR20050011955A (ko) | 마이크로렌즈 캡핑레이어의 들뜸 현상을 방지한 시모스이미지센서의 제조방법 | |
| KR100495411B1 (ko) | 스페이서 식각 버퍼질화막을 적용한 시모스 이미지센서의제조방법 | |
| KR100815937B1 (ko) | 이미지 센서 및 그 제조방법 | |
| KR100806786B1 (ko) | 이미지 센서 및 그 제조방법 | |
| KR20050106932A (ko) | 이미지센서 및 그 제조방법 | |
| JP2009302103A (ja) | 固体撮像装置およびその製造方法および撮像装置 | |
| KR20070034292A (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR20070036532A (ko) | 시모스 이미지센서 제조 방법 | |
| KR100461971B1 (ko) | 중금속 이온의 유입을 차단하여 암전류를 감소시킨 시모스이미지센서 | |
| KR20070000818A (ko) | 씨모스 이미지 센서 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130228 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130301 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130513 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130528 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130625 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5306436 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |