JP2009302103A - 固体撮像装置およびその製造方法および撮像装置 - Google Patents
固体撮像装置およびその製造方法および撮像装置 Download PDFInfo
- Publication number
- JP2009302103A JP2009302103A JP2008151503A JP2008151503A JP2009302103A JP 2009302103 A JP2009302103 A JP 2009302103A JP 2008151503 A JP2008151503 A JP 2008151503A JP 2008151503 A JP2008151503 A JP 2008151503A JP 2009302103 A JP2009302103 A JP 2009302103A
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor substrate
- imaging device
- transistor
- photoelectric conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
【課題】画素内トランジスタ部のトランジスタの実効ゲート幅(W長)を確保して、トランジスタのランダムノイズの発生を抑制することを可能にする。
【解決手段】半導体基板11に、入射光を電気信号に変換する光電変換部12と、光電変換部12から読み出した信号電荷を電圧に変換する画素内トランジスタ部13と、光電変換部12と画素内トランジスタ部13とを分離する不純物拡散領域からなる素子分離領域14とを有し、画素内トランジスタ部13は増幅トランジスタTrAを含む複数のトランジスタからなり、そのトランジスタは、半導体基板11に形成された溝21と、溝21の底部に形成されたチャネル領域22と、溝21表面に形成されたゲート絶縁膜31と、溝21内にゲート絶縁膜31を介して形成されたゲート電極32と、ゲート電極32のチャネル長方向の両側に形成されたソース・ドレイン領域34,35を有する。
【選択図】図1
【解決手段】半導体基板11に、入射光を電気信号に変換する光電変換部12と、光電変換部12から読み出した信号電荷を電圧に変換する画素内トランジスタ部13と、光電変換部12と画素内トランジスタ部13とを分離する不純物拡散領域からなる素子分離領域14とを有し、画素内トランジスタ部13は増幅トランジスタTrAを含む複数のトランジスタからなり、そのトランジスタは、半導体基板11に形成された溝21と、溝21の底部に形成されたチャネル領域22と、溝21表面に形成されたゲート絶縁膜31と、溝21内にゲート絶縁膜31を介して形成されたゲート電極32と、ゲート電極32のチャネル長方向の両側に形成されたソース・ドレイン領域34,35を有する。
【選択図】図1
Description
本発明は、固体撮像装置およびその製造方法および撮像装置に関するものである。
CMOSイメージセンサーは、例えば図14示すレイアウトを有する。すなわち、図14に示すように、半導体基板111には、入射光を電気信号に変換する光電変換部112が形成され、同半導体基板111に光電変換部112から読み出した信号電荷を電圧に変換する画素内トランジスタ部113が形成されている。上記光電変換部112と上記画素内トランジスタ部113とは半導体基板111に形成された不純物拡散領域からなる素子分離領域114によって分離されている。
上記画素内トランジスタ部113は、上記半導体基板111に形成された活性化領域115に形成され、リセットトランジスタTrR、増幅トランジスタTrA、選択トランジスタTrSからなる。また、上記素子分離領域114は、隣接する画素間も分離している。
上記画素内トランジスタ部113は、上記半導体基板111に形成された活性化領域115に形成され、リセットトランジスタTrR、増幅トランジスタTrA、選択トランジスタTrSからなる。また、上記素子分離領域114は、隣接する画素間も分離している。
上記CMOSイメージセンサーは、歩留まりを向上させることを目的としたチップ面積の縮小によって、画素、画素トランジスタの微細化が進んでいる。従来の技術では、チップサイズの縮小分、画素、画素トランジスタの領域が小さくなる対応をしている。それが、特性値に悪影響を及ぼしている。
ここで、上記画素内トランジスタ部113の一つのトランジスタに着目して、そのトランジスタ構造についてさらに詳しく説明する。
一般的に用いられている従来の画素内トランジスタ部のトランジスタの断面構造を、図15に示す。図15(1)はトランジスタのゲート長の長さ方向を示す断面図であり、ゲート長の長さ方向をL方向と定義する。図15(2)はトランジスタのゲート幅方向を示す断面図であり、ゲート幅方向をW方向と定義する。
図15に示すように、半導体基板111に形成されたp型のウエル領域115に画素内トランジスタ部の形成領域116を画定するようにp型の不純物拡散層からなる素子分離領域114が形成されている。
上記画素内トランジスタ部の形成領域116上にはゲート絶縁膜131を介してゲート電極132が形成され、このゲート電極132下部のウエル領域115にチャネル領域121が形成されている。またゲート電極132の両側(ゲート長(L)方向)の上記半導体基板111にはソース・ドレイン領域133、134が形成されている。また上記ゲート電極132は、ゲート幅(W)方向において、上記素子分離領域114上に絶縁膜141を介して乗り上げるように形成されている。
したがって、ゲート電極132は、上記画素内トランジスタ部の形成領域116よりも素子分離領域114側に突き出した状態に形成されている。
上記画素内トランジスタ部の形成領域116上にはゲート絶縁膜131を介してゲート電極132が形成され、このゲート電極132下部のウエル領域115にチャネル領域121が形成されている。またゲート電極132の両側(ゲート長(L)方向)の上記半導体基板111にはソース・ドレイン領域133、134が形成されている。また上記ゲート電極132は、ゲート幅(W)方向において、上記素子分離領域114上に絶縁膜141を介して乗り上げるように形成されている。
したがって、ゲート電極132は、上記画素内トランジスタ部の形成領域116よりも素子分離領域114側に突き出した状態に形成されている。
次に、上記画素内トランジスタ部のトランジスタの特性についても述べる。
トランジスタの微細化に伴い、トランジスタのW方向の寸法が狭くなると、急激にトランジスタのしきい値電圧は高くなる。このような急激なしきい値電圧の上昇は、設計で許容されなくなってきている。また、急激な変化でしきい値電圧のばらつきが非常に大きくなってきている。
これら点について、従来の技術では、設計マージンを確保する対応しかなされていない。また、画素内トランジスタ部の増幅トランジスタについては、ランダムノイズがトランジスタの面積に強い相関があることも知られており、トランジスタの面積が小さくなるとランダムノイズが悪化してくる問題が起こる。この点も従来技術ではノイズ特性が面積縮小分、悪いままとなっている。
トランジスタの微細化に伴い、トランジスタのW方向の寸法が狭くなると、急激にトランジスタのしきい値電圧は高くなる。このような急激なしきい値電圧の上昇は、設計で許容されなくなってきている。また、急激な変化でしきい値電圧のばらつきが非常に大きくなってきている。
これら点について、従来の技術では、設計マージンを確保する対応しかなされていない。また、画素内トランジスタ部の増幅トランジスタについては、ランダムノイズがトランジスタの面積に強い相関があることも知られており、トランジスタの面積が小さくなるとランダムノイズが悪化してくる問題が起こる。この点も従来技術ではノイズ特性が面積縮小分、悪いままとなっている。
例えば、画素トランジスタの形成領域の面積を縮小化するため、画素内トランジスタ部のトランジスタのチャネルを垂直にして形成しているものがある(例えば、特許文献1参照)。したがって、画素トランジスタの領域を小さくして、一チップあたりの画素のサイズを拡大することができる。ただし、W方向の長さは長くならない。
また、シリコン基板を掘り込み、ゲートを埋め込むことでトランジスタのチャネルをU字に形成しているものがある(例えば、特許文献2参照)。これにより、トランジスタのL方向の長さを確保することが可能である。
解決しようとする問題点は、画素サイズ縮小による、画素内トランジスタ部の面積縮小によって、特に、不純物拡散層で形成される素子分離領域の影響を受けて増幅トランジスタのゲート幅(W長)が短くなることで、ランダムノイズの悪化が起こる点である。
本発明は、画素内トランジスタ部のトランジスタの実効ゲート幅(W長)を確保して、トランジスタのランダムノイズの発生を抑制することを可能にする。
本発明の固体撮像装置は、半導体基板に形成された入射光を電気信号に変換する光電変換部と、前記半導体基板に形成されていて前記光電変換部から読み出した信号電荷を電圧に変換する画素内トランジスタ部と、前記半導体基板に形成されていて前記光電変換部と前記画素内トランジスタ部とを分離する不純物拡散領域からなる素子分離領域とを有し、前記画素内トランジスタ部は増幅トランジスタを含む複数のトランジスタからなり、前記複数のトランジスタは、それぞれ、前記半導体基板に形成された前記素子分離領域よりも深い溝と、前記溝の底部に形成されたチャネル領域と、前記溝表面に形成されたゲート絶縁膜と、前記溝内に前記ゲート絶縁膜を介して形成されたゲート電極と、前記ゲート電極のチャネル長方向の両側に形成されたソース・ドレイン領域を有する。
本発明の固体撮像装置では、素子分離領域よりも深い溝の底部にチャネル領域が形成されていることから、チャネル領域は不純物拡散領域からなる素子分離領域よりも深い位置に形成されている。これによって、チャネル領域が不純物拡散領域で形成される素子分離領域の影響を受けにくくなる。それとともに、溝内にゲート絶縁膜を介してゲート電極が形成されていることから、実効ゲート幅(W長)を十分な長さに確保することが可能となる。
本発明の固体撮像装置の製造方法は、半導体基板に入射光を電気信号に変換する光電変換部を形成する工程と、前記半導体基板に前記光電変換部から読み出した信号電荷を電圧に変換する画素内トランジスタ部を形成する工程と、前記半導体基板に前記光電変換部と前記画素内トランジスタ部とを分離する不純物拡散領域からなる素子分離領域を形成する工程を有し、前記画素内トランジスタ部を形成する工程は、前記素子分離領域を形成した後、前記半導体基板に前記画素内トランジスタ部のゲート電極が形成される領域に前記素子分離領域よりも深い溝を形成する工程と、前記溝の底部にチャネル領域を形成する工程と、前記溝表面にゲート絶縁膜を形成する工程と、前記溝内に前記ゲート絶縁膜を介してゲート電極を形成する工程と、前記ゲート電極のチャネル長方向の両側の前記半導体基板にソース・ドレイン領域を形成する工程を有する。
本発明の固体撮像装置の製造方法では、素子分離領域よりも深い溝の底部にチャネル領域を形成することから、チャネル領域は不純物拡散領域からなる素子分離領域よりも深い位置に形成される。これによって、チャネル領域が不純物拡散領域で形成される素子分離領域の影響を受けにくくなる。それとともに、溝内にゲート絶縁膜を介してゲート電極を形成することから、実効ゲート幅(W長)を十分な長さに確保することが可能となる。
本発明の撮像装置は、入射光を集光する集光光学部と、前記集光光学部で集光した光を受光して光電変換する固体撮像装置と、光電変換された信号を処理する信号処理部を有し、前記固体撮像装置は、半導体基板に形成された入射光を電気信号に変換する光電変換領域と、前記半導体基板に形成されていて前記光電変換領域から読み出した信号電荷を電圧に変換する画素内トランジスタ部と、前記半導体基板に形成されていて前記光電変換領域と前記画素内トランジスタ部とを分離する不純物拡散領域からなる素子分離領域とを有し、前記画素内トランジスタ部は増幅トランジスタを含む複数のトランジスタからなり、前記複数のトランジスタは、それぞれ、前記半導体基板に形成された前記素子分離領域よりも深い溝と、前記溝の底部に形成されたチャネル領域と、前記溝表面に形成されたゲート絶縁膜と、前記溝内に前記ゲート絶縁膜を介して形成されたゲート電極と、前記ゲート電極のチャネル長方向の両側に形成されたソース・ドレイン領域を有する。
本発明の撮像装置では、本発明の固体撮像装置を用いることから、固体撮像装置の画素内トランジスタ部に形成される複数のトランジスタにおいて、そのチャネル領域が不純物拡散領域で形成される素子分離領域の影響を受けにくくなる。それとともに、溝内にゲート絶縁膜を介してゲート電極を形成することから、実効ゲート幅(W長)を十分な長さに確保することが可能となる。
本発明の固体撮像装置は、画素内トランジスタ部に形成される複数のトランジスタの実効ゲート幅(W長)を十分な長さに確保することが可能となる。このため、トランジスタのしきい値電圧のゲート幅(W長)依存性を低減できるので、トランジスタのしきい値電圧のばらつきを低減することができるという利点がある。また、素子分離領域の影響を受けない分、トランジスタのゲート幅(W長)を長くできることから、特に、増幅トランジスタのランダムノイズを低減することができるので、ノイズ特性が改善できるという利点がある。
本発明の固体撮像装置の製造方法は、トランジスタのしきい値電圧のばらつきを低減することができ、増幅トランジスタのランダムノイズを低減することができるので、固体撮像装置の画質の向上を図ることができるという利点がある。
本発明の撮像装置は、本発明の固体撮像装置を用いているため、トランジスタのしきい値電圧のばらつきを低減することができ、増幅トランジスタのランダムノイズを低減することができるので、固体撮像装置の画質の向上を図ることができる。よって、その固体撮像装置を用いている撮像装置の画質の向上を図ることができるという利点がある。
本発明の固体撮像装置に係る一実施の形態(第1実施例)を、図1の平面レイアウト図および概略構成断面図によって説明する。図1(2)は図1(1)中のA−A線断面を示す。また、図1では、固体撮像装置に形成される複数の画素のうちの一つの画素を代表して示す。
図1に示すように、半導体基板11には、入射光を電気信号に変換する光電変換部12が形成されている。上記半導体基板11には、例えばシリコン基板が用いられる。
上記光電変換部12は、例えばフォトダイオードで形成されている。
また上記半導体基板11の上層には、上記光電変換部12から読み出した信号電荷を電圧に変換する画素内トランジスタ部13が形成されている。
さらに、上記半導体基板11には、上記光電変換部12と上記画素内トランジスタ部13とを分離するp型不純物の拡散領域からなる素子分離領域14が形成されている。この素子分離領域14は、上記ウエル領域15よりも高濃度に形成されている。この素子分離領域14は、隣接する画素間の素子分離も行っている。
上記光電変換部12は、例えばフォトダイオードで形成されている。
また上記半導体基板11の上層には、上記光電変換部12から読み出した信号電荷を電圧に変換する画素内トランジスタ部13が形成されている。
さらに、上記半導体基板11には、上記光電変換部12と上記画素内トランジスタ部13とを分離するp型不純物の拡散領域からなる素子分離領域14が形成されている。この素子分離領域14は、上記ウエル領域15よりも高濃度に形成されている。この素子分離領域14は、隣接する画素間の素子分離も行っている。
上記画素内トランジスタ部13は、素子分離領域14の一部を介して光電変換領域12の1辺にそって形成されている。上記画素内トランジスタ部13には、複数のトランジスタとして、リセットトランジスタTrR、増幅トランジスタTrA、選択トランジスタTrSが順に直列に配列されている。
次に、上記複数のトランジスタの一つについて説明する。
上記半導体基板11の上層には、上記画素内トランジスタ部13が形成されるp型のウエル領域15が形成されている。このウエル領域15は、上記素子分離領域14よりも低濃度に形成されている。上記ウエル領域15には上記素子分離領域14よりも深い溝21が形成されている。この溝21の底部にはn型のチャネル領域22が形成されている。したがって、上記チャネル領域22は上記素子分離領域14よりも深い位置に形成されていることになる。
また、上記溝21の内面にはゲート絶縁膜31が形成されている。このゲート絶縁膜31は、酸化シリコン膜、窒化シリコン膜、もしくは酸化ハフニウム、酸化アルミニウム等の金属酸化膜、酸窒化ハフニウム、酸窒化アルミニウム等の酸窒化金属膜等の絶縁膜で形成されている。もしくは、これらの膜の複数種を選択した積層膜で形成されている。
さらに、上記溝21の内部には、上記ゲート絶縁膜31を介して形成されたゲート電極32が埋め込まれている。このゲート電極32は、例えばポリシリコン、タングステン、アルミニウム等の金属で形成されている。もしくは一部または全てをシリサイド化した金属シリサイド層を有しているもよい。
上記半導体基板11の上層には、上記画素内トランジスタ部13が形成されるp型のウエル領域15が形成されている。このウエル領域15は、上記素子分離領域14よりも低濃度に形成されている。上記ウエル領域15には上記素子分離領域14よりも深い溝21が形成されている。この溝21の底部にはn型のチャネル領域22が形成されている。したがって、上記チャネル領域22は上記素子分離領域14よりも深い位置に形成されていることになる。
また、上記溝21の内面にはゲート絶縁膜31が形成されている。このゲート絶縁膜31は、酸化シリコン膜、窒化シリコン膜、もしくは酸化ハフニウム、酸化アルミニウム等の金属酸化膜、酸窒化ハフニウム、酸窒化アルミニウム等の酸窒化金属膜等の絶縁膜で形成されている。もしくは、これらの膜の複数種を選択した積層膜で形成されている。
さらに、上記溝21の内部には、上記ゲート絶縁膜31を介して形成されたゲート電極32が埋め込まれている。このゲート電極32は、例えばポリシリコン、タングステン、アルミニウム等の金属で形成されている。もしくは一部または全てをシリサイド化した金属シリサイド層を有しているもよい。
さらに上記ゲート電極32のチャネル長方向の両側の上記半導体基板11に、n型のLDD(Lightly Doped Drain )領域(図示せず)を介して、n型のソース・ドレイン領域33、34、35、36が形成されている。このLDD領域は上記チャネル領域22よりも濃度が高く、上記ソース・ドレイン領域33、34、35、36はLDD領域よりも濃度が高い。図面では、リセットトランジスタTrRと増幅トランジスタTrAとのソース・ドレイン領域34、増幅トランジスタTrAと選択トランジスタTrSとのソース・ドレイン領域35は共通化されている。
したがって、固体撮像装置1には、上記素子分離領域14によって分離された光電変換部12および画素内トランジスタ部13が形成された画素10が複数形成されている。
ここで、前記図14によって説明した従来の固体撮像装置101と本発明の固体撮像装置1とを、図2の平面レイアウト図によって比較する。
図2(2)に示すように、従来の固体撮像装置101は、素子分離領域114上に画素内トランジスタ部113の各トランジスタのゲート電極132が絶縁膜(図示せず)を介して乗り上げるように形成されている。ゲート電極が乗り上げて形成される領域S分、光電変換部112の面積を小さく形成する必要があった。
一方、図2(1)に示すように、本発明の固体撮像装置1は、溝21内にゲート電極32が形成されるため、素子分離領域14上にゲート電極32が乗り上げるようなことがない。したがって、トランジスタサイズを小さくできる。
よって、画素10の面積を同一として比較した場合、従来のゲート電極132が素子分離領域114上に乗り上げていた領域S分だけ、固体撮像装置1では光電変換部12を画素内トランジスタ部13側に大きく形成できる。なお、図面を見やすくするため、領域Sは大きめに記載してある。実際には、光電変換部12の画素内トランジスタ部13側に重なる。
これによって、本発明の固体撮像装置1のほうが従来の固体撮像装置101よりも感度を高めることができる。
また、溝21内にゲート電極32が埋め込まれて形成されているので、従来の固体撮像装置101のように電界集中が起こりやすいゲート電極132の素子分離領域114上への突き出し角部が無くなるので、ゲート電極32の角部の電界が緩和される。このため、暗電流の低減が見込める。
図2(2)に示すように、従来の固体撮像装置101は、素子分離領域114上に画素内トランジスタ部113の各トランジスタのゲート電極132が絶縁膜(図示せず)を介して乗り上げるように形成されている。ゲート電極が乗り上げて形成される領域S分、光電変換部112の面積を小さく形成する必要があった。
一方、図2(1)に示すように、本発明の固体撮像装置1は、溝21内にゲート電極32が形成されるため、素子分離領域14上にゲート電極32が乗り上げるようなことがない。したがって、トランジスタサイズを小さくできる。
よって、画素10の面積を同一として比較した場合、従来のゲート電極132が素子分離領域114上に乗り上げていた領域S分だけ、固体撮像装置1では光電変換部12を画素内トランジスタ部13側に大きく形成できる。なお、図面を見やすくするため、領域Sは大きめに記載してある。実際には、光電変換部12の画素内トランジスタ部13側に重なる。
これによって、本発明の固体撮像装置1のほうが従来の固体撮像装置101よりも感度を高めることができる。
また、溝21内にゲート電極32が埋め込まれて形成されているので、従来の固体撮像装置101のように電界集中が起こりやすいゲート電極132の素子分離領域114上への突き出し角部が無くなるので、ゲート電極32の角部の電界が緩和される。このため、暗電流の低減が見込める。
以上、説明したように、本発明の固体撮像装置1では、素子分離領域14よりも深い溝21の底部にチャネル領域22が形成されていることから、チャネル領域22は不純物拡散領域からなる素子分離領域14よりも深い位置に形成されている。これによって、チャネル領域22が不純物拡散領域で形成される素子分離領域14の影響を受けにくくなる。それとともに、溝21内にゲート絶縁膜31を介してゲート電極32が形成されていることから、実効ゲート幅(W長)を十分な長さに確保することが可能となる。
これによって、以下のような問題点が解決される。
すなわち、一般に、不純物拡散領域からなる素子分離領域14を用いているCMOSイメージセンサーでは、特にゲート幅(W長)方向が狭くなることに敏感であり、顕著な特性の劣化が起こる。具体的な特性値としては、トランジスタのしきい値電圧の上昇がある。これは、ゲート幅(W長)方向が狭くなると不純物分離に用いられているP型不純物の拡散の影響を受けるからである。これにより、実効のゲート幅(W長)方向は狭くなり、トランジスタのしきい値電圧のゲート幅(W長)依存が急激に変化することになる。よって、しきい値電圧のばらつきが大きくなることや絶対値が高くなることが起こるという問題点である。
すなわち、一般に、不純物拡散領域からなる素子分離領域14を用いているCMOSイメージセンサーでは、特にゲート幅(W長)方向が狭くなることに敏感であり、顕著な特性の劣化が起こる。具体的な特性値としては、トランジスタのしきい値電圧の上昇がある。これは、ゲート幅(W長)方向が狭くなると不純物分離に用いられているP型不純物の拡散の影響を受けるからである。これにより、実効のゲート幅(W長)方向は狭くなり、トランジスタのしきい値電圧のゲート幅(W長)依存が急激に変化することになる。よって、しきい値電圧のばらつきが大きくなることや絶対値が高くなることが起こるという問題点である。
上記問題点に対して、本発明の固体撮像装置1では、溝21内にゲート電極32が形成されることで、ゲート電極32のゲート幅(W長)方向が規定されるので、ゲート電極32のゲート幅(W長)方向のばらつきが抑えられる。また、素子分離領域14よりも深い溝21の底部にチャネル領域22が形成されることから、素子分離領域14とチャネル領域22とは離間されて形成されている。これによって、素子分離領域14中の不純物の影響をチャネル領域22が受けなくなるので、ゲート幅(W長)方向が狭くなるという問題が起きなくなる。すなわち、実効のゲート幅(W長)方向は一定に形成されるので、トランジスタのしきい値電圧のゲート幅(W長)依存がなくなる。よって、しきい値電圧のばらつきがなくなり、しきい値電圧の絶対値が高くなることが抑えられる。
このように、トランジスタのしきい値電圧のゲート幅(W長)依存性を低減できるので、トランジスタのしきい値電圧のばらつきを低減することができるという利点がある。また、素子分離領域14の影響を受けない分、トランジスタのゲート幅(W長)を長くできることから、特に、増幅トランジスタTrAのランダムノイズを低減することができるので、ノイズ特性が改善できるという利点がある。
なお、1/fノイズの式は、ノイズをVn、係数をK、ゲート絶縁膜の容量をCox、ゲート幅をW、ゲート長をLとすると、Vn2=K/(Cox・W・L)・(1/f)で表される。したがって、ゲート幅(W)を大きくすることで、ノイズを低減できることがわかる。
なお、1/fノイズの式は、ノイズをVn、係数をK、ゲート絶縁膜の容量をCox、ゲート幅をW、ゲート長をLとすると、Vn2=K/(Cox・W・L)・(1/f)で表される。したがって、ゲート幅(W)を大きくすることで、ノイズを低減できることがわかる。
また、溝21の幅を制御することによりトランジスタのゲート幅(W長)を制御できるので、しきい値電圧の絶対値を容易に制御することができる。
さらに光電変換部12と画素内トランジスタ部13との間の素子分離領域14の長さを十分にとることが可能になるので、画素内トランジスタ部13のトランジスタで発生したリーク電流が光電変換部12に対して悪影響を及ぼして暗電流の増加を引き起こすこともない。
さらに光電変換部12と画素内トランジスタ部13との間の素子分離領域14の長さを十分にとることが可能になるので、画素内トランジスタ部13のトランジスタで発生したリーク電流が光電変換部12に対して悪影響を及ぼして暗電流の増加を引き起こすこともない。
次に、本発明の固体撮像装置に係る一実施の形態(第2実施例)を、図3の平面レイアウト図および概略構成断面図によって説明する。図3(2)は図3(1)中のB−B線断面を示す。また、図3では、固体撮像装置に形成される複数の画素のうちの一つの画素を代表して示す。
図3に示すように、半導体基板11には、入射光を電気信号に変換する光電変換部12が形成されている。上記半導体基板11には、例えばシリコン基板が用いられる。
上記光電変換部12は、例えばフォトダイオードで形成されている。
また上記半導体基板11の上層には、上記光電変換部12から読み出した信号電荷を電圧に変換する画素内トランジスタ部13が形成されている。
さらに、上記半導体基板11には、上記光電変換部12と上記画素内トランジスタ部13とを分離するp型不純物の拡散領域からなる素子分離領域14が形成されている。この素子分離領域14は、上記ウエル領域15よりも高濃度に形成されている。この素子分離領域14は、隣接する画素間の素子分離も行っている。
上記光電変換部12は、例えばフォトダイオードで形成されている。
また上記半導体基板11の上層には、上記光電変換部12から読み出した信号電荷を電圧に変換する画素内トランジスタ部13が形成されている。
さらに、上記半導体基板11には、上記光電変換部12と上記画素内トランジスタ部13とを分離するp型不純物の拡散領域からなる素子分離領域14が形成されている。この素子分離領域14は、上記ウエル領域15よりも高濃度に形成されている。この素子分離領域14は、隣接する画素間の素子分離も行っている。
上記画素内トランジスタ部13は、素子分離領域14の一部を介して光電変換領域12の1辺にそって形成されている。上記画素内トランジスタ部13には、複数のトランジスタとして、リセットトランジスタTrR、増幅トランジスタTrA、選択トランジスタTrSが順に直列に配列されている。
次に、上記複数のトランジスタの一つについて説明する。
上記半導体基板11の上層には、上記画素内トランジスタ部13が形成されるp型のウエル領域15が形成されている。このウエル領域15は、上記素子分離領域14よりも低濃度に形成されている。上記ウエル領域15には上記素子分離領域14よりも深い溝21が形成されている。この溝21の底部にはn型のチャネル領域22が形成され、このチャネル領域22は溝21の側壁にも形成されている。しかしながら、上記チャネル領域22は上記素子分離領域14よりも深い位置に形成されている。
また、上記溝21の内面にはゲート絶縁膜31が形成されている。このゲート絶縁膜31は、酸化シリコン膜、窒化シリコン膜、もしくは酸化ハフニウム、酸化アルミニウム等の金属酸化膜、酸窒化ハフニウム、酸窒化アルミニウム等の酸窒化金属膜等の絶縁膜で形成されている。もしくは、これらの膜の複数種を選択した積層膜で形成されている。
さらに、上記溝21の内部には、上記ゲート絶縁膜31を介して形成されたゲート電極32が埋め込まれている。このゲート電極32は、例えばポリシリコン、タングステン、アルミニウム等の金属で形成されている。もしくは一部または全てをシリサイド化した金属シリサイド層を有しているもよい。
さらに上記ゲート電極32のチャネル長方向の両側の上記半導体基板11に、n型のLDD(Lightly Doped Drain )領域(図示せず)を介して、n型のソース・ドレイン領域33、34、35、36が形成されている。このLDD領域は上記チャネル領域22よりも濃度が高く、上記ソース・ドレイン領域33、34、35、36はLDD領域よりも濃度が高い。図面では、リセットトランジスタTrRと増幅トランジスタTrAとのソース・ドレイン領域34、増幅トランジスタTrAと選択トランジスタTrSとのソース・ドレイン領域35は共通化されている。
上記半導体基板11の上層には、上記画素内トランジスタ部13が形成されるp型のウエル領域15が形成されている。このウエル領域15は、上記素子分離領域14よりも低濃度に形成されている。上記ウエル領域15には上記素子分離領域14よりも深い溝21が形成されている。この溝21の底部にはn型のチャネル領域22が形成され、このチャネル領域22は溝21の側壁にも形成されている。しかしながら、上記チャネル領域22は上記素子分離領域14よりも深い位置に形成されている。
また、上記溝21の内面にはゲート絶縁膜31が形成されている。このゲート絶縁膜31は、酸化シリコン膜、窒化シリコン膜、もしくは酸化ハフニウム、酸化アルミニウム等の金属酸化膜、酸窒化ハフニウム、酸窒化アルミニウム等の酸窒化金属膜等の絶縁膜で形成されている。もしくは、これらの膜の複数種を選択した積層膜で形成されている。
さらに、上記溝21の内部には、上記ゲート絶縁膜31を介して形成されたゲート電極32が埋め込まれている。このゲート電極32は、例えばポリシリコン、タングステン、アルミニウム等の金属で形成されている。もしくは一部または全てをシリサイド化した金属シリサイド層を有しているもよい。
さらに上記ゲート電極32のチャネル長方向の両側の上記半導体基板11に、n型のLDD(Lightly Doped Drain )領域(図示せず)を介して、n型のソース・ドレイン領域33、34、35、36が形成されている。このLDD領域は上記チャネル領域22よりも濃度が高く、上記ソース・ドレイン領域33、34、35、36はLDD領域よりも濃度が高い。図面では、リセットトランジスタTrRと増幅トランジスタTrAとのソース・ドレイン領域34、増幅トランジスタTrAと選択トランジスタTrSとのソース・ドレイン領域35は共通化されている。
したがって、固体撮像装置2には、上記素子分離領域14によって分離された光電変換部12および画素内トランジスタ部13が形成された画素10が複数形成されている。
ここで、前記図14によって説明した従来の固体撮像装置101と本発明の固体撮像装置1とを、前記図2の平面レイアウト図によって比較する。
前記図2(2)に示すように、従来の固体撮像装置101は、素子分離領域114上に画素内トランジスタ部113の各トランジスタのゲート電極132が絶縁膜(図示せず)を介して乗り上げるように形成されている。ゲート電極が乗り上げて形成される領域S分、光電変換部112の面積を小さく形成する必要があった。
一方、前記図2(1)に示すように、本発明の固体撮像装置1は、溝21内にゲート電極32が形成されるため、素子分離領域14上にゲート電極32が乗り上げるようなことがない。したがって、トランジスタサイズを小さくできる。
よって、画素10の面積を同一として比較した場合、従来のゲート電極132が素子分離領域114上に乗り上げていた領域S分だけ、固体撮像装置1では光電変換部12を画素内トランジスタ部13側に大きく形成できる。これによって、本発明の固体撮像装置1のほうが従来の固体撮像装置101よりも感度を高めることができる。
また、溝21内にゲート電極32が埋め込まれて形成されているので、従来の固体撮像装置101のように電界集中が起こりやすいゲート電極132の素子分離領域114上への突き出し角部が無くなるので、ゲート電極32の角部の電界が緩和される。このため、暗電流の低減が見込める。
前記図2(2)に示すように、従来の固体撮像装置101は、素子分離領域114上に画素内トランジスタ部113の各トランジスタのゲート電極132が絶縁膜(図示せず)を介して乗り上げるように形成されている。ゲート電極が乗り上げて形成される領域S分、光電変換部112の面積を小さく形成する必要があった。
一方、前記図2(1)に示すように、本発明の固体撮像装置1は、溝21内にゲート電極32が形成されるため、素子分離領域14上にゲート電極32が乗り上げるようなことがない。したがって、トランジスタサイズを小さくできる。
よって、画素10の面積を同一として比較した場合、従来のゲート電極132が素子分離領域114上に乗り上げていた領域S分だけ、固体撮像装置1では光電変換部12を画素内トランジスタ部13側に大きく形成できる。これによって、本発明の固体撮像装置1のほうが従来の固体撮像装置101よりも感度を高めることができる。
また、溝21内にゲート電極32が埋め込まれて形成されているので、従来の固体撮像装置101のように電界集中が起こりやすいゲート電極132の素子分離領域114上への突き出し角部が無くなるので、ゲート電極32の角部の電界が緩和される。このため、暗電流の低減が見込める。
本発明の固体撮像装置2では、素子分離領域14よりも深い溝21の底部にチャネル領域22が形成されていることから、チャネル領域22は不純物拡散領域からなる素子分離領域14よりも深い位置に形成されている。これによって、チャネル領域22が不純物拡散領域で形成される素子分離領域14の影響を受けにくくなる。それとともに、溝21内にゲート絶縁膜31を介してゲート電極32が形成されていることから、実効ゲート幅(W長)を長く保つことが可能となる。
これによって、第1実施例で説明したのと同様な問題点が解決される。
すなわち、溝21内にゲート電極32が形成されることで、ゲート電極32のゲート幅(W長)方向が規定される。これによりゲート電極32のゲート幅(W長)方向のばらつきが抑えられる。また、素子分離領域14よりも深い溝21の底部および側部にチャネル領域22が形成されていることから、素子分離領域14の下部側にチャネル領域22が形成されている。このことから、素子分離領域14中の不純物の影響をチャネル領域22が受けにくくなるので、ゲート幅(W長)方向が狭くなるという問題が起きなくなる。たとえ、素子分離領域14の影響がでたとしても、チャネル領域22は溝21の側部にも形成されているので、実効ゲート幅(W長)が十分に確保されている。このため、素子分離領域14からの拡散の影響は少ない。また、実効のゲート幅(W長)方向は、溝21によって規定されるので一定に形成されるため、トランジスタのしきい値電圧のゲート幅(W長)依存が少なくなる。よって、しきい値電圧のばらつきが少なくなり、しきい値電圧の絶対値が高くなることが抑えられる。
すなわち、溝21内にゲート電極32が形成されることで、ゲート電極32のゲート幅(W長)方向が規定される。これによりゲート電極32のゲート幅(W長)方向のばらつきが抑えられる。また、素子分離領域14よりも深い溝21の底部および側部にチャネル領域22が形成されていることから、素子分離領域14の下部側にチャネル領域22が形成されている。このことから、素子分離領域14中の不純物の影響をチャネル領域22が受けにくくなるので、ゲート幅(W長)方向が狭くなるという問題が起きなくなる。たとえ、素子分離領域14の影響がでたとしても、チャネル領域22は溝21の側部にも形成されているので、実効ゲート幅(W長)が十分に確保されている。このため、素子分離領域14からの拡散の影響は少ない。また、実効のゲート幅(W長)方向は、溝21によって規定されるので一定に形成されるため、トランジスタのしきい値電圧のゲート幅(W長)依存が少なくなる。よって、しきい値電圧のばらつきが少なくなり、しきい値電圧の絶対値が高くなることが抑えられる。
このように、トランジスタのしきい値電圧のゲート幅(W長)依存性を低減できるので、トランジスタのしきい値電圧のばらつきを低減することができるという利点がある。また、素子分離領域14の影響を受けない分、トランジスタのゲート幅(W長)を長くできることから、特に、増幅トランジスタTrAのランダムノイズを低減することができるので、ノイズ特性が改善できるという利点がある。
なお、1/fノイズの式は、ノイズをVn、係数をK、ゲート絶縁膜の容量をCox、ゲート幅をW、ゲート長をLとすると、Vn2=K/(Cox・W・L)・(1/f)で表される。したがって、ゲート幅(W)を大きくすることで、ノイズを低減できることがわかる。
なお、1/fノイズの式は、ノイズをVn、係数をK、ゲート絶縁膜の容量をCox、ゲート幅をW、ゲート長をLとすると、Vn2=K/(Cox・W・L)・(1/f)で表される。したがって、ゲート幅(W)を大きくすることで、ノイズを低減できることがわかる。
また、溝21の幅を制御することによりトランジスタのゲート幅(W長)を制御できるので、しきい値電圧の絶対値を容易に制御することができる。
さらに光電変換部12と画素内トランジスタ部13との間の素子分離領域14の長さを十分にとることが可能になるので、画素内トランジスタ部13のトランジスタで発生したリーク電流が光電変換部12に対して悪影響を及ぼして暗電流の増加を引き起こすこともない。
さらに光電変換部12と画素内トランジスタ部13との間の素子分離領域14の長さを十分にとることが可能になるので、画素内トランジスタ部13のトランジスタで発生したリーク電流が光電変換部12に対して悪影響を及ぼして暗電流の増加を引き起こすこともない。
次に、上記説明した固体撮像装置1(2)のレイアウトの一例を、図4の平面レイアウト図によって説明する。
図4に示すように、固体撮像装置1(2)には、入射光を電気信号に変換する光電変換部(例えばフォトダイオード)12を有する複数の画素10が備えられている。上記複数の画素10は、隣接する画素に対して行方向もしくは列方向にずらして配列された、いわゆるハニカム画素配列となっている。ここでは、一例として、走査方向に対して斜め45度方向にずらした斜め格子画素配列とした。上記複数の画素10のうち対角方向に隣接し合う二つの画素10(10A)、10(10B)間に、光電変換部12(12A)、12(12B)から読み出した信号電荷を電圧に変換する電荷電圧変換部16が配置され、この電荷電圧変換部16は上記二つの画素10A、10Bに共有されている。さらに、画素の対角方向に隣接し合う二つの画素10A、10Bで構成される画素対18(18A)とこの画素対18Aに隣接する画素対18(18B)とで構成される2対の画素対と、各画素対18A、18Bの上記電荷電圧変換部16(16A)、16(16B)を接続した制御信号配線(図示せず)とを有する共有ブロックを備え、共有ブロックに一組の画素内トランジスタ部13が配置されている。
上記画素内トランジスタ部13には、例えば、リセットトランジスタTrR、信号増幅手段となる増幅トランジスタTrA、選択トランジスタTrSを有する。すなわち、4画素で一つの画素内トランジスタ部13を有する。そして例えば4行分の画素が1つのブロックに含まれるレイアウトとなっている。また各光電変換部12の転送ゲートTGは光電変換部12の角部に配置されており、垂直方向(光電変換部12の対角方向)に隣接する画素10A、10B間で電荷電圧変換部16のフローティングディフュージョンFDを共有する。また、フローティングディフュージョンFDと光電変換部12との間には転送ゲートTGが設けられている。
上記転送ゲートTGは、光電変換部12のフォトダイオードのカソード電極と電荷電圧変換部であるフローティングディフュージョン部FDとの間に接続され、光電変換部12で光電変換され、ここに蓄積された信号電荷(ここでは、電子)を、ゲート電極(制御電極)に転送パルスが与えられることによってフローティングディフュージョン部FDに転送する。
リセットトランジスタTrRは、ドレイン電極がリセット線(図示せず)に接続され、ソース電極がフローティングディフュージョン部FDに接続されている。そして、光電変換部12からフローティングディフュージョン部FDへの信号電荷の転送に先立って、ゲート電極にリセットパルスRSTが与えられることによって、フローティングディフュージョン部FDの電位をリセット電圧Vrstにリセットする。
増幅トランジスタTrAは、ゲート電極がフローティングディフュージョン部FDに接続され、ドレイン電極が画素電源Vddに接続されている。そして、リセットトランジスタTrRによってリセットされた後のフローティングディフュージョン部FDの電位をリセットレベルとして出力する。さらに転送ゲートTGによって信号電荷が転送された後のフローティングディフュージョン部FDの電位を信号レベルとして出力する。
選択トランジスタTrSは、例えば、ドレイン電極が増幅トランジスタTrAのソース電極に接続され、ソース電極が出力信号線(図示せず)に接続されている。そしてゲート電極に選択パルスSELが与えられることによってオン状態となり、画素10を選択状態として増幅トランジスタTrAから出力される信号を出力信号線(図示せず)に出力する。
なお、選択トランジスタTrSについては、画素電源Vddと増幅トランジスタTrAのドレイン電極との間に接続した構成を採ることも可能である。
なお、選択トランジスタTrSについては、画素電源Vddと増幅トランジスタTrAのドレイン電極との間に接続した構成を採ることも可能である。
次に、本発明の固体撮像装置の製造方法に係る一実施の形態(第1実施例)を、図5〜図7の製造工程図によって説明する。図5〜図7では、本発明の要部である固体撮像装置の画素内トランジスタ部の複数のトランジスタのうちの一つのトランジスタを代表して示す。例えば、増幅トランジスタを示す。なお、図5(1)〜図7(1)はトランジスタのゲート幅(W長)方向の断面を示し、図7(2)はトランジスタの平面図を示す。
本発明の固体撮像装置の製造方法では、まず、図5(1)に示すように、半導体基板11に光電変換部と画素内トランジスタ部とを分離する不純物拡散領域からなる素子分離領域14を形成する。上記半導体基板11にはシリコン基板を用い、上記素子分離領域14は、例えばイオン注入により、例えばp型不純物であるホウ素(B)を1×1013/cm2程度のドーズ量で半導体基板11の上層部に導入することで形成される。その後、図示はしないが、半導体基板11の上記素子分離領域14で分離された光電変換部を形成する領域に、入射光を電気信号に変換する光電変換部を形成する。
また、半導体基板11の上記素子分離領域14で分離された画素内トランジスタ部を形成する領域に、光電変換部から読み出した信号電荷を電圧に変換する画素内トランジスタ部を形成する。
以下、画素内トランジスタ部の複数のトランジスタを形成する工程を説明する。ここでは代表して、一つのトランジスタ、例えば増幅トランジスタに着目して製造工程を説明する。したがって、増幅トランジスタ以外の選択トランジスタ、リセットトランジスタも増幅トランジスタと同様なプロセスで同時に形成することができる。
また、半導体基板11の上記素子分離領域14で分離された画素内トランジスタ部を形成する領域に、光電変換部から読み出した信号電荷を電圧に変換する画素内トランジスタ部を形成する。
以下、画素内トランジスタ部の複数のトランジスタを形成する工程を説明する。ここでは代表して、一つのトランジスタ、例えば増幅トランジスタに着目して製造工程を説明する。したがって、増幅トランジスタ以外の選択トランジスタ、リセットトランジスタも増幅トランジスタと同様なプロセスで同時に形成することができる。
上記素子分離領域を形成した後、図5(2)に示すように、上記半導体基板11にウエル領域15を形成する。このウエル領域15は、例えばイオン注入により、例えばp型不純物であるホウ素(B)を1×1012/cm2程度のドーズ量で半導体基板11の上記素子分離領域14の下部に導入することで形成される。
なお、上記素子分離領域14とウエル領域15はどちらを先に形成してもよい。
なお、上記素子分離領域14とウエル領域15はどちらを先に形成してもよい。
次に、図5(3)に示すように、通常のレジスト塗布、リソグラフィ技術により、画素内トランジスタのゲート電極を形成する領域上に開口部を有するレジストパターンを形成し、そのレジストパターンをエッチングマスクに用いて、上記半導体基板11をエッチングする。これによって、上記半導体基板11に上記素子分離領域14よりも深い溝21を形成する。ただし、上記溝21は上記ウエル領域15内に形成されている。
次に、図6(4)に示すように、上記溝21の底部の上記半導体基板11にチャネル領域22を形成する。このチャネル領域22は、例えばイオン注入法によって、例えばn型不純物であるリン(P)もしくはヒ素(As)を1×1013/cm2程度のドーズ量で上記溝21の底部の上記半導体基板11に導入することで形成される。したがって、チャネル領域22は、素子分離領域14よりも深い位置に形成されることになるので、素子分離領域14の不純物拡散の影響を受けない。
次に、図6(5)に示すように、上記溝21の表面にゲート絶縁膜31を形成する。このゲート絶縁膜31は、例えば熱酸化によって、溝21表面を酸化することで、酸化シリコン(Si)膜で形成される。もちろん、化学気相成長法等の成膜技術によって形成することもできる。
なお、半導体基板11表面にもゲート絶縁膜31は形成される。
また、このゲート絶縁膜31は、酸化シリコン膜、窒化シリコン膜、もしくは酸化ハフニウム、酸化アルミニウム等の金属酸化膜、酸窒化ハフニウム、酸窒化アルミニウム等の酸窒化金属膜等の絶縁膜で形成することもできる。もしくは、これらの膜の複数種を選択した積層膜で形成することもできる。
なお、半導体基板11表面にもゲート絶縁膜31は形成される。
また、このゲート絶縁膜31は、酸化シリコン膜、窒化シリコン膜、もしくは酸化ハフニウム、酸化アルミニウム等の金属酸化膜、酸窒化ハフニウム、酸窒化アルミニウム等の酸窒化金属膜等の絶縁膜で形成することもできる。もしくは、これらの膜の複数種を選択した積層膜で形成することもできる。
次に、図6(6)に示すように、上記ゲート絶縁膜31上に上記溝21の内部を埋め込むように導電膜51を形成する。この導電膜51は、例えばポリシリコンで形成する。もしくは、タングステン、アルミニウム等の金属で形成することもできる。
その後、上記半導体基板11上の余剰な導電膜51を除去する。例えば、化学的機械研磨(CMP)法を用いる。もしくはエッチバック法を用いることもできる。
その結果、図7(7)に示すように、上記溝21の内部にゲート絶縁膜31を介して導電膜51からなるゲート電極32が形成される。
その後、上記半導体基板11上の余剰な導電膜51を除去する。例えば、化学的機械研磨(CMP)法を用いる。もしくはエッチバック法を用いることもできる。
その結果、図7(7)に示すように、上記溝21の内部にゲート絶縁膜31を介して導電膜51からなるゲート電極32が形成される。
次に、図7(8)に示すように、上記ゲート電極32の両側における素子分離領域14で囲まれた活性化領域を形成する領域の半導体基板11に、n型のLDD(Lightly Doped Drain )領域(図示せず)を形成する。さらにn型のLDD領域(図示せず)を介して、n型のソース・ドレイン領域34、35を形成する。
上記LDD領域は、例えばイオン注入により、n型不純物のリン(P)もしくはヒ素(As)を1×1013/cm2程度のドーズ量で半導体基板11に導入して形成する。また上記ソース・ドレイン領域34、35は、例えばイオン注入により、n型不純物のリン(P)もしくはヒ素(As)を1×1015/cm2程度のドーズ量で半導体基板11に導入して形成する。
上記LDD領域は、例えばイオン注入により、n型不純物のリン(P)もしくはヒ素(As)を1×1013/cm2程度のドーズ量で半導体基板11に導入して形成する。また上記ソース・ドレイン領域34、35は、例えばイオン注入により、n型不純物のリン(P)もしくはヒ素(As)を1×1015/cm2程度のドーズ量で半導体基板11に導入して形成する。
次に、活性化アニールを行い、チャネル領域22、ソース・ドレイン領域34、35等の活性化を行う。このようにして、画素内トランジスタ部の増幅トランジスタTrAが形成される。
上記製造工程は、図7(9)に示すように、増幅トランジスタTrAを形成すると同時にリセットトランジスタTrR、選択トランジスタTrSも同時に形成することができる。
その結果、リセットトランジスタTrR、選択トランジスタTrSも、半導体基板11に形成された溝21内にゲート絶縁膜31を介してゲート電極32が形成される上記増幅トランジスタTrAと同一構造をとる。そして、各ゲート電極32の両側には、ソース・ドレイン領域33、34、35、36が形成される。なお各ソース・ドレイン領域33、34、35、36のゲート電極32側にLDD領域を形成してもよい。また、図示したように、リセットトランジスタTrRと増幅トランジスタTrAとのソース・ドレイン領域34、増幅トランジスタTrAと選択トランジスタTrSとのソース・ドレイン領域35は共通化されていてもよい。
上記製造工程は、図7(9)に示すように、増幅トランジスタTrAを形成すると同時にリセットトランジスタTrR、選択トランジスタTrSも同時に形成することができる。
その結果、リセットトランジスタTrR、選択トランジスタTrSも、半導体基板11に形成された溝21内にゲート絶縁膜31を介してゲート電極32が形成される上記増幅トランジスタTrAと同一構造をとる。そして、各ゲート電極32の両側には、ソース・ドレイン領域33、34、35、36が形成される。なお各ソース・ドレイン領域33、34、35、36のゲート電極32側にLDD領域を形成してもよい。また、図示したように、リセットトランジスタTrRと増幅トランジスタTrAとのソース・ドレイン領域34、増幅トランジスタTrAと選択トランジスタTrSとのソース・ドレイン領域35は共通化されていてもよい。
このようにして、上記素子分離領域14によって分離された光電変換部12および画素内トランジスタ部13が形成された画素10が縦横に配列された固体撮像装置1が形成される。
上記製造方法では、素子分離領域14よりも深い溝21の底部にチャネル領域22を形成することから、チャネル領域22は不純物拡散領域からなる素子分離領域14よりも深い位置に形成される。これによって、チャネル領域22が不純物拡散領域で形成される素子分離領域14の影響を受けにくくなる。それとともに、溝21内にゲート絶縁膜31を介してゲート電極32を形成することから、実効ゲート幅(W長)を長く保つことが可能となる。
よって、トランジスタのしきい値電圧のばらつきを低減することができ、増幅トランジスタTrAのランダムノイズを低減することができるので、固体撮像装置1の画質の向上を図ることができるという利点がある。
よって、トランジスタのしきい値電圧のばらつきを低減することができ、増幅トランジスタTrAのランダムノイズを低減することができるので、固体撮像装置1の画質の向上を図ることができるという利点がある。
次に、本発明の固体撮像装置の製造方法に係る一実施の形態(第2実施例)を、図8〜図10の製造工程図によって説明する。図8〜図10では、本発明の要部である固体撮像装置の画素内トランジスタ部の複数のトランジスタのうちの一つのトランジスタを代表して示す。例えば、増幅トランジスタを示す。なお、図8(1)〜図10(1)はトランジスタのゲート幅(W長)方向の断面を示し、図10(2)はトランジスタの平面図を示す。
本発明の固体撮像装置の製造方法では、まず、図8(1)に示すように、半導体基板11に光電変換部と画素内トランジスタ部とを分離する不純物拡散領域からなる素子分離領域14を形成する。上記半導体基板11にはシリコン基板を用い、上記素子分離領域14は、例えばイオン注入により、例えばp型不純物であるホウ素(B)を1×1013/cm2程度のドーズ量で半導体基板11の上層部に導入することで形成される。その後、図示はしないが、半導体基板11の上記素子分離領域14で分離された光電変換部を形成する領域に、入射光を電気信号に変換する光電変換部を形成する。
また、半導体基板11の上記素子分離領域14で分離された画素内トランジスタ部を形成する領域に、光電変換部から読み出した信号電荷を電圧に変換する画素内トランジスタ部を形成する。
以下、画素内トランジスタ部の複数のトランジスタを形成する工程を説明する。ここでは代表して、一つのトランジスタ、例えば増幅トランジスタに着目して製造工程を説明する。したがって、増幅トランジスタ以外の選択トランジスタ、リセットトランジスタも増幅トランジスタと同様なプロセスで同時に形成することができる。
また、半導体基板11の上記素子分離領域14で分離された画素内トランジスタ部を形成する領域に、光電変換部から読み出した信号電荷を電圧に変換する画素内トランジスタ部を形成する。
以下、画素内トランジスタ部の複数のトランジスタを形成する工程を説明する。ここでは代表して、一つのトランジスタ、例えば増幅トランジスタに着目して製造工程を説明する。したがって、増幅トランジスタ以外の選択トランジスタ、リセットトランジスタも増幅トランジスタと同様なプロセスで同時に形成することができる。
上記素子分離領域を形成した後、図8(2)に示すように、上記半導体基板11にウエル領域15を形成する。このウエル領域15は、例えばイオン注入により、例えばp型不純物であるホウ素(B)を1×1012/cm2程度のドーズ量で半導体基板11の上記素子分離領域14の下部に導入することで形成される。
なお、上記素子分離領域14とウエル領域15はどちらを先に形成してもよい。
なお、上記素子分離領域14とウエル領域15はどちらを先に形成してもよい。
次に、図8(3)に示すように、通常のレジスト塗布、リソグラフィ技術により、画素内トランジスタのゲート電極を形成する領域上に開口部を有するレジストパターンを形成し、そのレジストパターンをエッチングマスクに用いて、上記半導体基板11をエッチングする。これによって、上記半導体基板11に上記素子分離領域14よりも深い溝21を形成する。ただし、上記溝21は上記ウエル領域15内に形成されている。
次に、図9(4)に示すように、上記溝21の底部の上記半導体基板11にチャネル領域22を形成する。このチャネル領域22は、例えば斜めイオン注入法によって、例えばn型不純物であるリン(P)もしくはヒ素(As)を、イオン注入時のチルト角を例えば20度〜30度に設定して、上記溝21の底部の上記半導体基板11に導入して形成される。上記イオン注入におけるn型不純物のリン(P)もしくはヒ素(As)のドーズ量は、例えば1×1013/cm2程度に設定される。
したがって、チャネル領域22は、素子分離領域14よりも深い位置に形成されることになるので、素子分離領域14の不純物拡散の影響を受けることは少ない。
したがって、チャネル領域22は、素子分離領域14よりも深い位置に形成されることになるので、素子分離領域14の不純物拡散の影響を受けることは少ない。
次に、図9(5)に示すように、上記溝12の表面にゲート絶縁膜31を形成する。このゲート絶縁膜31は、例えば熱酸化によって、溝21表面を酸化することで、酸化シリコン(Si)膜で形成される。もちろん、化学気相成長法等の成膜技術によって形成することもできる。
なお、半導体基板11表面にもゲート絶縁膜31は形成される。
また、このゲート絶縁膜31は、酸化シリコン膜、窒化シリコン膜、もしくは酸化ハフニウム、酸化アルミニウム等の金属酸化膜、酸窒化ハフニウム、酸窒化アルミニウム等の酸窒化金属膜等の絶縁膜で形成することもできる。もしくは、これらの膜の複数種を選択した積層膜で形成することもできる。
なお、半導体基板11表面にもゲート絶縁膜31は形成される。
また、このゲート絶縁膜31は、酸化シリコン膜、窒化シリコン膜、もしくは酸化ハフニウム、酸化アルミニウム等の金属酸化膜、酸窒化ハフニウム、酸窒化アルミニウム等の酸窒化金属膜等の絶縁膜で形成することもできる。もしくは、これらの膜の複数種を選択した積層膜で形成することもできる。
次に、図9(6)に示すように、上記ゲート絶縁膜31上に上記溝21の内部を埋め込むように導電膜51を形成する。この導電膜51は、例えばポリシリコンで形成する。もしくは、タングステン、アルミニウム等の金属で形成することもできる。
その後、上記半導体基板11上の余剰な導電膜51を除去する。例えば、化学的機械研磨(CMP)法を用いる。もしくはエッチバック法を用いることもできる。
その結果、図10(7)に示すように、上記溝21の内部にゲート絶縁膜31を介して導電膜51からなるゲート電極32が形成される。
その後、上記半導体基板11上の余剰な導電膜51を除去する。例えば、化学的機械研磨(CMP)法を用いる。もしくはエッチバック法を用いることもできる。
その結果、図10(7)に示すように、上記溝21の内部にゲート絶縁膜31を介して導電膜51からなるゲート電極32が形成される。
次に、図10(8)に示すように、上記ゲート電極32の両側における素子分離領域14で囲まれた活性化領域を形成する領域の半導体基板11に、n型のLDD(Lightly Doped Drain )領域(図示せず)を形成する。さらにn型のLDD領域(図示せず)を介して、n型のソース・ドレイン領域34、35を形成する。
上記LDD領域は、例えばイオン注入により、n型不純物のリン(P)もしくはヒ素(As)を1×1013/cm2程度のドーズ量で半導体基板11に導入して形成する。また上記ソース・ドレイン領域34、35は、例えばイオン注入により、n型不純物のリン(P)もしくはヒ素(As)を1×1015/cm2程度のドーズ量で半導体基板11に導入して形成する。
上記LDD領域は、例えばイオン注入により、n型不純物のリン(P)もしくはヒ素(As)を1×1013/cm2程度のドーズ量で半導体基板11に導入して形成する。また上記ソース・ドレイン領域34、35は、例えばイオン注入により、n型不純物のリン(P)もしくはヒ素(As)を1×1015/cm2程度のドーズ量で半導体基板11に導入して形成する。
次に、活性化アニールを行い、チャネル領域22、ソース・ドレイン領域34、35等の活性化を行う。このようにして、画素内トランジスタ部の増幅トランジスタTrAが形成される。
上記製造工程は、図10(9)に示すように、増幅トランジスタTrAを形成すると同時にリセットトランジスタTrR、選択トランジスタTrSも同時に形成することができる。
その結果、リセットトランジスタTrR、選択トランジスタTrSも、半導体基板11に形成された溝21内にゲート絶縁膜31を介してゲート電極32が形成される上記増幅トランジスタTrAと同一構造をとる。そして、各ゲート電極32の両側には、ソース・ドレイン領域33、34、35、36が形成される。なお各ソース・ドレイン領域33、34、35、36のゲート電極32側にLDD領域を形成してもよい。また、図示したように、リセットトランジスタTrRと増幅トランジスタTrAとのソース・ドレイン領域34、増幅トランジスタTrAと選択トランジスタTrSとのソース・ドレイン領域35は共通化されていてもよい。
上記製造工程は、図10(9)に示すように、増幅トランジスタTrAを形成すると同時にリセットトランジスタTrR、選択トランジスタTrSも同時に形成することができる。
その結果、リセットトランジスタTrR、選択トランジスタTrSも、半導体基板11に形成された溝21内にゲート絶縁膜31を介してゲート電極32が形成される上記増幅トランジスタTrAと同一構造をとる。そして、各ゲート電極32の両側には、ソース・ドレイン領域33、34、35、36が形成される。なお各ソース・ドレイン領域33、34、35、36のゲート電極32側にLDD領域を形成してもよい。また、図示したように、リセットトランジスタTrRと増幅トランジスタTrAとのソース・ドレイン領域34、増幅トランジスタTrAと選択トランジスタTrSとのソース・ドレイン領域35は共通化されていてもよい。
このようにして、上記素子分離領域14によって分離された光電変換部12および画素内トランジスタ部13が形成された画素10が縦横に配列された固体撮像装置1が形成される。
上記製造方法では、溝21内にゲート電極32を形成することから、ゲート電極32のゲート幅(W長)方向が規定される。これによりゲート電極32のゲート幅(W長)方向のばらつきが抑えられる。また、素子分離領域14よりも深い溝21の底部および側部にチャネル領域22を形成することから、素子分離領域14の下部側にチャネル領域22が形成される。このことから、素子分離領域14中の不純物の影響をチャネル領域22が受けにくくなるので、ゲート幅(W長)方向が狭くなるという問題が起きなくなる。たとえ、素子分離領域14の影響がでたとしても、チャネル領域22は溝21の側部にも形成されているので、実効ゲート幅(W長)が十分に確保されている。このため、素子分離領域14からの拡散の影響は少ない。また、実効のゲート幅(W長)方向は、溝21によって規定されるので一定に形成されるため、トランジスタのしきい値電圧のゲート幅(W長)依存が少なくなる。よって、しきい値電圧のばらつきが少なくなり、しきい値電圧の絶対値が高くなることが抑えられる。
よって、トランジスタのしきい値電圧のばらつきを低減することができ、増幅トランジスタTrAのランダムノイズを低減することができるので、固体撮像装置2の画質の向上を図ることができるという利点がある。
よって、トランジスタのしきい値電圧のばらつきを低減することができ、増幅トランジスタTrAのランダムノイズを低減することができるので、固体撮像装置2の画質の向上を図ることができるという利点がある。
次に、上記固体撮像装置1(2)の製造方法により、画素内トランジスタ部13を形成した後の電極形成工程についての一例を、図11および図12の製造工程断面図によって説明する。
前記画素内トランジスタ部13が形成された後、図11(1)に示すように、半導体基板11上に第1絶縁膜41、エッチングストッパとなる第2絶縁膜42、層間絶縁膜の主要部となる第3絶縁膜43を形成する。上記第1絶縁膜41は、例えば酸化シリコン膜で、例えば20nm〜50nmの厚さに形成する。上記第2絶縁膜42は、例えば窒化シリコン膜で、例えば10nm〜20nmの厚さに形成スル。上記第3絶縁膜は、例えば酸化シリコン膜で、例えば200nm〜300nmの厚さに形成する。上記各膜厚は一例であって、上記膜厚に限定されることはなく、適宜設定される。
次に、図11(2)に示すように、通常のレジストマスク(図示せず)を用いたエッチングにより、上記第3絶縁膜43、第2絶縁膜42、第1絶縁膜41を貫通して、例えばゲート電極32に通じるコンタクトホール45を形成する。このコンタクトホールの形成工程では、図示はしていないが、画素内トランジスタ部の各ソース・ドレイン領域、光電変換部のフローティングディフュージョン部等に通じるコンタクトホールも同時に形成することができる。このエッチングでは、第3絶縁膜43を第2絶縁膜42に対して選択的に異方性ドライエッチングを行い、第2絶縁膜42上で一旦エッチングを停止する。次に第2絶縁膜42を第1絶縁膜41に対して選択的に異方性ドライエッチングを行い、第1絶縁膜41上で一旦エッチングを停止する。最後に第1絶縁膜41をエッチングすることで、上記コンタクトホール45が形成される。
次に、図12(3)に示すように、上記コンタクトホール45内に電極46を形成する。例えば、コンタクトホール45内に導電膜を埋め込み、第3絶縁膜43上の余剰な導電膜を除去して、コンタクトホール45内部に導電膜からなる電極46を形成する。上記導電膜には、例えばタングステン膜を用いる。
次に、本発明の撮像装置に係る一実施の形態を、図13のブロック図によって説明する。この撮像装置は、本発明の固体撮像装置を用いたものである。
図13に示すように、撮像装置200は、撮像部201に固体撮像装置(図示せず)を備えている。この撮像部201の集光側には像を結像させる結像光学系202が備えられ、また、撮像部201には、それを駆動する駆動回路、固体撮像装置で光電変換された信号を画像に処理する信号処理回路等を有する信号処理部203が接続されている。また上記信号処理部203によって処理された画像信号は画像記憶部(図示せず)によって記憶させることができる。このような撮像装置200において、上記固体撮像素子には、前記実施の形態で説明した固体撮像装置1または固体撮像装置2を用いることができる。
本発明の撮像装置200では、本願発明の固体撮像装置1または2を用いることから、上記説明したのと同様に、各画素の受光部の感度が十分に確保される。よって、画素特性、例えば高感度化が可能になるという利点がある。またフレアーを低減できるという利点がある。
なお、本発明の撮像装置200は、上記構成に限定されることはなく、固体撮像装置を用いる撮像装置であれば如何なる構成のものにも適用することができる。
上記固体撮像装置1または2は、ワンチップとして形成された形態であってもよいし、撮像部と、信号処理部または光学系とがまとめてパッケージングされた撮像機能を有するモジュール状の形態であってもよい。また、本発明は、固体撮像装置のみではなく、撮像装置にも適用可能である。この場合、撮像装置として、高画質化の効果が得られる。ここで、撮像装置は、例えば、カメラや撮像機能を有する携帯機器のことを示す。また「撮像」は、通常のカメラ撮影時における像の撮りこみだけではなく、広義の意味として、指紋検出なども含むものである。
1…固体撮像装置、11…半導体基板、12…光電変換部、13…画素内トランジスタ部、21…溝、22…チャネル領域、31…ゲート絶縁膜、32…ゲート電極、34,35…ソース・ドレイン領域、TrA…増幅トランジスタ
Claims (8)
- 半導体基板に形成された入射光を電気信号に変換する光電変換部と、
前記半導体基板に形成されていて前記光電変換部から読み出した信号電荷を電圧に変換する画素内トランジスタ部と、
前記半導体基板に形成されていて前記光電変換部と前記画素内トランジスタ部とを分離する不純物拡散領域からなる素子分離領域とを有し、
前記画素内トランジスタ部は増幅トランジスタを含む複数のトランジスタからなり、
前記複数のトランジスタは、それぞれ、
前記半導体基板に形成された溝と、
前記溝の底部に形成されたチャネル領域と、
前記溝表面に形成されたゲート絶縁膜と、
前記溝内に前記ゲート絶縁膜を介して形成されたゲート電極と、
前記ゲート電極のチャネル長方向の両側に形成されたソース・ドレイン領域を有する
固体撮像装置。 - 前記チャネル領域はさらに、前記ゲート電極のチャネル幅方向の前記溝の側壁に形成されている
請求項1記載の固体撮像装置。 - 前記光電変換領域と前記画素内トランジスタ部とは、前記素子分離領域の一部を介して前記光電変換領域の1辺にそって形成され、
前記画素内トランジスタ部には複数のトランジスタが直列に配列されている
請求項1記載の固体撮像装置。 - 前記複数のトランジスタのゲート電極の配設方向と、前記画素内トランジスタ部がそって形成される前記光電変換領域の1辺とが直角である
請求項3記載の固体撮像装置。 - 前記複数のトランジスタは、リセットトランジスタ、増幅トランジスタおよび選択トランジスタである
請求項1記載の固体撮像装置。 - 半導体基板に入射光を電気信号に変換する光電変換部を形成する工程と、
前記半導体基板に前記光電変換部から読み出した信号電荷を電圧に変換する画素内トランジスタ部を形成する工程と、
前記半導体基板に前記光電変換部と前記画素内トランジスタ部とを分離する不純物拡散領域からなる素子分離領域を形成する工程を有し、
前記画素内トランジスタ部を形成する工程は、
前記素子分離領域を形成した後、
前記半導体基板に前記画素内トランジスタ部のゲート電極が形成される領域に前記素子分離領域よりも深い溝を形成する工程と、
前記溝の底部にチャネル領域を形成する工程と、
前記溝表面にゲート絶縁膜を形成する工程と、
前記溝内に前記ゲート絶縁膜を介してゲート電極を形成する工程と、
前記ゲート電極のチャネル長方向の両側の前記半導体基板にソース・ドレイン領域を形成する工程を有する
固体撮像装置の製造方法。 - 前記チャネル領域を、前記溝の底部に形成するとともに前記ゲート電極のチャネル幅方向の前記溝の側壁に形成する
請求項6記載の固体撮像装置の製造方法。 - 入射光を集光する集光光学部と、
前記集光光学部で集光した光を受光して光電変換する固体撮像装置と、
光電変換された信号を処理する信号処理部を有し、
前記固体撮像装置は、
半導体基板に形成された入射光を電気信号に変換する光電変換領域と、
前記半導体基板に形成されていて前記光電変換領域から読み出した信号電荷を電圧に変換する画素内トランジスタ部と、
前記半導体基板に形成されていて前記光電変換領域と前記画素内トランジスタ部とを分離する不純物拡散領域からなる素子分離領域とを有し、
前記画素内トランジスタ部は増幅トランジスタを含む複数のトランジスタからなり、
前記複数のトランジスタは、それぞれ、
前記半導体基板に形成された前記素子分離領域よりも深い溝と、
前記溝の底部に形成されたチャネル領域と、
前記溝表面に形成されたゲート絶縁膜と、
前記溝内に前記ゲート絶縁膜を介して形成されたゲート電極と、
前記ゲート電極のチャネル長方向の両側に形成されたソース・ドレイン領域を有する
撮像装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008151503A JP2009302103A (ja) | 2008-06-10 | 2008-06-10 | 固体撮像装置およびその製造方法および撮像装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008151503A JP2009302103A (ja) | 2008-06-10 | 2008-06-10 | 固体撮像装置およびその製造方法および撮像装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009302103A true JP2009302103A (ja) | 2009-12-24 |
Family
ID=41548739
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008151503A Pending JP2009302103A (ja) | 2008-06-10 | 2008-06-10 | 固体撮像装置およびその製造方法および撮像装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009302103A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20110109862A (ko) * | 2010-03-29 | 2011-10-06 | 소니 주식회사 | 고체 촬상 소자, 촬상 장치 |
JP2013069846A (ja) * | 2011-09-22 | 2013-04-18 | Toshiba Corp | 固体撮像装置 |
-
2008
- 2008-06-10 JP JP2008151503A patent/JP2009302103A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20110109862A (ko) * | 2010-03-29 | 2011-10-06 | 소니 주식회사 | 고체 촬상 소자, 촬상 장치 |
US9406707B2 (en) | 2010-03-29 | 2016-08-02 | Sony Corporation | Solid-state image pickup element and image pickup apparatus |
KR101693880B1 (ko) * | 2010-03-29 | 2017-01-06 | 소니 주식회사 | 고체 촬상 소자, 촬상 장치 |
US9728576B2 (en) | 2010-03-29 | 2017-08-08 | Sony Corporation | Solid-state image pickup element and image pickup apparatus |
US10224362B2 (en) | 2010-03-29 | 2019-03-05 | Sony Corporation | Solid-state image pickup element and image pickup apparatus |
JP2013069846A (ja) * | 2011-09-22 | 2013-04-18 | Toshiba Corp | 固体撮像装置 |
US8829578B2 (en) | 2011-09-22 | 2014-09-09 | Kabushiki Kaisha Toshiba | Solid-state imaging device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6541080B2 (ja) | 固体撮像装置 | |
JP4340248B2 (ja) | 半導体撮像装置を製造する方法 | |
JP5361110B2 (ja) | 非平面トランジスタを有する固体イメージセンサ素子及びその製造方法 | |
US7364960B2 (en) | Methods for fabricating solid state image sensor devices having non-planar transistors | |
JP4224036B2 (ja) | フォトダイオード領域を埋め込んだイメージセンサ及びその製造方法 | |
JP5444694B2 (ja) | 固体撮像装置、その製造方法および撮像装置 | |
JP6406585B2 (ja) | 撮像装置 | |
US8754458B2 (en) | Semiconductor device, manufacturing method thereof, solid-state imaging device, manufacturing method thereof, and electronic unit | |
US8614113B2 (en) | Image sensor and method of fabricating the same | |
WO2014002362A1 (ja) | 固体撮像装置及びその製造方法 | |
JP2009283649A (ja) | 固体撮像装置及びその製造方法 | |
JP5407282B2 (ja) | 固体撮像装置とその製造方法、及び電子機器 | |
TWI396279B (zh) | 固態影像擷取裝置、固態影像擷取裝置之製造方法及影像擷取設備 | |
JP2008153566A (ja) | 固体撮像装置及びその製造方法 | |
JP2011014751A (ja) | 固体撮像素子、トランジスタ、トランジスタの製造方法、および電子機器 | |
TW201628176A (zh) | 固體攝像裝置及固體攝像裝置之製造方法 | |
JP2007141937A (ja) | 固体撮像素子、半導体装置及び半導体装置の製造方法 | |
JP2010045292A (ja) | 光電変換装置及びその製造方法 | |
JP2009302103A (ja) | 固体撮像装置およびその製造方法および撮像装置 | |
US20080042170A1 (en) | Image Sensor and Method for Manufacturing the Same | |
JP4115446B2 (ja) | Cmosイメージセンサの製造方法 | |
JP4815769B2 (ja) | 固体撮像装置及びその製造方法 | |
KR20070033694A (ko) | 시모스 이미지센서 제조 방법 | |
JP2010056245A (ja) | 半導体撮像素子及びその製造方法、電子機器 | |
JP5035452B2 (ja) | 固体撮像装置 |