KR100595875B1 - 식각데미지를 감소시킨 시모스 이미지센서 제조방법 - Google Patents
식각데미지를 감소시킨 시모스 이미지센서 제조방법 Download PDFInfo
- Publication number
- KR100595875B1 KR100595875B1 KR1020040032007A KR20040032007A KR100595875B1 KR 100595875 B1 KR100595875 B1 KR 100595875B1 KR 1020040032007 A KR1020040032007 A KR 1020040032007A KR 20040032007 A KR20040032007 A KR 20040032007A KR 100595875 B1 KR100595875 B1 KR 100595875B1
- Authority
- KR
- South Korea
- Prior art keywords
- photodiode
- ion implantation
- forming
- type ion
- image sensor
- Prior art date
Links
- 238000005468 ion implantation Methods 0.000 claims abstract description 91
- 238000000034 method Methods 0.000 claims abstract description 61
- 239000000758 substrate Substances 0.000 claims abstract description 42
- 150000004767 nitrides Chemical class 0.000 claims abstract description 38
- 125000006850 spacer group Chemical group 0.000 claims abstract description 36
- 238000005530 etching Methods 0.000 claims abstract description 30
- 239000004065 semiconductor Substances 0.000 claims abstract description 29
- 230000001681 protective effect Effects 0.000 claims abstract description 25
- 239000010410 layer Substances 0.000 claims abstract description 24
- 238000002955 isolation Methods 0.000 claims abstract description 23
- 238000004519 manufacturing process Methods 0.000 claims abstract description 17
- 238000000059 patterning Methods 0.000 claims abstract description 12
- 239000011241 protective layer Substances 0.000 claims abstract description 7
- 238000002161 passivation Methods 0.000 claims abstract description 5
- 230000000694 effects Effects 0.000 claims description 11
- 239000002019 doping agent Substances 0.000 claims description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 3
- 229910052796 boron Inorganic materials 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 2
- 229910015900 BF3 Inorganic materials 0.000 claims 2
- WTEOIRVLGSZEPR-UHFFFAOYSA-N boron trifluoride Chemical compound FB(F)F WTEOIRVLGSZEPR-UHFFFAOYSA-N 0.000 claims 2
- 239000012535 impurity Substances 0.000 claims 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims 1
- 229910052785 arsenic Inorganic materials 0.000 claims 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims 1
- 229910052698 phosphorus Inorganic materials 0.000 claims 1
- 239000011574 phosphorus Substances 0.000 claims 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 4
- 229920005591 polysilicon Polymers 0.000 abstract description 4
- 230000003287 optical effect Effects 0.000 abstract description 2
- 230000007547 defect Effects 0.000 description 14
- 238000009792 diffusion process Methods 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 3
- 229910021342 tungsten silicide Inorganic materials 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000005036 potential barrier Methods 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 206010034960 Photophobia Diseases 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000005465 channeling Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 229940090044 injection Drugs 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 208000013469 light sensitivity Diseases 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Images
Classifications
-
- A—HUMAN NECESSITIES
- A45—HAND OR TRAVELLING ARTICLES
- A45D—HAIRDRESSING OR SHAVING EQUIPMENT; EQUIPMENT FOR COSMETICS OR COSMETIC TREATMENTS, e.g. FOR MANICURING OR PEDICURING
- A45D1/00—Curling-tongs, i.e. tongs for use when hot; Curling-irons, i.e. irons for use when hot; Accessories therefor
- A45D1/02—Curling-tongs, i.e. tongs for use when hot; Curling-irons, i.e. irons for use when hot; Accessories therefor with means for internal heating, e.g. by liquid fuel
- A45D1/04—Curling-tongs, i.e. tongs for use when hot; Curling-irons, i.e. irons for use when hot; Accessories therefor with means for internal heating, e.g. by liquid fuel by electricity
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
- F16J—PISTONS; CYLINDERS; SEALINGS
- F16J15/00—Sealings
- F16J15/16—Sealings between relatively-moving surfaces
- F16J15/34—Sealings between relatively-moving surfaces with slip-ring pressed against a more or less radial face on one member
- F16J15/3464—Mounting of the seal
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1463—Pixel isolation structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B3/00—Ohmic-resistance heating
- H05B3/20—Heating elements having extended surface area substantially in a two-dimensional plane, e.g. plate-heater
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Mechanical Engineering (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
본 발명은 시모스 이미지센서 제조방법에 관한 것으로, 특히 게이트 폴리실리콘이 형성되기 전에 질화막 패턴을 포토다이오드 상부에 형성함으로써, 후속 식각공정에서 포토다이오드가 손상될 수도 있는 식각데미지를 감소시키며, 게이트 스페이서 하부에 전하운송에 유리한 도핑 프로파일을 구비하여 광 특성을 향상시킨 시모스 이미지센서 및 그 제조방법에 관한 것이다. 이를 위한 본 발명은, 포토다이오드와 트랜스퍼 게이트를 구비한 시모스 이미지센서의 제조방법에 있어서, 소자분리막이 형성된 반도체 기판 상에 산화막과 질화막을 적층하는 단계; 상기 산화막과 질화막을 패터닝하여, 상기 포토다이오드의 엣지 및 상기 트랜스퍼 게이트의 엣지에서 일정거리 이격되며 상기 포토다이오드의 표면을 덮는 보호막 패턴을 형성하는 단계; 상기 보호막 패턴이 형성된 상기 반도체 기판 상에 트랜스퍼 게이트를 포함하는 게이트 전극을 형성하는 단계; 상기 보호막 패턴을 잔존한 채로 포토다이오드 영역의 상기 반도체 기판 내에 포토다이오드용 n형 이온주입영역을 형성하는 단계; 상기 보호막 패턴을 잔존한 채로 포토다이오드 영역의 상기 반도체 기판표면하부와 상기 n형 이온주입영역 사이에 제 1 p형 이온주입영역을 형성하는 단계; 상기 보호막 패턴을 잔존한 채로 스페이서 형성공정을 진행하여 트랜스퍼 게이트 양 측벽에 스페이서를 형성하는 단계; 및 상기 스페이서와 상기 보호막 패턴이 노출된 상태에서 상기 포토다이오드영역에 제 2 p형 이온주입공정을 진행하는 단계를 포함하여 이루어 진다.
시모스 이미지센서, 포토다이오드, 질화막, 식각 데미지, 전하운송효율
Description
도1은 통상적인 시모스 이미지센서의 단위화소 구성을 도시한 회로도,
도2a 내지 도2c는 종래기술에 따른 시모스 이미지센서의 제조공정을 도시한 공정단면도,
도3은 우수한 전하운송효율을 얻기 위한 도핑프로파일을 포토다이오드와 트랜스퍼 트랜지스터를 중심으로 도시한 도면,
도4a 내지 도4e는 본 발명의 일실시예에 따른 시모스 이미지센서의 포토다이오드 제조공정을 도시한 공정단면도.
도5는 본 발명에 따른 반사방지 효과를 설명하기 위해 포토다이오드 상부에 형성된 산화막과 질화막을 도시한 도면.
*도면의 주요 부분에 대한 부호의 설명
21 : 기판 22 : 소자분리막
23 : 산화막 24 : 질화막
25 : 제 1 마스크 26 : 게이트 전극
27 : 게이트 패터닝 마스크 28 : n형 이온주입용 마스크
29 : 포토다이오드의 n형 이온주입영역
30 : 제 1 p형 이온주입용 마스크
31 : 제 1 p형 이온주입영역 32 : 스페이서
34 : 제 2 p형 이온주입용 마스크
35 : 포토다이오드의 p형 이온주입영역
본 발명은 식각데미지를 감소시키며, 전하운송효율을 향상시킨 시모스 이미지센서 제조방법에 관한 것으로 특히, 질화막 패턴을 포토다이오드 상부에 구비하여 포토다이오드가 후속 식각공정에서 손상되는 것을 방지하였으며, 또한 트랜스퍼 트랜지스터 부근의 포토다이오드 도핑 프로파일을 전하운송에 유리하도록 형성하여 전하운송효율을 확보한 발명이다.
일반적으로, 이미지센서는 광학 영상(optical image)을 전기적 신호로 변환시키는 반도체 장치로서, 대표적인 이미지센서 소자로는 전하결합소자(Charge Coupled Device; CCD)와 시모스 이미지센서를 들 수 있다.
그 중에서 전하결합소자는 개개의 MOS(Metal-Oxide-Silicon) 캐패시터가 서로 매우 근접한 위치에 있으면서 전하 캐리어가 캐패시터에 저장되고 이송되는 소 자이며, 시모스 이미지센서는 제어회로(control circuit) 및 신호처리회로(signal processing circuit)를 주변회로로 사용하는 CMOS 기술을 이용하여 화소(pixel)수 만큼 MOS 트랜지스터를 만들고 이것을 이용하여 순차적으로 출력을 검출하는 스위칭 방식을 채용하는 소자이다.
도1a는 통상의 CMOS 이미지센서에서 1개의 포토다이오드(PD)와 4개의 모스 트랜지스터로 구성된 단위 화소(Unit Pixel)를 도시한 회로도로서, 빛을 받아 광전하를 생성하는 포토다이오드(100)와, 게이트로 Tx 신호를 인가받아 포토다이오드에 모아진 광전하를 플로팅 확산영역(102)으로 운송하기 위한 트랜스퍼 트랜지스터(101)와, 게이트로 Rx 신호를 인가받아 원하는 값으로 플로팅 확산영역의 전위를 세팅하고 전하를 배출하여 플로팅 확산영역(102)를 리셋시키기 위한 리셋 트랜지스터(103)와, 게이트로 Dx 신호를 인가받아 소스 팔로워 버퍼 증폭기(Source Follower Buffer Amplifier) 역할을 하는 드라이브 트랜지스터(104) 및 게이트로 Sx 신호를 인가받아 스위칭(Switching) 역할로 어드레싱(Addressing)을 할 수 있도록 하는 셀렉트 트랜지스터(Sx)로 구성된다. 또한, 단위화소의 바깥에는 출력신호(Output Signal)를 읽을 수 있도록 로드(load) 트랜지스터(106)가 형성되어 있다.
도2a 내지 도2c는 종래기술에 따른 시모스 이미지센서의 제조공정을 포토다이오드와 트랜스퍼 트랜지스터를 중심으로 도시한 공정단면로서 이를 참조하여 종래기술을 설명하면 다음과 같다.
먼저, 반도체 기판(11) 상에 활성영역과 필드영역을 정의하는 소자분리막(12)을 형성한다. 이때, 반도체 기판(11)은 고농도의 기판과 저농도의 에피층(epitaxial layer)이 적층 형성된 구조를 사용할 수도 있다. 또한, 반도체 기판으로는 p형 기판이 사용되는 경우를 가정하였다.
소자분리막으로는 LOCOS 기법을 이용한 소자분리막이 적용되거나 또는 트렌치를 이용한 얕은 트렌치 소자분리막(Shallow Trench Isolation : STI)이 적용될 수도 있다.
다음으로, 반도체 기판 상에 게이트 폴리실리콘과 텅스텐 실리사이드를 연속적으로 도포하고 이를 적절히 패터닝 하여, 트랜스퍼 트랜지스터의 게이트 전극(13)을 비롯한 각종 게이트 전극을 패터닝한다. 이하에서는 트랜스퍼 트랜지스터의 게이트 전극(13)을 트랜스퍼 게이트라 칭하기로 한다.
이어서, 적절한 이온주입 마스크를 이용하여 트랜스퍼 게이트 전극(13)의 일측에 정렬되는 포토다이오드용 n형 이온주입영역(14)을 반도체 기판 깊숙히 형성한 다.
이어서, 동일한 이온주입 마스크를 이용한 p형 이온주입 공정을 진행하여 반도체 기판(11)의 표면 하부와 포토다이오드용 n형 이온주입영역(14) 사이에 포토다이오드용 p형 이온주입영역(15)을 형성한다.
시모스 이미지센서에 포토다이오드는 시모스 이미지센서의 특성을 좌우하는 매우 중요한 구성요소로서, 실리콘 기판에 존재하는 각종 결함 및 후속 식각공정에서 포토다이오드가 데미지를 받게 될 경우 그 특성저하가 우려스러운 수준이다.
특히, 실리콘 기판에 존재하는 결함이나, 소자분리막과 활성영역 사이의 경 계에 존재하는 결정결함은 암전류(Dark current) 소스로 작용하여 시모스 이미지센서의 성능을 저하시키고 있다.
도2a에 도시된 p형 이온주입영역은 이러한 결함을 감싸주어 소자의 특성을 향상시키는 역할을 수행하는 레이어로서, p형 이온주입영역의 두께나 도핑 프로파일 등은 결함방지와도 깊은 관계가 있으며 또한, 광전하의 전송효율에도 연관이 있다.
종래에는 도2a에 도시된 바와같이 p형 이온주입영역(15)까지 형성한 다음, 전면식각공정을 통해 트랜스퍼 게이트(13)의 양 측벽에 스페이서를 형성하는 공정이 수행되었는데 이때, 스페이서 형성을 위한 전면식각 공정에서 p형 이온주입영역(15)이 식각데미지를 받는 문제가 발생하였다.
이러한 문제를 해결하기 위하여 제안된 방법이 도2b 내지 도2c에 도시되어 있다.
먼저, 도2b를 참조하면, p형 이온주입영역(15)까지 형성된 다음, 트랜스퍼 게이트(13)를 포함한 반도체 기판(11) 상에 스페이서 형성용 절연막(16)이 증착된다.
이어서, 감광막을 이용한 마스크(17)를 제작하여, 도2b에 도시된 바와같이, 포토다이오드 영역만을 마스킹하여 준다. 즉, 종래에는 스페이서 형성용 절연막(16)을 증착한 다음, 곧바로 전면식각을 진행하여 스페이서를 형성하였으며, 그 결과 p형 이온주입영역(15)이 식각데미지를 받아왔으나, 이를 해결하기 위해 토다이오드 영역을 보호하는 감광막 마스크(17)를 제작한 것이다.
이와같이 감광막 마스크(17)를 잔존시킨 채로 스페이서 형성을 위한 전면식각 공정을 진행하게 되면, 도2c에 도시된 바와같은 형태를 얻을 수 있다.
즉, 트랜스퍼 게이트의 일측면(플로팅 확산영역쪽)에는 통상적인 스페이서가 형성되지만, 트랜스퍼 게이트의 타측면(포토다이오드 쪽)에는 스페이서용 절연막(19)이 일정두께 잔존하여 포토다이오드의 표면을 블로킹하여 준다.
즉, 감광막 마스크(17) 때문에, 스페이서 형성을 위한 전면식각 공정에서 p형 이온주입영역(15)을 보호해줄 수 있는 것이다.
이어서, 적절한 도핑 프로파일을 구현하여 전하운송효율을 확보하기 위한 2 번째 p형 이온주입공정을 진행하여 p/n/p 포토다이오드 구조를 완성한다.
상기한 구조의 포토다이오드에서 포토다이오드용 n형 이온주입영역(14)과 p형 영역(p형 이온주입영역(15)과 p형 기판(11)) 간에 역바이어스(reverse bias)가 걸리면, 포토다이오드용 n형 이온주입영역(14)과 p형 영역의 이온주입 농도가 적절히 배합되었을 때, 포토다이오드용 n형 이온주입영역(14)이 완전공핍(Fully Depletion) 되면서 포토다이오드용 n형 이온주입영역(14)의 하부에 존재하는 p형 기판(11)과 포토다이오드용 n형 이온주입영역(14) 상부에 존재하는 p형 이온주입영역(15)으로 공핍영역이 확장되는 바, 도펀트 농도가 상대적으로 낮은 p형 기판(11)으로 보다 많은 공핍층 확장이 일어난다. 이와같은 공핍영역은 입사하는 빛에 의해 생성된 광전하를 축적, 저장할 수 있어 이를 이용하여 이미지 재현에 사용하게 된다.
하지만, 도2a 내지 도2c에 도시된 종래기술에서는 다음과 같은 단점이 있었다.
먼저, 종래기술에서는 스페이서 형성을 위한 전면식각시에 포토다이오드의 표면이 손상되는 것을 방지할 수는 있었지만, 게이트 전극을 패터닝 하는 공정에서 포토다이오드 쪽의 반도체 기판이 손상받는 것을 방지할 수는 없었다.
두번째로 종래기술에서도, 전하운송효율 확보를 위해 두번째 p형 이온주입공정(2nd P0 이온주입)이 진행되지만, 원하는 도핑 프로파일을 얻기가 어려웠다.
도3은 전하운송(charge transfer)에 유리한 이상적인 도핑 프로파일을 도시한 도면이다. 이를 참조하면, 스페이서 하부에 형성된 p형 이온주입영역(1st P0)과, 두번째 p형 이온주입공정(2nd P0 이온주입)을 통해 형성된 2nd P0 영역의 도핑농도가 서로 달라야만 전하운송효율이 우수하다.
즉, p형 이온주입영역은 각종 결함을 감싸주는 역할을 하는 영역으로, 그 농도가 높으면 높을 수록 결함제거에는 탁월한 효과를 발휘하지만, 높은 도핑농도는 오히려 광전하의 운송을 저하시키는 전위 배리어(potential barrier)로 작용하기 때문에 적절한 도핑 프로파일이 요구된다.
이상적으로는 스페이서 하부의 p형 이온주입영역은 도핑 농도가 낮으며, 스페이서의 외부영역에서는 도핑농도가 높은 것이 결함방지 및 전하운송효율의 2가지 측면 모두에 유리한 도핑 프로파일이다.
하지만, 종래기술에서는 도2b에 도시된 바와같이, 두터운 질화막 패턴(19)이 포토다이오드 영역을 덮고 있는 상태에서 2 번째 p형 이온주입공정이 진행되는 바, 이와같이 두터운 질화막을 뚫고 이온주입하기 위해서는 고 에너지를 사용하여야 하며, 그 결과 세밀한 도핑 프로파일 조절이 어렵기 때문에 전하운송효율 확보가 어려운 단점이 있었다.
세번째, 종래기술에서는 실리콘 기판자체의 결정결함과, 각종 후속 식각공정에서 손상받는 것을 감안하여 이로인한 결함을 모두 포함할 수 있도록 p형 이온주입영역을 두텁게 형성하였다.
이와같이 p형 이온주입영역의 두께가 두텁게 되면, 포토다이오드의 용량이 감소하게 되며, 이로인해 시모스 이미지센서의 다아내믹 레인지(Dynamic Range)가 감소하였으며, 트랜스퍼 게이트에 인접한 p형 이온주입영역의 두께도 두껍기 때문에 전하운송을 저하시켜 데드존(Dead Zone) 특성을 악화시키고 있었다.
여기서, 다이내믹 레인지는 이미지센서의 출력값이 변할 수 있는 최대폭을 의미하는 것으로, 포토다이오드이 용량이 커야만 다이내믹 레인지가 증가할 수 있다. 또한, 데드존은 시모스 이미지센서가 반응하지 않는 시간간격을 의미하는 것으로, 더욱 상세하게는 이미지센서가 빛에 노출된 순간과 이에 대응하는 응답이 출력되는 순간사이의 시간간격을 의미하는 것이다.
데드존이 적다는 것은 이러한 시간간격이 짧다는 것으로, 이는 이미지센서의 반응속도가 빠른 것을 의미한다.
본 발명은 상기 종래기술의 문제점을 해결하기 위해 안출한 것으로서, 식각데미지로 소자특성의 열화를 방지하였으며, 전하이송을 원할하게 하여 저조도 감도를 향상시킨 시모스 이미지센서 제조방법을 제공함을 목적으로 한다.
상기의 목적을 달성하기 위한 본 발명은, 포토다이오드와 트랜스퍼 게이트를 구비한 시모스 이미지센서의 제조방법에 있어서, 소자분리막이 형성된 반도체 기판 상에 산화막과 질화막을 적층하는 단계; 상기 산화막과 질화막을 패터닝하여, 상기 포토다이오드의 엣지 및 상기 트랜스퍼 게이트의 엣지에서 일정거리 이격되며 상기 포토다이오드의 표면을 덮는 보호막 패턴을 형성하는 단계; 상기 보호막 패턴이 형성된 상기 반도체 기판 상에 트랜스퍼 게이트를 포함하는 게이트 전극을 형성하는 단계; 상기 보호막 패턴을 잔존한 채로 포토다이오드 영역의 상기 반도체 기판 내에 포토다이오드용 n형 이온주입영역을 형성하는 단계; 상기 보호막 패턴을 잔존한 채로 포토다이오드 영역의 상기 반도체 기판표면하부와 상기 n형 이온주입영역 사이에 제 1 p형 이온주입영역을 형성하는 단계; 상기 보호막 패턴을 잔존한 채로 스페이서 형성공정을 진행하여 트랜스퍼 게이트 양 측벽에 스페이서를 형성하는 단계; 및 상기 스페이서와 상기 보호막 패턴이 노출된 상태에서 상기 포토다이오드영역에 제 2 p형 이온주입공정을 진행하는 단계를 포함하여 이루어진다.
본 발명에서는 게이트 전극이 패터닝되기 전에 포토다이오드 영역을 보호해 주는 보호막 패턴을 미리 구비함으로서, 각종 후속 식각공정에서 포토다이오드에 가해지는 식각데미지를 최소화시켜 주었으며, p형 이온주입영역의 도핑 프로파일을 전하운송에 유리한 형태로 가져갈 수 있어 전하운송효율을 높일 수 있었다. 또한 본 발명에서는 보호막 패턴을 구성하는 산화막과 질화막의 두께를 적절히 조절하여 반사방지의 효과도 얻을 수 있었다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도4a 내지 도4e는 본 발명의 일실시예에 따른 시모스 이미지센서 제조공정을 도시한 공정단면도로써 이를 참조하여 본 발명의 일실시예를 설명하면 다음과 같다.
먼저, 도4a에 도시된 바와같이 반도체 기판(21) 상에 활성영역과 필드영역을 정의하는 소자분리막(22)을 형성한다. 이때, 반도체 기판으로는 고농도의 반도체 기판(substrate)과 저농도의 에피택셜(epitaxial) 층이 적층된 구조의 기판을 사용할 수도 있다.
이와 같이 고농도의 기판 상에 저농도의 에피택셜층이 적층된 구조를 사용하게 되면, 에피택셜 층에 형성되는 포토다이오드의 공핍층 깊이를 증가시켜 포토다이오드의 전하저장능력을 확장할 수 있으며, 또한 고농도의 기판이 인접한 단위화 소 간에 발생하는 크로스 토크(cross talk)를 방지하는 역할을 할 수 있기 때문이다.
여기서, 소자분리막으로는 LOCOS(Local Oxidation of Silicon) 기법을 이용한 소자분리막이 적용될 수 도 있으며, 또는 트렌치를 이용한 얕은 트렌치 소자분리막 (Shallow Trench Isolation : STI)이 적용될 수도 있다.
또한, 도4a에는 도시되어 있지 않지만, 통상적으로 소자분리막(22)의 하부 및 측면에는 소자분리막을 둘러싸는 채널스톱 이온주입영역이 보론(Boron)등을 이용하여 형성되지만 이를 도시하지는 않았으며, 이후의 도면에서도 이를 도시하지 않았다.
다음으로 반도체 기판(21) 상에 산화막(23)을 100 ∼ 200 Å 의 두께로 형성하고, 그 상부에 질화막(24)을 1500 ∼ 2000 Å 정도의 두께로 형성한다. 이 산화막과 질화막은 후속으로 패터닝되어 포토다이오드를 보호하는 보호막 패턴이 된다.
이때, 질화막(24)의 두께는 후속 스페이서 형성을 위한 전면식각시에 질화막(24)이 제거되는 양을 고려하여 결정하여야 하며 또한, 후속으로 형성될 포토다이오드용 p형 이온주입영역의 깊이도 함께 고려하여, 질화막(24)의 두께를 설정하는 것이 바람직하다.
또한, 후술한 것이지만, 산화막(23)과 질화막(24)의 두께 비율을 적절히 조절하면, 반도체 기판(21) 표면으로 입사하는 빛이 반사되는 양을 최소화시킬 수 있는 반사방지(Anti-Reflection)의 효과도 얻을 수 있다.
다음으로 질화막(24) 상에 감광막을 이용한 제 1 마스크(25)를 형성한다. 제 1 마스크(25)는 산화막(24)과 질화막(23)을 패터닝하기 위한 것으로, 이러한 제 1 마스크(25)의 평면적인 모습은 도4b에 도시되어 있다.
도4b를 참조하면, 포토다이오드 및 각종 접합(junction) 영역이 형성될 활성영역이 도시되어 있으며, 이중에서 포토다이오드(Photo Diode : PD)는 정방형의 활성영역에 형성된다. 그리고, 포토다이오드(PD)의 일측에는 트랜스퍼 트랜지스터(Tx)가 접하여 형성되어 있으며, 리셋 트랜지스터(Rx)와 트랜스퍼 트랜지스터(Tx) 사이에는 포토다이오드에서 생성된 광전하을 이송받는 플로팅 확산영역(FD)이 형성되어 있다. 이하에서는, 트랜스퍼 트랜지스터의 게이트 전극을 트랜스퍼 게이트라 칭하기로 한다.
그리고, 도4b에는 본 발명의 일실시예에 따른 제 1 마스크(25)가 도시되어 있는 바, 제 1 마스크(25)는 포토다이오드(PD)의 엣지 및 트랜스퍼 게이트(Tx)의 엣지에서부터 0.1㎛ 간격을 두고 이격되어, 포토다이오드 영역을 마스킹하고 있다.
도4b에서는 제 1 마스크(25)와 포토다이오드(PD) 및 트랜스퍼 게이트(Tx)가 함께 도시되어 있으나, 이는 제 1 마스크의 정확한 위치를 상대적으로 표현하기 위한 것이며, 실제로는 각종 게이트 및 포토다이오드가 형성되기 전에, 제 1 마스크를 이용한 패터닝 공정이 진행된다.
이와같이 제 1 마스크(25)를 이용하여 질화막(24)과 산화막(23)을 패터닝하여 보호막 패턴을 형성한 다음, 각종 게이트 전극을 형성하는 공정이 진행된다.
즉, 도4c에 도시된 바와같이 반도체 기판 상에 게이트 산화막(미도시)을 형성하는 공정이 먼저 진행되며, 이후에 게이트 폴리실리콘 및 텅스텐 실리사이드를 차례로 적층한 후, 이를 패터닝하여 게이트 전극(26)을 형성한다.
도4c에서는 게이트 폴리실리콘과 텅스텐 실리사이드 등과 같이 게이트 전극을 구성하는 세부 요소들은 자세히 도시하지 않았으며, 이들을 하나의 게이트 전극(26)으로 표현하였다. 그리고, 미설명된 도면부호 '27'은 게이트 전극(26)을 패터닝하는데 사용된 게이트 패터닝 마스크(27)이다.
이와같이, 본 발명에서는 게이트 전극이 패터닝 되기 전에, 포토다이오드 영역을 보호하는 보호막 패턴(23, 24)이 이미 구비되어 있으므로, 게이트 전극 패터닝시에 포토다이오드의 표면에 가해지던 식각데미지를 최소화 할 수 있는 장점이 있다.
포토다이오드의 표면에 식각데미지 등으로 결함이 발생하게 되면, 이러한 결함들은 암전류 소스 작용하여 시모스 이미지센서의 저조도 특성을 악화시키게 되는데, 본 발명에서는 포토다이오드 영역의 식각데미지를 억제할 수 있어 시모스 이미지 센서의 암전류 관련 특성을 향상시킬 수 있었다.
다음으로, 포토다이오드 영역을 노출시키는 n형 이온주입 마스크(28)를 형성하고, 이를 이용한 이온주입 공정을 진행하여, 게이트 전극(26)의 엣지에 정렬되는 포토다이오드용 n형 이온주입영역(29)을 기판 깊숙히 형성한다.
포토다이오드용 n형 이온주입영역(29)을 형성하기 위한 이온주입 공정은, P31 또는 As 를 도판트로 사용하여 진행되며, 120 ∼ 200 KeV 정도의 이온주입 에너지를 이용하여 진행된다.
전술한 바와같이 포토다이오드용 n형 이온주입영역(29)을 형성하기 위한 이 온주입공정은, 120 ∼ 200 KeV 정도의 고에너지를 이용하여 진행되기 때문에, 이온들이 게이트 전극(26)을 뚫고 들어갈 수도 있다,
때문에, 소자의 신뢰성을 위해서는 도4c에 도시된 바와같이, 비록 n형 이온주입 마스크(28)를 형성하였다 하더라도, 게이트 패터닝 마스크(27)를 게이트 전극(26) 상에 잔존시킨 채로 n형 이온주입 공정을 진행함이 바람직하다.
본 발명의 일실시예에 따른 보호막 패턴(23, 24)은 트랜스퍼 게이트 및 소자분리막의 엣지에서 0.1 ㎛ 정도 이격되어 형성되므로, n형 이온주입영역(29)의 도핑 프로파일도 이에 상응하게 형성된다. 이를 도4c에 도시하였다.
다음으로, n형 이온주입마스크(28) 및 게이트 패터닝 마스크(27)는 제거되며, 이후에 제 1 p형 이온주입 마스크(30)를 형성한 후에, 이를 이용한 p형 이온주입공정을 진행하여, 반도체 기판(21)의 표면하부와 포토다이오드용 n형 이온주입영역(29) 사이에 제 1 p형 이온주입영역(31)을 형성한다.
본 발명의 일실시예에 따른 보호막 패턴은 소자분리막(22)의 엣지 및 트랜스퍼 게이트(26)의 엣지에서 0.1㎛ 정도 이격되어 있으므로, 제 1 p형 이온주입영역(31) 역시 소자분리막(22)의 엣지부분과 트랜스퍼 게이트(26)의 엣지에서 두텁게 형성되고 있음을 알 수 있다.
이중에서, 소자분리막(22)의 엣지쪽에서 두텁게 형성된 제 1 p형 이온주입영역(31)은 소자분리막의 엣지와 포토다이오드를 전기적으로 분리시키게 되어, 소자분리막 부근에서 발생한 결함이 포토다이오드에 끼치는 영향을 감소시킬 수 있는 장점이 있다.
그리고, 제 1 p형 이온주입공정시, 보호막 패턴을 통과하여 p형 이온주입이 이루어지는 관계로, 형성하고자 하는 p형 이온주입 영역의 이온주입깊이를 고려하여 질화막의 두께를 설정하여햐 바람직 함은 전술한 바와같다.
다음으로 도4e에 도시된 바와같이 스페이서 형성공정 및 제 2 p형 이온주입공정이 차례로 진행된다.
우선, 스페이서 형성공정에 대해 설명하면 다음과 같다.
먼저, 보호막 패턴(23, 24) 및 게이트 전극(26)을 포함하는 반도체 기판(21) 상에 스페이서 형성용 절연막(미도시)을 증착한다. 이어서, 스페이서 형성을 위한 전면식각공정을 진행하게 되면, 트랜스퍼 게이트의 일측(플로팅 확산영역 쪽)에는 통상적인 게이트 스페이서가 형성되며, 트랜스퍼 게이트의 타측(포토다이오드 쪽)에는 도4c에 도시된 바와같이 보호막 패턴(23, 24)과 스페이서(34)가 연결된 형태의 구조가 형성된다.
스페이서 형성을 위한 전면식각시에는, 스페이서용 절연막 뿐만 아니라, 보호막 패턴의 가장 윗부분에 위치한 질화막(24)까지도 일정두께 제거되는 바, 도4a에서처럼 질화막(24)을 증착할 때에는, 후속 스페이서 전면식각시에 질화막이 손실되는 양도 고려하여 질화막(24)의 두께를 설정하여 함은 전술한 바와같다.
본 발명의 일실시예에서는 초기에 질화막(24)을 증착할 때에 질화막의 두께는 1500 ∼ 2000Å 정도로 하였으며, 전면식각시에 1000Å 정도 식각되는 것을 감안하여 최종적으로 남아있는 질화막(24)의 두께를 500 Å 정도로 설정하였다.
다음으로 도4e에 도시된 바와같이 제 2 p형 이온주입용 마스크(34)를 형성하 고, 이를 이용하여 제 2 p형 이온주입 공정을 진행한다. 제 2 p형 이온주입공정은 B11 또는 BF2 를 도판트로 이용하여 진행되며, 30 ∼ 80 Kev 정도의 이온주입에너지를 이용한다. 이러한 제 2 p형 이온주입시에도 소자분리막의 엣지부분에서는 p형 이온주입영역이 깊게 형성되므로, 소자분리막의 엣지부근에서 발생한 결함을 감싸줄 수 있게 된다.
그리고, 본 발명의 일실시예에서는 제 2 p형 이온주입 공정시에 보호막 패턴에 의해 소프트 채널링(soft channeling)을 발생시켜 주어 트랜스퍼 게이트의 채널영역 아래쪽에 보론의 도핑농도를 보다 약하게 할 수 있었다.
도5는 본 발명의 일실시예에서 얻을 수 있는 반사방지의 효과를 설명하기 위한 도면이다. 이를 참조하면 포토다이오드 영역 상에 형성된 산화막(23) 및 산화막(23) 상에 형성된 질화막(24)으로 이루어진 보호막 패턴이 도시되어 있다.
이때, 산화막(23)의 두께(b)와 질화막(24)의 두께(a) 비율인, b/a 가 1.3 ∼ 1.5 인 경우에는 반사방지(anti reflection)의 효과를 얻을 수 있기 때문에, 반도체 기판으로 입사하는 빛이 손실되는 양을 감소시킬 수 있는 장점이 있다.
본 발명을 시모스 이미지센서에 적용하는 경우에는 포토다이오드 상에 보호막 패턴을 구비함으로써 각종 식각공정에서 포토다이오드의 표면을 효과적으로 보호할 수 있어 암전류 특성을 향상시킬 수 있으며, 포토다이오드 상에 구비된 산화막과 질화막의 두께비를 조절하여 반사방지의 효과도 얻을 수 있다. 또한, 본 발명에서는 포토다이오드의 표면을 식각데미지로부터 보호하면서도 동시에 포토다이오드용 p형 이온주입영역의 도핑 프로파일을 전하운송에 유리하도록 구현할 수 있어 시모스 이미지센서의 데드존 특성이 개선되는 효과가 있다.
이상에서 설명한 바와 같이 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명이 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
본 발명을 시모스 이미지센서에 적용하는 경우에는 포토다이오드 상에 보호막 패턴을 구비함으로써 각종 식각공정에서 포토다이오드의 표면을 효과적으로 보호할 수 있어 암전류 특성을 향상시킬 수 있으며, 포토다이오드 상에 구비된 산화막과 질화막의 두께비를 조절하여 반사방지의 효과도 얻을 수 있다. 또한, 본 발명에서는 포토다이오드의 표면을 식각데미지로부터 보호하면서도 동시에 포토다이오드용 p형 이온주입영역의 도핑 프로파일을 전하운송에 유리하도록 구현할 수 있어 시모스 이미지센서의 데드존 특성이 개선되는 효과가 있다.
Claims (10)
- 포토다이오드와 트랜스퍼 게이트를 구비한 시모스 이미지센서의 제조방법에 있어서,소자분리막이 형성된 반도체 기판 상에 산화막과 질화막을 적층하는 단계;상기 산화막과 질화막을 패터닝하여, 상기 포토다이오드의 엣지 및 상기 트랜스퍼 게이트의 엣지에서 일정거리 이격되며 상기 포토다이오드의 표면을 덮는 보호막 패턴을 형성하는 단계;상기 보호막 패턴이 형성된 상기 반도체 기판 상에 트랜스퍼 게이트를 포함하는 게이트 전극을 형성하는 단계;상기 보호막 패턴을 잔존한 채로 포토다이오드 영역의 상기 반도체 기판 내에 포토다이오드용 n형 이온주입영역을 형성하는 단계;상기 보호막 패턴을 잔존한 채로 포토다이오드 영역의 상기 반도체 기판표면하부와 상기 n형 이온주입영역 사이에 제 1 p형 이온주입영역을 형성하는 단계;상기 보호막 패턴을 잔존한 채로 스페이서 형성공정을 진행하여 트랜스퍼 게이트 양 측벽에 스페이서를 형성하는 단계; 및상기 스페이서와 상기 보호막 패턴이 노출된 상태에서 상기 포토다이오드영역에 제 2 p형 이온주입공정을 진행하는 단계를 포함하여 이루어지는 시모스 이미지센서의 제조방법.
- 제 1 항에 있어서,상기 산화막은 100 ∼ 200 Å의 두께를 갖는 것을 특징으로 하는 시모스 이미지센서의 제조방법.
- 제 1 항 또는 제 2 항에 있어서,상기 질화막은 1500 ∼ 2000 Å의 두께를 갖는 것을 특징으로 하는 시모스 이미지센서의 제조방법.
- 제 1 항에 있어서,상기 산화막에 대한 상기 질화막의 두께비율은 1.3 ∼ 1.5 으로 설정하여 반사방지 효과를 얻는 것을 특징으로 하는 시모스 이미지센서의 제조방법.
- 제 1 항에 있어서,상기 포토다이오드용 n형 이온주입영역을 형성하는 단계는,인(P) 또는 비소(As)를 불순물(도판트, Dopant)로 사용하여 진행되며, 120 ∼ 200 KeV의 이온주입 에너지를 이용하여 진행하는 것을 특징으로 하는 시모스 이미지센서의 제조방법.
- 제 5 항에 있어서,상기 포토다이오드용 n형 이온주입영역을 형성하는 단계는,상기 게이트 전극 패터닝시 사용되는 마스크를 상기 게이트 전극상에 잔존한 채로 진행되는 것을 특징으로 하는 시모스 이미지센서의 제조방법.
- 제 1 항에 있어서,상기 제 2 p형 이온주입공정을 진행하는 단계는,붕소(B) 또는 플루오르화 붕소(BF)를 불순물(도판트, Dopant)로 이용하며, 30 ∼ 80 Kev의 이온주입에너지를 이용하는 것을 특징으로 하는 시모스 이미지센서의 제조방법.
- 제 1 항에 있어서,상기 보호막 패턴을 잔존한 채로 스페이서 형성공정을 진행하는 단계는,상기 보호막 패턴을 잔존한 채로 스페이서용 절연막을 반도체 기판 상에 증착하는 단계; 및전면식각공정을 적용하여 상기 트랜스퍼 게이트의 일측에는 스페이서를 형성하며, 상기 트랜스퍼 게이트의 타측에는 상기 보호막 패턴의 표면과 연결된 스페이서를 형성하는 단계를 더 포함하여 이루어지는 것을 특징으로 하는 시모스 이미지센서의 제조방법.
- 제 9 항에 있어서,상기 전면식각공정을 적용하는 단계는,상기 보호막 패턴을 구성하는 상기 질화막을 1000Å 식각하는 것을 특징으로 하는 시모스 이미지센서의 제조방법.
- 제 1 항에 있어서,상기 반도체 기판은,고농도의 기판에 저농도의 에피택셜 층이 적층된 것을 특징으로 하는 시모스 이미지센서의 제조방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040032007A KR100595875B1 (ko) | 2004-05-06 | 2004-05-06 | 식각데미지를 감소시킨 시모스 이미지센서 제조방법 |
| US11/072,772 US7005315B2 (en) | 2004-05-06 | 2005-03-03 | Method and fabricating complementary metal-oxide semiconductor image sensor with reduced etch damage |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040032007A KR100595875B1 (ko) | 2004-05-06 | 2004-05-06 | 식각데미지를 감소시킨 시모스 이미지센서 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050106937A KR20050106937A (ko) | 2005-11-11 |
| KR100595875B1 true KR100595875B1 (ko) | 2006-07-03 |
Family
ID=35239925
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040032007A KR100595875B1 (ko) | 2004-05-06 | 2004-05-06 | 식각데미지를 감소시킨 시모스 이미지센서 제조방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7005315B2 (ko) |
| KR (1) | KR100595875B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100840652B1 (ko) * | 2006-12-29 | 2008-06-24 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서의 제조방법 |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20060072681A (ko) * | 2004-12-23 | 2006-06-28 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| US7179676B2 (en) * | 2005-03-28 | 2007-02-20 | Kenet, Inc. | Manufacturing CCDs in a conventional CMOS process |
| KR100672688B1 (ko) * | 2005-06-07 | 2007-01-22 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서의 제조방법 |
| KR100760913B1 (ko) * | 2005-12-29 | 2007-09-21 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서 및 이의 제조 방법 |
| KR100832721B1 (ko) * | 2006-12-27 | 2008-05-28 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서의 제조방법 |
| KR100836507B1 (ko) * | 2006-12-27 | 2008-06-09 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서의 제조방법 |
| US8209795B2 (en) * | 2007-03-17 | 2012-07-03 | Cook Joseph R | Prefabricated shower pan having varying sidewall heights and method of attaching a modular curb |
| KR100870821B1 (ko) * | 2007-06-29 | 2008-11-27 | 매그나칩 반도체 유한회사 | 후면 조사 이미지 센서 |
| JP2009065155A (ja) * | 2007-09-06 | 2009-03-26 | Dongbu Hitek Co Ltd | イメージセンサー |
| KR100920542B1 (ko) * | 2007-12-24 | 2009-10-08 | 주식회사 동부하이텍 | 이미지 센서 및 그 제조방법 |
| US8878242B1 (en) * | 2013-07-08 | 2014-11-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Pickup device structure within a device isolation region |
| CN103441133B (zh) * | 2013-08-30 | 2016-01-27 | 格科微电子（上海）有限公司 | 背照式图像传感器及降低背照式图像传感器暗电流的方法 |
| US11773603B2 (en) | 2021-09-23 | 2023-10-03 | Tile Redi, Llc | Reinforced floors for modular bathrooms |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100291179B1 (ko) * | 1998-06-29 | 2001-07-12 | 박종섭 | 자기정렬된실리사이드층을갖는씨모스이미지센서및그제조방법 |
| JP3225939B2 (ja) * | 1998-12-18 | 2001-11-05 | 日本電気株式会社 | 固体撮像装置及びその製造方法 |
| US6194260B1 (en) * | 1999-06-02 | 2001-02-27 | United Microelectronics Corp. | Method of forming a CMOS sensor |
| US6376868B1 (en) * | 1999-06-15 | 2002-04-23 | Micron Technology, Inc. | Multi-layered gate for a CMOS imager |
| JP2002083949A (ja) * | 2000-09-07 | 2002-03-22 | Nec Corp | Ｃｍｏｓイメージセンサ及びその製造方法 |
| KR100494030B1 (ko) * | 2002-01-10 | 2005-06-10 | 매그나칩 반도체 유한회사 | 이미지센서 및 그 제조 방법 |
| US6974715B2 (en) * | 2002-12-27 | 2005-12-13 | Hynix Semiconductor Inc. | Method for manufacturing CMOS image sensor using spacer etching barrier film |
| JP2004228425A (ja) * | 2003-01-24 | 2004-08-12 | Renesas Technology Corp | Ｃｍｏｓイメージセンサの製造方法 |
-
2004
- 2004-05-06 KR KR1020040032007A patent/KR100595875B1/ko not_active IP Right Cessation
-
2005
- 2005-03-03 US US11/072,772 patent/US7005315B2/en active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100840652B1 (ko) * | 2006-12-29 | 2008-06-24 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050106937A (ko) | 2005-11-11 |
| US7005315B2 (en) | 2006-02-28 |
| US20050250240A1 (en) | 2005-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7338832B2 (en) | CMOS image sensor and method of fabricating the same | |
| US7005315B2 (en) | Method and fabricating complementary metal-oxide semiconductor image sensor with reduced etch damage | |
| US6974715B2 (en) | Method for manufacturing CMOS image sensor using spacer etching barrier film | |
| US7232712B2 (en) | CMOS image sensor and method for fabricating the same | |
| US20170309661A1 (en) | Solid-state imaging device, method of manufacturing the same, and imaging apparatus | |
| US8828775B2 (en) | Image sensor and method for fabricating same | |
| KR20070075160A (ko) | 이미지 센서 제조 방법 및 이에 따라 제조된 이미지 센서 | |
| US8044444B2 (en) | CMOS image sensor and fabricating method thereof | |
| WO2013146037A1 (ja) | 固体撮像素子及び固体撮像素子の製造方法 | |
| KR100558529B1 (ko) | 씨모스 이미지 센서 및 그 제조 방법 | |
| KR101009091B1 (ko) | 누화현상을 감소시킨 시모스 이미지센서 및 그 제조방법 | |
| JP2002190586A (ja) | 固体撮像装置およびその製造方法 | |
| KR100748318B1 (ko) | 이미지센서 및 그 제조 방법 | |
| KR100893054B1 (ko) | 크로스토크를 방지할 수 있는 이미지센서 및 그 제조 방법 | |
| KR20040058692A (ko) | 포토다이오드의 표면을 보호하는 막을 구비한 시모스이미지센서 및 그 제조방법 | |
| KR100619408B1 (ko) | 크로스 토크를 방지할 수 있는 이미지센서 및 그 제조 방법 | |
| KR20040058689A (ko) | 시모스 이미지센서의 제조방법 | |
| KR20040058697A (ko) | 포토다이오드의 표면결함을 치료하는 시모스 이미지센서및 그 제조방법 | |
| KR100718776B1 (ko) | 시모스 이미지센서 제조 방법 | |
| KR20070070429A (ko) | 씨모스이미지센서 및 그의 제조 방법 | |
| KR20070071018A (ko) | 이미지 센서 및 그 제조방법 | |
| KR100724257B1 (ko) | 이미지 센서의 포토 다이오드 및 그 형성방법 | |
| KR100790286B1 (ko) | 이미지센서 제조 방법 | |
| KR20040059759A (ko) | 새로운 형태의 소자분리막을 구비한 시모스 이미지센서 및그 제조방법 | |
| KR20070034885A (ko) | 시모스 이미지센서 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120530 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |