JP5387445B2 - 前置歪み補償回路及び電力増幅器のメモリ効果歪み補償方法 - Google Patents
前置歪み補償回路及び電力増幅器のメモリ効果歪み補償方法 Download PDFInfo
- Publication number
- JP5387445B2 JP5387445B2 JP2010040134A JP2010040134A JP5387445B2 JP 5387445 B2 JP5387445 B2 JP 5387445B2 JP 2010040134 A JP2010040134 A JP 2010040134A JP 2010040134 A JP2010040134 A JP 2010040134A JP 5387445 B2 JP5387445 B2 JP 5387445B2
- Authority
- JP
- Japan
- Prior art keywords
- distortion compensation
- amplitude component
- memory effect
- power amplifier
- modulated wave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Amplifiers (AREA)
- Transmitters (AREA)
Description
図1は、本発明の一実施の形態に係る前置歪み補償回路の概略構成を示すブロック図である。同図において、本実施の形態の前置歪み補償回路1は、主にルックアップテーブルと加減算器を使用し、電力増幅器50におけるメモリ効果歪みを低減させるものであり、非線形歪み補償部10と、メモリ効果歪み補償部20と、非線形歪み補償係数演算部30と、メモリ効果歪み補償係数補償部40とを備えて構成される。
電力増幅を行う目的の信号である変調波信号X1(t)が、非線形歪み補償部10に与えられると、非線形歪み補償部10は、電力増幅器50の非線形特性(電力増幅器50の入力電力に対する利得特性)に起因する成分の逆特性を変調波信号X1(t)に付加する。変調波信号X1(t)に付加する非線形歪み補償係数C1は非線形歪み補償係数演算部30により与えられる。
10 非線形補償部
20 メモリ効果歪み補償部
21 第1の振幅成分検出回路
22 第1の遅延器
23 第1の減算器
24 ルックアップテーブル
25 加算器
30 非線形補償係数演算部
40 メモリ効果歪み補償係数演算部
41 非線形歪み補償回路
42 第2の振幅成分検出回路
43 第2の遅延器
44 第2の減算器
45 第3の減算器
46 統計処理回路
50 電力増幅器
Claims (10)
- 入力した変調波信号に非線形歪み補償係数を付加して電力増幅器の入力信号レベルに対する利得の変化である前記電力増幅器の非線形特性を補償する非線形歪み補償部と、
予め変調波振幅成分の勾配に応じた前記電力増幅器のメモリ効果歪みと逆の特性を有するメモリ効果歪み補償係数を有し、前記非線形歪み補償部で非線形歪み補償された変調波信号の振幅成分を算出するとともに、算出した振幅成分を所定時間だけ遅延させた遅延成分を求め、さらに前記振幅成分と前記遅延成分の差を計算して前記振幅成分の勾配を求め、求めた勾配に応じた前記メモリ効果歪み補償係数を前記非線形歪み補償された変調波信号に加算するメモリ効果歪み補償部と、
入力した変調波信号及び前記電力増幅器の出力信号に基づき前記非線形歪み補償係数を算出する非線形歪み補償係数演算部と、
を備えた前置歪み補償回路。 - 前記メモリ効果歪み補償部は、
予め変調波振幅成分の勾配に応じた前記電力増幅器のメモリ効果歪みと逆の特性を有するメモリ効果歪み補償係数を格納したルックアップテーブルと、
前記非線形歪み補償部で非線形歪み補償された変調波信号の振幅成分を算出する第1の振幅成分検出回路と、
前記第1の振幅成分検出回路で算出された前記変調波信号の振幅成分を所定時間だけ遅延させる第1の遅延器と、
前記第1の振幅成分検出回路で算出された前記変調波信号の振幅成分と前記第1の遅延器で得られた前記遅延成分との差を計算して前記変調波信号の振幅成分の勾配を得る第1の減算器と、
前記第1の減算器で得られた前記変調波信号の振幅成分の勾配に応じたメモリ効果歪み補償係数を前記ルックアップテーブルから読み出し、それを前記非線形歪み補償された変調波信号に加算する加算器と、
を備えた請求項1に記載の前置歪み補償回路。 - 前記非線形歪み補償された変調波信号、前記非線形歪み補償係数及び前記電力増幅器の出力信号に基づいて前記メモリ効果歪み補償係数を算出し、それを前記メモリ効果歪み補償部に与えるメモリ効果歪み補償係数演算部
を備えた請求項1又は請求項2に記載の前置歪み補償回路。 - 前記メモリ効果歪み補償係数演算部は、
前記電力増幅器の出力信号に前記非線形歪み補償部で算出された非線形歪み補償係数を付加して前記電力増幅器の入力信号レベルに対する利得の変化である前記電力増幅器の非線形特性を補償する非線形歪み補償回路と、
前記非線形歪み補償部で非線形歪み補償された変調波信号の振幅成分を算出する第2の振幅成分検出回路と、
前記第2の振幅成分検出回路で算出された前記変調波信号の振幅成分を所定時間だけ遅延させる第2の遅延器と、
前記第2の振幅成分検出回路で算出された前記変調波信号の振幅成分と前記第2の遅延器で得られた前記遅延成分との差を計算して前記変調波信号の振幅成分の勾配を得る第2の減算器と、
前記非線形歪み補償部で非線形歪み補償された変調波信号と前記非線形歪み補償回路で非線形歪み補償された前記電力増幅器の出力信号との差を計算する第3の減算器と、
前記第2の減算器で計算された変調波信号の振幅成分の勾配と前記第3の減算器で計算された前記電力増幅器の入出力信号の誤差信号について統計処理を施し、メモリ効果歪み補償係数を得る統計処理回路と、
を備えた請求項1乃至請求項3のいずれかに記載の前置歪み補償回路。 - 前記統計処理回路は、
変調波振幅成分の勾配に対する誤差信号のデータを多数保持し、前記変調波振幅成分の勾配と誤差信号との関係をN(N:整数)次の関数として近似して前記電力増幅器のメモリ効果歪みの伝達関数を求め、求めた伝達関数の逆特性となるメモリ効果歪み補償係数を得る請求項4に記載の前置歪み補償回路。 - 入力した変調波信号に非線形歪み補償係数を付加して電力増幅器の入力信号レベルに対する利得の変化である前記電力増幅器の非線形特性を補償する第1の非線形歪み補償工程と、
予め変調波振幅成分の勾配に応じた前記電力増幅器のメモリ効果歪みと逆の特性を有するメモリ効果歪み補償係数を有し、前記第1の非線形歪み補償工程で非線形歪み補償された変調波信号の振幅成分を算出するとともに、算出した振幅成分を所定時間だけ遅延させた遅延成分を求め、さらに前記振幅成分と前記遅延成分の差を計算して前記振幅成分の勾配を求め、求めた勾配に応じた前記メモリ効果歪み補償係数を前記非線形歪み補償された変調波信号に加算するメモリ効果歪み補償工程と、
入力した変調波信号及び前記電力増幅器の出力信号に基づき前記非線形歪み補償係数を算出する非線形歪み補償係数演算工程と、
を備えた電力増幅器のメモリ効果歪み補償方法。 - 前記メモリ効果歪み補償工程は、
予め変調波振幅成分の勾配に応じた前記電力増幅器のメモリ効果歪みと逆の特性を有するメモリ効果歪み補償係数を記憶するメモリ効果歪み補償係数記憶工程と、
前記第1の非線形歪み補償工程で非線形歪み補償された変調波信号の振幅成分を算出する第1の振幅成分検出工程と、
前記第1の振幅成分検出工程で算出された前記変調波信号の振幅成分を所定時間だけ遅延させる第1の遅延工程と、
前記第1の振幅成分検出工程で算出された前記変調波信号の振幅成分と前記第1の遅延工程で得られた前記遅延成分との差を計算して前記変調波信号の振幅成分の勾配を得る第1の減算工程と、
前記第1の減算工程で得られた前記変調波信号の振幅成分の勾配に応じたメモリ効果歪み補償係数を前記メモリ効果歪み補償係数記憶工程より取得し、それを前記第1の非線形歪み補償工程で非線形歪み補償された変調波信号に加算する第1の加算工程と、
を備えた請求項6に記載の電力増幅器のメモリ効果歪み補償方法。 - 前記非線形歪み補償された変調波信号、前記非線形歪み補償係数及び前記電力増幅器の出力信号に基づいて前記メモリ効果歪み補償係数を算出し、それを前記メモリ効果歪み補償工程に与えるメモリ効果歪み補償係数演算工程を備えた請求項6又は請求項7に記載の電力増幅器のメモリ効果歪み補償方法。
- 前記メモリ効果歪み補償係数演算工程は、
前記電力増幅器の出力信号に前記第1の非線形歪み補償工程で算出された非線形歪み補償係数を付加して前記電力増幅器の入力信号レベルに対する利得の変化である前記電力増幅器の非線形特性を補償する第2の非線形歪み補償工程と、
前記第1の非線形歪み補償工程で非線形歪み補償された変調波信号の振幅成分を算出する第2の振幅成分検出工程と、
前記第2の振幅成分検出工程で算出された前記変調波信号の振幅成分を所定時間だけ遅延させる第2の遅延工程と、
前記第2の振幅成分検出工程で算出された前記変調波信号の振幅成分と前記第2の遅延工程で得られた前記遅延成分との差を計算して前記変調波信号の振幅成分の勾配を得る第2の減算工程と、
前記第1の非線形歪み補償工程で非線形歪み補償された変調波信号と前記第2の非線形歪み補償工程で非線形歪み補償された前記電力増幅器の出力信号との差を計算する第3の減算工程と、
前記第2の減算工程で計算された変調波信号の振幅成分の勾配と前記第3の減算工程で計算された前記電力増幅器の入出力信号の誤差信号について統計処理を施し、メモリ効果歪み補償係数を得る統計処理工程と、
を備えた請求項6乃至請求項8のいずれかに記載の電力増幅器のメモリ効果歪み補償方法。 - 前記統計処理工程は、変調波振幅成分の勾配に対する誤差信号のデータを多数保持し、前記変調波振幅成分の勾配と誤差信号との関係をN(N:整数)次の関数として近似して前記電力増幅器のメモリ効果歪みの伝達関数を求め、求めた伝達関数の逆特性となるメモリ効果歪み補償係数を得る請求項9に記載の電力増幅器のメモリ効果歪み補償方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010040134A JP5387445B2 (ja) | 2010-02-25 | 2010-02-25 | 前置歪み補償回路及び電力増幅器のメモリ効果歪み補償方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010040134A JP5387445B2 (ja) | 2010-02-25 | 2010-02-25 | 前置歪み補償回路及び電力増幅器のメモリ効果歪み補償方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011176686A JP2011176686A (ja) | 2011-09-08 |
JP5387445B2 true JP5387445B2 (ja) | 2014-01-15 |
Family
ID=44689118
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010040134A Expired - Fee Related JP5387445B2 (ja) | 2010-02-25 | 2010-02-25 | 前置歪み補償回路及び電力増幅器のメモリ効果歪み補償方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5387445B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6054739B2 (ja) * | 2012-12-26 | 2016-12-27 | パナソニック株式会社 | 歪み補償装置及び歪み補償方法 |
US20200412305A1 (en) * | 2018-03-16 | 2020-12-31 | Telefonaktiebolaget Lm Ericsson (Publ) | Method and arrangement for compensating memory effects in power amplifier |
US11791776B2 (en) | 2018-08-29 | 2023-10-17 | Sumitomo Electric Industries, Ltd. | Distortion compensation device, wireless communicator, predistorter, distortion compensation method, and computer program |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100555842C (zh) * | 2005-02-17 | 2009-10-28 | 株式会社日立国际电气 | 前置补偿器 |
WO2008053535A1 (fr) * | 2006-10-31 | 2008-05-08 | Panasonic Corporation | Circuit de compensation de distorsion |
JP5144386B2 (ja) * | 2008-06-20 | 2013-02-13 | 日本無線株式会社 | 歪補償回路 |
JP4918572B2 (ja) * | 2009-07-02 | 2012-04-18 | 株式会社日立国際電気 | プリディストーション方式歪補償機能付き増幅器 |
-
2010
- 2010-02-25 JP JP2010040134A patent/JP5387445B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011176686A (ja) | 2011-09-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4835241B2 (ja) | ディジタルプリディストーション送信機 | |
JP4417174B2 (ja) | プリディストータ | |
JP4280787B2 (ja) | プリディストータ | |
JP5402817B2 (ja) | 電力増幅器のメモリ効果キャンセラ、無線送信機 | |
JP5664116B2 (ja) | 電力増幅装置及びその歪補償係数更新方法及び送信装置 | |
US20050253745A1 (en) | Digital predistortion apparatus and method for a wideband power amplifier | |
WO2009090825A1 (ja) | プレディストータ | |
US20130329833A1 (en) | Modeling Digital Predistorter | |
US20090302940A1 (en) | Predistortion with sectioned basis functions | |
KR20050108160A (ko) | 전력 증폭기에 디지털 전치 왜곡 장치 및 방법 | |
US20040155707A1 (en) | Polynomial predistorter using complex vector multiplication | |
JP2009111958A (ja) | プリディストータ | |
JP2013214826A (ja) | 無線装置、歪補償方法、及び歪補償プログラム | |
JP5056490B2 (ja) | 歪み補償係数更新装置および歪み補償増幅器 | |
JP6054739B2 (ja) | 歪み補償装置及び歪み補償方法 | |
JP2019201347A (ja) | 歪み補償装置及び歪み補償方法 | |
JP4918572B2 (ja) | プリディストーション方式歪補償機能付き増幅器 | |
JP5387445B2 (ja) | 前置歪み補償回路及び電力増幅器のメモリ効果歪み補償方法 | |
JP5482561B2 (ja) | 歪補償増幅装置及び歪補償方法 | |
JP4704936B2 (ja) | プリディストータ | |
JP2011091499A (ja) | 歪補償装置 | |
WO2008053535A1 (fr) | Circuit de compensation de distorsion | |
KR100991494B1 (ko) | 디지털 전치왜곡 방법 및 그 장치 | |
JP5339083B2 (ja) | ディジタル歪補償方法及び回路 | |
JP5071168B2 (ja) | 歪み補償係数更新装置および歪み補償増幅器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130110 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130904 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130910 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130923 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5387445 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |