JP2017118199A - 歪補償装置および歪補償方法 - Google Patents
歪補償装置および歪補償方法 Download PDFInfo
- Publication number
- JP2017118199A JP2017118199A JP2015249072A JP2015249072A JP2017118199A JP 2017118199 A JP2017118199 A JP 2017118199A JP 2015249072 A JP2015249072 A JP 2015249072A JP 2015249072 A JP2015249072 A JP 2015249072A JP 2017118199 A JP2017118199 A JP 2017118199A
- Authority
- JP
- Japan
- Prior art keywords
- distortion compensation
- unit
- calculated
- lut
- transmission signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/02—Transmitters
- H04B1/04—Circuits
- H04B1/0475—Circuits with means for limiting noise, interference or distortion
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B15/00—Suppression or limitation of noise or interference
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B17/00—Monitoring; Testing
- H04B17/10—Monitoring; Testing of transmitters
- H04B17/11—Monitoring; Testing of transmitters for calibration
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W52/00—Power management, e.g. TPC [Transmission Power Control], power saving or power classes
- H04W52/04—TPC
- H04W52/52—TPC using AGC [Automatic Gain Control] circuits or amplifiers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B17/00—Monitoring; Testing
- H04B17/10—Monitoring; Testing of transmitters
- H04B17/11—Monitoring; Testing of transmitters for calibration
- H04B17/12—Monitoring; Testing of transmitters for calibration of transmit antennas, e.g. of the amplitude or phase
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B17/00—Monitoring; Testing
- H04B17/10—Monitoring; Testing of transmitters
- H04B17/11—Monitoring; Testing of transmitters for calibration
- H04B17/13—Monitoring; Testing of transmitters for calibration of power amplifiers, e.g. gain or non-linearity
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/02—Transmitters
- H04B1/04—Circuits
- H04B2001/0408—Circuits with power amplifiers
- H04B2001/0425—Circuits with power amplifiers with linearisation using predistortion
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Amplifiers (AREA)
- Transmitters (AREA)
Abstract
【課題】回路規模の増大を抑えつつ歪補償性能を向上させることができる。【解決手段】歪補償装置10は、乗算器33と、減算器36と、LUT12と、歪補償部40とを有する。乗算器33は、異なる2つの時刻における送信信号の振幅の積または電力の積のいずれか、または、異なる2つの時刻における送信信号の振幅の比または電力の比のいずれかを算出する。また、減算器36は、該2つの時刻における送信信号の位相差を算出する。LUT12は、乗算器33によって算出された積または比と、減算器36によって算出された位相差とを用いて歪補償係数を特定する。歪補償部40は、LUT12によって特定された歪補償係数を用いて、増幅器16に入力される送信信号に対してプリディストーション処理を行う。【選択図】図1
Description
本発明は、歪補償装置および歪補償方法に関する。
無線送信装置には、送信信号の電力を増幅する増幅器が設けられている。無線送信装置では、一般的に、増幅器の電力効率を高めるために、増幅器の飽和領域付近で増幅器を動作させる。しかし、増幅器を飽和領域付近で動作させる場合、増幅器の非線形歪が増大する。そこで、この非線形歪を抑えてACLR(Adjacent Channel Leakage Ratio)やSEM(Spectrum Emission Mask)等の規格を満たすために、無線送信装置には、非線形歪を補償する歪補償装置が設けられる。
歪補償装置で用いられる歪補償方式の一つに「プリディストーション(以下では「PD」と呼ぶことがある)方式」がある。PD方式の歪補償装置では、増幅器の非線形歪の逆特性を有する歪補償係数が増幅器に入力される送信信号に予め乗算される。これにより、増幅器の非線形歪が相殺される。
また、電力効率が高い増幅器においては、メモリ効果と呼ばれる現象が発生することが知られている。メモリ効果とは、ある時点の増幅器の入力に対する出力が過去の時点の入力の影響を受ける現象である。増幅器の非線形歪を補償する歪補償方式にはメモリ効果も含めて補償する方式がある。この方式では、I成分およびQ成分を有する送信信号において、例えば、IQ平面の原点から現在の送信信号点までのベクトルと、IQ平面の原点から所定時間前の送信信号点までのベクトルとの位相差の情報を用いて、歪補償係数が決定される。
上記(1)式において、Kは次数、IおよびQは遅延の深さ、aはそれぞれの次数および遅延において読み出される歪補償係数である。ボルテラ級数を用いた歪補償方式は、過去の送信信号の情報を用いる歪補償方式である。
ここで、例えば図16に示すように、送信信号の現在のサンプル点x(t)が、所定時間前のサンプル点x1(t−Δt)またはx2(t−Δt)から遷移した場合を考える。図16は、送信信号のサンプル点の遷移を説明する図である。図16に示す例では、サンプル点x1(t−Δt)およびx2(t−Δt)は、IQ平面の原点を通る同一の直線上に位置している。そのため、サンプル点x(t)のベクトル60と、サンプル点x1(t−Δt)のベクトル61とのなす角と、ベクトル60と、サンプル点x2(t−Δt)のベクトル62とのなす角とはいずれもΔθとなる。
従来の歪補償方式では、送信信号の現在のサンプル点のベクトルと、所定時間前のサンプル点のベクトルとの位相差の情報を用いて、歪補償係数が決定される。そのため、従来の歪補償方式では、例えば図16に示すように、送信信号の現在のサンプル点x(t)が、所定時間前のサンプル点x1(t−Δt)またはx2(t−Δt)のいずれから遷移した場合も、位相差に関しては同一の歪補償係数が選択されることになる。
しかし、図16の例では、サンプル点x(t)がx1(t−Δt)から遷移した場合には、送信信号の振幅が増加し、x2(t−Δt)から遷移した場合には、送信信号の振幅が減少している。そのため、サンプル点x(t)がx1(t−Δt)から遷移した場合と、x2(t−Δt)から遷移した場合とでは、送信信号に異なる歪成分が含まれることになる。しかし、従来の歪補償方式では、振幅の変化を考慮した歪補償係数が特定されていない。そのため、従来の歪補償方式では、歪補償性能の向上が困難であった。
また、前述の(1)式に示すボルテラ級数を用いた歪補償方式では、過去の送信信号の変化を考慮した歪補償が可能であるものの、演算量が多い。そのため、前述の(1)式に示すボルテラ級数を用いた歪補償方式を無線送信装置に適用した場合には、回路規模が大きくなる。従って、ボルテラ級数を用いる歪補償方式を、小型化や低消費電力化が求められる無線送信装置に適用することは困難である。
開示の技術は、上記に鑑みてなされたものであって、回路規模の増大を抑えつつ歪補償性能を向上させることを目的とする。
開示の態様では、歪補償装置は、第1の算出部と、第2の算出部と、特定部と、歪補償部とを有する。第1の算出部は、異なる2つの時刻における送信信号の振幅の積または電力の積のいずれか、または、異なる2つの時刻における送信信号の振幅の比または電力の比のいずれかを算出する。第2の算出部は、該2つの時刻における送信信号の位相差を算出する。特定部は、第1の算出部によって算出された積または比と、第2の算出部によって算出された位相差とを用いて歪補償係数を特定する。歪補償部は、特定部によって特定された歪補償係数を用いて、増幅器に入力される送信信号に対してプリディストーション処理を行う。
開示の態様によれば、回路規模の増大を抑えつつ歪補償性能を向上させることができる。
以下に、本願が開示する歪補償装置および歪補償方法の実施例を図面に基づいて説明する。なお、以下に示す実施例により本願が開示する歪補償装置および歪補償方法が限定されるものではない。また、各実施例は、処理内容を矛盾させない範囲で適宜組み合わせることが可能である。
<歪補償装置10>
図1は、実施例1における歪補償装置10の一例を示すブロック図である。本実施例の歪補償装置10は、LUT(Look Up Table)12、DAC(Digital to Analog Converter)13、アップコンバータ14、発振器15、増幅器16、カプラ17、およびアンテナ18を有する。また、本実施例の歪補償装置10は、ダウンコンバータ19、ADC(Analog to Digital Converter)20、減算器21、複素共役算出部22、更新部23、アドレス生成部30、および歪補償部40を有する。歪補償装置10は、例えば、基地局および端末を有する無線通信システムにおいて、基地局、端末、またはその両方に搭載される。
図1は、実施例1における歪補償装置10の一例を示すブロック図である。本実施例の歪補償装置10は、LUT(Look Up Table)12、DAC(Digital to Analog Converter)13、アップコンバータ14、発振器15、増幅器16、カプラ17、およびアンテナ18を有する。また、本実施例の歪補償装置10は、ダウンコンバータ19、ADC(Analog to Digital Converter)20、減算器21、複素共役算出部22、更新部23、アドレス生成部30、および歪補償部40を有する。歪補償装置10は、例えば、基地局および端末を有する無線通信システムにおいて、基地局、端末、またはその両方に搭載される。
アドレス生成部30は、異なる2つの時刻における送信信号の振幅の積または電力の積のいずれか、または、異なる2つの時刻における送信信号の振幅の比または電力の比のいずれかを算出する。本実施例において、アドレス生成部30は、異なる2つの時刻における送信信号の振幅の積(以下、「振幅積」と呼ぶ場合がある)を算出する。また、アドレス生成部30は、異なる2つの時刻における送信信号の位相差を算出する。
本実施例におけるアドレス生成部30は、例えば図1に示すように、振幅算出部31、遅延部32、乗算器33、位相算出部34、遅延部35、および減算器36を有する。
振幅算出部31は、第1の時刻における送信信号の振幅を算出し、算出した振幅を遅延部32および乗算器33へ出力する。本実施例において、第1の時刻は例えば現在時刻である。振幅算出部31は、例えば、送信信号の現在のサンプル点x(t)のI成分の2乗とQ成分の2乗との和の平方根を、第1の時刻における送信信号の振幅|x(t)|として算出する。
遅延部32は、振幅算出部31によって算出された送信信号の振幅|x(t)|を、所定時間Δt遅延させる。乗算器33は、振幅算出部31によって算出された送信信号の振幅|x(t)|と、遅延部32によって遅延された送信信号の振幅|x(t−Δt)|とを乗算し、振幅積|x(t)||x(t−Δt)|を算出する。そして、乗算器33は、算出した振幅積|x(t)||x(t−Δt)|の値を第1アドレスとしてLUT12へ出力する。乗算器33は、第1の算出部の一例である。
位相算出部34は、送信信号の位相θ(t)を算出する。遅延部35は、位相算出部34によって算出された送信信号の位相θ(t)を、所定時間Δt遅延させる。減算器36は、位相算出部34によって算出された送信信号の位相θ(t)と、遅延部35によって遅延された送信信号の位相θ(t−Δt)との位相差Δθ(t)を算出する。そして、減算器36は、算出した位相差Δθ(t)の値を第2アドレスとしてLUT12へ出力する。減算器36は、第2の算出部の一例である。
LUT12は、アドレスに対応付けて歪補償係数を保持する。図2は、実施例1のLUT12に格納される歪補償係数の一例を示す図である。本実施例のLUT12には、例えば図2に示すように、第1アドレス120および第2アドレス121に対応付けて、K個の歪補償係数125が格納される。LUT12は、アドレス生成部30から第1アドレスおよび第2アドレスが出力された場合に、該アドレスに対応付けられた歪補償係数a1〜aKを特定する。そして、LUT12は、特定した歪補償係数を歪補償部40および更新部23へ出力する。LUT12は、特定部の一例である。
歪補償部40は、LUT12から出力された歪補償係数a1〜aKを用いて、増幅器16に入力される送信信号に対してプリディストーション処理を行う。以下では、プリディストーション処理後の送信信号を、PD信号z(t)と呼ぶ。歪補償部40は、PD信号z(t)をDAC13へ出力する。
上記(3)式において、「|x(t)||x(t−Δt)|」は、アドレス生成部30によって算出された第1アドレスであり、「Δθ(t)」は、アドレス生成部30によって算出された第2アドレスである。K個のak(f(t))は、図2に例示したように、第1アドレスおよび第2アドレスに対応付けられてLUT12内に格納されている。
このように、本実施例の歪補償部40は、異なる2つの時刻における送信信号の振幅の積と、該2つの時刻における送信信号の位相差とに対応付けられた歪補償係数を用いて、送信信号に対してプリディストーション処理を行う。これにより、本実施例の歪補償装置10は、送信信号の位相変化に基づく歪を補償する際に、送信信号の振幅の変化に対応して異なる歪補償係数を適用することが可能となる。これにより、本実施例の歪補償装置10は、歪補償性能を向上させることができる。
図1に戻って説明を続ける。DAC13は、歪補償部40から出力されたPD信号z(t)を、デジタル信号からアナログ信号に変換する。そして、DAC13は、アナログ信号に変換されたPD信号z(t)をアップコンバータ14へ出力する。
アップコンバータ14は、アナログ信号に変換されたPD信号z(t)を、発振器15から出力された局発信号を用いてアップコンバートする。アップコンバータ14には、直交変調器およびミキサ等が含まれる。アップコンバータ14は、アップコンバートされたPD信号z(t)を増幅器16へ出力する。
増幅器16は、アップコンバートされたPD信号z(t)の電力を増幅する。そして、増幅器16は、電力が増幅された信号をカプラ17へ出力する。
カプラ17は、増幅器16によって電力が増幅された信号をアンテナ18へ出力すると共に、その一部をダウンコンバータ19へフィードバックする。アンテナ18へ出力された信号は、アンテナ18から空間に放射される。
ダウンコンバータ19は、カプラ17からフィードバックされた信号を、発振器15から出力された局発信号を用いてダウンコンバートする。ダウンコンバータ19には、直交復調器およびミキサ等が含まれる。ダウンコンバータ19は、ダウンコンバートされた信号をADC20へ出力する。
ADC20は、ダウンコンバートされた信号をアナログ信号からデジタル信号に変換する。そして、ADC20は、デジタル信号に変換された信号を減算器21および複素共役算出部22へ出力する。
減算器21は、プリディストーション処理が行われていない送信信号と、ADC20から出力された信号との差分を算出する。そして、減算器21は、算出した差分の信号を、更新部23へ出力する。
複素共役算出部22は、ADC20から出力された信号の複素共役を算出する。そして、複素共役算出部22は、算出した複素共役の信号を更新部23へ出力する。
更新部23は、LUT12から出力された歪補償係数と、減算器21から出力された差分の信号と、複素共役算出部22から出力された複素共役の信号とに基づいて、更新後の歪補償係数を算出する。更新部23は、例えばLMS(Least Mean Square)やRLS(Recursive Least Squares)等のアルゴリズムを用いて、更新後の歪補償係数を算出する。そして、更新部23は、算出した歪補償係数で、LUT12内の歪補償係数を更新する。
<歪補償装置10の動作>
図3は、実施例1における歪補償装置10の動作の一例を示すフローチャートである。歪補償装置10は、例えば送信信号のサンプルタイミング毎に、本フローチャートに示す動作を行う。
図3は、実施例1における歪補償装置10の動作の一例を示すフローチャートである。歪補償装置10は、例えば送信信号のサンプルタイミング毎に、本フローチャートに示す動作を行う。
まず、振幅算出部31は、送信信号の振幅|x(t)|を算出する。遅延部32は、振幅算出部31によって算出された送信信号の振幅|x(t)|を、所定時間Δt遅延させる。乗算器33は、振幅算出部31によって算出された送信信号の振幅|x(t)|と、遅延部32によって遅延された送信信号の振幅|x(t−Δt)|と乗算して、振幅積|x(t)||x(t−Δt)|を算出する(S100)。そして、乗算器33は、振幅積|x(t)||x(t−Δt)|の値を第1アドレスとしてLUT12へ出力する。
次に、位相算出部34は、送信信号の位相θ(t)を算出する。遅延部35は、位相算出部34によって算出された送信信号の位相θ(t)を、所定時間Δt遅延させる。減算器36は、位相算出部34によって算出された送信信号の位相θ(t)と、遅延部35によって遅延された送信信号の位相θ(t−Δt)との位相差Δθ(t)を算出する(S101)。そして、減算器36は、算出した位相差Δθ(t)の値を第2アドレスとしてLUT12へ出力する。
次に、LUT12は、アドレス生成部30から出力された第1アドレスおよび第2アドレスに対応付けられた歪補償係数を特定する(S102)。そして、LUT12は、特定した歪補償係数を歪補償部40および更新部23へ出力する。
次に、歪補償部40は、LUT12から出力された歪補償係数と前述の(2)式とを用いて、増幅器16に入力される送信信号に対してプリディストーション処理を行うことにより、PD信号z(t)を生成する(S103)。そして、歪補償部40は、生成したPD信号z(t)をDAC13へ出力する。
上記説明から明らかなように、本実施例の歪補償装置10において、乗算器33は、異なる2つの時刻における送信信号の振幅の積を算出する。また、減算器36は、該2つの時刻における送信信号の位相差を算出する。そして、LUT12は、乗算器33によって算出された積と、減算器36によって算出された位相差とを用いて歪補償係数を特定する。そして、歪補償部40は、LUT12によって特定された歪補償係数を用いて、増幅器16に入力される送信信号に対してプリディストーション処理を行う。これにより、本実施例の歪補償装置10は、送信信号の位相変化に基づく歪を補償する際に、送信信号の振幅の変化に対応して異なる歪補償係数を適用することが可能となる。これにより、本実施例の歪補償装置10は、歪補償性能を向上させることができる。
また、本実施例の歪補償装置10では、ボルテラ級数を用いる従来の歪補償方式よりも少ない演算量で送信信号の歪を低減することができる。そのため、本実施例の歪補償装置10は、ボルテラ級数を用いる歪補償方式よりも小さい回路規模で、歪補償性能を向上させることができる。
実施例2の歪補償装置10では、LUT12内に格納される歪補償係数が、実施例1のLUT12内の歪補償係数とは異なる。また、実施例2の歪補償装置10では、LUT12から出力された歪補償係数を送信信号に乗算することにより、PD信号z(t)が生成される点が実施例1の歪補償装置10とは異なる。
図4は、実施例2における歪補償装置10の一例を示すブロック図である。本実施例の歪補償装置10は、乗算器11、LUT12、DAC13、アップコンバータ14、発振器15、増幅器16、カプラ17、およびアンテナ18を有する。また、本実施例の歪補償装置10は、ダウンコンバータ19、ADC20、減算器21、複素共役算出部22、更新部23、およびアドレス生成部30を有する。なお、以下に説明する点を除き、図4において、図1と同じ符号を付したブロックは、図1におけるブロックと同様の機能を有するため説明を省略する。
振幅算出部31は、第1の時刻における送信信号の振幅|x(t)|を算出し、算出した振幅|x(t)|の値を、遅延部32および乗算器33へ出力する。また、振幅算出部31は、算出した振幅|x(t)|の値を第3アドレスとしてLUT12へ出力する。
図5は、実施例2のLUT12に格納される歪補償係数の一例を示す図である。本実施例のLUT12には、例えば図5に示すように、第1アドレス120、第2アドレス121、および第3アドレス122に対応付けて、歪補償係数126が格納される。LUT12は、アドレス生成部30から第1アドレス、第2アドレス、および第3アドレスが出力された場合に、該アドレスに対応付けられた歪補償係数を特定する。そして、LUT12は、特定した歪補償係数を乗算器11および更新部23へ出力する。
上記(5)式において、「|x(t)||x(t−Δt)|」は、アドレス生成部30によって算出された第1アドレスであり、「Δθ(t)」は、アドレス生成部30によって算出された第2アドレスである。また、上記(5)式において、「|x(t)|」は、アドレス生成部30によって算出された第3アドレスである。また、上記(4)式において、ak(f(t))は、上記(5)式の値によって定まるk番目の係数である。
乗算器11は、LUT12から出力された歪補償係数Cを用いて、増幅器16に入力される送信信号に対してプリディストーション処理を行う。具体的には、乗算器11は、送信信号x(t)に、LUT12から出力された歪補償係数Cを乗算することにより、送信信号x(t)に対してプリディストーション処理を行う。これにより、乗算器11は、前述の(2)式で表されるPD信号z(t)を生成する。
このように、本実施例の歪補償装置10は、LUT12内に前述の(4)式および(5)式で表される歪補償係数Cを格納し、送信信号の振幅|x(t)|、振幅積|x(t)||x(t−Δt)|、および位相差Δθ(t)に基づいて歪補償係数を特定する。そして、本実施例の歪補償装置10は、特定された歪補償係数Cを送信信号に乗算することにより、プリディストーション処理を行う。これにより、本実施例の歪補償装置10は、実施例1の歪補償装置10よりも少ない演算量でPD信号z(t)を生成することができる。
実施例3の歪補償装置10は、メモリポリノミアル級数を用いてPD信号z(t)を生成する点が、実施例1の歪補償装置10とは異なる。なお、本実施例の歪補償装置10の全体構成については、図1を用いて説明した実施例1の歪補償装置10と同様であるため、図を用いた説明は省略する。
図6は、実施例3のLUT12に格納される歪補償係数の一例を示す図である。本実施例のLUT12には、例えば図6に示すように、第1アドレス120および第2アドレス121に対応付けて、K×I個の歪補償係数127が格納される。なお、Kは次数、Iは遅延の深さを示す値である。LUT12は、アドレス生成部30から第1アドレスおよび第2アドレスが出力された場合に、該アドレスに対応付けられた歪補償係数a11〜aKIを特定する。そして、LUT12は、特定した歪補償係数を歪補償部40および更新部23へ出力する。
上記(6)式は、aki(f(t))を各項の係数とするメモリポリノミアル級数である。上記(6)式において、aki(f(t))は、前述の(3)式に示した関数f(t)の値によって定まるk番目およびi番目の歪補償係数であり、図6に例示したように、第1アドレスおよび第2アドレスに対応付けられてLUT12内に格納されている。
上記(6)式における関数f(t)は、前述の(3)式のように表され、(3)式内の振幅積|x(t)||x(t−Δt)|は、時刻がΔt異なる2つの送信信号のクロスターム項に相当する。時刻が異なる2つの送信信号のクロスターム項は、前述の(1)式に示したボルテラ級数において、i≠qの項に相当する。
一般的なメモリポリノミアル級数には、時刻が異なる2つの送信信号のクロスターム項は含まれていない。これに対し、本実施例の歪補償装置10では、メモリポリノミアル級数の係数aki(f(t))に、時刻がΔt異なる2つの送信信号のクロスターム項に応じた値が用いられる。これにより、従来のメモリポリノミアル級数を用いた歪補償方式よりも歪補償性能を向上させることができる。
このように、本実施例のLUT12は、異なる2つの時刻における送信信号の振幅の積と、該2つの時刻における送信信号の位相差とに基づいて、メモリポリノミアル級数における各項の係数を、歪補償係数として特定する。そして、本実施例の歪補償部40は、LUT12によって特定された歪補償係数と送信信号とを用いたメモリポリノミアル級数に基づいてプリディストーション処理を行う。これにより、歪補償装置10は、従来のメモリポリノミアル級数を用いた歪補償方式よりも歪補償性能を向上させることができる。
実施例4の歪補償装置10は、異なる2つの時刻における送信信号の振幅の比と、該2つの時刻における送信信号の位相差とに基づいて歪補償係数を特定する点が、実施例1の歪補償装置10とは異なる。なお、本実施例の歪補償装置10の全体構成については、アドレス生成部30を除き、図1を用いて説明した実施例1の歪補償装置10と同様であるため、重複する説明は省略する。
図7は、実施例4におけるアドレス生成部30の一例を示すブロック図である。本実施例のアドレス生成部30は、振幅算出部31、遅延部32、位相算出部34、遅延部35、減算器36、および演算部37を有する。なお、以下に説明する点を除き、図7において、図1と同じ符号を付したブロックは、図1におけるブロックと同様の機能を有するため説明を省略する。
演算部37は、振幅算出部31によって算出された送信信号の振幅|x(t)|と、遅延部32によって遅延された送信信号の振幅|x(t−Δt)|との比を算出する。具体的には、演算部37は、振幅算出部31によって算出された振幅|x(t)|を、遅延部32によって遅延された振幅|x(t−Δt)|で割ることにより、振幅比|x(t)|/|x(t−Δt)|を算出する。そして、演算部37は、算出した振幅比|x(t)|/|x(t−Δt)|の値を第1アドレスとしてLUT12へ出力する。演算部37は、第1の算出部の一例である。
本実施例のLUT12には、例えば図2に示したように、第1アドレス120および第2アドレス121に対応付けて、K個の歪補償係数125が格納される。LUT12は、アドレス生成部30から出力された第1アドレスおよび第2アドレスに対応付けられた歪補償係数a1〜aKを特定し、特定した歪補償係数を歪補償部40および更新部23へ出力する。
本実施例の歪補償部40は、LUT12から出力された歪補償係数a1〜aKと、前述の(2)式とを用いて、送信信号に対してプリディストーション処理を行い、PD信号z(t)を生成する。そして、歪補償部40は、生成したPD信号z(t)をDAC13へ出力する。なお、前述の(2)式における係数ak(f(t))は、本実施例では、下記の(7)式に示す関数f(t)の値によって定まるk番目の歪補償係数であり、図2に例示したように、第1アドレスおよび第2アドレスに対応付けられてLUT12内に格納されている。
上記説明から明らかなように、本実施例の歪補償装置10において、演算部37は、異なる2つの時刻における送信信号の振幅の比を算出する。また、減算器36は、該2つの時刻における送信信号の位相差を算出する。そして、LUT12は、演算部37によって算出された比と、減算器36によって算出された位相差とを用いて歪補償係数を特定する。そして、歪補償部40は、LUT12によって特定された歪補償係数を用いて、増幅器16に入力される送信信号に対してプリディストーション処理を行う。これにより、本実施例の歪補償装置10は、送信信号の位相変化に基づく歪を補償する際に、送信信号の振幅の変化に対応して異なる歪補償係数を適用することが可能となる。これにより、本実施例の歪補償装置10は、歪補償性能を向上させることができる。
実施例5の歪補償装置10では、LUT12内に格納される歪補償係数が、実施例4のLUT12内の歪補償係数とは異なる。また、実施例2の歪補償装置10は、LUT12から出力された歪補償係数を送信信号に乗算することにより、PD信号z(t)が生成される点が実施例4の歪補償装置10とは異なる。なお、本実施例の歪補償装置10の全体構成については、アドレス生成部30を除き、図4を用いて説明した実施例2の歪補償装置10と同様であるため、重複する説明は省略する。
図8は、実施例5におけるアドレス生成部30の一例を示すブロック図である。本実施例のアドレス生成部30は、振幅算出部31、遅延部32、位相算出部34、遅延部35、減算器36、および演算部37を有する。なお、以下に説明する点を除き、図8において、図7と同じ符号を付したブロックは、図7におけるブロックと同様の機能を有するため説明を省略する。
振幅算出部31は、第1の時刻における送信信号の振幅|x(t)|を算出し、算出した振幅|x(t)|の値を、遅延部32および演算部37へ出力する。また、振幅算出部31は、算出した振幅|x(t)|の値を第3アドレスとしてLUT12へ出力する。
本実施例のLUT12には、例えば図5に示したように、第1アドレス120、第2アドレス121、および第3アドレス122に対応付けて、歪補償係数126が格納される。LUT12は、アドレス生成部30から出力された第1アドレス、第2アドレス、および第3アドレスに対応付けられた歪補償係数Cを特定し、特定した歪補償係数を乗算器11および更新部23へ出力する。
第1アドレス120、第2アドレス121、および第3アドレス122に対応付けて、LUT12に格納される歪補償係数Cは、例えば前述の(4)式のように表される。また、前述の(4)式における関数f(t)は、本実施例では、例えば下記の(8)式のように表される。
上記(8)式において、「|x(t)|/|x(t−Δt)|」は、アドレス生成部30によって算出された第1アドレスであり、「Δθ(t)」は、アドレス生成部30によって算出された第2アドレスである。また、上記(8)式において、「|x(t)|」は、アドレス生成部30によって算出された第3アドレスである。また、本実施例において、前述の(4)式内のak(f(t))は、上記(8)式の値によって定まるk番目の係数である。
本実施例の乗算器11は、LUT12から出力された歪補償係数Cを用いて、増幅器16に入力される送信信号に対してプリディストーション処理を行う。具体的には、乗算器11は、送信信号x(t)に、LUT12から出力された歪補償係数Cを乗算することにより、送信信号x(t)に対してプリディストーション処理を行う。これにより、乗算器11は、前述の(2)式で表されるPD信号z(t)を生成する。
このように、本実施例の歪補償装置10は、LUT12内に前述の(4)式および(8)式で表される歪補償係数を格納し、送信信号の振幅|x(t)|、振幅比|x(t)|/|x(t−Δt)|、および位相差Δθ(t)に基づいて歪補償係数を特定する。そして、本実施例の歪補償装置10は、特定された歪補償係数を送信信号に乗算することにより、プリディストーション処理を行う。これにより、本実施例の歪補償装置10は、実施例4の歪補償装置10よりも少ない演算量でPD信号z(t)を生成することができる。
実施例6の歪補償装置10は、異なる2つの時刻における送信信号の振幅の積と、該2つの時刻における送信信号の位相差とを乗算した結果に基づいて歪補償係数を特定する点が、実施例1の歪補償装置10とは異なる。なお、本実施例の歪補償装置10の全体構成については、アドレス生成部30を除き、図1を用いて説明した実施例1の歪補償装置10と同様であるため、重複する説明は省略する。
図9は、実施例6におけるアドレス生成部30の一例を示すブロック図である。本実施例のアドレス生成部30は、振幅算出部31、遅延部32、乗算器33、位相算出部34、遅延部35、減算器36、および乗算器38を有する。なお、以下に説明する点を除き、図9において、図1と同じ符号を付したブロックは、図1におけるブロックと同様の機能を有するため説明を省略する。
乗算器38は、乗算器33によって算出された振幅積|x(t)||x(t−Δt)|の値と、減算器36によって算出された位相差Δθ(t)の値とを乗算する。そして、乗算器38は、乗算結果|x(t)||x(t−Δt)|Δθ(t)の値を第1アドレスとしてLUT12へ出力する。
図10は、実施例6のLUT12に格納される歪補償係数の一例を示す図である。本実施例のLUT12には、例えば図10に示すように、第1アドレス120に対応付けて、K個の歪補償係数128が格納される。LUT12は、アドレス生成部30から出力された第1アドレスに対応付けられた歪補償係数a1〜aKを特定し、特定した歪補償係数を歪補償部40および更新部23へ出力する。
本実施例の歪補償部40は、LUT12から出力された歪補償係数a1〜aKと、前述の(2)式とを用いて、送信信号に対してプリディストーション処理を行い、PD信号z(t)を生成する。そして、歪補償部40は、生成したPD信号z(t)をDAC13へ出力する。なお、前述の(2)式における係数ak(f(t))は、本実施例では、下記の(9)式の値によって定まるk番目の歪補償係数であり、図10に例示したように、第1アドレスに対応付けられてLUT12内に格納されている。
上記説明から明らかなように、本実施例の歪補償装置10において、乗算器38は、異なる2つの時刻における送信信号の振幅の積と、該2つの時刻における送信信号の位相差とを乗算する。そして、LUT12は、乗算器38によって算出された乗算結果を用いて歪補償係数を特定する。そのため、歪補償装置10は、それぞれの歪補償係数に割り当てられるアドレスの数を削減することができ、LUT12のサイズを小さくすることができる。これにより、歪補償装置10は、歪補償性能を向上させることができると共に、歪補償装置10の回路規模を削減することができる。
実施例7の歪補償装置10では、LUT12内に格納される歪補償係数が、実施例6のLUT12内の歪補償係数とは異なる。また、実施例7の歪補償装置10では、LUT12から出力された歪補償係数を送信信号に乗算することにより、PD信号z(t)が生成される点が実施例6の歪補償装置10とは異なる。なお、本実施例の歪補償装置10の全体構成については、アドレス生成部30を除き、図4を用いて説明した実施例2の歪補償装置10と同様であるため、重複する説明は省略する。
図11は、実施例7におけるアドレス生成部30の一例を示すブロック図である。本実施例のアドレス生成部30は、振幅算出部31、遅延部32、乗算器33、位相算出部34、遅延部35、減算器36、および乗算器38を有する。なお、以下に説明する点を除き、図11において、図9と同じ符号を付したブロックは、図9におけるブロックと同様の機能を有するため説明を省略する。
振幅算出部31は、第1の時刻における送信信号の振幅|x(t)|を算出し、算出した振幅|x(t)|の値を、遅延部32および乗算器33へ出力する。また、振幅算出部31は、算出した振幅|x(t)|の値を第2アドレスとしてLUT12へ出力する。
図12は、実施例7のLUT12に格納される歪補償係数の一例を示す図である。本実施例のLUT12には、例えば図12に示すように、第1アドレス120および第2アドレス121に対応付けて、歪補償係数129が格納される。LUT12は、アドレス生成部30から出力された第1アドレスおよび第2アドレスに対応付けられた歪補償係数Cを特定し、特定した歪補償係数Cを乗算器11および更新部23へ出力する。
第1アドレス120および第2アドレス121に対応付けて、LUT12に格納される歪補償係数Cは、例えば前述の(4)式のように表される。また、前述の(4)式における関数f(t)は、本実施例では、例えば下記の(10)式のように表される。
上記(10)式において、「|x(t)||x(t−Δt)|Δθ(t)」は、アドレス生成部30によって算出された第1アドレスであり、「|x(t)|」は、アドレス生成部30によって算出された第2アドレスである。また、本実施例において、前述の(4)式内のak(f(t))は、上記(10)式に示す関数f(t)の値によって定まるk番目の係数である。
本実施例の乗算器11は、LUT12から出力された歪補償係数Cを用いて、増幅器16に入力される送信信号に対してプリディストーション処理を行う。具体的には、乗算器11は、送信信号x(t)に、LUT12から出力された歪補償係数Cを乗算することにより、送信信号x(t)に対してプリディストーション処理を行う。これにより、乗算器11は、前述の(2)式で表されるPD信号z(t)を生成する。
このように、本実施例の歪補償装置10は、LUT12内に前述の(4)式および(10)式で表される歪補償係数を格納し、送信信号の振幅|x(t)|と、乗算結果|x(t)||x(t−Δt)|Δθ(t)とに基づいて歪補償係数Cを特定する。そして、本実施例の歪補償装置10は、特定された歪補償係数Cを送信信号に乗算することにより、プリディストーション処理を行う。これにより、本実施例の歪補償装置10は、実施例6の歪補償装置10よりも少ない演算量でPD信号z(t)を生成することができる。
実施例8の歪補償装置10は、異なる2つの時刻における送信信号のベクトルの内積と、該2つの時刻における送信信号のベクトルの外積とを算出する。そして、実施例8の歪補償装置10は、算出した内積の符号を、算出した外積の符号に置き換えた該内積の値に基づいて歪補償係数を特定する点が、実施例1の歪補償装置10とは異なる。なお、本実施例の歪補償装置10の全体構成については、アドレス生成部30を除き、図1を用いて説明した実施例1の歪補償装置10と同様であるため、重複する説明は省略する。
図13は、実施例8におけるアドレス生成部30の一例を示すブロック図である。本実施例のアドレス生成部30は、振幅算出部31、遅延部32、乗算器33、位相算出部34、遅延部35、減算器36、内積算出部50、符号設定部51、外積算出部52、および符号抽出部53を有する。なお、以下に説明する点を除き、図13において、図1と同じ符号を付したブロックは、図1におけるブロックと同様の機能を有するため説明を省略する。
内積算出部50は、送信信号x(t)のベクトルと、遅延した送信信号x(t−Δt)のベクトルとの内積を算出する。具体的には、内積算出部50は、乗算器33によって算出された振幅積|x(t)||x(t−Δt)|の値と、減算器36によって算出された位相差Δθ(t)の値とを用いて、内積|x(t)||x(t−Δt)|cosΔθ(t)を算出する。
外積算出部52は、送信信号x(t)のベクトルと、遅延した送信信号x(t−Δt)のベクトルとの外積を算出する。具体的には、外積算出部52は、乗算器33によって算出された振幅積|x(t)||x(t−Δt)|の値と、減算器36によって算出された位相差Δθ(t)の値とを用いて、外積|x(t)||x(t−Δt)|sinΔθ(t)を算出する。
符号抽出部53は、外積算出部52によって算出された外積の値の符号を抽出する。符号設定部51は、符号抽出部53によって抽出された符号を、内積算出部50によって算出された内積の値の符号に設定する。そして、符号設定部51は、符号が設定された内積の値を第1のアドレスとしてLUT12へ出力する。
本実施例のLUT12には、例えば図10に示したように、第1アドレス120に対応付けて、K個の歪補償係数128が格納される。LUT12は、アドレス生成部30から出力された第1アドレスに対応付けられた歪補償係数a1〜aKを特定し、特定した歪補償係数を歪補償部40および更新部23へ出力する。
本実施例の歪補償部40は、LUT12から出力された歪補償係数a1〜aKと、前述の(2)式とを用いて、送信信号に対してプリディストーション処理を行い、PD信号z(t)を生成する。そして、歪補償部40は、生成したPD信号z(t)をDAC13へ出力する。なお、前述の(2)式における係数ak(f(t))は、本実施例では、下記の(11)式に示す関数f(t)の値によって定まるk番目の歪補償係数であり、図10に例示したように、第1アドレスに対応付けられてLUT12内に格納されている。
上記(11)式において、「sgn{x(t)×x(t−Δt)}」は、「x(t)×x(t−Δt)」の符号を抽出する関数である。また、「x(t)×x(t−Δt)」は、「x(t)」のベクトルと「x(t−Δt)」のベクトルとの外積を示す。また、「x(t)・x(t−Δt)」は、「x(t)」のベクトルと「x(t−Δt)」のベクトルとの内積を示す。
上記説明から明らかなように、本実施例の歪補償装置10において、アドレス生成部30は、異なる2つの時刻における送信信号のベクトルの内積と外積を算出し、内積の符号を外積の符号に置き換えた値を第1アドレスとして算出する。そして、LUT12は、アドレス生成部30によって算出された第1アドレスに基づいて歪補償係数を特定する。そのため、歪補償装置10は、それぞれの歪補償係数に割り当てられるアドレスの数を削減することができ、LUT12のサイズを小さくすることができる。これにより、歪補償装置10は、歪補償性能を向上させることができると共に、歪補償装置10の回路規模を削減することができる。
実施例9の歪補償装置10では、LUT12内に格納される歪補償係数が、実施例8のLUT12内の歪補償係数とは異なる。また、実施例9の歪補償装置10では、LUT12から出力された歪補償係数を送信信号に乗算することにより、PD信号z(t)が生成される点が実施例8の歪補償装置10とは異なる。なお、本実施例の歪補償装置10の全体構成については、アドレス生成部30を除き、図4を用いて説明した実施例2の歪補償装置10と同様であるため、重複する説明は省略する。
図14は、実施例9におけるアドレス生成部30の一例を示すブロック図である。本実施例のアドレス生成部30は、振幅算出部31、遅延部32、乗算器33、位相算出部34、遅延部35、減算器36、内積算出部50、符号設定部51、外積算出部52、および符号抽出部53を有する。なお、以下に説明する点を除き、図14において、図13と同じ符号を付したブロックは、図13におけるブロックと同様の機能を有するため説明を省略する。
振幅算出部31は、第1の時刻における送信信号の振幅|x(t)|を算出し、算出した振幅|x(t)|の値を、遅延部32および乗算器33へ出力する。また、振幅算出部31は、算出した振幅|x(t)|の値を第2アドレスとしてLUT12へ出力する。
本実施例のLUT12には、例えば図12に示したように、第1アドレス120および第2アドレス121に対応付けて、歪補償係数129が格納される。LUT12は、アドレス生成部30から出力された第1アドレスおよび第2アドレスに対応付けられた歪補償係数Cを特定し、特定した歪補償係数を乗算器11および更新部23へ出力する。
第1アドレス120および第2アドレス121に対応付けて、LUT12に格納される歪補償係数Cは、例えば前述の(4)式のように表される。また、前述の(4)式における関数f(t)は、本実施例では、例えば下記の(12)式のように表される。
上記(12)式において、「sgn{x(t)×x(t−Δt)}{x(t)・x(t−Δt)}」は、アドレス生成部30によって算出された第1アドレスであり、「|x(t)|」は、アドレス生成部30によって算出された第2アドレスである。また、本実施例において、前述の(4)式内のak(f(t))は、上記(12)式に示す関数f(t)の値によって定まるk番目の係数である。
本実施例の乗算器11は、LUT12から出力された歪補償係数Cを用いて、増幅器16に入力される送信信号に対してプリディストーション処理を行う。具体的には、乗算器11は、送信信号x(t)に、LUT12から出力された歪補償係数Cを乗算することにより、送信信号x(t)に対してプリディストーション処理を行う。これにより、乗算器11は、前述の(2)式で表されるPD信号z(t)を生成する。
このように、本実施例の歪補償装置10は、LUT12内に前述の(4)式および(12)式で表される歪補償係数を格納する。そして、本実施例の歪補償装置10は、送信信号の振幅|x(t)|と、演算結果sgn{x(t)×x(t−Δt)}{x(t)・x(t−Δt)}とに基づいて歪補償係数Cを特定する。そして、本実施例の歪補償装置10は、特定された歪補償係数Cを送信信号に乗算することにより、プリディストーション処理を行う。これにより、本実施例の歪補償装置10は、実施例8の歪補償装置10よりも少ない演算量でPD信号z(t)を生成することができる。
<ハードウェア>
次に、実施例1から9に示した歪補償装置10のハードウェアについて説明する。図15は、歪補償装置10のハードウェアの一例を示す図である。歪補償装置10は、例えば図15に示すように、メモリ100、プロセッサ101、無線回路102、およびアンテナ18を有する。
次に、実施例1から9に示した歪補償装置10のハードウェアについて説明する。図15は、歪補償装置10のハードウェアの一例を示す図である。歪補償装置10は、例えば図15に示すように、メモリ100、プロセッサ101、無線回路102、およびアンテナ18を有する。
無線回路102は、プロセッサ101から出力された信号にアップコンバート等の処理を施し、処理後の信号をアンテナ18を介して送信する。また、無線回路102は、増幅器16を有し、増幅器16から出力された信号の一部にダウンコンバート等の処理を施し、処理後の信号をプロセッサ101へフィードバックする。無線回路102は、例えば、DAC13、アップコンバータ14、発振器15、増幅器16、カプラ17、ダウンコンバータ19、およびADC20の機能を実現する。
実施例1、3、4、6、および8において、メモリ100には、例えば、LUT12、減算器21、複素共役算出部22、更新部23、アドレス生成部30、および歪補償部40の機能を実現するための各種プログラム等が格納される。実施例1、3、4、6、および8において、プロセッサ101は、メモリ100から読み出したプログラムを実行することにより、例えば、LUT12、減算器21、複素共役算出部22、更新部23、アドレス生成部30、および歪補償部40の機能を実現する。
また、実施例2、5、7、および9において、メモリ100には、例えば、乗算器11、LUT12、減算器21、複素共役算出部22、更新部23、およびアドレス生成部30の機能を実現するための各種プログラム等が格納される。実施例2、5、7、および9において、プロセッサ101は、メモリ100から読み出したプログラムを実行することにより、例えば、乗算器11、LUT12、減算器21、複素共役算出部22、更新部23、およびアドレス生成部30の機能を実現する。
なお、図15に例示した歪補償装置10では、メモリ100、プロセッサ101、無線回路102、およびアンテナ18が1つずつ設けられているが、メモリ100、プロセッサ101、無線回路102、およびアンテナ18は、それぞれ複数設けられていてもよい。
<その他>
なお、開示の技術は、上記した実施例に限定されるものではなく、その要旨の範囲内で数々の変形が可能である。
なお、開示の技術は、上記した実施例に限定されるものではなく、その要旨の範囲内で数々の変形が可能である。
例えば、上記した実施例1から9において、アドレス生成部30は、異なる2つの時刻における送信信号の振幅の積または比のいずれかを算出するが、開示の技術はこれに限られない。例えば、アドレス生成部30は、異なる2つの時刻における送信信号の電力の積または比のいずれかを算出してもよい。この場合、上記した実施例1から9において、振幅|x(t)|は電力p(t)、振幅|x(t−Δt)|は電力p(t−Δt)にそれぞれ読み替えられる。
10 歪補償装置
12 LUT
13 DAC
14 アップコンバータ
15 発振器
16 増幅器
17 カプラ
18 アンテナ
19 ダウンコンバータ
20 ADC
21 減算器
22 複素共役算出部
23 更新部
30 アドレス生成部
31 振幅算出部
32 遅延部
33 乗算器
34 位相算出部
35 遅延部
36 減算器
12 LUT
13 DAC
14 アップコンバータ
15 発振器
16 増幅器
17 カプラ
18 アンテナ
19 ダウンコンバータ
20 ADC
21 減算器
22 複素共役算出部
23 更新部
30 アドレス生成部
31 振幅算出部
32 遅延部
33 乗算器
34 位相算出部
35 遅延部
36 減算器
Claims (5)
- 異なる2つの時刻における送信信号の振幅の積または電力の積のいずれか、または、異なる2つの時刻における送信信号の振幅の比または電力の比のいずれかを算出する第1の算出部と、
前記2つの時刻における送信信号の位相差を算出する第2の算出部と、
前記第1の算出部によって算出された前記積または前記比と、前記第2の算出部によって算出された前記位相差とを用いて歪補償係数を特定する特定部と、
前記特定部によって特定された前記歪補償係数を用いて、増幅器に入力される送信信号に対してプリディストーション処理を行う歪補償部と
を有することを特徴とする歪補償装置。 - 前記特定部は、
メモリポリノミアル級数における各項の係数を、前記歪補償係数として特定し、
前記歪補償部は、
前記特定部によって特定された前記歪補償係数と、前記増幅器に入力される送信信号とを用いたメモリポリノミアル級数に基づいてプリディストーション処理を行うことを特徴とする請求項1に記載の歪補償装置。 - 前記特定部は、
前記第1の算出部によって算出された前記積と、前記第2の算出部によって算出された前記位相差とを乗算した結果を用いて前記歪補償係数を特定することを特徴とする請求項1に記載の歪補償装置。 - 前記第1の算出部によって算出された前記積と、前記第2の算出部によって算出された前記位相差とに基づいて、前記2つの時刻における各送信信号を示すベクトルの内積を算出する第3の算出部と、
前記2つの時刻における各送信信号を示すベクトルの外積の符号を抽出する抽出部と
を有し、
前記特定部は、
前記第3の算出部によって算出された前記内積の符号が、前記抽出部によって抽出された符号に置き換えられた前記内積の値を用いて歪補償係数を特定することを特徴とする請求項1に記載の歪補償装置。 - 歪補償装置により実行される歪補償方法において、
前記歪補償装置が、
異なる2つの時刻における送信信号の振幅の積または電力の積のいずれか、または、異なる2つの時刻における送信信号の振幅の比または電力の比のいずれかを算出し、
前記2つの時刻における送信信号の位相差を算出し、
算出された前記積または前記比と、算出された前記位相差とを用いて歪補償係数を特定し、
特定された前記歪補償係数を用いて、増幅器に入力される送信信号に対してプリディストーション処理を行う
ことを特徴とする歪補償方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015249072A JP2017118199A (ja) | 2015-12-21 | 2015-12-21 | 歪補償装置および歪補償方法 |
US15/351,894 US9768891B2 (en) | 2015-12-21 | 2016-11-15 | Distortion compensation device and distortion compensation method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015249072A JP2017118199A (ja) | 2015-12-21 | 2015-12-21 | 歪補償装置および歪補償方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017118199A true JP2017118199A (ja) | 2017-06-29 |
Family
ID=59064638
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015249072A Pending JP2017118199A (ja) | 2015-12-21 | 2015-12-21 | 歪補償装置および歪補償方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9768891B2 (ja) |
JP (1) | JP2017118199A (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10985951B2 (en) | 2019-03-15 | 2021-04-20 | The Research Foundation for the State University | Integrating Volterra series model and deep neural networks to equalize nonlinear power amplifiers |
US11658692B2 (en) * | 2021-05-10 | 2023-05-23 | Qualcomm Incorporated | Beam dependent digital pre-distortion |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3699602B2 (ja) * | 1999-01-07 | 2005-09-28 | 富士通株式会社 | プリディストーション装置及びその方法 |
JP4183364B2 (ja) * | 1999-12-28 | 2008-11-19 | 富士通株式会社 | 歪補償装置 |
JP4657920B2 (ja) | 2002-11-14 | 2011-03-23 | 株式会社日立国際電気 | 歪み補償回路、歪み補償信号生成方法、及び電力増幅器 |
WO2007004252A1 (ja) * | 2005-06-30 | 2007-01-11 | Fujitsu Limited | 歪補償回路を有する電力増幅器 |
WO2007046370A1 (ja) | 2005-10-17 | 2007-04-26 | Hitachi Kokusai Electric Inc. | 非線形歪検出方法及び歪補償増幅装置 |
JP2008294518A (ja) | 2007-05-22 | 2008-12-04 | Hitachi Kokusai Electric Inc | 送信装置 |
US8514019B2 (en) * | 2008-12-22 | 2013-08-20 | Hitachi Kokusai Electric Inc. | Distortion compensation amplifier |
JP5505002B2 (ja) | 2010-03-17 | 2014-05-28 | 富士通株式会社 | 歪補償装置、増幅装置、送信装置および歪補償方法 |
JP5630327B2 (ja) * | 2011-03-01 | 2014-11-26 | 富士通株式会社 | 送信装置及び歪補償方法 |
WO2013186863A1 (ja) * | 2012-06-12 | 2013-12-19 | 富士通株式会社 | 増幅回路 |
-
2015
- 2015-12-21 JP JP2015249072A patent/JP2017118199A/ja active Pending
-
2016
- 2016-11-15 US US15/351,894 patent/US9768891B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20170180061A1 (en) | 2017-06-22 |
US9768891B2 (en) | 2017-09-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101845154B1 (ko) | 동적 전치 왜곡에 있어서의 적응형 파고율 감소 장치 및 방법 | |
JP5120178B2 (ja) | 非線形システム逆特性同定装置及びその方法、電力増幅装置及び電力増幅器のプリディストータ | |
JP4835241B2 (ja) | ディジタルプリディストーション送信機 | |
JP2014533017A (ja) | デジタル・プリディストーション(dpd)および他の非線形アプリケーションのためのユーザ定義の非線形関数を含む命令セットを有するプロセッサ | |
JP2005217714A (ja) | べき級数型ディジタルプリディストータ | |
KR20020068441A (ko) | 중간주파수 대역 사전왜곡에 의한 전력 증폭기 선형화 장치 | |
JP2011176689A (ja) | 算出装置、歪み補正装置、増幅装置および算出方法 | |
US20150214904A1 (en) | Distortion compensation apparatus and distortion compensation method | |
JP2012090158A (ja) | 電力増幅装置及びその歪補償係数更新方法及び送信装置 | |
US9531332B2 (en) | Distortion-compensation device and distortion-compensation method | |
KR101386239B1 (ko) | 비선형 왜곡의 보상을 위한 전치 왜곡 장치 및 방법 | |
JP2005117613A (ja) | 電力増幅器の線形化のためのデジタルフィードバック線形化装置及び方法 | |
JP2019201361A (ja) | 歪補償装置および歪補償方法 | |
JP2008294518A (ja) | 送信装置 | |
CN108011598B (zh) | 一种数字预失真自适应处理方法 | |
JP2012169696A (ja) | 歪補償装置、送信機及び歪補償方法 | |
Liu et al. | On the robustness of look-up table digital predistortion in the presence of loop delay error | |
JP2017118199A (ja) | 歪補償装置および歪補償方法 | |
US9438177B2 (en) | Pre-distortion method and associated apparatus and non-transitory machine readable medium | |
WO2015188578A1 (zh) | 非线性***失真校正装置及方法 | |
EP3306817B1 (en) | Predistortion system and method | |
JP2012044272A (ja) | 歪補償増幅装置及び歪補償方法 | |
JP2017098711A (ja) | 歪補償装置および歪補償方法 | |
US9813028B2 (en) | Wireless device | |
JP6015386B2 (ja) | 歪補償装置及び歪補償方法 |