JP4243526B2 - 送信電力制御方法及び装置 - Google Patents

送信電力制御方法及び装置 Download PDF

Info

Publication number
JP4243526B2
JP4243526B2 JP2003361190A JP2003361190A JP4243526B2 JP 4243526 B2 JP4243526 B2 JP 4243526B2 JP 2003361190 A JP2003361190 A JP 2003361190A JP 2003361190 A JP2003361190 A JP 2003361190A JP 4243526 B2 JP4243526 B2 JP 4243526B2
Authority
JP
Japan
Prior art keywords
sym
digital signal
power
distortion
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003361190A
Other languages
English (en)
Other versions
JP2005130051A (ja
Inventor
尚愛 清田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Network and System Integration Corp
Original Assignee
NEC Network and System Integration Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Network and System Integration Corp filed Critical NEC Network and System Integration Corp
Priority to JP2003361190A priority Critical patent/JP4243526B2/ja
Publication of JP2005130051A publication Critical patent/JP2005130051A/ja
Application granted granted Critical
Publication of JP4243526B2 publication Critical patent/JP4243526B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Transmitters (AREA)

Description

本発明は、デジタル変調方式の無線通信システムにおける送信電力制御方法及び装置に関する。
デジタル変調方式の無線通信システムにおいては、安定した送信電力を出力することが要求されており、そのためこのようなデジタル無線システムにおける送信電力は保証される温度範囲において規格が決められている。しかし、オペアンプ、FET、トランジスタなどの利得を稼ぐ半導体は温度条件によりどうしても変動してしまうため電力を一定に制御するための制御回路が実装される。
一方、デジタル無線システムにおける基地局などには大電力の送信を行う装置が設けられており、大電力を送信するために大きな利得を得るための送信アンプが使用されるが、アンプの特性による送信波形の歪みや環境変化、経年変化による利得変動が生じてしまう。どちらも法的な規制があるため、通常アナログ、デジタルの手段にかかわらず制御が行われる。
例えば特許文献1では、Ich,Qchの入力デジタル信号に対して後段の高周波送信電力増幅器によって生ずる非線形歪(AM−AM変換歪、AM−PM変換歪)成分を補償するような制御信号が書き込まれたROMを有するデジタルフィルタを備え、前記高周波電力増幅器の出力の一部を制御信号として前記デジタルフィルタにフィードバックし、該フィードバック情報に従って前記ROMを読み出すことにより、前記デジタルフィルタから、前記高周波電力増幅器のダイナミック範囲内のある領域で発生する非線形歪を補償する信号を出力するように構成されたプリディストーション方式の送信装置が記載されている。
歪み補正回路にはカーテシアンループなどのアナログ回路にて行う場合とプリディストータなどのDSP(digital signal processor)にてデジタル処理にて行う場合があるが、本発明はデジタル処理にて行う場合を対象にしている。
図5は、このような従来のプリディストータなどのDSP(digital signal processor)を備えてデジタル処理により歪み補正を行う回路を実装した送信装置の一例を示すブロック図である。
図5において、送信するデータはQPSKマッピング部(51)に入力されて、MAP_I/MAP_Q信号が生成され、フィルタ(52)で波形整形された後信号VM_I/VM_Qが生成される。この信号が歪み補正回路(53)に入力される。歪み補正回路(53)にはアンプ(56)にて歪まされたフィードバックデータFB_I/FB_Qも入力され、基準となるVM_I/VM_Qと歪んだFB_I/FB_Qを比較することでアンプ(56)の歪みを解析し、アンプ(56)の歪みを補償する逆の歪みを掛ける。その出力がVD_I/VD_Qとなる。
フィルタ(52)から出力されるVM_I/VM_Q信号は歪みがない基準の信号となる。これに対し、アンプ(56)で歪んだ信号は、カプラ(58)、直交復調器(59)、ADコンバータ(60)にてFB_I/FB_Q信号として抽出される。これらの信号が歪み補正回路(53)に入力される。
歪み補正回路(53)は、図3に示す構成を有しており、VM_I/VM_QとFB_I/FB_Qを正確に比較することでアンプ(56)の歪みを解析するが、FB_I/FB_Qはアナログ回路とADコンバータなどの変換時間など絶対的な遅延が生じる。そこで遅延回路(31)でVM_I/VM_Qを遅らせることによりFB_I/FB_Qに位相を合わせる。また、テーブルアドレス算出部(32)では、そのときのVM_I/VM_Q信号のデータをパワー計算し、図4に示すように、パワーに対応するテーブルに分割されたテーブルのナンバーをつける。
例えば図4のようなテーブルを持っている場合、VM_I/VM_Qから計算したパワーが時間列で計算されたとき、パワー(VM_P)の1番目の結果は“21”であるため、テーブルナンバーは“2”が付けられる。次のパワーは“10”なのでテーブルナンバーは“2”、次は“5”なのでテーブルナンバーは“1”というように、パワーに対してナンバーをつけて分割する。
一方、誤差算出処理部(33)では、VM_I/VM_QとFB_I/FB_Qを比較して誤差を算出し、この誤差を、テーブルアドレス算出部(32)で算出されたテーブルナンバーの各ナンバーグループに格納する。誤差平均処理部34では、それぞれのテーブルナンバーに格納された誤差の平均をとる。アンプの歪みは通常AM−AM特性とAM−PM特性があるが、この誤差平均がAM−AM特性とAM−PM特性の合成されたものである。
これをAM−AM特性LUT(Look Up Table)算出部(35−1)、AM−PM特性LUT(Look Up Table)算出部(35−2)においてそれぞれの逆歪み特性を算出する。LUTはそれぞれのテーブルナンバーに対する特性であるということはパワーの大きさに対する特性であるということになる。このLUTをVM_I/VM_Qに対して複素演算部(6)で複素演算することによりアンプの逆歪みが出力される。
特開平4−290321号公報
アンプのAM−AM特性は図6−1のように入力がある時点までは利得が一定だがある時点を境に利得が下がってくる。歪み補正のAM−AM特性LUTはこの逆のため図6−2のように図6−1と逆の特性をもつ。アンプがもし温度変化、経年変化により利得が上下すると図6−1の上下の線のように平行移動するため歪み補正回路のAM−AM特性LUTも同様に上下に平行移動する。アンプの利得がもし2分の1、3分の1といった変動があるとAM−AM特性LUTも2倍、3倍となる。このためVD_I/VD_Qが2倍、3倍となって出力される。
このように、通常、歪み補正にはある程度の電力制御の能力が備わっているが、歪み補正回路のデジタル処理のみで電力制御を行う場合には、アンプの利得が1/2,1/3となるとデジタル処理の計算上で2倍、3倍のマージンを持つ必要があり高価なDSPが必要となる。
また、デジタル的に処理を行う場合、アンプの利得が変動するとbit幅の制限によるオーバーフローがおきてしまう可能性がある。そのため、DSPなどのデジタル処理のbit数はアンプの利得変動分のマージンを持って設計する必要があり、その性能を限界まで使用できないという問題がある。オーバーフローを防ぐためにbit幅に余裕を持たせると、bit数の割には計算精度を向上させることはできず、かつ、ハードウェアの価格UPといったデメリットが生じてしまう。
本発明の目的は、上記問題点に鑑み、デジタル処理における歪み補正回路と送信電力制御回路とを有機的に組み合わせることで、デジタル処理における歪み補正回路の負荷を低減し、比較的安価なDSPにてアンプの利得変動に対する送信電力制御にも対応できる新規な送信電力制御手段を提供することにある。
本発明の送信電力制御方法は、変調用のデジタル信号をアナログ信号に変換し、該変換されたアナログ信号を用いて変調波を生成し、該生成された変調波を電力増幅してアンテナより送信するとともに、前記電力増幅された変調波を復調し、該復調された前記アナログ信号をデジタルデータに変換したフィードバックデータを入力デジタル信号と比較することにより前記電力増幅された信号の歪みを解析し、該解析結果に基づいて、前記入力デジタル信号に対して前記電力増幅された信号の歪みを補正する逆の歪みを掛けることによって、前記変調用のデジタル信号を生成する送信電力制御方法において、前記歪み補正前の入力デジタル信号と前記歪み補正後の入力デジタル信号の電力差分を計算して該電力差分に応じた乗率を設定し、前記歪み補正後の入力デジタル信号に前記設定した乗率を掛けた信号を前記変調用のデジタル信号として出力することを特徴とする。
即ち本発明では、デジタル的に処理された歪みを補正した送信のデータを元に現在のアンプの利得を解析し、補正した送信のデータにその利得分を別途上乗せすることにより送信電力を制御しているので、歪み補正した後の電力を常に一定の値(歪み補正前入録デジタル信号の電力とほぼ等しい値)にすることができ、DSPの計算能力を常に最大限生かすことが可能となる。
また、本発明の送信電力制御装置は、変調用のデジタル信号をアナログ信号に変換するDAコンバータと、該変換されたアナログ信号を用いて変調波を生成する変調器と、該変調波を電力増幅する送信電力増幅器と、該送信電力増幅器から送出される変調波を復調する復調器と、該復調器で復調された前記アナログ信号をデジタルデータに変換してフィードバックデータとして出力するADコンバータと、入力デジタル信号と前記フィードバックデータとを比較することにより前記送信電力増幅器の歪みを解析し、前記入力デジタル信号に対して前記送信電力増幅器の歪みを補償する逆の歪みを掛けることにより前記変調用のデジタル信号を生成する歪み補正回路とを有する送信電力制御装置において、前記歪み補正回路に入力される入力デジタル信号と前記歪み補正回路から出力される変調用のデジタル信号の電力をそれぞれ計算し、その電力差分を検出する電力差検出手段と、該電力差検出手段によって検出された電力差分を監視し、該電力差分に応じた乗率を設定する乗率設定手段と、前記歪み補正回路と前記DAコンバータの間に挿入され、前記歪み補正回路から出力される変調用のデジタル信号に対して前記乗率設定手段で設定された乗率を掛けて前記DAコンバータへ出力する乗算器と、を備えたことを特徴とする。
本発明では、歪み補正回路のみで電力制御を行わず別に電力制御回路を設けて歪み補正回路の電力制御機能を逆に利用する電力制御を行うことで歪み補正回路にとってはアンプの電力変動はないものとすることができる。
これによりAM−AM特性LUT(Look Up Table)はアンプの変動によらず常に一定となり、アンプの利得によるデジタル回路特有のオーバーフロー、アンダーフローを防止できるようになる。また、DSPなどのデジタル処理のbit数は通常アンプの変動分のマージンを持って設計する必要がなくなるため性能を限界まで使用することが可能となる。
図1は、本発明の実施形態を示すブロック図であり、QPSK変調の送信電力制御回路構成が一実施例として示されている。
図1において、送信するデータはQPSKマッピング部(1)に入力されて、MAP_I/MAP_Q信号が生成され、フィルタ(2)で波形整形された後信号VM_I/VM_Qが生成される。この信号が歪み補正回路(3)に入力される。
歪み補正回路(3)にはアンプ(14)にて歪まされたフィードバックデータFB_I/FB_Q信号も入力され、基準となるVM_I/VM_Qと歪んだFB_I/FB_Qを比較することでアンプ(14)の歪みを解析し、アンプ(14)の歪みを補償する逆の歪みを掛ける。その出力がVD_I/VD_Qとなる。
QPSK変調におけるコンスタレーションは図2に示すような座標配置となっており、QPSK変調ではシンボルにおいては必ずパワーは一定となる。これを利用して、シンボル抽出部(4)ではVM_I/VM_QとVD_I/VD_QシンボルであるVM_I_SYM/VM_Q_SYM、およびVD_I_SYM/VD_Q_SYMを抽出する。
パワー検出部(5)では、VD_I_SYM^2+VD_Q_SYM^2、およびVD_I_SYM^2+VD_Q_SYM^2の演算を行って、シンボルにおけるパワーであるVM_P、VD_Pを求める。差分計算部(6)でVM_P−VD_Pを計算してPOW_DETを求める。さらに平均部(7)でPOW_DETの平均を取り、監視部(8)でパワーが規定以内であるかを監視する。ここでパワーが規定以外であると乗率計算部(9)で乗算器(10)に対してどの程度の乗率にするかを決定する。
乗算器(10)ではVD_I/VD_Qに対して乗率計算部(9)で決まった乗率をVD_I/VD_Qそれぞれに乗算し、DAコンバータ(11)にてデジタル/アナログ変換を行ってDA_I/DA_Qを出力する。このDA_I/DA_Qは直交変調器(12)に入力され、直交変調器(12)において発振器(13)から出力されている送信周波数を直交変調する。この直交変調信号をアンプ(14)に入力して目的の送信電力まで増幅し、アンテナ(15)により送信を行う。
また、アンテナ(15)に入力される直前の信号はアンプ(14)により歪まされているため、この送信信号の一部をカプラ16によりフィードバック信号として抽出する。このフィードバック信号は、直交復調器(17)に入力され、発振器(13)から出力される送信周波数で直交復調され、FB_I_A/FB_Q_Aとして出力される。
このFB_I_A/FB_Q_A信号をADコンバータ(17)にてアナログ/デジタル変換を行い、デジタルフィードバック信号FB_I/FB_Qとして歪み補正回路(3)に入力し、上記動作によりアンプ(14)の歪解析を行う。
図3は、歪み補正回路(3)の内部処理動作を示すブロック図であり、図4は、歪み補正回路(3)の内部処理動作におけるパワー/テーブルアドレス変換の例を示す動作説明図である。この歪み補正回路自体は従来と同様の構成で実現される。以下、本実施形態の動作について図1〜図4を参照して詳細に説明する。
まず、歪み補正の動作について説明する。
フィルタ(2)から出力されるVM_I/VM_Q信号は歪みがない基準の信号となる。これに対し、アンプ(14)で歪んだ信号は、カプラ(16)、直交復調器(17)、ADコンバータ(18)にてFB_I/FB_Q信号として抽出される。これらの信号が図3に示す歪み補正回路(3)に入力される。
VM_I/VM_QとFB_I/FB_Qを正確に比較することでアンプ(14)の歪みを解析するがFB_I/FB_Qはアナログ回路とADコンバータなどの変換時間など絶対的な遅延が生じる。そこで遅延回路(31)でVM_I/VM_Qを遅らせることによりFB_I/FB_Qに位相を合わせる。また、テーブルアドレス算出部(32)では、そのときのVM_I/VM_Q信号のデータをパワー計算し、図4に示すように、パワーに対応するテーブルに分割されたテーブルのナンバーをつける。
例えば図4のようなテーブルを持っている場合、VM_I/VM_Qから計算したパワーが時間列で計算されたとき、パワー(VM_P)の1番目の結果は“21”であるため、テーブルナンバーは“2”が付けられる。次のパワーは“10”なのでテーブルナンバーは“2”、次は“5”なのでテーブルナンバーは“1”というように、パワーに対してナンバーをつけて分割する。
一方、誤差算出処理部(33)では、VM_I/VM_QとFB_I/FB_Qを比較して誤差を算出し、この誤差を、テーブルアドレス算出部(32)で算出されたテーブルナンバーの各ナンバーグループに格納する。誤差平均処理部34では、それぞれのテーブルナンバーに格納された誤差の平均をとる。アンプの歪みは通常AM−AM特性とAM−PM特性があるが、この誤差平均がAM−AM特性とAM−PM特性の合成されたものである。
これをAM−AM特性LUT(Look Up Table)算出部(35−1)、AM−PM特性LUT(Look Up Table)算出部(35−2)においてそれぞれの逆歪み特性を算出する。LUTはそれぞれのテーブルナンバーに対する特性であるということはパワーの大きさに対する特性であるということになる。このLUTをVM_I/VM_Qに対して複素演算部(6)で複素演算することでアンプの逆歪みが出力される。
本実施形態では、歪み補正回路(3)から出力される歪み補正出力VD_I/VD_Qに対して、それぞれ乗率計算部(9)で指定された乗率を乗算して出力する乗算器(10)を設けており、それにより、アンプが温度変化、経年変化により利得が変動しても、歪み補正回路(3)から出力される歪み補正出力VD_I/VD_Qは変動しないように制御しながら、送信機出力を制御することを可能にしている。
その結果、アンプの利得がもし2分の1、3分の1といった変動があった場合、AM−AM特性LUTを2倍、3倍とする必要はなくなり、このため歪み補正回路(3)の出力VD_I/VD_Qも2倍、3倍にする必要がない。即ち、AM−AM特性LUT(Look Up Table)はアンプの変動によらず常に一定となり、アンプの利得によるデジタル回路特有のオーバーフロー、アンダーフローを防止できるようになる。また、DSPなどのデジタル処理のbit数は通常アンプの変動分のマージンを持って設計する必要がなくなるため性能を限界まで使用することが可能となる。
次に、上記作用効果を奏する本実施形態の電力制御動作について図1を用いて説明する。
歪み補正回路(3)より出力されるVD_I/VD_Qとフィルタ部(2)より出力されるVM_I/VM_Qをシンボル抽出部(4)に入力する。シンボル抽出部(4)においてシンボルを抽出し、パワー検出部(5)においてシンボルのそれぞれのパワーであるVD_P、VM_Pを計算する。この歪み補正されたパワーであるVD_Pと基準であるパワーVM_Pを差分計算部(6)に入力して両者の差分をとり、差分出力POW_DETを得る。この差分出力POW_DETを平均部(7)に入力して平均を取り、この平均値を監視部(8)で監視する。
もし歪み補正されたパワーVD_Pのほうが大きい場合には送信アンプ(14)の利得は下がっていると判断できる。監視部(8)においてその差分がある程度まで開いた場合、乗率計算部(9)は歪み補正回路(3)より出力されるVD_I/VD_Qのパワーを乗算器(10)により少しだけあげるように乗算器(10)の乗率を1倍から例えば1.1倍に変化させる。
そうすると歪み補正回路(3)より出力されるVD_I/VD_Qは、乗算器(10)により1.1倍だけ大きくされてDAコンバータ(11)に入力される。その結果、フィードバック信号FB_I/FB_Qは1.1倍だけ大きくなってくるため歪み補正回路(3)は1倍になるようにAM−AM特性LUTを変化させ、VD_I/VD_Qのレベルを下げる。
この値を同様にしてシンボル抽出し、パワーを計算しVD_PとVM_Pを比較する。まだVD_Pのほうが大きい(送信アンプ(14)の利得が下がっている)場合は乗算器(10)の乗率を1.1倍から1.2倍に変化させる。そうするとフィードバック信号が1.2倍となるため歪み補正回路(3)はVD_I/VD_Qをさらに下げる。このようにしてVD_PとVM_Pの差がある範囲以内になるまで繰り返すことで送信電力制御が行われる。このとき、VD_I/VD_QのレベルはVM_I/VM_Qと同程度になるよう収束する。
一方、歪み補正されたパワーVD_Pのほうが小さい場合は、送信アンプ(14)の利得は上がっていると判断できる。監視部(8)においてその差分がある程度まで開いた場合、乗率計算部(9)は歪み補正回路(3)より出力されるVD_I/VD_Qのパワーを乗算器(10)により少しだけさげるように乗率を1倍から例えば0.9倍に変化させる。
そうすると歪み補正回路(3)より出力されるVD_I/VD_Qは、乗算器(10)により0.9倍に小さくされてDAコンバータ(11)に入力される。その結果、フィードバック信号FB_I/FB_Qは0.9倍に下がってくるため歪み補正回路(3)は1倍になるようにAM−AM特性LUTを変化させ、VD_I/VD_Qのレベルを上げる。
この値を同様にシンボル抽出し、パワーを計算しVD_PとVM_Pを比較する。まだVD_Pのほうが小さい場合は乗率を0.9倍から0.8倍に変化させる。そうするとフィードバック信号が0.8倍となるため歪み補正回路(3)はVD_I/VD_Qを上げる。このようにしてVD_PとVM_Pの差がある範囲以内になるまで繰り返すことで送信電力制御が行われる。このとき、VD_I/VD_QのレベルはVM_I/VM_Qと同程度になるよう収束する。
従って、歪み補正回路(3)は、アンプの利得が変動して図6−1のアンプのAM−AM特性が平行移動してもAM−AM特性LUTは図6−2のように平行移動せず、アンプの正常な時のAM−AM特性LUT位置(例えば図6−2の中間の位置)にほぼ固定された状態で歪み補正動作のみを行うこととなる。
本発明の実施形態を示すブロック図である。 QPSK変調におけるコンスタレーションを示す図である。 プリディストータにより構成された歪み補正回路の一例を示すブロック図である。 歪み補正回路の動作を説明するための図である。 従来例を示すブロック図である。 歪み補正動作を説明するための図である。
符号の説明
1 マッピング回路
2 フィルタ
3 歪み補正回路
4 シンボル抽出部
5 パワー検出部
6 差分計算部
7 平均化部
8 監視部
9 乗率計算部
10 乗算器
11 DAコンバータ
12 直交変調部
13 発振器
14 アンプ
15 アンテナ
16 カプラ
17 直交復調器
18 ADコンバータ
31 遅延回路
32 テーブルアドレス算出部
33 誤差算出処理部
34 誤差平均処理部
35−1 AM−AM LUT算出部
35−2 AM−PM LUT算出部
36 複素演算部

Claims (2)

  1. 変調用のデジタル信号をアナログ信号に変換し、該変換されたアナログ信号を用いて変調波を生成し、該生成された変調波を電力増幅してアンテナより送信するとともに、前記電力増幅された変調波を復調し、該復調された前記アナログ信号をデジタル信号に変換したフィードバックデータを入力デジタル信号と比較することにより前記電力増幅された信号の歪みを解析し、該解析結果に基づいて前記入力デジタル信号に対して前記電力増幅された信号の歪みを補正する逆の歪みを掛けることによって、前記変調用のデジタル信号を生成する送信電力制御方法において、
    送信するデータはQPSKマッピングされており、前記歪み補正前の入力デジタル信号(VM_I/VM_Q)のシンボル(VM_I_SYM/VM_Q_SYM)、および前記歪み補正後の入力デジタル信号(VD_I/VD_Q)のシンボル(VD_I_SYM/VD_Q_SYM)を抽出し、該抽出したシンボルにより、VD_I_SYM^2+VD_Q_SYM^2、およびVD_I_SYM^2+VD_Q_SYM^2の演算を行って、シンボルにおけるパワーであるVM_P、VD_Pを求め、両者の差VM_P−VD_Pにより前記歪み補正前の入力デジタル信号と前記歪み補正後の入力デジタル信号の電力差分を計算して該電力差分に応じた乗率を設定し、前記歪み補正後の入力デジタル信号に前記設定した乗率を掛けた信号を前記変調用のデジタル信号として出力することを特徴とする送信電力制御方法。
  2. 変調用のデジタル信号をアナログ信号に変換するDAコンバータと、該変換されたアナログ信号を用いて変調波を生成する変調器と、該変調波を電力増幅する送信電力増幅器と、該送信電力増幅器から送出される変調波を復調する復調器と、該復調器で復調された前記アナログ信号をデジタルデータに変換してフィードバックデータとして出力するADコンバータと、入力デジタル信号と前記フィードバックデータとを比較することにより前記送信電力増幅器の歪みを解析し、前記入力デジタル信号に対して前記送信電力増幅器の歪みを補償する逆の歪みを掛けることにより前記変調用のデジタル信号を生成する歪み補正回路とを有する送信電力制御装置において、
    QPSKマッピングされている前記歪み補正前の入力デジタル信号(VM_I/VM_Q)および前記歪み補正後の入力デジタル信号(VD_I/VD_Q)から、各シンボル(VM_I_SYM/VM_Q_SYM)および(VD_I_SYM/VD_Q_SYM)を抽出するシンボル抽出部と、該抽出したシンボルにより、VD_I_SYM^2+VD_Q_SYM^2、およびVD_I_SYM^2+VD_Q_SYM^2の演算を行って、シンボルにおけるパワーであるVM_P、VD_Pを求めるパワー検出部と、該求めたシンボルにおけるパワーから、VM_P−VD_Pを計算して電力差分を求める差分計算部と、該求めた電力差分の平均を取る平均化部とによって構成された電力差検出手段と、
    前記電力差検出手段によって検出された電力差分を監視し、該電力差分に応じた乗率を設定する乗率設定手段と
    前記歪み補正回路と前記DAコンバータの間に挿入され、前記乗率設定手段で設定された乗率を前記歪み補正回路から出力される変調用のデジタル信号に掛けて前記DAコンバータへ出力する乗算器と、
    を備えたことを特徴とする送信電力制御装置。
JP2003361190A 2003-10-21 2003-10-21 送信電力制御方法及び装置 Expired - Fee Related JP4243526B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003361190A JP4243526B2 (ja) 2003-10-21 2003-10-21 送信電力制御方法及び装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003361190A JP4243526B2 (ja) 2003-10-21 2003-10-21 送信電力制御方法及び装置

Publications (2)

Publication Number Publication Date
JP2005130051A JP2005130051A (ja) 2005-05-19
JP4243526B2 true JP4243526B2 (ja) 2009-03-25

Family

ID=34641255

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003361190A Expired - Fee Related JP4243526B2 (ja) 2003-10-21 2003-10-21 送信電力制御方法及び装置

Country Status (1)

Country Link
JP (1) JP4243526B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101621305B (zh) * 2008-06-30 2012-08-29 富士通株式会社 基带预失真装置和方法
JP5509455B2 (ja) * 2010-05-31 2014-06-04 株式会社日立国際電気 歪補償装置
JP5643785B2 (ja) * 2012-06-15 2014-12-17 株式会社東芝 デジタル放送送信装置およびエキサイタ

Also Published As

Publication number Publication date
JP2005130051A (ja) 2005-05-19

Similar Documents

Publication Publication Date Title
US11418155B2 (en) Digital hybrid mode power amplifier system
US20210314210A1 (en) System and method for digital memorized predistortion for wireless communication
US20200358640A1 (en) Modulation agnostic digital hybrid mode power amplifier system and method
US6072364A (en) Adaptive digital predistortion for power amplifiers with real time modeling of memoryless complex gains
US7349490B2 (en) Additive digital predistortion system employing parallel path coordinate conversion
KR100326176B1 (ko) 이동통신시스템의전력증폭장치및방법
US20080225984A1 (en) Digital Polar Transmitter
US7869543B2 (en) System and method for synchronization, power control, calibration, and modulation in communication transmitters
US8081710B2 (en) System and method for corrected modulation with nonlinear power amplification
CA2457404A1 (en) Type-based baseband predistorter function estimation technique for non-linear circuits
JP5049562B2 (ja) 電力増幅器
KR20030055003A (ko) Aqm의 에러보상장치 및 방법
JP4243526B2 (ja) 送信電力制御方法及び装置
KR100486547B1 (ko) 전력증폭기의 전치왜곡 보상장치 및 방법
JP2015099972A (ja) 送信機モジュール
KR100414075B1 (ko) Aqm의 에러보상장치 및 방법
KR100417413B1 (ko) 디지탈 선형화기
US20070109045A1 (en) Power amplifying apparatus
KR100429980B1 (ko) Aqm 에러보상장치 및 방법
KR20040042651A (ko) 전력 증폭기의 비선형성 보상 장치
KR20020087503A (ko) 전치 왜곡 방식 디지털 선형화기 및 그의 이득 조절 방법
JP5228521B2 (ja) 歪補償回路、送信装置および通信システムならびに歪補償方法
KR20100045630A (ko) 전력 증폭 장치 및 방법
JP2010199975A (ja) 送信機および信号処理方法
JP2008277908A (ja) デジタルプレディストータ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060906

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20070427

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081003

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081010

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081218

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090105

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120109

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120109

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120109

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130109

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees